KR100268904B1 - Tft－lcd 구동 회로 - Google Patents

Tft－lcd 구동 회로 Download PDF

Info

Publication number
KR100268904B1
KR100268904B1 KR1019980020637A KR19980020637A KR100268904B1 KR 100268904 B1 KR100268904 B1 KR 100268904B1 KR 1019980020637 A KR1019980020637 A KR 1019980020637A KR 19980020637 A KR19980020637 A KR 19980020637A KR 100268904 B1 KR100268904 B1 KR 100268904B1
Authority
KR
South Korea
Prior art keywords
signal
output
unit
switching
switch
Prior art date
Application number
KR1019980020637A
Other languages
English (en)
Other versions
KR20000000788A (ko
Inventor
정관열
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980020637A priority Critical patent/KR100268904B1/ko
Priority to JP11153563A priority patent/JP3138866B2/ja
Priority to US09/324,776 priority patent/US6373459B1/en
Publication of KR20000000788A publication Critical patent/KR20000000788A/ko
Application granted granted Critical
Publication of KR100268904B1 publication Critical patent/KR100268904B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 TFT-LCD(Thin Film Transistor Liquid Crystal display)의 돗트(DOT) 반전용 소오스 구동 회로에 관한 것으로, 2 채널의 디지탈 영상 신호를 일시 저장하여 외부의 극성 신호에 따라 (+)극성 신호와 (-)극성 신호의 순서를 조절하여 출력하는 믹싱부와, 클럭신호의 한 주기 길이의 펄스를 순차적으로 출력시키는 쉬프터 레지스터와, 상기 쉬프터 레지스터에서 출력되는 신호에 따라 상기 믹싱부에서 출력되는 디지탈 영상 신호를 래치시켜 각각 (+)극성 신호 처리부와 (-)극 성신호 처리부에 출력하는 래치부와, 각 채널 마다 상기 래치부에서 출력되는 신호의 준위를 소정 레벨로 변환하여 출력하는 레벨 쉬프터부와, 외부에서 입력되는 복수개의 기준 전압을 (+,-)극성 신호에 따라 기준전압 값이 높은 순서 또는 낮은 순서로 출력하는 파워 스위칭부와, 상기 파워 스위칭부에서 출력되는 기준 전압에 의해 각 채널 마다 상기 레벨 쉬프터부에서 출력되는 디지탈 신호를 아날로그 신호로 변환하여 출력하는 디지탈/아날로그 변환부와, (-)극성 신호를 처리하는 커패시터와 (+)극성을 처리하는 커패시터로 구분되어 (+)극성 처리시 상기 디지탈/아날로그 변환부(16)의 출력값에 일정 값(Vx)을 더하여 주는 저장부와, 특정 주기마다 상기 저장부의 (+)극성을 처리하는 커패시터의 양단 전위 차가 일정 값(Vx)을 유지하도록 (+)극성 커패시터를 리프레쉬 시키는 리프레쉬 로직부와, 상기 저장부에서 출력되는 값들을 각각 증폭하여 출력하는 버퍼부와, 상기 버퍼부의 복수개 버퍼 중 2개를 한쌍으로 하여 한쌍에서 하나의 신호를 선택하여 출력하는 스위칭부를 포함하여 구성된다. 따라서, 5V이하에서 구동될 수 있으므로 일반적인 CMOS 공정으로 돗트 반전용 구동회로를 구현할 수 있고, 하나의 디지탈/아날로그 변환 소자만으로 구현할 수 있으므로 칩 면적을 대폭 줄일 수 있을 뿐만아니라, 출력단이 스위칭하기 전에 일정 기간 동안 모든 데이터 라인을 공통전압(VCOM) 단자에 묶어 전하 분배 (charge sharing) 효과를 누릴 수 있어 소비전력을 감소시킬 수 있다.

Description

TFT－LCD 구동 회로
본 발명은 TFT-LCD(Thin Film Transistor Liquid Crystal display)의 구동에 관한 것으로, TFT-LCD의 돗트(DOT) 반전용 소오스 구동 회로에 관한 것이다.
일반적으로(background art) TFT-LCD의 응용 분야가 모니터, TV 등의 고화질을 요구하는 분야로 넓어짐에 따라 고화질을 구현할 수 있는 돗트(DOT) 반전 방식의 구동 방법이 주요한 구동 방법으로 대두되었다. 그러나 돗트 반전 방식의 경우 소오스 구동 회로에서 약 10∼12V 정도의 높은 전압을 출력해야 하기 때문에 출력단에 고전압 소자를 사용하거나, 일반적인 CMOS 공정으로 구현하기 위해서는 특수한 회로 기법이 요구되고 있다.
이와 같은 돗트 반전용 종래의 TFT-LCD 구동 회로를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 종래의 TFT-LCD 구동 회로 구성 블록도이고, 도 2는 종래의 출력 버퍼 회로 구성도이다.
입력되는 계조 레벨(gray level)을 나타내는 화상 신호 데이터를 입력하여 일정 준위의 신호로 레벨을 변환(VSS∼VDD를 VSS2∼VDD2로 레벨을 변환함)하여 출력하는 제 1 레벨 쉬프터부(1)와, 상기 제 1 레벨 쉬프터(1)서 출력되는 신호를 (+)극성의 아날로그 화상 신호로 변환하여 출력하는 제 1 디지탈/아날로그 변환부(2)와, 상기 제 1 디지탈/아날로그 변환부(2)의 출력을 샘플링(sampling)하고 홀드(hold)하는 제 1 샘플링＆홀드부(3)와, 입력되는 계조 레벨(gray level)을 나타내는 화상신호 데이터를 입력하여 일정 준위의 신호로 레벨을 변환(VSS∼VDD를 VSS1∼VDD1하여 출력하는 제 2 레벨 쉬프터부(4)와, 상기 제 2 레벨 쉬프터(4)서 출력되는 신호를 (-)극성의 아날로그 화상 신호로 변환하여 출력하는 제 2 디지탈/아날로그 변환부(5)와, 상기 제 2 디지탈/아날로그 변환부(5)의 출력을 샘플링(sampling)하고 홀드(hold)하는 제 1 샘플링＆홀드부(6)와, 외부에서 입력되는 극성(+,-) 신호를 입력 받아 일정 준위의 신호로 레벨을 변환(VSS∼VDD를 VSS2∼VDD2로 레벨을 변환함)하여 인에이블 "하이"신호를 출력하는 제 3 레벨 쉬프터부(7)와, 외부에서 입력되는 극성(+,-) 신호를 입력 받아 일정 준위의 신호로 레벨을 변환(VSS∼VDD를 VSS1∼VDD1로 레벨을 변환함)하여 인에이블 "로우"신호를 출력하는 제 4 레벨 쉬프터부(8)와, 상기 제 3 및 제 4 레벨 쉬프터부(7,8)의 인에이블 신호에 따라 상기 제 1 샘플링＆홀드부(3) 또는 제 2 샘플링＆홀드부(6)의 신호 중 하나를 선택하여 출력하는 출력 버퍼부(9)로 구성된다.
이와 같이 구성되는 종래의 구동 회로에서, 출력 버퍼부의 구성은 도 2와 같다.
즉, 상기 제 3 레벨 쉬프터부(7)에서 출력되는 인에이블 신호에 따라 상기 제 1 샘플링＆홀드부(3)의 출력을 스위칭 하는 제 1 트랜지스터(Q1)와, 상기 제 4 레벨 쉬프터부(8)에서 출력되는 인에이블 신호에 따라 상기 제 2 샘플링＆홀드부(6)의 출력을 스위칭 하는 제 2 트랜지스터(Q3)와, 상기 제 1, 제 2 트랜지스터(Q1, Q2)에서 출력되는 신호를 각각 소정 이득으로 증폭하여 출력하는 제 3, 제 4 트랜지스터(Q3, Q4)로 구성된다.
이와 같이 구성되는 종래의 TFT-LCD 소오스 구동 회로의 동작을 설명하면 다음과 같다.
계조를 나타내는 4비트의 디지탈 영상신호를 제 1 레벨 쉬프터부(1), 제 1 디지탈/아날로그 변환부(2) 및 제 1 샘플링＆홀드부(3)에서 소정 레벨(VSS2∼VDD2)로 변환된 (+)극성의 아날로그 신호를 생성하고, 계조를 나타내는 4비트의 디지탈 영상신호를 제 2 레벨 쉬프터부(4), 제 2 디지탈/아날로그 변환부(5) 및 제 2 샘플링＆홀드부(6)에서 소정 레벨(VSS1∼VDD1)로 변환된 (-)극성의 아날로그 신호를 생성한다.
그리고 외부에서 입력되는 극성(+,-) 신호를 제 3, 제 4 레벨 쉬프터부(7,8)에서 각각 VSS2∼VDD2레벨과 VSS1∼VDD1레벨로 변환하여 출력 버퍼부(9)의 인에이블 신호로 출력한다.
상기 출력 버퍼부(9)는 상기 제 3, 제 4 레벨 쉬프터부(7,8)에서 출력되는 신호에 따라 상기 제 1, 제 2 샘플링＆홀드부(3,6)에서 출력되는 신호 중 하나를 선택하여 TFT-LCD 데이터 라인에 인가한다.
이와 같이 종래의 TFT-LCD 소오스 구동 회로는 (+)극성 영상신호를 처리하는 회로부와 (-)극성 영상신호를 처리하는 회로부를 각각 구성하여 각 회로부의 전압 젼화폭을 5V이하로 줄여 저전압 소자로 각 회로부를 구성할 수 있도록 하였고, 또한 출력단 회로에 쉴드 트랜지스터(sheild transistor)를 삽입하여 출력단 회로를 구성하는 각 트랜지스터의 게이트와 드레인 사이 혹은 소오스와 드레인 사이에 고전압이 걸리지 않게 하여 출력단을 저전압 소자로 구성하였다.
상기에서 설명한 바와 같은 종래의 TFT-LCD 소오스 구동 회로에 있어서는 다음과 같은 문제점이 있었다.
첫째, 일 채널의 영상신호를 처리함에 있어서, (+)극성 처리부와 (-)극성 처리부가 구성되므로 회로의 크기가 커진다.
둘째, 출력 버퍼부에서 (+)극성의 신호에서 (-)극성의 신호로 스위칭할 때 제 4 트랜지스터(Q4)의 소오스와 드레인 사이에 순간적으로 고전압이 인가되고, 또한 (-)극성에서 (+)극성의 신호를 스위칭할 때 제 3 트랜지스터(Q2)의 소오스와 드레인 사이에 순간적으로 고전압이 인가되므로 신뢰성이 저하된다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로, 회로 구성을 단순화하고 일반적인 CMOS 공정으로 구현할 수 있는 TFT-LCD 구동 회로를 제공하는데 그 목적이 있다.
제1도는 종래의 TFT-LCD 구동 회로 구성 블럭도.
제2도는 종래의 출력 버퍼 회로 구성도.
제3도는 본 발명의 TFT-LCD 구동 회로 구성도.
제4도는 본 발명에 따른 믹싱부의 상세 회로도.
제5도는 본 발명에 따른 파워 스위칭부의 상세 회로도.
제6도는 본 발명에 따른 파워 스위칭부의 콘트롤 신호 출력 파형도.
제7도는 본 발명에 따른 리프레쉬 로직의 개념도.
제8도는 본 발명에 따른 스위칭부의 상세 회로도.
제9도는 본 발명에 따른 도 6에 의한 파워 스위칭부의 출력 값을 나타낸 표.
제10도는 본 발명에 따른 디지탈/아날로그 변환부의 출력과 저장부의 출력 설명도.
〈도면의 주요부분에 대한 부호의 설명〉
11 : 믹싱부 12 : 쉬프터 레지스터부
13 : 래치부 14 : 레벨 쉬프터부
15 : 파워 스위칭부 16 : 디지탈/아날로그 변환부
17 : 리프레쉬 로직부 18 : 저장부
19 : 버퍼부 20 : 스위칭부
21, 22, 23, 24 : 래치소자 25 : 멀티플렉서
26 : 인버터 31, 32, 33, 34 : 전송 게이트
35, 36 : 트랜지스터 S1 - S23 : 스위치
상기와 같은 목적을 달성하기 위한 본 발명의 TFT-LCD 구동 회로는 2 채널의 디지탈 영상 신호를 일시 저장하여 외부의 극성 신호에 따라 (+)극성 신호와 (-)극성 신호의 순서를 조절하여 출력하는 믹싱부와, 클럭신호의 한 주기 길이의 펄스를 순차적으로 출력시키는 쉬프터 레지스터와, 상기 쉬프터 레지스터에서 출력되는 신호에 따라 상기 믹싱부에서 출력되는 디지탈 영상 신호를 래치시켜 각각 (+)극성 신호 처리부와 (-)극성 신호 처리부에 신호 처리하여 출력하는 래치부와, 각 채널 마다 상기 래치부에서 출력되는 신호의 준위를 소정 레벨로 변환하여 출력하는 레벨 쉬프터부와, 외부에서 입력되는 복수개의 기준 전압을 (+,-)극성 신호에 따라 기준전압 값이 높은 순서 또는 낮은 순서로 출력하는 파워 스위칭부와, 상기 파워 스위칭부에서 출력되는 기준 전압에 의해 각 채널 마다 상기 레벨 쉬프터부에서 출력되는 디지탈 신호를 아날로그 신호로 변환하여 출력하는 디지탈/아날로그 변환부와, (-)극성 신호를 처리하는 커패시터와 (+)극성을 처리하는 커패시터로 구분되어 (+)극성 처리시 상기 디지탈/아날로그 변환부(16)의 출력값에 일정 값(Vx)을 더하여 주는 저장부와, 특정 주기마다 상기 저장부의 (+)극성을 처리하는 커패시터의 양단 전위 차가 일정 값(Vx)을 유지하도록 (+)극성 커패시터를 리프레쉬 시키는 리프레쉬 로직부와, 상기 저장부에서 출력되는 값들을 각각 증폭하여 출력하는 버퍼부와, 상기 버퍼부의 복수개 버퍼 중 2개를 한쌍으로 하여 한쌍에서 하나의 신호를 선택하여 출력하는 스위칭부를 포함하여 구성됨에 그 특징이 있다.
이와 같은 본 발명의 TFT-LCD 구동 회로를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 3은 본 발명의 TFT-LCD 구동 회로 구성도이고, 도 4는 본 발명에 따른 믹싱부의 상세 회로도이며, 도 5는 본 발명에 따른 파워 스위칭부의 상세 회로도이고, 도 6은 본 발명에 따른 파워 스위칭부의 출력 파형도이며, 도 7은 본 발명에 따른 리프레쉬 로직의 개념도이고, 도 8은 본 발명에 따른 스위칭부의 상세 회로도이며, 도 9는 본 발명에 따른 도 6에 의한 파워 스위칭부의 출력 값을 나타낸 표이고, 도 10은 본 발명에 따른 디지탈/아날로그 변환부의 출력과 저장부의 출력 설명도이다.
본 발명의 TFT-LCD 구동 회로는 도 3과 같이, 입력되는 2 채널의 디지탈 영상 신호를 일시 저장하여 외부의 극성 신호에 따라 (+)극성 신호와 (-)극성 신호의 순서를 조절하여 출력하는 믹싱부(11)와, 클럭신호의 한 주기 길이의 펄스를 순차적으로 출력시키는 쉬프터 레지스터부(12)와, 상기 쉬프터 레지스터부(12)에서 출력되는 신호에 따라 상기 믹싱부(11)에서 출력되는 디지탈 영상 신호를 래치시켜 (+)극성 신호 처리부와 (-)극성 신호 처리부에 출력하는 래치부(13)와, TFT-LCD의 채널에 상응하는 개수의 레벨 쉬프터로 구성되어 각 채널 마다 상기 래치부(13)에서 출력되는 신호의 준위를 소정 레벨로 변환(VSS∼VDD를 VSS1∼VDD1레벨로 변환함)하여 출력하는 레벨 쉬프터부(14)와, 외부에서 입력되는 복수개의 기준 전압을 (+,-)극성 신호에 따라 기준전압 값이 높은 순서 또는 낮은 순서로 출력하는 파워 스위칭부(15)와, TFT-LCD 의 채널에 상응하는 개수의 D/A 변환기로 구성되어 상기 파워 스위칭부(15)에서 출력되는 기준 전압에 의해 각 채널 마다 상기 레벨 쉬프터부(13)에서 출력되는 디지탈 신호를 아날로그 신호로 변환하여 출력하는 디지탈/아날로그 변환부(16)와, TFT-LCD 의 채널에 상응하는 개수의 커패시터(C1,C2,…)로 구성되어 (-)극성 신호를 처리하는 커패시터와 (+)극성을 처리하는 커패시터로 구분되어 (+)극성 처리시 상기 디지탈/아날로그 변환부(16)의 출력값에 일정 값(Vx)을 더하여 주는 저장부(18)와, 특정 주기마다 (+)극성을 처리하는 커패시터의 양단 전위 차가 일정 값(Vx)을 유지하도록 (+)극성 커패시터를 리프레쉬 시키는 리프레쉬 로직부(17)와, TFT-LCD 의 채널에 상응하는 개수의 버퍼로 구성되어 상기 저장부(18)에서 출력되는 값들을 증폭하여 출력하는 버퍼부(19)와, TFT-LCD 의 채널에 상응하는 개수의 스위칭 소자로 구성되어 상기 버퍼부(19)의 복수개 버퍼 중 이웃하는 버퍼의 출력중 하나를 선택하여 출력하는 스위칭부(20)를 포함하여 구성된다.
여기서, 상기 레벨 쉬프터부(14), 상기 디지탈/아날로그 변환부(16), 상기 저장부(17), 상기 버퍼부(19)의 복수개의 소자 중 홀수번째는 (-)극성 신호를 처리하는 부분이고, 짝수번째는 (+)극성 신호를 처리하는 부분이다.
이와 같은 본 발명의 TFT-LCD 구동 회로의 각부를 좀 더 상세히 설명하면다음과 같다.
먼저, 믹싱부(11)는 도 4와 같이, 6비트의 데이터를 클럭신호(CLK, CLKB)에 의해 래치하여 출력하는 제 1 래치소자(21)와, 상기 제 1 래치소자(21)의 출력신호를 제 1 래치소자(21)와 동일한 클럭신호에 의해 래치하여 출력하는 제 2 래치소자(22)와, 상기 제 1 래치소자(21)의 출력신호를 제 1 래치소자(21)의 2배에 해당하는 클럭신호(CLK2X, CLKB2X)에 의해 래치하여 출력하는 제 3 래치소자(22)와, 상기 제 2 래치소자(22)의 출력신호를 제 3 래치소자(23)와 동일한 클럭신호(CLK2X, CLKB2X)에 의해 래치하여 출력하는 제 4 래치소자(24)와, 극성신호(POL)을 CON단에 입력하고 반전된 극성신호(POL)를 CONB단에 입력하여 상기 제 3, 제 4 래치소자(23, 24)의 출력신호 중 일 신호를 선택하여 상기 래치부(13)에 출력하는 멀티플렉서(25)와, 상기 극성신호(POL)를 반전하여 상기 멀티플렉서(25)의 CONB단에 입력하는 인버터(26)로 구성된다.
상기 파워 스위칭부(15)는 도 5와 같이, 외부에서 입력되는 기준전압(Vref5)을 외부의 제어신호(CON1)에 의해 스위칭하는 제 1 스위치(S1)와, 외부에서 입력되는 기준전압(Vref0)을 외부의 제어신호(CON1B)에 의해외부의 제어신호(CON1)에 의해 스위칭하는 제 2 스위치(S2)와, 외부에서 입력되는 기준전압(Vref4)을 외부의 제어신호(CON1)에 의해 스위칭하는 제 3 스위치(S3)와, 외부에서 입력되는 기준전압(Vref1)을 외부의 제어신호(CON1B)에 의해 스위칭하는 제 4 스위치(S4)와, 외부에서 입력되는 기준전압(Vref3)을 외부의 제어신호(CON1)에 의해 스위칭하는 제 5 스위치(S5)와, 외부에서 입력되는 기준전압(Vref2)을 외부의 제어신호(CON1B)에 의해 스위칭하는 제 6 스위치(S6)와, 외부에서 입력되는 기준전압(Vref2)을 외부의 제어신호(CON1)에 의해 스위칭하는 제 7 스위치(S7)와, 외부에서 입력되는 기준전압(Vref3)을 외부의 제어신호(CON1B)에 의해 스위칭하는 제 8 스위치(S8)와, 외부에서 입력되는 기준전압(Vref1)을 외부의 제어신호(CON1)에 의해 스위칭하는 제 9 스위치(S9)와, 외부에서 입력되는 기준전압(Vref4)을 외부의 제어신호(CON1B)에 의해 스위칭하는 제 10 스위치(S10)와, 외부에서 입력되는 기준전압(Vref0)을 외부의 제어신호(CON1)에 의해 스위칭하는 제 11 스위치(S11)와, 외부에서 입력되는 기준전압(Vref5)을 외부의 제어신호(CON1B)에 의해 스위칭하는 제 12 스위치(S12)와, 제 1, 제 2 스위치(S1,S2)에서 출력되는 신호를 외부의 제어신호(CON2)에 의해 스위칭하는 제 13 스위치(S13)와, 제 3, 제4 스위치(S3,S4)에서 출력되는 신호를 외부의 제어신호(CON2)에 의해 스위칭하는 제 14 스위치(S14)와, 제 5, 제 6 스위치(S5,S6)에서 출력되는 신호를 외부의 제어신호(CON2)에 의해 스위칭하는 제 15 스위치(S15)와, 제 7, 제 8 스위치(S7,S8)에서 출력되는 신호를 외부의 제어신호(CON2)에 의해 스위칭하는 제 16 스위치(S16)와, 제 9, 제 10 스위치(S9,S10)에서 출력되는 신호를 외부의 제어신호(CON2)에 의해 스위칭하는 제 17 스위치(S17)와, 제 11, 제 12 스위치(S11,S12)에서 출력되는 신호를 외부의 제어신호(CON2)에 의해 스위칭하는 제 18 스위치(S18)와, 상기 제 13, 제 14, 제 15, 제 16, 제 17, 제 18 스위칭(S13, S14, S15, S16, S17, S18)의 출력을 출력단으로 하는 제 1, 제 2, 제 3, 제 4, 제 5, 제 6 출력단(VO5, VO4, VO3, VO2, VO1, VO0) 사이에 각각 설치되어 외부의 제어신호(CON3)에 의해 상기 각 출력단의 등전위로 스위칭하는 제 19, 제 20, 제 21, 제22, 제 23 스위치(S19, S20, S21, S22, S23)로 구성된다.
상기 저장부(18)는 홀수번째인 커패시터(C1)는 한쪽 노드(NODE)는 접지되어 있고, 나머지 한쪽 노드는 DAC의 출력과 버퍼부(19)의 입력단에 연결되어 있다. 그리고 짝수 번째의 (+)극성 신호 처리부분인 커패시터(C2)는 DAC의 출력단과 버퍼부(19)의 입력단 사이에 연결되어 있다.
상기 버퍼부(19)는 상기 저장부(18)에서 출력되는 신호를 증폭하는 역할을 한다. (-)극성 신호 처리부에는 (-)극성을 증폭하는 N-BUF가 있고, (+)극성 신호 처리부에는 (+)극성을 증폭하는 P-BUF가 배치되어 있으며, 각각의 동작 전압은 VSS1∼VDD1과 VSS2∼VDD2 이다. 이 때 VSS1∼VDD1과 VSS2∼VDD2 는 각각 (-)신호와 (+)신호 범위를 포함하고 있고 5V범위 이내이다.
상기 스위칭부(20)의 구성은 도 8과 같이, 외부의 로우 콘트롤 신호(CONL, CONLB)에 의해 로우 신호를 스위칭하는 제 1 전송 게이트(31)와, 외부의 콘트롤 신호(CONL, CONLB)에 의해 공통전압(VCOM)을 스위칭하는 제 2 전송 게이트(32)와, 외부의 하이 콘트롤 신호(CONH, CONHB)에 의해 하이 신호를 스위칭하는 제 3 전송 게이트(33)와, 외부의 하이 콘트롤 신호(CONH, CONHB)에 의해 하이 신호를 스위칭하는 제 4 전송 게이트(34)와, 상기 공통 전압(VCOM)신호에 의해 상기 제 1, 제 2 전송 게이트(31, 32)의 출력신호를 스위칭하여 출력하는 NMOS 트랜지스터(35)와, 상기 공통 전압(VCOM)신호에 의해 상기 제 3, 제 4 전송 게이트(33, 34)의 출력신호를 스위칭하여 출력하는 PMOS 트랜지스터(36) 으로 구성된다.
이와 같이 구성되는 본 발명의 TFT-LCD 구동 회로의 동작은 다음과 같다.
상기 믹싱부(11)는 콘트롤러(도면에는 도시되지 않음)로 부터 입력되는 2 채널 분의 디지탈 영상 신호를 저장하였다가 극성(POL)신호에 따라 (+)극성의 신호는 래치부(13)의 (+)극성 신호 처리부에 입력되고, (-)극성의 신호는 래치부(13)의 (-)극성 신호 처리부에 입력되도록 상기 래치부(13)에 입력되는 순서를 조절한다.
즉, 1 채널의 영상신호는 제 1, 제 3 래치소자(21, 23)를 통하고, 다른 채널의 영상신호는 제2, 제 4 래치소자(22, 24)를 통해 극성 신호(POL)신호에 따라 멀티플렉서(25)에 의해 래치부(13)의 (+)극성 신호 처리부 또는 (-)극성 신호 처리부에입력된다.
그리고, 쉬프터 레지스터부(12)에는 상기 클럭신호(CLK)의 한 주기 길이의 펄스를 순차적으로 출력시켜 다음단의 래치들 중 하나를 인에이블 시킴으로써 상기 믹싱부(11)의 출력을 래치부(13)에 순차적으로 입력되도록 한다.
상기 래치부(13)는 상기 쉬프터 레지스터부(12)에서 출력되는 인에이블 신호에 의해 상기 믹싱부(11)에서 입력되는 영상신호를 일 채널 씩 (+)극성 신호 처리부와 (-)극성 신호 처리부에서 처리하여 레벨 쉬프터부(14)로 출력한다. 이 때 (+)극성 신호 처리부에서 처리된 신호는 짝수번째의 레벨 쉬프터에 출력하고 (-)극성 신호 처리부에서 처리된 신호는 홀수번째의 레벨 쉬프터에 출력한다.
상기 레벨 쉬프터부(14)는 상기 래치부(13)에서 출력되는 디지탈 영상신호의 레벨을 각 채널 마다 VSS∼VDD에서 VSS1∼VDD1레벨로 변환하여 출력한다.
상기 파워 스위칭부(15)는 도 6과 같은 클럭신호 타이밍에 의해 도 9와 같이 출력단에서 출력되는 기준 전압값의 크기 순서가 반대가 되도록 출력한다. 즉, CON1과 CON2가 "하이'인 구간에는 Vref5에서 Vref0 의 순서로 출력되도록 하고, CON2가 "로우"이고 CON3가 "하이"인 구간에서는 모두 단락되고, CON1B와 CON2가 "하이"인 구간에서는 Vref0에서 Vref5의 순서로 출력되도록 하며, 다시 CON3가 "하이"인 구간에서 다시 신호들이 모두 단락되도록 한다.
상기 디지탈/아날로그 변환부(16)는 상기 파워 스위칭부(15)에서 입력되는 기준 전압값에 따라 상기 레벨 쉬프터부(14)에서 출력되는 디지탈 신호를 아날로그 신호로 변환하여 출력한다. 즉, 도 10과 같이 입력되는 기준 전압에 따라 크기는 같고 위상이 반대인 신호를 출력한다.
상기 저장부(18)는 홀수번째인 커패시터(C1)는 한쪽 노드(NODE)는 접지되어 있고, 나머지 한쪽 노드는 DAC의 출력과 버퍼부(19)의 입력단에 연결되어 있어 DAC의 출력을 그대로 버퍼부(19)의 입력단에 전달하고 DAC의 출력단이 하이임피던스 상태일 때는 이전의 출력 전압을 유지하도록 되어 있다. 그리고 짝수 번째의 (+)극성 신호 처리부분인 커패시터(C2)는 DAC의 출력단과 버퍼부(19)의 입력단 사이에 연결되어 있고 리프레쉬 로직부(17)에 의해 항상 양단의 전위 차가 일정 값(Vx)으로 유지되도록 되어 있다. 이 때, Vx는 DAC의 출력에 더해져서 (+)극성의 영상 신호를 만들기 위한 보상 전압이다. 따라서 커패시터(C2)는 DAC의 출력에 Vx의 전압을 더하여 버퍼부(19)에 전달하는 전압 가산기의 역할을 하고커패시터(C1)과 마찬가지로 DAC의 출력단이 하이 임피던스 상태일 때는 이전의 출력값을 유지한다. 즉, 도 10과 같이 (+)극성일 경우는 Vx 만큼 더하여 진다.
상기 버퍼부(19)는 상기 저장부(18)에서 출력되는 신호를 각각 (-) 극성 증폭과 (+)극성 증폭을 한다.
마지막으로 상기 스위칭부(20)는 (+)극성 신호와 (-)극성 신호를 라인에 따라 바꾸어 준다. 즉, 돗트 반전 방식은 홀수번째 라인에서는 +, -, +, - 순서로 표시되고 짝수번째 라인에서는 -, +, -, +의 순서로 표시되기 때문에 라인에 따라 버퍼부(19)에서 출력되는 극성을 바꾸어 준다.
전체적으로 요약하여 설명하면, 믹싱부에서는 2 채널 신호를 입력하여 한 채널은 (+) 극성 신호 처리부에 인가하고 또 한 채널의 신호는 (-)극성 신호 처리부에 인가하여 각각 해당 극성으로 처리하도록 한다. 그리고 파워 스위칭부(15) 및 디지탈/아날로그 변환부(16)에서는 해당 극성의 아날로그 신호가 출력되도록 하고 저장부(18) 및 리프레쉬 로직부(17)에서는 돗트 반전 방식의 구동 원리에 따라 (+)극성과 (-)극성을 생성하고 스위칭부(20)에서 라인에 따라 채널의 극성 순서를 바꾸어 준다.
이상에서 설명한 바와 같은 본 발명의 TFT-LCD 구동 회로에 있어서는 다음과 같은 효과가 있다.
첫째, 5V이하에서 구동될 수 있으므로 일반적인 CMOS 공정으로 돗트 반전용 구동회로를 구현할 수 있다.
둘째, 일 채널의 신호를 처리함에 있어서, 종래에는 두 개의 신호 처리부와 디지탈/아날로그 변환 소자가 필요하였으나 본 발명은 하나의 디지탈/아날로그 변환 소자만으로 구현할 수 있으므로 칩 면적을 대폭 줄일 수 있다.
셋째, 출력단이 스위칭하기 전에 일정 기간 동안 모든 데이터 라인을 공통전압(VCOM) 단자에 묶어 전하 분배 (charge sharing) 효과를 누릴 수 있어 소비전력을 감소시킬 수 있다.

Claims (7)

  1. 2 채널의 디지탈 영상 신호를 일시 저장하여 외부의 극성 신호에 따라 (+)극성 신호와 (-)극성 신호의 순서를 조절하여 출력하는 믹싱부와, 클럭신호의 한 주기 길이의 펄스를 순차적으로 출력시키는 쉬프터 레지스터와, 상기 쉬프터 레지스터에서 출력되는 신호에 따라 상기 믹싱부에서 출력되는 디지탈 영상 신호를 래치시켜 각각 (+)극성 신호 처리부와 (-)극성 신호 처리부에 출력하는 래치부와, 각 채널 마다 상기 래치부에서 출력되는 신호의 준위를 소정 레벨로 변환하여 출력하는 레벨 쉬프터부와, 외부에서 입력되는 복수개의 기준 전압을 (+,-)극성 신호에 따라 기준전압 값이 높은 순서 또는 낮은 순서로 출력하는 파워 스위칭부와, 상기 파워 스위칭부에서 출력되는 기준 전압에 의해 각 채널 마다 상기 레벨 쉬프터부에서 출력되는 디지탈 신호를 아날로그 신호로 변환하여 출력하는 디지탈/아날로그 변환부와, (-)극성 신호를 처리하는 커패시터와 (+)극성을 처리하는 커패시터로 구분되어 (+)극성 처리시 상기 디지탈/아날로그 변환부(16)의 출력값에 일정 값(Vx)을 더하여 주는 저장부와, 특정 주기마다 상기 저장부의 (+)극성을 처리하는 커패시터의 양단 전위 차가 일정 값(Vx)을 유지하도록 (+)극성 커패시터를 리프레쉬 시키는 리프레쉬 로직부와, 상기 저장부에서 출력되는 값들을 각각 증폭하여 출력하는 버퍼부와, 상기 버퍼부의 복수개 버퍼 중 2개를 한쌍으로 하여 한쌍에서 하나의 신호를 선택하여 출력하는 스위칭부를 포함하여 구성됨을 특징으로 하는 TFT-LCD 구동 회로.
  2. 제1항에 있어서, 상기 레벨 쉬프터부, 상기 디지탈/아날로그 변환부, 상기 저장부, 상기 버퍼부는 각각 채널에 상응하는 개수의 소자들로 구성되어 각 부의 홀수번째는 (-)극성 신호를 처리하는 부분이고, 짝수번째는 (+)극성 신호를 처리하는 부분임을 특징으로 하는 TFT-LCD 구동 회로.
  3. 제1항에 있어서, 상기 믹싱부는 6비트의 데이터를 클럭신호(CLK, CLKB)에 의해 래치하여 출력하는 제 1 래치소자와, 상기 제 1 래치소자의 출력신호를 제 1 래치소자와 동일한 클럭신호에 의해 래치하여 출력하는 제 2 래치소자와, 상기 제 1 래치소자의 출력신호를 제 1 래치소자의 2배에 해당하는 클럭신호(CLK2X, CLKB2X)에 의해 래치하여 출력하는 제 3 래치소자와, 상기 제 2 래치소자의 출력신호를 상기 제 3 래치소자와 동일한 클럭신호(CLK2X, CLKB2X)에 의해 래치하여 출력하는 제 4 래치소자와, 외부의 극성신호(POL)에 따라 상기 제 3, 제 4 래치소자의 출력신호 중 일 신호를 선택하여 상기 래치부에 출력하는 멀티플렉서를 포함하여 구성됨을 특징으로 하는 TFT-LCD 구동 회로.
  4. 제1항에 있어서, 상기 파워 스위칭부는 외부에서 입력되는 기준전압(Vref5)을 외부의 제어신호(CON1)에 의해 스위칭하는 제 1 스위치와, 외부에서 입력되는 기준전압(Vref0)을 외부의 제어신호(CON1B)에 의해 스위칭하는 제 2 스위치와, 외부에서 입력되는 기준전압(Vref4)을 외부의 제어신호(CON1)에 의해 스위칭하는 제 3 스위치와, 외부에서 입력되는 기준전압(Vref1)을 외부의 제어신호(CON1B)에 의해 스위칭하는 제 4 스위치와, 외부에서 입력되는 기준전압(Vref3)을 외부의 제어신호(CON1)에 의해 스위칭하는 제 5 스위치와, 외부에서 입력되는 기준전압(Vref2)을 외부의 제어신호(CON1B)에 의해 스위칭하는 제 6 스위치와, 외부에서 입력되는 기준전압(Vref2)을 외부의 제어신호(CON1)에 의해 스위칭하는 제 7 스위치와, 외부에서 입력되는 기준전압(Vref3)을 외부의 제어신호(CON1B)에 의해 스위칭하는 제 8 스위치와, 외부에서 입력되는 기준전압(Vref1)을 외부의 제어신호(CON1)에 의해 스위칭하는 제 9 스위치와, 외부에서 입력되는 기준전압(Vref4)을 외부의 제어신호(CON1B)에 의해 스위칭하는 제 10 스위치와, 외부에서 입력되는 기준전압(Vref0)을 외부의 제어신호(CON1)에 의해 스위칭하는 제 11 스위치와, 외부에서 입력되는 기준전압(Vref5)을 외부의 제어신호(CON1B)에 의해 스위칭하는 제 12 스위치와, 상기 제 1, 제 2 스위치에서 출력되는 신호를 외부의 제어신호(CON2)에 의해 스위칭하는 제 13 스위치와, 상기 제 3, 제4 스위치에서 출력되는 신호를 외부의 제어신호(CON2)에 의해 스위칭하는 제 14 스위치와, 상기 제 5, 제 6 스위치에서 출력되는 신호를 외부의 제어신호(CON2)에 의해 스위칭하는 제 15 스위치와, 상기 제 7, 제 8 스위치에서 출력되는 신호를 외부의 제어신호(CON2)에 의해 스위칭하는 제 16 스위치와, 상기 제 9, 제 10 스위치에서 출력되는 신호를 외부의 제어신호(CON2)에 의해 스위칭하는 제 17 스위치와, 상기 제 11, 제 12 스위치에서 출력되는 신호를 외부의 제어신호(CON2)에 의해 스위칭하는 제 18 스위치와, 상기 제 13, 제 14, 제 15, 제 16, 제 17, 제 18 스위치의 출력을 출력단으로 하는 제 1, 제 2, 제 3, 제 4, 제 5, 제 6 출력단 사이에 각각 설치되어 외부의 제어신호(CON3)에 의해 상기 각 출력단의 등전위로 스위칭하는 제 19, 제 20, 제21, 제22, 제 23 스위치를 포함하여 구성됨을 특징으로 하는 TFT-LCD 구동 회로.
  5. 제1항에 있어서, 상기 저장부는 채널 수에 상응하는 개수의 커페시터로 구성되어 홀수번째인 커패시터(C1)는 한쪽 노드(NODE)는 접지되어 있고, 나머지 한쪽 노드는 DAC의 출력과 버퍼부의 입력단에 연결되고, 짝수 번째의 (+)극성 신호 처리부분인 커패시터(C2)는 상기 디지탈/아날로그 변환부의 출력단과 상기 버퍼부의 입력단 사이에 연결됨을 특징으로 하는 TFT-LCD 구동 회로.
  6. 제1항에 있어서, 상기 버퍼부는 채널 수에 상응하는 복수개의 버퍼로 구성되어 (-)극성 신호 처리부에는 (-)극성을 증폭하는 N-BUF가 있고, (+)극성 신호 처리부에는 (+)극성을 증폭하는 P-BUF가 배치됨을 특징으로 하는 TFT-LCD 구동 회로.
  7. 제1항에 있어서, 상기 스위칭부는 외부의 로우 콘트롤 신호(CONL, CONLB)에 의해 로우 신호를 스위칭하는 제 1 전송 게이트와, 외부의 콘트롤 신호(CONL, CONLB)에 의해 공통전압(VCOM)을 스위칭하는 제 2 전송 게이트와, 외부의 하이 콘트롤 신호(CONH, CONHB)에 의해 하이 신호를 스위칭하는 제 3 전송 게이트와, 외부의 하이 콘트롤 신호(CONH, CONHB)에 의해 상기 하이 신호를 스위칭하는 제 4 전송 게이트와, 상기 공통 전압(VCOM)신호에 의해 상기 제 1, 제 2 전송 게이트(31, 32)의 출력신호를 스위칭하여 출력하는 NMOS 트랜지스터와, 상기 공통 전압(VCOM)신호에 의해 상기 제 3, 제 4 전송 게이트의 출력신호를 스위칭하여 출력하는 PMOS 트랜지스터를 포함하여 구성됨을 특징으로 하는 TFT-LCD 구동 회로.
KR1019980020637A 1998-06-03 1998-06-03 Tft－lcd 구동 회로 KR100268904B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980020637A KR100268904B1 (ko) 1998-06-03 1998-06-03 Tft－lcd 구동 회로
JP11153563A JP3138866B2 (ja) 1998-06-03 1999-06-01 Ｔｆｔ−ｌｃｄ駆動回路
US09/324,776 US6373459B1 (en) 1998-06-03 1999-06-03 Device and method for driving a TFT-LCD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980020637A KR100268904B1 (ko) 1998-06-03 1998-06-03 Tft－lcd 구동 회로

Publications (2)

Publication Number Publication Date
KR20000000788A KR20000000788A (ko) 2000-01-15
KR100268904B1 true KR100268904B1 (ko) 2000-10-16

Family

ID=19538309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980020637A KR100268904B1 (ko) 1998-06-03 1998-06-03 Tft－lcd 구동 회로

Country Status (3)

Country Link
US (1) US6373459B1 (ko)
JP (1) JP3138866B2 (ko)
KR (1) KR100268904B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100614471B1 (ko) * 1999-08-19 2006-08-22 후지쯔 가부시끼가이샤 Ｌｃｄ패널 구동 회로
US8970572B2 (en) 2011-09-29 2015-03-03 Samsung Display Co., Ltd. Display device and driving method thereof

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670938B1 (en) * 1999-02-16 2003-12-30 Canon Kabushiki Kaisha Electronic circuit and liquid crystal display apparatus including same
JP3777913B2 (ja) * 1999-10-28 2006-05-24 株式会社日立製作所 液晶駆動回路及び液晶表示装置
JP4031897B2 (ja) * 2000-02-29 2008-01-09 株式会社日立製作所 液晶表示装置
US20010030511A1 (en) * 2000-04-18 2001-10-18 Shunpei Yamazaki Display device
TW554323B (en) * 2000-05-29 2003-09-21 Toshiba Corp Liquid crystal display device and data latching circuit
US6528951B2 (en) * 2000-06-13 2003-03-04 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2002014644A (ja) * 2000-06-29 2002-01-18 Hitachi Ltd 画像表示装置
JP3638121B2 (ja) 2000-10-19 2005-04-13 シャープ株式会社 データ信号線駆動回路およびそれを備える画像表示装置
KR100760935B1 (ko) * 2001-02-19 2007-09-21 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동회로
GB0105148D0 (en) * 2001-03-02 2001-04-18 Koninkl Philips Electronics Nv Active Matrix Display Device
GB0105147D0 (en) * 2001-03-02 2001-04-18 Koninkl Philips Electronics Nv Active matrix display device
TW591268B (en) * 2001-03-27 2004-06-11 Sanyo Electric Co Active matrix type display device
US20020175890A1 (en) * 2001-05-23 2002-11-28 Matsushita Electric Industrial Co., Ltd Liquid crystal driver device and liquid crystal driver unit
JP4803902B2 (ja) * 2001-05-25 2011-10-26 株式会社 日立ディスプレイズ 表示装置
JP2002351430A (ja) 2001-05-30 2002-12-06 Mitsubishi Electric Corp 表示装置
JP3791354B2 (ja) * 2001-06-04 2006-06-28 セイコーエプソン株式会社 演算増幅回路、駆動回路、及び駆動方法
JP2003022054A (ja) * 2001-07-06 2003-01-24 Sharp Corp 画像表示装置
KR100396427B1 (ko) * 2001-08-20 2003-09-02 (주)픽셀칩스 기준 전위 버스 라인의 수를 감소시키는 엘씨디 소스드라이버
JP3795361B2 (ja) * 2001-09-14 2006-07-12 シャープ株式会社 表示駆動装置およびそれを用いる液晶表示装置
US7015889B2 (en) * 2001-09-26 2006-03-21 Leadis Technology, Inc. Method and apparatus for reducing output variation by sharing analog circuit characteristics
GB0130177D0 (en) * 2001-12-18 2002-02-06 Koninkl Philips Electronics Nv Liquid crystal display and driver
TWI284876B (en) * 2002-08-19 2007-08-01 Toppoly Optoelectronics Corp Device and method for driving liquid crystal display
KR100796298B1 (ko) * 2002-08-30 2008-01-21 삼성전자주식회사 액정표시장치
JP2005030550A (ja) * 2003-06-19 2005-02-03 Nifco Inc 回転ダンパー
KR100608106B1 (ko) * 2003-11-20 2006-08-02 삼성전자주식회사 소스 라인 리페어 기능을 갖는 액정표시장치 및 소스 라인리페어 방법
KR100585126B1 (ko) 2004-02-09 2006-06-01 삼성전자주식회사 보상 앰프를 가지는 액정 표시 장치의 소스 드라이버 및이를 포함하는 액정 표시 장치
JP4847702B2 (ja) * 2004-03-16 2011-12-28 ルネサスエレクトロニクス株式会社 表示装置の駆動回路
KR101061631B1 (ko) 2004-03-30 2011-09-01 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 방법
TWI273532B (en) * 2004-05-21 2007-02-11 Au Optronics Corp Data driving circuit and active matrix organic light emitting diode display
US8194006B2 (en) 2004-08-23 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method of the same, and electronic device comprising monitoring elements
JP4584131B2 (ja) * 2005-04-18 2010-11-17 ルネサスエレクトロニクス株式会社 液晶表示装置及びその駆動回路
GB2428509A (en) * 2005-07-15 2007-01-31 Global Silicon Ltd Driver circuit for a display element
KR101160835B1 (ko) 2005-07-20 2012-06-28 삼성전자주식회사 표시 장치의 구동 장치
KR20070020778A (ko) * 2005-08-17 2007-02-22 삼성전자주식회사 액정 표시 장치와 이의 검사 방법 및 이의 리페어 방법
GB0611639D0 (en) * 2006-06-12 2006-07-19 Global Silicon Ltd A sigma-delta modulator
GB0614259D0 (en) * 2006-07-18 2006-08-30 Global Silicon Ltd A debouncing circuit
KR100849214B1 (ko) * 2007-01-16 2008-07-31 삼성전자주식회사 차지 쉐어시 전력 소모를 줄일 수 있는 데이터 드라이버장치 및 디스플레이 장치
KR100819427B1 (ko) * 2007-06-05 2008-04-04 한국과학기술원 디스플레이 구동 장치
KR100938897B1 (ko) 2008-02-11 2010-01-27 삼성모바일디스플레이주식회사 액정표시장치 및 그 구동방법
TWI395187B (zh) 2008-06-26 2013-05-01 Novatek Microelectronics Corp 資料驅動器
TWI474305B (zh) * 2008-07-31 2015-02-21 Sitronix Technology Corp The polarity switching structure of point conversion system
US7663422B1 (en) * 2008-09-02 2010-02-16 Himax Technologies Limted Source driving circuit for preventing gamma coupling
KR100980347B1 (ko) * 2008-09-05 2010-09-06 주식회사 실리콘웍스 디더링 스위치를 구비하는 증폭기 및 그 증폭기를 사용하는 디스플레이 구동회로
KR100986040B1 (ko) * 2008-09-11 2010-10-07 주식회사 실리콘웍스 디스플레이 구동회로
TWI522982B (zh) 2010-12-31 2016-02-21 友達光電股份有限公司 源極驅動器
TWI469127B (zh) * 2012-12-12 2015-01-11 Raydium Semiconductor Corp 電荷分享裝置及電荷分享方法
CN104103246B (zh) * 2013-04-12 2017-04-12 乐金显示有限公司 用于显示设备的驱动电路及其驱动方法
US9748957B2 (en) * 2014-03-31 2017-08-29 Stmicroelectronics International N.V. Voltage level shifter circuit, system, and method for wide supply voltage applications
KR102656686B1 (ko) * 2016-11-21 2024-04-11 엘지디스플레이 주식회사 평판 패널 표시 장치의 데이터 구동 회로
KR20220017334A (ko) 2020-08-04 2022-02-11 김승태 빅데이터 기반 인테리어 자동 견적 시스템
KR102378240B1 (ko) 2021-09-23 2022-03-23 윤종열 거래 보증 및 전산화를 기반으로 한 시공업체 통합 중개 시스템
KR20230171227A (ko) 2022-06-13 2023-12-20 주식회사 에이치오토 네트워크를 이용한 인테리어 상품 실시간 견적방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0648403A1 (en) * 1992-06-30 1995-04-19 Westinghouse Electric Corporation Gray-scale stepped ramp generator with individual step correction
US5510748A (en) * 1994-01-18 1996-04-23 Vivid Semiconductor, Inc. Integrated circuit having different power supplies for increased output voltage range while retaining small device geometries
US5625373A (en) * 1994-07-14 1997-04-29 Honeywell Inc. Flat panel convergence circuit
US5604510A (en) * 1995-01-10 1997-02-18 Palomar Technologies Corporation Liquid crystal display drive with voltage translation
JPH10153986A (ja) * 1996-09-25 1998-06-09 Toshiba Corp 表示装置
KR100204909B1 (ko) * 1997-02-28 1999-06-15 구본준 엘씨디 소스 드라이버
JPH10293564A (ja) * 1997-04-21 1998-11-04 Toshiba Corp 表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100614471B1 (ko) * 1999-08-19 2006-08-22 후지쯔 가부시끼가이샤 Ｌｃｄ패널 구동 회로
US8970572B2 (en) 2011-09-29 2015-03-03 Samsung Display Co., Ltd. Display device and driving method thereof

Also Published As

Publication number Publication date
JP2000010075A (ja) 2000-01-14
JP3138866B2 (ja) 2001-02-26
US6373459B1 (en) 2002-04-16
KR20000000788A (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
KR100268904B1 (ko) Tft－lcd 구동 회로
US6335721B1 (en) LCD source driver
US7463234B2 (en) Liquid crystal display and data latch circuit
US7190342B2 (en) Shift register and display apparatus using same
EP0821490B1 (en) Potential generating device
USRE40739E1 (en) Driving circuit of display device
KR100376350B1 (ko) 디스플레이 유닛의 구동 회로
US20110316901A1 (en) Data driver device and display device for reducing power consumption in a charge-share operation
JP3368819B2 (ja) 液晶駆動回路
US20080150875A1 (en) Shift register and liquid crystal display using same
JP2008116654A (ja) データドライバ及び表示装置
JP2005266738A (ja) ソースドライバーおよび液晶表示装置
US7986761B2 (en) Shift register and liquid crystal display device using same
KR20010100794A (ko) 레벨 변환 회로 및 이를 사용한 액정 표시 장치
KR20070002412A (ko) 액정표시장치의 아날로그 샘플링 장치
JP3588033B2 (ja) シフトレジスタおよびそれを備えた画像表示装置
US6140989A (en) Image signal control circuit which controls image signal for displaying image on multi-gradation liquid crystal display and control method therefor
KR19990007004A (ko) 액티브 매트릭스형 화상 표시 장치 및 그의 구동 방법
US20060181544A1 (en) Reference voltage select circuit, reference voltage generation circuit, display driver, electro-optical device, and electronic instrument
JP3764733B2 (ja) 低電圧クロック信号を用いる連続パルス列発生器
US7245283B2 (en) LCD source driving circuit having reduced structure including multiplexing-latch circuits
US20050264518A1 (en) Drive circuit achieving fast processing and low power consumption, image display device with the same and portable device with the same
CN110969998B (zh) 源极驱动器及复合准位转换电路
CN108133694B (zh) 栅极驱动电路、驱动方法和显示装置
JPS63304229A (ja) 液晶パネルの駆動回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140618

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150617

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160620

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 18

EXPY Expiration of term