JP4031897B2

JP4031897B2 - 液晶表示装置

Info

Publication number: JP4031897B2
Application number: JP2000054958A
Authority: JP
Inventors: 景山　　寛; 秀夫佐藤; 佳朗三上
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2000-02-29
Filing date: 2000-02-29
Publication date: 2008-01-09
Anticipated expiration: 2020-02-29
Also published as: US6646637B1; JP2001242837A

Description

【０００１】
【発明の属する技術分野】
本発明は、周辺回路を内蔵しデジタル信号入力が可能な液晶表示装置に関する。
【０００２】
【従来の技術】
従来、液晶表示装置において多階調表示する技術としては、例えば、特開平０５−３３３８１７号公報に記載のものが知られている。
【０００３】
図１６は、前記公報記載の技術において、出力する階調数より少ない基準電圧で駆動できるＤ／Ａ変換回路の原理を説明する図である。本Ｄ／Ａ変換回路は、２つの基準電圧ＶＡ及びＶＢから、５階調の電圧を出力ＶＸに発生できる。
【０００４】
同図において、スイッチ９１は、低抵抗のスイッチであり、スイッチ９２は、高抵抗のスイッチである。本Ｄ／Ａ変換回路は、入力信号の下位２ビット（Ｄ１，Ｄ０）に対応して、スイッチ９１および９２を、同図（Ａ）〜（Ｄ）に示すように制御することで、基準電圧を４等分した電圧を出力する。
【０００５】
図１６に示したような構成を利用することにより、出力する階調数より少ない基準電圧でＤ／Ａ変換回路を駆動できる。さらに、広面積を要する低抵抗のスイッチを少なくすることで、駆動回路の回路面積を小さくし、液晶表示装置の非表示部分を小さくすることができる。
【０００６】
【発明が解決しようとする課題】
しかしながら、前記公報記載の技術のように、２つ以上の基準電圧に高抵抗のスイッチと低抵抗のスイッチを並列に接続して構成すると、入力信号によってＤ／Ａ変換回路の出力抵抗値が変化することになる。
【０００７】
また、Ｄ／Ａ変換回路の出力部にはＤ／Ａ変換回路を構成するスイッチのＯＦＦ容量及びＯＮ容量並びにドレイン線の容量の負荷容量があり、これを駆動する必要がある。なお、これらの負荷容量は、入力信号にはほとんど依存しない。
【０００８】
Ｄ／Ａ変換回路が容量負荷を駆動する場合、出力電圧には変化電圧に対して１次の指数関数で近似できる減衰特性を持った残留電圧が発生する。図１７は、変換時間と、変化電圧に対する残留電圧との関係を表すグラフである。図１７のグラフの横軸は変換時間、縦軸は変化電圧に対する残留電圧（対数）である。減衰の傾きは、負荷容量と出力抵抗の積で決まり、出力抵抗に応じて変化する。図１７は、出力抵抗値が最大の場合（Ｒｍａｘ）と、最小の場合（Ｒｍｉｎ）の減衰の様子を示しており、同図に示すように、両者はその減衰の傾きが異なる。そのため、変換時間が経過するにつれて残留電圧の絶対値は小さくなるが、出力抵抗が大きい場合と小さい場合との相対的な比率は大きくなる。
【０００９】
この場合、例えば、変化電圧が通常８Ｖ程度に対し、許容される残留電圧が１６ｍＶ程度であるとすると、従来の液晶表示装置では、残留電圧の比率が０．００２以下になるように変換時間下限ＴｃとスイッチのＯＮ抵抗の最大値Ｒｍａｘを設定することになる。
【００１０】
一方、高解像度化のためにＤ／Ａ変換をできるだけ短時間に行いたいという要求がある。しかしながら、Ｄ／Ａ変換回路の出力抵抗の最大値Ｒｍａｘと、最小値Ｒｍｉｎとの間に、例えば、２倍の差がある場合、直線の傾きは２倍になる。この場合、変換時間下限ＴｃにおけるＲｍａｘの残留電圧の比率０．００２がそのまま残留電圧のばらつきになる。階調によって残留電圧にばらつきがあるため、変換時間を変換時間下限Ｔｃより小さくすると、隣接階調間の電圧間隔が変化するため画質の劣化を引き起こすことにつながる。
【００１１】
また、多階調化を図るためにも、残留電圧のばらつきを減らす必要があるが、そのためには、Ｄ／Ａ変換時間を延ばす必要が生じる。
【００１２】
本発明の目的は、Ｄ／Ａ変換回路の出力抵抗値を表示階調にかかわらず一定にすることができる液晶表示装置を提供することにある。これにより、変換時間下限Ｔｃの近傍または若干短い変換時間で動作して残留電圧が発生しても、隣接階調間で残留電圧が近似しているために隣接階調間の電圧間隔が変化しにくく、画質の劣化を起こしにくくできる。これにより、画質の向上や多階調化を容易にすることができる。また、Ｄ／Ａ変換回路の変換時間を短くすることも可能になり、解像度の増加を容易にすることができる。
【００１３】
【課題を解決するための手段】
本発明に係る液晶表示装置は、少なくとも一方が透明な一対の基板と、当該基板に挟持された液晶層を有し、前記一対の基板の一方に、表示領域と、当該表示領域を駆動するための周辺回路を有し、前記表示領域には、マトリクス状に配置された複数のドレイン線及びゲート線並びに薄膜トランジスタが形成され、前記周辺回路は、デジタル画像信号入力可能な駆動回路を具備する液晶表示装置である。そして、前記駆動回路は、複数のＤ／Ａ変換回路を具備し、当該Ｄ／Ａ変換回路は、ほぼ等しいＯＮ抵抗値を持った複数のスイッチと、前記スイッチを制御する制御回路とで構成され、前記制御回路は変換動作時には、同じ数の複数のスイッチがＯＮするように、前記スイッチを制御することを特徴とする。
【００１４】
この場合に、前記Ｄ／Ａ変換回路において、前記複数のスイッチを並列に接続して複数のスイッチ群を構成し、当該スイッチ群の一端は、基準電圧を供給する配線に接続し、前記スイッチ群の他端は、共通接続して電圧出力部とし、前記制御回路は、前記スイッチ群の２つあるいは１つのうち、複数かつ一定数のｎ個のスイッチをＯＮにするようにしてもよい。
【００１５】
また、前記スイッチのＯＮ抵抗値のばらつきの範囲は、前記スイッチのＯＮ抵抗値の中心値Ｒと、前記スイッチのＯＮ抵抗値の最大値と最小値の差ｒとの間に、ｒ／Ｒ＜２／ｎの関係があるようにしてよい。
【００１６】
また、前記スイッチ群の数をｍ個とし、前記電圧出力部の電圧がｚ段階に変化するとすると、前記スイッチ群のうち１つが（ｎ−１）個の前記スイッチで構成され、残りの（ｍ−１）個のスイッチ群がｎ個の前記スイッチで構成され、（ｍ−１）は２のべき乗、ｎは２のべき乗で、ｚ＝（ｍ−１）×ｎの関係にあるようにしてもよい。
【００１７】
また、前記制御回路は、変換時間の前半に１つの前記スイッチ群の全てのスイッチをＯＮにするようにしてもよい。
【００１８】
また、前記Ｄ／Ａ変換回路と前記ドレイン線との間に、前記Ｄ／Ａ変換回路の出力電圧を複数の前記ドレイン線に分配する分配回路を具備するようにしてもよい。また、水平帰還周期ごとに前記ドレイン線に電圧を印加するプリチャージ回路を具備するようにしてもよい。
【００１９】
また、以上の場合において、前記スイッチは、複数の薄膜トランジスタのソース電極とドレイン電極を共通に接続した並列接続により構成されていてもよく、薄膜トランジスタと、抵抗の直列接続によって構成されていてもよい。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しつつ、詳細に説明する。
【００２１】
《第１実施形態》
図１は、本発明による第１の液晶表示装置の構成を示す図である。同図に示すように、本液晶表示装置では、絶縁基板１の表面に、表示領域２と、ドレインドライバ３と、ゲートドライバ４とが設けられている。
【００２２】
表示領域２は、マトリクス状に配置されたドレイン線ＤＬ及びゲート線ＳＬ並びにドレイン線ＤＬとゲート線ＳＬとの交点毎に配置された画素ＴＦＴ５及び表示電極ＰＸからなる。
【００２３】
なお、図１では、液晶表示装置の構成を分かりやすくするため、ドレイン線ＤＬを２本、ゲート線ＳＬを２本しか記述していないが、通常はより多い数であり、例えば、横６４０×縦４８０×ＲＧＢのＶＧＡサイズの液晶表示装置では、ゲート線ＳＬが４８０本、ドレイン線ＤＬが１９２０本である。
【００２４】
ドレインドライバ３は、薄膜トランジスタ（ＴＦＴ）を用いて構成されるもので、Ｄ／Ａ変換回路ＤＡ１〜４を備える。１つのドレイン線ＤＬに対して、一対のＤ／Ａ変換回路（例えば、ＤＡ１とＤＡ２）が接続され、一対のＤ／Ａ変換回路には、それぞれ、基準電圧配線ＶＡ１〜５とＶＢ１〜５が接続されている。
【００２５】
基準電圧配線ＶＡ１〜５には、液晶駆動電圧の高い範囲の基準電圧が供給され、基準電圧配線ＶＢ１〜５には、液晶駆動電圧の低い範囲の基準電圧が供給される。ドレイン線ＤＬに液晶駆動電圧の高い範囲の電圧を発生させる場合は、Ｄ／Ａ変換回路ＤＡ２とＤＡ４が機能し、低い範囲の電圧を発生させる場合はＤ／Ａ変換回路ＤＡ１とＤＡ３が機能する。これによって、液晶パネルは、交流駆動される。
【００２６】
ゲートドライバ４は、ＴＦＴを用いて構成されるもので、全てのゲート線ＳＬに接続されている。ゲートドライバ４は、特定のゲート線ＳＬに接続する画素ＴＦＴ５をＯＮにして、ドレイン線ＤＬの電圧をサンプリングする表示電極ＰＸを決定する。
【００２７】
次に、Ｄ／Ａ変換回路ＤＡ１〜ＤＡ４の構成について説明する。
【００２８】
図２は、Ｄ／Ａ変換回路ＤＡ１〜ＤＡ４の構成を示す図である。Ｄ／Ａ変換回路ＤＡ１〜ＤＡ４は、４ビット入力・１６階調出力の回路である。なお、当然の事ながら、ビット数と階調数は、これに限られない。
【００２９】
同図に示すように、Ｄ／Ａ変換回路ＤＡ１〜ＤＡ４は、スイッチＳ１〜Ｓ１９と、スイッチＳ１〜Ｓ１９のオン・オフを制御する制御回路ＣＴＬとから構成されている。
【００３０】
スイッチＳ１〜Ｓ４は、各々の入出力端子を共通に接続することによって並列接続され、スイッチ群ＳＧ１を構成している。同様にして、スイッチＳ５〜Ｓ８は、スイッチ群ＳＧ２を、スイッチＳ９〜Ｓ１２は、スイッチ群ＳＧ３を、スイッチＳ１３〜Ｓ１６は、スイッチ群ＳＧ４を、スイッチＳ１７〜Ｓ１９は、スイッチ群ＳＧ５を構成している。
【００３１】
スイッチ群ＳＧ１〜５の入出力端子の一方は、それぞれ、基準電圧入力端子Ｖ０〜Ｖ４に接続され、スイッチ群ＳＧ１〜５の入出力端子の他方は、全て共通に接続されて、出力端子Ｖｏｕｔに接続される。
【００３２】
また、スイッチＳ１〜Ｓ１９には、それぞれ、制御回路ＣＴＬの出力Ｙ１〜Ｙ１９が接続されている。Ｙ１〜Ｙ１９は、２値の論理信号の出力であり、スイッチＳ１〜Ｓ１９のＯＮ／ＯＦＦはこの値により制御される。
【００３３】
制御回路ＣＴＬには、４ビットのＤａｔａ信号と、出力許可信号ＥＮ（不図示）が入力される。制御回路ＣＴＬは、４ビットのＤａｔａ信号に入力される画像信号と出力許可信号ＥＮに従って、Ｙ１〜Ｙ１９を変化させ、スイッチＳ１〜Ｓ１９のＯＮ／ＯＦＦを制御する。
【００３４】
図３は、制御回路ＣＴＬの動作の例を示す図である。同図に示すように、制御回路ＣＴＬは、入力信号Ｄａｔａが０のとき、スイッチＳ１〜Ｓ４がＯＮになり、他のスイッチがＯＦＦになるような値を、Ｙ１〜Ｙ１９に出力する。また、入力信号Ｄａｔａが１のときは、スイッチＳ２〜Ｓ５がＯＮになり、他のスイッチがＯＦＦになるような値を、出力Ｙ１〜Ｙ１９に出力する。つまり、入力信号Ｄａｔａがｋの場合（ｋ＝０〜１５）、特定の４つのスイッチＳｋ＋１〜Ｓｋ＋４がＯＮになり、残りのスイッチがＯＦＦになるような値を、Ｙ１〜Ｙ１９に出力する。
【００３５】
なお、前記動作は、出力許可信号ＥＮ＝１の場合の動作であり、ＥＮ＝０の場合は、制御回路ＣＴＬは、Ｓ１〜Ｓ１９の全てのスイッチがＯＦＦになるような値をＹ１〜Ｙ１９に出力する。これにより、Ｖｏｕｔは基準電圧から切り離されて、Ｄ／Ａ変換回路は機能を停止する。図１に示したように、１つのドレイン線ＤＬには２つのＤ／Ａ変換回路が接続されており、出力許可信号ＥＮによって２つのＤ／Ａ変換回路を交互に機能させることによって、ドレイン線ＤＬに供給する電圧を交流化する。
【００３６】
次に、Ｄ／Ａ変換回路ＤＡ１〜ＤＡ４における、入力信号Ｄａｔａと、出力電圧及び出力抵抗との関係について説明する。
【００３７】
図４は、Ｄ／Ａ変換回路ＤＡ１〜ＤＡ４における、入力信号Ｄａｔａと、出力電圧及び出力抵抗との関係を説明するための図である。ここでは、１つのスイッチのＯＮ抵抗値をＲとする。
【００３８】
入力信号Ｄａｔａが４の倍数、すなわち、４×ｋ（ｋ＝[0,1,2,3]）の場合、同図（Ａ）に示すように、ＶｋとＶｏｕｔは、４つのスイッチで並列に接続される。Ｖｏｕｔの電圧はＶｋになり、Ｖｏｕｔの出力抵抗は、Ｒ／４になる。
【００３９】
入力信号Ｄａｔａが４の倍数でない場合、すなわち、４×ｋ＋ｊ（ｋ＝[0,1,2,3]、ｊ＝[1,2,3]）である場合、Ｖｏｕｔの電圧は、同図（Ｂ）、（Ｃ）、（Ｄ）に示すように、ＶｋとＶ（ｋ＋１）の電圧を抵抗により分圧したものになり、Ｖｏｕｔ＝｛（４−ｊ）×Ｖｋ＋ｊ×Ｖ（ｋ＋１）｝／４になる。このときのＶｏｕｔの出力抵抗値は、Ｒ／４である。
【００４０】
つまり、Ｖｏｕｔには、２つの基準電圧を４等分した電圧を発生できるため、Ｄ／Ａ変換回路ＤＡ１〜ＤＡ４は、５つの基準電圧に対して１６階調と、基準電圧数より多くの階調電圧を発生することができることになる。また、この場合のＤ／Ａ変換回路の出力抵抗値は、１つのスイッチのＯＮ抵抗Ｒより小さなＲ／４とすることができる。さらに、Ｄ／Ａ変換回路の出力抵抗値は、入力信号に関わらずＲ／４と一定になる。
【００４１】
Ｄ／Ａ変換回路ＤＡ１〜ＤＡ４を構成するスイッチのＯＮ抵抗値が製造時の誤差等によりばらつくと、誤差電圧が発生することになる。このような誤差電圧は、液晶表示装置の表示画像に階調反転を発生させ、画質劣化の影響を与える。なお、階調反転とは、階調表示の明暗関係に逆転部分が発生する現象のことである。
【００４２】
このような誤差電圧がもっとも大きくなるのは、図５に示すように、二つのスイッチ群をそれぞれ構成するｎ個のスイッチのうち半分のｎ／２個がＯＮであり、更に、一方のスイッチ群のスイッチのＯＮ抵抗が最小値をとり、他方のスイッチ群のスイッチのＯＮ抵抗が最大値をとる場合である。
【００４３】
ＯＮ抵抗値の中心値をＲとし、最大の抵抗値と最小の抵抗値の差をｒとして、最大抵抗値を（Ｒ＋ｒ／２）、最小抵抗値を（Ｒ−ｒ／２）と表すと、２つのスイッチ群の抵抗値は、（Ｒ−ｒ／２）／（ｎ／２）と（Ｒ＋ｒ／２）／（ｎ／２）とになる。図６は、２つのスイッチ群の抵抗値がこのような値を有する２つの場合を示している。すなわち、同図（ａ）は、基準電圧Ｖｋに接続されたスイッチ群ＳＧｋの抵抗が（Ｒ＋ｒ／２）／（ｎ／２）で、基準電圧Ｖｋ＋１に接続されたスイッチ群ＳＧｋ＋１の抵抗が（Ｒ−ｒ／２）／（ｎ／２）の場合を示しており、同図（ｂ）は、基準電圧Ｖｋに接続されたスイッチ群ＳＧｋの抵抗が（Ｒ−ｒ／２）／（ｎ／２）で、基準電圧Ｖｋ＋１に接続されたスイッチ群ＳＧｋ＋１の抵抗が（Ｒ＋ｒ／２）／（ｎ／２）の場合を示している。
【００４４】
ここで、Ｖｋ＜Ｖ（ｋ＋１）とすると、出力電圧Ｖｏｕｔは、同図（ａ）に示すような場合に、最も高い電圧（＝Ｖ１）になり、同図（ｂ）に示すような場合に、最も低い電圧（＝Ｖ２）になる。Ｖｋ＞Ｖ（ｋ＋１）とすると、その逆である。いずれにせよ発生しうる最大の誤差電圧は｜Ｖ２−Ｖ１｜＝ｒ／２Ｒ×｜Ｖｋ−Ｖ（ｋ＋１）｜となる。
【００４５】
階調反転を発生させないためには、この誤差電圧が１階調分の電圧より小さければよい。１階調分の電圧幅は｜Ｖｋ−Ｖ（ｋ＋１）｜／ｎであるから、階調反転を発生しない条件はｒ／Ｒ＜２／ｎとなる。
【００４６】
図７は、制御回路ＣＴＬの動作の別の例を示す図である。この場合、制御回路ＣＴＬには、Ｄａｔａ信号及びＥＮ信号に加えて、Ｓ信号が入力される。
【００４７】
同図に示すように、制御回路ＣＴＬは、Ｓ＝０の場合は、図３の場合と同様に、Ｄａｔａ信号＝ｋ（ｋ＝０〜１５）に対して、特定の４つのスイッチＳｋ＋１〜Ｓｋ＋４のみがＯＮとなるような値を、Ｙ１〜Ｙ１９に出力する。一方、Ｓ＝１の場合は、Ｄａｔａ信号＝０〜３では、スイッチＳ１〜Ｓ４のみがＯＮとなり、Ｄａｔａ信号＝４〜７では、スイッチＳ５〜Ｓ８のみがＯＮとなり、Ｄａｔａ信号＝８〜１１では、スイッチＳ９〜Ｓ１２のみがＯＮとなり、Ｄａｔａ信号＝１２〜１５では、スイッチＳ１３〜Ｓ１６のみがＯＮとなるような値を、Ｙ１〜Ｙ１９に出力する。すなわち、Ｓ＝１の場合は、基準電圧入力端子Ｖ０〜Ｖ３にそれぞれ接続されるスイッチ群ＳＧ１〜ＳＧ４のいずれか一つのすべてのスイッチをＯＮにする。
【００４８】
なお、上記動作は、出力許可信号ＥＮ＝１の場合の動作であり、ＥＮ＝０の場合は、図３の場合と同様に、Ｓ及びＤａｔａの値に関わらず、Ｓ１〜Ｓ１９の全てのスイッチがＯＦＦになる。
【００４９】
この場合、変換時間の前半にＳ＝１とし、変換時間の後半にＳ＝０とすることで、変換時間の前半に、Ｖｏｕｔを目的の出力の電圧に近づける粗調整をし、変換時間の後半に目的の電圧に微調整する。この動作により、変換時間の前半では、Ｖ０〜Ｖ３のいずれか一つの基準電圧のみが使われることになり、基準電圧Ｖ０〜Ｖ４間に電流が流れなくなるのでその分の消費電流をカットすることができる。
【００５０】
次に、２進数の入力信号データに都合のよいスイッチ数とスイッチ群の数の関係について説明する。
【００５１】
外部から供給される基準電圧がｍ個であるとすると、スイッチ群の数もｍとなる。ｍ個の基準電圧の間の数（ｍ−１）が２のべき乗であると、制御回路ＣＴＬは繰り返しの構造を利用でき、その構成が簡単になる。
【００５２】
また、一つのスイッチ群を構成するスイッチの数をｎとすると、ｍ個のスイッチ群で発生できる階調数ｚは（ｍ−１）×ｎ＋１階調になる。階調数ｚについても、２のべき乗であると都合がよいが、（ｍ−１）を２のべき乗であるとすると、ｚは２のべき乗にならなくなってしまう。そこで、１つのスイッチ群を（ｎ−１）個、残りの（ｍ−１）個のスイッチ群をｎ個のスイッチで構成すると、階調数ｚ＝（ｍ−１）×ｎになり、ｎを２のべき乗になる適当な値にすれば、階調数ｚは２のべき乗になり、２進数のデータにとって都合がよい構成となる。
【００５３】
次に、スイッチＳ１〜Ｓ１９の具体的な構成について説明する。
【００５４】
図８は、スイッチＳ１〜Ｓ１９の構成例を示す図である。この場合、スイッチは、単体ＴＦＴを用いて構成されている。なお、液晶駆動電圧範囲のうち高い範囲の電圧を出力するＤ／Ａ変換回路ＤＡ２，ＤＡ４の場合は、ｐチャネルのＴＦＴを用い、液晶駆動電圧範囲の低い範囲の電圧を出力するＤ／Ａ変換回路ＤＡ１，ＤＡ３の場合は、ｎチャネルのＴＦＴを用いるとＯＮのときの抵抗を低くできて都合がよい。
【００５５】
図９は、スイッチＳ１〜Ｓ１９の別の構成例を示す図である。この場合、スイッチは、複数のＴＦＴを並列に接続し、ゲート、ソース、ドレインの各電極を共通に接続して構成されている。複数のＴＦＴを用いると、ＴＦＴのＯＮ抵抗のばらつきを平均化することができ、単体ＴＦＴを用いるより安定した抵抗値を得ることができる。
【００５６】
図１０は、スイッチＳ１〜Ｓ１９の更に別の構成例を示す図である。この場合、スイッチは、単体ＴＦＴと、配線材料で形成した抵抗素子とを直列に接続して構成されている。抵抗値が安定している配線材料で形成した抵抗を直列に接続することで、ＴＦＴのみを用いた場合より安定した抵抗値を得ることができる。なお、この場合も、図９のように、ＴＦＴを複数接続するようにしてもよい。
【００５７】
《第２の実施形態》
図１１は、本発明による第２の液晶表示装置の構成を示す図である。
【００５８】
本液晶表示装置の構成は、ドレインドライバの構成を除いて、図１に示した第１の液晶表示装置と基本的に同じである。
【００５９】
図１１に示すように、本液晶表示装置のドレインドライバ３ａは、Ｄ／Ａ変換回路ＤＡ１〜４と、分配回路ＭＰ１、ＭＰ２とから構成されている。すなわち、図１に示したドレインドライバ３に、分配回路ＭＰ１、ＭＰ２を追加した構成になっている。
【００６０】
Ｄ／Ａ変換回路ＤＡ１〜ＤＡ４の構成は、図２に示した第１の液晶表示装置のものと同じである。また、第１の液晶表示装置と同様に、Ｄ／Ａ変換回路ＤＡ１及びＤＡ３には、基準電圧配線ＶＢ１〜５を介して、液晶駆動電圧の低い範囲の基準電圧が供給され、Ｄ／Ａ変換回路ＤＡ２及びＤＡ４には、基準電圧配線ＶＡ１〜５を介して、液晶駆動電圧の高い範囲の基準電圧が供給されている。
【００６１】
Ｄ／Ａ変換回路ＤＡ１〜ＤＡ４で発生された電圧は、分配回路ＭＰ１、ＭＰ２によって複数のドレイン線ＤＬに分配される。分配された電圧は、ドレイン線容量ＣＤによって一旦保持される。ドレイン線容量ＣＤに保持された電圧は、ゲートドライバ４によってＯＮにされた画素ＴＦＴ５を介して、対応する表示電極ＰＸにサンプリングされる。
【００６２】
分配回路ＭＰ１、ＭＰ２は、制御信号に従って、入力ｉ１またはｉ２に入力された電圧を、出力ｏ１〜ｏ４のいずれか一つに出力する。図１１に示す構成では、液晶駆動電圧の低い範囲の電圧でドレイン線ＤＬを駆動する場合は、入力ｉ１に入力された電圧を、出力ｏ１〜ｏ４のいずれか一つに出力し、液晶駆動電圧の高い範囲の電圧でドレイン線ＤＬを駆動する場合は、入力ｉ２に入力された電圧を、出力ｏ１〜ｏ４のいずれか一つに出力する。
【００６３】
また、出力ｏ１に接続されたドレイン線ＤＬに出力すべき電圧をＤ／Ａ変換回路が出力している間は、入力ｉ１またはｉ２に入力された電圧を、出力ｏ１に出力し、出力ｏ２に接続されたドレイン線ＤＬに出力すべき電圧をＤ／Ａ変換回路が出力している間は、入力ｉ１またはｉ２に入力された電圧を、出力ｏ２に出力し、出力ｏ３に接続されたドレイン線ＤＬに出力すべき電圧をＤ／Ａ変換回路が出力している間は、入力ｉ１またはｉ２に入力された電圧を、出力ｏ３に出力し、出力ｏ４に接続されたドレイン線ＤＬに出力すべき電圧をＤ／Ａ変換回路が出力している間は、入力ｉ１またはｉ２に入力された電圧を、出力ｏ４に出力する。すなわち、この場合、Ｄ／Ａ変換回路は、時分割で使われ、４本のドレイン線ＤＬを駆動する。
【００６４】
図１２は、分配回路ＭＰ１、ＭＰ２の構成を示す図である。同図に示すように、本分配回路は、入力ｉ１、ｉ２と出力ｏ１〜ｏ４を総当りに接続するスイッチ８１で構成されている。このような分配回路を用いることによって、１つのＤ／Ａ変換回路で複数のドレイン線ＤＬを駆動できるので、Ｄ／Ａ変換回路の数を削減することができる。
【００６５】
図１３は、制御回路ＣＴＬの動作の例を示す図である。同図に示すように、入力信号Ｄａｔａがｋの場合（ｋ＝０〜１５）に、特定の４つのスイッチＳｋ＋１〜Ｓｋ＋４のみがＯＮとなり、残りのスイッチがＯＦＦとなる。つまり、ＥＮ＝１の場合の図３と同じ動作を行う。前述したように、本液晶表示装置では、Ｄ／Ａ変換回路（例えば、ＤＡ１とＤＡ２）の切り換えは、分配回路ＭＰ１、ＭＰ２で行うので、制御回路ＣＴＬでの制御は不要になる。
【００６６】
第２の液晶表示装置の場合、Ｄ／Ａ変換回路の容量負荷としては、Ｄ／Ａ変換回路及び分配回路のスイッチを構成するＴＦＴの寄生容量並びにドレイン線容量ＣＤがある。ドレイン線容量ＣＤが、Ｄ／Ａ変換回路及び分配回路のスイッチを構成するＴＦＴの寄生容量の総和より大きいか、あるいは、同程度である場合には、負荷容量はドレイン線容量ＣＤが支配的になるため、分配回路を構成するスイッチ８１のＯＮ抵抗は、いずれもほぼ等しくする必要がある。
【００６７】
図１２に示した分配回路では、いずれの入力と出力との間の抵抗もスイッチ１つ分のＯＮ抵抗になるため、ドレイン線から見た場合の出力抵抗値は、入力信号と分配の経路にかかわらず一定となる。
【００６８】
一方、Ｄ／Ａ変換回路及び分配回路のスイッチを構成するＴＦＴの寄生容量の総和がドレイン線容量より圧倒的大きい場合には、ドレイン線容量を無視できるため、分配回路でのＯＮ抵抗値に対する制限はない。
【００６９】
図１４は、制御回路ＣＴＬの動作の別の例を示す図である。同図に示すように、Ｓ＝０の場合は、Ｄａｔａ信号＝ｋ（ｋ＝０〜１５）に対して、特定の４つのスイッチＳｋ＋１〜Ｓｋ＋４のみをＯＮにする。また、Ｓ＝１の場合は、Ｄａｔａ＝０〜３でＳ１〜Ｓ４のみをＯＮにし、Ｄａｔａ＝４〜７でＳ５〜Ｓ８のみをＯＮにし、Ｄａｔａ＝８〜１１でＳ９〜Ｓ１２のみをＯＮにし、Ｄａｔａ＝１２〜１５でＳ１３〜Ｓ１６のみをＯＮにする。つまり、ＥＮ＝１の場合の図７と同じ動作を行う。前述したように、本液晶表示装置では、Ｄ／Ａ変換回路（例えば、ＤＡ１とＤＡ２）の切り換えは、分配回路ＭＰ１、ＭＰ２で行うので、制御回路ＣＴＬでの制御は不要になる。
【００７０】
《第三の実施形態》
図１５は、本発明による第３の液晶表示装置の構成を示す図である。
【００７１】
本液晶表示装置は、図１１に示した第２の液晶表示装置に、プリチャージ回路６を加えた構成になっている。他の構成要素については、第２の液晶表示装置と同じである。
【００７２】
プリチャージ回路６は、全てのドレイン線に接続され、水平帰還周期ごとに一定の電圧をドレイン線に充電する。
【００７３】
本液晶表示装置では、プリチャージ回路６によって、ドレイン線の電圧を、特定の電圧にチャージした後に、Ｄ／Ａ変換回路ＤＡ１〜ＤＡ４によって目的の電圧にチャージするため、特定の階調に対して変化電圧幅は一定になる。このため、残留電圧のばらつきは第２の液晶表示装置に比べ一層低減される。
【００７４】
【発明の効果】
以上詳細に説明したように、本発明では、液晶表示装置に内蔵するＤ／Ａ変換回路を構成する複数のスイッチを同時にＯＮし、更に、同時にＯＮされるスイッチの数は、入力信号によらず一定なので、Ｄ／Ａ変換回路の出力抵抗値は、１つのスイッチのＯＮ抵抗より小さく、かつ、一定になり、Ｄ／Ａ変換時の残留電圧のばらつきを従来より小さくできる。これにより従来よりも画質向上と多階調化が容易になる。また、Ｄ／Ａ変換時間を短くすることも可能になり、液晶表示装置の高解像度化が容易になる。
【００７５】
【図面の簡単な説明】
【図１】本発明による第１の液晶表示装置の構成を示す図である。
【図２】本発明によるＤ／Ａ変換回路の構成を示す図である。
【図３】第１の液晶表示装置におけるＤ／Ａ変換回路内の制御回路の動作例を示す図である。
【図４】本発明によるＤ／Ａ変換回路の電圧発生方法を説明するための図である。
【図５】本発明によるＤ／Ａ変換回路で最も誤差電圧が大きくなる場合を示す図である。
【図６】本発明によるＤ／Ａ変換回路で最も誤差電圧が大きくなる場合のスイッチ群の抵抗値を示す図である。
【図７】第１の液晶表示装置におけるＤ／Ａ変換回路内の制御回路の動作例を示す図である。
【図８】本発明によるＤ／Ａ変換回路を構成するスイッチの構成例を示す図である。
【図９】本発明によるＤ／Ａ変換回路を構成するスイッチの構成例を示す図である。
【図１０】本発明によるＤ／Ａ変換回路を構成するスイッチの構成例を示す図である。
【図１１】本発明による第２の液晶表示装置の構成を示す図である。
【図１２】第２の液晶表示装置における分配回路の構成を示す図である。
【図１３】第２の液晶表示装置におけるＤ／Ａ変換回路内の制御回路の動作例を示す図である。
【図１４】第２の液晶表示装置におけるＤ／Ａ変換回路内の制御回路の動作例を示す図である。
【図１５】本発明による第３の液晶表示装置の構成を示す図である。
【図１６】従来の液晶表示装置のＤ／Ａ変換回路の動作原理を説明した図である。
【図１７】出力抵抗が異なる場合の残留電圧の時間変化の様子を示す図である。
【符号の説明】
１…絶縁基板、２…表示領域、３…ドレインドライバ、４…ゲートドライバ、５…画素ＴＦＴ、６…プリチャージ回路、ＤＡ１〜４…Ｄ／Ａ変換回路、ＭＰ１、２…分配回路、ＳＬ…ゲート線、ＤＬ…ドレイン線、ＣＤ…ドレイン線容量、ＰＸ…表示電極、ＶＡ１〜５、ＶＢ１〜５…基準電圧配線、ＳＧ１〜５…スイッチ群、Ｓ１〜１９…スイッチ、ＣＴＬ…制御回路、８１、９１、９２…スイッチ

Claims

少なくとも一方が透明な一対の基板と、
当該基板に挟持された液晶層を有し、
前記一対の基板の一方に、表示領域と、当該表示領域を駆動するための周辺回路を有し、前記表示領域には、マトリクス状に配置された複数のドレイン線及びゲート線並びに薄膜トランジスタが形成され、
前記周辺回路は、デジタル画像信号入力可能な駆動回路を具備する液晶表示装置であって、
前記駆動回路は、複数のＤ／Ａ変換回路を具備し、
当該Ｄ／Ａ変換回路は、
ほぼ等しいＯＮ抵抗値を持った複数のスイッチと、前記スイッチを制御する制御回路とで構成され、
前記制御回路は変換動作時には、同じ数の複数のスイッチがＯＮするように、前記スイッチを制御し、
前記Ｄ／Ａ変換回路において、
前記複数のスイッチを並列に接続して複数のスイッチ群を構成し、
当該スイッチ群の一端は、基準電圧を供給する配線に接続し、前記スイッチ群の他端は、共通接続して電圧出力部とし、
前記制御回路は、前記スイッチ群の２つあるいは１つのうち、複数かつ一定数のｎ個のスイッチをＯＮにすることを特徴とする液晶表示装置。
前記スイッチのＯＮ抵抗値のばらつきの範囲は、前記スイッチのＯＮ抵抗値の中心値Ｒと、前記スイッチのＯＮ抵抗値の最大値と最小値の差ｒとの間に、ｒ／Ｒ＜２／ｎの関係がある
ことを特徴とする請求項１に記載の液晶表示装置。
前記スイッチ群の数をｍ個とし、前記電圧出力部の電圧がｚ段階に変化するとすると、
前記スイッチ群のうち１つが（ｎ−１）個の前記スイッチで構成され、
残りの（ｍ−１）個のスイッチ群がｎ個の前記スイッチで構成され、
（ｍ−１）は２のべき乗、ｎは２のべき乗で、ｚ＝（ｍ−１）×ｎの関係にある
ことを特徴とする請求項１または２に記載の液晶表示装置。
前記制御回路は、変換時間の前半に１つの前記スイッチ群の全てのスイッチをＯＮにする
ことを特徴とする請求項１〜３のいずれか一項に記載の液晶表示装置。
前記Ｄ／Ａ変換回路と前記ドレイン線との間に、前記Ｄ／Ａ変換回路の出力電圧を複数の前記ドレイン線に分配する分配回路を具備する
ことを特徴とする請求項１〜４のいずれか一項に記載の液晶表示装置。
水平帰還周期ごとに前記ドレイン線に電圧を印加するプリチャージ回路を具備する
ことを特徴とする請求項１〜５のいずれか一項に記載の液晶表示装置。
前記スイッチは、複数の薄膜トランジスタのソース電極とドレイン電極を共通に接続した並列接続により構成されている
ことを特徴とする請求項１〜６のいずれか一項に記載の液晶表示装置。
前記スイッチは、薄膜トランジスタと、抵抗の直列接続によって構成されている
ことを特徴とする請求項１〜６のいずれか一項に記載の液晶表示装置。