JP2001242837A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2001242837A JP2001242837A JP2000054958A JP2000054958A JP2001242837A JP 2001242837 A JP2001242837 A JP 2001242837A JP 2000054958 A JP2000054958 A JP 2000054958A JP 2000054958 A JP2000054958 A JP 2000054958A JP 2001242837 A JP2001242837 A JP 2001242837A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display device
- crystal display
- switch
- switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 液晶表示装置の多階調化、高解像度化を容易
にし、画質を向上させる。 【解決手段】 複数のＤ／Ａ変換回路ＤＡ１〜ＤＡ４の
それぞれを、ほぼ等しいオン抵抗値を持った複数のスイ
ッチと、前記スイッチを制御する制御回路とで構成し、
前記制御回路は、変換動作時には、同じ数の複数のスイ
ッチをオンにすることで、Ｄ／Ａ変換回路ＤＡ１〜ＤＡ
４の出力抵抗値がほぼ一定になるように制御する。
にし、画質を向上させる。 【解決手段】 複数のＤ／Ａ変換回路ＤＡ１〜ＤＡ４の
それぞれを、ほぼ等しいオン抵抗値を持った複数のスイ
ッチと、前記スイッチを制御する制御回路とで構成し、
前記制御回路は、変換動作時には、同じ数の複数のスイ
ッチをオンにすることで、Ｄ／Ａ変換回路ＤＡ１〜ＤＡ
４の出力抵抗値がほぼ一定になるように制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、周辺回路を内蔵し
デジタル信号入力が可能な液晶表示装置に関する。
デジタル信号入力が可能な液晶表示装置に関する。
【０００２】
【従来の技術】従来、液晶表示装置において多階調表示
する技術としては、例えば、特開平０５−３３３８１７
号公報に記載のものが知られている。
する技術としては、例えば、特開平０５−３３３８１７
号公報に記載のものが知られている。
【０００３】図１６は、前記公報記載の技術において、
出力する階調数より少ない基準電圧で駆動できるＤ／Ａ
変換回路の原理を説明する図である。本Ｄ／Ａ変換回路
は、２つの基準電圧ＶＡ及びＶＢから、５階調の電圧を
出力ＶＸに発生できる。
出力する階調数より少ない基準電圧で駆動できるＤ／Ａ
変換回路の原理を説明する図である。本Ｄ／Ａ変換回路
は、２つの基準電圧ＶＡ及びＶＢから、５階調の電圧を
出力ＶＸに発生できる。
【０００４】同図において、スイッチ９１は、低抵抗の
スイッチであり、スイッチ９２は、高抵抗のスイッチで
ある。本Ｄ／Ａ変換回路は、入力信号の下位２ビット
（Ｄ１，Ｄ０）に対応して、スイッチ９１および９２
を、同図（Ａ）〜（Ｄ）に示すように制御することで、
基準電圧を４等分した電圧を出力する。
スイッチであり、スイッチ９２は、高抵抗のスイッチで
ある。本Ｄ／Ａ変換回路は、入力信号の下位２ビット
（Ｄ１，Ｄ０）に対応して、スイッチ９１および９２
を、同図（Ａ）〜（Ｄ）に示すように制御することで、
基準電圧を４等分した電圧を出力する。
【０００５】図１６に示したような構成を利用すること
により、出力する階調数より少ない基準電圧でＤ／Ａ変
換回路を駆動できる。さらに、広面積を要する低抵抗の
スイッチを少なくすることで、駆動回路の回路面積を小
さくし、液晶表示装置の非表示部分を小さくすることが
できる。
により、出力する階調数より少ない基準電圧でＤ／Ａ変
換回路を駆動できる。さらに、広面積を要する低抵抗の
スイッチを少なくすることで、駆動回路の回路面積を小
さくし、液晶表示装置の非表示部分を小さくすることが
できる。
【０００６】
【発明が解決しようとする課題】しかしながら、前記公
報記載の技術のように、２つ以上の基準電圧に高抵抗の
スイッチと低抵抗のスイッチを並列に接続して構成する
と、入力信号によってＤ／Ａ変換回路の出力抵抗値が変
化することになる。
報記載の技術のように、２つ以上の基準電圧に高抵抗の
スイッチと低抵抗のスイッチを並列に接続して構成する
と、入力信号によってＤ／Ａ変換回路の出力抵抗値が変
化することになる。
【０００７】また、Ｄ／Ａ変換回路の出力部にはＤ／Ａ
変換回路を構成するスイッチのＯＦＦ容量及びＯＮ容量
並びにドレイン線の容量の負荷容量があり、これを駆動
する必要がある。なお、これらの負荷容量は、入力信号
にはほとんど依存しない。
変換回路を構成するスイッチのＯＦＦ容量及びＯＮ容量
並びにドレイン線の容量の負荷容量があり、これを駆動
する必要がある。なお、これらの負荷容量は、入力信号
にはほとんど依存しない。
【０００８】Ｄ／Ａ変換回路が容量負荷を駆動する場
合、出力電圧には変化電圧に対して１次の指数関数で近
似できる減衰特性を持った残留電圧が発生する。図１７
は、変換時間と、変化電圧に対する残留電圧との関係を
表すグラフである。図１７のグラフの横軸は変換時間、
縦軸は変化電圧に対する残留電圧（対数）である。減衰
の傾きは、負荷容量と出力抵抗の積で決まり、出力抵抗
に応じて変化する。図１７は、出力抵抗値が最大の場合
（Ｒｍａｘ）と、最小の場合（Ｒｍｉｎ）の減衰の様子
を示しており、同図に示すように、両者はその減衰の傾
きが異なる。そのため、変換時間が経過するにつれて残
留電圧の絶対値は小さくなるが、出力抵抗が大きい場合
と小さい場合との相対的な比率は大きくなる。
合、出力電圧には変化電圧に対して１次の指数関数で近
似できる減衰特性を持った残留電圧が発生する。図１７
は、変換時間と、変化電圧に対する残留電圧との関係を
表すグラフである。図１７のグラフの横軸は変換時間、
縦軸は変化電圧に対する残留電圧（対数）である。減衰
の傾きは、負荷容量と出力抵抗の積で決まり、出力抵抗
に応じて変化する。図１７は、出力抵抗値が最大の場合
（Ｒｍａｘ）と、最小の場合（Ｒｍｉｎ）の減衰の様子
を示しており、同図に示すように、両者はその減衰の傾
きが異なる。そのため、変換時間が経過するにつれて残
留電圧の絶対値は小さくなるが、出力抵抗が大きい場合
と小さい場合との相対的な比率は大きくなる。
【０００９】この場合、例えば、変化電圧が通常８Ｖ程
度に対し、許容される残留電圧が１６ｍＶ程度であると
すると、従来の液晶表示装置では、残留電圧の比率が
０．００２以下になるように変換時間下限Ｔｃとスイッ
チのＯＮ抵抗の最大値Ｒｍａｘを設定することになる。
度に対し、許容される残留電圧が１６ｍＶ程度であると
すると、従来の液晶表示装置では、残留電圧の比率が
０．００２以下になるように変換時間下限Ｔｃとスイッ
チのＯＮ抵抗の最大値Ｒｍａｘを設定することになる。
【００１０】一方、高解像度化のためにＤ／Ａ変換をで
きるだけ短時間に行いたいという要求がある。しかしな
がら、Ｄ／Ａ変換回路の出力抵抗の最大値Ｒｍａｘと、
最小値Ｒｍｉｎとの間に、例えば、２倍の差がある場
合、直線の傾きは２倍になる。この場合、変換時間下限
ＴｃにおけるＲｍａｘの残留電圧の比率０．００２がそ
のまま残留電圧のばらつきになる。階調によって残留電
圧にばらつきがあるため、変換時間を変換時間下限Ｔｃ
より小さくすると、隣接階調間の電圧間隔が変化するた
め画質の劣化を引き起こすことにつながる。
きるだけ短時間に行いたいという要求がある。しかしな
がら、Ｄ／Ａ変換回路の出力抵抗の最大値Ｒｍａｘと、
最小値Ｒｍｉｎとの間に、例えば、２倍の差がある場
合、直線の傾きは２倍になる。この場合、変換時間下限
ＴｃにおけるＲｍａｘの残留電圧の比率０．００２がそ
のまま残留電圧のばらつきになる。階調によって残留電
圧にばらつきがあるため、変換時間を変換時間下限Ｔｃ
より小さくすると、隣接階調間の電圧間隔が変化するた
め画質の劣化を引き起こすことにつながる。
【００１１】また、多階調化を図るためにも、残留電圧
のばらつきを減らす必要があるが、そのためには、Ｄ／
Ａ変換時間を延ばす必要が生じる。
のばらつきを減らす必要があるが、そのためには、Ｄ／
Ａ変換時間を延ばす必要が生じる。
【００１２】本発明の目的は、Ｄ／Ａ変換回路の出力抵
抗値を表示階調にかかわらず一定にすることができる液
晶表示装置を提供することにある。これにより、変換時
間下限Ｔｃの近傍または若干短い変換時間で動作して残
留電圧が発生しても、隣接階調間で残留電圧が近似して
いるために隣接階調間の電圧間隔が変化しにくく、画質
の劣化を起こしにくくできる。これにより、画質の向上
や多階調化を容易にすることができる。また、Ｄ／Ａ変
換回路の変換時間を短くすることも可能になり、解像度
の増加を容易にすることができる。
抗値を表示階調にかかわらず一定にすることができる液
晶表示装置を提供することにある。これにより、変換時
間下限Ｔｃの近傍または若干短い変換時間で動作して残
留電圧が発生しても、隣接階調間で残留電圧が近似して
いるために隣接階調間の電圧間隔が変化しにくく、画質
の劣化を起こしにくくできる。これにより、画質の向上
や多階調化を容易にすることができる。また、Ｄ／Ａ変
換回路の変換時間を短くすることも可能になり、解像度
の増加を容易にすることができる。
【００１３】
【課題を解決するための手段】本発明に係る液晶表示装
置は、少なくとも一方が透明な一対の基板と、当該基板
に挟持された液晶層を有し、前記一対の基板の一方に、
表示領域と、当該表示領域を駆動するための周辺回路を
有し、前記表示領域には、マトリクス状に配置された複
数のドレイン線及びゲート線並びに薄膜トランジスタが
形成され、前記周辺回路は、デジタル画像信号入力可能
な駆動回路を具備する液晶表示装置である。そして、前
記駆動回路は、複数のＤ／Ａ変換回路を具備し、当該Ｄ
／Ａ変換回路は、ほぼ等しいＯＮ抵抗値を持った複数の
スイッチと、前記スイッチを制御する制御回路とで構成
され、前記制御回路は変換動作時には、同じ数の複数の
スイッチがＯＮするように、前記スイッチを制御するこ
とを特徴とする。
置は、少なくとも一方が透明な一対の基板と、当該基板
に挟持された液晶層を有し、前記一対の基板の一方に、
表示領域と、当該表示領域を駆動するための周辺回路を
有し、前記表示領域には、マトリクス状に配置された複
数のドレイン線及びゲート線並びに薄膜トランジスタが
形成され、前記周辺回路は、デジタル画像信号入力可能
な駆動回路を具備する液晶表示装置である。そして、前
記駆動回路は、複数のＤ／Ａ変換回路を具備し、当該Ｄ
／Ａ変換回路は、ほぼ等しいＯＮ抵抗値を持った複数の
スイッチと、前記スイッチを制御する制御回路とで構成
され、前記制御回路は変換動作時には、同じ数の複数の
スイッチがＯＮするように、前記スイッチを制御するこ
とを特徴とする。
【００１４】この場合に、前記Ｄ／Ａ変換回路におい
て、前記複数のスイッチを並列に接続して複数のスイッ
チ群を構成し、当該スイッチ群の一端は、基準電圧を供
給する配線に接続し、前記スイッチ群の他端は、共通接
続して電圧出力部とし、前記制御回路は、前記スイッチ
群の２つあるいは１つのうち、複数かつ一定数のｎ個の
スイッチをＯＮにするようにしてもよい。
て、前記複数のスイッチを並列に接続して複数のスイッ
チ群を構成し、当該スイッチ群の一端は、基準電圧を供
給する配線に接続し、前記スイッチ群の他端は、共通接
続して電圧出力部とし、前記制御回路は、前記スイッチ
群の２つあるいは１つのうち、複数かつ一定数のｎ個の
スイッチをＯＮにするようにしてもよい。
【００１５】また、前記スイッチのＯＮ抵抗値のばらつ
きの範囲は、前記スイッチのＯＮ抵抗値の中心値Ｒと、
前記スイッチのＯＮ抵抗値の最大値と最小値の差ｒとの
間に、ｒ／Ｒ＜２／ｎの関係があるようにしてよい。
きの範囲は、前記スイッチのＯＮ抵抗値の中心値Ｒと、
前記スイッチのＯＮ抵抗値の最大値と最小値の差ｒとの
間に、ｒ／Ｒ＜２／ｎの関係があるようにしてよい。
【００１６】また、前記スイッチ群の数をｍ個とし、前
記電圧出力部の電圧がｚ段階に変化するとすると、前記
スイッチ群のうち１つが（ｎ−１）個の前記スイッチで
構成され、残りの（ｍ−１）個のスイッチ群がｎ個の前
記スイッチで構成され、（ｍ−１）は２のべき乗、ｎは
２のべき乗で、ｚ＝（ｍ−１）×ｎの関係にあるように
してもよい。
記電圧出力部の電圧がｚ段階に変化するとすると、前記
スイッチ群のうち１つが（ｎ−１）個の前記スイッチで
構成され、残りの（ｍ−１）個のスイッチ群がｎ個の前
記スイッチで構成され、（ｍ−１）は２のべき乗、ｎは
２のべき乗で、ｚ＝（ｍ−１）×ｎの関係にあるように
してもよい。
【００１７】また、前記制御回路は、変換時間の前半に
１つの前記スイッチ群の全てのスイッチをＯＮにするよ
うにしてもよい。
１つの前記スイッチ群の全てのスイッチをＯＮにするよ
うにしてもよい。
【００１８】また、前記Ｄ／Ａ変換回路と前記ドレイン
線との間に、前記Ｄ／Ａ変換回路の出力電圧を複数の前
記ドレイン線に分配する分配回路を具備するようにして
もよい。また、水平帰還周期ごとに前記ドレイン線に電
圧を印加するプリチャージ回路を具備するようにしても
よい。
線との間に、前記Ｄ／Ａ変換回路の出力電圧を複数の前
記ドレイン線に分配する分配回路を具備するようにして
もよい。また、水平帰還周期ごとに前記ドレイン線に電
圧を印加するプリチャージ回路を具備するようにしても
よい。
【００１９】また、以上の場合において、前記スイッチ
は、複数の薄膜トランジスタのソース電極とドレイン電
極を共通に接続した並列接続により構成されていてもよ
く、薄膜トランジスタと、抵抗の直列接続によって構成
されていてもよい。
は、複数の薄膜トランジスタのソース電極とドレイン電
極を共通に接続した並列接続により構成されていてもよ
く、薄膜トランジスタと、抵抗の直列接続によって構成
されていてもよい。
【００２０】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しつつ、詳細に説明する。
て、図面を参照しつつ、詳細に説明する。
【００２１】《第１実施形態》図１は、本発明による第
１の液晶表示装置の構成を示す図である。同図に示すよ
うに、本液晶表示装置では、絶縁基板１の表面に、表示
領域２と、ドレインドライバ３と、ゲートドライバ４と
が設けられている。
１の液晶表示装置の構成を示す図である。同図に示すよ
うに、本液晶表示装置では、絶縁基板１の表面に、表示
領域２と、ドレインドライバ３と、ゲートドライバ４と
が設けられている。
【００２２】表示領域２は、マトリクス状に配置された
ドレイン線ＤＬ及びゲート線ＳＬ並びにドレイン線ＤＬ
とゲート線ＳＬとの交点毎に配置された画素ＴＦＴ５及
び表示電極ＰＸからなる。
ドレイン線ＤＬ及びゲート線ＳＬ並びにドレイン線ＤＬ
とゲート線ＳＬとの交点毎に配置された画素ＴＦＴ５及
び表示電極ＰＸからなる。
【００２３】なお、図１では、液晶表示装置の構成を分
かりやすくするため、ドレイン線ＤＬを２本、ゲート線
ＳＬを２本しか記述していないが、通常はより多い数で
あり、例えば、横６４０×縦４８０×ＲＧＢのＶＧＡサ
イズの液晶表示装置では、ゲート線ＳＬが４８０本、ド
レイン線ＤＬが１９２０本である。
かりやすくするため、ドレイン線ＤＬを２本、ゲート線
ＳＬを２本しか記述していないが、通常はより多い数で
あり、例えば、横６４０×縦４８０×ＲＧＢのＶＧＡサ
イズの液晶表示装置では、ゲート線ＳＬが４８０本、ド
レイン線ＤＬが１９２０本である。
【００２４】ドレインドライバ３は、薄膜トランジスタ
（ＴＦＴ）を用いて構成されるもので、Ｄ／Ａ変換回路
ＤＡ１〜４を備える。１つのドレイン線ＤＬに対して、
一対のＤ／Ａ変換回路（例えば、ＤＡ１とＤＡ２）が接
続され、一対のＤ／Ａ変換回路には、それぞれ、基準電
圧配線ＶＡ１〜５とＶＢ１〜５が接続されている。
（ＴＦＴ）を用いて構成されるもので、Ｄ／Ａ変換回路
ＤＡ１〜４を備える。１つのドレイン線ＤＬに対して、
一対のＤ／Ａ変換回路（例えば、ＤＡ１とＤＡ２）が接
続され、一対のＤ／Ａ変換回路には、それぞれ、基準電
圧配線ＶＡ１〜５とＶＢ１〜５が接続されている。
【００２５】基準電圧配線ＶＡ１〜５には、液晶駆動電
圧の高い範囲の基準電圧が供給され、基準電圧配線ＶＢ
１〜５には、液晶駆動電圧の低い範囲の基準電圧が供給
される。ドレイン線ＤＬに液晶駆動電圧の高い範囲の電
圧を発生させる場合は、 Ｄ／Ａ変換回路ＤＡ２とＤＡ
４が機能し、低い範囲の電圧を発生させる場合はＤ／Ａ
変換回路ＤＡ１とＤＡ３が機能する。これによって、液
晶パネルは、交流駆動される。
圧の高い範囲の基準電圧が供給され、基準電圧配線ＶＢ
１〜５には、液晶駆動電圧の低い範囲の基準電圧が供給
される。ドレイン線ＤＬに液晶駆動電圧の高い範囲の電
圧を発生させる場合は、 Ｄ／Ａ変換回路ＤＡ２とＤＡ
４が機能し、低い範囲の電圧を発生させる場合はＤ／Ａ
変換回路ＤＡ１とＤＡ３が機能する。これによって、液
晶パネルは、交流駆動される。
【００２６】ゲートドライバ４は、ＴＦＴを用いて構成
されるもので、全てのゲート線ＳＬに接続されている。
ゲートドライバ４は、特定のゲート線ＳＬに接続する画
素ＴＦＴ５をＯＮにして、ドレイン線ＤＬの電圧をサン
プリングする表示電極ＰＸを決定する。
されるもので、全てのゲート線ＳＬに接続されている。
ゲートドライバ４は、特定のゲート線ＳＬに接続する画
素ＴＦＴ５をＯＮにして、ドレイン線ＤＬの電圧をサン
プリングする表示電極ＰＸを決定する。
【００２７】次に、Ｄ／Ａ変換回路ＤＡ１〜ＤＡ４の構
成について説明する。
成について説明する。
【００２８】図２は、Ｄ／Ａ変換回路ＤＡ１〜ＤＡ４の
構成を示す図である。Ｄ／Ａ変換回路ＤＡ１〜ＤＡ４
は、４ビット入力・１６階調出力の回路である。なお、
当然の事ながら、ビット数と階調数は、これに限られな
い。
構成を示す図である。Ｄ／Ａ変換回路ＤＡ１〜ＤＡ４
は、４ビット入力・１６階調出力の回路である。なお、
当然の事ながら、ビット数と階調数は、これに限られな
い。
【００２９】同図に示すように、Ｄ／Ａ変換回路ＤＡ１
〜ＤＡ４は、スイッチＳ１〜Ｓ１９と、スイッチＳ１〜
Ｓ１９のオン・オフを制御する制御回路ＣＴＬとから構
成されている。
〜ＤＡ４は、スイッチＳ１〜Ｓ１９と、スイッチＳ１〜
Ｓ１９のオン・オフを制御する制御回路ＣＴＬとから構
成されている。
【００３０】スイッチＳ１〜Ｓ４は、各々の入出力端子
を共通に接続することによって並列接続され、スイッチ
群ＳＧ１を構成している。同様にして、スイッチＳ５〜
Ｓ８は、スイッチ群ＳＧ２を、スイッチＳ９〜Ｓ１２
は、スイッチ群ＳＧ３を、スイッチＳ１３〜Ｓ１６は、
スイッチ群ＳＧ４を、スイッチＳ１７〜Ｓ１９は、スイ
ッチ群ＳＧ５を構成している。
を共通に接続することによって並列接続され、スイッチ
群ＳＧ１を構成している。同様にして、スイッチＳ５〜
Ｓ８は、スイッチ群ＳＧ２を、スイッチＳ９〜Ｓ１２
は、スイッチ群ＳＧ３を、スイッチＳ１３〜Ｓ１６は、
スイッチ群ＳＧ４を、スイッチＳ１７〜Ｓ１９は、スイ
ッチ群ＳＧ５を構成している。
【００３１】スイッチ群ＳＧ１〜５の入出力端子の一方
は、それぞれ、基準電圧入力端子Ｖ０〜Ｖ４に接続さ
れ、スイッチ群ＳＧ１〜５の入出力端子の他方は、全て
共通に接続されて、出力端子Ｖｏｕｔに接続される。
は、それぞれ、基準電圧入力端子Ｖ０〜Ｖ４に接続さ
れ、スイッチ群ＳＧ１〜５の入出力端子の他方は、全て
共通に接続されて、出力端子Ｖｏｕｔに接続される。
【００３２】また、スイッチＳ１〜Ｓ１９には、それぞ
れ、制御回路ＣＴＬの出力Ｙ１〜Ｙ１９が接続されてい
る。Ｙ１〜Ｙ１９は、２値の論理信号の出力であり、ス
イッチＳ１〜Ｓ１９のＯＮ／ＯＦＦはこの値により制御
される。
れ、制御回路ＣＴＬの出力Ｙ１〜Ｙ１９が接続されてい
る。Ｙ１〜Ｙ１９は、２値の論理信号の出力であり、ス
イッチＳ１〜Ｓ１９のＯＮ／ＯＦＦはこの値により制御
される。
【００３３】制御回路ＣＴＬには、４ビットのＤａｔａ
信号と、出力許可信号ＥＮ（不図示）が入力される。制
御回路ＣＴＬは、４ビットのＤａｔａ信号に入力される
画像信号と出力許可信号ＥＮに従って、Ｙ１〜Ｙ１９を
変化させ、スイッチＳ１〜Ｓ１９のＯＮ／ＯＦＦを制御
する。
信号と、出力許可信号ＥＮ（不図示）が入力される。制
御回路ＣＴＬは、４ビットのＤａｔａ信号に入力される
画像信号と出力許可信号ＥＮに従って、Ｙ１〜Ｙ１９を
変化させ、スイッチＳ１〜Ｓ１９のＯＮ／ＯＦＦを制御
する。
【００３４】図３は、制御回路ＣＴＬの動作の例を示す
図である。同図に示すように、制御回路ＣＴＬは、入力
信号Ｄａｔａが０のとき、スイッチＳ１〜Ｓ４がＯＮに
なり、他のスイッチがＯＦＦになるような値を、Ｙ１〜
Ｙ１９に出力する。また、入力信号Ｄａｔａが１のとき
は、スイッチＳ２〜Ｓ５がＯＮになり、他のスイッチが
ＯＦＦになるような値を、出力Ｙ１〜Ｙ１９に出力す
る。つまり、入力信号Ｄａｔａがｋの場合（ｋ＝０〜１
５）、特定の４つのスイッチＳｋ＋１〜Ｓｋ＋４がＯＮ
になり、残りのスイッチがＯＦＦになるような値を、Ｙ
１〜Ｙ１９に出力する。
図である。同図に示すように、制御回路ＣＴＬは、入力
信号Ｄａｔａが０のとき、スイッチＳ１〜Ｓ４がＯＮに
なり、他のスイッチがＯＦＦになるような値を、Ｙ１〜
Ｙ１９に出力する。また、入力信号Ｄａｔａが１のとき
は、スイッチＳ２〜Ｓ５がＯＮになり、他のスイッチが
ＯＦＦになるような値を、出力Ｙ１〜Ｙ１９に出力す
る。つまり、入力信号Ｄａｔａがｋの場合（ｋ＝０〜１
５）、特定の４つのスイッチＳｋ＋１〜Ｓｋ＋４がＯＮ
になり、残りのスイッチがＯＦＦになるような値を、Ｙ
１〜Ｙ１９に出力する。
【００３５】なお、前記動作は、出力許可信号ＥＮ＝１
の場合の動作であり、ＥＮ＝０の場合は、制御回路ＣＴ
Ｌは、Ｓ１〜Ｓ１９の全てのスイッチがＯＦＦになるよ
うな値をＹ１〜Ｙ１９に出力する。これにより、Ｖｏｕ
ｔは基準電圧から切り離されて、Ｄ／Ａ変換回路は機能
を停止する。図１に示したように、１つのドレイン線Ｄ
Ｌには２つのＤ／Ａ変換回路が接続されており、出力許
可信号ＥＮによって２つのＤ／Ａ変換回路を交互に機能
させることによって、ドレイン線ＤＬに供給する電圧を
交流化する。
の場合の動作であり、ＥＮ＝０の場合は、制御回路ＣＴ
Ｌは、Ｓ１〜Ｓ１９の全てのスイッチがＯＦＦになるよ
うな値をＹ１〜Ｙ１９に出力する。これにより、Ｖｏｕ
ｔは基準電圧から切り離されて、Ｄ／Ａ変換回路は機能
を停止する。図１に示したように、１つのドレイン線Ｄ
Ｌには２つのＤ／Ａ変換回路が接続されており、出力許
可信号ＥＮによって２つのＤ／Ａ変換回路を交互に機能
させることによって、ドレイン線ＤＬに供給する電圧を
交流化する。
【００３６】次に、Ｄ／Ａ変換回路ＤＡ１〜ＤＡ４にお
ける、入力信号Ｄａｔａと、出力電圧及び出力抵抗との
関係について説明する。
ける、入力信号Ｄａｔａと、出力電圧及び出力抵抗との
関係について説明する。
【００３７】図４は、Ｄ／Ａ変換回路ＤＡ１〜ＤＡ４に
おける、入力信号Ｄａｔａと、出力電圧及び出力抵抗と
の関係を説明するための図である。ここでは、１つのス
イッチのＯＮ抵抗値をＲとする。
おける、入力信号Ｄａｔａと、出力電圧及び出力抵抗と
の関係を説明するための図である。ここでは、１つのス
イッチのＯＮ抵抗値をＲとする。
【００３８】入力信号Ｄａｔａが４の倍数、すなわち、
４×ｋ（ｋ＝[0,1,2,3]）の場合、同図（Ａ）に示すよ
うに、ＶｋとＶｏｕｔは、４つのスイッチで並列に接続
される。Ｖｏｕｔの電圧はＶｋになり、Ｖｏｕｔの出力
抵抗は、Ｒ／４になる。
４×ｋ（ｋ＝[0,1,2,3]）の場合、同図（Ａ）に示すよ
うに、ＶｋとＶｏｕｔは、４つのスイッチで並列に接続
される。Ｖｏｕｔの電圧はＶｋになり、Ｖｏｕｔの出力
抵抗は、Ｒ／４になる。
【００３９】入力信号Ｄａｔａが４の倍数でない場合、
すなわち、４×ｋ＋ｊ（ｋ＝[0,1,2,3]、ｊ＝[1,2,3]）
である場合、Ｖｏｕｔの電圧は、同図（Ｂ）、（Ｃ）、
（Ｄ）に示すように、ＶｋとＶ（ｋ＋１）の電圧を抵抗
により分圧したものになり、Ｖｏｕｔ＝｛（４−ｊ）×
Ｖｋ＋ｊ×Ｖ（ｋ＋１）｝／４になる。このときのＶｏ
ｕｔの出力抵抗値は、Ｒ／４である。
すなわち、４×ｋ＋ｊ（ｋ＝[0,1,2,3]、ｊ＝[1,2,3]）
である場合、Ｖｏｕｔの電圧は、同図（Ｂ）、（Ｃ）、
（Ｄ）に示すように、ＶｋとＶ（ｋ＋１）の電圧を抵抗
により分圧したものになり、Ｖｏｕｔ＝｛（４−ｊ）×
Ｖｋ＋ｊ×Ｖ（ｋ＋１）｝／４になる。このときのＶｏ
ｕｔの出力抵抗値は、Ｒ／４である。
【００４０】つまり、Ｖｏｕｔには、２つの基準電圧を
４等分した電圧を発生できるため、Ｄ／Ａ変換回路ＤＡ
１〜ＤＡ４は、５つの基準電圧に対して１６階調と、基
準電圧数より多くの階調電圧を発生することができるこ
とになる。また、この場合のＤ／Ａ変換回路の出力抵抗
値は、１つのスイッチのＯＮ抵抗Ｒより小さなＲ／４と
することができる。さらに、Ｄ／Ａ変換回路の出力抵抗
値は、入力信号に関わらずＲ／４と一定になる。
４等分した電圧を発生できるため、Ｄ／Ａ変換回路ＤＡ
１〜ＤＡ４は、５つの基準電圧に対して１６階調と、基
準電圧数より多くの階調電圧を発生することができるこ
とになる。また、この場合のＤ／Ａ変換回路の出力抵抗
値は、１つのスイッチのＯＮ抵抗Ｒより小さなＲ／４と
することができる。さらに、Ｄ／Ａ変換回路の出力抵抗
値は、入力信号に関わらずＲ／４と一定になる。
【００４１】Ｄ／Ａ変換回路ＤＡ１〜ＤＡ４を構成する
スイッチのＯＮ抵抗値が製造時の誤差等によりばらつく
と、誤差電圧が発生することになる。このような誤差電
圧は、液晶表示装置の表示画像に階調反転を発生させ、
画質劣化の影響を与える。なお、階調反転とは、階調表
示の明暗関係に逆転部分が発生する現象のことである。
スイッチのＯＮ抵抗値が製造時の誤差等によりばらつく
と、誤差電圧が発生することになる。このような誤差電
圧は、液晶表示装置の表示画像に階調反転を発生させ、
画質劣化の影響を与える。なお、階調反転とは、階調表
示の明暗関係に逆転部分が発生する現象のことである。
【００４２】このような誤差電圧がもっとも大きくなる
のは、図５に示すように、二つのスイッチ群をそれぞれ
構成するｎ個のスイッチのうち半分のｎ／２個がＯＮで
あり、更に、一方のスイッチ群のスイッチのＯＮ抵抗が
最小値をとり、他方のスイッチ群のスイッチのＯＮ抵抗
が最大値をとる場合である。
のは、図５に示すように、二つのスイッチ群をそれぞれ
構成するｎ個のスイッチのうち半分のｎ／２個がＯＮで
あり、更に、一方のスイッチ群のスイッチのＯＮ抵抗が
最小値をとり、他方のスイッチ群のスイッチのＯＮ抵抗
が最大値をとる場合である。
【００４３】ＯＮ抵抗値の中心値をＲとし、最大の抵抗
値と最小の抵抗値の差をｒとして、最大抵抗値を（Ｒ＋
ｒ／２）、最小抵抗値を（Ｒ−ｒ／２）と表すと、２つ
のスイッチ群の抵抗値は、（Ｒ−ｒ／２）／（ｎ／２）
と（Ｒ＋ｒ／２）／（ｎ／２）とになる。図６は、２つ
のスイッチ群の抵抗値がこのような値を有する２つの場
合を示している。すなわち、同図（ａ）は、基準電圧Ｖ
ｋに接続されたスイッチ群ＳＧｋの抵抗が（Ｒ＋ｒ／
２）／（ｎ／２）で、基準電圧Ｖｋ＋１に接続されたス
イッチ群ＳＧｋ＋１の抵抗が（Ｒ−ｒ／２）／（ｎ／
２）の場合を示しており、同図（ｂ）は、基準電圧Ｖｋ
に接続されたスイッチ群ＳＧｋの抵抗が（Ｒ−ｒ／２）
／（ｎ／２）で、基準電圧Ｖｋ＋１に接続されたスイッ
チ群ＳＧｋ＋１の抵抗が（Ｒ＋ｒ／２）／（ｎ／２）の
場合を示している。
値と最小の抵抗値の差をｒとして、最大抵抗値を（Ｒ＋
ｒ／２）、最小抵抗値を（Ｒ−ｒ／２）と表すと、２つ
のスイッチ群の抵抗値は、（Ｒ−ｒ／２）／（ｎ／２）
と（Ｒ＋ｒ／２）／（ｎ／２）とになる。図６は、２つ
のスイッチ群の抵抗値がこのような値を有する２つの場
合を示している。すなわち、同図（ａ）は、基準電圧Ｖ
ｋに接続されたスイッチ群ＳＧｋの抵抗が（Ｒ＋ｒ／
２）／（ｎ／２）で、基準電圧Ｖｋ＋１に接続されたス
イッチ群ＳＧｋ＋１の抵抗が（Ｒ−ｒ／２）／（ｎ／
２）の場合を示しており、同図（ｂ）は、基準電圧Ｖｋ
に接続されたスイッチ群ＳＧｋの抵抗が（Ｒ−ｒ／２）
／（ｎ／２）で、基準電圧Ｖｋ＋１に接続されたスイッ
チ群ＳＧｋ＋１の抵抗が（Ｒ＋ｒ／２）／（ｎ／２）の
場合を示している。
【００４４】ここで、Ｖｋ＜Ｖ（ｋ＋１）とすると、出
力電圧Ｖｏｕｔは、同図（ａ）に示すような場合に、最
も高い電圧（＝Ｖ１）になり、同図（ｂ）に示すような
場合に、最も低い電圧（＝Ｖ２）になる。 Ｖｋ＞Ｖ
（ｋ＋１）とすると、その逆である。いずれにせよ発生
しうる最大の誤差電圧は｜Ｖ２−Ｖ１｜＝ｒ／２Ｒ×｜
Ｖｋ−Ｖ（ｋ＋１）｜となる。
力電圧Ｖｏｕｔは、同図（ａ）に示すような場合に、最
も高い電圧（＝Ｖ１）になり、同図（ｂ）に示すような
場合に、最も低い電圧（＝Ｖ２）になる。 Ｖｋ＞Ｖ
（ｋ＋１）とすると、その逆である。いずれにせよ発生
しうる最大の誤差電圧は｜Ｖ２−Ｖ１｜＝ｒ／２Ｒ×｜
Ｖｋ−Ｖ（ｋ＋１）｜となる。
【００４５】階調反転を発生させないためには、この誤
差電圧が１階調分の電圧より小さければよい。１階調分
の電圧幅は｜Ｖｋ−Ｖ（ｋ＋１）｜／ｎであるから、階
調反転を発生しない条件はｒ／Ｒ＜２／ｎとなる。
差電圧が１階調分の電圧より小さければよい。１階調分
の電圧幅は｜Ｖｋ−Ｖ（ｋ＋１）｜／ｎであるから、階
調反転を発生しない条件はｒ／Ｒ＜２／ｎとなる。
【００４６】図７は、制御回路ＣＴＬの動作の別の例を
示す図である。この場合、制御回路ＣＴＬには、Ｄａｔ
ａ信号及びＥＮ信号に加えて、Ｓ信号が入力される。
示す図である。この場合、制御回路ＣＴＬには、Ｄａｔ
ａ信号及びＥＮ信号に加えて、Ｓ信号が入力される。
【００４７】同図に示すように、制御回路ＣＴＬは、Ｓ
＝０の場合は、図３の場合と同様に、Ｄａｔａ信号＝ｋ
（ｋ＝０〜１５）に対して、特定の４つのスイッチＳｋ
＋１〜Ｓｋ＋４のみがＯＮとなるような値を、Ｙ１〜Ｙ
１９に出力する。一方、Ｓ＝１の場合は、Ｄａｔａ信号
＝０〜３では、スイッチＳ１〜Ｓ４のみがＯＮとなり、
Ｄａｔａ信号＝４〜７では、スイッチＳ５〜Ｓ８のみが
ＯＮとなり、Ｄａｔａ信号＝８〜１１では、スイッチＳ
９〜Ｓ１２のみがＯＮとなり、Ｄａｔａ信号＝１２〜１
５では、スイッチＳ１３〜Ｓ１６のみがＯＮとなるよう
な値を、Ｙ１〜Ｙ１９に出力する。すなわち、Ｓ＝１の
場合は、基準電圧入力端子Ｖ０〜Ｖ３にそれぞれ接続さ
れるスイッチ群ＳＧ１〜ＳＧ４のいずれか一つのすべて
のスイッチをＯＮにする。
＝０の場合は、図３の場合と同様に、Ｄａｔａ信号＝ｋ
（ｋ＝０〜１５）に対して、特定の４つのスイッチＳｋ
＋１〜Ｓｋ＋４のみがＯＮとなるような値を、Ｙ１〜Ｙ
１９に出力する。一方、Ｓ＝１の場合は、Ｄａｔａ信号
＝０〜３では、スイッチＳ１〜Ｓ４のみがＯＮとなり、
Ｄａｔａ信号＝４〜７では、スイッチＳ５〜Ｓ８のみが
ＯＮとなり、Ｄａｔａ信号＝８〜１１では、スイッチＳ
９〜Ｓ１２のみがＯＮとなり、Ｄａｔａ信号＝１２〜１
５では、スイッチＳ１３〜Ｓ１６のみがＯＮとなるよう
な値を、Ｙ１〜Ｙ１９に出力する。すなわち、Ｓ＝１の
場合は、基準電圧入力端子Ｖ０〜Ｖ３にそれぞれ接続さ
れるスイッチ群ＳＧ１〜ＳＧ４のいずれか一つのすべて
のスイッチをＯＮにする。
【００４８】なお、上記動作は、出力許可信号ＥＮ＝１
の場合の動作であり、ＥＮ＝０の場合は、図３の場合と
同様に、Ｓ及びＤａｔａの値に関わらず、Ｓ１〜Ｓ１９
の全てのスイッチがＯＦＦになる。
の場合の動作であり、ＥＮ＝０の場合は、図３の場合と
同様に、Ｓ及びＤａｔａの値に関わらず、Ｓ１〜Ｓ１９
の全てのスイッチがＯＦＦになる。
【００４９】この場合、変換時間の前半にＳ＝１とし、
変換時間の後半にＳ＝０とすることで、変換時間の前半
に、Ｖｏｕｔを目的の出力の電圧に近づける粗調整を
し、変換時間の後半に目的の電圧に微調整する。この動
作により、変換時間の前半では、Ｖ０〜Ｖ３のいずれか
一つの基準電圧のみが使われることになり、基準電圧Ｖ
０〜Ｖ４間に電流が流れなくなるのでその分の消費電流
をカットすることができる。
変換時間の後半にＳ＝０とすることで、変換時間の前半
に、Ｖｏｕｔを目的の出力の電圧に近づける粗調整を
し、変換時間の後半に目的の電圧に微調整する。この動
作により、変換時間の前半では、Ｖ０〜Ｖ３のいずれか
一つの基準電圧のみが使われることになり、基準電圧Ｖ
０〜Ｖ４間に電流が流れなくなるのでその分の消費電流
をカットすることができる。
【００５０】次に、２進数の入力信号データに都合のよ
いスイッチ数とスイッチ群の数の関係について説明す
る。
いスイッチ数とスイッチ群の数の関係について説明す
る。
【００５１】外部から供給される基準電圧がｍ個である
とすると、スイッチ群の数もｍとなる。ｍ個の基準電圧
の間の数（ｍ−１）が２のべき乗であると、制御回路Ｃ
ＴＬは繰り返しの構造を利用でき、その構成が簡単にな
る。
とすると、スイッチ群の数もｍとなる。ｍ個の基準電圧
の間の数（ｍ−１）が２のべき乗であると、制御回路Ｃ
ＴＬは繰り返しの構造を利用でき、その構成が簡単にな
る。
【００５２】また、一つのスイッチ群を構成するスイッ
チの数をｎとすると、ｍ個のスイッチ群で発生できる階
調数ｚは（ｍ−１）×ｎ＋１階調になる。階調数ｚにつ
いても、２のべき乗であると都合がよいが、（ｍ−１）
を２のべき乗であるとすると、ｚは２のべき乗にならな
くなってしまう。そこで、１つのスイッチ群を（ｎ−
１）個、残りの（ｍ−１）個のスイッチ群をｎ個のスイ
ッチで構成すると、階調数ｚ＝（ｍ−１）×ｎになり、
ｎを２のべき乗になる適当な値にすれば、階調数ｚは２
のべき乗になり、２進数のデータにとって都合がよい構
成となる。
チの数をｎとすると、ｍ個のスイッチ群で発生できる階
調数ｚは（ｍ−１）×ｎ＋１階調になる。階調数ｚにつ
いても、２のべき乗であると都合がよいが、（ｍ−１）
を２のべき乗であるとすると、ｚは２のべき乗にならな
くなってしまう。そこで、１つのスイッチ群を（ｎ−
１）個、残りの（ｍ−１）個のスイッチ群をｎ個のスイ
ッチで構成すると、階調数ｚ＝（ｍ−１）×ｎになり、
ｎを２のべき乗になる適当な値にすれば、階調数ｚは２
のべき乗になり、２進数のデータにとって都合がよい構
成となる。
【００５３】次に、スイッチＳ１〜Ｓ１９の具体的な構
成について説明する。
成について説明する。
【００５４】図８は、スイッチＳ１〜Ｓ１９の構成例を
示す図である。この場合、スイッチは、単体ＴＦＴを用
いて構成されている。なお、液晶駆動電圧範囲のうち高
い範囲の電圧を出力するＤ／Ａ変換回路ＤＡ２，ＤＡ４
の場合は、ｐチャネルのＴＦＴを用い、液晶駆動電圧範
囲の低い範囲の電圧を出力するＤ／Ａ変換回路ＤＡ１，
ＤＡ３の場合は、ｎチャネルのＴＦＴを用いるとＯＮの
ときの抵抗を低くできて都合がよい。
示す図である。この場合、スイッチは、単体ＴＦＴを用
いて構成されている。なお、液晶駆動電圧範囲のうち高
い範囲の電圧を出力するＤ／Ａ変換回路ＤＡ２，ＤＡ４
の場合は、ｐチャネルのＴＦＴを用い、液晶駆動電圧範
囲の低い範囲の電圧を出力するＤ／Ａ変換回路ＤＡ１，
ＤＡ３の場合は、ｎチャネルのＴＦＴを用いるとＯＮの
ときの抵抗を低くできて都合がよい。
【００５５】図９は、スイッチＳ１〜Ｓ１９の別の構成
例を示す図である。この場合、スイッチは、複数のＴＦ
Ｔを並列に接続し、ゲート、ソース、ドレインの各電極
を共通に接続して構成されている。 複数のＴＦＴを用
いると、ＴＦＴのＯＮ抵抗のばらつきを平均化すること
ができ、単体ＴＦＴを用いるより安定した抵抗値を得る
ことができる。
例を示す図である。この場合、スイッチは、複数のＴＦ
Ｔを並列に接続し、ゲート、ソース、ドレインの各電極
を共通に接続して構成されている。 複数のＴＦＴを用
いると、ＴＦＴのＯＮ抵抗のばらつきを平均化すること
ができ、単体ＴＦＴを用いるより安定した抵抗値を得る
ことができる。
【００５６】図１０は、スイッチＳ１〜Ｓ１９の更に別
の構成例を示す図である。この場合、スイッチは、単体
ＴＦＴと、配線材料で形成した抵抗素子とを直列に接続
して構成されている。抵抗値が安定している配線材料で
形成した抵抗を直列に接続することで、ＴＦＴのみを用
いた場合より安定した抵抗値を得ることができる。な
お、この場合も、図９のように、ＴＦＴを複数接続する
ようにしてもよい。
の構成例を示す図である。この場合、スイッチは、単体
ＴＦＴと、配線材料で形成した抵抗素子とを直列に接続
して構成されている。抵抗値が安定している配線材料で
形成した抵抗を直列に接続することで、ＴＦＴのみを用
いた場合より安定した抵抗値を得ることができる。な
お、この場合も、図９のように、ＴＦＴを複数接続する
ようにしてもよい。
【００５７】《第２の実施形態》図１１は、本発明によ
る第２の液晶表示装置の構成を示す図である。
る第２の液晶表示装置の構成を示す図である。
【００５８】本液晶表示装置の構成は、ドレインドライ
バの構成を除いて、図１に示した第１の液晶表示装置と
基本的に同じである。
バの構成を除いて、図１に示した第１の液晶表示装置と
基本的に同じである。
【００５９】図１１に示すように、本液晶表示装置のド
レインドライバ３ａは、Ｄ／Ａ変換回路ＤＡ１〜４と、
分配回路ＭＰ１、ＭＰ２とから構成されている。 すな
わち、図１に示したドレインドライバ３に、分配回路Ｍ
Ｐ１、ＭＰ２を追加した構成になっている。
レインドライバ３ａは、Ｄ／Ａ変換回路ＤＡ１〜４と、
分配回路ＭＰ１、ＭＰ２とから構成されている。 すな
わち、図１に示したドレインドライバ３に、分配回路Ｍ
Ｐ１、ＭＰ２を追加した構成になっている。
【００６０】Ｄ／Ａ変換回路ＤＡ１〜ＤＡ４の構成は、
図２に示した第１の液晶表示装置のものと同じである。
また、第１の液晶表示装置と同様に、Ｄ／Ａ変換回路Ｄ
Ａ１及びＤＡ３には、基準電圧配線ＶＢ１〜５を介し
て、液晶駆動電圧の低い範囲の基準電圧が供給され、Ｄ
／Ａ変換回路ＤＡ２及びＤＡ４には、基準電圧配線ＶＡ
１〜５を介して、液晶駆動電圧の高い範囲の基準電圧が
供給されている。
図２に示した第１の液晶表示装置のものと同じである。
また、第１の液晶表示装置と同様に、Ｄ／Ａ変換回路Ｄ
Ａ１及びＤＡ３には、基準電圧配線ＶＢ１〜５を介し
て、液晶駆動電圧の低い範囲の基準電圧が供給され、Ｄ
／Ａ変換回路ＤＡ２及びＤＡ４には、基準電圧配線ＶＡ
１〜５を介して、液晶駆動電圧の高い範囲の基準電圧が
供給されている。
【００６１】Ｄ／Ａ変換回路ＤＡ１〜ＤＡ４で発生され
た電圧は、分配回路ＭＰ１、ＭＰ２によって複数のドレ
イン線ＤＬに分配される。分配された電圧は、ドレイン
線容量ＣＤによって一旦保持される。ドレイン線容量Ｃ
Ｄに保持された電圧は、ゲートドライバ４によってＯＮ
にされた画素ＴＦＴ５を介して、対応する表示電極ＰＸ
にサンプリングされる。
た電圧は、分配回路ＭＰ１、ＭＰ２によって複数のドレ
イン線ＤＬに分配される。分配された電圧は、ドレイン
線容量ＣＤによって一旦保持される。ドレイン線容量Ｃ
Ｄに保持された電圧は、ゲートドライバ４によってＯＮ
にされた画素ＴＦＴ５を介して、対応する表示電極ＰＸ
にサンプリングされる。
【００６２】分配回路ＭＰ１、ＭＰ２は、制御信号に従
って、入力ｉ１またはｉ２に入力された電圧を、出力ｏ
１〜ｏ４のいずれか一つに出力する。図１１に示す構成
では、液晶駆動電圧の低い範囲の電圧でドレイン線ＤＬ
を駆動する場合は、入力ｉ１に入力された電圧を、出力
ｏ１〜ｏ４のいずれか一つに出力し、液晶駆動電圧の高
い範囲の電圧でドレイン線ＤＬを駆動する場合は、入力
ｉ２に入力された電圧を、出力ｏ１〜ｏ４のいずれか一
つに出力する。
って、入力ｉ１またはｉ２に入力された電圧を、出力ｏ
１〜ｏ４のいずれか一つに出力する。図１１に示す構成
では、液晶駆動電圧の低い範囲の電圧でドレイン線ＤＬ
を駆動する場合は、入力ｉ１に入力された電圧を、出力
ｏ１〜ｏ４のいずれか一つに出力し、液晶駆動電圧の高
い範囲の電圧でドレイン線ＤＬを駆動する場合は、入力
ｉ２に入力された電圧を、出力ｏ１〜ｏ４のいずれか一
つに出力する。
【００６３】また、出力ｏ１に接続されたドレイン線Ｄ
Ｌに出力すべき電圧をＤ／Ａ変換回路が出力している間
は、入力ｉ１またはｉ２に入力された電圧を、出力ｏ１
に出力し、出力ｏ２に接続されたドレイン線ＤＬに出力
すべき電圧をＤ／Ａ変換回路が出力している間は、入力
ｉ１またはｉ２に入力された電圧を、出力ｏ２に出力
し、出力ｏ３に接続されたドレイン線ＤＬに出力すべき
電圧をＤ／Ａ変換回路が出力している間は、入力ｉ１ま
たはｉ２に入力された電圧を、出力ｏ３に出力し、出力
ｏ４に接続されたドレイン線ＤＬに出力すべき電圧をＤ
／Ａ変換回路が出力している間は、入力ｉ１またはｉ２
に入力された電圧を、出力ｏ４に出力する。すなわち、
この場合、Ｄ／Ａ変換回路は、時分割で使われ、４本の
ドレイン線ＤＬを駆動する。
Ｌに出力すべき電圧をＤ／Ａ変換回路が出力している間
は、入力ｉ１またはｉ２に入力された電圧を、出力ｏ１
に出力し、出力ｏ２に接続されたドレイン線ＤＬに出力
すべき電圧をＤ／Ａ変換回路が出力している間は、入力
ｉ１またはｉ２に入力された電圧を、出力ｏ２に出力
し、出力ｏ３に接続されたドレイン線ＤＬに出力すべき
電圧をＤ／Ａ変換回路が出力している間は、入力ｉ１ま
たはｉ２に入力された電圧を、出力ｏ３に出力し、出力
ｏ４に接続されたドレイン線ＤＬに出力すべき電圧をＤ
／Ａ変換回路が出力している間は、入力ｉ１またはｉ２
に入力された電圧を、出力ｏ４に出力する。すなわち、
この場合、Ｄ／Ａ変換回路は、時分割で使われ、４本の
ドレイン線ＤＬを駆動する。
【００６４】図１２は、分配回路ＭＰ１、ＭＰ２の構成
を示す図である。同図に示すように、本分配回路は、入
力ｉ１、ｉ２と出力ｏ１〜ｏ４を総当りに接続するスイ
ッチ８１で構成されている。このような分配回路を用い
ることによって、１つのＤ／Ａ変換回路で複数のドレイ
ン線ＤＬを駆動できるので、Ｄ／Ａ変換回路の数を削減
することができる。
を示す図である。同図に示すように、本分配回路は、入
力ｉ１、ｉ２と出力ｏ１〜ｏ４を総当りに接続するスイ
ッチ８１で構成されている。このような分配回路を用い
ることによって、１つのＤ／Ａ変換回路で複数のドレイ
ン線ＤＬを駆動できるので、Ｄ／Ａ変換回路の数を削減
することができる。
【００６５】図１３は、制御回路ＣＴＬの動作の例を示
す図である。同図に示すように、入力信号Ｄａｔａがｋ
の場合（ｋ＝０〜１５）に、特定の４つのスイッチＳｋ
＋１〜Ｓｋ＋４のみがＯＮとなり、残りのスイッチがＯ
ＦＦとなる。つまり、ＥＮ＝１の場合の図３と同じ動作
を行う。前述したように、本液晶表示装置では、Ｄ／Ａ
変換回路（例えば、ＤＡ１とＤＡ２）の切り換えは、分
配回路ＭＰ１、ＭＰ２で行うので、制御回路ＣＴＬでの
制御は不要になる。
す図である。同図に示すように、入力信号Ｄａｔａがｋ
の場合（ｋ＝０〜１５）に、特定の４つのスイッチＳｋ
＋１〜Ｓｋ＋４のみがＯＮとなり、残りのスイッチがＯ
ＦＦとなる。つまり、ＥＮ＝１の場合の図３と同じ動作
を行う。前述したように、本液晶表示装置では、Ｄ／Ａ
変換回路（例えば、ＤＡ１とＤＡ２）の切り換えは、分
配回路ＭＰ１、ＭＰ２で行うので、制御回路ＣＴＬでの
制御は不要になる。
【００６６】第２の液晶表示装置の場合、Ｄ／Ａ変換回
路の容量負荷としては、Ｄ／Ａ変換回路及び分配回路の
スイッチを構成するＴＦＴの寄生容量並びにドレイン線
容量ＣＤがある。ドレイン線容量ＣＤが、Ｄ／Ａ変換回
路及び分配回路のスイッチを構成するＴＦＴの寄生容量
の総和より大きいか、あるいは、同程度である場合に
は、負荷容量はドレイン線容量ＣＤが支配的になるた
め、分配回路を構成するスイッチ８１のＯＮ抵抗は、い
ずれもほぼ等しくする必要がある。
路の容量負荷としては、Ｄ／Ａ変換回路及び分配回路の
スイッチを構成するＴＦＴの寄生容量並びにドレイン線
容量ＣＤがある。ドレイン線容量ＣＤが、Ｄ／Ａ変換回
路及び分配回路のスイッチを構成するＴＦＴの寄生容量
の総和より大きいか、あるいは、同程度である場合に
は、負荷容量はドレイン線容量ＣＤが支配的になるた
め、分配回路を構成するスイッチ８１のＯＮ抵抗は、い
ずれもほぼ等しくする必要がある。
【００６７】図１２に示した分配回路では、いずれの入
力と出力との間の抵抗もスイッチ１つ分のＯＮ抵抗にな
るため、ドレイン線から見た場合の出力抵抗値は、入力
信号と分配の経路にかかわらず一定となる。
力と出力との間の抵抗もスイッチ１つ分のＯＮ抵抗にな
るため、ドレイン線から見た場合の出力抵抗値は、入力
信号と分配の経路にかかわらず一定となる。
【００６８】一方、 Ｄ／Ａ変換回路及び分配回路のス
イッチを構成するＴＦＴの寄生容量の総和がドレイン線
容量より圧倒的大きい場合には、ドレイン線容量を無視
できるため、分配回路でのＯＮ抵抗値に対する制限はな
い。
イッチを構成するＴＦＴの寄生容量の総和がドレイン線
容量より圧倒的大きい場合には、ドレイン線容量を無視
できるため、分配回路でのＯＮ抵抗値に対する制限はな
い。
【００６９】図１４は、制御回路ＣＴＬの動作の別の例
を示す図である。同図に示すように、Ｓ＝０の場合は、
Ｄａｔａ信号＝ｋ（ｋ＝０〜１５）に対して、特定の４
つのスイッチＳｋ＋１〜Ｓｋ＋４のみをＯＮにする。ま
た、Ｓ＝１の場合は、Ｄａｔａ＝０〜３でＳ１〜Ｓ４の
みをＯＮにし、Ｄａｔａ＝４〜７でＳ５〜Ｓ８のみをＯ
Ｎにし、Ｄａｔａ＝８〜１１でＳ９〜Ｓ１２のみをＯＮ
にし、Ｄａｔａ＝１２〜１５でＳ１３〜Ｓ１６のみをＯ
Ｎにする。つまり、ＥＮ＝１の場合の図７と同じ動作を
行う。前述したように、本液晶表示装置では、Ｄ／Ａ変
換回路（例えば、ＤＡ１とＤＡ２）の切り換えは、分配
回路ＭＰ１、ＭＰ２で行うので、制御回路ＣＴＬでの制
御は不要になる。
を示す図である。同図に示すように、Ｓ＝０の場合は、
Ｄａｔａ信号＝ｋ（ｋ＝０〜１５）に対して、特定の４
つのスイッチＳｋ＋１〜Ｓｋ＋４のみをＯＮにする。ま
た、Ｓ＝１の場合は、Ｄａｔａ＝０〜３でＳ１〜Ｓ４の
みをＯＮにし、Ｄａｔａ＝４〜７でＳ５〜Ｓ８のみをＯ
Ｎにし、Ｄａｔａ＝８〜１１でＳ９〜Ｓ１２のみをＯＮ
にし、Ｄａｔａ＝１２〜１５でＳ１３〜Ｓ１６のみをＯ
Ｎにする。つまり、ＥＮ＝１の場合の図７と同じ動作を
行う。前述したように、本液晶表示装置では、Ｄ／Ａ変
換回路（例えば、ＤＡ１とＤＡ２）の切り換えは、分配
回路ＭＰ１、ＭＰ２で行うので、制御回路ＣＴＬでの制
御は不要になる。
【００７０】《第三の実施形態》図１５は、本発明によ
る第３の液晶表示装置の構成を示す図である。
る第３の液晶表示装置の構成を示す図である。
【００７１】本液晶表示装置は、図１１に示した第２の
液晶表示装置に、プリチャージ回路６を加えた構成にな
っている。他の構成要素については、第２の液晶表示装
置と同じである。
液晶表示装置に、プリチャージ回路６を加えた構成にな
っている。他の構成要素については、第２の液晶表示装
置と同じである。
【００７２】プリチャージ回路６は、全てのドレイン線
に接続され、水平帰還周期ごとに一定の電圧をドレイン
線に充電する。
に接続され、水平帰還周期ごとに一定の電圧をドレイン
線に充電する。
【００７３】本液晶表示装置では、プリチャージ回路６
によって、ドレイン線の電圧を、特定の電圧にチャージ
した後に、Ｄ／Ａ変換回路ＤＡ１〜ＤＡ４によって目的
の電圧にチャージするため、特定の階調に対して変化電
圧幅は一定になる。このため、残留電圧のばらつきは第
２の液晶表示装置に比べ一層低減される。
によって、ドレイン線の電圧を、特定の電圧にチャージ
した後に、Ｄ／Ａ変換回路ＤＡ１〜ＤＡ４によって目的
の電圧にチャージするため、特定の階調に対して変化電
圧幅は一定になる。このため、残留電圧のばらつきは第
２の液晶表示装置に比べ一層低減される。
【００７４】
【発明の効果】以上詳細に説明したように、本発明で
は、液晶表示装置に内蔵するＤ／Ａ変換回路を構成する
複数のスイッチを同時にＯＮし、更に、同時にＯＮされ
るスイッチの数は、入力信号によらず一定なので、Ｄ／
Ａ変換回路の出力抵抗値は、１つのスイッチのＯＮ抵抗
より小さく、かつ、一定になり、Ｄ／Ａ変換時の残留電
圧のばらつきを従来より小さくできる。これにより従来
よりも画質向上と多階調化が容易になる。また、Ｄ／Ａ
変換時間を短くすることも可能になり、液晶表示装置の
高解像度化が容易になる。
は、液晶表示装置に内蔵するＤ／Ａ変換回路を構成する
複数のスイッチを同時にＯＮし、更に、同時にＯＮされ
るスイッチの数は、入力信号によらず一定なので、Ｄ／
Ａ変換回路の出力抵抗値は、１つのスイッチのＯＮ抵抗
より小さく、かつ、一定になり、Ｄ／Ａ変換時の残留電
圧のばらつきを従来より小さくできる。これにより従来
よりも画質向上と多階調化が容易になる。また、Ｄ／Ａ
変換時間を短くすることも可能になり、液晶表示装置の
高解像度化が容易になる。
【００７５】
【図１】 本発明による第１の液晶表示装置の構成を示
す図である。
す図である。
【図２】 本発明によるＤ／Ａ変換回路の構成を示す図
である。
である。
【図３】 第１の液晶表示装置におけるＤ／Ａ変換回路
内の制御回路の動作例を示す図である。
内の制御回路の動作例を示す図である。
【図４】 本発明によるＤ／Ａ変換回路の電圧発生方法
を説明するための図である。
を説明するための図である。
【図５】 本発明によるＤ／Ａ変換回路で最も誤差電圧
が大きくなる場合を示す図である。
が大きくなる場合を示す図である。
【図６】 本発明によるＤ／Ａ変換回路で最も誤差電圧
が大きくなる場合のスイッチ群の抵抗値を示す図であ
る。
が大きくなる場合のスイッチ群の抵抗値を示す図であ
る。
【図７】 第１の液晶表示装置におけるＤ／Ａ変換回路
内の制御回路の動作例を示す図である。
内の制御回路の動作例を示す図である。
【図８】 本発明によるＤ／Ａ変換回路を構成するスイ
ッチの構成例を示す図である。
ッチの構成例を示す図である。
【図９】 本発明によるＤ／Ａ変換回路を構成するスイ
ッチの構成例を示す図である。
ッチの構成例を示す図である。
【図１０】 本発明によるＤ／Ａ変換回路を構成するス
イッチの構成例を示す図である。
イッチの構成例を示す図である。
【図１１】 本発明による第２の液晶表示装置の構成を
示す図である。
示す図である。
【図１２】 第２の液晶表示装置における分配回路の構
成を示す図である。
成を示す図である。
【図１３】 第２の液晶表示装置におけるＤ／Ａ変換回
路内の制御回路の動作例を示す図である。
路内の制御回路の動作例を示す図である。
【図１４】 第２の液晶表示装置におけるＤ／Ａ変換回
路内の制御回路の動作例を示す図である。
路内の制御回路の動作例を示す図である。
【図１５】 本発明による第３の液晶表示装置の構成を
示す図である。
示す図である。
【図１６】 従来の液晶表示装置のＤ／Ａ変換回路の動
作原理を説明した図である。
作原理を説明した図である。
【図１７】 出力抵抗が異なる場合の残留電圧の時間変
化の様子を示す図である。
化の様子を示す図である。
１…絶縁基板、２…表示領域、３…ドレインドライバ、
４…ゲートドライバ、５…画素ＴＦＴ、６…プリチャー
ジ回路、ＤＡ１〜４…Ｄ／Ａ変換回路、ＭＰ１、２…分
配回路、ＳＬ…ゲート線、ＤＬ…ドレイン線、ＣＤ…ド
レイン線容量、ＰＸ…表示電極、ＶＡ１〜５、ＶＢ１〜
５…基準電圧配線、ＳＧ１〜５…スイッチ群、Ｓ１〜１
９…スイッチ、ＣＴＬ…制御回路、８１、９１、９２…
スイッチ
４…ゲートドライバ、５…画素ＴＦＴ、６…プリチャー
ジ回路、ＤＡ１〜４…Ｄ／Ａ変換回路、ＭＰ１、２…分
配回路、ＳＬ…ゲート線、ＤＬ…ドレイン線、ＣＤ…ド
レイン線容量、ＰＸ…表示電極、ＶＡ１〜５、ＶＢ１〜
５…基準電圧配線、ＳＧ１〜５…スイッチ群、Ｓ１〜１
９…スイッチ、ＣＴＬ…制御回路、８１、９１、９２…
スイッチ
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２３ Ｇ０９Ｇ 3/20 ６４１Ｃ ６４１ Ｈ０３Ｍ 1/66 Ｃ Ｈ０３Ｍ 1/66 Ｇ０２Ｆ 1/136 ５００ (72)発明者 三上 佳朗 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 Ｆターム(参考） 2H092 GA59 JA24 NA05 NA24 PA06 2H093 NA16 NA53 NC21 NC34 NC49 ND06 ND32 ND43 ND52 ND60 5C006 AA16 AC26 AF52 AF83 BB16 BF11 BF24 BF31 BF43 FA41 FA56 GA02 GA03 5C080 AA10 BB05 DD04 DD22 EE29 FF03 FF11 JJ02 JJ03 JJ05 5J022 AB03 BA01 CF07 CF09 CG01
Claims (9)
- 【請求項１】 少なくとも一方が透明な一対の基板と、
当該基板に挟持された液晶層を有し、 前記一対の基板の一方に、表示領域と、当該表示領域を
駆動するための周辺回路を有し、 前記表示領域には、マトリクス状に配置された複数のド
レイン線及びゲート線並びに薄膜トランジスタが形成さ
れ、 前記周辺回路は、デジタル画像信号入力可能な駆動回路
を具備する液晶表示装置であって、 前記駆動回路は、複数のＤ／Ａ変換回路を具備し、 当該Ｄ／Ａ変換回路は、 ほぼ等しいＯＮ抵抗値を持った複数のスイッチと、 前記スイッチを制御する制御回路とで構成され、 前記制御回路は変換動作時には、同じ数の複数のスイッ
チがＯＮするように、前記スイッチを制御することを特
徴とする液晶表示装置。 - 【請求項２】 前記Ｄ／Ａ変換回路において、 前記複数のスイッチを並列に接続して複数のスイッチ群
を構成し、 当該スイッチ群の一端は、基準電圧を供給する配線に接
続し、前記スイッチ群の他端は、共通接続して電圧出力
部とし、 前記制御回路は、前記スイッチ群の２つあるいは１つの
うち、複数かつ一定数のｎ個のスイッチをＯＮにするこ
とを特徴とする請求項１に記載の液晶表示装置。 - 【請求項３】 前記スイッチのＯＮ抵抗値のばらつきの
範囲は、前記スイッチのＯＮ抵抗値の中心値Ｒと、前記
スイッチのＯＮ抵抗値の最大値と最小値の差ｒとの間
に、ｒ／Ｒ＜２／ｎの関係があることを特徴とする請求
項２に記載の液晶表示装置。 - 【請求項４】 前記スイッチ群の数をｍ個とし、前記電
圧出力部の電圧がｚ段階に変化するとすると、 前記スイッチ群のうち１つが（ｎ−１）個の前記スイッ
チで構成され、 残りの（ｍ−１）個のスイッチ群がｎ個の前記スイッチ
で構成され、 （ｍ−１）は２のべき乗、ｎは２のべき乗で、ｚ＝（ｍ
−１）×ｎの関係にあることを特徴とする請求項２また
は３に記載の液晶表示装置。 - 【請求項５】 前記制御回路は、変換時間の前半に１つ
の前記スイッチ群の全てのスイッチをＯＮにすることを
特徴とする請求項２〜４のいずれか一項に記載の液晶表
示装置。 - 【請求項６】 前記Ｄ／Ａ変換回路と前記ドレイン線と
の間に、前記Ｄ／Ａ変換回路の出力電圧を複数の前記ド
レイン線に分配する分配回路を具備することを特徴とす
る請求項１〜５のいずれか一項に記載の液晶表示装置。 - 【請求項７】 水平帰還周期ごとに前記ドレイン線に電
圧を印加するプリチャージ回路を具備することを特徴と
する請求項１〜６のいずれか一項に記載の液晶表示装
置。 - 【請求項８】 前記スイッチは、複数の薄膜トランジス
タのソース電極とドレイン電極を共通に接続した並列接
続により構成されていることを特徴とする請求項１〜７
のいずれか一項に記載の液晶表示装置。 - 【請求項９】 前記スイッチは、薄膜トランジスタと、
抵抗の直列接続によって構成されていることを特徴とす
る請求項１〜７のいずれか一項に記載の液晶表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000054958A JP4031897B2 (ja) | 2000-02-29 | 2000-02-29 | 液晶表示装置 |
| US09/709,434 US6646637B1 (en) | 2000-02-29 | 2000-11-13 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000054958A JP4031897B2 (ja) | 2000-02-29 | 2000-02-29 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001242837A true JP2001242837A (ja) | 2001-09-07 |
| JP4031897B2 JP4031897B2 (ja) | 2008-01-09 |
Family
ID=18576153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000054958A Expired - Fee Related JP4031897B2 (ja) | 2000-02-29 | 2000-02-29 | 液晶表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6646637B1 (ja) |
| JP (1) | JP4031897B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003280596A (ja) * | 2002-01-21 | 2003-10-02 | Sharp Corp | 表示駆動装置およびそれを用いた表示装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3944394B2 (ja) * | 2002-01-08 | 2007-07-11 | 株式会社日立製作所 | 表示装置 |
| TW580665B (en) * | 2002-04-11 | 2004-03-21 | Au Optronics Corp | Driving circuit of display |
| JP3791452B2 (ja) * | 2002-05-02 | 2006-06-28 | ソニー株式会社 | 表示装置およびその駆動方法、ならびに携帯端末装置 |
| JP2008009276A (ja) * | 2006-06-30 | 2008-01-17 | Canon Inc | 表示装置及びそれを用いた情報処理装置 |
| CN111710310B (zh) * | 2020-06-30 | 2022-04-22 | 厦门天马微电子有限公司 | 多路分配电路、阵列基板、显示面板和装置及驱动方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6411273B1 (en) * | 1997-04-22 | 2002-06-25 | Matsushita Electric Industrial Co., Ltd. | Drive circuit for active matrix liquid crystal display |
| JP3428380B2 (ja) * | 1997-07-11 | 2003-07-22 | 株式会社東芝 | 液晶表示装置の駆動制御用半導体装置および液晶表示装置 |
| JPH11327518A (ja) * | 1998-03-19 | 1999-11-26 | Sony Corp | 液晶表示装置 |
| US6392354B1 (en) * | 1998-05-20 | 2002-05-21 | Seiko Epson Corporation | Electro-optical element driving circuit, electro-optical device, and electronic device |
| KR100268904B1 (ko) * | 1998-06-03 | 2000-10-16 | 김영환 | Tft－lcd 구동 회로 |
| US6225931B1 (en) * | 1999-08-30 | 2001-05-01 | Industrial Technology Research Institute | D/A converter with a gamma correction circuit |
-
2000
- 2000-02-29 JP JP2000054958A patent/JP4031897B2/ja not_active Expired - Fee Related
- 2000-11-13 US US09/709,434 patent/US6646637B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003280596A (ja) * | 2002-01-21 | 2003-10-02 | Sharp Corp | 表示駆動装置およびそれを用いた表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4031897B2 (ja) | 2008-01-09 |
| US6646637B1 (en) | 2003-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3812130B2 (ja) | デジタル−アナログ変換器、回路基板、電子機器及び液晶表示装置 | |
| KR100424828B1 (ko) | 디지털-아날로그 변환기 및 액티브 매트릭스 액정 표시 장치 | |
| US6750839B1 (en) | Grayscale reference generator | |
| JP4004071B2 (ja) | アクティブマトリクスディスプレイの列の駆動システム及び方法 | |
| KR100770723B1 (ko) | 평판 표시 장치의 소스 드라이버의 디지털/아날로그변환장치 및 디지털/아날로그 변환방법. | |
| JP4779853B2 (ja) | ディジタル−アナログ変換器および映像表示装置 | |
| US7994956B2 (en) | Digital-to-analog converter circuit, data driver, and display device using the digital-to-analog converter circuit | |
| US6876349B2 (en) | Matrix display devices | |
| US5818406A (en) | Driver circuit for liquid crystal display device | |
| JPH10301539A (ja) | 液晶表示装置の駆動回路 | |
| US20090295767A1 (en) | Digital-to-analog converting circuit, data driver and display device | |
| JP2002043944A (ja) | Ｄａ変換器およびそれを用いた液晶駆動装置 | |
| US7286071B1 (en) | System for displaying images | |
| KR101182300B1 (ko) | 액정표시장치의 구동회로 및 이의 구동방법 | |
| US7245283B2 (en) | LCD source driving circuit having reduced structure including multiplexing-latch circuits | |
| JP3683604B2 (ja) | 液晶駆動回路 | |
| JP2001242837A (ja) | 液晶表示装置 | |
| KR20080078772A (ko) | 액정표시장치의 구동회로 | |
| EP0686959B1 (en) | Power driving circuit of a thin film transistor liquid crystal display | |
| US6653900B2 (en) | Driving method and related apparatus for improving power efficiency of an operational transconductance amplifier | |
| JP2004045623A (ja) | 液晶表示装置 | |
| JP5086010B2 (ja) | Ｌｃｄパネル駆動回路 | |
| JPH0720821A (ja) | 多階調薄膜トランジスタ液晶表示装置 | |
| JP4463922B2 (ja) | Ｄ／ａ変換回路およびそれを用いた表示装置 | |
| JPH09198012A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070801 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071022 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |