JPH10301539A - 液晶表示装置の駆動回路 - Google Patents
液晶表示装置の駆動回路Info
- Publication number
- JPH10301539A JPH10301539A JP9111183A JP11118397A JPH10301539A JP H10301539 A JPH10301539 A JP H10301539A JP 9111183 A JP9111183 A JP 9111183A JP 11118397 A JP11118397 A JP 11118397A JP H10301539 A JPH10301539 A JP H10301539A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- driving
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
Abstract
(57)【要約】
【課題】 簡単な回路構成で高精度な電圧出力、高速駆
動、低消費電力を同時に実現する、液晶表示装置の駆動
回路を提供する。 【解決手段】 出力回路４は、選択回路３の選択電圧を
入力する出力回路入力端子８と、駆動回路出力端子９
と、第１の電圧源と、第２の電圧源と、入力端子８と出
力端子９の間に接続されたスイッチ１２と、ドレインが
接地に、ゲートが入力端子８に、ソースが出力端子９に
接続されたＰＭＯＳトランジスタ１１と、出力端子９と
電圧源ＶＣＣの間に接続されたスイッチ１３で構成され
る。スイッチ１２およびスイッチ１３を制御することに
より、電圧源ＶＣＣにより出力端子９を所定の電圧にプ
リチャージする第１の駆動期間と、トランジスタ１１を
ソースホロワとして動作させて出力端子９に電圧を出力
する第２の駆動期間と、入力端子８の電圧をスイッチ１
２を介して出力端子９に直接出力する第３の駆動期間の
３段階の駆動期間を設けて駆動する。
動、低消費電力を同時に実現する、液晶表示装置の駆動
回路を提供する。 【解決手段】 出力回路４は、選択回路３の選択電圧を
入力する出力回路入力端子８と、駆動回路出力端子９
と、第１の電圧源と、第２の電圧源と、入力端子８と出
力端子９の間に接続されたスイッチ１２と、ドレインが
接地に、ゲートが入力端子８に、ソースが出力端子９に
接続されたＰＭＯＳトランジスタ１１と、出力端子９と
電圧源ＶＣＣの間に接続されたスイッチ１３で構成され
る。スイッチ１２およびスイッチ１３を制御することに
より、電圧源ＶＣＣにより出力端子９を所定の電圧にプ
リチャージする第１の駆動期間と、トランジスタ１１を
ソースホロワとして動作させて出力端子９に電圧を出力
する第２の駆動期間と、入力端子８の電圧をスイッチ１
２を介して出力端子９に直接出力する第３の駆動期間の
３段階の駆動期間を設けて駆動する。
Description
【０００１】
【発明の属する技術分野】本発明はアクティブマトリッ
クス駆動方式の液晶表示装置の駆動回路に関する。
クス駆動方式の液晶表示装置の駆動回路に関する。
【０００２】
【従来の技術】液晶表示装置は薄型、軽量、低電力とい
う特長から、携帯機器やノートパソコンなどの携帯端末
をはじめ様々な装置に用いられている。その中でもアク
ティブマトリックス駆動方式を用いた液晶表示装置は、
高速応答、高精細表示、多階調表示という特長から需要
が高まっている。アクティブマトリックス駆動方式を用
いた液晶表示装置の表示部は一般に透明な画素電極と薄
膜トランジスタ（ＴＦＴ）を配置した半導体基板と、面
全体に１つの透明な電極を形成した対向基板と、この２
枚の基板を対向させて間に液晶を封入した構造によって
なり、スイッチング機能を持つＴＦＴを制御することに
よって各画素電極に所定の電圧を書き込み、各画素電極
と対向基板電極との間の電圧差により液晶の透過率を変
化させて画面表示を行っている。半導体基板上には、各
画素電極へ書き込む階調電圧（データ信号）を送るデー
タ線とＴＦＴのスイッチング制御信号（走査信号）を送
る走査線が配線されている。各走査線にはパルス状の走
査信号がゲートドライバより送られ、走査線の走査信号
がハイレベルのとき、その走査線につながるＴＦＴは全
てオンとなり、そのときデータ線に送られた階調電圧
（データ信号）がオンとなったＴＦＴを介して画素電極
に書き込まれる。そして走査信号がローレベルとなりＴ
ＦＴがオフ状態に変化すると、画素電極に書き込まれた
階調電圧は、次に書き替えられるまでの間保持される。
そして各走査線に順次走査信号を送ることにより、全て
の画素電極に所定の電圧が書き込まれ、フレーム周期で
書き換えを行うことによって画面表示を行うことができ
る。
う特長から、携帯機器やノートパソコンなどの携帯端末
をはじめ様々な装置に用いられている。その中でもアク
ティブマトリックス駆動方式を用いた液晶表示装置は、
高速応答、高精細表示、多階調表示という特長から需要
が高まっている。アクティブマトリックス駆動方式を用
いた液晶表示装置の表示部は一般に透明な画素電極と薄
膜トランジスタ（ＴＦＴ）を配置した半導体基板と、面
全体に１つの透明な電極を形成した対向基板と、この２
枚の基板を対向させて間に液晶を封入した構造によって
なり、スイッチング機能を持つＴＦＴを制御することに
よって各画素電極に所定の電圧を書き込み、各画素電極
と対向基板電極との間の電圧差により液晶の透過率を変
化させて画面表示を行っている。半導体基板上には、各
画素電極へ書き込む階調電圧（データ信号）を送るデー
タ線とＴＦＴのスイッチング制御信号（走査信号）を送
る走査線が配線されている。各走査線にはパルス状の走
査信号がゲートドライバより送られ、走査線の走査信号
がハイレベルのとき、その走査線につながるＴＦＴは全
てオンとなり、そのときデータ線に送られた階調電圧
（データ信号）がオンとなったＴＦＴを介して画素電極
に書き込まれる。そして走査信号がローレベルとなりＴ
ＦＴがオフ状態に変化すると、画素電極に書き込まれた
階調電圧は、次に書き替えられるまでの間保持される。
そして各走査線に順次走査信号を送ることにより、全て
の画素電極に所定の電圧が書き込まれ、フレーム周期で
書き換えを行うことによって画面表示を行うことができ
る。
【０００３】このように液晶表示装置はデータ線を介し
て画素電極に階調電圧を書き込むことにより液晶を駆動
しており、データ線を駆動するデータドライバは、１画
素分の液晶容量だけでなく配線抵抗や配線容量を含む大
きな容量性負荷を駆動しなければならない。高精細表
示、多階調表示を行うためには、容量の大きなデータ線
負荷を高い電圧精度で高速に駆動する必要があるため、
高性能なデータドライバが要求され、これまでに様々な
データドライバの開発が行われてきた。その中で高精度
な電圧出力を可能としたのが図１４に示す第１の従来例
である。これは抵抗ストリング１Ａで生成した階調電圧
を選択回路３で選択して直接データ線負荷５に出力する
ので、電圧精度が抵抗ストリング１を構成する抵抗素子
の抵抗比によって決まり、高精度な電圧出力が可能とな
る。図１４は１データ線に対する駆動回路を示している
が、複数のデータ線をもつ場合でも抵抗ストリングを共
有することによりデータ線ごとの出力電圧ばらつきもほ
とんど生じない。
て画素電極に階調電圧を書き込むことにより液晶を駆動
しており、データ線を駆動するデータドライバは、１画
素分の液晶容量だけでなく配線抵抗や配線容量を含む大
きな容量性負荷を駆動しなければならない。高精細表
示、多階調表示を行うためには、容量の大きなデータ線
負荷を高い電圧精度で高速に駆動する必要があるため、
高性能なデータドライバが要求され、これまでに様々な
データドライバの開発が行われてきた。その中で高精度
な電圧出力を可能としたのが図１４に示す第１の従来例
である。これは抵抗ストリング１Ａで生成した階調電圧
を選択回路３で選択して直接データ線負荷５に出力する
ので、電圧精度が抵抗ストリング１を構成する抵抗素子
の抵抗比によって決まり、高精度な電圧出力が可能とな
る。図１４は１データ線に対する駆動回路を示している
が、複数のデータ線をもつ場合でも抵抗ストリングを共
有することによりデータ線ごとの出力電圧ばらつきもほ
とんど生じない。
【０００４】また、パネルの高精細化により走査線数や
データ線数が増加すると、１データあたりの出力期間が
短くなり、データ線負荷を高速に駆動するためにはデー
タドライバに高い電流供給能力が必要となる。その要求
を満たすのが図１６の第２の従来例や図１７の第３の従
来例（特願平８−２７６２３）である。第２の従来例
（図１６）は抵抗ストリング１Ａで生成した階調電圧を
選択回路３で選択してオペアンプ７で増幅して１データ
線負荷５に出力する駆動回路である。この駆動回路はオ
ペアンプ７によりインピーダンス変換しているため電流
供給能力が高く、データ線負荷を高速に駆動することが
できる。第３の従来例（図１７）は抵抗素子群３１で生
成された電圧を半導体スイッチ群ＳＷ1 ，ＳＷ2 ，・・
・，ＳＷn+ 1 で選択してＭＯＳトランジスタＴｒのゲー
トにバイアスし、ゲートバイアス電圧からしきい値電圧
だけ降圧した電圧をソースから取り出して出力する多値
電圧源回路である。この回路はＭＯＳトランジスタＴｒ
がソースホロワとなっているので低インピーダンスで多
値電圧を出力することができ、データドライバの駆動回
路として用いればデータ線負荷を高速に駆動することが
できる。また、抵抗素子群の両端にＭＯＳトランジスタ
Ｔｒのしきい値電圧ばらつきを補正するための電圧制御
手段３２および電流制御手段３３を接続することにより
高精度な電圧を出力することができる。
データ線数が増加すると、１データあたりの出力期間が
短くなり、データ線負荷を高速に駆動するためにはデー
タドライバに高い電流供給能力が必要となる。その要求
を満たすのが図１６の第２の従来例や図１７の第３の従
来例（特願平８−２７６２３）である。第２の従来例
（図１６）は抵抗ストリング１Ａで生成した階調電圧を
選択回路３で選択してオペアンプ７で増幅して１データ
線負荷５に出力する駆動回路である。この駆動回路はオ
ペアンプ７によりインピーダンス変換しているため電流
供給能力が高く、データ線負荷を高速に駆動することが
できる。第３の従来例（図１７）は抵抗素子群３１で生
成された電圧を半導体スイッチ群ＳＷ1 ，ＳＷ2 ，・・
・，ＳＷn+ 1 で選択してＭＯＳトランジスタＴｒのゲー
トにバイアスし、ゲートバイアス電圧からしきい値電圧
だけ降圧した電圧をソースから取り出して出力する多値
電圧源回路である。この回路はＭＯＳトランジスタＴｒ
がソースホロワとなっているので低インピーダンスで多
値電圧を出力することができ、データドライバの駆動回
路として用いればデータ線負荷を高速に駆動することが
できる。また、抵抗素子群の両端にＭＯＳトランジスタ
Ｔｒのしきい値電圧ばらつきを補正するための電圧制御
手段３２および電流制御手段３３を接続することにより
高精度な電圧を出力することができる。
【０００５】
【発明が解決しようとする課題】液晶表示装置を携帯機
器や携帯端末として利用するためには、高精度な電圧出
力や高速駆動能力だけでなく消費電力を小さくすること
も必要となる。
器や携帯端末として利用するためには、高精度な電圧出
力や高速駆動能力だけでなく消費電力を小さくすること
も必要となる。
【０００６】しかしながら第１の従来例（図１４）の場
合、抵抗ストリング１Ａ内の各接続端子より階調電圧を
出力するので階調電圧に応じて出力インピーダンスが異
なる。この場合駆動速度はデータ線負荷および抵抗スト
リング１Ａの出力インピーダンスによる遅延の時定数で
決まるので、任意の階調に対してデータ線を高速に駆動
するためには、階調電圧を生成する抵抗ストリング１Ａ
の抵抗値を小さくして遅延の時定数を小さくする必要が
ある。しかしながら抵抗ストリング１Ａの抵抗値を小さ
くすると、電源電圧が一定の場合は抵抗ストリング１Ａ
に流れる電流が大きくなり、駆動回路における消費電力
が増大するという課題がある。
合、抵抗ストリング１Ａ内の各接続端子より階調電圧を
出力するので階調電圧に応じて出力インピーダンスが異
なる。この場合駆動速度はデータ線負荷および抵抗スト
リング１Ａの出力インピーダンスによる遅延の時定数で
決まるので、任意の階調に対してデータ線を高速に駆動
するためには、階調電圧を生成する抵抗ストリング１Ａ
の抵抗値を小さくして遅延の時定数を小さくする必要が
ある。しかしながら抵抗ストリング１Ａの抵抗値を小さ
くすると、電源電圧が一定の場合は抵抗ストリング１Ａ
に流れる電流が大きくなり、駆動回路における消費電力
が増大するという課題がある。
【０００７】一方、第２の従来例（図１６）の場合、抵
抗ストリング１Ａに流す電流とデータ線の充放電による
電力消費以外にオペアンプの内部電流による電力消費を
生じるので、データ線数の多い高精細パネルではその消
費電力は無視できない大きさになる。またオペアンプは
トランジスタの特性ばらつきに起因するオフセットがあ
るため、出力電圧精度にばらつきを生じる場合がある。
抗ストリング１Ａに流す電流とデータ線の充放電による
電力消費以外にオペアンプの内部電流による電力消費を
生じるので、データ線数の多い高精細パネルではその消
費電力は無視できない大きさになる。またオペアンプは
トランジスタの特性ばらつきに起因するオフセットがあ
るため、出力電圧精度にばらつきを生じる場合がある。
【０００８】第３の従来例（図１７）では、抵抗素子群
に流す電流とデータ線負荷の充放電による電力消費があ
るが、ＭＯＳトランジスタによりインピーダンス変換を
行っているので抵抗素子群に流す電流を抑えることがで
き、比較的消費電力は小さい。しかしＭＯＳトランジス
タのしきい値電圧ばらつきによって出力電圧がばらつく
のを防ぐため、抵抗素子群の両端に電圧制御回路や電流
制御回路を接続しており、そのため駆動回路の構成が複
雑になるという課題がある。
に流す電流とデータ線負荷の充放電による電力消費があ
るが、ＭＯＳトランジスタによりインピーダンス変換を
行っているので抵抗素子群に流す電流を抑えることがで
き、比較的消費電力は小さい。しかしＭＯＳトランジス
タのしきい値電圧ばらつきによって出力電圧がばらつく
のを防ぐため、抵抗素子群の両端に電圧制御回路や電流
制御回路を接続しており、そのため駆動回路の構成が複
雑になるという課題がある。
【０００９】このように従来の液晶表示装置の駆動回路
では、データ線数の多い高精細パネルに対して簡単な回
路構成で高精度な電圧出力、高速駆動、低消費電力を同
時に実現することは難しかった。
では、データ線数の多い高精細パネルに対して簡単な回
路構成で高精度な電圧出力、高速駆動、低消費電力を同
時に実現することは難しかった。
【００１０】本発明の目的は、簡単な回路構成で高精度
な電圧出力、高速駆動、低消費電力を同時に実現する液
晶表示装置の駆動回路を提供することにある。
な電圧出力、高速駆動、低消費電力を同時に実現する液
晶表示装置の駆動回路を提供することにある。
【００１１】
【課題を解決するための手段】本発明の第１の液晶表示
装置の駆動回路は、複数の電圧を生成する多値電圧出力
手段と、多値電圧生成手段で生成された電圧の中から駆
動に必要な電圧を選択する選択回路と、選択回路で生成
された電圧を入力して所望の電圧を駆動回路出力端子に
出力する出力回路を含む、液晶表示装置の駆動回路にお
いて、出力回路は、選択回路で選択された出力電圧を入
力する出力回路入力端子と、駆動回路出力端子と、第１
の電圧源と、第２の電圧源と、出力回路入力端子と駆動
回路出力端子の間に接続された第１のスイッチと、ドレ
インが第１の電圧源に、ゲートが出力回路入力端子に、
ソースが駆動回路出力端子に接続されたトランジスタ
と、駆動回路出力端子と第２の電圧源の間に接続された
第２のスイッチを含む。
装置の駆動回路は、複数の電圧を生成する多値電圧出力
手段と、多値電圧生成手段で生成された電圧の中から駆
動に必要な電圧を選択する選択回路と、選択回路で生成
された電圧を入力して所望の電圧を駆動回路出力端子に
出力する出力回路を含む、液晶表示装置の駆動回路にお
いて、出力回路は、選択回路で選択された出力電圧を入
力する出力回路入力端子と、駆動回路出力端子と、第１
の電圧源と、第２の電圧源と、出力回路入力端子と駆動
回路出力端子の間に接続された第１のスイッチと、ドレ
インが第１の電圧源に、ゲートが出力回路入力端子に、
ソースが駆動回路出力端子に接続されたトランジスタ
と、駆動回路出力端子と第２の電圧源の間に接続された
第２のスイッチを含む。
【００１２】本発明の実施態様によれば、出力回路は、
第１のスイッチおよび第２のスイッチが制御されること
により、第２の電圧源により駆動回路出力端子を所定の
電圧にプリチャージする第１の駆動期間と、トランジス
タをソースホロワとして動作させて駆動回路出力端子に
電圧を出力する第２の駆動期間と、出力回路入力端子の
電圧を前記第１のスイッチを介して駆動回路出力端子に
直接出力する第３の駆動期間の３段階の駆動期間を有す
る。
第１のスイッチおよび第２のスイッチが制御されること
により、第２の電圧源により駆動回路出力端子を所定の
電圧にプリチャージする第１の駆動期間と、トランジス
タをソースホロワとして動作させて駆動回路出力端子に
電圧を出力する第２の駆動期間と、出力回路入力端子の
電圧を前記第１のスイッチを介して駆動回路出力端子に
直接出力する第３の駆動期間の３段階の駆動期間を有す
る。
【００１３】本発明の第２の液晶表示装置の駆動回路
は、複数の電圧を生成する多値電圧生成手段と、多値電
圧生成手段で生成された電圧の中から駆動に必要な電圧
を選択する選択回路と、選択回路で選択された電圧を入
力して所望の電圧を駆動回路出力端子に出力する出力回
路を含む、液晶表示装置の駆動回路において、出力回路
は、選択回路で選択された電圧を入力する出力回路入力
端子と、駆動回路出力端子と、第１の電圧源と、第２の
電圧源と、出力回路入力端子と駆動回路出力端子の間に
接続されたスイッチと、ドレインが第１の電圧源に、ゲ
ートが出力回路入力端子に、ソースが選択電圧出力端子
に接続されたｎチャネル型トランジスタと、ドレインが
第２の電圧源に、ゲートが出力回路入力端子に、ソース
が駆動回路出力端子に接続されたｐチャネル型トランジ
スタを含む。
は、複数の電圧を生成する多値電圧生成手段と、多値電
圧生成手段で生成された電圧の中から駆動に必要な電圧
を選択する選択回路と、選択回路で選択された電圧を入
力して所望の電圧を駆動回路出力端子に出力する出力回
路を含む、液晶表示装置の駆動回路において、出力回路
は、選択回路で選択された電圧を入力する出力回路入力
端子と、駆動回路出力端子と、第１の電圧源と、第２の
電圧源と、出力回路入力端子と駆動回路出力端子の間に
接続されたスイッチと、ドレインが第１の電圧源に、ゲ
ートが出力回路入力端子に、ソースが選択電圧出力端子
に接続されたｎチャネル型トランジスタと、ドレインが
第２の電圧源に、ゲートが出力回路入力端子に、ソース
が駆動回路出力端子に接続されたｐチャネル型トランジ
スタを含む。
【００１４】本発明の実施態様によれば、出力回路は、
スイッチが制御されることにより、ｎチャネル型トラン
ジスタまたはｐチャネル型トランジスタをソースホロワ
として動作させて駆動回路出力端子に電圧を出力する第
１の駆動期間と、出力回路入力端子の電圧をスイッチを
介して駆動回路出力端子に直接出力する第２の駆動期間
の２段階の駆動期間を有する。
スイッチが制御されることにより、ｎチャネル型トラン
ジスタまたはｐチャネル型トランジスタをソースホロワ
として動作させて駆動回路出力端子に電圧を出力する第
１の駆動期間と、出力回路入力端子の電圧をスイッチを
介して駆動回路出力端子に直接出力する第２の駆動期間
の２段階の駆動期間を有する。
【００１５】本発明の実施態様によれば、多値電圧生成
手段は、第３の電圧源と、第４の電圧源と、第３の電圧
源と第４の電圧源の間に接続された抵抗素子群からなる
分圧回路である。
手段は、第３の電圧源と、第４の電圧源と、第３の電圧
源と第４の電圧源の間に接続された抵抗素子群からなる
分圧回路である。
【００１６】本発明の実施態様によれば、多値電圧生成
手段は、ｎ個の電圧Ｖｋ（ｋ＝１，２，…ｎ）および電
圧Ｖｋから電圧Ｖｏｋだけずれたｎ個の補助電圧Ｖｋ＋
Ｖｏｋ（ｋ＝１，２，…，ｎ）を生成する手段と、ｎ個
の電圧Ｖｋまたはｎ個の補助電圧Ｖｋ＋Ｖｏｋが出力さ
れる多値電圧生成手段出力端子と、ｎ個の電圧Ｖｋの多
値電圧生成手段出力端子への出力を制御する第１のスイ
ッチ群と、ｎ個の補助電圧Ｖｋ＋Ｖｏｋの多値電圧生成
手段出力端子の出力を制御する第２のスイッチ群を含
む。
手段は、ｎ個の電圧Ｖｋ（ｋ＝１，２，…ｎ）および電
圧Ｖｋから電圧Ｖｏｋだけずれたｎ個の補助電圧Ｖｋ＋
Ｖｏｋ（ｋ＝１，２，…，ｎ）を生成する手段と、ｎ個
の電圧Ｖｋまたはｎ個の補助電圧Ｖｋ＋Ｖｏｋが出力さ
れる多値電圧生成手段出力端子と、ｎ個の電圧Ｖｋの多
値電圧生成手段出力端子への出力を制御する第１のスイ
ッチ群と、ｎ個の補助電圧Ｖｋ＋Ｖｏｋの多値電圧生成
手段出力端子の出力を制御する第２のスイッチ群を含
む。
【００１７】次に、本発明の作用を説明する。なお、説
明を簡単にするために、多値電圧生成手段は抵抗素子を
直列接続した抵抗ストリングで構成し、抵抗ストリング
内の各接続端子より電圧を生成する簡単な構成の場合に
ついて説明する。また、選択回路で選択して出力回路に
入力する任意の階調電圧をＶｋ、出力回路のｎチャネル
型トランジスタのしきい値電圧をＶｔ、ｐチャネル型ト
ランジスタのしきい値電圧をＶＴとする。そして駆動回
路出力端子にデータ線負荷を接続し、このデータ線負荷
を駆動する場合について説明する。
明を簡単にするために、多値電圧生成手段は抵抗素子を
直列接続した抵抗ストリングで構成し、抵抗ストリング
内の各接続端子より電圧を生成する簡単な構成の場合に
ついて説明する。また、選択回路で選択して出力回路に
入力する任意の階調電圧をＶｋ、出力回路のｎチャネル
型トランジスタのしきい値電圧をＶｔ、ｐチャネル型ト
ランジスタのしきい値電圧をＶＴとする。そして駆動回
路出力端子にデータ線負荷を接続し、このデータ線負荷
を駆動する場合について説明する。
【００１８】まず、第１の液晶表示装置の駆動回路につ
いて説明する。第１の駆動期間では、出力回路の第１の
スイッチおよび第２のスイッチをオンにすると、第１の
トランジスタのゲートとソースが同電位となるため第１
のトランジスタはオフ状態となり、第２の電圧源により
データ線負荷は所定の電圧にプリチャージされる。そし
て第２の駆動期間で第１のスイッチおよび第２のスイッ
チをオフすると、選択回路で選択した階調電圧Ｖｋは第
１のトランジスタのゲートにバイアスされ、ソースから
電圧（Ｖｋ−ＶＴ）が駆動回路の出力端子を介してデー
タ線負荷に出力される。このとき第１のトランジスタは
ソースホロワとなっており、インピーダンス変換により
第１の電圧源より電荷が供給され、データ線負荷を電圧
（Ｖｋ−ＶＴ）付近まで高速に駆動することができる。
第３の駆動期間では第１のスイッチをオン、第２のスイ
ッチをオフにすると、第１のトランジスタはオフし、階
調電圧Ｖｋが第１のスイッチを介してデータ線に直接出
力される。このとき抵抗ストリングで生成された電圧が
直接データ線負荷に出力されるので、第３の駆動期間に
おける駆動速度は抵抗ストリングの出力インピーダンス
に依存する。抵抗ストリングの場合には、階調電圧に応
じて出力インピーダンスが異なり、第３の駆動期間にお
ける駆動速度はデータ線負荷および抵抗ストリングの出
力インピーダンスによる遅延の時定数で決まる。しかし
第３の駆動期間ではしきい値電圧ＶＴ程度の電圧差を駆
動するだけであり、遅延の時定数が比較的大きくても必
要な出力電圧精度に短時間で到達する。そのため抵抗ス
トリングの抵抗値を比較的大きくして抵抗ストリングに
流す電流を抑えることができ、駆動回路の消費電力を低
減することができる。このように３段階の駆動期間を設
けて１出力期間を駆動することにより、１出力期間全体
としては高速に駆動することができ、多値電圧生成手段
より出力される電圧を直接出力することにより高精度な
階調電圧をデータ線負荷に出力することができる。また
簡単な構成で駆動回路を実現でき、低い消費電力で駆動
することができる。
いて説明する。第１の駆動期間では、出力回路の第１の
スイッチおよび第２のスイッチをオンにすると、第１の
トランジスタのゲートとソースが同電位となるため第１
のトランジスタはオフ状態となり、第２の電圧源により
データ線負荷は所定の電圧にプリチャージされる。そし
て第２の駆動期間で第１のスイッチおよび第２のスイッ
チをオフすると、選択回路で選択した階調電圧Ｖｋは第
１のトランジスタのゲートにバイアスされ、ソースから
電圧（Ｖｋ−ＶＴ）が駆動回路の出力端子を介してデー
タ線負荷に出力される。このとき第１のトランジスタは
ソースホロワとなっており、インピーダンス変換により
第１の電圧源より電荷が供給され、データ線負荷を電圧
（Ｖｋ−ＶＴ）付近まで高速に駆動することができる。
第３の駆動期間では第１のスイッチをオン、第２のスイ
ッチをオフにすると、第１のトランジスタはオフし、階
調電圧Ｖｋが第１のスイッチを介してデータ線に直接出
力される。このとき抵抗ストリングで生成された電圧が
直接データ線負荷に出力されるので、第３の駆動期間に
おける駆動速度は抵抗ストリングの出力インピーダンス
に依存する。抵抗ストリングの場合には、階調電圧に応
じて出力インピーダンスが異なり、第３の駆動期間にお
ける駆動速度はデータ線負荷および抵抗ストリングの出
力インピーダンスによる遅延の時定数で決まる。しかし
第３の駆動期間ではしきい値電圧ＶＴ程度の電圧差を駆
動するだけであり、遅延の時定数が比較的大きくても必
要な出力電圧精度に短時間で到達する。そのため抵抗ス
トリングの抵抗値を比較的大きくして抵抗ストリングに
流す電流を抑えることができ、駆動回路の消費電力を低
減することができる。このように３段階の駆動期間を設
けて１出力期間を駆動することにより、１出力期間全体
としては高速に駆動することができ、多値電圧生成手段
より出力される電圧を直接出力することにより高精度な
階調電圧をデータ線負荷に出力することができる。また
簡単な構成で駆動回路を実現でき、低い消費電力で駆動
することができる。
【００１９】第２の液晶表示装置の駆動回路について
は、第１の駆動期間および第２の駆動期間の作用は第１
の液晶表示装置の駆動回路における第２の駆動期間およ
び第３の駆動期間の作用と同様である。なお第２の液晶
表示装置の駆動回路ではプリチャージは必要ない。その
理由は、第１の駆動期間において出力電圧が前出力期間
における出力電圧よりも高い場合はｎチャネル型トラン
ジスタが動作し、出力電圧が前出力期間における出力電
圧よりも低い場合はｐチャネル型トランジスタが動作す
るためである。したがって２段階の駆動期間を設けて１
出力期間を駆動することにより、１出力期間全体として
は高速に駆動することができ、抵抗ストリングで生成さ
れた電圧を直接出力することにより高精度な階調電圧を
データ線負荷に出力することができる。また、簡単な構
成で駆動回路を実現でき、低い消費電力で駆動すること
ができる。
は、第１の駆動期間および第２の駆動期間の作用は第１
の液晶表示装置の駆動回路における第２の駆動期間およ
び第３の駆動期間の作用と同様である。なお第２の液晶
表示装置の駆動回路ではプリチャージは必要ない。その
理由は、第１の駆動期間において出力電圧が前出力期間
における出力電圧よりも高い場合はｎチャネル型トラン
ジスタが動作し、出力電圧が前出力期間における出力電
圧よりも低い場合はｐチャネル型トランジスタが動作す
るためである。したがって２段階の駆動期間を設けて１
出力期間を駆動することにより、１出力期間全体として
は高速に駆動することができ、抵抗ストリングで生成さ
れた電圧を直接出力することにより高精度な階調電圧を
データ線負荷に出力することができる。また、簡単な構
成で駆動回路を実現でき、低い消費電力で駆動すること
ができる。
【００２０】第１の従来例と比較した場合、本発明は抵
抗ストリングに流す電流を抑えても高速駆動が可能なの
で、第１の従来例より消費電力を低減することができ
る。また第２の従来例と比較した場合も、本発明はオペ
アンプの内部電流のような電力損失がないので、第２の
従来例よりも低消費電力が可能である。また本発明は多
値電圧出力手段の出力電圧を直接データ線負荷に出力し
ており、第２の従来例のようなオペアンプのオフセット
による出力電圧のばらつきがなく、高精度な電圧をデー
タ線負荷に出力することができる。第３の従来例と比較
した場合は、本発明はトランジスタのしきい値電圧ばら
つきを補正するような補正回路は必要なく、回路構成が
簡単で設計が容易である。
抗ストリングに流す電流を抑えても高速駆動が可能なの
で、第１の従来例より消費電力を低減することができ
る。また第２の従来例と比較した場合も、本発明はオペ
アンプの内部電流のような電力損失がないので、第２の
従来例よりも低消費電力が可能である。また本発明は多
値電圧出力手段の出力電圧を直接データ線負荷に出力し
ており、第２の従来例のようなオペアンプのオフセット
による出力電圧のばらつきがなく、高精度な電圧をデー
タ線負荷に出力することができる。第３の従来例と比較
した場合は、本発明はトランジスタのしきい値電圧ばら
つきを補正するような補正回路は必要なく、回路構成が
簡単で設計が容易である。
【００２１】
【発明の実施の形態】次に、本発明の実施の形態を図面
を参照して説明する。
を参照して説明する。
【００２２】図１は本発明の第１の実施の形態の液晶表
示装置の駆動回路の構成図である。
示装置の駆動回路の構成図である。
【００２３】本実施形態の、液晶表示装置の駆動回路
は、複数の電圧Ｖ1 ，Ｖ2 ，・・・，Ｖn を出力する多
値電圧生成回路１と、多値電圧生成回路の生成電圧Ｖ1
〜Ｖnから駆動に必要な電圧を選択する選択回路３と、
選択回路３で選択された電圧を入力して所望の電圧を駆
動回路出力端子９を介して１データ線負荷５に出力する
出力回路４で構成されている。
は、複数の電圧Ｖ1 ，Ｖ2 ，・・・，Ｖn を出力する多
値電圧生成回路１と、多値電圧生成回路の生成電圧Ｖ1
〜Ｖnから駆動に必要な電圧を選択する選択回路３と、
選択回路３で選択された電圧を入力して所望の電圧を駆
動回路出力端子９を介して１データ線負荷５に出力する
出力回路４で構成されている。
【００２４】多値電圧生成回路１は抵抗素子を直列接続
した抵抗ストリングで構成され、抵抗ストリング内の各
接続端子からデータドライバの複数の出力に共通な階調
電圧線群２に階調電圧を出力する。そして選択回路３で
任意の階調を選択し、出力回路４より１データ線負荷５
に階調電圧を出力して一定期間電圧を保持する。なお、
図１では選択回路３および出力回路４は１データ線の駆
動に必要な構成部分のみ示す。多数のデータ線に出力す
る場合は、各データ線ごと選択回路３および出力回路４
を設ける。出力回路４は出力回路入力端子８と駆動回路
出力端子９とｐチャネル型ＭＯＳトランジスタ（以後Ｐ
ＭＯＳトランジスタと称す）１１とスイッチ１２および
スイッチ１３で構成される。ＰＭＯＳトランジスタ１１
のドレインは接地され、ゲートは出力回路入力端子８
に、ソースは駆動回路出力端子９に接続されている。ス
イッチ１２は出力回路入力端子８と駆動回路出力端子９
の間に接続され、スイッチ１３は駆動回路出力端子９と
電圧源ＶＣＣの間に接続されている。
した抵抗ストリングで構成され、抵抗ストリング内の各
接続端子からデータドライバの複数の出力に共通な階調
電圧線群２に階調電圧を出力する。そして選択回路３で
任意の階調を選択し、出力回路４より１データ線負荷５
に階調電圧を出力して一定期間電圧を保持する。なお、
図１では選択回路３および出力回路４は１データ線の駆
動に必要な構成部分のみ示す。多数のデータ線に出力す
る場合は、各データ線ごと選択回路３および出力回路４
を設ける。出力回路４は出力回路入力端子８と駆動回路
出力端子９とｐチャネル型ＭＯＳトランジスタ（以後Ｐ
ＭＯＳトランジスタと称す）１１とスイッチ１２および
スイッチ１３で構成される。ＰＭＯＳトランジスタ１１
のドレインは接地され、ゲートは出力回路入力端子８
に、ソースは駆動回路出力端子９に接続されている。ス
イッチ１２は出力回路入力端子８と駆動回路出力端子９
の間に接続され、スイッチ１３は駆動回路出力端子９と
電圧源ＶＣＣの間に接続されている。
【００２５】図２は図１の回路構成における第１の駆動
例を示し、２出力期間の出力波形図、表１はそのときの
各スイッチの状態を示す表である。
例を示し、２出力期間の出力波形図、表１はそのときの
各スイッチの状態を示す表である。
【００２６】
【表１】
【００２７】以下これに基づいて駆動方法を簡単に説明
する。なお、以下の説明においてＰＭＯＳトランジスタ
１１のしきい値電圧をＶＴとし、電圧源ＶＣＣの電圧Ｖ
ＣＣをＶＣＣ＞Ｖ1とする。期間Ｔ1 ではスイッチ１３
をオンにして、まず１データ線負荷５を電圧ＶＣＣにプ
リチャージする。このときスイッチ１２をオンにし、Ｐ
ＭＯＳトランジスタ１１をオフさせておく。また、電圧
ＶＣＣから階調電圧線群２へ電流が逆流しないように選
択回路３のスイッチＳ1〜Ｓnを全てオフにする。以後こ
の期間をプリチャージ期間と記す。次に、期間Ｔ2 では
選択回路３においてスイッチＳ1のみオンとして階調電
圧Ｖ１を選択する。そしてＰＭＯＳトランジスタ１１の
ゲートに電圧Ｖ１がバイアスされた状態で、スイッチ１
２、ＰＭＯＳスイッチ１３ともオフにするとＰＭＯＳト
ランジスタ１１がオンとなり、１データ線負荷５にチャ
ージされていた電荷がトランジスタ１１のドレインの接
地面に放電され、１データ線負荷５の電圧はＶＣＣから
急速に低下して電圧（Ｖ１−ＶＴ）に近づく。以後この
ようにＭＯＳトランジスタをソースホロワ動作して１デ
ータ線負荷５を駆動する期間をトランジスタ駆動期間と
記す。次に、期間Ｔ 3 でスイッチ１２をオンにすると、
ＰＭＯＳトランジスタ１１はオフし、階調電圧Ｖ１をス
イッチ１２を介して直接１データ線負荷５に出力して１
出力期間を終了する。以後このように選択回路３の出力
を直接１データ線負荷５に出力する期間を直接駆動期間
と記す。次の出力期間Ｔ4 〜Ｔ6 についても同様に、Ｔ
4 のプリチャージ期間では１データ線負荷５を電圧ＶＣ
Ｃにプリチャージし、Ｔ5 のトランジスタ駆動期間で階
調電圧Ｖｎを選択して１データ線負荷５に電圧（Ｖｎ−
ＶＴ）を出力し、Ｔ6 の直接駆動期間で階調電圧Ｖｎを
直接１データ線負荷５に出力する。
する。なお、以下の説明においてＰＭＯＳトランジスタ
１１のしきい値電圧をＶＴとし、電圧源ＶＣＣの電圧Ｖ
ＣＣをＶＣＣ＞Ｖ1とする。期間Ｔ1 ではスイッチ１３
をオンにして、まず１データ線負荷５を電圧ＶＣＣにプ
リチャージする。このときスイッチ１２をオンにし、Ｐ
ＭＯＳトランジスタ１１をオフさせておく。また、電圧
ＶＣＣから階調電圧線群２へ電流が逆流しないように選
択回路３のスイッチＳ1〜Ｓnを全てオフにする。以後こ
の期間をプリチャージ期間と記す。次に、期間Ｔ2 では
選択回路３においてスイッチＳ1のみオンとして階調電
圧Ｖ１を選択する。そしてＰＭＯＳトランジスタ１１の
ゲートに電圧Ｖ１がバイアスされた状態で、スイッチ１
２、ＰＭＯＳスイッチ１３ともオフにするとＰＭＯＳト
ランジスタ１１がオンとなり、１データ線負荷５にチャ
ージされていた電荷がトランジスタ１１のドレインの接
地面に放電され、１データ線負荷５の電圧はＶＣＣから
急速に低下して電圧（Ｖ１−ＶＴ）に近づく。以後この
ようにＭＯＳトランジスタをソースホロワ動作して１デ
ータ線負荷５を駆動する期間をトランジスタ駆動期間と
記す。次に、期間Ｔ 3 でスイッチ１２をオンにすると、
ＰＭＯＳトランジスタ１１はオフし、階調電圧Ｖ１をス
イッチ１２を介して直接１データ線負荷５に出力して１
出力期間を終了する。以後このように選択回路３の出力
を直接１データ線負荷５に出力する期間を直接駆動期間
と記す。次の出力期間Ｔ4 〜Ｔ6 についても同様に、Ｔ
4 のプリチャージ期間では１データ線負荷５を電圧ＶＣ
Ｃにプリチャージし、Ｔ5 のトランジスタ駆動期間で階
調電圧Ｖｎを選択して１データ線負荷５に電圧（Ｖｎ−
ＶＴ）を出力し、Ｔ6 の直接駆動期間で階調電圧Ｖｎを
直接１データ線負荷５に出力する。
【００２８】このような駆動方法を行うことにより、ト
ランジスタ駆動期間では、ＰＭＯＳトランジスタ１１が
ソースホロワとなっているので階調に依存せず低インピ
ーダンスで高速に駆動することができ、直接駆動期間で
は選択回路３の出力を１データ線負荷５へ直接出力する
ことにより高精度な電圧を出力することができる。ただ
し、直接駆動期間は階調電圧により出力インピーダンス
が異なるので、その駆動速度は１データ線負荷５の抵抗
や容量と抵抗ストリングの出力インピーダンスにより決
まる遅延の時定数に依存するが、直接駆動期間ではしき
い値電圧ＶＴの電圧差を駆動するだけでよく、時定数が
比較的大きくても必要な出力電圧精度に短時間で到達す
る。そのため抵抗ストリングの抵抗値を大きくしても１
出力期間全体では高速に駆動することができる。すなわ
ち本実施形態では抵抗ストリングに流れる電流を抑え、
駆動回路全体の消費電力を低減することができる。な
お、トランジスタ駆動期間において任意の階調電圧Ｖｋ
が（ＶＣＣ−Ｖｋ）＜−ＶＴの場合、トランジスタ１１
はオフしたままとなるが、直接駆動期間において駆動す
る電圧差はしきい値電圧ＶＴ以下になっているので、直
接駆動期間だけで高速に駆動することができる。また、
本実施形態を多出力のデータドライバＩＣに用いた場
合、ＩＣ間やＩＣ内のＰＭＯＳトランジスタのしきい値
電圧にばらつきが生じても、データ線の出力電圧は抵抗
ストリングを構成する抵抗素子の抵抗比によって決まる
ため、しきい値電圧のばらつきには何ら依存せず高精度
な電圧出力が可能である。このように本実施形態では、
簡単な回路構成で高精度な電圧出力、高速駆動、低消費
電力を同時に実現することができる。
ランジスタ駆動期間では、ＰＭＯＳトランジスタ１１が
ソースホロワとなっているので階調に依存せず低インピ
ーダンスで高速に駆動することができ、直接駆動期間で
は選択回路３の出力を１データ線負荷５へ直接出力する
ことにより高精度な電圧を出力することができる。ただ
し、直接駆動期間は階調電圧により出力インピーダンス
が異なるので、その駆動速度は１データ線負荷５の抵抗
や容量と抵抗ストリングの出力インピーダンスにより決
まる遅延の時定数に依存するが、直接駆動期間ではしき
い値電圧ＶＴの電圧差を駆動するだけでよく、時定数が
比較的大きくても必要な出力電圧精度に短時間で到達す
る。そのため抵抗ストリングの抵抗値を大きくしても１
出力期間全体では高速に駆動することができる。すなわ
ち本実施形態では抵抗ストリングに流れる電流を抑え、
駆動回路全体の消費電力を低減することができる。な
お、トランジスタ駆動期間において任意の階調電圧Ｖｋ
が（ＶＣＣ−Ｖｋ）＜−ＶＴの場合、トランジスタ１１
はオフしたままとなるが、直接駆動期間において駆動す
る電圧差はしきい値電圧ＶＴ以下になっているので、直
接駆動期間だけで高速に駆動することができる。また、
本実施形態を多出力のデータドライバＩＣに用いた場
合、ＩＣ間やＩＣ内のＰＭＯＳトランジスタのしきい値
電圧にばらつきが生じても、データ線の出力電圧は抵抗
ストリングを構成する抵抗素子の抵抗比によって決まる
ため、しきい値電圧のばらつきには何ら依存せず高精度
な電圧出力が可能である。このように本実施形態では、
簡単な回路構成で高精度な電圧出力、高速駆動、低消費
電力を同時に実現することができる。
【００２９】また、図２では電圧源ＶＣＣが一定の場合
を示したが、出力期間ごとに電圧ＶＣＣのレベルを変え
ることも可能である。図３は出力期間ごとに電圧源ＶＣ
Ｃの電圧を変化させる第２の駆動例である。図３は電圧
源ＶＣＣの電圧をＶＣＣ１、ＶＣＣ２と変化させ、図２
と同様のスイッチ制御を行ったときの出力波形図であ
る。ただし、ＶＣＣ１＞Ｖ1＞ＶＣＣ２＞Ｖnとした。
を示したが、出力期間ごとに電圧ＶＣＣのレベルを変え
ることも可能である。図３は出力期間ごとに電圧源ＶＣ
Ｃの電圧を変化させる第２の駆動例である。図３は電圧
源ＶＣＣの電圧をＶＣＣ１、ＶＣＣ２と変化させ、図２
と同様のスイッチ制御を行ったときの出力波形図であ
る。ただし、ＶＣＣ１＞Ｖ1＞ＶＣＣ２＞Ｖnとした。
【００３０】また、本実施形態において、トランジスタ
１１のしきい値電圧ＶＴの絶対値は小さいほど効果的で
ある。しきい値電圧の絶対値の小さいトランジスタを用
いると、直接駆動期間に駆動しなければならない電圧差
が小さくなり駆動速度が速くなるため、必要な駆動速度
の限度内で抵抗ストリングに流す電流を抑えて消費電力
を下げることができる。
１１のしきい値電圧ＶＴの絶対値は小さいほど効果的で
ある。しきい値電圧の絶対値の小さいトランジスタを用
いると、直接駆動期間に駆動しなければならない電圧差
が小さくなり駆動速度が速くなるため、必要な駆動速度
の限度内で抵抗ストリングに流す電流を抑えて消費電力
を下げることができる。
【００３１】図４は本発明の第２の実施の形態の液晶表
示装置の駆動回路の構成図である。本実施形態は図１に
おいてＰＭＯＳトランジスタ１１をｎチャネル型ＭＯＳ
トランジスタ（以後ＮＭＯＳトランジスタと称す）１４
に置き換え、そのドレインを電圧源ＶＤＤに接続したも
のである。
示装置の駆動回路の構成図である。本実施形態は図１に
おいてＰＭＯＳトランジスタ１１をｎチャネル型ＭＯＳ
トランジスタ（以後ＮＭＯＳトランジスタと称す）１４
に置き換え、そのドレインを電圧源ＶＤＤに接続したも
のである。
【００３２】図５は図４の回路構成における第１の駆動
例を示す、データ線負荷５への２出力期間の出力波形
図、表２はそのときの各スイッチの状態を示す表であ
る。
例を示す、データ線負荷５への２出力期間の出力波形
図、表２はそのときの各スイッチの状態を示す表であ
る。
【００３３】
【表２】
【００３４】駆動方法は図２と同様で、Ｔ1 およびＴ4
はプリチャージ期間、Ｔ2 およびＴ 5 はトランジスタ駆
動期間、Ｔ3 およびＴ6 は選択回路３の出力を直接デー
タ線負荷５に出力する直接駆動期間である。このような
駆動を行うことにより、第１の実施形態と同様に簡単な
回路構成で高精度な電圧出力、高速駆動、低消費電力を
同時に実現することができる。
はプリチャージ期間、Ｔ2 およびＴ 5 はトランジスタ駆
動期間、Ｔ3 およびＴ6 は選択回路３の出力を直接デー
タ線負荷５に出力する直接駆動期間である。このような
駆動を行うことにより、第１の実施形態と同様に簡単な
回路構成で高精度な電圧出力、高速駆動、低消費電力を
同時に実現することができる。
【００３５】図６は本発明の第３の実施の形態の液晶表
示装置の駆動回路の構成図である。
示装置の駆動回路の構成図である。
【００３６】本実施形態は出力回路４のみが第１、第２
の実施形態と異なり、出力回路４は出力回路入力端子８
と駆動回路出力端子９とスイッチ１２とＮＭＯＳトラン
ジスタ１５とＰＭＯＳトランジスタ１６で構成される。
スイッチ１２は、第１、第２の実施形態と同様に出力回
路入力端子８と駆動回路出力端子９の間に接続され、Ｎ
ＭＯＳトランジスタ１５のドレインを電圧源ＶＤＤに、
ゲートを出力回路入力端子８に、ソースを駆動回路出力
端子９に接続し、ＰＭＯＳトランジスタ１６のドレイン
を接地に、ゲートを出力回路入力端子８に、ソースを駆
動回路出力端子９に接続したものである。
の実施形態と異なり、出力回路４は出力回路入力端子８
と駆動回路出力端子９とスイッチ１２とＮＭＯＳトラン
ジスタ１５とＰＭＯＳトランジスタ１６で構成される。
スイッチ１２は、第１、第２の実施形態と同様に出力回
路入力端子８と駆動回路出力端子９の間に接続され、Ｎ
ＭＯＳトランジスタ１５のドレインを電圧源ＶＤＤに、
ゲートを出力回路入力端子８に、ソースを駆動回路出力
端子９に接続し、ＰＭＯＳトランジスタ１６のドレイン
を接地に、ゲートを出力回路入力端子８に、ソースを駆
動回路出力端子９に接続したものである。
【００３７】図７は図６の回路構成における駆動例を示
すもので、２出力期間の出力波形図、表３はそのときの
各スイッチの状態を示す表である。
すもので、２出力期間の出力波形図、表３はそのときの
各スイッチの状態を示す表である。
【００３８】
【表３】
【００３９】以下これに基づいて駆動方法を簡単に説明
する。なお、ＮＭＯＳトランジスタ１５およびＰＭＯＳ
トランジスタ１６のしきい値電圧をそれぞれＶｔおよび
ＶＴとする。Ｔ1 はトランジスタ駆動期間で、スイッチ
１２をオフし、選択回路３でスイッチＳ1のみオンとし
て階調電圧Ｖ１を選択し、ＮＭＯＳトランジスタ１５お
よびＰＭＯＳトランジスタ１６のゲートに電圧Ｖ１をバ
イアスする。このとき前出力期間に１データ線負荷５に
保持されていた電圧がＶ１より十分低電圧である場合は
ＮＭＯＳトランジスタ１５がオンとなり、ＰＭＯＳトラ
ンジスタ１６はオフする。そして１データ線負荷５の電
圧は急速に上昇して電圧（Ｖ１−Ｖｔ）に近づく。Ｔ2
は直接駆動期間で、スイッチ１２をオンにするとＮＭＯ
Ｓトランジスタ１５およびＰＭＯＳトランジスタ１６は
オフし、階調電圧Ｖ１を直接１データ線負荷５に出力し
て１出力期間を終了する。次の出力期間では、階調電圧
Ｖｎを選択回路３で選択すると、Ｔ3 のトランジスタ駆
動期間でＮＭＯＳトランジスタ１５がオフし、ＰＭＯＳ
トランジスタ１６がオンとなる。そして１データ線負荷
５の電圧は急速に低下して電圧（Ｖｎ−ＶＴ）に近づ
く。その後Ｔ4 の直接駆動期間でスイッチ１２をオンに
すると、ＮＭＯＳトランジスタ１５およびＰＭＯＳトラ
ンジスタ１６はオフし、階調電圧Ｖｎが直接１データ線
負荷５に出力される。
する。なお、ＮＭＯＳトランジスタ１５およびＰＭＯＳ
トランジスタ１６のしきい値電圧をそれぞれＶｔおよび
ＶＴとする。Ｔ1 はトランジスタ駆動期間で、スイッチ
１２をオフし、選択回路３でスイッチＳ1のみオンとし
て階調電圧Ｖ１を選択し、ＮＭＯＳトランジスタ１５お
よびＰＭＯＳトランジスタ１６のゲートに電圧Ｖ１をバ
イアスする。このとき前出力期間に１データ線負荷５に
保持されていた電圧がＶ１より十分低電圧である場合は
ＮＭＯＳトランジスタ１５がオンとなり、ＰＭＯＳトラ
ンジスタ１６はオフする。そして１データ線負荷５の電
圧は急速に上昇して電圧（Ｖ１−Ｖｔ）に近づく。Ｔ2
は直接駆動期間で、スイッチ１２をオンにするとＮＭＯ
Ｓトランジスタ１５およびＰＭＯＳトランジスタ１６は
オフし、階調電圧Ｖ１を直接１データ線負荷５に出力し
て１出力期間を終了する。次の出力期間では、階調電圧
Ｖｎを選択回路３で選択すると、Ｔ3 のトランジスタ駆
動期間でＮＭＯＳトランジスタ１５がオフし、ＰＭＯＳ
トランジスタ１６がオンとなる。そして１データ線負荷
５の電圧は急速に低下して電圧（Ｖｎ−ＶＴ）に近づ
く。その後Ｔ4 の直接駆動期間でスイッチ１２をオンに
すると、ＮＭＯＳトランジスタ１５およびＰＭＯＳトラ
ンジスタ１６はオフし、階調電圧Ｖｎが直接１データ線
負荷５に出力される。
【００４０】このような駆動方法を行うことにより、ト
ランジスタ駆動期間ではトランジスタがソースホロワと
なっているので階調に依存せず低インピーダンスで高速
に駆動することができ、直接駆動期間では選択回路３の
出力を１データ線負荷５へ直接出力することにより高精
度な電圧を出力することができる。なお、出力しようと
する電圧と前出力期間に保持されていた電圧との電位差
がＮＭＯＳトランジスタ１５またはＰＭＯＳトランジス
タ１６のしきい値電圧の絶対値より小さい場合は、Ｔ1
およびＴ3 のトランジスタ駆動期間においてＮＭＯＳト
ランジスタ１５およびＰＭＯＳトランジスタ１６の両方
ともオフする場合があるが、駆動する電圧差がしきい値
電圧以下となっているので直接駆動期間だけで十分高速
に駆動することができる。
ランジスタ駆動期間ではトランジスタがソースホロワと
なっているので階調に依存せず低インピーダンスで高速
に駆動することができ、直接駆動期間では選択回路３の
出力を１データ線負荷５へ直接出力することにより高精
度な電圧を出力することができる。なお、出力しようと
する電圧と前出力期間に保持されていた電圧との電位差
がＮＭＯＳトランジスタ１５またはＰＭＯＳトランジス
タ１６のしきい値電圧の絶対値より小さい場合は、Ｔ1
およびＴ3 のトランジスタ駆動期間においてＮＭＯＳト
ランジスタ１５およびＰＭＯＳトランジスタ１６の両方
ともオフする場合があるが、駆動する電圧差がしきい値
電圧以下となっているので直接駆動期間だけで十分高速
に駆動することができる。
【００４１】また、本実施形態では、第１の実施形態の
ようなプリチャージが必要なく、第１の実施形態よりも
省電力、高速駆動が可能である。その理由はトランジス
タ駆動期間において出力電圧が前出力期間における出力
電圧よりも高い場合はＮＭＯＳトランジスタ１５が動作
し、出力電圧が前出力期間における出力電圧よりも低い
場合はＰＭＯＳトランジスタ１６が動作するためであ
る。そして本実施形態においても、第１の実施形態で説
明したのと同様に、抵抗ストリングの抵抗値を大きくし
ても高速に駆動することができ、駆動回路全体の消費電
力を低減することができる。そしてまた本実施形態を多
出力のデータドライバＩＣに用いた場合も、ＩＣ間やＩ
Ｃ内のトランジスタのしきい値電圧にばらつきが生じて
も高精度な電圧出力が可能である。
ようなプリチャージが必要なく、第１の実施形態よりも
省電力、高速駆動が可能である。その理由はトランジス
タ駆動期間において出力電圧が前出力期間における出力
電圧よりも高い場合はＮＭＯＳトランジスタ１５が動作
し、出力電圧が前出力期間における出力電圧よりも低い
場合はＰＭＯＳトランジスタ１６が動作するためであ
る。そして本実施形態においても、第１の実施形態で説
明したのと同様に、抵抗ストリングの抵抗値を大きくし
ても高速に駆動することができ、駆動回路全体の消費電
力を低減することができる。そしてまた本実施形態を多
出力のデータドライバＩＣに用いた場合も、ＩＣ間やＩ
Ｃ内のトランジスタのしきい値電圧にばらつきが生じて
も高精度な電圧出力が可能である。
【００４２】なお、図６において、ＮＭＯＳトランジス
タ１５およびＰＭＯＳトランジスタ１６のドレインを電
圧一定の電圧源に接続したが、出力期間ごと電圧可変と
なる任意の電圧源に接続して用いることもできる。
タ１５およびＰＭＯＳトランジスタ１６のドレインを電
圧一定の電圧源に接続したが、出力期間ごと電圧可変と
なる任意の電圧源に接続して用いることもできる。
【００４３】このように、本実施形態では、簡単な回路
構成で高精度な電圧出力、高速駆動、低消費電力を同時
に実現することができる。
構成で高精度な電圧出力、高速駆動、低消費電力を同時
に実現することができる。
【００４４】図８は本発明の第４の実施形態の液晶表示
装置の駆動回路の構成図である。
装置の駆動回路の構成図である。
【００４５】本実施形態の駆動回路は、図１の駆動回路
を一部改良した回路で、選択回路３および出力回路４の
構成は図１と同様である。図８において、図１と異なる
構成部分について以下に説明する。多値電圧生成回路１
は抵抗素子を直列接続した抵抗ストリングで構成し、抵
抗ストリング内の２ｎ個（但しｎは自然数）の接続端子
よりｎ個の階調電圧および各階調電圧から所定の電圧だ
けずれたｎ個の補助電圧を出力する。ここで任意の階調
電圧をＶｋ（但しｋはｎ以下の自然数）、階調電圧Ｖｋ
から電圧Ｖｏｋ（但しｋはｎ以下の自然数）だけずれた
補助電圧を（Ｖｋ＋Ｖｏｋ）とし、階調電圧Ｖｋまたは
補助電圧（Ｖｋ＋Ｖｏｋ）を出力する階調電圧線をＬｋ
（但しｋはｎ以下の自然数）とする。なお、図８におい
てはＶｏｋ＜０とする。階調電圧Ｖｋおよび補助電圧
（Ｖｋ＋Ｖｏｋ）を生成する抵抗ストリング内の接続端
子それぞれと階調電圧線Ｌｋとの間にスイッチＳＷｋお
よびスイッチＳＷｏｋを接続し、これらのスイッチを制
御することにより階調電圧Ｖｋまたは電圧（Ｖｋ＋Ｖｏ
ｋ）を階調電圧線Ｌｋに出力できるように構成する。こ
れを全てのｋについて同様に接続した２ｎ個のスイッチ
をスイッチ群６と記す。なお、以下の駆動方法の説明を
容易にするため、スイッチ群６において階調電圧Ｖ１、
補助電圧（Ｖ１＋Ｖｏ１）、階調電圧Ｖｎ、補助電圧
（Ｖｎ＋Ｖｏｎ）を出力制御するスイッチをそれぞれ１
０１、１０２、１０３、１０４とする。
を一部改良した回路で、選択回路３および出力回路４の
構成は図１と同様である。図８において、図１と異なる
構成部分について以下に説明する。多値電圧生成回路１
は抵抗素子を直列接続した抵抗ストリングで構成し、抵
抗ストリング内の２ｎ個（但しｎは自然数）の接続端子
よりｎ個の階調電圧および各階調電圧から所定の電圧だ
けずれたｎ個の補助電圧を出力する。ここで任意の階調
電圧をＶｋ（但しｋはｎ以下の自然数）、階調電圧Ｖｋ
から電圧Ｖｏｋ（但しｋはｎ以下の自然数）だけずれた
補助電圧を（Ｖｋ＋Ｖｏｋ）とし、階調電圧Ｖｋまたは
補助電圧（Ｖｋ＋Ｖｏｋ）を出力する階調電圧線をＬｋ
（但しｋはｎ以下の自然数）とする。なお、図８におい
てはＶｏｋ＜０とする。階調電圧Ｖｋおよび補助電圧
（Ｖｋ＋Ｖｏｋ）を生成する抵抗ストリング内の接続端
子それぞれと階調電圧線Ｌｋとの間にスイッチＳＷｋお
よびスイッチＳＷｏｋを接続し、これらのスイッチを制
御することにより階調電圧Ｖｋまたは電圧（Ｖｋ＋Ｖｏ
ｋ）を階調電圧線Ｌｋに出力できるように構成する。こ
れを全てのｋについて同様に接続した２ｎ個のスイッチ
をスイッチ群６と記す。なお、以下の駆動方法の説明を
容易にするため、スイッチ群６において階調電圧Ｖ１、
補助電圧（Ｖ１＋Ｖｏ１）、階調電圧Ｖｎ、補助電圧
（Ｖｎ＋Ｖｏｎ）を出力制御するスイッチをそれぞれ１
０１、１０２、１０３、１０４とする。
【００４６】図９は図８の回路構成における駆動例を示
すもので、２出力期間におけるデータ線負荷５の出力波
形図、表４はそのときのスイッチ群６のスイッチ１０１
〜１０４の状態を示す表である。
すもので、２出力期間におけるデータ線負荷５の出力波
形図、表４はそのときのスイッチ群６のスイッチ１０１
〜１０４の状態を示す表である。
【００４７】
【表４】
【００４８】以下これに基づいて駆動方法を説明する。
Ｔ1 〜Ｔ6 におけるスイッチ１２およびスイッチ１３の
制御方法は第１の実施形態と同様で、Ｔ1 およびＴ4 は
プリチャージ期間、Ｔ2 およびＴ5 はトランジスタ駆動
期間、Ｔ3 およびＴ6 は選択回路３の出力を直接１デー
タ線負荷５に出力する直接駆動期間である。本実施形態
ではさらにスイッチ群６を設けており、その制御と効果
を説明する。スイッチ群６はプリチャージ期間およびト
ランジスタ駆動期間では階調電圧線群２に補助電圧（Ｖ
ｋ＋Ｖｏｋ）を出力し、直接駆動期間では階調電圧線群
２に階調電圧Ｖｋを出力するようにスイッチ群６を制御
する。具体的にはＴ1 、Ｔ2 ではスイッチ１０１、１０
３など階調電圧を出力制御するスイッチは全てオフ、ス
イッチ１０２、１０４など補助電圧を出力制御するスイ
ッチは全てオンとなっている。Ｔ 2 で選択回路３のスイ
ッチＳ1がオンとなると、ＰＭＯＳトランジスタ１１の
ゲートに補助電圧（Ｖ１＋Ｖｏ１）がバイアスされ、１
データ線負荷５の電圧はプリチャージ電圧ＶＣＣから電
圧（Ｖ１＋Ｖｏ１−ＶＴ）に急速に低下する。そしてＴ
3 でスイッチ１０１、１０３など階調電圧を出力制御す
るスイッチが全てオン、スイッチ１０２、１０４など補
助電圧を出力制御するスイッチが全てオフとなると、階
調電圧線群２の電圧は補助電圧から階調電圧に切り替わ
り、選択回路３で選択されている階調電圧Ｖ１が１デー
タ線負荷５に直接出力される。Ｔ4 〜Ｔ6 についても同
様に、Ｔ5 で電圧（Ｖｎ＋Ｖｏｎ−ＶＴ）が、Ｔ6 で階
調電圧Ｖｎが１データ線負荷５に出力される。この作用
は任意の階調電圧Ｖｋを出力する場合も同様である。こ
のような駆動方法を行うことにより、第１の実施形態と
同様の効果を持つが、本実施形態では第１の実施形態よ
りもさらに高速駆動、低消費電力が実現できる。以下に
その理由を説明する。本実施形態においてＰＭＯＳトラ
ンジスタ１１の基板バイアス電圧がソース電圧に等しい
とき、ＰＭＯＳトランジスタ１１のしきい値電圧ＶＴは
ゲートバイアス電圧によらず一定である。このとき多値
電圧生成回路１の抵抗ストリングの設計において、電圧
Ｖｏｋは全てのｋに対して一定の値に設定することがで
きる。そしてＶｏｋがＶＴに近い値をとるように設計す
ると、トランジスタ駆動期間において１データ線負荷５
の電圧は（Ｖｋ＋Ｖｏｋ−ＶＴ）であるので、所望の階
調電圧Ｖｋ付近まで高速に駆動することができる。第１
の実施形態では直接駆動期間はＰＭＯＳトランジスタ１
１のしきい値電圧ＶＴ分の電圧差を駆動しなければなら
ないが、本実施形態ではＶｏｋの設定により、直接駆動
期間においてしきい値電圧ＶＴに依存しないわずかな電
圧差を駆動するだけでよい。したがって、抵抗ストリン
グの設計を第１の実施形態で必要とする抵抗値より大き
くしても十分高速に駆動することができ、それにより抵
抗ストリングに流れる電流を抑えて駆動回路の消費電力
を第１の実施形態よりもさらに低減することができる。
Ｔ1 〜Ｔ6 におけるスイッチ１２およびスイッチ１３の
制御方法は第１の実施形態と同様で、Ｔ1 およびＴ4 は
プリチャージ期間、Ｔ2 およびＴ5 はトランジスタ駆動
期間、Ｔ3 およびＴ6 は選択回路３の出力を直接１デー
タ線負荷５に出力する直接駆動期間である。本実施形態
ではさらにスイッチ群６を設けており、その制御と効果
を説明する。スイッチ群６はプリチャージ期間およびト
ランジスタ駆動期間では階調電圧線群２に補助電圧（Ｖ
ｋ＋Ｖｏｋ）を出力し、直接駆動期間では階調電圧線群
２に階調電圧Ｖｋを出力するようにスイッチ群６を制御
する。具体的にはＴ1 、Ｔ2 ではスイッチ１０１、１０
３など階調電圧を出力制御するスイッチは全てオフ、ス
イッチ１０２、１０４など補助電圧を出力制御するスイ
ッチは全てオンとなっている。Ｔ 2 で選択回路３のスイ
ッチＳ1がオンとなると、ＰＭＯＳトランジスタ１１の
ゲートに補助電圧（Ｖ１＋Ｖｏ１）がバイアスされ、１
データ線負荷５の電圧はプリチャージ電圧ＶＣＣから電
圧（Ｖ１＋Ｖｏ１−ＶＴ）に急速に低下する。そしてＴ
3 でスイッチ１０１、１０３など階調電圧を出力制御す
るスイッチが全てオン、スイッチ１０２、１０４など補
助電圧を出力制御するスイッチが全てオフとなると、階
調電圧線群２の電圧は補助電圧から階調電圧に切り替わ
り、選択回路３で選択されている階調電圧Ｖ１が１デー
タ線負荷５に直接出力される。Ｔ4 〜Ｔ6 についても同
様に、Ｔ5 で電圧（Ｖｎ＋Ｖｏｎ−ＶＴ）が、Ｔ6 で階
調電圧Ｖｎが１データ線負荷５に出力される。この作用
は任意の階調電圧Ｖｋを出力する場合も同様である。こ
のような駆動方法を行うことにより、第１の実施形態と
同様の効果を持つが、本実施形態では第１の実施形態よ
りもさらに高速駆動、低消費電力が実現できる。以下に
その理由を説明する。本実施形態においてＰＭＯＳトラ
ンジスタ１１の基板バイアス電圧がソース電圧に等しい
とき、ＰＭＯＳトランジスタ１１のしきい値電圧ＶＴは
ゲートバイアス電圧によらず一定である。このとき多値
電圧生成回路１の抵抗ストリングの設計において、電圧
Ｖｏｋは全てのｋに対して一定の値に設定することがで
きる。そしてＶｏｋがＶＴに近い値をとるように設計す
ると、トランジスタ駆動期間において１データ線負荷５
の電圧は（Ｖｋ＋Ｖｏｋ−ＶＴ）であるので、所望の階
調電圧Ｖｋ付近まで高速に駆動することができる。第１
の実施形態では直接駆動期間はＰＭＯＳトランジスタ１
１のしきい値電圧ＶＴ分の電圧差を駆動しなければなら
ないが、本実施形態ではＶｏｋの設定により、直接駆動
期間においてしきい値電圧ＶＴに依存しないわずかな電
圧差を駆動するだけでよい。したがって、抵抗ストリン
グの設計を第１の実施形態で必要とする抵抗値より大き
くしても十分高速に駆動することができ、それにより抵
抗ストリングに流れる電流を抑えて駆動回路の消費電力
を第１の実施形態よりもさらに低減することができる。
【００４９】また、本実施形態は、ＮＭＯＳトランジス
タを用いた出力回路４を含む第２の実施形態に応用する
こともでき、その場合も本実施形態と同様の効果を得る
ことができる。
タを用いた出力回路４を含む第２の実施形態に応用する
こともでき、その場合も本実施形態と同様の効果を得る
ことができる。
【００５０】次に、第１の実施形態から第４の実施形態
で説明した液晶表示装置の駆動回路について、シミュレ
ーションにより具体的に実施し、駆動速度および消費電
力のシミュレーション結果より本発明による効果を実証
する。なお、シミュレーションにおいて第２の実施形態
（図４）は、第１の実施形態（図１）の出力回路４のＰ
ＭＯＳトランジスタ１１をＮＭＯＳトランジスタ１４に
置き換えたものであり、効果は同様であるので第２の実
施形態（図４）のシミュレーションによる効果の実証は
省略する。
で説明した液晶表示装置の駆動回路について、シミュレ
ーションにより具体的に実施し、駆動速度および消費電
力のシミュレーション結果より本発明による効果を実証
する。なお、シミュレーションにおいて第２の実施形態
（図４）は、第１の実施形態（図１）の出力回路４のＰ
ＭＯＳトランジスタ１１をＮＭＯＳトランジスタ１４に
置き換えたものであり、効果は同様であるので第２の実
施形態（図４）のシミュレーションによる効果の実証は
省略する。
【００５１】シミュレーションは対角９インチのＶＧＡ
パネルに相当する１データ線負荷を本発明の駆動回路
（図１、図６、図８）に接続し、それぞれの駆動回路に
ついてデータ線終端の出力電圧の変化より駆動速度およ
び消費電力を見積もる。シミュレーションに用いる１デ
ータ線負荷の等価回路を図１０に示す。駆動回路１０は
図１、図６、図８の回路構成を持つ１データ線駆動回路
であり、１データ線負荷２０は液晶容量および配線抵
抗、配線容量を含めた等価回路である。シミュレーショ
ンにおいて駆動回路１０の任意の電圧源ＶＣＣは電源電
圧ＶＤＤに等しいとし、ＶＤＤ＝５Ｖとする。また、駆
動回路１０のデータ線負荷への１出力期間は４０μｓと
する。なお駆動速度を見積もるにあたり、直接駆動期間
における駆動速度は階調に依存するので、出力設定電圧
は０．５Ｖ、２．５Ｖ、４．５Ｖの３レベルとし、４．
５Ｖの初期状態から第１出力期間は２．５Ｖ、第２出力
期間は０．５Ｖ、第３出力期間は２．５Ｖ、第４出力期
間は４．５Ｖを１サイクルとして出力するように設定す
る。駆動速度の見積もりは、ＶＧＡパネルの１ＬＳＢ
（４０ｍＶ）を用いて、各出力期間の始まりから出力設
定電圧の１ＬＳＢ（４０ｍＶ）精度に到達するまでの時
間を見積もる。なお、これにはプリチャージ期間も含め
るものとする。また、消費電力の見積もりは、１データ
線負荷２０を１サイクル周期で駆動するときに電源電圧
ＶＤＤで消費される電力を見積もる。この消費電力は抵
抗ストリングに流れる電流および１データ線負荷の充放
電による消費電力であり、１データ線あたりの駆動消費
電力である。多数のデータ線に出力する駆動回路の場合
は、抵抗ストリングに流す電流はデータ線数に比例し、
駆動消費電力もデータ線数に比例する。
パネルに相当する１データ線負荷を本発明の駆動回路
（図１、図６、図８）に接続し、それぞれの駆動回路に
ついてデータ線終端の出力電圧の変化より駆動速度およ
び消費電力を見積もる。シミュレーションに用いる１デ
ータ線負荷の等価回路を図１０に示す。駆動回路１０は
図１、図６、図８の回路構成を持つ１データ線駆動回路
であり、１データ線負荷２０は液晶容量および配線抵
抗、配線容量を含めた等価回路である。シミュレーショ
ンにおいて駆動回路１０の任意の電圧源ＶＣＣは電源電
圧ＶＤＤに等しいとし、ＶＤＤ＝５Ｖとする。また、駆
動回路１０のデータ線負荷への１出力期間は４０μｓと
する。なお駆動速度を見積もるにあたり、直接駆動期間
における駆動速度は階調に依存するので、出力設定電圧
は０．５Ｖ、２．５Ｖ、４．５Ｖの３レベルとし、４．
５Ｖの初期状態から第１出力期間は２．５Ｖ、第２出力
期間は０．５Ｖ、第３出力期間は２．５Ｖ、第４出力期
間は４．５Ｖを１サイクルとして出力するように設定す
る。駆動速度の見積もりは、ＶＧＡパネルの１ＬＳＢ
（４０ｍＶ）を用いて、各出力期間の始まりから出力設
定電圧の１ＬＳＢ（４０ｍＶ）精度に到達するまでの時
間を見積もる。なお、これにはプリチャージ期間も含め
るものとする。また、消費電力の見積もりは、１データ
線負荷２０を１サイクル周期で駆動するときに電源電圧
ＶＤＤで消費される電力を見積もる。この消費電力は抵
抗ストリングに流れる電流および１データ線負荷の充放
電による消費電力であり、１データ線あたりの駆動消費
電力である。多数のデータ線に出力する駆動回路の場合
は、抵抗ストリングに流す電流はデータ線数に比例し、
駆動消費電力もデータ線数に比例する。
【００５２】また、本発明との比較を行うため、第１の
従来例（図１６）についても同様のシミュレーションを
行う。第１の従来例において、抵抗ストリングに１０μ
Ａの電流を流す場合について本発明と比較を行う。図１
５は第１従来例のシミュレーションによる出力波形図で
ある。 （実施例１）図１１は第１の実施形態（図１）における
１サイクル（４出力期間）のデータ線終端電圧（点線）
および電源電圧ＶＤＤで消費される電力Ｐ（実線）の出
力波形図である。駆動条件は抵抗ストリングに流す電流
をＩ＝１０μＡとし、ＰＭＯＳトランジスタ１１のしき
い値電圧をＶＴ＝−０．５Ｖとした場合である。１出力
期間における駆動タイミングを表５に示す。
従来例（図１６）についても同様のシミュレーションを
行う。第１の従来例において、抵抗ストリングに１０μ
Ａの電流を流す場合について本発明と比較を行う。図１
５は第１従来例のシミュレーションによる出力波形図で
ある。 （実施例１）図１１は第１の実施形態（図１）における
１サイクル（４出力期間）のデータ線終端電圧（点線）
および電源電圧ＶＤＤで消費される電力Ｐ（実線）の出
力波形図である。駆動条件は抵抗ストリングに流す電流
をＩ＝１０μＡとし、ＰＭＯＳトランジスタ１１のしき
い値電圧をＶＴ＝−０．５Ｖとした場合である。１出力
期間における駆動タイミングを表５に示す。
【００５３】
【表５】
【００５４】プリチャージ期間を５μｓ、トランジスタ
駆動期間を３μｓ、直接駆動期間を３２μｓとした。ト
ランジスタ駆動期間において、第１の従来例（図１５）
と比べてデータ線終端電圧の変化が速いことは明らかで
ある。表６に１ＬＳＢ精度到達時間および消費電力の第
１従来例との比較を示す。
駆動期間を３μｓ、直接駆動期間を３２μｓとした。ト
ランジスタ駆動期間において、第１の従来例（図１５）
と比べてデータ線終端電圧の変化が速いことは明らかで
ある。表６に１ＬＳＢ精度到達時間および消費電力の第
１従来例との比較を示す。
【００５５】
【表６】
【００５６】抵抗ストリングで生成した階調電圧を直接
データ線負荷２０に出力する場合、階調電圧に応じて遅
延の時定数が異なるため駆動速度も階調電圧に応じて異
なる。表６より１ＬＳＢ精度到達時間は出力電圧２．５
Ｖのときが最も遅く、これが駆動回路の駆動速度を決め
る。
データ線負荷２０に出力する場合、階調電圧に応じて遅
延の時定数が異なるため駆動速度も階調電圧に応じて異
なる。表６より１ＬＳＢ精度到達時間は出力電圧２．５
Ｖのときが最も遅く、これが駆動回路の駆動速度を決め
る。
【００５７】図１の駆動回路では、駆動条件がＩ＝１０
μＡ、ＶＴ＝−０．５Ｖの場合は第１の従来例に比べて
駆動速度、消費電力ともやや劣っている。これは図１の
駆動回路がプリチャージを必要とするため、プリチャー
ジ期間やプリチャージによる充放電があるためである。
しかしＰＭＯＳトランジスタ１１のしきい値電圧をＶＴ
＝−０．５ＶからＶＴ＝−０．２Ｖにして、抵抗ストリ
ングに流す電流をＩ＝８μＡにすると、第１の従来例よ
りも駆動速度、消費電力とも優ることができる。このよ
うにしきい値電圧の絶対値の小さいトランジスタを用い
ると、直接駆動期間に駆動しなければならない電圧差が
小さくなり駆動速度が速くなるため、必要な駆動速度の
限度内で抵抗ストリングに流す電流を抑えて消費電力を
下げることができる。これにより本発明の駆動回路（図
１）の効果が示された。
μＡ、ＶＴ＝−０．５Ｖの場合は第１の従来例に比べて
駆動速度、消費電力ともやや劣っている。これは図１の
駆動回路がプリチャージを必要とするため、プリチャー
ジ期間やプリチャージによる充放電があるためである。
しかしＰＭＯＳトランジスタ１１のしきい値電圧をＶＴ
＝−０．５ＶからＶＴ＝−０．２Ｖにして、抵抗ストリ
ングに流す電流をＩ＝８μＡにすると、第１の従来例よ
りも駆動速度、消費電力とも優ることができる。このよ
うにしきい値電圧の絶対値の小さいトランジスタを用い
ると、直接駆動期間に駆動しなければならない電圧差が
小さくなり駆動速度が速くなるため、必要な駆動速度の
限度内で抵抗ストリングに流す電流を抑えて消費電力を
下げることができる。これにより本発明の駆動回路（図
１）の効果が示された。
【００５８】図１２は第３の実施形態（図６）における
１サイクル（４出力期間）のデータ線終端電圧（点線）
および電源電圧ＶＤＤで消費される電力Ｐ（実線）の出
力波形図である。駆動条件は抵抗ストリングに流す電流
をＩ＝８μＡとし、ＮＭＯＳトランジスタ１５のしきい
値電圧をＶｔ＝０．５Ｖ、ＰＭＯＳトランジスタ１６の
しきい値電圧をＶＴ＝−０．５Ｖとし、両ＭＯＳトラン
ジスタ１５、１６とも基板電圧はソース電圧に等しいと
した場合である。１出力期間における駆動タイミングを
表５に示す。図６の駆動回路ではプリチャージは必要な
く、トランジスタ駆動期間を３μｓ、直接駆動期間を３
７μｓとした。トランジスタ駆動期間において、第１の
従来例（図１５）と比べてデータ線終端電圧の変化が速
いことは明らかである。表６に１ＬＳＢ精度到達時間お
よび消費電力の第１の従来例との比較を示す。
１サイクル（４出力期間）のデータ線終端電圧（点線）
および電源電圧ＶＤＤで消費される電力Ｐ（実線）の出
力波形図である。駆動条件は抵抗ストリングに流す電流
をＩ＝８μＡとし、ＮＭＯＳトランジスタ１５のしきい
値電圧をＶｔ＝０．５Ｖ、ＰＭＯＳトランジスタ１６の
しきい値電圧をＶＴ＝−０．５Ｖとし、両ＭＯＳトラン
ジスタ１５、１６とも基板電圧はソース電圧に等しいと
した場合である。１出力期間における駆動タイミングを
表５に示す。図６の駆動回路ではプリチャージは必要な
く、トランジスタ駆動期間を３μｓ、直接駆動期間を３
７μｓとした。トランジスタ駆動期間において、第１の
従来例（図１５）と比べてデータ線終端電圧の変化が速
いことは明らかである。表６に１ＬＳＢ精度到達時間お
よび消費電力の第１の従来例との比較を示す。
【００５９】図６の駆動回路ではプリチャージが必要な
いので、図１の駆動回路よりも１ＬＳＢ精度到達時間が
短く、プリチャージによる電力消費もない。したがっ
て、抵抗ストリングに流す電流を８μＡとしても、駆動
速度と消費電力とも図１の駆動回路ならびに第１の従来
例の駆動回路（図１４）より優っている。第１の実施例
と同様にしきい値電圧の絶対値の小さいトランジスタを
用いれば、さらに高速駆動や消費電力の低減が可能とな
る。
いので、図１の駆動回路よりも１ＬＳＢ精度到達時間が
短く、プリチャージによる電力消費もない。したがっ
て、抵抗ストリングに流す電流を８μＡとしても、駆動
速度と消費電力とも図１の駆動回路ならびに第１の従来
例の駆動回路（図１４）より優っている。第１の実施例
と同様にしきい値電圧の絶対値の小さいトランジスタを
用いれば、さらに高速駆動や消費電力の低減が可能とな
る。
【００６０】図１３は第４の実施形態（図８）における
１サイクル（４出力期間）のデータ線終端電圧（点線）
および電源電圧ＶＤＤで消費される電力Ｐ（実線）の出
力波形図である。駆動条件は抵抗ストリングに流す電流
をＩ＝５μＡとし、Ｐ型トランジスタ１１のしきい値電
圧をＶＴ＝−０．５Ｖとし、Ｖｏｋ＝−０．５５Ｖ（但
しｋはｎ以下の自然数）とした場合である。１出力期間
における駆動タイミングを表４に示す。駆動タイミング
は第１の実施例と同様でプリチャージ期間を５μｓ、ト
ランジスタ駆動期間を３μｓ、直接駆動期間を３２μｓ
とした。トランジスタ駆動期間において、第１の従来例
（図１５）と比べてデータ線終端電圧の変化が速いこと
は明らかである。表６に１ＬＳＢ精度到達時間および消
費電力の第１の従来例との比較を示す。
１サイクル（４出力期間）のデータ線終端電圧（点線）
および電源電圧ＶＤＤで消費される電力Ｐ（実線）の出
力波形図である。駆動条件は抵抗ストリングに流す電流
をＩ＝５μＡとし、Ｐ型トランジスタ１１のしきい値電
圧をＶＴ＝−０．５Ｖとし、Ｖｏｋ＝−０．５５Ｖ（但
しｋはｎ以下の自然数）とした場合である。１出力期間
における駆動タイミングを表４に示す。駆動タイミング
は第１の実施例と同様でプリチャージ期間を５μｓ、ト
ランジスタ駆動期間を３μｓ、直接駆動期間を３２μｓ
とした。トランジスタ駆動期間において、第１の従来例
（図１５）と比べてデータ線終端電圧の変化が速いこと
は明らかである。表６に１ＬＳＢ精度到達時間および消
費電力の第１の従来例との比較を示す。
【００６１】図８の駆動回路では電圧Ｖｏｋを最適に設
定することにより、直接駆動期間に駆動しなければなら
ない電圧差をトランジスタのしきい値電圧に関係なく十
分小さくできるので、１ＬＳＢ精度到達時間も十分短く
することができ、抵抗ストリングに流す電流も抑えるこ
とができる。なお、本実施例では、トランジスタ駆動期
間にＰＭＯＳトランジスタ１１のゲートにバイアスされ
る補助電圧が（Ｖｋ−Ｖｏｋ）＜０のときは、ゲートバ
イアスは０Ｖになるように設定した。そのため本実施例
における出力電圧０．５Ｖのときのゲートバイアスは理
想的には−０．０５Ｖであるが、ここでは０Ｖとなるの
で、１ＬＳＢ精度到達時間は１２．７μｓとやや遅くな
る。しかしその場合でも第１の従来例および図１、図６
の駆動回路よりも高速駆動と消費電力の低減が実現でき
る。
定することにより、直接駆動期間に駆動しなければなら
ない電圧差をトランジスタのしきい値電圧に関係なく十
分小さくできるので、１ＬＳＢ精度到達時間も十分短く
することができ、抵抗ストリングに流す電流も抑えるこ
とができる。なお、本実施例では、トランジスタ駆動期
間にＰＭＯＳトランジスタ１１のゲートにバイアスされ
る補助電圧が（Ｖｋ−Ｖｏｋ）＜０のときは、ゲートバ
イアスは０Ｖになるように設定した。そのため本実施例
における出力電圧０．５Ｖのときのゲートバイアスは理
想的には−０．０５Ｖであるが、ここでは０Ｖとなるの
で、１ＬＳＢ精度到達時間は１２．７μｓとやや遅くな
る。しかしその場合でも第１の従来例および図１、図６
の駆動回路よりも高速駆動と消費電力の低減が実現でき
る。
【００６２】
【発明の効果】以上説明したように本発明は、駆動期間
を少なくとも２段階に分割し、第１の段階では出力精度
は低いが電流供給能力の高い回路で大まかに容量性負荷
を所望の電圧に近づけ、第２の段階では電流供給能力は
低いが出力精度の高い回路で厳密に容量性負荷の電圧を
決定するような構成としたことにより、従来の出力段に
オペアンプを使用した駆動回路よりも簡単な回路構成で
高精度な電圧出力を得られ、また抵抗分圧した電圧を直
接出力する駆動回路よりも高速駆動および消費電力の低
減が可能である。これにより簡単な回路構成で高精度な
電圧出力および高速駆動、低消費電力を同時に実現する
ことができる。
を少なくとも２段階に分割し、第１の段階では出力精度
は低いが電流供給能力の高い回路で大まかに容量性負荷
を所望の電圧に近づけ、第２の段階では電流供給能力は
低いが出力精度の高い回路で厳密に容量性負荷の電圧を
決定するような構成としたことにより、従来の出力段に
オペアンプを使用した駆動回路よりも簡単な回路構成で
高精度な電圧出力を得られ、また抵抗分圧した電圧を直
接出力する駆動回路よりも高速駆動および消費電力の低
減が可能である。これにより簡単な回路構成で高精度な
電圧出力および高速駆動、低消費電力を同時に実現する
ことができる。
【図１】本発明の第１の実施の形態の液晶表示装置の駆
動回路の回路図である。
動回路の回路図である。
【図２】図１の駆動回路における第１駆動例の出力波形
図である。
図である。
【図３】図１の駆動回路における第２駆動例の出力波形
図である。
図である。
【図４】本発明の第２の実施の形態の液晶表示装置の駆
動回路の回路図である。
動回路の回路図である。
【図５】図４の駆動回路における駆動例の出力波形図で
ある。
ある。
【図６】本発明の第３の実施の形態の液晶表示装置の駆
動回路の回路図である。
動回路の回路図である。
【図７】図６の駆動回路における駆動例の出力波形図で
ある。
ある。
【図８】本発明の第４の実施の形態の液晶表示装置の駆
動回路の回路図である。
動回路の回路図である。
【図９】図８の駆動回路における駆動例の出力波形図で
ある。
ある。
【図１０】駆動回路のシミュレーションに用いた１デー
タ線負荷の等価回路図である。
タ線負荷の等価回路図である。
【図１１】第１の実施例の出力波形図である。
【図１２】第２の実施例の出力波形図である。
【図１３】第３の実施例の出力波形図である。
【図１４】第１従来例を示す回路図である。
【図１５】第１従来例の出力波形図である。
【図１６】第２従来例を示す回路図である。
【図１７】第３従来例を示す回路図である。
１ 多値電圧生成回路 ２ 階調電圧線群 ３ 選択回路 ４ 出力回路 ５ １データ線負荷 ６ スイッチ群 ８ 出力回路入力端子 ９ 駆動回路出力端子 １０ データ線駆動回路 １１ ＰＭＯＳトランジスタ １２，１３ スイッチ １４，１５ ＮＭＯＳトランジスタ １６ ＰＭＯＳトランジスタ ２０ １データ線負荷 ２１ データ線終端 １０１〜１０４ スイッチ Ｖ1 〜Ｖn ，Ｖo1〜Ｖon 電圧 ＳＷ1 〜ＳＷn ，ＳＷo1〜ＳＷon，Ｓ1 〜Ｓn スイ
ッチ
ッチ
Claims (6)
- 【請求項１】 複数の電圧を生成する多値電圧生成手段
と、前記多値電圧生成手段で生成された電圧の中から駆
動に必要な電圧を選択する選択回路と、前記選択回路で
選択された電圧を入力して所望の電圧を駆動回路出力端
子に出力する出力回路を含む、液晶表示装置の駆動回路
において、 前記出力回路は、前記選択回路で選択された電圧を入力
する出力回路入力端子と、前記駆動回路出力端子と、第
１の電圧源と、第２の電圧源と、前記出力回路入力端子
と前記駆動回路出力端子の間に接続された第１のスイッ
チと、ドレインが第１の電圧源に、ゲートが前記出力回
路入力端子に、ソースが前記駆動回路出力端子に接続さ
れたトランジスタと、前記駆動回路出力端子と前記第２
の電圧源の間に接続された第２のスイッチを含むことを
特徴とする、液晶表示装置の駆動回路。 - 【請求項２】 前記出力回路は、前記第１のスイッチお
よび前記第２のスイッチが制御されることにより、前記
第２の電圧源により前記駆動回路出力端子を所定の電圧
にプリチャージする第１の駆動期間と、前記トランジス
タをソースホロワとして動作させて前記駆動回路出力端
子に電圧を出力する第２の駆動期間と、前記出力回路入
力端子の電圧を前記第１のスイッチを介して前記駆動回
路出力端子に直接出力する第３の駆動期間の３段階の駆
動期間を有する、請求項１記載の、液晶表示装置の駆動
回路。 - 【請求項３】 複数の電圧を生成する多値電圧生成手段
と、前記多値電圧生成手段で生成された電圧の中から駆
動に必要な電圧を選択する選択回路と、前記選択回路で
選択された電圧を入力して所望の電圧を駆動回路出力端
子に出力する出力回路を含む、液晶表示装置の駆動回路
において、 前記出力回路は、前記選択回路で選択された電圧を入力
する出力回路入力端子と、前記駆動回路出力端子と、第
１の電圧源と、第２の電圧源と、前記出力回路入力端子
と前記駆動回路出力端子の間に接続されたスイッチと、
ドレインが前記第１の電圧源に、ゲートが前記出力回路
入力端子に、ソースが前記駆動回路出力端子に接続され
たｎチャネル型トランジスタと、ドレインが前記第２の
電圧源に、ゲートが前記出力回路入力端子に、ソースが
前記駆動回路出力端子に接続されたｐチャネル型トラン
ジスタを含むことを特徴とする、液晶表示装置の駆動回
路。 - 【請求項４】 前記出力回路は、前記スイッチが制御さ
れることにより、前記ｎチャネル型トランジスタまたは
前記ｐチャネル型トランジスタをソースホロワとして動
作させて前記駆動回路出力端子に電圧を出力する第１の
駆動期間と、前記出力回路入力端子の電圧を前記スイッ
チを介して前記駆動回路出力端子に直接出力する第２の
駆動期間の２段階の駆動期間を有する、請求項３記載
の、液晶表示装置の駆動回路。 - 【請求項５】 前記多値電圧生成手段は、第３の電圧源
と、第４の電圧源と、第３の電圧源と第４の電圧源の間
に接続された抵抗素子群からなる分圧回路である、請求
項１または３記載の、液晶表示装置の駆動回路。 - 【請求項６】 前記多値電圧生成手段は、ｎ個の電圧Ｖ
ｋ（ｋ＝１，２，…ｎ）および電圧Ｖｋから電圧Ｖｏｋ
だけずれたｎ個の補助電圧Ｖｋ＋Ｖｏｋ（ｋ＝１，２，
…，ｎ）を生成する手段と、前記ｎ個の電圧Ｖｋまたは
前記ｎ個の補助電圧Ｖｋ＋Ｖｏｋが出力される多値電圧
生成手段出力端子と、前記ｎ個の電圧Ｖｋの前記多値電
圧生成手段出力端子への出力を制御する第１のスイッチ
群と、前記ｎ個の補助電圧Ｖｋ＋Ｖｏｋの前記多値電圧
生成手段出力端子の出力を制御する第２のスイッチ群を
含む、請求項１または３記載の、液晶表示装置の駆動回
路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9111183A JP2993461B2 (ja) | 1997-04-28 | 1997-04-28 | 液晶表示装置の駆動回路 |
| TW087105672A TW397966B (en) | 1997-04-28 | 1998-04-14 | Driver circuits of LCD with low power consumption and accurate voltage output |
| US09/066,550 US6232948B1 (en) | 1997-04-28 | 1998-04-27 | Liquid crystal display driving circuit with low power consumption and precise voltage output |
| KR1019980015016A KR100297140B1 (ko) | 1997-04-28 | 1998-04-27 | 저전력소비와 정밀한 전압출력을 갖는 액정 표시용 구동 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9111183A JP2993461B2 (ja) | 1997-04-28 | 1997-04-28 | 液晶表示装置の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10301539A true JPH10301539A (ja) | 1998-11-13 |
| JP2993461B2 JP2993461B2 (ja) | 1999-12-20 |
Family
ID=14554608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9111183A Expired - Lifetime JP2993461B2 (ja) | 1997-04-28 | 1997-04-28 | 液晶表示装置の駆動回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6232948B1 (ja) |
| JP (1) | JP2993461B2 (ja) |
| KR (1) | KR100297140B1 (ja) |
| TW (1) | TW397966B (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1094440A2 (en) * | 1999-10-21 | 2001-04-25 | Seiko Epson Corporation | Voltage supplying device for capacitive loads, and semiconductor device, electro-optical device and electronic instrument using the same |
| JP2002055659A (ja) * | 2000-08-10 | 2002-02-20 | Nec Corp | 予備充放電回路及び駆動回路 |
| JP2002215102A (ja) * | 2001-01-15 | 2002-07-31 | Hitachi Ltd | 画像表示装置およびその駆動方法 |
| US6603294B2 (en) | 1999-10-21 | 2003-08-05 | Seiko Epson Corporation | Voltage supplying device, and semiconductor device, electro-optical device and electronic instrument using the same |
| US6670936B1 (en) * | 1998-01-09 | 2003-12-30 | Hitachi, Ltd. | Liquid crystal display |
| JP2004029703A (ja) * | 2002-06-21 | 2004-01-29 | Himax Optelectronics Corp | 液晶ディスプレイモニター駆動方法及び装置 |
| US6756962B1 (en) | 2000-02-10 | 2004-06-29 | Hitachi, Ltd. | Image display |
| US6888526B2 (en) | 1999-10-21 | 2005-05-03 | Seiko Epson Corporation | Voltage supplying device, and semiconductor device, electro-optical device and electronic instrument using the same |
| JP2005208551A (ja) * | 2003-12-25 | 2005-08-04 | Sharp Corp | 表示装置および駆動装置 |
| KR100567605B1 (ko) * | 2002-11-06 | 2006-04-04 | 알프스 덴키 가부시키가이샤 | 출력단부의 로스를 저감시킨 소스 팔로워 회로 및 액정표시 장치의 구동 장치 |
| US7046223B2 (en) | 2001-01-16 | 2006-05-16 | Nec Electronics Corporation | Method and circuit for driving liquid crystal display, and portable electronic device |
| CN100362543C (zh) * | 2001-04-27 | 2008-01-16 | 株式会社东芝 | 数字模拟变换电路和数字模拟变换方法 |
| US7812807B2 (en) | 2004-03-30 | 2010-10-12 | Sharp Kabushiki Kaisha | Display device and driving device |
| US7830351B2 (en) | 2005-10-11 | 2010-11-09 | Au Optronics Corporation | LCD gate driver circuitry having adjustable current driving capacity |
| US8330750B2 (en) | 2007-03-08 | 2012-12-11 | Rohm Co., Ltd. | Liquid crystal drive device and liquid crystal display device using the same |
| CN110751920A (zh) * | 2018-07-22 | 2020-02-04 | 联咏科技股份有限公司 | 源极驱动器的通道电路及其操作方法 |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6441758B1 (en) * | 1997-11-27 | 2002-08-27 | Semiconductor Energy Laboratory Co., Ltd. | D/A conversion circuit and semiconductor device |
| JP3478989B2 (ja) * | 1999-04-05 | 2003-12-15 | Ｎｅｃエレクトロニクス株式会社 | 出力回路 |
| JP3777913B2 (ja) * | 1999-10-28 | 2006-05-24 | 株式会社日立製作所 | 液晶駆動回路及び液晶表示装置 |
| JP3367099B2 (ja) * | 1999-11-11 | 2003-01-14 | 日本電気株式会社 | 液晶表示装置の駆動回路とその駆動方法 |
| KR100685942B1 (ko) * | 2000-08-30 | 2007-02-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 구동방법 |
| US7136058B2 (en) * | 2001-04-27 | 2006-11-14 | Kabushiki Kaisha Toshiba | Display apparatus, digital-to-analog conversion circuit and digital-to-analog conversion method |
| KR100792447B1 (ko) * | 2001-09-12 | 2008-01-10 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동회로 |
| US7064740B2 (en) | 2001-11-09 | 2006-06-20 | Sharp Laboratories Of America, Inc. | Backlit display with improved dynamic range |
| JP3627710B2 (ja) * | 2002-02-14 | 2005-03-09 | セイコーエプソン株式会社 | 表示駆動回路、表示パネル、表示装置及び表示駆動方法 |
| WO2005052673A2 (en) * | 2003-11-21 | 2005-06-09 | Sharp Laboratories Of America, Inc. | Liquid crystal display with adaptive color |
| US20050140634A1 (en) * | 2003-12-26 | 2005-06-30 | Nec Corporation | Liquid crystal display device, and method and circuit for driving liquid crystal display device |
| US7274350B2 (en) * | 2004-01-22 | 2007-09-25 | Au Optronics Corp. | Analog buffer for LTPS amLCD |
| JP4263153B2 (ja) * | 2004-01-30 | 2009-05-13 | Ｎｅｃエレクトロニクス株式会社 | 表示装置、表示装置の駆動回路およびその駆動回路用半導体デバイス |
| US20050248553A1 (en) * | 2004-05-04 | 2005-11-10 | Sharp Laboratories Of America, Inc. | Adaptive flicker and motion blur control |
| US7602369B2 (en) * | 2004-05-04 | 2009-10-13 | Sharp Laboratories Of America, Inc. | Liquid crystal display with colored backlight |
| US7872631B2 (en) * | 2004-05-04 | 2011-01-18 | Sharp Laboratories Of America, Inc. | Liquid crystal display with temporal black point |
| US7777714B2 (en) * | 2004-05-04 | 2010-08-17 | Sharp Laboratories Of America, Inc. | Liquid crystal display with adaptive width |
| US8395577B2 (en) * | 2004-05-04 | 2013-03-12 | Sharp Laboratories Of America, Inc. | Liquid crystal display with illumination control |
| US7898519B2 (en) * | 2005-02-17 | 2011-03-01 | Sharp Laboratories Of America, Inc. | Method for overdriving a backlit display |
| US8050512B2 (en) * | 2004-11-16 | 2011-11-01 | Sharp Laboratories Of America, Inc. | High dynamic range images from low dynamic range images |
| US8050511B2 (en) | 2004-11-16 | 2011-11-01 | Sharp Laboratories Of America, Inc. | High dynamic range images from low dynamic range images |
| CN100446079C (zh) | 2004-12-15 | 2008-12-24 | 日本电气株式会社 | 液晶显示装置、其驱动方法及其驱动电路 |
| KR101201127B1 (ko) * | 2005-06-28 | 2012-11-13 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동방법 |
| US9143657B2 (en) | 2006-01-24 | 2015-09-22 | Sharp Laboratories Of America, Inc. | Color enhancement technique using skin color detection |
| US8121401B2 (en) | 2006-01-24 | 2012-02-21 | Sharp Labortories of America, Inc. | Method for reducing enhancement of artifacts and noise in image color enhancement |
| JP5397219B2 (ja) * | 2006-04-19 | 2014-01-22 | イグニス・イノベーション・インコーポレイテッド | アクティブマトリックス表示装置用の安定な駆動スキーム |
| KR20070111791A (ko) * | 2006-05-19 | 2007-11-22 | 삼성전자주식회사 | 표시 장치, 그 구동 장치 및 방법 |
| US8138993B2 (en) * | 2006-05-29 | 2012-03-20 | Stmicroelectronics Sa | Control of a plasma display panel |
| KR100819946B1 (ko) * | 2006-07-06 | 2008-04-10 | 엘지.필립스 엘시디 주식회사 | 전계발광표시장치 및 그 구동방법 |
| US8941580B2 (en) * | 2006-11-30 | 2015-01-27 | Sharp Laboratories Of America, Inc. | Liquid crystal display with area adaptive backlight |
| KR102127902B1 (ko) * | 2013-10-14 | 2020-06-30 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 구동 방법 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR820001765B1 (ko) | 1979-04-06 | 1982-09-30 | 알. 비. 부시 | 시-일(Seal) 구조물 |
| JPS57120991A (en) | 1981-01-19 | 1982-07-28 | Tokyo Shibaura Electric Co | Crystal liquid cell drive circuit |
| JPH028813A (ja) | 1988-06-28 | 1990-01-12 | Nec Home Electron Ltd | 液晶駆動回路 |
| JPH05119732A (ja) | 1991-10-25 | 1993-05-18 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
| JP3295953B2 (ja) | 1991-11-11 | 2002-06-24 | セイコーエプソン株式会社 | 液晶表示体駆動装置 |
| JPH06186934A (ja) | 1992-12-18 | 1994-07-08 | Fujitsu Ltd | 液晶ディスプレイのデータ線駆動回路 |
| JPH07236844A (ja) | 1994-02-28 | 1995-09-12 | Trinity Ind Corp | 塗装ブース |
| JPH09101506A (ja) * | 1995-07-31 | 1997-04-15 | Victor Co Of Japan Ltd | 液晶表示装置 |
| JP2833564B2 (ja) | 1996-02-15 | 1998-12-09 | 日本電気株式会社 | 多値電圧源回路 |
| KR100186547B1 (ko) * | 1996-03-26 | 1999-04-15 | 구자홍 | 액정표시소자의 게이트 구동회로 |
| JPH10153986A (ja) * | 1996-09-25 | 1998-06-09 | Toshiba Corp | 表示装置 |
| US6014122A (en) * | 1997-01-16 | 2000-01-11 | Nec Corporation | Liquid crystal driving circuit for driving a liquid crystal display panel |
| US6124840A (en) * | 1997-04-07 | 2000-09-26 | Hyundai Electronics Industries Co., Ltd. | Low power gate driver circuit for thin film transistor-liquid crystal display (TFT-LCD) using electric charge recycling technique |
| US6008438A (en) * | 1998-03-17 | 1999-12-28 | Agripio Seeds, Inc. | Cotton cultivar DP 2379 |
-
1997
- 1997-04-28 JP JP9111183A patent/JP2993461B2/ja not_active Expired - Lifetime
-
1998
- 1998-04-14 TW TW087105672A patent/TW397966B/zh not_active IP Right Cessation
- 1998-04-27 KR KR1019980015016A patent/KR100297140B1/ko not_active IP Right Cessation
- 1998-04-27 US US09/066,550 patent/US6232948B1/en not_active Expired - Lifetime
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6670936B1 (en) * | 1998-01-09 | 2003-12-30 | Hitachi, Ltd. | Liquid crystal display |
| EP1094440A3 (en) * | 1999-10-21 | 2002-01-02 | Seiko Epson Corporation | Voltage supplying device for capacitive loads, and semiconductor device, electro-optical device and electronic instrument using the same |
| US6366065B1 (en) | 1999-10-21 | 2002-04-02 | Seiko Epson Corporation | Voltage supplying device, and semiconductor device, electro-optical device and electronic instrument using the same |
| US6603294B2 (en) | 1999-10-21 | 2003-08-05 | Seiko Epson Corporation | Voltage supplying device, and semiconductor device, electro-optical device and electronic instrument using the same |
| EP1094440A2 (en) * | 1999-10-21 | 2001-04-25 | Seiko Epson Corporation | Voltage supplying device for capacitive loads, and semiconductor device, electro-optical device and electronic instrument using the same |
| US6888526B2 (en) | 1999-10-21 | 2005-05-03 | Seiko Epson Corporation | Voltage supplying device, and semiconductor device, electro-optical device and electronic instrument using the same |
| US6756962B1 (en) | 2000-02-10 | 2004-06-29 | Hitachi, Ltd. | Image display |
| JP2002055659A (ja) * | 2000-08-10 | 2002-02-20 | Nec Corp | 予備充放電回路及び駆動回路 |
| US7327339B2 (en) | 2001-01-15 | 2008-02-05 | Hitachi, Ltd. | Image display apparatus and driving method thereof |
| JP2002215102A (ja) * | 2001-01-15 | 2002-07-31 | Hitachi Ltd | 画像表示装置およびその駆動方法 |
| US7477227B2 (en) | 2001-01-16 | 2009-01-13 | Nec Electronics Corporation | Method and driving circuit for driving liquid crystal display, and portable electronic device |
| US7046223B2 (en) | 2001-01-16 | 2006-05-16 | Nec Electronics Corporation | Method and circuit for driving liquid crystal display, and portable electronic device |
| CN100362543C (zh) * | 2001-04-27 | 2008-01-16 | 株式会社东芝 | 数字模拟变换电路和数字模拟变换方法 |
| JP2004029703A (ja) * | 2002-06-21 | 2004-01-29 | Himax Optelectronics Corp | 液晶ディスプレイモニター駆動方法及び装置 |
| KR100567605B1 (ko) * | 2002-11-06 | 2006-04-04 | 알프스 덴키 가부시키가이샤 | 출력단부의 로스를 저감시킨 소스 팔로워 회로 및 액정표시 장치의 구동 장치 |
| JP2005208551A (ja) * | 2003-12-25 | 2005-08-04 | Sharp Corp | 表示装置および駆動装置 |
| US7812807B2 (en) | 2004-03-30 | 2010-10-12 | Sharp Kabushiki Kaisha | Display device and driving device |
| US7830351B2 (en) | 2005-10-11 | 2010-11-09 | Au Optronics Corporation | LCD gate driver circuitry having adjustable current driving capacity |
| US8330750B2 (en) | 2007-03-08 | 2012-12-11 | Rohm Co., Ltd. | Liquid crystal drive device and liquid crystal display device using the same |
| CN110751920A (zh) * | 2018-07-22 | 2020-02-04 | 联咏科技股份有限公司 | 源极驱动器的通道电路及其操作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100297140B1 (ko) | 2001-08-07 |
| US6232948B1 (en) | 2001-05-15 |
| JP2993461B2 (ja) | 1999-12-20 |
| KR19980081772A (ko) | 1998-11-25 |
| TW397966B (en) | 2000-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2993461B2 (ja) | 液晶表示装置の駆動回路 | |
| US6567327B2 (en) | Driving circuit, charge/discharge circuit and the like | |
| KR100423684B1 (ko) | 액티브 매트릭스 디스플레이 장치의 칼럼 구동 시스템 및 방법 | |
| US6661259B2 (en) | Driver circuit | |
| JP3482908B2 (ja) | 駆動回路、駆動回路システム、バイアス回路及び駆動回路装置 | |
| US6127997A (en) | Driver for liquid crystal display apparatus with no operational amplifier | |
| US20070070022A1 (en) | Differential amplifier, digital-to-analog converter and display device | |
| JP4025657B2 (ja) | 表示装置の駆動回路 | |
| US20050190139A1 (en) | Load capacity driving circuit and liquid crystal driving circuit | |
| KR100328537B1 (ko) | 전압 레벨 컨버터 | |
| JP3228411B2 (ja) | 液晶表示装置の駆動回路 | |
| KR100590034B1 (ko) | 레벨시프터 및 이를 이용한 표시장치 | |
| KR100608743B1 (ko) | 액정 디스플레이의 구동 장치 | |
| WO2004042691A1 (ja) | サンプルホールド回路およびそれを用いた画像表示装置 | |
| US20040263464A1 (en) | Low power source driver for liquid crystal display | |
| JP2002140041A (ja) | 表示装置の駆動回路 | |
| JP3147098B2 (ja) | 液晶表示装置の駆動回路 | |
| JP3573055B2 (ja) | 表示体駆動装置、表示装置及び携帯電子機器 | |
| JP2780530B2 (ja) | ソースドライバー回路 | |
| JP2002280894A (ja) | 信号レベル変換回路、アクティブマトリクス型液晶表示装置、および画像表示装置 | |
| KR100597312B1 (ko) | 액정표시장치용 저전력 소스 드라이버 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 14 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 14 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |