KR100590034B1 - 레벨시프터 및 이를 이용한 표시장치 - Google Patents

레벨시프터 및 이를 이용한 표시장치 Download PDF

Info

Publication number
KR100590034B1
KR100590034B1 KR1020040080375A KR20040080375A KR100590034B1 KR 100590034 B1 KR100590034 B1 KR 100590034B1 KR 1020040080375 A KR1020040080375 A KR 1020040080375A KR 20040080375 A KR20040080375 A KR 20040080375A KR 100590034 B1 KR100590034 B1 KR 100590034B1
Authority
KR
South Korea
Prior art keywords
transistor
level
main electrode
input signal
output terminal
Prior art date
Application number
KR1020040080375A
Other languages
English (en)
Other versions
KR20060031374A (ko
Inventor
권오경
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040080375A priority Critical patent/KR100590034B1/ko
Priority to US11/226,816 priority patent/US7675343B2/en
Publication of KR20060031374A publication Critical patent/KR20060031374A/ko
Application granted granted Critical
Publication of KR100590034B1 publication Critical patent/KR100590034B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 트랜지스터의 문턱전압이 높더라도 동작속도가 높으며 소비전력은 낮은 레벨시프터를 제공한다.
본 발명에 따른 레벨시프터는 4개의 트랜지스터 및 2개의 커패시터를 포함한다. 제1 트랜지스터는 제1 전압을 공급하는 제1 전원에 제1 주 전극이 연결되며 제2 주 전극이 제1 출력단에 연결되며 제어 전극이 제2 출력단에 연결된다. 제2 트랜지스터는 제1 전원에 제1 주 전극이 연결되며 제2 주 전극이 제2 출력단에 연결되며 제어 전극이 제1 출력단에 연결된다. 제3 트랜지스터는 제1 주 전극에 제1 입력 신호가 입력되며 제2 주 전극이 제2 출력단에 연결된다. 제4 트랜지스터는 제1 주 전극에 제1 입력 신호의 반전된 제2 입력 신호가 입력되며 제2 주 전극이 제1 출력단에 연결된다. 또한, 제1 커패시터는 제4 트랜지스터의 제어 전극에 제1단이 연결되며 제2단에 제1 입력 신호가 입력된다. 제2 커패시터는 제3 트랜지스터의 제어 전극에 제1단이 연결되며 제2단에 제2 입력 신호가 입력된다.
레벨시프터, 문턱전압

Description

레벨시프터 및 이를 이용한 표시장치{Level shifter and display device using the same}
도 1은 종래의 레벨시프터 회로를 보여주는 도면이다.
도 2는 본 발명의 실시예에 따른 레벨시프트 회로를 보여주는 도면이다.
도 3은 본 발명의 제1 실시예에 따른 입력신호(in1, in2)의 파형을 보여주는 도면이다.
도 4는 본 발명의 제2 실시예에 따른 입력신호(in1, in2)의 파형을 보여주는 도면이다.
도 5 및 도 6은 종래의 레벨시프터와 본 발명의 실시예에 따른 레벨시프터의 성능을 비교하여 보여주는 그래프이다.
도 7은 본 발명의 실시예에 따른 레벨시프터를 사용하는 표시 장치를 나타내는 도면이다.
본 발명은 레벨시프터에 관한 것으로, 보다 상세하게는 빠른 속도로 안정적으로 동작하는 레벨시프터 및 이를 이용한 표시 장치에 관한 것이다.
일반적으로 레벨시프터는 소정의 전압레벨을 갖는 입력신호를 다른 전압레벨로 변환하는 데 이용된다. 즉, 레벨시프터는 낮은 전압의 입력신호를 높은 전압의 출력신호로 변환하여 저전압 레벨 신호를 고전압 레벨 신호선으로 공급하는 역할을 하거나, 다르게는 높은 전압의 입력신호를 낮은 전압의 출력신호로 변환하여 고전압 레벨 신호를 저전압 레벨 신호선으로 공급하는 역할을 한다.
도 1은 종래의 레벨시프터 회로를 보여주는 도면이다.
도 1에서와 같이, 레벨시프트 회로는 교차결합된 레벨시프터 회로로서, 2개의 p형 트랜지스터(P1, P2), 2개의 n형 트랜지스터(N1, N2)를 포함한다.
하이레벨의 입력신호(in1)가 트랜지스터(N1)의 게이트에 입력되고 로우레벨의 입력신호(in2)가 트랜지스터(N2)의 게이트에 입력되면, 트랜지스터(N1)는 턴온되고 트랜지스터(N2)는 턴오프되어 노드(A)는 기준전위, 예컨대 접지전위가 된다. 노드(A)가 접지전위되면 트랜지스터(P2)의 게이트에 접지전위가 인가되어 트랜지스터(P2)는 턴온되고 노드(B)에는 전원전위(VDDH)가 인가되어 전원전위(VDDH)의 출력신호(out2)를 출력한다.
한편, 로우레벨의 입력신호(in1)가 트랜지스터(N1)의 게이트에 입력되고 하이레벨의 입력신호(in2)가 트랜지스터(N2)의 게이트에 입력되면, 트랜지스터(N1)는 턴오프되고 트랜지스터(N2)는 턴온되어 노드(B)는 기준전위, 예컨대 접지전위가 된다. 노드(B)가 접지전위되면 트랜지스터(P1)의 게이트에 접지전위가 인가되어 트랜지스터(P1)는 턴온되고 노드(A)에는 전원전위(VDDH)가 인가되어 전원전위(VDDH)의 출력신호(out1)를 출력한다.
이와 같은 종래의 레벨시프터는 n형 트랜지스터(N1, N2)를 구동 트랜지스터로서 사용한다. 그런데 n형 트랜지스터는 p형 트랜지스터에 비하여 비교적 높은 문턱전압(threshold voltage) 및 낮은 이동도(mobility)를 갖는다. 예컨대, 도 1의 레벨시프터에서, n형 트랜지스터(N1, N2)의 문턱전압이 입력신호(in1, in2)의 전압과 거의 유사한 경우에 n형 트랜지스터(N1, N2)는 약하게 턴온된다. 예를 들어, n형 트랜지스터(N1, N2)의 문턱전압이 3V이고, 입력신호가 3.3V일 때, n형 트랜지스터(N1, N2)의 Vgs-Vth는 겨우 0.3V이다. 따라서 n형 트랜지스터(N1, N2)는 약하게 턴온되므로 동작이 불안정하고 동작속도가 낮아 높은 동작속도를 요구하는 표시장치에 사용하기 어렵다.
특히, 레벨시프터는 저온 다결정 규소(Low Temperature poly silicon, 이하 LTPS라고 명명함)를 이용한 박막트랜지스터(Thin Film Transistor, 이하 TFT라고 명명함)로 구현되어 표시패널 등의 유리기판 상에 집적될 수 있다. LTPS TFT는 단결정 규소(single crystal silicon)를 이용한 MOS트랜지스터와 비교해 보면 이동도는 낮고 문턱전압은 높다는 특성을 가지므로 LTPS TFT를 이용한 레벨시프터는 높은 동작속도를 가지기 어렵다. 따라서, LTPS TFT를 이용한 레벨시프터는 높은 동작속도를 요구하는 표시장치에 사용되기 어렵다. 입력신호의 전압을 증가시켜 동작속도를 보강한다 하더라도 입력신호의 전압이 증가되면 전원 소비가 증가된다는 문제점이 발생하므로 또한 저소비전력이 요구되는 표시 장치에 사용되기 어렵다.
본 발명이 이루고자 하는 기술적 과제는, 트랜지스터의 문턱전압이 높더라도 동작속도가 높으며 소비전력은 낮은 레벨시프터를 제공하는 것이다.
본 발명의 다른 기술적 과제는, 트랜지스터의 문턱전압이 높더라도, 동작속도가 높으며 소비전력은 낮은 레벨시프터를 이용한 표시 장치를 제공하는 것이다.
(코멘트; 발명의 명칭 및 독립청구항의 명칭과 관련하여 2 종류임을 나타내는 것입니다. 동일한 말의 반복이 아닙니다)
본 발명의 하나의 특징에 따른 레벨시프터는,
제1 전압을 공급하는 제1 전원에 제1 주 전극이 연결되며 제2 주 전극이 제1 출력단에 연결되며 제어 전극이 제2 출력단에 연결되는 제1 트랜지스터; 상기 제1 전원에 제1 주 전극이 연결되며 제2 주 전극이 상기 제2 출력단에 연결되며 제어 전극이 상기 제1 출력단에 연결되는 제2 트랜지스터; 제1 주 전극에 제1 입력 신호가 입력되며 제2 주 전극이 상기 제2 출력단에 연결되는 제3 트랜지스터; 제1 주 전극에 상기 제1 입력 신호의 반전된 제2 입력 신호가 입력되며 제2 주 전극이 상기 제1 출력단에 연결되는 제4 트랜지스터; 상기 제4 트랜지스터의 제어 전극에 제1단이 연결되며 제2단에 상기 제1 입력 신호가 입력되는 제1 커패시터; 및 상기 제3 트랜지스터의 제어 전극에 제1단이 연결되며 제2단에 상기 제2 입력 신호가 입력되는 제2 커패시터를 포함한다.
상기 레벨시프터의 동작시에 상기 제1 및 제2 커패시터는 소정의 전압으로 충전될 수 있다.
또한 레벨시프터는 제어 전극이 상기 제1 커패시터의 제2단에 연결되며 상기 소정의 전압에 대응하는 전압을 공급하는 제2 전원과 상기 제4 트랜지스터 사이에 연결되는 제5 트랜지스터; 및 제어 전극이 상기 제2 커패시터의 제2단에 연결되며 상기 제2 전원과 상기 제3 트랜지스터 사이에 연결되는 제6 트랜지스터를 더 포함할 수 있고, 상기 제5, 및 6 트랜지스터는 상기 제1 및 제2 트랜지스터와 동일한 타입의 트랜지스터일 수 있다.
상기 제1, 제2, 제3 및 제4 트랜지스터는 다결정 규소 박막 트랜지스터일 수 있다.
상기 제3 및 제4 트랜지스터는 상기 제1 및 제2 트랜지스터와 다른 타입의 트랜지스터일 수 있고, 또는 상기 제3 및 4 트랜지스터는 n채널 트랜지스터일 수 있다.
상기 제1 및 제2 입력신호는 제1 레벨은 로우레벨이고, 제2 레벨은 하이레벨일 수 있다. 상기 소정의 전압은 상기 제1 및 제2 입력신호의 제2 레벨과 동일한 크기일 수 있다.
본 발명의 다른 특징에 따른 레벨시프터는,
제1 전압을 공급하는 제1 전원에 제1 주전극이 연결되며 제2 주전극이 제1 출력단에 연결되며 제어전극에 상기 제1 출력단에 인가된 신호의 반전신호가 인가되는 제1 트랜지스터;
제1 주전극에 제1 입력신호가 입력되며 제2 주전극이 상기 제1 출력단에 연결되는 제2 트랜지스터; 및
상기 제2 트랜지스터의 제어전극에 제1단이 연결되며 제2단에 상기 제1 입력신호의 반전신호인 제2 입력 신호가 입력되는 제1 커패시터;
제어전극에 상기 제2 입력신호가 입력되며 제1 주전극에 소정의 전압이 인가되고, 제2 주전극이 상기 제1 커패시터의 제1단에 연결되는 제3 트랜지스터를 포함한다.
상기 제1 입력신호는 제1 레벨은 로우레벨이고, 제2 레벨은 하이레벨일 수 있고, 상기 소정의 전압은 상기 제1 입력신호의 제2 레벨과 동일한 전압일 수 있다.
또한 레벨시프터는, 제1 전압을 공급하는 제1 전원에 제1 주전극이 연결되며 제2 주전극이 제2 출력단에 연결되며 제어전극에 상기 제2 출력단에 인가된 신호의 반전신호가 인가되는 제4 트랜지스터;
제1 주전극에 제2 입력신호가 입력되며 제2 주전극이 상기 제2 출력단에 연결되는 제5 트랜지스터; 및
상기 제5 트랜지스터의 제어전극에 제1단이 연결되며 제2단에 상기 제1 입력 신호가 입력되는 제2 커패시터;
제어전극에 상기 제1 입력신호가 입력되며 제1 주전극에 소정의 전압이 인가되고, 제2 주전극이 상기 제2 커패시터의 제1단에 연결되는 제6 트랜지스터를 더 포함할 수 있다.
상기 제1 트랜지스터의 제어전극은 제2 출력단에 연결되고, 상기 제4 트랜지스터의 제어전극은 제1 출력단에 연결될 수 있다.
상기 제2 및 제5 트랜지스터는 상기 제1, 제3, 제4 및 제6 트랜지스터와 다른 타입의 트랜지스터일 수 있고, 상기 제2 및 제5 트랜지스터는 n채널 트랜지스터일 수 있다.
본 발명의 또 다른 특징에 따른 레벨시프터의 구동방법은, 제1 주전극에 제1 입력신호가 입력되며 제2 주전극이 출력단에 연결되는 제1 트랜지스터; 및 제1 주전극에 전원전압이 공급되며 제2 주전극이 상기 출력단에 연결되며 제어전극에 상기 출력단에 인가된 신호의 반전신호가 인가되는 제2 트랜지스터를 포함하는 레벨시프터의 구동방법으로서,
a) 상기 제1 트랜지스터의 제1 주전극에 제1 레벨의 제1 입력신호가 인가되고, 상기 제1 트랜지스터의 제어전극에 제2 레벨과 소정 전압의 합에 대응되는 전압이 인가되는 단계; 및
b) 상기 제1 트랜지스터의 제1 주전극에 상기 제2 레벨의 제1 입력신호를 인가하고, 상기 제1 트랜지스터의 제어전극에 상기 제1 레벨과 상기 소정 전압의 합에 대응되는 전압이 인가되는 단계
를 포함한다.
상기 제1 트랜지스터는 n채널 트랜지스터이고, 상기 제2 트랜지스터는 p채널 트랜지스터이고, 상기 제1 레벨은 로우레벨이고, 상기 제2 레벨은 하이레벨일 수 있다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기 에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
다음은, 도 2 을 참조하여 본 발명의 실시예에 따른 레벨시프터에 대하여 상세하게 설명한다.
도 2는 본 발명의 실시예에 따른 레벨시프트 회로를 보여주는 도면이다.
도 2에서, 레벨시프터 회로는 4개의 p형 트랜지스터(P1, P2, P3, P4), 2개의 n형 구동 트랜지스터(N1, N2) 및 2개의 커패시터(C1, C2)를 포함한다.
트랜지스터(P1)의 소스는 전원(VDDH)에 연결되고, 트랜지스터(P1)의 게이트는 트랜지스터(P2)의 드레인 및 출력단자(out2)에 연결되며 트랜지스터(P1)의 드레인은 출력단자(out1) 및 트랜지스터(P2)의 게이트에 연결된다. 이렇게 하여 트랜지스터(P1)와 트랜지스터(P2)는 교차결합된다. 트랜지스터(N1)의 소스에 입력신호(in2)가 인가되고 트랜지스터(N2)의 소스에는 입력신호(in1)가 인가된다. 또한 입력신호(in1)는 커패시터(C1)의 일단 및 트랜지스터(P3)의 게이트에 인가된다. 입력신호(in2)는 커패시터(C2)의 일단 및 트랜지스터(P4)의 게이트에 인가된다.
트랜지스터(P3)의 소스에 전원(Vbais)이 공급되고 트랜지스터(P3)의 게이트에 커패시터(C1)의 일단이 연결된다. 트랜지스터(P3)의 드레인, 커패시터(C1)의 타단 및 트랜지스터(N1)의 게이트는 노드(X)를 형성한다. 트랜지스터(P4)의 소스에 전원(Vbais)이 공급되고 트랜지스터(P4)의 게이트에 커패시터(C2)의 일단이 연결된다. 트랜지스터(P4)의 드레인, 커패시터(C2)의 타단 및 트랜지스터(N2)의 게이트는 노드(Y)를 형성한다.
다음은 도 3을 참조하여 레벨시프터 회로의 동작에 대하여 자세하게 설명한다. 도 3은 본 발명의 제1 실시예에 따른 레벨시프트에 인가되는 입력신호(in1, in2)의 파형을 보여주는 도면이다.
먼저, 레벨시프터가 동작되기 전에, 입력신호(in1) 및 입력신호(in2)가 각각 로우레벨일 때 트랜지스터(P3) 및 트랜지스터(P4)가 턴온되어, 커패시터(C1, C2)가 Vbias 까지 충전된 상태라고 가정한다. 또한 입력신호(in1, in2)는 2진화 신호에서 서로 반전된 신호이고 각각 하이레벨 전압(VDDL)과 로우레벨 전압을 교대로 가진다. 하이레벨 전압(VDDL)은 전원전압(VDDH)보다는 낮은 레벨이고, 로우레벨 전압은 접지전압으로 가정한다. 그리고 커패시터의 충전전압(Vbias)은 하이레벨 전압(VDDL)과 동일한 전압이라고 가정한다. 따라서 전압(Vbias)이 트랜지스터(N1, N2)의 게이트에 인가되더라도 트랜지스터(N1, N2)는 턴오프되거나 또는 약하게 턴온되어 정상적으로 동작되지 않는다.
도 3에서와 같이, 시간(t1) 동안, 입력신호(in1)는 하이레벨(VDDL)이 되고 입력신호(in2)는 로우레벨(0)이 되면, 노드(Y)의 전위는 여전히 Vbias로 남게 되고 노드(X)의 전위는 Vx로 높아진다. 여기서 Vx는 수학식 1과 같다.
Figure 112004045750762-pat00001
여기서, ΔV는 입력전압(VDDL)의 인가에 의해 상승하는 전압의 크기이고, Vp는 노드(X)와 트랜지스터(P3), 트랜지스터(N1) 사이에 각각 존재하는 기생커패시터에 저장된 전압의 합이다.
노드(X)와 트랜지스터(P3), 트랜지스터(N1) 사이에 각각 존재하는 기생커패시터와 같은 주변기생성분들 때문에 ΔV는 Vbias 까지 상승하지 못한다. 커패시터(C1, C2)의 용량이 매우 크다하더라도 ΔV는 Vbias가 될 수가 없다.
노드(X)가 VX 까지 승압되면, 트랜지스터(N1)의 게이트 전압은 VX 이고, 트랜지스터(N1)의 소스전압은 로우레벨의 입력신호(in2)이므로, 트랜지스터(N1)의 게이트-소스간 전압 차가 증가되어 트랜지스터(N1)는 턴온된다. 따라서, 출력단자(out1)는 로우레벨로 떨어지고 트랜지스터(P2)는 턴온되고 출력단자(out2)가 하이전압(VDDH)이 되며, 트랜지스터(P1)는 오프되고 트랜지스터(N1)가 온되어 있으므로 출력단자(out1)는 로우레벨 전압(0V)이 계속된다. 즉, 입력신호(in1)의 하이레벨(VDDL)이 트랜지스터(N1)의 문턱전압의 크기와 비슷한 경우에도 트랜지스터(N1)의 게이트에는 전압(VX)이 인가되므로 레벨시프터는 안정적으로 동작할 수 있다.
다음 시간(t2) 동안, 입력신호(in1)가 로우레벨이 되고 입력신호(in2)가 하 이레벨이 되면, 노드(X)의 전위는 Vbias가 된다, 따라서 트랜지스터(N1)의 게이트전압는 Vbias가 되고 소스전압은 하이레벨(VDDL=Vbias)이 되므로 소스와 게이트간의 전압차가 0이 되어 트랜지스터(N1)는 턴오프되고, 노드(Y)는 수학식 1과 같이 VX 까지 승압되어 트랜지스터(N2)는 턴온된다. 따라서, 출력단자(out2)는 로우레벨로 떨어지고 트랜지스터(P1)는 턴온되고 출력단자(out1)가 하이전압(VDDH)이 되며, 트랜지스터(P2)는 오프되고 출력단자(out2)는 로우 상태가 계속된다.
도 4는 본 발명의 제2 실시예에 따른 레벨시프트에 인가되는 입력신호(in1, in2)의 파형을 보여주는 도면이다.
본 발명의 제2 실시예는 입력신호가 인가되기 전에 초기시간(t3)이 존재한다는 점이 제1 실시예와 다른 점이다.
도 2에서 보여준 레벨시프터 회로에서, 커패시터(C1, C2)가 초기세팅타임에 충전되지 않고 초기 입력신호의 전압레벨이 하이로 된다면, 커패시터(C1, C2)의 타단들의 전압이 전압(Vbias)이 아닌 임의의 전압이 된다. 그리고 다음 구간에 입력신호가 로우레벨이 되면, 트랜지스터(P3, P4)는 턴온되어 커패시터의 타단은 전압(Vbias)이 된다. 이와 같이 초기시간(t3)이 없는 경우 초기 입력신호에 따른 출력이 정상적으로 이루어지지 않을 수 있다. 따라서 도 4에서와 같이, 동작 기간(t1, t2)에 앞서 초기시간(t3) 동안 로우레벨의 입력신호(in1, in2)를 인가함으로써 기간(t3) 동안에, 트랜지스터(P3) 및 트랜지스터(P4)는 턴온되고 커패시터(C1, C2)에는 전압(Vbias)이 미리 충전될 수 있게 된다. 따라서 초기 입력신호에 따른 출력도 정상적으로 이루어질 수 있다.
도 5 및 도 6은 종래의 레벨시프터와 본 발명의 실시예에 따른 레벨시프터의 성능을 비교하여 보여주는 그래프이다.
도 5는 입력신호의 전압레벨이 3.3V이고 n형 및 p형 트랜지스터의 문턱전압은 각각 3V인 경우의 출력파형을 보여준다. 도 5에서 입력신호는 파선으로 표시하고 종래의 레벨시프터의 출력신호는 2점 쇄선으로 표시하였으며 본 발명의 레벨시프터의 출력신호는 굵은 실선으로 표시하였다.
도 5에서와 같이, 종래의 레벨시프터는 입력신호와 트랜지스터의 문턱전압의 차기 0.3V 밖에 되지 않아 이동도가 낮다. 따라서 전압차가 작아 트랜지스터가 턴온되더라도 정상적인 동작이 이루어지기가 어려워 출력신호의 파형이 입력신호의 파형에 대응되지 못하였다. 반면, 본 발명에 따른 레벨시프터의 출력신호는 소정의 초기시간이 경과한 후부터 3V의 입력신호에 대응하여 대략 10V의 전압레벨을 갖는 것을 알 수 있다.
도 6은 n형 및 p형 트랜지스터의 문턱전압이 2V 및 3V인 경우 각각에 대하여, 종래의 레벨시프터 및 본 발명에 따른 레벨시프터의 입력전압에 따른 동작속도를 보여주는 그래프이다.
도 6에서와 같이, n형 및 p형 트랜지스터의 문턱전압이 2V이고 입력신호의 전압레벨이 2.5V인 경우에도, 본 발명에 따른 레벨시프터는 대략 12㎒의 동작속도 를 나타낸다. 또한, 입력신호의 전압레벨이 4V인 경우, 본 발명에 따른 레벨시프터는 n형 및 p형 트랜지스터의 문턱전압 2V인 경우 동작속도가 대략 25㎒이고, n형 및 p형 트랜지스터의 문턱전압 3V인 경우 동작속도가 대략 20㎒이다. 한편, 입력신호의 전압레벨이 4V인 경우, 종래의 레벨시프터는 n형 및 p형 트랜지스터의 문턱전압 2V인 경우 동작속도가 대략 5㎒이고, n형 및 p형 트랜지스터의 문턱전압 3V인 경우 동작속도가 측정되지 않았다.
이와 같이, 본 발명에 따른 레벨시프터는 트랜지스터의 문턱전압은 높고 입력 신호의 전압레벨이 낮더라도 충분한 빠르게 동작할 수 있다. 따라서 표시 장치에도 충분히 적용될 수 있다.
도 7은 본 발명의 실시예에 따른 레벨시프터를 사용하는 표시 장치를 나타내는 도면이다.
도 7에 나타낸 표시 장치는 타이밍 컨트롤러(Tcon)(100), 시프트 레지스터(S/R)(200), 데이터 드라이버(300) 및 표시 패널(400)을 포함한다. 타이밍 컨트롤러(100)는 시프트 레지스터(200) 및 데이터 드라이버(300)의 구동에 필요한 타이밍 신호(CLK, /CLK, SP)를 생성한다. 시프트 레지스터(200)는 타이밍 컨트롤러(100)로부터 타이밍 신호를 수신하여 표시 패널(400)에 형성된 주사선(X1∼Xm)에 주사 신호를 순차적으로 인가한다. 데이터 드라이버(300)는 타이밍 신호에 따라 표시 패널(400)의 데이터선(Y1∼Yn)에 데이터 신호를 인가한다.
예를 들어, 타이밍 컨트롤러(100)와 시프트 레지스터(200)에서 사용하는 전압 범위가 서로 다르다고 가정하면, 타이밍 컨트롤러(100)와 시프트 레지스터(200) 사이에 본 발명의 실시예에 따른 레벨시프터(L/S)(500)를 형성하여, 타이밍 컨트롤러(100)의 출력 전압 범위를 시프트 레지스터(200)에서 사용하는 전압 범위로 변경할 수 있다.
마찬가지로, 시프트 레지스터(200)와 표시 패널(400)에서 사용하는 전압 범위가 서로 다르다고 가정하면, 시프트 레지스터(200)와 표시 패널(400)의 주사선(X1∼Xm) 사이에 레벨시프터(L/S)(600)를 형성하여, 시프트 레지스터(200)의 출력 전압 범위를 표시 패널(400)에서 사용하는 전압 범위로 변경할 수 있다. 이때, 레벨 시프터(500)와 표시 패널(400) 사이에는 표시 패널(400)에서 사용되는 전압 범위를 따르는 버퍼(도시하지 않음)가 형성되어 있다.
도 7에서는 타이밍 컨트롤러(100)와 시프트 레지스터(200) 사이 및 시프트 레지스터(200)와 표시 패널(400) 사이에 레벨 시프터를 사용하는 경우를 예로 들어 설명하였지만, 이에 한정되지 않고 표시 장치에서 전압 범위를 변경하는 경우에는 모두 적용할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명에 따른 레벨시프터는 높은 문턱전압을 갖는 레벨시프터의 구동트랜지스터를 턴온시키기 위하여 바이어스 전압으로 충전된 커패시터와 입력신호의 전 압에 의해 게이트전압을 끌어올림으로써 게이트-소스전압을 증가시킨다. 이와 같이 함으로써 구동트랜지스터의 문턱전압이 입력신호의 하이레벨 전압에 근접한 경우에도 구동트랜지스터의 고속 동작이 가능하다. 또한, 커패시터의 충전을 위하여 인가되는 바이어스 전압의 크기를 입력신호의 하이레벨 전압과 동일하게 함으로써 전원의 수도 감소시킬 수 있다.
따라서 본 발명에 따른 레벨시프터는 낮은 입력 전압 및 높은 문턱전압의 경우에도 동작할 수 있고, 넓은 범위의 문턱전압에 적용될 수 있다. 이와 같은 레벨시프터를 이용한 표시장치 등은 낮은 전압레벨의 입력 신호를 이용함으로써 더욱 소비전력을 감소시킬 수 있다. 특히 일반적으로 문턱전압이 높은 LTPS TFT를 이용하더라도 본 발명에 따른 레벨시프터는 동작속도가 충분히 높으므로 표시장치의 주변회로로서 이용될 수 있다.

Claims (19)

  1. 제1 전압을 공급하는 제1 전원에 제1 주 전극이 연결되며 제2 주 전극이 제1 출력단에 연결되며 제어 전극이 제2 출력단에 연결되는 제1 트랜지스터(P1);
    상기 제1 전원에 제1 주 전극이 연결되며 제2 주 전극이 상기 제2 출력단에 연결되며 제어 전극이 상기 제1 출력단에 연결되는 제2 트랜지스터(P2);
    제1 주 전극에 제1 입력 신호가 입력되며 제2 주 전극이 상기 제2 출력단에 연결되는 제3 트랜지스터(N2);
    제1 주 전극에 상기 제1 입력 신호의 반전된 제2 입력 신호가 입력되며 제2 주 전극이 상기 제1 출력단에 연결되는 제4 트랜지스터(N1);
    상기 제4 트랜지스터의 제어 전극에 제1단이 연결되며 제2단에 상기 제1 입력 신호가 입력되는 제1 커패시터(C1); 및
    상기 제3 트랜지스터의 제어 전극에 제1단이 연결되며 제2단에 상기 제2 입력 신호가 입력되는 제2 커패시터(C2)
    를 포함하는 레벨시프터.
  2. 제1항에 있어서,
    상기 레벨시프터의 동작시에 상기 제1 및 제2 커패시터는 소정의 전압으로 충전되는 레벨시프터.
  3. 제2항에 있어서,
    제어 전극이 상기 제1 커패시터의 제2단에 연결되며 상기 소정의 전압에 대응하는 전압을 공급하는 제2 전원과 상기 제4 트랜지스터 사이에 연결되는 제5 트랜지스터; 및
    제어 전극이 상기 제2 커패시터의 제2단에 연결되며 상기 제2 전원과 상기 제3 트랜지스터 사이에 연결되는 제6 트랜지스터를 더 포함하는 레벨시프터.
  4. 제3항에 있어서,
    상기 제5, 및 6 트랜지스터는 상기 제1 및 제2 트랜지스터와 동일한 타입의 트랜지스터인 레벨시프터.
  5. 제4항에 있어서,
    상기 제1, 제2, 제3 및 제4 트랜지스터는 다결정 규소 박막 트랜지스터인 레벨시프터.
  6. 제5항에 있어서,
    상기 제3 및 제4 트랜지스터는 상기 제1 및 제2 트랜지스터와 다른 타입의 트랜지스터인 레벨시프터.
  7. 제6항에 있어서,
    상기 제3 및 4 트랜지스터는 n채널 트랜지스터인 레벨시프터.
  8. 제7항에 있어서,
    상기 제1 및 제2 입력신호는 제1 레벨은 로우레벨이고, 제2 레벨은 하이레벨인 레벨시프터.
  9. 제8항에 있어서,
    상기 소정의 전압은 상기 제2 레벨과 상기 제2 전원의 레벨의 합 보다 작은 레벨시프터.
  10. 제1 전압을 공급하는 제1 전원에 제1 주전극이 연결되며 제2 주전극이 제1 출력단에 연결되며 제어전극에 상기 제1 출력단에 인가된 신호의 반전신호가 인가되는 제1 트랜지스터(P1);
    제1 주전극에 제1 입력신호가 입력되며 제2 주전극이 상기 제1 출력단에 연결되는 제2 트랜지스터(N1); 및
    상기 제2 트랜지스터의 제어전극에 제1단이 연결되며 제2단에 상기 제1 입력신호의 반전신호인 제2 입력 신호가 입력되는 제1 커패시터(C1);
    제어전극에 상기 제2 입력신호가 입력되며 제1 주전극에 소정의 전압이 인가되고, 제2 주전극이 상기 제1 커패시터의 제1단에 연결되는 제3 트랜지스터(P3)
    를 포함하는 레벨시프터.
  11. 제10항에 있어서,
    상기 제1 입력신호는 제1 레벨은 로우레벨이고, 제2 레벨은 하이레벨인 레벨시프터.
  12. 제11항에 있어서,
    상기 소정의 전압은 상기 제1 입력신호의 제2 레벨과 동일한 전압인 레벨시프터.
  13. 제10항에 있어서,
    제1 전압을 공급하는 제1 전원에 제1 주전극이 연결되며 제2 주전극이 제2 출력단에 연결되며 제어전극에 상기 제2 출력단에 인가된 신호의 반전신호가 인가되는 제4 트랜지스터(P2);
    제1 주전극에 제2 입력신호가 입력되며 제2 주전극이 상기 제2 출력단에 연결되는 제5 트랜지스터(N2); 및
    상기 제5 트랜지스터의 제어전극에 제1단이 연결되며 제2단에 상기 제1 입력 신호가 입력되는 제2 커패시터(C2);
    제어전극에 상기 제1 입력신호가 입력되며 제1 주전극에 소정의 전압이 인가되고, 제2 주전극이 상기 제2 커패시터의 제1단에 연결되는 제6 트랜지스터(P4)
    를 더 포함하는 레벨시프터.
  14. 제13항에 있어서,
    상기 제1 트랜지스터의 제어전극은 제2 출력단에 연결되고, 상기 제4 트랜지스터의 제어전극은 제1 출력단에 연결되는 레벨시프터.
  15. 제13항에 있어서,
    상기 제2 및 제5 트랜지스터는 상기 제1, 제3, 제4 및 제6 트랜지스터와 다른 타입의 트랜지스터인 레벨시프터.
  16. 제15항에 있어서
    상기 제2 및 제5 트랜지스터는 n채널 트랜지스터인 레벨시프터.
  17. 제1 주전극에 제1 입력신호가 입력되며 제2 주전극이 출력단에 연결되는 제1 트랜지스터; 및 제1 주전극에 전원전압이 공급되며 제2 주전극이 상기 출력단에 연결되며 제어전극에 상기 출력단에 인가된 신호의 반전신호가 인가되는 제2 트랜지스터를 포함하는 레벨시프터의 구동방법에 있어서,
    a) 상기 제1 트랜지스터의 제1 주전극에 제1 레벨의 제1 입력신호가 인가되고, 상기 제1 트랜지스터의 제어전극에 제2 레벨과 소정 전압의 합에 대응되는 전압이 인가되는 단계; 및
    b) 상기 제1 트랜지스터의 제1 주전극에 상기 제2 레벨의 제1 입력신호를 인가하고, 상기 제1 트랜지스터의 제어전극에 상기 제1 레벨과 상기 소정 전압의 합에 대응되는 전압이 인가되는 단계
    를 포함하는 레벨시프터의 구동방법.
  18. 제17항에 있어서,
    상기 제1 트랜지스터는 n채널 트랜지스터이고, 상기 제2 트랜지스터는 p채널 트랜지스터이고,
    상기 제1 레벨은 로우레벨이고, 상기 제2 레벨은 하이레벨인 레벨시프터의 구동방법.
  19. 제1항 또는 제10항에 기재된 레벨시프터를 포함하는 표시 장치.
KR1020040080375A 2004-10-08 2004-10-08 레벨시프터 및 이를 이용한 표시장치 KR100590034B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040080375A KR100590034B1 (ko) 2004-10-08 2004-10-08 레벨시프터 및 이를 이용한 표시장치
US11/226,816 US7675343B2 (en) 2004-10-08 2005-09-13 Level shifter and display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040080375A KR100590034B1 (ko) 2004-10-08 2004-10-08 레벨시프터 및 이를 이용한 표시장치

Publications (2)

Publication Number Publication Date
KR20060031374A KR20060031374A (ko) 2006-04-12
KR100590034B1 true KR100590034B1 (ko) 2006-06-14

Family

ID=36144740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040080375A KR100590034B1 (ko) 2004-10-08 2004-10-08 레벨시프터 및 이를 이용한 표시장치

Country Status (2)

Country Link
US (1) US7675343B2 (ko)
KR (1) KR100590034B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190103008A (ko) * 2018-02-26 2019-09-04 윈본드 일렉트로닉스 코포레이션 레벨 시프터 및 반도체 장치

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7449933B2 (en) * 2005-12-20 2008-11-11 Stmicroelectronics S.A. Voltage level translator
KR20070111774A (ko) * 2006-05-19 2007-11-22 삼성전자주식회사 레벨 시프터
TW200904002A (en) * 2007-07-03 2009-01-16 Toppoly Optoelectronics Corp Level shifter, interface driving circuit, and image display system
TW200915043A (en) * 2007-09-29 2009-04-01 Novatek Microelectronics Corp Biasing circuit with fast response
US20110063012A1 (en) * 2009-09-11 2011-03-17 Kok Lim Chan Circuit arrangement
KR20120091880A (ko) * 2011-02-10 2012-08-20 삼성디스플레이 주식회사 인버터 및 이를 이용한 유기전계발광 표시장치
KR101322221B1 (ko) * 2012-05-10 2013-10-28 주식회사 실리콘웍스 시오지 폼 소스 드라이버 집적회로의 오동작 방지 회로 및 그를 채용한 평판 디스플레이 제어 장치
KR102372054B1 (ko) 2017-09-05 2022-03-11 삼성디스플레이 주식회사 표시 장치 및 화소
CN113611256B (zh) * 2021-08-12 2023-02-17 合肥鑫晟光电科技有限公司 选择模块及其数据输出的方法、芯片、选择器和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010015346A (ko) * 1999-07-15 2001-02-26 마찌다 가쯔히꼬 레벨시프트회로 및 화상표시장치
JP2002353806A (ja) 2001-05-30 2002-12-06 Toshiba Corp レベルシフタ回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1258878C (zh) * 2002-02-26 2006-06-07 三菱电机株式会社 振幅变换电路
JP2003316315A (ja) * 2002-04-23 2003-11-07 Tohoku Pioneer Corp 発光表示パネルの駆動装置および駆動方法
US20050285658A1 (en) * 2004-06-29 2005-12-29 Schulmeyer Kyle C Level shifter with reduced duty cycle variation
US7200053B2 (en) * 2004-09-01 2007-04-03 Micron Technology, Inc. Level shifter for low voltage operation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010015346A (ko) * 1999-07-15 2001-02-26 마찌다 가쯔히꼬 레벨시프트회로 및 화상표시장치
JP2002353806A (ja) 2001-05-30 2002-12-06 Toshiba Corp レベルシフタ回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190103008A (ko) * 2018-02-26 2019-09-04 윈본드 일렉트로닉스 코포레이션 레벨 시프터 및 반도체 장치
KR102114574B1 (ko) 2018-02-26 2020-05-25 윈본드 일렉트로닉스 코포레이션 레벨 시프터 및 반도체 장치

Also Published As

Publication number Publication date
KR20060031374A (ko) 2006-04-12
US7675343B2 (en) 2010-03-09
US20060077166A1 (en) 2006-04-13

Similar Documents

Publication Publication Date Title
KR100297140B1 (ko) 저전력소비와 정밀한 전압출력을 갖는 액정 표시용 구동 회로
US7675343B2 (en) Level shifter and display device using the same
US7050036B2 (en) Shift register with a built in level shifter
KR101023726B1 (ko) 쉬프트 레지스터
JP4902750B2 (ja) 半導体装置及び表示装置
US20110001732A1 (en) Shift register circuit, display device, and method for driving shift register circuit
KR20050085895A (ko) 보정회로를 구비한 디지털회로 및 그것을 갖는 전자기기
KR100995637B1 (ko) 쉬프트 레지스터
JP2005196158A (ja) 液晶表示装置の駆動回路
KR100639741B1 (ko) 레벨 변환 회로
US7742044B2 (en) Source-follower type analogue buffer, compensating operation method thereof, and display therewith
CN101162568A (zh) 模拟缓冲器及其补偿操作方法和具有模拟缓冲器的显示器
KR100375751B1 (ko) 전압 레벨 시프터 및 폴리실리콘 디스플레이
KR101027827B1 (ko) 쉬프트 레지스터 및 그 구동 방법
KR100896404B1 (ko) 레벨 쉬프터를 갖는 쉬프트 레지스터
WO2004042691A1 (ja) サンプルホールド回路およびそれを用いた画像表示装置
KR100608743B1 (ko) 액정 디스플레이의 구동 장치
JP4757915B2 (ja) 表示装置
JP2007018299A (ja) 電圧発生回路及び表示装置
KR101146425B1 (ko) 쉬프트 레지스터
KR101143803B1 (ko) 쉬프트 레지스터 및 그 구동 방법
JP2005311790A (ja) 信号レベル変換回路および該回路を用いた液晶表示装置
KR101073263B1 (ko) 쉬프트 레지스터 및 그 구동 방법
WO2012111586A1 (ja) 半導体装置及び表示装置
KR100608249B1 (ko) 능동행렬 디스플레이 패널 내 데이터 드라이버 집적을위한 아날로그 버퍼회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 14