KR100995637B1 - 쉬프트 레지스터 - Google Patents

쉬프트 레지스터 Download PDF

Info

Publication number
KR100995637B1
KR100995637B1 KR1020030099237A KR20030099237A KR100995637B1 KR 100995637 B1 KR100995637 B1 KR 100995637B1 KR 1020030099237 A KR1020030099237 A KR 1020030099237A KR 20030099237 A KR20030099237 A KR 20030099237A KR 100995637 B1 KR100995637 B1 KR 100995637B1
Authority
KR
South Korea
Prior art keywords
node
driving voltage
transistor
controlled
output
Prior art date
Application number
KR1020030099237A
Other languages
English (en)
Other versions
KR20050070195A (ko
Inventor
김영식
문수환
이선용
황광식
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030099237A priority Critical patent/KR100995637B1/ko
Priority to US11/022,849 priority patent/US7382348B2/en
Publication of KR20050070195A publication Critical patent/KR20050070195A/ko
Application granted granted Critical
Publication of KR100995637B1 publication Critical patent/KR100995637B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 아모퍼스-실리콘 박막 트랜지스터를 이용하는 경우 출력 신호의 왜곡을 개선할 수 있는 쉬프트 레지스터를 제공하는 것이다.
이를 위하여, 본 발명의 쉬프트 레지스터는 제1 및 제2 구동 전압과, 제1 및 제2 클럭 신호 중 어느 하나의 클럭 신호를 이용하여 입력된 스타트 펄스를 쉬프트시켜 각각의 출력 신호와 다음단의 스타트 펄스로 공급하는 다수개의 스테이지들로 이루어진 쉬프트 레지스터에 있어서, 상기 스테이지들 각각은, 제1 및 제2 노드의 제어에 따라 상기 어느 하나의 클럭 신호와 상기 제2 구동 전압을 선택적으로 출력 라인으로 공급하는 출력 버퍼부와; 상기 스타트 펄스에 응답하여 제1 노드를 상기 제1 구동 전압으로 프리차지시키기는 프리자치부와; 상기 스타트 펄스와 다음단 스테이지의 출력 신호를 이용하여 상기 제2 노드에 상기 제1 노드와 반대가 되도록 상기 제1 및 제2 구동 전압을 선택적으로 공급하는 제2 노드 제어부와; 상기 프리차지 기간에 이외에 상기 제1 노드에 상기 제2 구동 전압을 공급하는 제1 노드 제어부를 구비한다.

Description

쉬프트 레지스터{SHIFT REGISTER}
도 1은 종래의 2상 쉬프트 레지스터를 도시한 블록도.
도 2은 도 1에 도시된 제1 스테이지의 상세 회로도.
도 3은 도 2에 도시된 스테이지의 구동 파형도.
도 4는 본 발명의 실시 예에 따른 쉬프트 레지스터를 도시한 블록도.
도 5는 도 4에 도시된 한 스테이지에 대한 상세 회로도.
도 6는 도 4에 도시된 스테이지의 구동 파형도.
도 7은 도 4에 도시된 스테이지의 시뮬레이션 파형도.
본 발명은 액정 표시 장치의 구동 회로에 관한 것으로, 특히 아모퍼스-실리콘 박막 트랜지스터를 이용한 쉬프트 레지스터에 관한 것이다.
텔레비젼(Television) 및 컴퓨터(Computer)의 표시 장치로 사용되는 액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된 다. 이를 위하여, 액정 표시 장치는 액정셀들이 매트릭스 형태로 배열되어진 액정 패널과, 액정 패널을 구동하기 위한 구동 회로를 구비한다.
액정 패널에는 게이트 라인들과 데이터 라인들이 교차하게 배열되고 그 게이트 라인들과 데이터 라인들의 교차로 마련되는 영역에 액정셀들이 위치하게 된다. 이 액정 패널에는 액정셀들 각각에 전계를 인가하기 위한 화소 전극들과 공통 전극이 마련된다. 화소 전극들 각각은 스위칭 소자인 박막 트랜지스터(Thin Film Transistor)의 소스 및 드레인 단자들을 경유하여 데이터 라인들 중 어느 하나에 접속된다. 박막 트랜지스터의 게이트 단자는 게이트 라인들 중 어느 하나에 접속된다.
구동 회로는 게이트 라인들을 구동하기 위한 게이트 드라이버와, 데이터 라인들을 구동하기 위한 데이터 드라이버를 구비한다. 게이트 드라이버는 스캔 신호를 게이트 라인들에 순차적으로 공급하여 액정 패널 상의 액정셀들을 순차적으로 구동한다. 데이터 드라이버는 게이트 라인들 중 어느 하나에 스캔 신호가 공급될 때마다 데이터 라인들 각각에 비디오 신호를 공급한다. 이에 따라, 액정 표시 장치는 액정셀 별로 비디오 신호에 따라 화소 전극과 공통 전극 사이에 인가되는 전계에 의해 광투과율을 조절하여 화상을 표시한다.
이러한 구동 회로에서 게이트 드라이버는 쉬프트 레지스터를 이용하여 게이트 라인들을 순차적으로 구동시키기 위한 스캔 신호를 발생한다. 그리고, 데이터 드라이버는 쉬프트 레지스터를 이용하여 외부로부터 입력되는 비디오 신호를 일정 단위씩 순차적으로 샘플링할 수 있도록 하는 샘플링 신호를 발생한다.
도 1은 일반적인 2상 쉬프트 레지스터를 도시한 블록도로서, 도 1에 도시된 쉬프트 레지스터는 종속적으로 접속된 제1 내지 제n 스테이지를 구비한다.
제1 내지 제n 스테이지에는 고전위 및 고전위 구동 전압(미도시)과 함께 제1 및 제2 클럭 신호(C1, C2)가 공통으로 공급되고, 스타트 펄스(Vst) 또는 전단 스테이지의 출력 신호가 공급된다. 제1 스테이지는 스타트 펄스(Vst)와 제1 및 제2 클럭 신호(C1, C2)에 응답하여 제1 출력 신호(Out1)로 출력한다. 그리고, 제2 내지 제n 스테이지는 이전단 스테이지의 출력 신호와 제1 및 제2 클럭 신호(C1, C2)에 응답하여 제2 내지 제n 출력 신호(Out2 내지 Outn) 각각을 출력한다. 이러한 제1 내지 제n 스테이지는 동일한 회로 구성을 가지며 스타트 펄스(Vst)의 특정 전압을 순차적으로 쉬프트시킨다. 제1 내지 제n 출력 신호(Out1 내지 Outn)는 액정 패널의 게이트 라인들을 순차적으로 구동하기 위한 스캔 신호로 공급되거나, 데이터 드라이버내에서 비디오 신호를 순차적으로 샘플링하기 위한 샘플링 신호로 공급된다.
도 2는 도 1에 도시된 한 스테이지의 구체적인 회로 구성을 나타낸 것이다.
도 2에 도시된 스테이지는 Q노드의 제어에 의해 제1 클럭 신호(C1)를 출력라인으로 출력하는 제5 NMOS 트랜지스터(T5)와, QB노드의 제어에 의해 저전위 구동 전압(VSS)을 출력 라인으로 출력하는 제6 NMOS 트랜지스터(T6)와, Q노드와 QB노드를 제어하는 제1 내지 제4 NMOS 트랜지스터(T1 내지 T4)를 구비한다.
이러한 스테이지에는 고전위 및 저전위 전압(VDD, VSS)이 공급됨과 아울러, 도 3과 같이 스타트 펄스(Vst)와, 제1 및 제2 클럭 신호(C1, C2)가 공급된다. 여기서, 제2 클럭 신호(C2)로는 일정한 펄스 폭을 갖는 하이 상태 전압 및 로우 상태 전압이 교번적으로 공급되고, 제1 클럭 신호(C1)에는 제2 클럭 신호(C2)와 상반된 전압이 공급된다. 여기서, 스타트 펄스(Vst)의 하이 상태는 제2 클럭 신호(C2)로 공급되는 어느 하나의 하이 상태와 동기한다. 이러한 스타트 펄스(Vst)는 외부로부터 공급되거나, 이전단 스테이지의 출력 신호가 공급된 것이다. 이하, 스테이지의 동작 과정을 도 3에 도시된 구동 파형을 참조하여 설명하기로 한다.
A기간에서 하이 상태의 제2 클럭 신호(C2)에 의해 제1 NMOS 트랜지스터(T1)가 턴-온되어 스타트 펄스(Vst)의 하이 상태 전압이 Q노드로 공급, 즉 프리차지 된다. Q노드로 프리 차지된 하이 상태 전압에 의해 제5 NMOS 트랜지스터(T5)가 턴-온되어 제1 클럭 신호(C1)의 로우 상태 전압을 출력 라인으로 공급한다. 이때, 제2 NMOS 트랜지스터(T2)도 하이 상태의 제2 클럭 신호(C2)에 의해 턴-온되어 QB노드에 고전위 구동 전압(VDD)을 공급하고, QB노드에 공급된 고전위 구동 전압(VDD)에 의해 제6 NMOS 트랜지스터(T6)도 턴-온되어 저전위 구동 전압(VSS)을 공급한다. 이에 따라, A기간에서 스테이지의 출력 라인은 로우 상태의 출력 신호(OUT)를 출력하게 된다.
B기간에서 로우 상태의 제2 클럭 신호(C2)에 의해 제1 NMOS 트랜지스터(T1)가 턴-오프됨으로써 Q노드는 하이 상태로 플로팅되므로 제5 NMOS 트랜지스터(T5)는 턴-온 상태를 유지한다. 이때, 제1 클럭 신호(C1)로 하이 상태의 전압이 공급됨에 따라 플로팅된 Q노드는 제5 NMOS 트랜지스터(T5)의 게이트와 드레인 사이에 형성된 내부 캐패시터(Cgs)와 캐패시터(CB)의 영향으로 부트스트래핑(Bootstrapping)된다. 이에 따라, Q노드 전압이 더욱 상승하여 제5 NMOS 트랜지스터(T5)가 확실하게 턴- 온됨으로써 제1 클럭 신호(C1)의 하이 상태의 전압이 출력 라인으로 빠르게 공급된다. 그리고, 하이 상태로 플로팅된 Q노드에 의해 제4 NMOS 트랜지스터(T4)가, 하이 상태의 제1 클럭 신호(C1)에 의해 제3 NMOS 트랜지스터(T3)가 턴-온되어 QB노드에는 저전위 구동 전압(VSS)가 공급되므로 제6 NMOS 트랜지스터(T6)는 턴-오프된다. 이에 따라, B기간에서 스테이지의 출력 라인은 하이 상태의 출력 신호(OUT)를 출력한다.
C기간에서 하이 상태의 제2 클럭 신호(C2)에 의해 제1 NMOS 트랜지스터(T1)가 턴-온되어 스타트 펄스(Vst)의 로우 상태 전압이 Q노드로 공급되므로 제5 NMOS 트랜지스터(T5)는 턴-오프된다. 이때, 하이 상태의 제2 클럭 신호(C2)에 의해 제2 NMOS 트랜지스터(T2)가 턴-온되어 고전위 구동 전압(VDD)가 QB노드로 공급되므로 제6 NMOS 트랜지스터(T6)가 턴-온되어 저전위 구동 전압(VSS)을 출력 라인으로 출력한다. 이때, 제3 NMOS 트랜지스터(T3)는 로우 상태의 제1 클럭 신호(C1)에 의해 턴-오프되고, 제4 NMOS 트랜지스터(T4)는 로우 상태의 Q노드에 의해 턴-오프되어 QB노드에 고전위 구동 전압(VDD)이 유지된다. 이에 따라, C기간에서 스테이지의 출력 라인은 로우 상태의 출력 신호(OUT)를 출력 한다.
D기간에서 로우 상태의 제2 클럭 신호(C2)에 의해 제2 NMOS 트랜지스터(T2)가 턴-오프되고, 로우 상태의 Q노드에 의해 제4 NMOS 트랜지스터(T4)가 턴-오프되므로 QB노드는 하이 상태의 제1 클럭 신호(C1)에 의해 제3 NMOS 트랜지스터(T3)가 턴-온되더라도 이전 기간(C)에서 공급된 고전위 구동 전압(VDD)을 유지한 채로 플로팅된다. 이에 따라, 제6 NMOS 트랜지스터(T6)는 턴-온 상태를 유지하여 저전위 구동 전압(VSS)을 출력 라인으로 출력한다. 이 결과, D기간에서 스테이지의 출력 라인은 로우 상태의 출력 신호(OUT)를 출력 한다.
그리고, 나머지 기간에서는 상기 C기간 및 D기간이 교번적으로 반복되므로 스테이지의 출력 신호(OUT)는 계속 로우 상태를 유지하게 된다.
최근에는 쉬프트 레지스터를 유리기판 상에 직접 형성할 수 있는 폴리-실리콘 박막트랜지스터 기술을 아포퍼스-실리콘 비정질 박막트랜지스터 기술에 적용하기 위한 많은 시도가 이루어지고 있다. 그런데 아모퍼스-실리콘 박막 트랜지스터를 이용하여 쉬프트 레지스터를 구성하는 경우, 아모퍼스-실리콘의 낮은 이동도, 박막 트랜지스터 내부에 존재하는 기생 캐패시터(Cgs) 등으로 인하여 출력 신호(OUT)의 특성, 즉 라이징 타임(Rising Time) 및 폴링 타임(Falling Time) 등이 좋지 않은 문제가 발생한다. 이를 보상하기 위하여 박막 트랜지스터의 채널을 크게 하는 방법이 이용되고 있으나, 이 경우에는 턴-오프 누설 전류가 증가하여 로우 상태를 유지하여야 하는 출력 신호가 왜곡되는 문제가 발생한다.
특히, 상기 D기간에서 하이 상태로 플로팅된 QB노드 전압이 채널 폭을 크게 가져가 박막 트랜지스터의 누설 전류로 인하여 왜곡되어 턴-온상태를 유지하여야 하는 제5 NMOS 트랜지스터(T6)가 불안정해지게 됨으로써, 로우 상태의 출력 신호(OUT)가 왜곡되는 문제가 발생한다.
따라서, 본 발명의 목적은 아모퍼스-실리콘 박막 트랜지스터를 이용하는 경 우 출력 신호의 왜곡을 개선할 수 있는 쉬프트 레지스터를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 쉬프트 레지스터는 제1 및 제2 구동 전압과, 제1 및 제2 클럭 신호 중 어느 하나의 클럭 신호를 이용하여 입력된 스타트 펄스를 쉬프트시켜 각각의 출력 신호와 다음단의 스타트 펄스로 공급하는 다수개의 스테이지들로 이루어진 쉬프트 레지스터에 있어서, 상기 스테이지들 각각은, 제1 및 제2 노드의 제어에 따라 상기 어느 하나의 클럭 신호와 상기 제2 구동 전압을 선택적으로 출력 라인으로 공급하는 출력 버퍼부와; 상기 스타트 펄스에 응답하여 제1 노드를 상기 제1 구동 전압으로 프리차지시키기는 프리자치부와; 상기 스타트 펄스와 다음단 스테이지의 출력 신호를 이용하여 상기 제2 노드에 상기 제1 노드와 반대가 되도록 상기 제1 및 제2 구동 전압을 선택적으로 공급하는 제2 노드 제어부와; 상기 프리차지 기간에 이외에 상기 제1 노드에 상기 제2 구동 전압을 공급하는 제1 노드 제어부를 구비한다.
상기 제1 및 제2 클럭 신호는 위상 반전된다.
상기 제1 및 제2 클럭 신호는 상기 다수의 스테이지에 교번적으로 공급된다.
상기 제1 구동 전압은 상기 제2 구동 전압 보다 높다.
상기 프리차지부는 상기 제1 구동 전압의 입력 라인과 상기 제1 노드 사이에 접속되어 상기 스타트 펄스에 의해 제어하는 제1 트랜지스터를 구비한다.
상기 제2 노드 제어부는 상기 제1 구동 전압 입력 라인과 제3 노드에 다이오 드형으로 접속된 제2 트랜지스터와; 상기 제2 트랜지스터와 병렬 접속되어 상기 다음단 스테이지의 출력 신호에 의해 제어되는 제3 트랜지스터와; 상기 제3 노드와 상기 제2 구동 전압의 입력 라인 사이에 접속되어 상기 스타트 펄스에 의해 제어되는 제4 트랜지스터와; 상기 제4 트랜지스터와 병렬 접속되어 상기 제1 노드에 의해 제어되는 제5 트랜지스터와; 상기 제1 구동 전압 입력 라인과 상기 제2 노드 사이에 접속되어 상기 제3 노드에 의해 제어되는 제6 트랜지스터와; 상기 제2 노드와 상기 제2 구동 전압 입력 라인 사이에 접속되어 상기 제1 노드에 의해 제어되는 제7 트랜지스터를 구비한다.
상기 출력 버퍼부가 상기 제2 구동 전압을 공급하는 기간에 상기 제2 및 제3 노드에는 항상 상기 제1 구동 전압이 공급된다.
상기 제1 노드 제어부는 상기 제1 노드와 상기 제2 구동 전압 입력 라인 사이에 접속되어 상기 제2 노드에 의해 제어되는 제8 트랜지스터를 구비한다.
상기 출력 버퍼부는 상기 어느 하나의 클럭 신호 입력 라인과 상기 출력 라인 사이에 접속되어 상기 제1 노드에 의해 제어되는 제9 트랜지스터와; 상기 출력 라인과 상기 제2 구동 전압 입력 라인 사이에 접속되어 상기 제2 노드에 의해 제어되는 제10 트랜지스터를 구비한다.
상기 출력 버퍼부는 상기 제9 트랜지스터에 접속되어, 상기 프리차지된 제1 노드를 어느 하나의 클럭 신호를 이용하여 부트스트래핑시키기 위한 캐패시터를 추가로 구비한다.
상기 제1 노드 제어부는 상기 제8 트랜지스터와 병렬 접속되어 상기 다음단 스테이지의 출력 신호에 의해 제어되는 제11 트랜지스터를 추가로 구비한다.
상기 스테이지는 동일 채널 타입의 트랜지스터로 구성된다.
상기 스테이지는 NPMOS 트랜지스터로 구성된다.
상기 스테이지는 아모퍼스-실리콘 박막 트랜지스터로 구성된다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예를 도 4 내지 도 7을 참조하여 설명하기로 한다.
도 4는 본 발명의 실시 예에 따른 쉬프트 레지스터를 도시한 블록도로서, 도 4에 도시된 쉬프트 레지스터는 종속적으로 접속된 제1 내지 제n 스테이지를 구비한다.
제1 내지 제n 스테이지에는 고전위 및 고전위 구동 전압(미도시)이 공통으로 공급된다. 그리고, 제1 내지 제n 스테이지에는 제1 및 제2 클럭 신호(C1, C2) 중 어느 하나가 공급된다. 다시 말하여, 제1 내지 제n 스테이지에는 제1 및 제2 클럭 신호(C1, C2)가 교번하여 공급된다. 예를 들면, 오드 스테이지에는 제1 클럭 신호(C1)가, 이븐 스테이지에는 제2 클럭 신호(C2)가 공급된다. 또한, 제1 내지 제n 스테이지에는 스타트 펄스(Vst) 또는 전단 스테이지의 출력 신호가 스타트 펄스로 공급됨과 아울러, 다음단 출력 신호가 공급된다. 제1 스테이지는 스타트 펄스(Vst) 및 제2 스테이지의 출력 신호(Out2)와 제1 클럭 신호(C1)에 응답하여 제1 출력 신호(Out1)로 출력한다. 그리고, 제2 내지 제n 스테이지는 이전단 스테이지 의 출력 신호와, 다음단 스테이지의 출력 신호, 그리고 제1 및 제2 클럭 신호(C1, C2) 중 어느 하나에 응답하여 제2 내지 제n 출력 신호(Out2 내지 Outn) 각각을 출력한다. 이러한 제1 내지 제n 스테이지는 동일한 회로 구성을 가지며 스타트 펄스(Vst)의 특정 전압을 순차적으로 쉬프트시킨다. 제1 내지 제n 출력 신호(Out1 내지 Outn)는 액정 패널의 게이트 라인들을 순차적으로 구동하기 위한 스캔 신호로 공급되거나, 데이터 드라이버내에서 비디오 신호를 순차적으로 샘플링하기 위한 샘플링 신호로 공급된다.
도 5는 도 4에 도시된 한 스테이지의 상세 회로를 도시한 것이고, 도 6은 구동 파형을 도시한 것이다.
도 5에 도시된 스테이지는 Q노드의 제어에 의해 제1 클럭 신호(C1)를 출력라인으로 출력하는 제9 NMOS 트랜지스터(T9)와, QB노드의 제어에 의해 저전위 구동 전압(VSS)을 출력 라인으로 출력하는 제10 NMOS 트랜지스터(T10)를 구비하는 출력버퍼와;, Q노드를 프리차지시키는 제1 NMOS 트랜지스터(T1)를 구비하는 프리차지부와; QB노드를 제어하는 제2 내지 제7 NMOS 트랜지스터(T2 내지 T7)를 구비하는 제1 제어부와; Q노드를 제어하는 제8 및 제11 NMOS 트랜지스터(T8, T11)를 구비하는 제2 제어부를 구비한다.
출력 버퍼의 제9 NMOS 트랜지스터(T9)는 제1 클럭 신호(C1) 입력 라인과 스테이지의 출력 라인 사이에 접속되어 Q노드에 의해 제어되고, 제10 NMOS 트랜지스터(T10)는 스테이지의 출력 라인과 저전위 구동 전압(VSS) 입력 라인 사이에 접속되어 QB노드에 의해 제어된다.
프리차지부의 제1 NMOS 트랜지스터(T1)는 고전위 구동 전압(VDD) 공급 라인과 Q노드 사이에 접속되어 스타트 펄스(Vst)에 의해 제어된다.
제1 제어부의 제2 NMOS 트랜지스터(T2)는 고전위 구동 전압(VDD) 공급 라인과 P노드 사이에 다이오드 형으로 접속되고, 제3 NMOS 트랜지스터(T3)는 제2 NMOS 트랜지스터(T2)와 병렬 접속되어 다음단 스테이지의 출력 신호(Out_i+1)에 의해 제어된다. 제4 NMOS 트랜지스터는 P노드와 저전위 구동 전압(VSS) 공급 라인 사이에 접속되어 스타트 펄스(Vst)에 의해 제어되고, 제5 NMOS 트랜지스터는 제4 NMOS 트랜지스터와 병렬 접속되어 Q노드에 의해 제어된다. 제6 NMOS 트랜지스터는 고전위 구동 전압(VDD) 입력 라인과 QB노드 사이에 접속되어 P노드에 의해 제어되고, 제7 NMOS 트랜지스터(T7)는 QB노드와 저전위 구동 전압(VSS) 입력 라인 사이에 접속되어 Q노드에 의해 제어된다.
제2 제어부의 제8 NMOS 트랜지스터(T8)는 Q노드와 저전위 구동 전압(VSS) 입력 라인 사이에 접속되어 QB노드에 의해 제어되고, 제11 PMOS 트랜지스터(T11)는 제8 PMOS 트랜지스터(T8)와 병렬 접속되어 다음단 스테이지의 출력 신호(Out_i+1)에 의해 제어된다.
이러한 스테이지에는 고전위 및 저전위 전압(VDD, VSS)이 공급됨과 아울러, 도 5과 같이 스타트 펄스(Vst)가 공급되고, 제1 및 제2 클럭 신호(C1, C2) 중 어느 하나, 즉 제1 클럭 신호(C1)가 공급된다. 또한, 다음단 스테이지의 출력 신호(Out_i+1)가 공급된다. 여기서, 제1 클럭 신호(C1)로는 일정한 펄스 폭을 갖는 하이 상태 전압 및 로우 상태 전압이 교번적으로 공급된다. 그리고, 다음단에 공급되어질 제2 클럭 신호(C2)에는 제1 클럭 신호(C1)와 상반된 전압이 공급된다. 여기서, 스타트 펄스(Vst)의 하이 상태는 제1 클럭 신호(C1)로 공급되는 어느 하나의 로우 상태와 동기한다. 이러한 스타트 펄스(Vst)는 외부로부터 공급되거나, 이전단 스테이지의 출력 신호가 공급된 것이다.
이하, 스테이지의 동작 과정을 도 6에 도시된 구동 파형을 참조하여 설명하기로 한다.
A기간에서 하이 상태의 스타트 펄스(Vst)에 의해 제1 NMOS 트랜지스터(T1)가 턴-온되어 고전위 구동 전압(VDD)가 Q노드로 공급되어, Q노드 하이 상태로 프리차지된다. 하이 상태로 프리차지된 Q노드에 의해 제9 NMOS 트랜지스터(T5)가 턴-온되어 제1 클럭 신호(C1)의 로우 상태 전압을 출력 라인으로 공급한다. 이때, P노드는 항상 턴-온 상태를 유지하는 제2 NMOS 트랜지스터(T2)와, 하이 상태의 스타트 펄스(Vst)에 의해 턴-온된 제4 NMOS 트랜지스터(T4)와, 하이 상태의 Q노드에 의해 턴-온된 제5 NMOS 트랜지스터(T5)에 의해 P는 노드는 로우 상태가 된다. 이에 따라, 제6 NMOS 트랜지스터는 턴-오프되고, 제7 NMOS 트랜지스터(T7)는 하이 상태의 Q노드에 의해 턴-온되어 저전위 구동 전압(VSS)을 QB노드에 공급하므로 제10 NMOS 트랜지스터(T10)는 턴-오프된다. 그리고, 제8 NMOS 트랜지스터(T8)는 로우 상태의 QB노드에 의해, 제11 NMOS 트랜지스터(T11)는 로우 상태의 다음단 스테이지의 출력 신호(Out_i+1)에 의해 턴-오프된다. 이에 따라, A기간에서 스테이지의 출력 라인은 로우 상태의 출력 신호(Out_n)를 출력한다.
B기간에서 로우 상태의 스타트 펄스(Vst)에 의해 제1 NMOS 트랜지스터(T1)가 턴-오프됨으로써 Q노드는 하이 상태로 플로팅되어 제9 NMOS 트랜지스터(T9)는 턴-온 상태를 유지한다. 이때, 제1 클럭 신호(C1)로 하이 상태의 전압이 공급됨에 따라 플로팅된 Q노드는 제5 NMOS 트랜지스터(T9)의 게이트와 드레인 사이에 형성된 내부 캐패시터(Cgs)와 캐패시터(CB)의 영향으로 부트스트래핑(Bootstrapping)된다. 이에 따라, Q노드 전압이 더욱 상승하여 제9 NMOS 트랜지스터(T9)가 확실하게 턴-온됨으로써 제1 클럭 신호(C1)의 하이 상태의 전압이 출력 라인으로 빠르게 공급된다. 그리고, 제2 내지 제8 NMOS 트랜지스터(T2 내지 T8)와, 제10 및 제11 NMOS 트랜지스터(T10, T11)는 상기 A기간과 동일하다. 이에 따라, B기간에서 스테이지의 출력 라인은 하이 상태의 출력 신호(Out_n)를 출력한다.
C기간에서 로우 상태의 스타트 펄스(Vst)에 의해 제1 및 제4 NMOS 트랜지스터가 턴-오프된다. 이때, P노드는 턴-온 상태를 유지하는 제2 NMOS 트랜지스터(T2)에 의해 고전위 구동 전압(VDD)이 공급되어 하이 상태가 되므로 제6 NMOS 트랜지스터(T6)가 턴-온된다. 그리고, 턴-온된 제6 NMOS 트랜지스터(T6)에 의해 QB노드에는 고전위 구동 전압(VDD)이 공급되므로 제10 NMOS 트랜지스터(T10)가 턴-온되어 출력 라인에 저전위 구동 전압(VSS)을 공급한다. 이때, 하이 상태의 QB노드에 의해 제8 NMOS 트랜지스터(T8)가 턴-온되고, 하이 상태의 다음단 스테이지의 출력 신호(Out_i+1)에 의해 제11 NMOS 트랜지스터(T11)가 턴-온되므로 Q노드에는 저전위 구동 전압(VSS)가 공급된다. 이에 따라, 로우 상태의 Q노드에 의해 제5, 제7, 제9 NMOS 트랜지스터(T5, T7, T9)가 턴-오프된다. 이 결과, C기간에서 스테이지의 출력 라인은 하이 상태의 출력 신호(Out_n)를 출력한다.
D 기간에서 상기 C기간과 대비하여 다음단 출력 신호(Out_i+1)가 로우 전압 상태가 되므로 제11 PMOS 트랜지스터(T11)가 턴-오프되나, Q노드는 턴-온된 제8 PMOS 트랜지스터(T8)에 의해 로우 상태를 유지한다. 이에 따라, C기간과 같이 P노노드 및 QB노드는 턴-온된 제2 및 제6 NMOS 트랜지스터(T2, T3, T6)에 의해 고전위 구동 전압(VDD)이 계속 공급되므로 턴-오프된 박막 트랜지스터(T4, T5, T7)의 누설 전류에 관계없이 왜곡없는 하이 상태를 유지하게 된다. 이 결과, 제10 NMOS 트랜지스터(T10)가 정상적인 턴-온 상태를 유지하여 출력 라인으로 저전위 구동 전압(VSS)를 공급하므로 출력 신호(Out_n)는 왜곡없는 로우 상태를 유지할 수 있게 된다.
그리고, 나머지 기간에서도 스테이지는 상기 D기간과 동일하게 동작하므로 스테이지의 출력 신호(OUT)는 왜곡없는 로우 상태를 유지하게 된다.
이와 같이, 본 발명에 따른 쉬프트 레지스터는 스테이지의 출력 라인에 로우 상태의 출력 신호(Out_i)가 공급되는 기간에 P노드 및 QB노드가 고전위 구동 전압이 계속 공급되게 함으로써 출력 라인에 저전위 구동 전압을 공급하는 박막 트랜지스터가 도 7과 같이 왜곡없이 저전위 구동 전압을 공급할 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 쉬프트 레지스터는 출력 라인에 로우 상태의 출력 신호가 공급되는 기간에 P노드 및 QB노드가 고전위 구동 전압이 계속 공급되게 함으로써 출력 라인에 저전위 구동 전압을 공급하는 박막 트랜지스터가 왜 곡없이 저전위 구동 전압을 공급할 수 있게 된다. 이에 따라, 본 발명에 따른 쉬프트 레지스터는 아모퍼스-실리콘 박막 트랜지스터으로 구성되는 경우 채널 폭을 크게 가져가는 경우에도 누설 전류로 인한 출력 신호의 왜곡을 방지할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (14)

  1. 제1 및 제2 구동 전압과, 제1 및 제2 클럭 신호 중 어느 하나의 클럭 신호를 이용하여 입력된 스타트 펄스를 쉬프트시켜 각각의 출력 신호와 다음단의 스타트 펄스로 공급하는 다수개의 스테이지들로 이루어진 쉬프트 레지스터에 있어서, 상기 스테이지들 각각은
    제1 및 제2 노드의 제어에 따라 상기 어느 하나의 클럭 신호와 상기 제2 구동 전압을 선택적으로 출력 라인으로 공급하는 출력 버퍼부와;
    상기 스타트 펄스에 응답하여 제1 노드를 상기 제1 구동 전압으로 프리차지시키기는 프리차지부와;
    상기 스타트 펄스와 다음단 스테이지의 출력 신호를 이용하여 상기 제2 노드의 논리상태가 상기 제1 노드의 논리상태와 반대가 되도록 상기 제1 및 제2 구동 전압을 선택적으로 공급하는 제2 노드 제어부와;
    상기 제2 노드 및 상기 다음단 스테이지의 출력신호의 논리상태에 따라 상기 제1 노드에 상기 제2 구동 전압을 공급하는 제1 노드 제어부를 구비하는 것을 특징으로 하는 쉬프트 레지스터.
  2. 제 1 항에 있어서,
    상기 제1 및 제2 클럭 신호는 위상 반전된 것을 특징으로 하는 쉬프트 레지스터.
  3. 제 1 항에 있어서,
    상기 제1 및 제2 클럭 신호는 상기 다수의 스테이지에 교번적으로 공급된 것을 특징으로 하는 쉬프트 레지스터.
  4. 제 1 항에 있어서,
    상기 제1 구동 전압은 상기 제2 구동 전압 보다 높은 것을 특징으로 하는 쉬프트 레지스터.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 프리차지부는
    상기 제1 구동 전압의 입력 라인과 상기 제1 노드 사이에 접속되어 상기 스타트 펄스에 의해 제어하는 제1 트랜지스터를 구비하는 것을 특징으로 하는 쉬프트 레지스터.
  6. 제 5 항에 있어서,
    상기 제2 노드 제어부는
    상기 제1 구동 전압 입력 라인과 제3 노드에 다이오드형으로 접속된 제2 트랜지스터와;
    상기 제2 트랜지스터와 병렬 접속되어 상기 다음단 스테이지의 출력 신호에 의해 제어되는 제3 트랜지스터와;
    상기 제3 노드와 상기 제2 구동 전압의 입력 라인 사이에 접속되어 상기 스타트 펄스에 의해 제어되는 제4 트랜지스터와;
    상기 제4 트랜지스터와 병렬 접속되어 상기 제1 노드에 의해 제어되는 제5 트랜지스터와;
    상기 제1 구동 전압 입력 라인과 상기 제2 노드 사이에 접속되어 상기 제3 노드에 의해 제어되는 제6 트랜지스터와;
    상기 제2 노드와 상기 제2 구동 전압 입력 라인 사이에 접속되어 상기 제1 노드에 의해 제어되는 제7 트랜지스터를 구비하는 것을 특징으로 하는 쉬프트 레지스터.
  7. 제 6 항에 있어서,
    상기 출력 버퍼부가 상기 제2 구동 전압을 공급하는 기간에 상기 제2 및 제3 노드에는 항상 상기 제1 구동 전압이 공급되는 것을 특징으로 하는 쉬프트 레지스터.
  8. 제 6 항에 있어서,
    상기 제1 노드 제어부는
    상기 제1 노드와 상기 제2 구동 전압 입력 라인 사이에 접속되어 상기 제2 노드에 의해 제어되는 제8 트랜지스터를 구비하는 것을 특징으로 하는 쉬프트 레지스터.
  9. 제 8 항에 있어서,
    상기 출력 버퍼부는
    상기 어느 하나의 클럭 신호 입력 라인과 상기 출력 라인 사이에 접속되어 상기 제1 노드에 의해 제어되는 제9 트랜지스터와;
    상기 출력 라인과 상기 제2 구동 전압 입력 라인 사이에 접속되어 상기 제2 노드에 의해 제어되는 제10 트랜지스터를 구비하는 것을 특징으로 하는 쉬프트 레지스터.
  10. 제 9 항에 있어서,
    상기 출력 버퍼부는
    상기 제9 트랜지스터에 접속되어, 상기 프리차지된 제1 노드를 어느 하나의 클럭 신호를 이용하여 부트스트래핑시키기 위한 캐패시터를 추가로 구비하는 것을 특징으로 하는 쉬프트 레지스터.
  11. 제 9 항에 있어서,
    상기 제1 노드 제어부는
    상기 제8 트랜지스터와 병렬 접속되어 상기 다음단 스테이지의 출력 신호에 의해 제어되는 제11 트랜지스터를 추가로 구비하는 것을 특징으로 하는 쉬프트 레지스터
  12. 제 1 항에 있어서,
    상기 스테이지는 동일 채널 타입의 트랜지스터로 구성된 것을 특징으로 하는 쉬프트 레지스터.
  13. 제 1 항에 있어서,
    상기 스테이지는 NPMOS 트랜지스터로 구성된 것을 특징으로 하는 쉬프트 레지스터.
  14. 제 1 항에 있어서,
    상기 스테이지는 아모퍼스-실리콘 박막 트랜지스터로 구성된 것을 특징으로 하는 쉬프트 레지스터.
KR1020030099237A 2003-12-29 2003-12-29 쉬프트 레지스터 KR100995637B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030099237A KR100995637B1 (ko) 2003-12-29 2003-12-29 쉬프트 레지스터
US11/022,849 US7382348B2 (en) 2003-12-29 2004-12-28 Shift register

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030099237A KR100995637B1 (ko) 2003-12-29 2003-12-29 쉬프트 레지스터

Publications (2)

Publication Number Publication Date
KR20050070195A KR20050070195A (ko) 2005-07-07
KR100995637B1 true KR100995637B1 (ko) 2010-11-19

Family

ID=34747739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030099237A KR100995637B1 (ko) 2003-12-29 2003-12-29 쉬프트 레지스터

Country Status (2)

Country Link
US (1) US7382348B2 (ko)
KR (1) KR100995637B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050037303A (ko) * 2003-10-18 2005-04-21 삼성오엘이디 주식회사 예비 충전이 선택적으로 수행되는 전계발광 디스플레이패널의 구동방법
KR101166580B1 (ko) * 2004-12-31 2012-07-18 엘지디스플레이 주식회사 액정표시소자
US20060187175A1 (en) * 2005-02-23 2006-08-24 Wintek Corporation Method of arranging embedded gate driver circuit for display panel
KR101107714B1 (ko) * 2005-04-22 2012-01-25 엘지디스플레이 주식회사 쉬프트 레지스터 및 이의 구동방법
US8330492B2 (en) 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
KR100796125B1 (ko) * 2006-06-09 2008-01-21 삼성에스디아이 주식회사 쉬프트 레지스터 및 데이터 구동회로와 이를 이용한 유기전계발광 표시장치
KR100801352B1 (ko) * 2006-06-12 2008-02-11 한양대학교 산학협력단 쉬프트 레지스터 및 이의 구동방법
EP1895545B1 (en) * 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI341507B (en) * 2006-12-29 2011-05-01 Chimei Innolux Corp Shift register and liquid crystal display device
KR101432717B1 (ko) * 2007-07-20 2014-08-21 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR101418122B1 (ko) * 2007-12-29 2014-07-11 엘지디스플레이 주식회사 인버터
US8330702B2 (en) * 2009-02-12 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, display device, and electronic device
US20110292007A1 (en) * 2009-04-08 2011-12-01 Sharp Kabushiki Kaisha Shift register, display device provided with same, and method of driving shift register
TWI421827B (zh) * 2010-03-19 2014-01-01 Au Optronics Corp 移位暫存器
TWI482136B (zh) * 2012-08-21 2015-04-21 Innocom Tech Shenzhen Co Ltd 閘極驅動電路結構及其顯示裝置
TWI459368B (zh) * 2012-09-14 2014-11-01 Au Optronics Corp 顯示裝置及其閘極信號產生方法
US9715291B2 (en) * 2013-06-18 2017-07-25 Synaptics Incorporated Pre-charging a gate electrode before resuming display updating
CN104882168B (zh) * 2015-06-19 2018-09-04 京东方科技集团股份有限公司 移位寄存单元、移位寄存器、栅极驱动电路和显示装置
KR102563969B1 (ko) * 2016-05-30 2023-08-07 엘지디스플레이 주식회사 표시장치와 그 게이트 구동 회로
KR102410617B1 (ko) * 2020-09-03 2022-06-16 숭실대학교 산학협력단 디스플레이 장치의 게이트 드라이버 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300928B1 (en) 1997-08-09 2001-10-09 Lg Electronics Inc. Scanning circuit for driving liquid crystal display
US20040227718A1 (en) 2003-05-12 2004-11-18 Lg.Philips Lcd Co., Ltd. Shift register

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859630A (en) * 1996-12-09 1999-01-12 Thomson Multimedia S.A. Bi-directional shift register
US6919875B2 (en) * 2001-10-02 2005-07-19 Rohm Co., Ltd. Flip-flop circuit, shift register and scan driving circuit for display device
JP4460822B2 (ja) * 2002-11-29 2010-05-12 東芝モバイルディスプレイ株式会社 双方向シフトレジスタ、これを用いた駆動回路、平面表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300928B1 (en) 1997-08-09 2001-10-09 Lg Electronics Inc. Scanning circuit for driving liquid crystal display
US20040227718A1 (en) 2003-05-12 2004-11-18 Lg.Philips Lcd Co., Ltd. Shift register

Also Published As

Publication number Publication date
US20050156860A1 (en) 2005-07-21
US7382348B2 (en) 2008-06-03
KR20050070195A (ko) 2005-07-07

Similar Documents

Publication Publication Date Title
KR101023726B1 (ko) 쉬프트 레지스터
KR100995637B1 (ko) 쉬프트 레지스터
JP5173618B2 (ja) シフトレジスタとその駆動方法及び液晶表示パネルの駆動装置
JP4359038B2 (ja) レベル・シフタを内蔵したシフト・レジスタ
KR101057891B1 (ko) 쉬프트 레지스터
KR100574363B1 (ko) 레벨 쉬프터를 내장한 쉬프트 레지스터
US7233308B2 (en) Shift register
KR100426910B1 (ko) 시프트 레지스터, 이 시프트 레지스터를 구비한 구동회로, 전극 기판, 표시 장치
KR101027827B1 (ko) 쉬프트 레지스터 및 그 구동 방법
KR100896404B1 (ko) 레벨 쉬프터를 갖는 쉬프트 레지스터
JP2001325798A (ja) 論理回路およびこれを用いた表示装置
KR101143803B1 (ko) 쉬프트 레지스터 및 그 구동 방법
KR101016739B1 (ko) 쉬프트 레지스터
KR101073263B1 (ko) 쉬프트 레지스터 및 그 구동 방법
KR101146425B1 (ko) 쉬프트 레지스터
KR20050054333A (ko) 쉬프트 레지스터와 그 구동방법
KR100600087B1 (ko) 레벨 쉬프터와 그를 내장한 쉬프트 레지스터
KR20060079043A (ko) 쉬프트 레지스터
KR101157982B1 (ko) 쉬프트 레지스터와 이를 이용한 액정표시장치
JPWO2008032602A1 (ja) インバータ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 9