KR101322221B1 - 시오지 폼 소스 드라이버 집적회로의 오동작 방지 회로 및 그를 채용한 평판 디스플레이 제어 장치 - Google Patents

시오지 폼 소스 드라이버 집적회로의 오동작 방지 회로 및 그를 채용한 평판 디스플레이 제어 장치 Download PDF

Info

Publication number
KR101322221B1
KR101322221B1 KR1020120049931A KR20120049931A KR101322221B1 KR 101322221 B1 KR101322221 B1 KR 101322221B1 KR 1020120049931 A KR1020120049931 A KR 1020120049931A KR 20120049931 A KR20120049931 A KR 20120049931A KR 101322221 B1 KR101322221 B1 KR 101322221B1
Authority
KR
South Korea
Prior art keywords
voltage
initialization
low voltage
signal
output
Prior art date
Application number
KR1020120049931A
Other languages
English (en)
Inventor
손영준
김명유
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020120049931A priority Critical patent/KR101322221B1/ko
Priority to US13/891,081 priority patent/US9355609B2/en
Application granted granted Critical
Publication of KR101322221B1 publication Critical patent/KR101322221B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정표시장치와 같은 평판 디스플레이 장치의 시오지 폼(COG FORM : CHIP ON GLASS FORM)으로 실장된 소스 드라이버 집적회로에서 파워 시퀀스의 초기 구간에 발생하는 오동작을 개선한 소스 드라이버 집적회로의 오동작 방지 기술을 개시하며, 디스플레이할 데이터를 구동하기 위하여 고전압과 저전압의 인가 개시가 순차적으로 이루어지는 인쇄회로기판 상의 시오지 폼 소스 드라이버 집적회로의 오동작 방지 회로는, 입력신호를 상기 저전압으로 처리하고 출력 신호를 상기 고전압으로 출력하는 레벨 시프터; 및 상기 저전압의 인가 개시 시점부터 일정 시간 동안 인에이블 상태를 유지하는 초기화 신호에 의하여 상기 레벨 시프터의 상기 출력 신호를 상기 초기화 신호의 상기 인에이블 상태 동안 정전압으로 초기화하는 초기화 회로;를 포함함을 특징으로 한다.

Description

시오지 폼 소스 드라이버 집적회로의 오동작 방지 회로 및 그를 채용한 평판 디스플레이 제어 장치{MALFUNCTION PROTECTION CIRCUIT FOR SOURCE DRIVER IC WITH COG FORM AND FLAT PANEL DISPLAY CONTROL APPARATUS WITH THE SAME}
본 발명은 평판 디스플레이 제어 장치에 관한 것으로서, 보다 상세하게는 액정표시장치와 같은 평판 디스플레이 장치의 시오지 폼(COG FORM : CHIP ON GLASS FORM)으로 실장된 소스 드라이버 집적회로에서 파워 시퀀스의 초기 구간에 발생하는 오동작을 개선한 소스 드라이버 집적회로의 오동작 방지 기술에 관한 것이다.
평판 디스플레이 장치의 하나인 액정표시장치는 소스 장치로부터 데이터를 전달받아서 표시하는 것으로 모니터, 텔레비젼, 스마트폰 등 다양한 분야에 이용되고 있다.
평판 디스플레이 장치인 액정표시장치는 동작에 필요한 내부 전압을 생성하여 디지탈 로직 회로 또는 아날로그 회로의 구동에 사용한다.
액정표시장치는 안정적인 파워 시퀀스 환경에서 내부 회로의 동작의 안정성이 보장될 수 있으며 이를 위하여 다양한 기술이 채용되고 있다.
액정표시장치의 파워 시퀀스 환경의 안정화를 추구하는 기술로서 한국 등록특허 제10-0483534호가 예시될 수 있다.
한국 등록특허 제10-0483534호는 종래의 아날로그 전원인 하이 전압이 인가되고 다음에 디지털 전압인 로우 전압이 소스 드라이버에 인가되는데 따른 문제점을 해결하고자 액정표시장치의 드라이버 집적회로에 인가되는 전원을 낮은 전압에서 높은 전압의 순서로 인가되도록 하여 회로소자의 신뢰성 및 안정성을 확보하고자 한 것이다.
상술한 한국 등록특허 제10-0488534호의 종래 기술에 기재된 바와 같이 일반적인 액정표시장치는 도 1과 같이 고전압이 인가된 후 저전압이 인가되는 파워 시퀀스(POWER SEQUENCE)를 채택한다.
액정표시장치에 적용되는 도 1의 파워 시퀀스는 초기에 일정 시간(T)의 시간차를 두고 고전압과 저전압이 순차적으로 인가되도록 구현된다.
액정표시장치 중 소스 드라이버 집적회로는 시오지 폼(COG FORM : CHIP ON GLASS FORM)으로 실장되는 경우가 많다.
시오지 폼으로 소스 드라이브 집적회로가 실장되는 경우, 소스 드라이버 집적회로는 인쇄회로기판에서 생성된 내부 전압에 따른 파워 시퀀스에 의하여 오동작이 발생하는 문제점이 있다.
상기한 바와 같이 소스 드라이브 집적회로가 시오지 폼으로 실장되는 경우 발생할 수 있는 오동작에 대하여 도 2 내지 도 6을 참조하여 보다 구체적으로 설명한다.
소스 드라이버 집적회로의 내부에는 도 2 및 도 3과 같은 레벨 시프터와 도 4와 같이 버퍼(BL, BH)의 출력을 제어하는 멀티플렉서(10)가 구성된다.
도 2의 레벨 시프터는 도 4의 멀티플렉서(10)에 포함된 버퍼(BL)의 출력 게이트(G1)와 버퍼(BH)의 출력 게이트(G2)를 상보적으로 구동하기 위한 제어신호를 출력신호 O1, O1b로 출력하는 구성을 가지며, 도 3의 레벨 시프터는 파워 시퀀스의 초기 단계에서 도 4의 버퍼(BL)의 오드(ODD) 데이터 출력 라인과 버퍼(BH)의 이븐(EVEN) 데이터 출력 라인이 균등화되도록 리셋하는 제어 신호를 출력 신호 O2, O2b로 출력하는 구성을 갖는다.
도 2의 레벨 시프터는 저전압 구동용 구동 전압 VCCD와 접지 전압 VSSD에 의하여 구동되는 인버터 IV11, IV12와 고전압 구동용 구동 전압 VDDH와 접지 전압 VSSH에 의하여 구동되는 PMOS 회로 및 NMOS 트랜지스터 M11, M21을 포함한다.
도 3의 레벨 시프터도 저전압 구동용 구동 전압 VCCD와 접지 전압 VSSD에 의하여 구동되는 인버터 IV21, IV22와 고전압 구동용 구동 전압 VDDH와 접지 전압 VSSH에 의하여 구동되는 PMOS 회로 및 NMOS 트랜지스터 M12, M22를 포함한다.
도 2 및 도 3의 PMOS 회로는 병렬 연결된 PMOS 트랜지스터들과 상보된 출력 신호 O1, O1b를 출력하는 출력단을 갖는 통상적인 구성을 가지며 이에 대한 구체적인 도시는 생략한다.
도 4에는 오드 데이터 OD를 출력하는 버퍼(BL)와 이븐 데이터 ED를 버퍼(BH)의 출력을 스위칭하기 위한 멀티플렉서(10)가 구성되며, 멀티플렉서(10)는 버퍼(BL)의 출력단에 전송 게이트(G1)가 구성되고 버퍼(BH)의 출력단에 전송 게이트(G2)가 구성되며, 전송 게이트(G1)와 전송 게이트(G2)의 출력단 사이에 오드 데이터(OD) 출력 라인과 이븐 데이터(ED) 출력 라인을 균등화하여 리셋하기 위한 전송 게이트(G3)가 구성된다.
전송 게이트(G1, G2, G3)는 NMOS 트랜지스터와 PMOS 트랜지스터가 병렬로 연결되면서 상보적 신호를 인가받음으로써 동시에 턴온 및 턴오프되는 스위칭 동작을 하는 구성을 갖는다.
전송 게이트(G1)는 도 2의 레벨 시프터의 비반전 출력 신호 O1가 반전 게이트에 인가되고 반전 출력 신호 O1b가 비반전 게이트에 인가되는 구성을 갖는다. 그리고, 전송 게이트(G2)는 도 2의 레벨 시프터의 반전 출력 신호 O1가 반전 게이트에 인가되고 비반전 출력 신호 O1b가 비반전 게이트에 인가되는 구성을 갖는다. 또한, 전송 게이트(G3)는 도 3의 레벨 시프터의 비반전 출력 신호 O2와 반전 출력신호 O2b가 각각 반전 게이트와 비반전 게이트에 인가되는 구성을 갖는다.
상기한 구성에서, 도 2 및 도 3의 레벨 시프터의 입력은 인버터(IV11, 12, IV21, 22)에 인가되는 저전압 로직으로 설정되며 출력은 고전압 로직으로 설정된다.
도 1의 파워 시퀀스 하에서 고전압이 인가되고 저전압이 인가되기 전 즉 시간차 T 구간에 도 2 및 도 3의 레벨 시프터 입력은 로(Low)로 설정되고 도 2 및 도 3의 레벨 시프터의 출력은 랜덤해진다.
따라서, 도 2 및 도 3의 레벨 시프터의 랜덤한 출력에 의하여 도 4의 멀티플렉서(10)의 전송 게이트(G1, G2, G3)가 모두 턴온되는 현상이 발생하고, 결과적으로 버퍼(BL)의 오드 데이터 출력 라인과 버퍼(BH)의 이븐 데이터 출력 라인이 쇼트되는 현상이 발생한다.
상기 쇼트에 의하여 도 5와 같이 고전압의 동작 전압 VDDH 단자에서 고전압의 접지 전압 VSSH 단자로 쇼트 전류가 흐르는 현상이 발생한다. 이때 저전압의 구동 전압 VCCD 단자와 저전압의 접지전압 VSSD 단자는 고전압 단자들과 회로적으로 분리됨에 따라서 쇼트 전류에 영향을 받지 않는다.
시오지 폼으로 실장된 소스 드라이브 집적회로는 시오지 폼 특성상 파워 쪽에 저항 성분(R1, R2, R3, R4)이 존재한다.
그러므로 상기와 같이 도 4의 멀티플렉서(10) 내의 쇼트에 의하여 도 5의 고전압의 동작 전압 VDDH 단자의 저항 성분 R1에서 접지 전압 VSSH 단자의 저항 성분 R2로 쇼트 전류가 흐르고, 결과적으로 도 6의 (a)의 상태에서 도 6의 (b) 상태로 고전압의 접지 전압 VSSH 단자의 레벨이 상승하는 현상이 발생한다.
도 6의 (b)와 같이 고전압의 접지 전압 VSSH 레벨이 상승한 상태가 유지되면, 파워 시퀀스에 따라서 저전압이 인가된 후 도 2 및 도 3의 레벨 시프터에 입력이 정상적으로 인가되더라도 NMOS 트랜지스터(M11, M12, M21, M22)의 게이트에 인가되는 전압과 소스 간의 전압차 VGS가 NMOS 트랜지스터(M11, M12, M21, M22)의 문턱전압 VTH를 넘지못하므로 도 2 및 도 3의 레벨 시프터는 정상적인 출력을 할 수 없다.
따라서, 액정표시장치에 시오지 폼으로 소스 드라이브 집적회로가 실장된 경우 파워 시퀀스의 초기 단계의 쇼트 전류에 의한 레벨 시프터의 오동작에 의하여 소스 드라이브 집적회로가 오동작할 수 있으며, 상기한 쇼트 전류가 지속적으로 유지되면 과전류에 의하여 소스 드라이브 집적회로의 부품이 손상하는 문제점이 있다.
본 발명은 시오지 폼으로 실장되는 소스 드라이브 집적회로가 파워 시퀀스의 초기 단계에서 내부의 레벨 시프터의 불안정한 출력에 의하여 오동작하는 것을 방지함을 목적으로 한다.
또한, 본 발명은 액정표시장치와 같은 평판 디스플레이 장치에 시오지 폼으로 실장되는 소스 드라이브 집적회로가 파워 시퀀스의 초기 단계에서 안정적으로 동작하도록 제어함으로써 소스 드라이브 집적회로의 오동작 발생을 방지하는 평판디스플레이 제어 장치를 제공함을 다른 목적으로 한다.
본 발명에 따른 디스플레이할 데이터를 구동하기 위하여 고전압과 저전압의 인가 개시가 순차적으로 이루어지는 시오지 폼 소스 드라이버 집적회로의 오동작 방지 회로는, 입력신호를 상기 저전압으로 처리하고 출력 신호를 상기 고전압으로 출력하는 레벨 시프터; 및 상기 저전압의 인가 개시 시점부터 일정 시간 동안 인에이블 상태를 유지하는 초기화 신호에 의하여 상기 레벨 시프터의 상기 출력 신호를 상기 초기화 신호의 상기 인에이블 상태 동안 정전압으로 초기화하는 초기화 회로;를 포함함을 특징으로 한다.
또한, 본 발명에 따른 디스플레이할 데이터를 구동하기 위하여 고전압과 저전압의 인가 개시가 순차적으로 이루어지는 시오지 폼 소스 드라이버 집적회로의 오동작 방지 회로는, 입력 신호를 상기 저전압으로 처리하고 출력 신호를 상기 고전압으로 출력하는 N(상기 N은 복수) 개의 레벨 시프터; 상기 N 개의 레벨 시프터의 상기 출력 신호를 각각 해당하는 멀티플렉서로 전달하여서 상기 멀티플렉서에서 한 쌍의 오드 데이터와 이븐 데이터 중 어느 하나가 출력되도록 제어하는 멀티플렉서 드라이버; 및 상기 저전압의 인가 개시 시점부터 일정 시간 동안 인에이블 상태를 유지하는 초기화 신호에 의하여 N 개의 상기 레벨 시프터의 출력단을 상기 초기화 신호의 상기 인에이블 상태 동안 정전압으로 초기화하는 N 개의 초기화 회로;를 포함함을 다른 특징으로 한다.
또한, 본 발명에 따른 평판 디스플레이 제어 장치는, 고전압과 저전압의 인가 개시가 순차적으로 이루어지는 파워 시퀀스를 갖는 인쇄회로기판; 및 시오지 폼으로 실장되어서 상기 고전압과 상기 저전압을 인가받는 소스 드라이브 집적회로;를 포함하며, 상기 소스 드라이브 집적회로는, 한 쌍의 이븐 데이터와 오드 데이터 중 하나를 선택하여 출력하는 멀티플렉서들; 입력 신호를 상기 저전압으로 처리하고 출력 신호를 상기 고전압으로 출력하는 N(상기 N은 복수) 개의 레벨 시프터; 상기 N 개의 레벨 시프터의 상기 출력 신호를 각각 해당하는 멀티플렉서로 전달하는 멀티플렉서 드라이버; 및 상기 저전압의 인가 개시 시점부터 일정 시간 동안 인에이블 상태를 유지하는 초기화 신호에 의하여 N 개의 상기 레벨 시프터의 출력단을 상기 초기화 신호의 상기 인에이블 상태 동안 정전압으로 초기화하는 N 개의 초기화 회로;를 포함함을 특징으로 한다.
본 발명에 의하면, 시오지 폼으로 실장되는 소스 드라이브 집적회로에 대하여 시오지 폼의 특성상 발생하는 파워 시퀀스 초기 단계의 불안정한 레벨 시프터의 출력이 안정화될 수 있어서 소스 드라이브 집적회로가 오동작하는 것이 방지될 수 있는 효과가 있다.
또한, 본 발명에 의하면 평판 디스플레이 장치에 시오지 폼으로 실장되는 소스 드라이브 집적회로가 파워 시퀀스의 초기 단계의 레벨 시프터의 불안정한 출력에 의한 쇼트 전류에 의한 과전류 발생이 방지될 수 있어서 내부 회로의 손상이 방지될 수 있는 효과가 있다.
도 1은 액정표시장치의 일반적인 파워 시퀀스를 나타내는 그래프.
도 2 및 도 3은 소스 드라이브 집적회로에 실장되는 레벨 시프터의 일예를 나타내는 회로도.
도 4는 소스 드라이브 집적회로에 실장되는 멀티플렉서의 일예를 나타내는 회로도.
도 5는 쇼트 전류가 흐르는 경로를 설명하는 모식도.
도 6은 쇼트 전류에 의하여 고전압의 접지 전압 VSSH의 변화를 설명하는 도면.
도 7은 본 발명에 따른 바람직한 실시예를 나타내는 블록도.
도 8은 도 7의 레벨 시프터와 초기화 회로의 상세 회로도.
도 9는 실시예의 동작 설명을 위한 타이밍도.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. 본 명세서 및 특허청구범위에 사용된 용어는 통상적이거나 사전적 의미로 한정되어 해석되지 아니하며, 본 발명의 기술적 사항에 부합하는 의미와 개념으로 해석되어야 한다.
본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예이며, 본 발명의 기술적 사상을 모두 대변하는 것이 아니므로, 본 출원 시점에서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있다.
본 발명에 따른 실시예는 액정표시장치와 같은 평판 디스플레이 장치에 구성되는 소스 드라이브 집적회로가 시오지 폼으로 탑재될 때 파워 시퀀스의 초기에 레벨 시프터의 불안정한 동작에 의하여 발생하는 소스 드라이브 집적회로의 오동작을 개선하기 위한 구성을 개시한다.
도 7은 본 발명에 따른 시오지 폼 소스 드라이버 집적회로의 오동작 방지 회로의 실시예이다.
도 7의 실시예는 N 개의 입력 I1 내지 In을 각각 입력받는 N 개의 레벨 시프터들(LS1, LS2 ... LSn), N 개의 레벨 시프터들(LS1, LS2 ... LSn)의 각 출력단(OUT)에 연결되어서 초기화 신호의 인에이블 상태 동안 각 레벨 시프터들(LS1, LS2 ... LSn)의 출력 신호를 정전압인 저전압의 접지 전압 VSSD로 초기화하는 초기화 회로들(IC1, IC2 ... ICn) 및 초기화 회로들(IC1, IC2 ... ICn)과 병렬로 N 개의 레벨 시프터들(LS1, LS2 ... LSn)의 각 출력단(OUT)에 연결되어서 N 개의 레벨 시프터들(LS1, LS2 ... LSn)의 각 출력신호를 멀티플렉서(도 4의 '10')로 전달하는 멀티플렉서 드라이버(MUXD)를 포함한다.
여기에서, 레벨 시프터(LS1, LS2 ... LSn)는 도 2의 레벨 시프터를 의미한다. 도 4의 멀티플렉서(10)를 구동하기 위하여 필요한 도 3의 레벨 시프터에 관련한 구성은 본 발명의 실시예의 설명의 명료화를 위하여 도 7에서 상세한 도시를 생략한다.
레벨 시프터(LS1, LS2 ...LSn)는 입력 I1, I2 ... In이 비반전 입력 IN으로 인가되고 입력 I1, I2 ... In이 인버터(IV1, IV2 ... IVn)를 거쳐서 반전 입력 INb로 인가되는 구성을 갖는다.
그리고, 멀티플렉서 드라이버(MUXD)의 출력 신호 MC1, MC2 ... MCn은 도 4의 비반전 신호 O1과 반전 신호 O1b에 대응하는 것이다.
도 7의 구성에서 각 초기화 회로들(IC1, IC2 ... ICn)은 도 8과 같이 구체적으로 예시될 수 있다. 도 8은 초기화 회로(IC1)에 대한 상세 회로도이며, 초기화 회로(IC1)의 구성은 초기화 회로(IC2 ... ICn)에 동일하게 적용될 수 있다.
도 8을 참조하면, 초기화 회로(IC1)는 레벨 시프터(LS1)의 출력단(OUT)과 정전압인 저전압의 접지전압 VSSD 사이에 직렬로 연결된 스위칭 소자들 즉 NMOS 트랜지스터들(M81, M82)을 포함한다.
NMOS 트랜지스터(M81)는 저전압의 구동 전압 VCCD의 인가에 따라서 턴온되고, NMOS 트랜지스터(M82)는 초기화 신호에 의하여 턴온되는 구성을 갖는다.
초기화 신호는 인쇄회로기판(PCB) 상에 실장되는 내부 전압 생성 회로(도시되지 않음)에서 저전압의 인가 개시 시점부터 일정 시간 동안 인에이블 상태를 유지하는 동안 인에이블 상태를 유지하도록 생성될 수 있다. 내부 전압 생성 회로는 인쇄회로기판(PCB)에 실장되어서 외부 전원에 의하여 액정표시장치의 구동에 필요한 내부 전압인 고전압과 저전압을 생성하는 회로를 의미한다.
도 8의 레벨 시프터(LS1)는 도 2를 참조한 설명과 같이 입력신호를 도 1의 파워 시퀀스 중 저전압으로 처리하고 출력 신호를 도 1의 파워 시퀀스 중 고전압으로 출력하는 구성을 갖는다. 즉, 레벨 시프터(LS1)는 저전압에 기반하여 인가되는 입력 신호에 대응한 출력 신호를 고전압에 기반하여 출력하는 구성을 갖는다.
그리고, 초기화 회로(IC1)는 저전압의 구동 전압 VCCD가 인가되는 시점부터 NMOS 트랜지스터(M81)가 턴온되고 초기화 신호에 의하여 저전압의 인가 개시 시점부터 일정 시간 동안 인에이블 상태를 유지하는 동안 NMOS 트랜지스터(M82)가 턴온됨에 따라 레벨 시프터(LS1)의 출력단(OUT)의 출력 신호를 초기화한다.
초기화 신호가 디스에이블되면 레벨 시프터(LS1)는 초기화 회로(IC1)의 NMOS 트랜지스터(M82)가 턴오프됨에 따라서 저전압의 접지전압 VSSD와 무관하게 고전압에 의하여 구동되는 정상적인 출력신호를 갖는다.
상기한 구성을 갖는 본 발명에 따른 실시예의 동작을 도 9를 참조하여 설명한다.
본 발명에 따른 파워 시퀀스는 도 1과 같이 고전압이 인가되고 일정 시간(T) 경과한 후 저전압이 인가되는 메카니즘을 따른다.
고전압이 인가되고 저전압이 인가되기 전에, 레벨 시프터(LS1, LS2 ...LSn)는 출력 신호를 구동하기 위하여 입력되는 비반전 입력 신호와 반전 입력 신호가 플로팅 상태를 유지하므로 고전압에 의하여 구동되는 출력 신호를 랜덤하게 출력한다.
그에 따라서 도 4와 같이 버퍼(BL, BH)의 출력을 스위칭하는 멀티플렉서(10) 내의 전송 게이트(G1, G2, G3)의 동작이 불안정한 상태를 유지한다.
파워 시퀀스에 따라서 저전압의 인가가 시작되면, 초기화 회로(IC1, IC2 ...ICn)에 저전압의 구동 전압 VCCD과 초기화 신호가 인가된다.
저전압의 구동 전압 VCCD가 인가됨에 따라서 NMOS 트랜지스터(M81)는 턴온되고 NMOS 트랜지스터(M82)는 초기화 신호의 인에이블 상태 동안 턴온 상태를 유지한다.
초기화 신호에 의하여 NMOS 트랜지스터(M82)가 턴온되는 동안 저전압의 접지 전압 VSSD이 턴온된 NMOS 트랜지스터(M81, M82)를 경유하여 레벨 시프터(LS1, LS2 ...LSn)의 출력단(OUT)으로 인가된다.
그러므로 레벨 시프터(LS1, LS2 ...LSn)의 출력 신호는 초기화 신호의 인에이블 상태 동안 정전압의 초기값 즉 저전압의 접지 전압 VSSD 레벨을 유지하며, 그에 연동하여 멀티플렉서(10)의 전송 게이트(G1, G2, G3)는 턴오프상태를 유지한다.
즉, 초기화 신호의 인에이블 상태 동안 레벨 시프터(LS1, LS2 ... LSn)는 입력 신호 I1, I2 ... In와 무관하게 출력 신호를 정전압인 저전압의 접지 전압 VSSD로 유지한다. 그러므로 레벨 시프터(LS1, LS2 ... LSn)의 출력 신호의 상태가 파워 시퀀스의 고전압만 인가되던 이전 단계의 랜덤한 상태에서 정전압을 유지하는 초기값으로 세팅될 수 있다.
레벨 시프터(LS1, LS2 ... LSn)의 출력 신호가 초기값으로 안정됨에 따라서 멀티플렉서 드라이버(MUXD)는 레벨 시프터(LS1, LS2 ...LSn)의 안정된 초기값을 갖는 출력 신호를 멀티플렉서(10)로 전달할 수 있고, 멀티플렉서(10)의 전송 게이트(G1, G2, G3)는 쇼트 전류의 발생없이 안정적인 상태를 유지할 수 있다.
초기화 신호의 인에이블 상태는 제작자의 의도에 따라 일정한 시간 동안 유지될 수 있다.
그 후 고전압과 저전압이 안정적으로 인가되는 상태로 진입되면 초기화 신호가 디스에이블되며, 초기화 신호가 디스에이블됨에 따라서 초기화 회로(IC1, IC2... ICn)의 NMOS 트랜지스터(M82)는 턴오프된다.
즉, 레벨 시프터(LS1, LS2 ... LSn)의 출력 신호가 정전압인 저전압의 접지 전압 VSSD로 고정된 상태가 해제된다.
파워 시퀀스가 안정화됨에 따라서 레벨 시프터(LS1, LS2 ... LSn)는 저전압에 기반하여 입력 신호 IN, INb를 입력받고 입력 신호 IN, INb에 따라 고전압에 기반하여 출력단(OUT)으로 출력 신호를 정상적으로 출력하는 동작을 수행한다.
초기화 회로(IC1, IC2 ... ICn)의 구성에서 NMOS 트랜지스터(M81)는 정전압을 인가하는 NMOS 트랜지스터(M82)가 저전압 구동용 트랜지스터인 경우 드레인과 소스 간 전압을 저전압의 구동 전압에서 문턱전압을 차감한 값으로 제한함으로써 NMOS 트랜지스터(M82)의 항복전압 방지 기능을 갖는다.
한편, NMOS 트랜지스터(M82)가 고전압 구동용 트랜지스터로 구성되는 경우 초기화 회로(IC1, IC2...ICn)는 NMOS 트랜지스터(M82)로만 구성될 수 있다.
상기한 NMOS 트랜지스터(M82)를 고전압 구동용 트랜지스터 또는 저전압 구동용 트랜지스터로 구성하는 것은 초기화 신호를 고전압 기반으로 생성하거나 저전압 기반으로 생성하는 것에 따라 선택될 수 있다.
이상과 같이 본 발명에 따른 실시예에 의하면 액정표시장치와 같은 평판 디스플레이 장치의 시오지 폼으로 실장되는 소스 드라이브 집적회로가 파워 시퀀스의 초기 단계에서 내부의 레벨 시프터의 불안정한 출력에 의하여 발생하는 쇼트 전류에 의하여 오동작하는 것이 방지될 수 있다.
즉, 파워 시퀀스의 저전압이 인가되는 시점부터 일정한 시간 동안 레벨 시프터의 출력을 강제로 안정화시킴으로써 멀티플렉서에서 쇼트 전류가 발생하는 것을 방지하고 파워 시퀀스가 안정화된 후 레벨 시프터의 출력을 정상적으로 보장함으로써 시오지 폼 특성에서 기인하는 소스 드라이브 집적회로의 오동작이 방지될 수 있다.
LS1, LS2 ... LSn : 레벨 시프터
IC1, IC2 ... ICn : 초기화 회로
MXUD : 멀티플렉서 드라이버
IV1, IV2 ... IVn : 인버터

Claims (9)

  1. 디스플레이할 데이터를 구동하기 위하여 고전압과 저전압의 인가 개시가 순차적으로 이루어지는 시오지 폼 소스 드라이버 집적회로의 오동작 방지 회로에 있어서,
    입력신호를 상기 저전압으로 처리하고 출력 신호를 상기 고전압으로 출력하는 레벨 시프터; 및
    상기 저전압의 인가 개시 시점부터 일정 시간 동안 인에이블 상태를 유지하는 초기화 신호에 의하여 상기 레벨 시프터의 상기 출력 신호를 상기 초기화 신호의 상기 인에이블 상태 동안 정전압으로 초기화하는 초기화 회로; 및
    상기 레벨 시프터의 상기 출력 신호를 이용하여 구동되는 복수의 전송 게이트를 포함하며, 상기 초기화 신호의 상기 인에이블 상태 동안 상기 복수의 전송 게이트가 턴오프되는 멀티플렉서;
    를 포함함을 특징으로 하는 시오지 폼 소스 드라이버 집적회로의 오동작 방지 회로.
  2. 제1 항에 있어서,
    상기 초기화 회로는 상기 저전압의 접지전압을 상기 정전압으로 인가하는 시오지 폼 소스 드라이버 집적회로의 오동작 방지 회로.
  3. 제2 항에 있어서,
    상기 초기화 회로는 상기 레벨 시프터의 출력단과 상기 저전압의 접지전압 간에 직렬로 연결된 제1 및 제2 스위칭 소자를 포함하며, 상기 제1 스위칭 소자는 상기 저전압의 인가 시점에 턴온되며 상기 제2 스위칭 소자는 상기 초기화 신호의 인에이블 상태 동안 턴온됨으로써 상기 초기화 신호의 인에이블 상태 동안 상기 레벨 시프터의 출력 신호를 상기 저전압의 접지 전압으로 초기화하는 시오지 폼 소스 드라이버 집적회로의 오동작 방지 회로.
  4. 제3 항에 있어서,
    상기 제1 스위칭 소자는 상기 저전압의 구동 전압에 의하여 턴온되어서 상기 레벨 시프터의 출력단에서 제2 스위칭 소자에 인가되는 전압 레벨을 제한하는 제1 NMOS 트랜지스터로 구성되며,
    상기 제2 스위칭 소자는 저전압 구동용 제2 NMOS 트랜지스터로 구성되는 시오지 폼 소스 드라이버 집적회로의 오동작 방지 회로.
  5. 제2 항에 있어서,
    상기 초기화 회로는 상기 레벨 시프터의 출력단과 상기 저전압의 접지전압 간에 고전압 구동용 제3 NMOS 트랜지스터로 구성되며 상기 초기화 신호의 인에이블 상태 동안 턴온되어서 상기 레벨 시프터의 출력 신호를 상기 저전압의 접지 전압으로 초기화하는 시오지 폼 소스 드라이버 집적회로의 오동작 방지 회로.
  6. 디스플레이할 데이터를 구동하기 위하여 고전압과 저전압의 인가 개시가 순차적으로 이루어지는 시오지 폼 소스 드라이버 집적회로의 오동작 방지 회로에 있어서,
    입력 신호를 상기 저전압으로 처리하고 출력 신호를 상기 고전압으로 출력하는 N(상기 N은 복수) 개의 레벨 시프터;
    상기 N 개의 레벨 시프터의 상기 출력 신호를 전달하는 멀티플렉서 드라이버;
    상기 저전압의 인가 개시 시점부터 일정 시간 동안 인에이블 상태를 유지하는 초기화 신호에 의하여 N 개의 상기 레벨 시프터의 출력단을 상기 초기화 신호의 상기 인에이블 상태 동안 정전압으로 초기화하는 N 개의 초기화 회로; 및
    상기 멀티 플렉서 드라이버에서 전달되는 상기 N개의 레벨 시프터의 상기 출력 신호를 이용하여 구동되는 복수의 전송 게이트를 포함하며, 상기 N 개의 초기화 회로의 상기 초기화 신호의 상기 인에이블 상태 동안 상기 복수의 전송 게이트가 턴오프되는 멀티플렉서부;
    를 포함함을 특징으로 하는 시오지 폼 소스 드라이버 집적회로의 오동작 방지 회로.
  7. 제6 항에 있어서,
    상기 초기화 회로는 상기 저전압의 접지전압을 상기 정전압으로 인가하는 시오지 폼 소스 드라이버 집적회로의 오동작 방지 회로.
  8. 고전압과 저전압의 인가 개시가 순차적으로 이루어지는 파워 시퀀스를 갖는 인쇄회로기판; 및
    시오지 폼으로 실장되어서 상기 고전압과 상기 저전압을 인가받는 소스 드라이브 집적회로;를 포함하며,
    상기 소스 드라이브 집적회로는,
    복수의 전송 게이트를 포함하며, 초기화 신호의 인에이블 상태 동안 상기 복수의 전송 게이트가 턴오프되는 멀티플렉서부;
    입력 신호를 상기 저전압으로 처리하고 출력 신호를 상기 고전압으로 출력하는 N(상기 N은 복수) 개의 레벨 시프터;
    상기 N 개의 레벨 시프터의 상기 출력 신호를 상기 멀티플렉서부로 전달하는 멀티플렉서 드라이버; 및
    상기 저전압의 인가 개시 시점부터 일정 시간 동안 상기 인에이블 상태를 유지하는 상기 초기화 신호에 의하여 N 개의 상기 레벨 시프터의 출력단을 상기 초기화 신호의 상기 인에이블 상태 동안 정전압으로 초기화하는 N 개의 초기화 회로;를 포함함을 특징으로 하는 평판 디스플레이 제어 장치.
  9. 제8 항에 있어서,
    상기 초기화 회로는 상기 저전압의 접지전압을 상기 정전압으로 인가하는 평판 디스플레이 제어 장치.
KR1020120049931A 2012-05-10 2012-05-10 시오지 폼 소스 드라이버 집적회로의 오동작 방지 회로 및 그를 채용한 평판 디스플레이 제어 장치 KR101322221B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120049931A KR101322221B1 (ko) 2012-05-10 2012-05-10 시오지 폼 소스 드라이버 집적회로의 오동작 방지 회로 및 그를 채용한 평판 디스플레이 제어 장치
US13/891,081 US9355609B2 (en) 2012-05-10 2013-05-09 Malfunction prevention circuit for COG-form source driver integrated circuit and flat panel display controller employing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120049931A KR101322221B1 (ko) 2012-05-10 2012-05-10 시오지 폼 소스 드라이버 집적회로의 오동작 방지 회로 및 그를 채용한 평판 디스플레이 제어 장치

Publications (1)

Publication Number Publication Date
KR101322221B1 true KR101322221B1 (ko) 2013-10-28

Family

ID=49548271

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120049931A KR101322221B1 (ko) 2012-05-10 2012-05-10 시오지 폼 소스 드라이버 집적회로의 오동작 방지 회로 및 그를 채용한 평판 디스플레이 제어 장치

Country Status (2)

Country Link
US (1) US9355609B2 (ko)
KR (1) KR101322221B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210116937A (ko) * 2020-03-18 2021-09-28 주식회사 실리콘웍스 레벨 시프트 회로 및 이를 포함하는 소스 드라이버

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102390266B1 (ko) * 2015-08-04 2022-04-26 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN107705739B (zh) * 2017-07-11 2019-11-26 深圳市华星光电半导体显示技术有限公司 扫描驱动电路及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040002296A (ko) * 2002-06-29 2004-01-07 엘지.필립스 엘시디 주식회사 액정 표시 장치의 데이터 구동 장치 및 그 구동 방법
KR20080103472A (ko) * 2007-05-24 2008-11-27 엔비디아 코포레이션 저전압 도메인이 파워 다운되는 경우에 전류 누설을방지하기 위한 장치 및 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100483534B1 (ko) 1997-12-29 2005-09-30 삼성전자주식회사 액정표시장치전원시퀀스회로
KR100590034B1 (ko) * 2004-10-08 2006-06-14 삼성에스디아이 주식회사 레벨시프터 및 이를 이용한 표시장치
KR101152132B1 (ko) * 2005-08-04 2012-06-15 삼성전자주식회사 감지부를 내장한 액정 표시 장치
US7477047B2 (en) * 2005-11-21 2009-01-13 Broadcom Corporation Register with default control and built-in level shifter
KR101274710B1 (ko) * 2008-07-10 2013-06-12 엘지디스플레이 주식회사 유기발광다이오드 표시장치
JP4957713B2 (ja) * 2008-12-08 2012-06-20 ソニー株式会社 有機エレクトロルミネッセンス表示装置の駆動方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040002296A (ko) * 2002-06-29 2004-01-07 엘지.필립스 엘시디 주식회사 액정 표시 장치의 데이터 구동 장치 및 그 구동 방법
KR20080103472A (ko) * 2007-05-24 2008-11-27 엔비디아 코포레이션 저전압 도메인이 파워 다운되는 경우에 전류 누설을방지하기 위한 장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210116937A (ko) * 2020-03-18 2021-09-28 주식회사 실리콘웍스 레벨 시프트 회로 및 이를 포함하는 소스 드라이버
KR102655655B1 (ko) 2020-03-18 2024-04-09 주식회사 엘엑스세미콘 레벨 시프트 회로 및 이를 포함하는 소스 드라이버

Also Published As

Publication number Publication date
US20130300726A1 (en) 2013-11-14
US9355609B2 (en) 2016-05-31

Similar Documents

Publication Publication Date Title
US8933919B2 (en) Liquid crystal panel driving circuit for display stabilization
US8619069B2 (en) Power-off discharge circuit, and source driver circuit having the same
US8018245B2 (en) Semiconductor device
US9543038B2 (en) Shift register and control method thereof
US20160351109A1 (en) Inverter and method for driving the inverter, gate on array unit and gate on array circuit
US9818359B2 (en) Scanning-driving circuit and liquid crystal display device having the same
US9337842B1 (en) Low voltage differential signaling (LVDS) driving circuit
US10937359B2 (en) Source driver and display apparatus including the same
US9143090B2 (en) Output voltage stabilization circuit of display device driving circuit
KR101322221B1 (ko) 시오지 폼 소스 드라이버 집적회로의 오동작 방지 회로 및 그를 채용한 평판 디스플레이 제어 장치
KR20110088797A (ko) 액정표시장치의 소스 드라이버 회로
KR100855989B1 (ko) 셀프 마스킹 기능을 이용한 액정 패널의 구동 방법, 이를구현하는 마스킹 회로 및 비대칭 래치들
KR102052118B1 (ko) 파워-온 리셋 회로 및 이를 이용한 표시 장치
US20090295770A1 (en) Level shifter using latch circuit and driving circuit including the same in display device
US8085065B2 (en) Dual loop level shifter
KR20110011988A (ko) 레벨 시프터 및 이를 이용한 표시 장치
US9722579B1 (en) Semiconductor device
US8547145B2 (en) Power-up signal generation circuit of semiconductor apparatus
US9595348B2 (en) Memory circuit that updates and holds output signal based on fuse signal
US11308842B2 (en) Display driving apparatus and current bias circuit thereof
KR102537932B1 (ko) 출력 버퍼 회로
TWI634407B (zh) 上電控制電路及控制電路
KR20090090512A (ko) 레벨 시프트 회로
KR20080062132A (ko) 시프트 레지스터 및 그 구동방법
US8629696B2 (en) Semiconductor device and level shifting circuit for the same

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160912

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170907

Year of fee payment: 5