KR20080062132A - 시프트 레지스터 및 그 구동방법 - Google Patents

시프트 레지스터 및 그 구동방법 Download PDF

Info

Publication number
KR20080062132A
KR20080062132A KR1020060137533A KR20060137533A KR20080062132A KR 20080062132 A KR20080062132 A KR 20080062132A KR 1020060137533 A KR1020060137533 A KR 1020060137533A KR 20060137533 A KR20060137533 A KR 20060137533A KR 20080062132 A KR20080062132 A KR 20080062132A
Authority
KR
South Korea
Prior art keywords
inverter
signal
output
input
shift register
Prior art date
Application number
KR1020060137533A
Other languages
English (en)
Inventor
허진
이창환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060137533A priority Critical patent/KR20080062132A/ko
Publication of KR20080062132A publication Critical patent/KR20080062132A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 시프트 레지스터(shift register)에 관한 것으로, 보다 구체적으로는 시프트 레지스터의 그라운드 전압 파형이 왜곡되는 것을 방지한 시프트 레지스터 및 그 구동방법을 개시한다. 개시된 본 발명의 시프트 레지스터는, 입력부; 상기 입력부에 공급되는 신호에 따라 전원전압 또는 그라운드 전압을 출력하는 제 1 인버터; 상기 제 1 인버터의 출력 신호에 따라 클럭신호의 공급을 제어하는 제어부; 상기 제어부에 출력단 신호를 피드백하는 제 3 인버터; 상기 제어부로부터 공급되는 클럭신호 또는 상기 제 3 인버터의 출력단 피드백 신호에 따라 전원전압 또는 그라운드 전압을 출력하는 제 2 인버터; 상기 제 2 인버터의 입력단 신호를 게이트 입력신호로 사용하여 상기 제 1 인버터의 출력단 신호를 제 3 인버터의 출력단으로 출력하는 제 1 스위칭부; 및 상기 제 2 인버터의 출력단과 제 3 인버터의 입력단 사이에 배치되어 상기 제 2 인버터의 출력단 신호를 제 3 인버터의 입력단에 공급하는 것을 제어하는 제 2 스위칭부를 포함한다.
본 발명은 시프트 레지스터의 그라운드 전압이 외부 노이즈 신호에 의해 왜곡되어도 시프트 레지스터의 출력 전압을 안정화시킨 효과가 있다.
시프트 레지스터, 인버터, PMOS, NMOS

Description

시프트 레지스터 및 그 구동방법{SHIFT REGISTER AND METHOD OF DRIVING THE SAME}
도 1은 종래 기술에 따른 시프트 레지스트의 구조를 도시한 회로도이다.
도 2는 본 발명에 따른 시프트 레지스트의 구조를 도시한 회로도이다.
도 3a 및 도 3b는 본 발명의 시프트 레지스터에서 출력되는 신호파형을 도시한 도면이다.
도 4a 및 도 4b는 종래 시프트 레지스터에서 출력되는 신호파형을 도시한 도면이다.
*도면의 주요 부분에 대한 부호의 설명*
100: 제 1 인버터 120: 제어부
130: 제 2 인버터 140: 제 3 인버터
150a: 제 1 스위칭부 150b: 제 2 스위칭부
본 발명은 시프트 레지스터(shift register)에 관한 것으로, 보다 구체적으로는 시프트 레지스터의 그라운드 전압 파형이 왜곡되는 것을 방지한 시프트 레지 스터 및 그 구동방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display Device; 이하, LCD라 함)는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, LCD는 액정셀들이 매트릭스 형태로 배열된 액정표시패널과, 이 액정표시패널을 구동하기 위한 구동 회로를 구비한다.
또한, 상기 액정표시패널의 게이트 라인들을 구동하기 위한 게이트 드라이버와, 액정표시패널의 데이터 라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버와 데이터 드라이버를 제어하기 위한 타이밍 제어부와, 기준감마 전압을 발생하여 데이터 드라이버에 공급하는 기준감마 전압부를 더 포함한다.
상기 게이트 드라이버는 실질적으로 시프트 레지스터로서 서로 연결되어 있으며, 일렬로 배열되어 있는 복수의 스테이지를 포함하고, 첫번째 스테이지가 주사 시작 신호를 인가받아 게이트 출력을 내보내는 동시에 다음 스테이지에 캐리 출력(carry output)을 내보내어 순차적으로 게이트 출력을 생성한다.
도 1은 종래 기술에 따른 시프트 레지스터의 구조를 도시한 회로도이다.
도 1에 도시된 바와 같이, 입력신호가 인가되는 입력부(InPut)를 구비한 제 1 인버터(10)와, 클럭신호(CLK)에 따라 출력단(OutPut) 신호를 제어하는 제 2 인버터(30)와, 상기 제 2 인버터(30) 출력신호를 입력신호로 하여 제 1 인버터(10)의 출력단(N1)에 전원전압(VDD) 또는 그라운드 전압을 피드백하는 제 3 인버터(40)와, 상기 제 1 인버터(10)의 출력단(N1)과 제 2 인버터(30)의 입력단(N2) 사이에 배치하여 클럭신호(CLK)를 제어하는 제어부(20)와, 상기 제 3 인버터(40)의 출력단(N3) 과 제 1 인버터(10) 출력단(N1) 사이에 배치된 스위칭부(15)로 구성되어 있다.
상기와 같은 구조를 갖는 시프트 레지스터는 다음과 같이 동작한다.
먼저, 제 1 인버터(10)의 입력단(InPut)에 '로직 하이' 신호가 입력되면, 제 1 인버터(10)의 제 1, 2 스위칭 소자(M1, M2)는 턴오프(PMOS 트랜지스터) 되고, 제 1 인버터(10)의 제 3, 4 스위칭 소자(M3, M4)는 턴온(NMOS 트랜지스터) 되어 제 1 인버터(10)의 출력단(N1)은 그라운드 상태를 유지한다. 상기 제 1 인버터(10)의 출력단(N1)이 그라운드 상태가 되면 상기 스위칭부(15)의 제 5 스위칭 소자(M5)가 턴온되어(PMOS 트랜지스터) 상기 제 3 인버터(40)의 출력단(N3)의 출력신호를 피드백하여 상기 제 2 인버터(30)의 입력단(N2)에 공급한다. 또한, 제어부(20)의 입력단(N1)의 그라운드 전압에 의해 제 6, 제 7 스위칭 소자(M6, M7)는 턴오프(NMOS 트랜지스터) 되고, 제 8 스위칭 소자(M8)(PMOS 트랜지스터)도 턴오프 상태가 된다. 즉, 상기 제 3 인버터(40)의 출력단(N3) 신호가 제 2 인버터(30)의 입력단(N2)에 공급된다. 따라서, 제 2 인버터(30)의 입력단(N2)에 '로직 하이' 상태의 전압이 걸리기 때문에 시프트 레지스터는 항상 로우 레벨의 전압을 출력단(OutPut)으로 출력한다.
반대로 제 1 인버터(10)의 입력단(InPut)에 '로직 로우' 신호가 입력되면, 제 1 인버터(10)의 출력단(N1)은 '로직 하이' 상태가 되어, 스위칭부(15)의 제 5 스위칭 소자(M5)는 턴오프가 된다. 따라서 제 3 인버터(40)의 출력단(N3)을 통해 피드백되는 신호가 제 2 인버터(30)의 입력단(N2)에 인가되지 않는다.
또한, 제어부(20)의 제 6, 7 스위칭 소자(M6, M7)는 턴온 상태가 되어 상기 제 2 인버터(30)의 입력단(N2)에 클럭 신호가 입력된다. 클럭 신호가 '로직 하이' 상태에서는 시프트 레지스터의 출력단(OutPut)이 로우 레벨을 출력하지만, '로직 로우' 상태가 될 때에는 시프트 레지스터의 출력단(OutPut)이 하이 레벨을 출력한다.
그러나, 상기와 같은 종래 기술에 의한 시프트 레지스터는 입력부(InPut)에 '로직 하이'가 입력되고, 제 1 인버터(10)의 출력단(N1)이 그라운드 전압을 유지해야할 때 인접한 회로부와 신호선들의 RC 성분에 의한 노이즈에 의해 그라운드 전압이 왜곡되는 불량이 발생된다.
상기와 같이 그라운드 전압 파형에 왜곡이 발생되면, 제어부(20)의 제 6, 7 스위칭 소자(M6, M7)가 비정상적으로 턴온 되어 제 2 인버터(30)의 입력단에 인가되는 '로직 하이' 신호를 왜곡시켜 시프트 레지스터가 로우 레벨을 출력해야할 때, 하이 레벨의 신호를 출력하는 문제가 발생된다. 또한, 그라운드 전압 파형의 왜곡은 상기 스위칭부(15)의 제 5 스위칭 소자(M5)의 구동 특성이 저하시켜, 제 3 인버터(40)의 출력단(N3)의 출력 신호를 제 2 인버터(30)의 입력단(N2)으로 전달하지 못하는 문제가 발생된다.
본 발명은, 시프트 레지스터의 그라운드 전압이 외부 노이즈 신호에 의해 왜곡되어도 시프트 레지스터의 출력 전압을 안정화시킨 시프트 레지스터 및 그 구동방법을 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위한, 본 발명에 따른
입력부;
상기 입력부에 공급되는 신호에 따라 전원전압 또는 그라운드 전압을 출력하는 제 1 인버터;
상기 제 1 인버터의 출력 신호에 따라 클럭신호의 공급을 제어하는 제어부;
상기 제어부에 출력단 신호를 피드백하는 제 3 인버터;
상기 제어부로부터 공급되는 클럭신호 또는 상기 제 3 인버터의 출력단 피드백 신호에 따라 전원전압 또는 그라운드 전압을 출력하는 제 2 인버터;
상기 제 2 인버터의 입력단 신호를 게이트 입력신호로 사용하여 상기 제 1 인버터의 출력단 신호를 제 3 인버터의 출력단으로 출력하는 제 1 스위칭부; 및
상기 제 2 인버터의 출력단과 제 3 인버터의 입력단 사이에 배치되어 상기 제 2 인버터의 출력단 신호를 제 3 인버터의 입력단에 공급하는 것을 제어하는 제 2 스위칭부를 포함한다.
본 발명의 다른 실시예에 의한 시프트 레지스터 구동방법은,
입력부;
상기 입력부에 공급되는 신호에 따라 전원전압 또는 그라운드 전압을 출력하는 제 1 인버터;
상기 제 1 인버터의 출력 신호에 따라 클럭신호의 공급을 제어하는 제어부;
상기 제어부에 출력단 신호를 피드백하는 제 3 인버터;
상기 제어부로부터 공급되는 클럭신호 또는 상기 제 3 인버터의 출력단 피드 백 신호에 따라 전원전압 또는 그라운드 전압을 출력하는 제 2 인버터;
상기 제 2 인버터의 입력단 신호를 게이트 입력신호로 사용하여 상기 제 1 인버터의 출력단 신호를 제 3 인버터의 출력단으로 출력하는 제 1 스위칭부; 및
상기 제 2 인버터의 출력단과 제 3 인버터의 입력단 사이에 배치되어 상기 제 2 인버터의 출력단 신호를 제 3 인버터의 입력단에 공급하는 것을 제어하는 제 2 스위칭부를 포함하고,
상기 입력부에 공급되는 신호에 따라 제 3 인버터의 입력단을 출력부로 하여 신호를 출력하는 것을 특징으로 한다.
본 발명에 의하면, 시프트 레지스터의 그라운드 전압이 외부 노이즈 신호에 의해 왜곡되어도 시프트 레지스터의 출력 전압을 안정화시켰다.
이하, 첨부한 도면에 의거하여 본 발명의 실시 예를 자세히 설명하도록 한다.
도 2는 본 발명에 따른 시프트 레지스터의 구조를 도시한 회로도이다.
도 2에 도시된 바와 같이, 입력신호가 인가되는 입력부(InPut)를 구비한 제 1 인버터(100)와, 클럭신호(CLK)에 따라 출력단(OutPut) 신호를 제어하는 제 2 인버터(130)와, 상기 제 2 인버터(130) 출력단(N3) 신호를 입력신호로 하여 제 1 인버터(100)의 출력단(N1)에 출력단(N3)이 연결된 제 3 인버터(140)와, 상기 제 1 인버터(100)의 출력단(N1)과 상기 제 3 인버터(140)의 입력단(OutPut) 사이에 연결된 제 1 스위칭부(150a)와, 상기 제 2 인버터(130)의 출력단(N3)과 상기 제 3 인버터(140)의 입력단(OutPut) 사이에 연결된 제 2 스위칭부(150b)와, 상기 제 1 인버 터(100)의 출력단(N1)과 제 2 인버터(130)의 입력단(N2) 사이에 배치하여 클럭신호(CLK)를 제어하는 제어부(120)를 포함한다.
상기와 같은 구조를 갖는 시프트 레지스터는 다음과 같이 동작한다.
먼저, 제 1 인버터(100)의 입력단(InPut)에 '로직 하이' 신호가 입력되면, 제 1 인버터(100)의 제 1, 2 스위칭 소자(M1, M2)는 턴오프(PMOS 트랜지스터) 되고, 제 1 인버터(100)의 제 3, 4 스위칭 소자(M3, M4)는 턴온(NMOS 트랜지스터) 되어 제 1 인버터(100)의 출력단(N1)은 그라운드 상태(VSS)를 유지한다. 상기 제 1 인버터(100)의 출력단(N1)이 그라운드 상태(VSS)가 되면 상기 제어부(120)의 제 6, 7 스위칭 소자(M6, M7)는 턴오프(NMOS 트랜지스터)가 된다. 또한, 제어부(120)의 제 8 스위칭 소자(M8)는 게이트 입력단이 제 1 인버터(100)의 입력단(InPut)과 연결되어 있어 '로직 하이' 신호가 제 8 스위칭 소자(M8)의 게이트 입력단에 인가되어 턴오프(PMOS 트랜지스터) 상태를 유지한다.
따라서, 입력단(InPut)이 '로직 하이' 일때, 제 2 인버터(130)의 입력단(N2)에는 제 3 인버터(140)의 출력단(N4)의 '로직 하이' 전압 신호가 피드백되어 인가된다. 제 2 인버터(130)의 입력단(N2)이 '로직 하이' 상태이므로 상기 제 2 인버터(130)의 출력단(N3)은 '로직 로우' 전압 신호가 출력된다. 왜냐하면, 제 1 인버터(100)의 출력단(N1)은 '로직 로우'(그라운드 전압)를 유지하므로 상기 제어부(120)의 제 6, 7 스위칭 소자(M6, M7)는 턴오프 상태가 되기 때문이다. 즉, 클럭신호(CLK)가 제 2 인버터(130)의 입력단(N2)에 공급되지 않고, 제 3 인버터(140)의 출력단(N4)의 하이 레벨의 전압만 공급되기 때문이다.
또한, 상기 제 2 인버터(130)의 입력단(N2) 신호가 '로직 하이'인 경우에는 제 1 스위칭부(150a) 턴오프(제 5 스위칭 소자(M5)는 PMOS 트랜지스터) 상태가 되고, 제 2 스위칭부(150b)는 턴온(제 17 스위칭 소자(M17)는 NMOS 트랜지스터) 상태가 된다. 따라서, 제 2 인버터(130)의 출력단(N3)의 '로직 로우' 신호가 제 2 스위칭부(150b)를 통하여 시프트 레지스터의 출력단(OutPut)에 출력된다. 즉, 시프트 레지스터의 입력단(InPut)에 '로직 하이' 신호가 입력되는 상태에서는 항상 시프트 레지스터의 출력단(OutPut)은 '로직 로우' 신호를 출력한다.(SROUT)
이때, 시프트 레지스터의 출력단은 제 3 인버터(140)의 입력단이므로 제 3 인버터(140)의 출력단(N4)은 '로직 하이' 상태의 VDD 전압을 제 2 인버터(130)의 입력단(N2)에 피드백시킨다.
반대로, 시프트 레지스터의 입력단(InPut)에 '로직 로우' 신호가 입력되면, 제 1 인버터(100)의 제 1, 2 스위칭 소자(PMOS 트랜지스터)가 턴온되고, 제 3, 4, 스위칭 소자(NMOS 트랜지스터)가 턴오프되어 제 1 인버터(100)의 출력단(N1)은 '로직 하이' 신호(VDD)를 출력한다.
따라서, 제어부(120)의 제 6, 7 스위칭 소자(M6, M7)는 모두 턴온되고, 제 8 스위칭 소자(M8)는 시프트 레지스터의 입력단 신호에 의해 턴오프 상태가 되어 제 2 인버터(130)의 입력단(N2)에 클럭신호(CLK)가 주기적으로 공급된다.
클러신호(CLK)가 '로직 하이' 상태가 되면 제 2 인버터(130)의 입력단(N2)에 '로직 하이'가 공급되어, 위에서 상술한 바와 같이 제 1 스위칭부(150a)는 턴오프되고, 제 2 스위칭부(150b)는 턴온이 되어 시프트 레지스트의 출력단(OutPut)은 로 우 레벨을 출력한다.
하지만, 클럭신호(CLK)가 '로직 로우' 상태가 되면, 제 2 인버터(130)의 입력단(N2)에 '로직 로우'가 공급되어, 제 2 인버터(130)의 출력단(N3)은 '로직 하이' 신호를 출력한다. 상기 제 2 인버터(103)의 입력단(N2)이 '로직 로우' 신호가 입력되면 상기 제 1 스위칭부(150a)는 턴온되어 제 1 인버터(100)의 출력단(N1) 신호인 '로직 하이' 신호를 시프트 레지스터의 출력단(OutPut)으로 출력한다. 이때, 제 2 스위칭부(150b)는 턴오프가 된다.
또한, 출력단(OutPut)에 '로직 하이' 신호가 입력되면, 제 3 인버터(140)의 출력단(N4)에는 '로직 로우' 신호가 출력되어, 제 2 인버터(130)의 입력단(N2)에 인가되는 클럭신호(CLK)의 로우 레벨의 신호와 동일한 신호가 제 2 인버터(130)의 입력단(N2)으로 공급된다. 따라서, 본 발명의 시프트 레지스터의 회로에서는 회로 변경에 따라 신호 충돌 문제는 발생되지 않는다.
특히, 본 발명에서는 제 1 인버터(100)의 출력단(N1)이 '로직 로우' 상태일 때, 시프트 레지스트의 출력단(OutPUT) 신호가 '로직 로우' 신호를 유지할 수 있도록 하였다.
먼저, 제 1 인버터(100)의 출력단(N1)이 '로직 로우' 상태를 유지할 때, 외부로부터 발생되는 노이즈에 의해 전압 레벨이 상승하더라도, 제 3 인버터(140)의 출력단(N4)이 직접 피드백되어 제 2 인버터(130)의 입력단(N2)에 연결되어 있어 '로직 하이'의 전압 레벨을 왜곡시키지 않는다.
또한, 제 2 인버터(130)의 입력단(N2)이 노이즈에 의해 로우 레벨의 전압으 로 강하되더라도, 게이트 입력단이 제 2 인버터(130)의 입력단(N2)과 연결된 제 2 스위칭부(150b)가 턴오프 되어 시프트 레지스터의 출력단(OutPut)에 하이 레벨의 신호가 출력되는 것을 방지한다.
상기와 같이 커플링 효과에 의해 제 2 인버터(130)의 입력단(N2) 전압 레벨이 강하되는 것은 보통 일시적인 현상이므로, 제 1 인버터(100)의 출력단(N1)이 그라운드 전압을 유지하게 되면 제 1 스위칭부(150b)에 의해 시프트 레지스터의 출력단(OutPut)이 로우 레벨로 된다. 이로 인하여 제 3 인버터(140)의 출력단(N4)가 '로직 하이' 상태가 되어 제 2 인버터(130)의 입력단(N2)이 '로직 하이' 상태로 안정화된다.
또한, 상술한 바와 같이 제 1 인버터(100)의 출력단(N1)이 하이 상태가 되어 클럭신호가 제 2 인버터(130)로 입력될 때, 클럭신호가 로우 상태일 때 상기 제 2 인버터(130)의 입력단(N2)에서는 신호 충돌 현상이 발생되지 않는다.
도 3a 및 도 3b는 본 발명의 시프트 레지스터에서 출력되는 신호파형을 도시한 도면이고, 도 4a 및 도 4b는 종래 시프트 레지스터에서 출력되는 신호파형을 도시한 도면이다.
상기 도 3a 및 도 3b와 도 4a 및 도 4b의 조건은 도 1과 도 2에서 설명한 제 1 인버터의 출력단의 그라운드 레벨 전압이 2.5V(전원전압 VDD/2배) 상승한다고 가정한 경우이다.
도 3a 및 도 3b에 도시된 바와 같이, 시프트 레지스터의 입력부의 입력신호가 하이 레벨에서 로우 레벨로 변화되는 경우에도 클럭신호에 따라 출력부의 출력 신호가 일정한 간격으로 출력되는 것을 볼 수 있다.
즉, 도 2의 본 발명에서 제시한 시프트 레지스터의 제 1 인버터 출력단의 그라운드 전압이 2.5V 정도 상승한 경우에도 제 3 인버터의 출력단이 직접 제 2 인버터에 연결된 점과, 제 1 스위칭부와 제 2 스위칭부의 제어에 의해 그라운드 전압에 왜곡이 발생되는 경우에도 출력부의 출력신호를 일정하게 유지시킬 수 있는 점 때문에 시프트 레지스터가 안정적으로 동작하는 것이다.
반대로 도 4a 및 도 4b는 도 1에 도시된 바와 같이, 제 1 인버터의 출력단의 그라운드 전압이 상승하면 제 3 인버터로부터 피드백되는 신호가 왜곡되어 제 2 인버터의 입력단에 공급되고, 그라운드 전압의 상승으로 제어부에서 클럭신호가 제 2 인버터의 입력단에 공급되어, 시프트 레지스터의 출력부에서는 다양한 레벨의 출력파형이 출력된다.
즉, 제 1 인버터의 그라운드 전압 레벨의 상승이 인접한 인버터의 입력단 신호를 왜곡시켜, 클럭신호에 따라 시프트 레지스터의 출력부가 '하이'와 '로우' 레벨의 로직신호를 주기적으로 출력하는 불안정한 구동을 한다.
이상에서 자세히 설명된 바와 같이, 본 발명은 시프트 레지스터의 그라운드 전압이 외부 노이즈 신호에 의해 왜곡되어도 시프트 레지스터의 출력 전압을 안정화시킨 효과가 있다.
본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (13)

  1. 입력부;
    상기 입력부에 공급되는 신호에 따라 전원전압 또는 그라운드 전압을 출력하는 제 1 인버터;
    상기 제 1 인버터의 출력 신호에 따라 클럭신호의 공급을 제어하는 제어부;
    상기 제어부에 출력단 신호를 피드백하는 제 3 인버터;
    상기 제어부로부터 공급되는 클럭신호 또는 상기 제 3 인버터의 출력단 피드백 신호에 따라 전원전압 또는 그라운드 전압을 출력하는 제 2 인버터;
    상기 제 2 인버터의 입력단 신호를 게이트 입력신호로 사용하여 상기 제 1 인버터의 출력단 신호를 제 3 인버터의 출력단으로 출력하는 제 1 스위칭부; 및
    상기 제 2 인버터의 출력단과 제 3 인버터의 입력단 사이에 배치되어 상기 제 2 인버터의 출력단 신호를 제 3 인버터의 입력단에 공급하는 것을 제어하는 제 2 스위칭부를 포함하는 시프트 레지스터.
  2. 제 1 항에 있어서, 상기 제 2 인버터의 입력단은 시프트 레지스터의 출력부인 것을 특징으로 하는 시프트 레지스터.
  3. 제 1 항에 있어서, 상기 제 2 스위칭부는 상기 제 2 인버터의 입력단 신호를 게이트 입력신호로 사용하여 구동하는 것을 특징으로 하는 시프트 레지스터.
  4. 제 1 항에 있어서, 상기 제어부는 상기 입력부에 공급되는 신호에 따라 제 2 인버터의 입력단에 클럭신호를 공급하는 것을 특징으로 하는 시프트 레지스터.
  5. 제 1 항에 있어서, 상기 제어부는 상기 제 1 인버터의 출력단의 신호에 따라 클럭신호를 상기 제 2 인버터의 입력단에 공급하는 것을 특징으로 하는 시프트 레지스터.
  6. 입력부;
    상기 입력부에 공급되는 신호에 따라 전원전압 또는 그라운드 전압을 출력하는 제 1 인버터;
    상기 제 1 인버터의 출력 신호에 따라 클럭신호의 공급을 제어하는 제어부;
    상기 제어부에 출력단 신호를 피드백하는 제 3 인버터;
    상기 제어부로부터 공급되는 클럭신호 또는 상기 제 3 인버터의 출력단 피드백 신호에 따라 전원전압 또는 그라운드 전압을 출력하는 제 2 인버터;
    상기 제 2 인버터의 입력단 신호를 게이트 입력신호로 사용하여 상기 제 1 인버터의 출력단 신호를 제 3 인버터의 출력단으로 출력하는 제 1 스위칭부; 및
    상기 제 2 인버터의 출력단과 제 3 인버터의 입력단 사이에 배치되어 상기 제 2 인버터의 출력단 신호를 제 3 인버터의 입력단에 공급하는 것을 제어하는 제 2 스위칭부를 포함하고,
    상기 입력부에 공급되는 신호에 따라 제 3 인버터의 입력단을 출력부로 하여 신호를 출력하는 것을 특징으로 하는 시프트 레지스터 구동방법.
  7. 제 6 항에 있어서, 상기 입력부에 '로직 하이' 신호가 공급될 때에는 항상 출력부에서는 '로직 로우' 신호가 출력되는 것을 특징으로 하는 시프트 레지스터 구동방법.
  8. 제 6 항에 있어서, 상기 입력부에 '로직 로우' 신호가 공급될 때에는 상기 제어부에서 상기 제 2 인버터의 입력단에 공급하는 클럭신호에 따라 출력부의 신호파형이 결정되는 것을 특징으로 하는 시프트 레지스터 구동방법.
  9. 제 8 항에 있어서, 상기 클럭신호가 '로직 하이' 인 경우에는 출력부에서는 로우 레벨의 전압 파형을 출력하는 것을 특징으로 하는 시프트 레지스터 구동방법.
  10. 제 8 항에 있어서, 상기 클럭신호가 '로직 로우' 인 경우에는 출력부에서는 하이 레벨의 전압 파형을 출력하는 것을 특징으로 하는 시프트 레지스터 구동방법.
  11. 제 6 항에 있어서, 상기 제 1 스위칭부는 상기 제 2 인버터의 입력단의 신호에 따라 제 1 인버터의 출력단 신호를 출력부에 공급하는 것을 특징으로 하는 시프트 레지스터 구동방법.
  12. 제 6 항에 있어서, 상기 제 2 스위칭부는 상기 제 2 인버터의 입력단의 신호에 따라 제 2 인버터의 출력단 신호를 출력부로 공급하는 것을 특징으로 하는 시프트 레지스터 구동방법.
  13. 제 6 항에 있어서, 상기 제 3 인버터의 출력단 신호는 상기 제 2 인버터의 입력단에 직접 피드백되어 상기 제 2 인버터의 입력단 신호 파형 왜곡을 방지한 것을 특징으로 하는 시프트 레지스터 구동방법.
KR1020060137533A 2006-12-29 2006-12-29 시프트 레지스터 및 그 구동방법 KR20080062132A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060137533A KR20080062132A (ko) 2006-12-29 2006-12-29 시프트 레지스터 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060137533A KR20080062132A (ko) 2006-12-29 2006-12-29 시프트 레지스터 및 그 구동방법

Publications (1)

Publication Number Publication Date
KR20080062132A true KR20080062132A (ko) 2008-07-03

Family

ID=39814295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060137533A KR20080062132A (ko) 2006-12-29 2006-12-29 시프트 레지스터 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR20080062132A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8723844B2 (en) 2009-12-18 2014-05-13 Samsung Display Co., Ltd. Display panel
CN113409875A (zh) * 2021-06-29 2021-09-17 上海中航光电子有限公司 一种驱动电路及显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8723844B2 (en) 2009-12-18 2014-05-13 Samsung Display Co., Ltd. Display panel
CN113409875A (zh) * 2021-06-29 2021-09-17 上海中航光电子有限公司 一种驱动电路及显示装置

Similar Documents

Publication Publication Date Title
KR102485454B1 (ko) 게이트 구동회로와 이를 이용한 표시장치
WO2018129932A1 (zh) 移位寄存器单元电路及其驱动方法、栅极驱动电路和显示装置
US7406147B2 (en) Shift register
US10431175B2 (en) Gate driver and control method thereof
JP5009892B2 (ja) 液晶表示装置の駆動装置及びその駆動方法
US20110001732A1 (en) Shift register circuit, display device, and method for driving shift register circuit
US7286627B2 (en) Shift register circuit with high stability
US7405732B2 (en) Semiconductor integrated circuit, liquid crystal drive device, and liquid crystal display system
US20040041774A1 (en) Liquid crystal display apparatus
US20150310819A1 (en) Gate Driver for Narrow Bezel LCD
KR20130043637A (ko) 게이트 드라이버 온 어레이, 시프팅 레지스터 및 디스플레이 스크린
US8754838B2 (en) Discharge circuit and display device with the same
KR20100082934A (ko) 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
US20110234565A1 (en) Shift register circuit, display device, and method for driving shift register circuit
US20160240159A1 (en) Shift register and display device
KR20090004201A (ko) 액정 표시 장치 및 그의 구동 방법
WO2018126687A1 (zh) 移位寄存器电路及其驱动方法、栅极驱动电路及显示装置
CN104599647B (zh) 栅极驱动器、其驱动方法以及平板显示装置的控制电路
CN112802422A (zh) 移位寄存器、栅极驱动电路和显示面板
EP3742424B1 (en) Shift register, driving method therefor and gate drive circuit
US20120169386A1 (en) Resetting circuit
KR20080062132A (ko) 시프트 레지스터 및 그 구동방법
KR101585252B1 (ko) 액정표시장치 구동방법
KR102218386B1 (ko) 게이트 구동부 및 이를 포함하는 액정표시장치
KR101143803B1 (ko) 쉬프트 레지스터 및 그 구동 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination