CN104599647B

CN104599647B - 栅极驱动器、其驱动方法以及平板显示装置的控制电路

Info

Publication number: CN104599647B
Application number: CN201410602517.8A
Authority: CN
Inventors: 崔正熙
Original assignee: Silicon Works Co Ltd
Current assignee: LX Semicon Co Ltd
Priority date: 2013-10-31
Filing date: 2014-10-31
Publication date: 2019-12-31
Anticipated expiration: 2034-10-31
Also published as: US9419603B2; KR102142298B1; KR20150049994A; US20150116009A1; CN104599647A

Abstract

本发明公开了一种使用栅极脉冲调制技术以改善图像质量的栅极驱动器，其驱动方法以及使用该栅极驱动器的平板显示装置的控制电路。栅极驱动器被配置成在其中调制栅极脉冲并输出该调制的栅极脉冲。

Description

栅极驱动器、其驱动方法以及平板显示装置的控制电路

技术领域

本公开涉及平板显示装置，更具体地，涉及使用栅极脉冲调制技术以改善图像质量的栅极驱动器、该栅极驱动器的驱动方法以及使用该栅极驱动器的平板显示装置的控制电路。

背景技术

近来，各种平板显示装置已经广为传播，平板显示装置的示例可包括液晶显示(LCD)装置、发光二极管(LED)显示装置、有机LED(OLED)显示装置等。

典型地，LCD显示装置包括液晶面板和用于驱动该液晶面板的驱动电路。液晶面板包括彼此交叉的多个栅极线和源极线，像素限定在栅极线和源极线之间的各个交叉区域。像素中的每个被配置成根据经由栅极线传输的栅极脉冲开关薄膜晶体管，并根据经由源极线传输的源极信号和薄膜晶体管表示图像。

驱动电路包括用于将源极信号驱动至源极线的源极驱动器、用于将栅极脉冲驱动至栅极线的栅极驱动器和用于控制源极驱动器和栅极驱动器的操作的时序控制器。此外，驱动电路包括配置成将电压提供给源极驱动器、栅极驱动器和时序控制器的供电电路。

通常，当LCD显示装置的薄膜晶体管被关闭时，存储在每个像素中的像素电压可根据包括在薄膜晶体管中的寄生电容的栅极电压变化而改变。更具体地，一旦薄膜晶体管被关闭，可出现回弹(kick back)，使得存储在像素中的电荷经由薄膜晶体管的寄生电容泄漏。回弹可能使栅极脉冲的输出不稳定。因此，由栅极脉冲驱动的像素的图像质量可能会被降低。

为了解决上述现象，已经开发了栅极脉冲调制技术。栅极脉冲调制技术使用调制的栅极脉冲控制薄膜晶体管的开关。

栅极脉冲调制技术可生成电力从而供电电路具有栅极脉冲调制波形以调制栅极脉冲，并将生成的电力供给至栅极驱动器，该栅极驱动器可使用具有栅极脉冲调制波形的电力输出调制的栅极脉冲。在这种情况下，具有栅极脉冲调制波形的电力经由高压电力线供给至栅极驱动器以驱动栅极。

多个栅极驱动器被顺序地使能，并将栅极脉冲顺序地输出至液晶面板的各个栅极线。

当具有栅极脉冲调制波形的电力被供给至顺序操作的栅极驱动器时，供电电路被配置成经由共同联接至栅极驱动器的高压电力线将具有栅极脉冲调制波形的电力提供给全部栅极驱动器。

即，不考虑栅极驱动器的使能状态供给具有栅极脉冲调制波形的电力。因此，该电力也可能供给至未驱动的栅极驱动器。从而，通过栅极脉冲调制波形进行的充电和放电在高压电力线中连续地执行以驱动栅极和包括在全部栅极驱动器的部件中的电容器。因此，可能出现不必要的功耗，并且可能由具有栅极脉冲调制波形的电力引起电磁波的影响。

发明内容

各种实施方式涉及如下技术：在形成在平板显示装置中的多个栅极驱动器之中使栅极脉冲输出使能的栅极驱动器中执行栅极脉冲调制，从而减少电磁波的影响并减小驱动液晶面板所需要的功耗。

此外，各种实施方式涉及如下技术：在栅极驱动器中生成具有栅极脉冲调制波形的电压并且将具有栅极脉冲调制波形的电压共同提供给用于栅极驱动器的各个输出通道的输出缓冲器以生成调制的栅极脉冲，从而简化芯片配置，减小芯片尺寸，并减少芯片之间的栅极脉冲调制波形中的变化。

在实施方式中，栅极驱动器可包括：调制电路，配置成在使能周期期间通过周期性地保持和下降从外部提供的第一恒定电压生成调制的内部栅极接通电压；以及多个输出缓冲器，配置成共同接收调制的内部栅极接通电压，生成具有对应于调制的内部栅极接通电压的下降的倾斜下降沿的调制的栅极脉冲，并将调制的栅极脉冲输出至相应的输出通道。

在实施方式中，栅极驱动器的驱动方法可包括：启动使能周期；在使能周期期间，通过在栅极驱动器中执行调制生成调制的内部栅极接通电压，该调制包括响应于从供电电路提供的栅极接通电压周期性地保持和下降该栅极接通电压；将调制的内部栅极接通电压共同提供给对应于栅极驱动器的输出通道的输出缓冲器；以及将调制的栅极脉冲顺序地输出至各个输出缓冲器，调制的栅极脉冲具有对应于调制的内部栅极接通电压的下降的倾斜下降沿。

在实施方式中，平板显示装置的控制电路可包括：供电电路，配置成提供恒定电压；以及多个栅极驱动器，配置成顺序地使能，并且共同接收该恒定电压，在使能周期期间将在其中生成的栅极脉冲转换成调制的栅极脉冲，并顺序地输出调制的栅极脉冲。栅极驱动器可在使能周期期间通过周期性地保持并下降恒定电压生成调制的内部栅极接通电压，并利用调制的内部栅极接通电压输出具有倾斜下降沿的调制的栅极脉冲。

附图说明

图1是示出了根据本发明的实施方式的平板显示装置的控制电路的框图。

图2是示出了图1的栅极驱动器的实施方式的框图。

图3是示出了图2的输出缓冲器的实施方式的电路图。

图4是用于解释图1的操作过程的波形图。

图5是示出了使用电阻器的调制电路的实施方式的电路图。

图6是示出了使用电阻器的调制电路的另一实施方式的电路图。

图7是示出了使用电流控制器的调制电路的实施方式的电路图。

图8是示出了使用电流控制器的调制电路的另一实施方式的电路图。

图9是示出了图1的栅极驱动器的另一实施方式的电路图。

具体实施方式

下面将参照附图更详细地描述示例性实施方式。然而，本公开可具体化为不同的形式并且不应被看作限于本文所述的实施方式。更确切地说，提供这些实施方式使得本公开将是彻底和完整的，并将向本领域技术人员充分地传递本公开的范围。在整个公开中，相同的参考数字指代本公开的多个附图和实施方式中相同的部分。

根据图1的实施方式的控制电路可包括供电电路10、时序控制器12和栅极驱动器GD1和GD2。图1中所示的控制电路可包括在用于驱动液晶面板(未示出)的驱动电路中。控制电路可表示驱动电路的部分或全部。

供电电路10可被配置成向源极驱动器(未示出)、栅极驱动器GD1和GD2以及时序控制器12提供电压。具体地，供电电路10可被配置成向栅极驱动器GD1和GD2供给用于生成栅极脉冲的操作电压和用于驱动栅极脉冲的多个电压。例如，供电电路10可提供栅极接通电压VGH、栅极断开电压VGL和操作电压VCC。

栅极接通电压VGH可对应于用于使液晶面板中的薄膜晶体管的栅极接通的电平的电压，栅极断开电压VGL可对应于用于使液晶面板中的薄膜晶体管的栅极断开的电平的电压。此外，操作电压VCC可对应于栅极信号处理电路20的操作所需要的电平的电压，其中，栅极信号处理电路20执行用于在栅极驱动器GD1和GD2中生成栅极信号的一系列过程。

在上述电压中，栅极接通电压VGH可经由高压电力线提供，并且栅极接通电压VGH可被提供成具有恒定电压。栅极接通电压VGL可经由低压电力线提供，并且操作电压VCC可形成为比栅极接通电压VGH低的电平并经由单独的电力线提供。

时序控制器12可被配置成向源极驱动器提供用于驱动图像的源极控制信号与数据，并向栅极驱动器提供用于控制栅极脉冲的生成的栅极控制信号GC。

在图1中，时序控制器12可被配置成向栅极驱动器GD1和GD2提供包括启动脉冲SC和时钟信号CLK的栅极控制信号GC。启动脉冲SC可对应于用于控制栅极驱动器GD1以开始生成栅极脉冲的控制信号，时钟信号CLK可对应于为芯片之间的同步而提供的信号。

图1示出了包括有两个栅极驱动器GD1和GD2。然而，根据液晶面板的尺寸和分辨率，可设置三个或更多栅极驱动器。为了便于描述，图1示出了两个栅极驱动器，但是不限制本发明的实施方式。

栅极驱动器GD1和GD2可顺序地输出调制的栅极脉冲GSM11和GSM12：GSM21和GSM22。栅极驱动器GD1可从时序控制器12接收包括在栅极控制信号GC中的启动脉冲SC，并顺序地生成调制的栅极脉冲GSM11和GSM12。栅极驱动器GD2可接收从栅极驱动器GD1提供的进位信号CR，并顺序地生成调制的栅极脉冲GSM21和GSM22。进位信号CR为响应于调制的栅极脉冲GSM11和GSM12通过栅极驱动器GD1的生成的完成来提供的控制信号。

图1的栅极驱动器GD1可包括栅极信号处理电路20、调制电路22以及输出缓冲器24a和24b。

栅极信号处理电路20可从时序控制器12接收栅极控制信号GC，并从供电电路10接收操作电压VCC。栅极信号处理电路20可包括诸如移位寄存器和数模转换器(未示出)的数字逻辑电路(未示出)。

栅极信号处理电路20可根据启动脉冲SC生成使能信号EN1，并与使能信号EN1和时钟信号CLK同步地生成栅极脉冲GS1。使能信号EN1为用于限定使能周期的内部控制信号，在使能周期中，栅极脉冲GS1被控制为输出至每个输出通道。栅极信号处理电路20可将使能信号EN1和时钟信号CLK提供给调制电路22，并与时钟信号CLK同步地将栅极脉冲GS1顺序地提供给输出缓冲器24a和24b。

调制电路22可经由联接至供电电路10的高压电力线接收恒定电压，高恒定电压可对应于栅极接通电压VGH。此外，调制电路22可从栅极信号处理电路20接收使能信号EN1和时钟信号CLK。

调制电路22可使用使能信号EN1和时钟信号CLK将恒定栅极接通电压VGH调制成具有栅极脉冲调制波形。因此，内部栅极接通电压VGM可被输出。内部栅极接通电压VGM可响应于如下所述的使使能信号EN1失活的周期生成以保持与栅极接通电压VGH相同的电平，并可响应于使使能信号EN1激活的使能周期生成以具有栅极脉冲调制波形。调制电路22的详细配置和操作将在下面描述。

输出缓冲器24a和24b可被配置成对应于栅极驱动器GD1的各个输出通道。具体地，栅极驱动器GD1可包括配置成与形成在栅极驱动器GD1中的输出通道一一对应的多个输出缓冲器。为了便于描述，图1示出了栅极驱动器GD1包括对应于两个输出通道的两个输出缓冲器24a和24b。

输出缓冲器24a和24b可接收调制电路22的内部栅极接通电压VGM和供电电路10的栅极断开电压VGL。此外，输出缓冲器24a和24b可在使能信号EN1的使能周期期间从栅极信号处理电路20接收栅极脉冲GS1。因此，输出缓冲器24a和24b可使用内部栅极接通电压VGM输出调制的栅极脉冲GSM11和GSM12。

栅极驱动器GD2可从栅极驱动器GD1接收进位信号CR，并可从时序控制器12接收时钟信号CLK。栅极驱动器GD2可包括栅极信号处理电路30、调制电路32以及输出缓冲器34a和34b。除了栅极驱动器GD2接收进位信号CR之外，栅极驱动器GD2具有与栅极驱动器GD1相同的配置。因此，此处省略对它们的详细说明。

可参照图2更详细地描述调制电路22。调制电路22可包括切换控制器40以及开关44和46。开关44和46被配置成用于输出内部栅极接通电压VGM的切换电路42。

在这些部件之中，切换控制器40可被配置成接收使能信号EN1和时钟信号CLK并输出切换控制信号SW1和SW2。更具体地，切换控制器40可被配置成将切换控制信号SW1和SW2的状态固定在使使能信号EN1失活的状态中，在使使能信号EN激活的使能周期期间生成与时钟信号CLK同步切换的切换控制信号SW1和SW2，并将切换控制信号SW1和SW2分别提供给开关44和46。切换控制信号SW1和SW2可被提供以在使能周期期间交替地驱动开关44和46。

首先，切换控制器40可提供固定的切换控制信号SW1和SW2从而在使使能信号EN1失活的状态中使得开关44保持接通状态并且使得开关46保持断开状态。因此，开关44可被接通以输出具有保持栅极接通电压VGH的电平的内部栅极接通电压VGM。

当使能信号EN1失活时，其可表示栅极驱动器GD1失能，当使能信号EN1被激活时，其可表示栅极驱动器GD1使能。内部栅极接通电压VGM可响应于栅极驱动器GD1失活的状态被提供给输出缓冲器24a和24b。此时，内部栅极接通电压VGM可被提供为不具有栅极脉冲调制波形的恒定电压。

切换控制器40可提供切换控制信号SW1和SW2以在使使能信号EN1激活的使能周期期间交替地接通开关44和46。例如，切换控制器40可提供切换控制信号SW1和SW2从而在时钟信号CLK的半周期期间接通开关44并且在另一半周期期间接通开关46。因此，内部栅极接通电压VGM可在开关46被接通期间从栅极接通电压VGH的电平下降。此外，内部栅极接通电压VGM可在开关44被接通期间保持栅极接通电压VGH的电平。由于开关44和46按周期交替地接通和断开，具有栅极脉冲调制波形的内部栅极接通电压VGM可被共同提供给输出缓冲器24a和24b。下文中，响应于使使能信号EN1使能的使能周期而具有栅极脉冲调制波形的内部栅极接通电压VGM可被称作调制的内部栅极接通电压VGM。

调制的内部栅极接通电压VGM响应于开关46的接通的电平下降程度，即，调制的内部栅极接通电压VGM的电平下降的斜度可通过控制用于接通开关46的偏压或偏流来调整。图2示出了偏压通过电阻器Rc的值控制，其中，栅极断开电压VGL施加于电阻器Rc以控制调制的内部栅极接通电压VGM下降的斜度。电阻器Rc可安装在芯片或栅极驱动器GD1内部或外部。此外，为了控制偏压，Rc可共同联接至多个栅极驱动器。

在图2的实施方式中，斜度控制器可被定义为控制调制的内部栅极接通电压VGM的电平下降的斜度。斜度控制器可包括开关46并可使用电阻器Rc。

此外，为了控制调制的内部栅极接通电压VGM下降的斜度，偏流可如图7至9所示来控制。

如图3所示，输出缓冲器24a和24b中的每个可包括利用PMOS晶体管实现的上拉单元50和利用NMOS晶体管实现的下拉单元52。

输出缓冲器24a可从栅极信号处理电路20接收栅极脉冲GS1，并且栅极脉冲GS1可被提供给上拉单元50和下拉单元52。当栅极脉冲GS1以低电平施加时，可执行上拉单元50的上拉操作，并且当栅极脉冲GS1以高电平施加时，可执行下拉单元52的下拉操作。输出缓冲器24a可在上拉操作期间根据调制的内部栅极接通电压VGM输出对应于栅极脉冲GS1的调制的栅极脉冲GSM11，并且可在下拉操作期间根据栅极断开电压VGL输出对应于栅极脉冲GS1的调制的栅极脉冲GSM11。调制栅极脉冲GSM11可具有使电压电平在输出缓冲器24a的上拉操作期间(即，在包括下降沿的周期期间)由于调制的内部栅极接通电压VGM的影响而下降的斜度。

输出缓冲器24b可具有与输出缓冲器24a相同的结构并执行与输出缓冲器24a相同的操作。因此，此处省略对它们的详细说明。

将参照图4对配置成如图1至3所示的本发明的实施方式的操作进行描述。栅极驱动器GD1根据启动脉冲SC顺序地输出调制的栅极脉冲GSM11和GSM12，然后栅极驱动器GD2根据进位信号CR顺序地输出调制的栅极脉冲GSM21和GSM22。

当接收到启动脉冲SC时，栅极驱动器GD1的栅极信号处理电路20与时钟信号CLK同步地生成使能信号EN1。使能信号EN1被生成为在将调制的栅极脉冲GSM11和GSM12顺序地输出至栅极驱动器GD1的各个输出通道所需要的时间期间(即，在使能周期期间)保持活动状态。图4示出了使能信号EN1被保持为包括两个周期的时钟信号CLK，这对应于两个通道。

调制电路22可接收使能信号EN1和时钟信号CLK。

切换控制器40可响应于使能信号EN1的失活固定切换控制信号SW1和SW2的电平并输出切换控制信号SW1和SW2，从而使得开关44保持接通状态而使得开关46保持断开状态。切换控制信号SW1和SW2的电平可根据开关44和46是利用NMOS晶体管实现的还是利用PMOS晶体管实现的而被固定为高电平或低电平。因此，调制电路22可经由响应于使能信号EN1的失活而保持接通状态的开关44输出内部栅极接通电压VGM作为保持高电平H的恒定电压的栅极接通电压VGH。另一方面，响应于使能信号EN1被激活的使能周期，切换控制器40可提供切换控制信号SW1和SW2以交替地驱动开关44和46。切换控制信号SW1和SW2的切换状态可以与时钟信号CLK同步。

在使能信号EN1被激活的使能周期期间，开关44和46可响应于与时钟信号CLK同步的切换控制信号SW1和SW2而被交替地驱动，并且在开关46被接通的周期期间，调制电路22可以使调制的内部栅极接通电压VGM的电平下降，并且将调制的栅极接通电压VGM共同提供给输出缓冲器24a和24b。

栅极脉冲GS1按照输出缓冲器24a和输出缓冲器24b的次序被顺序地提供。因此，在输出缓冲器24a输出对应于栅极脉冲GS1的调制的栅极脉冲GSM11之后，输出缓冲器24b可输出对应于栅极脉冲GS1的调制的栅极脉冲GSM12。此时，调制的栅极脉冲GSM11和GSM12中的每个可被输出为在调制的内部栅极接通电压VGM的下降沿处具有斜度的波形。

当栅极驱动器GD1的调制的栅极脉冲GSM11和GSM12被完全输出时，栅极驱动器GD1的栅极信号处理电路20可生成进位信号CR，并将生成的进位信号CR提供给栅极驱动器GD2的栅极信号处理电路30。

栅极驱动器GD2可响应于进位信号CR顺序地输出调制的栅极脉冲GSM21和GSM22。

更具体地，当接收到进位脉冲CR时，栅极驱动器GD2的栅极信号处理电路30可与时钟信号CLK同步地生成使能信号EN2。使能信号EN2可被生成为在将调制的栅极脉冲GSM11和GSM12顺序地输出至栅极驱动器GD2的各个输出通道所需要的时间期间(即，在使能周期期间)保持活动状态。

调制电路32可接收使能信号EN1和时钟信号CLK。

如同上述调制电路22，调制电路32可响应于使能信号EN2被失活的周期输出在高电平状态H中为恒定电压的栅极接通电压VGH作为内部栅极接通电压VGM。

此外，调制电路32可响应于使能信号EN2的使能周期输出调制的内部栅极接通电压VGM。

因此，输出缓冲器34a可输出对应于栅极脉冲GS2的调制的栅极脉冲GSM21，然后，输出缓冲器34b可输出对应于栅极脉冲GS2的调制的栅极脉冲GSM22。此时，调制的栅极脉冲GSM11和GSM12可被输出为在调制的内部栅极接通电压VGM的下降沿处具有斜度的波形。如图5所示，根据本发明的实施方式的形成切换电路42的开关44和46可分别利用PMOS晶体管和NMOS晶体管实现。在这种情况下，与图4不同，切换控制信号SW1和SW2可以以相同的电平来提供。响应于使能信号的失活，切换控制信号SW1和SW2可以以低电平来提供。此外，切换控制信号SW1和SW2可在低电平和高电平之间反复地切换从而使得调制的栅极接通电压VGM在使能周期期间具有使其电平下降的周期。当调制的内部栅极接通电压VGM下降时，切换控制信号SW1和Sw2可以以高电平来提供。如图6所示，根据本发明的实施方式的形成切换电路42的开关44和46可利用PMOS晶体管实现。在这种情况下，切换控制信号SW1和SW2可以以与图4相反的方式来切换。即，当调制的内部栅极接通电压VGM下降时，切换控制信号SW2可以以低电平来提供。

在本发明的实施方式中，偏流可被调整以控制调制的内部栅极接通电压VGM下降的斜度。

参照图7，根据本发明的实施方式的形成切换电路42的开关44和46可分别利用PMOS晶体管和NMOS晶体管实现。此外，开关46可联接至电流控制器50，其中栅极断开电压VGL施加于该电流控制器50。切换控制信号SW1和SW2可如图5所示的方式提供，并且包括电流控制器50的电流路径可响应于开关46的接通而形成。即，根据电流控制器50的偏流控制操作，可在使调制的内部栅极接通电压VGM下降的同时控制调制的内部栅极接通电压VGM的斜度。

在图8的实施方式中，形成切换电路42的开关44和46可利用PMOS晶体管实现，并且开关46可联接至电流控制器50，其中栅极断开电压VGL施加于该电流控制器50。在这种情况下，切换控制信号SW1和SW2可如图6所示的方式提供，并且包括电流控制器50的电流路径可响应于开关46的接通而形成。即，根据电流控制器50的偏流控制操作，可在使调制的内部栅极接通电压VGM下降的同时控制调制的内部栅极接通电压VGM的斜度。

此外，如图9所示，图2的电阻器Rc可替换为电流控制器50。图9的电流控制器50可对应于图7和图8的电流控制器50的详细的电路图。

参照图9，电流控制器50可利用电流镜电路实现。电流控制器50可包括电阻器Rv、NMOS晶体管Q1和NMOS晶体管Q2。NMOS晶体管Q1和NMOS晶体管Q2可具有配置成共同接收栅极断开电压VGL的漏极和彼此联接的栅极。此外，NMOS晶体管Q1可具有联接至栅极和电阻器Rv的源极，电阻器Rv可被配置成接收恒定电压V1，并且NMOS晶体管Q2可具有联接至开关42的源极。

以上述方式配置的电流控制器50可基于用于与晶体管Q1中流动的电流量成比例地控制晶体管Q2中流动的电流量的电流镜结构，执行电流偏置控制操作。因此，当电流控制器50改变恒定电压V1时，晶体管Q2中流动的电流量可被控制，使调制的内部栅极接通电压VGM下降的斜度周期可被形成，并且斜度可以与电流量成比例。

图9的其他部件以与图2相同的方式配置和操作。因此，省略对它们的详细说明。

在图7至9中，斜度控制器可被定义为控制调制的内部栅极接通电压VGM的电平下降的斜度。斜度控制器可包括开关46，并使用电流控制器50。此外，电流控制器50可安装在芯片或栅极驱动器GD1的内部或外部。此外，电流控制器50可共同联接至多个栅极驱动器以控制偏压。

因为栅极脉冲调制技术被应用到根据本发明的实施方式的栅极驱动器，所以可使用于驱动像素的栅极脉冲稳定以改善图像质量。

在本发明的实施方式中，栅极脉冲调制技术可被应用到栅极驱动器，并且栅极驱动器可响应于用于输出栅极脉冲的使能状态生成用于调制其中的栅极脉冲的调制的内部栅极接通电压。因此，通过栅极脉冲调制波形进行的充电和放电不出现在联接至栅极驱动器的外部和整个栅极驱动器的部件的高电压电力线上。因此，不必要的功耗可被减小，并且由栅极脉冲调制波形的电力引起的电子波的影响可被减少。

此外，本发明的实施方式可被配置成将调制的栅极接通电压共同提供给对应于栅极驱动器中的各个通道的输出缓冲器。即，栅极驱动器可使用设于其中的一个调制电路进行栅极脉冲调制。因此，栅极驱动器的内部配置可被简化，并且栅极驱动器可在芯片尺寸方面具有优势，并减少芯片之间的栅极脉冲调制波形中的变化。

根据本发明的实施方式，因为使能的栅极驱动器可执行栅极脉冲调制，因此具有栅极脉冲调制波形的电压被限制性地由使能的栅极驱动器生成。因此，电磁波的影响和驱动液晶面板所需要的功耗可被改善。

此外，具有栅极脉冲调制波形并且在栅极驱动器中生成的电压可被共同提供给用于各个通道的输出缓冲器。因此，芯片配置可被简化，尺寸可被减小，并且芯片之间的栅极脉冲调制波形中的变化可被减少。

虽然在上文中描述了各种实施方式，但是本领域的技术人员应理解所描述的实施方式仅为示例的方式。因此，本文所述的公开不应基于所述的实施方式来限制。

Claims

1.一种栅极驱动器包括：

调制电路，配置成在使能周期期间通过周期性地保持和下降从外部提供的第一恒定电压生成调制的内部栅极接通电压，其中所述调制电路根据从时序控制器提供的启动脉冲和从另一栅极驱动器提供的进位信号中的任一个启动所述使能周期；和

多个输出缓冲器，配置成共同接收所述调制的内部栅极接通电压，生成具有与所述调制的内部栅极接通电压的下降相对应的倾斜下降沿的调制的栅极脉冲，并将所述调制的栅极脉冲输出至相应的输出通道，

其中所述调制电路包括：

切换控制器，配置成在所述使能周期期间提供与时钟信号同步切换的第一切换控制信号和第二切换控制信号；

第一开关，配置成响应于所述第一切换控制信号以所述第一恒定电压的电平保持所述调制的内部栅极接通电压；以及

斜度控制器，配置成响应于所述第二切换控制信号使所述调制的内部栅极接通电压的电平下降，并控制所述调制的内部栅极接通电压的电平下降的斜度。

2.根据权利要求1所述的栅极驱动器，其中所述栅极驱动器使用栅极接通电压作为所述第一恒定电压。

3.根据权利要求1所述的栅极驱动器，其中所述调制电路与所述时钟信号同步生成所述调制的内部栅极接通电压。

4.根据权利要求1所述的栅极驱动器，其中所述第一开关和所述斜度控制器分别响应于所述第一切换控制信号和所述第二切换控制信号被交替地驱动。

5.根据权利要求4所述的栅极驱动器，其中所述斜度控制器包括第二开关，所述第二开关配置成根据所述第二切换控制信号使用电平比所述第一恒定电压低的第二恒定电压下降并输出所述调制的内部栅极接通电压的电平。

6.根据权利要求5所述的栅极驱动器，其中所述栅极驱动器使用栅极断开电压作为所述第二恒定电压。

7.根据权利要求5所述的栅极驱动器，其中所述调制的内部栅极接通电压的电平下降的斜度通过电阻器的偏压控制。

8.根据权利要求5所述的栅极驱动器，其中所述斜度控制器使用设置在芯片内部或外部并配置成接收所述第二恒定电压的电阻器，所述电阻器由两个或更多栅极驱动器共享。

9.根据权利要求4所述的栅极驱动器，其中所述斜度控制器包括第二开关，所述第二开关配置成根据所述第二切换控制信号使用电平比所述第一恒定电压低的第二恒定电压下降并输出所述调制的内部栅极接通电压的电平，使用电流控制器控制所述斜度，所述电流控制器设置在芯片内部或外部并配置成提供用于控制电流的电流路径并经由所述电流路径将所述第二恒定电压提供给所述第二开关。

10.根据权利要求9所述的栅极驱动器，其中所述第二开关被配置成基于电流镜方法使用所述电流控制器控制所述斜度。

11.根据权利要求9所述的栅极驱动器，其中所述调制的内部栅极接通电压的电平下降的斜度由所述电流控制器的电流控制。

12.根据权利要求9所述的栅极驱动器，其中所述电流控制器由两个或更多栅极驱动器共享。

13.一种栅极驱动器的驱动方法，其包括：

启动使能周期；

在所述使能周期期间，通过在所述栅极驱动器中执行调制生成调制的内部栅极接通电压，所述调制包括响应于从供电电路提供的栅极接通电压周期性地保持和下降所述栅极接通电压，其中根据从时序控制器提供的启动脉冲和从另一栅极驱动器提供的进位信号中的任一个启动所述使能周期；

将所述调制的内部栅极接通电压共同提供给与所述栅极驱动器的输出通道相对应的输出缓冲器；以及

将调制的栅极脉冲顺序地输出至各个输出缓冲器，所述调制的栅极脉冲具有与所述调制的内部栅极接通电压的下降相对应的倾斜下降沿，

其中，生成所述调制的内部栅极接通电压包括：

在所述使能周期期间提供与时钟信号同步切换的第一切换控制信号和第二切换控制信号；

响应于所述第一切换控制信号以第一恒定电压的电平保持所述调制的内部栅极接通电压；

响应于所述第二切换控制信号使所述调制的内部栅极接通电压的电平下降；以及

控制所述调制的内部栅极接通电压的电平下降的斜度。

14.一种平板显示装置的控制电路，其包括：

供电电路，配置成提供恒定电压；以及

多个栅极驱动器，配置成顺序地使能并共同接收所述恒定电压，在使能周期期间将在其中生成的栅极脉冲转换成调制的栅极脉冲，并顺序地输出所述调制的栅极脉冲，

其中，所述栅极驱动器通过在所述使能周期期间周期性地保持和下降所述恒定电压生成调制的内部栅极接通电压，并使用所述调制的内部栅极接通电压输出具有倾斜下降沿的所述调制的栅极脉冲，其中根据从时序控制器提供的启动脉冲和从另一栅极驱动器提供的进位信号中的任一个启动所述使能周期，

其中，所述多个栅极驱动器中的每个栅极驱动器包括调制电路，所述调制电路包括：

第一开关，配置成响应于所述第一切换控制信号以第一恒定电压的电平保持所述调制的内部栅极接通电压；以及

15.根据权利要求14所述的控制电路，其中所述栅极驱动器中的每个包括：

调制电路，配置成在所述使能周期期间通过周期性地保持和下降所述恒定电压生成所述调制的内部栅极接通电压；以及

多个输出缓冲器，配置成共同接收所述调制的内部栅极接通电压，生成并输出具有与所述调制的内部栅极接通电压的下降相对应的倾斜下降沿的所述调制的栅极脉冲。