TWI437530B - 閘極驅動器及相關之顯示裝置 - Google Patents

閘極驅動器及相關之顯示裝置 Download PDF

Info

Publication number
TWI437530B
TWI437530B TW100103028A TW100103028A TWI437530B TW I437530 B TWI437530 B TW I437530B TW 100103028 A TW100103028 A TW 100103028A TW 100103028 A TW100103028 A TW 100103028A TW I437530 B TWI437530 B TW I437530B
Authority
TW
Taiwan
Prior art keywords
voltage source
gate
signals
gate driver
buffer
Prior art date
Application number
TW100103028A
Other languages
English (en)
Other versions
TW201232503A (en
Inventor
Tse Hung Wu
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Priority to TW100103028A priority Critical patent/TWI437530B/zh
Priority to US13/166,791 priority patent/US9208740B2/en
Publication of TW201232503A publication Critical patent/TW201232503A/zh
Application granted granted Critical
Publication of TWI437530B publication Critical patent/TWI437530B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

閘極驅動器及相關之顯示裝置
本發明係指一種閘極驅動器及相關之顯示裝置，尤指一種透過電荷分享，調變閘極驅動訊號的閘極驅動器及相關之顯示裝置。
液晶顯示器(Liquid Crystal Display，LCD)具有外型輕薄、耗電量少以及無輻射污染等特性，已廣泛地應用在各式電腦系統、行動電話、個人數位助理(PDA)等資訊產品上。液晶顯示器的工作原理係利用液晶分子在不同排列狀態下，對光線具有不同的偏振或折射效果，因此可經由不同排列狀態的液晶分子來控制光線的穿透量，進一步產生不同強度的輸出光線，及不同灰階強度的紅、綠、藍光。
請參考第1圖，第1圖為先前技術中一薄膜電晶體(Thin Film Transistor，TFT)液晶顯示器10之示意圖。液晶顯示器10包含一液晶顯示面板(LCD Panel)100、一源極驅動器102、一閘極驅動器104以及一電壓產生器106。液晶顯示面板100係由兩基板(Substrate)構成，而於兩基板間填充有液晶材料(LCD layer)。一基板上設置有複數條資料線(Data Line)108、複數條垂直於資料線108的掃描線(Scan Line，或稱閘線，Gate Line)110以及複數個薄膜電晶體112，而於另一基板上設置有一共用電極(Common Electrode)用來經由電壓產生器106提供一共用訊號Vcom。薄膜電晶體112係以矩陣的方式分佈於液晶顯示面板100上，每一資料線108對應於液晶顯示面板100上之一行(Column)，而掃描線110對應於液晶顯示面板100上之一列(Row)，且每一薄膜電晶體112係對應於一畫素(Pixel)。此外，液晶顯示面板100之兩基板所構成的電路特性可視為一等效電容114。
在第1圖中，閘極驅動器104依序產生閘極驅動訊號VG_1～VG_M，以逐列開啟薄膜電晶體112，進而更新等效電容114中儲存之畫素資料。詳細來說，請參考第2圖，第2圖為閘極驅動器104之示意圖。閘極驅動器104包含有一邏輯電路105、緩衝器107_1～107_M及負載模組109_1～109_M。邏輯電路105透過控制緩衝器107_1～107_M中電晶體之開關，輪流接通負載模組109_1～109_M至一第一電壓V1及一第二電壓V2，作為閘極驅動訊號VG_1～VG_M中的方波。
然而，由於等效電容114與薄膜電晶體112之閘極間存在寄生電容，當閘極驅動訊號VG_1～VG_M中的方波位於下降邊緣時，閘極驅動訊號VG_1～VG_M之電壓變化透過寄生電容耦合至等效電容114，導致等效電容114儲存偏差的影像內容。
因此，如何以經濟省電的方法改善閘極驅動訊號之下降邊緣之耦合效應以及解決影像偏差之問題，已成為業界的努力目標之一。
在此提供一種閘極驅動器，其能夠在不新增額外複雜控制電路的前提下，和緩閘極驅動訊號之下降緣，進而改善閘極驅動訊號之下降邊緣之耦合效應以及解決影像偏差之問題。此外，在此亦提供應用該閘極驅動器的一種顯示裝置。
於一實施態樣中，係揭露一種閘極驅動器，包含有一邏輯電路，用來產生複數個緩衝輸入訊號及一調變訊號；複數個緩衝器，當中每一者係耦接於一第一電壓源端以及一第二電壓源之間，用來接收該等緩衝輸入訊號當中之一對應者之控制，而於各自的一緩衝輸出端產生一閘極驅動訊號；以及一開關模組，耦接於該第一電壓源端與一第一電壓源之間，用來根據該調變訊號，控制該第一電壓源與該第一電壓源端之間的電連接；其中於一調變期間內，該調變訊號係致使該開關模組切斷，以及該等緩衝輸入訊號係經配置以致使該等緩衝輸出端彼此短路，藉以調變該等閘極驅動訊號。
於另一實施態樣中，係揭露一種顯示裝置，包含上述之閘極驅動器，以及一面板，用於接收該閘極驅動器之控制以顯示影像。
請參考第4圖，第4圖為依據一實施例之一閘極驅動器40之示意圖。閘極驅動器40可應用於一顯示裝置(譬如為一液晶顯示器(Liquid Crystal Display，LCD))中，用於控制一面板中畫素的更新時序以顯示影像。閘極驅動器40包含有一邏輯電路400、緩衝器412_1～412_M及一開關模組420。邏輯電路400用來產生緩衝輸入訊號SW1～SWM及一調變訊號AP。緩衝器412_1～412_M當中每一者係耦接於一第一電壓源端N1以及一第二電壓源VS2(其提供第二電壓V2)之間，並且分別接收緩衝輸入訊號SW1～SWM之控制，而於緩衝輸出端NB1～NBM輸出閘極驅動訊號VG_1～VG_M，以提供至負載模組416_1～416_M。開關模組420耦接於第一電壓源端N1與一第一電壓源VS1(其提供第一電壓V1)之間，用來根據該調變訊號AP，控制該第一電壓源VS1與第一電壓源端N1之間的電連接，亦即控制第一電壓源VS1至緩衝器412_1～412_M之供電路徑。
在邏輯電路400之適當控制下，緩衝器412_1～412_M所輸出之閘極驅動訊號VG_1～VG_M當中每一者分別可切換於一第一驅動位準與一第二驅動位準之間，其中第一與第二驅動位準分別對應於面板上薄膜電晶體之導通與切斷位準。在此實施例中係以第一與第二驅動位準分別等於第一電壓V1與第二電壓V2來舉例說明，然實際上亦可相近或不相等。
為了改善閘極驅動訊號之下降邊緣之耦合效應以及解決影像偏差之問題，邏輯電路400可對閘極驅動訊號VG_1～VG_M進行「調變」操作。藉由此調變操作，可調整閘極驅動訊號VG_1～VG_M動。值得注意的是，當多級輸出時，由於閘極驅動訊號VG_1～VG_M中可有多個閘極驅動訊號同時由第一電壓V1切換至第二電壓V2，因此可同時以上述方式來被調變。
第4圖亦顯示依據一實施例之一閘極驅動器40之細部結構圖，用以說明緩衝器412_1～412_M、負載模組416_1～416_M以及開關模組420之細部結構。於此實施例中，緩衝器412_1～412_M分別具有一電壓上拉區塊與一電壓下拉區塊，兩者串接於第一電壓源端N1與第二電壓源VS2之間，並分別在導通時可輸出第一驅動位準(譬如為第一電壓V1)與第二驅動位準(譬如為第二電壓V2)。舉例而言，電壓上拉區塊分別可實施為P型場效電晶體(field-effect transistor，FET)QP1～QPM，而電壓下拉區塊則分別可為N型場效電晶體QN1～QNM。電晶體QPx與QNx(其中x=1～M)之閘極係相耦接以作為緩衝器412_x之緩衝輸入端NBx。因此，上述緩衝器412_1～412_M可根據對應的緩衝輸入訊號SW_1～SW_M之位準，決定輸出第一電壓V1或第二電壓V2作為閘極驅動訊號VG_1～VG_M。另外，負載模組416_1～416_M則分別包含有負載電阻R1～RM及負載電容C1～CM，用來接收緩衝器412_1～412_M所輸出之閘極驅動訊號VG_1～VG_M而充電或放電。另外，開關模組420則包含有一開關422，其耦合於第一電壓源VS1與第一電壓源端N1之間，並根據調變訊號AP來導通或切斷。
於一調變期間內，譬如是閘極驅動訊號VG_1～VG_M中當中中方波的波形，如第3圖所示。在第3圖中，閘極驅動訊號VG_1～VG_M中方波之邊緣被調變，譬如是呈現削角之形狀，以避免閘極驅動訊號VG_1～VG_M之急遽變化影響儲存的畫素內容。
為達到上述之調變操作，於一調變期間內，調變訊號AP係配置為致使開關模組420切斷，以及緩衝輸入訊號SW1～SWM係經配置以致使緩衝輸出端NB1～NBM彼此短路，進而導致負載模組416_1～416_M中儲存電荷能彼此共享，結果達到調變閘極驅動訊號VG_1～VG_M之效果。此調變可以可達到重整閘極驅動訊號VG_1～VG_M的波形之作用，譬如是對電壓位準、斜率當中至少之一者進行調整，進而可降低耦合效應對儲存像素灰階值的影響。
一較佳實施例中，此調變期間可安排為閘極驅動訊號VG_1～VG_M中當中之任一至多者之方波的末段期間，譬如是此一至多個閘極驅動訊號是由第一驅動位準(在此實施例為第一電壓V1)切換至第二驅動位準(在此實施例為第二電壓V2)之末段期間。於此調變期間內，邏輯電路400所產生之調變訊號AP係配置為使開關模組420切斷，以使第一電壓V1無法供電至緩衝器412_1～412_M。此外，於開關模組420切斷同時，邏輯電路400所產生之緩衝輸入訊號SW1～SWM亦配置為使緩衝器412_1～412_M之緩衝輸出端NB1～NBM彼此短路。結果，負載模組416_1～416_M可以彼此分享所儲存之電荷，進而致使閘極驅動訊號VG_1～VG_M之該一至多者之位準在切換至第二電壓V2之前，就可預先往第二電壓V2方向變之任一至多者之方波的末段期間內，開關422可切斷第一電壓源VS1至緩衝器412_1～412_M之供電路徑。於此同時，緩衝輸入訊號SW_1～SW_M之位準係配置使得P型場效電晶體QP1～QPM全部導通而造成緩衝輸出端NB1～NBM全部短路。結果負載電容C1～CM可分享儲存之電荷，進而改變閘極驅動訊號VG_1～VG_M之方波波形。
值得注意的是，第4圖所顯示之架構僅作為一範例說明之用途。任何電路結構，只要能夠依據緩衝輸入訊號來產生輸出閘極驅動訊號，並且輸出端可適當控制而彼此短路，均可採用為緩衝器412_1～412_M。此外，任何電路結構，只要能夠適當控制第一電壓源VS1與緩衝器412_1～412_M之間的供電路徑，均可採用為開關模組420。此外，負載模組416_1～416_M亦可能有不同種之等效電路。再者，緩衝器412_1～412_M當中每一者也不限定只輸出兩種電壓位準作為閘極驅動訊號VG_1～VG_M，而能輸出更多位準，並且這些位準當中一至多者之方波皆可接受調變以和緩下降緣。
此外，第4圖所示之實施例之一獨特特徵在於開關模組420與緩衝器412_1～412_M間之一第一電壓源端N1係對外開路而不接收任何額外的外部電源的偏壓，亦即不需要額外設置任何其他的外部元件。因此，不會發生外部元件耗損不必要電流的問題。此外，在多級輸出之情況下，此獨特特徵亦允許閘極驅動訊號VG_1～VG_M之調變幅度可保持幾乎一致。易言之，此實施例可以經濟、省電之方式來對閘極驅動訊號VG_1～VG_M進行調變。
請繼續參考第5圖，第5圖為閘極驅動訊號VG_1～VG_M之時序圖。由於閘極驅動訊號VG_1～VG_M係逐列掃描薄膜電晶體，因此於每一掃描週期之期間內，閘極驅動訊號VG_1～VG_M當中僅有少數(一至多者)乘載方波。在調變期間內，透過負載電容C1～CM之電荷分享，該少數的閘極驅動訊號之方波可以和緩地遞減至閘極驅動訊號VG_1～VG_M之一加權平均值，亦即：
其中，VG_x表示乘載方波之閘極驅動訊號於電荷分享後之電壓值；Ms表示M個閘極驅動訊號VG_1～VG_M中，正在執行掃描任務(乘載方波)之閘極驅動訊號個數；C表示每個負載模組中之電容值(在此假設負載電容C1～CM之電容值均為C)。由於電荷分享為一漸進過程，因此閘極驅動訊號VG_x可於調變開始後，和緩地下降，而達到波形重整的效果。以第5圖為例，同一時間僅有一個閘極驅動訊號輸出方波(即Ms=1)，而透過電荷分享，閘極驅動訊號VG_1～VG_M分別皆可於不同時間接收調變而於各自的下降緣和緩地下降。
由第1式可知，閘極驅動訊號VG_2～VG_M調變後之電壓值係取決於運作中閘極驅動訊號之個數Ms及分享電荷之閘極驅動訊號之個數M。以上之說明雖然皆描述於調變期間內，全部的緩衝器412_1～412_M之緩衝輸出端NB1～NBM係彼此短路以使得全部的負載模組416_1～416_M進行電荷共享，然而實際上可根據需求來設計短路的緩衝輸出端的數量，亦即可設計需要調變的閘極驅動訊號之數量。更具體而言，經由緩衝輸入訊號SW_1～SW_M之適當配置，可使得在每一調變期間內，一運作中之緩衝器412_x(輸出電壓V1)之負載模組416_x可以僅與部分緩衝器(較佳為附近的緩衝器)412_(x-n1)～412_(x+n2)(其中n1與n2分別為一整數)之負載模組416_(x-n1)～416_(x+n2)分享電荷，以產生不同的調變幅度。舉例而言，在n1=n2=n情況下，調變後之閘極驅動訊號VG_x值為：
綜合上述，利用緩衝器412_1～412_M於同一時間僅有少數在「運作中」而承載方波的特性，使得「運作中」的緩衝器之負載模組可與其他部分或全部「休息中」的緩衝器的負載模組分享電荷，進而達成調變閘極驅動訊號VG_1～VG_M之效果。
請參考第6圖，第6圖為依據一實施例之第4圖之緩衝輸入訊號SW_1～SW_M、調變訊號AP及閘極驅動訊號VG_1～VG_3之時序圖。於不同之掃描期週期內，不同的閘極驅動訊號VG_x(x為1至M之整數)係輪流轉變為方波。在此實施例中，係以同一時間點僅有一個閘極驅動訊號輸出方波(即Ms=1)的情況來舉例說明，然可輕易類推至Ms>1之其他情況。每一掃描週期均可區分為一準備期間、一驅動期間、一調變期間及一準備期間。以下針對對應於閘極驅動訊號VG_1之一掃描期間來進行說明。
於一準備期間TP1，調變訊號AP致使開關模組420導通，且緩衝輸入訊號SW_1～SW_M係經配置以致使閘極驅動訊號VG_1～VG_M皆位於第二驅動位準(即第二電壓V2)。針對第4圖之細部結構而言，緩衝輸入訊號SW_1～SW_M皆配置為位於一第二輸入位準VL2，以使電壓下拉區塊導通而輸出第二電壓V2。
接著，於一驅動期間TD1內，調變訊號AP持續致使開關模組420導通，且緩衝輸入訊號SW_1～SW_M係經配置以致使閘極驅動訊號VG_1位於第一驅動位準(即第一電壓V1)，以及閘極驅動訊號VG_2～VG_M位於第二驅動位準(即第二電壓V2)。為達到此目的，閘極驅動訊號VG_1所對應的緩衝輸入訊號SW1係配置為位於第一輸入位準VL1，用來導通電壓上拉區塊，以使緩衝器412_1輸出第一電壓V1，以及其餘的閘極驅動訊號VG_2～VG_M所對應的緩衝輸入訊號SW_2～SW_M係配置為維持位於第二輸入位準VL2，以使其餘的緩衝器412_2～412_M輸出第一電壓V1。
再來，於一調變期間TM1，調變訊號AP致使開關模組420切斷，且緩衝輸入訊號SW_1～SW_M係經配置以致使緩衝輸出端NB1～NBM短路，導致負載電容C1～CM中儲存之電荷共享所儲存之電荷。如此一來，閘極驅動訊號VG_1由第一電壓V1往第二電壓V2變化，且其他的閘極驅動訊號VG_2～VG_M則由第二電壓V2往第一電壓V1變化(相對不明顯，故未繪出)。為了使緩衝輸入訊號SW_1～SW_M彼此短路，緩衝輸入訊號SW_2～SW_M可配置為皆位於第一輸入位準VL1，以使所有緩衝器之電壓上拉區塊皆導通。
最後，於一轉態期間TC1，調變訊號AP持續致使開關模組420切斷，且緩衝輸入訊號SW_1～SW_M係經配置以致使閘極驅動訊號VG_1～VG_M皆位於第二電壓V2。為達到此目的，緩衝輸入訊號SW_2～SW_M可安排為皆恢復至第二輸入位準VL2，以使第二電壓源VS2對所有的緩衝器412_1～412_M供電。
接下來，類似地，閘極驅動訊號VG_2～VG_M之產生亦依序經過四階段(TP2、TD2、TM2、TC2...)之開關控制，透過電荷分享來進行調變，在此不贅述。
值得注意的是，於第6圖之實施例中，在每一調變期間內，只有單一個緩衝器在運作中，亦即只有一個閘極驅動訊號乘載方波而於調變後呈現削角。然而此僅作說明用，實際上可根據需輕易類推至其他數目的運作緩衝器的情況。此外，於第6圖之實施例中，在每一調變期間內，全部的緩衝輸出端NB1～NBM係皆安排為短路以使得全部的負載模組416_1～416_M進行電荷共享。然而此僅作說明用，實際上可根據需輕易類推至其他短路數目的緩衝輸出端的情況。
另外，亦須注意的是，第4圖至第6圖中閘極驅動器40係假設液晶顯示器中之薄膜電晶體為N型場效電晶體，其於閘極驅動訊號VG_1～VG_M為第一電壓V1時導通，以更新儲存的畫素內容。因此，開關模組420所控制之第一電壓源VS1之第一電壓V1之位準係安排為高於第二電壓源VS2之第二電壓V2之位準，亦即開關模組420耦接於緩衝器412_1～412_M之高壓側。然而，於其他實施例中，液晶顯示器中之薄膜電晶體亦可能為P型場效電晶體，在此情況下，請參考第7圖，第7圖為閘極驅動器40之變化實施例一閘極驅動器70之示意圖。閘極驅動器70用來掃描薄膜電晶體為P型場效電晶體之液晶顯示器。在閘極驅動器70中，開關模組420由一開關模組720取代，其包含有一開關722，開關722根據調變訊號AP，切斷第一電壓源VS1之供電路徑。與第4圖主要不同的是，在第7圖中第一電壓V1之位準係安排為低於第二電壓V2之位準，亦即開關模組420耦接於緩衝器412_1～412_M之低壓側。關於閘極驅動器70中調變訊號AP、緩衝輸入訊號SW_1～SW_M及閘極驅動訊號VG_1～VG_M時序，可參考第8圖。第8圖與第6圖類似，差別僅在於各訊號之極性皆相反，其相關說明可參考前述，在此不贅述。
在先前技術中，閘極驅動訊號VG_1～VG_M之電壓變化透過寄生電容耦合至等效電容114，使得等效電容114儲存偏差的影像內容，因此亟欲透過調變閘極驅動訊號之波形來減輕耦合現象。上述實施例藉由在閘極驅動訊號VG_1～VG_M之下降緣，切斷至緩衝器的電源供應，並使負載電容C1～CM短路而能分享儲存之電荷，從而調整閘極驅動訊號VG_1～VG_M之波形，結果能夠減輕先前技術中所發生之耦合現象與影像偏差的問題。另外，可再透過控制分享電荷之負載電容數來決定調變幅度，以滿足不同的應用。
綜上所述，上述實施例可在不新增額外複雜控制電路的前提下，透過電荷分享的方式，和緩閘極驅動訊號之下降緣，成功地以以經濟、省電的方式來調變閘極驅動訊號。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
AP．．．調變訊號
V1．．．第一電壓
V2．．．第二電壓
VL1．．．第一輸入位準
VL2．．．第二輸入位準
VS1．．．第一電壓源
VS2．．．第二電壓源
VG_1、VG_2、VG_3、VG_M-1、VG_M、VG_x．．．閘極驅動訊號
VS_1、VS_2、VS_N-1、VS_N．．．源極驅動訊號
Vcom．．．共用訊號
SW1、SW2、SW3、SWM-1、SWM．．．緩衝輸入訊號
QP1、QP2、QPM-1、QPM．．．P型場效電晶體
QN1、QN2、QNM-1、QNM．．．N型場效電晶體
R1、R2、RM-1、RM．．．負載電阻
C1、C2、CM-1、CM．．．負載電容
N1．．．第一電壓源端
NB1、NB2、NBM-1、NBM．．．緩衝輸出端
TP1、TP2、TP3．．．準備期間
TD1、TD2、TD3‧‧‧驅動期間
TM1、TM2、TM3‧‧‧調變期間
TC1、TC2、TC3‧‧‧轉態期間
10‧‧‧液晶顯示器
100‧‧‧液晶顯示面板
102‧‧‧源極驅動器
105‧‧‧邏輯電路
107_1、107_2、107M-1、107_M‧‧‧緩衝器
106‧‧‧電壓產生器
108‧‧‧資料線
109_1、109_2、109M-1、109_M‧‧‧負載模組
110‧‧‧掃描線
112‧‧‧薄膜電晶體
114‧‧‧等效電容
40、70、104‧‧‧閘極驅動器
400‧‧‧邏輯電路
412_1、412_2、412_M-1、412_M‧‧‧緩衝器
416_1、416_2、416_M-1、416_M‧‧‧負載模組
420、720‧‧‧開關模組
422、722‧‧‧開關
第1圖為先前技術一液晶顯示器之示意圖。
第2圖為第1圖之液晶顯示器中一閘極驅動器之示意圖。
第3圖為一調變後閘極驅動訊號之時序圖。
第4圖為依據一實施例之一閘極驅動器之示意圖。
第5圖為依據一實施例之第4圖之閘極驅動器產生之閘極驅動訊號之時序圖。
第6圖為依據一實施例之第4圖之閘極驅動器中緩衝輸入訊號、調變訊號及閘極驅動訊號之時序圖。
第7圖為依據另實施例之一閘極驅動器之示意圖。
第8圖為依據一實施例之第7圖之閘極驅動器中緩衝輸入訊號、調變訊號及閘極驅動訊號之時序圖。
AP．．．調變訊號
V1．．．第一電壓
V2．．．第二電壓
VS1．．．第一電壓源
VS2．．．第二電壓源
VG_1、VG_2、VG_M_1、VG_M．．．閘極驅動訊號
SW1、SW2、SWM-1、SWM．．．緩衝輸入訊號
QP1、QP2、QPM-1、QPM．．．P型場效電晶體
QN1、QN2、QNM-1、QNM．．．N型場效電晶體
R1、R2、RM-1、RM．．．負載電阻
C1、C2、CM-1、CM．．．負載電容
N1．．．第一電壓源端
NB1、NB2、NBM-1、NBM．．．緩衝輸出端
40．．．閘極驅動器
400．．．邏輯電路
412_1、412_2、412_M-1、410_M．．．緩衝器
416_1、416_2、416_M-1、416_M．．．負載模組
420．．．開關模組
422．．．開關

Claims (26)

  1. 一種閘極驅動器，包含有：一邏輯電路，用來產生複數個緩衝輸入訊號及一調變訊號；複數個緩衝器，用來接收該等緩衝輸入訊號之控制，而產生複數個閘極驅動訊號，其中每一緩衝器係耦接於一第一電壓源端以及一第二電壓源之間；以及一開關模組，耦接於該第一電壓源端與一第一電壓源之間，用來根據該調變訊號，控制該第一電壓源與該第一電壓源端之間的電連接；其中於一調變期間內，該調變訊號係致使該開關模組切斷，以及該等緩衝輸入訊號係經配置以致使複數個緩衝輸出端當中之部分或全部彼此短路，藉以調變該等閘極驅動訊號。
  2. 如請求項1所述之閘極驅動器，其中該第一電壓源端係對外開路而不接收額外的外部電源的偏壓。
  3. 如請求項1所述之閘極驅動器，其中該調變期間係安排於該等閘極驅動訊號當中之一至多者之方波末期內。
  4. 如請求項1所述之閘極驅動器，其中於該調變期間內，部分或全部的該等緩衝輸出端與該第一電壓源端之間導通而彼此短路。
  5. 如請求項1所述之閘極驅動器，其中於該調變期間內，該等閘極驅動訊號當中之一至多者之電壓波形係各自呈現一削角。
  6. 如請求項1所述之閘極驅動器，其中於該調變期間內，該等緩衝輸出端當中之部分或全部所耦接之複數個負載 所儲存之電荷係共享各自所儲存之電荷。
  7. 如請求項1所述之閘極驅動器，其中於該調變期間內，該等閘極訊號當中之一至多個第一閘極驅動訊號係由一第一驅動位準往一第二驅動位準變化，以及該等閘極訊號當中之一至多個第二閘極驅動訊號係由該第二驅動位準往該第一驅動位準變化。
  8. 如請求項7所述之閘極驅動器，於該調變期間之前之一驅動期間內，該調變訊號係致使該開關模組導通，以及該等緩衝輸入訊號係經配置以致使該一至多個第一閘極驅動訊號位於該第一驅動位準，以及致使該一至多個第二閘極驅動訊號位於該第二驅動位準。
  9. 如請求項8所述之閘極驅動器，其中於該調變期間後之一轉態期間內，該調變訊號係致使該開關模組切斷，以及該等緩衝輸入訊號係經配置以致使該等閘極驅動訊號皆位於該第二驅動位準。
  10. 如請求項9所述之閘極驅動器，其中於轉態期間後之一準備期間內，該調變訊號係致使該開關模組導通，以及該等緩衝輸入訊號係經配置以致使該等閘極驅動訊號皆位於該第二驅動位準。
  11. 如請求項1所述之閘極驅動器，其中於該調變期間內，該等緩衝輸入訊號係皆位於一第一輸入位準。
  12. 如請求項11所述之閘極驅動器，其中該等緩衝器當中每一者於接收該第一輸入位準之該緩衝輸入訊號時，該緩衝器之該緩衝輸出端與該第一電壓源端之間係導通而與該第二電壓源之間係切斷。
  13. 如請求項11所述之閘極驅動器，其中於該調變期間前之一驅動期間內，該等閘極訊號當中之一至多個第一閘極驅動訊號所對應的一至多個緩衝輸入訊號係位於該第一輸入位準，該等閘極訊號當中之一至多個第二閘極驅動訊號所對應的一至多個緩衝輸入訊號係位於與該第一輸入位準不同之一第二輸入位準。
  14. 如請求項11所述之閘極驅動器，其中於該調變期間後之一轉態期間內，該等緩衝輸入訊號皆位於與該第一輸入位準不同之一第二輸入位準。
  15. 如請求項13或14所述之閘極驅動器，其中該等緩衝器當中每一者於接收該第二輸入位準之該緩衝輸入訊號時，該緩衝器之該緩衝輸出端與該第一電壓源端之間係切斷而與該第二電壓源之間係導通。
  16. 如請求項15所述之閘極驅動器，其中於該轉態期間後之一準備期間內，該等緩衝輸入訊號皆位於該第二輸入位準。
  17. 如請求項1所述之閘極驅動器，其中該等緩衝器當中每一者係包含有一電壓上拉區塊與一電壓下拉區塊，兩者串接於該第一電壓源端與該第二電壓源之間，用以接收對應的該緩衝輸入訊號之控制，分別輸出一第一驅動位準與一第二驅動位準。
  18. 如請求項17所述之閘極驅動器，其中該等緩衝器當中每一者之該電壓上拉區塊與該電壓下拉區塊分別係包括一第一型場效電晶體與一第二型場效電晶體，且兩者之閘極係相耦接以作為該緩衝器之該緩衝輸入端。
  19. 如請求項1所述之閘極驅動器，其中該開關模組之一端耦接至該第一電壓源端，且該開關模組之另一端直接連接至該第一電壓源。
  20. 如請求項1所述之閘極驅動器，其中該開關模組係連接於該第一 電壓源與該第一電壓源端之間，且該等緩衝器其中之每一緩衝器係連接於該第一電壓源端與該等緩衝輸出端其中之一對應之緩衝輸出端之間。
  21. 如請求項1所述之閘極驅動器，其中該第一電壓源、該開關模組、該第一電壓源端、該等緩衝器其中之一緩衝器及該等緩衝輸出端其中之一對應之緩衝輸出端係循序串接。
  22. 如請求項1所述之閘極驅動器，其中該開關模組僅根據該調變訊號，而控制該第一電壓源與該第一電壓源端之間的電連接。
  23. 一種顯示裝置，包含申請專利範圍第1項所述之閘極驅動器，以及一面板，用於接收該閘極驅動器之控制以顯示影像。
  24. 一種閘極驅動器，包含有：一邏輯電路，用來產生複數個緩衝輸入訊號及一調變訊號；複數個緩衝器，用來接收該等緩衝輸入訊號之控制，而產生複數個閘極驅動訊號，其中每一緩衝器係耦接於一第一電壓源端以及一第二電壓源之間；以及一開關模組，耦接於該第一電壓源端與一第一電壓源之間，用來根據該調變訊號，控制該第一電壓源與該第一電壓源端之間的電連接；其中於一調變期間內，該調變訊號係致使該開關模組切斷，以 及該等緩衝輸入訊號係皆位於相同之一輸入位準。
  25. 一種閘極驅動器，包含有：一邏輯電路，用來產生複數個緩衝輸入訊號及一調變訊號；複數個緩衝器，用來接收該等緩衝輸入訊號之控制，而產生複數個閘極驅動訊號，其中每一緩衝器係耦接於一第一電壓源端以及一第二電壓源之間；以及一開關模組，該開關模組之一端耦接至該第一電壓源端，該開關模組之另一端直接連接至該第一電壓源，用來根據該調變訊號，控制該第一電壓源與該第一電壓源端之間的電連接；其中於一調變期間內，該調變訊號係致使該開關模組切斷，以及該等緩衝輸入訊號係經配置以致使複數個緩衝輸出端當中之部分或全部彼此短路，藉以調變該等閘極驅動訊號。
  26. 一種閘極驅動器，包含有：一邏輯電路，用來產生複數個緩衝輸入訊號及一調變訊號；複數個緩衝器，用來接收該等緩衝輸入訊號之控制，而產生複數個閘極驅動訊號，其中每一緩衝器係耦接於一第一電壓源端以及一第二電壓源之間；以及一開關模組，耦接於該第一電壓源端與一第一電壓源之間，用來僅根據該調變訊號，控制該第一電壓源與該第一電壓源端之間的電連接； 其中於一調變期間內，該調變訊號係致使該開關模組切斷，以及該等緩衝輸入訊號係經配置以致使複數個緩衝輸出端當中之部分或全部彼此短路，藉以調變該等閘極驅動訊號。
TW100103028A 2011-01-27 2011-01-27 閘極驅動器及相關之顯示裝置 TWI437530B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100103028A TWI437530B (zh) 2011-01-27 2011-01-27 閘極驅動器及相關之顯示裝置
US13/166,791 US9208740B2 (en) 2011-01-27 2011-06-22 Gate driver and display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100103028A TWI437530B (zh) 2011-01-27 2011-01-27 閘極驅動器及相關之顯示裝置

Publications (2)

Publication Number Publication Date
TW201232503A TW201232503A (en) 2012-08-01
TWI437530B true TWI437530B (zh) 2014-05-11

Family

ID=46576964

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100103028A TWI437530B (zh) 2011-01-27 2011-01-27 閘極驅動器及相關之顯示裝置

Country Status (2)

Country Link
US (1) US9208740B2 (zh)
TW (1) TWI437530B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8519934B2 (en) * 2010-04-09 2013-08-27 Au Optronics Corporation Linear control output for gate driver
US20140091995A1 (en) * 2012-09-29 2014-04-03 Shenzhen China Star Optoelectronics Technology Co., Ltd. Driving circuit, lcd device, and driving method
JP6139777B2 (ja) * 2013-04-02 2017-05-31 ビーオーイー・テクノロジー・グループ・カンパニー・リミテッド 残像除去装置、ディスプレイ及び残像除去方法
KR102142298B1 (ko) 2013-10-31 2020-08-07 주식회사 실리콘웍스 게이트 드라이버 집적회로와 그의 구동 방법, 그리고 평판 디스플레이 장치의 제어 회로
CN104867473B (zh) * 2015-06-16 2018-03-20 深圳市华星光电技术有限公司 驱动方法、驱动装置及显示装置
TWI556223B (zh) * 2015-11-17 2016-11-01 友達光電股份有限公司 液晶顯示裝置及其操作方法
TWI566218B (zh) * 2015-12-16 2017-01-11 奕力科技股份有限公司 Panel drive circuit
US10403224B2 (en) * 2016-08-10 2019-09-03 Novatek Microelectronics Corp. Control method and control device for charging time sharing
US20190088220A1 (en) * 2017-09-18 2019-03-21 Raydium Semiconductor Corporation Liquid crystal display power saving technology

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7002542B2 (en) 1998-09-19 2006-02-21 Lg.Philips Lcd Co., Ltd. Active matrix liquid crystal display
JP4200759B2 (ja) * 2002-12-27 2008-12-24 セイコーエプソン株式会社 アクティブマトリクス型液晶表示装置
TWI228693B (en) 2003-11-13 2005-03-01 Au Optronics Corp Angle wave generating circuit of plane display and angle wave generating method
TWI253051B (en) 2004-10-28 2006-04-11 Quanta Display Inc Gate driving method and circuit for liquid crystal display
KR101475298B1 (ko) 2007-09-21 2014-12-23 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비하는 표시 장치의 구동 방법
TW201019301A (en) * 2008-11-03 2010-05-16 Chunghwa Picture Tubes Ltd Gate driving device utilized in LCD device
TWI417859B (zh) * 2009-11-05 2013-12-01 Raydium Semiconductor Corp 閘極驅動器及其運作方法
US8519934B2 (en) * 2010-04-09 2013-08-27 Au Optronics Corporation Linear control output for gate driver

Also Published As

Publication number Publication date
US9208740B2 (en) 2015-12-08
TW201232503A (en) 2012-08-01
US20120194497A1 (en) 2012-08-02

Similar Documents

Publication Publication Date Title
TWI437530B (zh) 閘極驅動器及相關之顯示裝置
US10741139B2 (en) Goa circuit
KR101392336B1 (ko) 표시장치
JP5567118B2 (ja) ディスプレイ回路及びその動作方法
KR100272723B1 (ko) 평면표시장치
US8154500B2 (en) Gate driver and method of driving display apparatus having the same
KR101920885B1 (ko) 표시 장치 및 그 구동 방법
US7312638B2 (en) Scanning line driving circuit, display device, and electronic apparatus
US20150194115A1 (en) Output circuit, data driver, and display device
US20050134545A1 (en) Gate driving apparatus and method for liquid crystal display
US20160307533A1 (en) Cmos gate driving circuit
JP2004505303A (ja) アクティブマトリクス表示装置
US10049634B2 (en) Pixel circuit and driving method thereof, driving circuit, display device
TWI433092B (zh) 液晶顯示器之閘極驅動方法及裝置
US8896586B2 (en) Gate driving method for controlling display apparatus and gate driver using the same
US10657864B2 (en) Drive circuit of display device and driving method for display device having single-ended to differential modules
KR20080011896A (ko) 게이트 온 전압 발생회로와 게이트 오프 전압 발생회로 및이들을 갖는 액정표시장치
KR20090002994A (ko) 표시 장치의 구동 장치 및 구동 방법과 표시 장치
US11676553B2 (en) Reduced heat generation from a source driver of display device
JP2012088737A (ja) 表示装置
US20070211005A1 (en) Gamma voltage generator
KR101108155B1 (ko) 액정 표시 장치 및 그의 구동 방법
TWI437532B (zh) 閘極驅動器及相關之顯示裝置
TWI430253B (zh) 液晶顯示器之閘極驅動方法及裝置
KR20140141424A (ko) 액정 표시 장치 및 액정 표시 장치의 구동 방법