KR20140141424A - 액정 표시 장치 및 액정 표시 장치의 구동 방법 - Google Patents

Abstract

본 발명에 의하면, 회소에 구비되는 박막 트랜지스터를 포함하는 스위칭 소자의 소스 단자에 화상 데이터에 따라 인가되는 전위(소스 파형(VS))의 최소값을 접지 전위보다도 낮은 값으로 설정한다. 이것에 의하여, 전원 오프 시에 각 회소에 전하가 축적되기 어려운 액정 표시 장치를 제공할 수 있다.

Description

액정 표시 장치 및 액정 표시 장치의 구동 방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF DRIVING LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 액정 표시 장치의 전원 오프 시에 각 회소의 전하를 제거하기 위한 기술에 관한 것이다.

종래, 액정 표시 장치에 있어서 회소(picture element)(또는 화소)에 대하여 동일한 극성의 전계를 계속하여 인가하면, 액정 분자의 분극이 발생하여 회소 특성의 변화나 화상의 번인(burn-in) 등의 문제가 발생하는 것이 알려져 있다.

또한, 화상을 표시시킨 채 액정 표시 장치의 전원을 오프로 했을 경우, 각 회소에는 전원이 오프되기 직전의 인가 전압이 인가된 채로 되어, 동일한 화상을 계속하여 묘화시키게 되므로, 이 경우에도 번인 현상이 발생하는 것이 알려져 있다.

이 때문에, 종래의 액정 표시 장치에서는, 전원을 오프로 할 때, 액정 표시 패널의 각 회소에 인가된 전하를 방출시키기 위한 소정의 오프 시퀀스를 실행하도록 되어 있다.

예를 들어, 특허문헌 1에는, 전원 회로에 전해 콘덴서를 구비하여 두고, 액정 표시 장치의 전원이 오프되었을 때, 이 전해 콘덴서에 축적된 전하를 사용하여 액정 표시 패널의 전체 화면에 소정의 고정 패턴을 묘화시키는 처리를 행함으로써 회소에 축적되는 전하를 저감시키는 기술이 기재되어 있다.

일본 공개 특허 제2000-131671호 공보(2000년 5월 12일 공개)

그런데, 최근 들어, 산화물 반도체(예를 들어 인듐 갈륨 아연 산화물 반도체) 등을 포함하는 오프 누설 전류가 적은 TFT(박막 트랜지스터)를 사용함으로써, 세로 쉐도우(vertical shadow)의 저감 및 간헐 구동(intermittent drive)에 의한 소비 전력의 저감을 도모한 액정 표시 장치가 개발되고 있다.

그러나, 이러한 종류의 액정 표시 장치는, 종래의 아몰퍼스 실리콘이나 저온 폴리실리콘 등을 포함하는 TFT를 사용한 액정 표시 장치에 비하여 오프 누설 전류가 매우 적기 때문에, 전원 오프 시에 회소에 축적된 전하가 방출되기 어렵다는 특성을 갖고 있다.

도 17은 인듐 갈륨 아연 산화물 반도체를 포함하는 TFT, 저온 폴리실리콘(LTPS)을 포함하는 TFT 및 아몰퍼스 실리콘(a-Si)을 포함하는 TFT의 오프 누설 전류 특성을 비교한 그래프이다. 도 17의 횡축은 TFT의 게이트-소스 간의 전위차(Vg-Vs), 종축은 소스-드레인 간을 흐르는 전류를 나타내고 있다.

도 17에 도시한 바와 같이, 인듐 갈륨 아연 산화물 반도체를 포함하는 TFT는, 오프 누설 전류가 아몰퍼스 실리콘을 포함하는 TFT의 1/1000 이하, 저온 폴리실리콘을 포함하는 TFT의 1/10000 이하라는 특성을 갖고 있다.

산화물 반도체를 포함하는 TFT가 갖는 상기 오프 누설 전류가 적다는 특성은, 구동 시의 특성의 향상(저소비 전력의 저감 등)을 초래하지만, 한편으로, 액정 표시 장치의 전원이 오프되었을 때 회소 전극에 차지된 전하가 방출되기 어렵다는 문제가 있다. 회소 전극에 전하가 남아 있으면, 회소 전극과 대향 전극 사이의 전위차에 의하여 액정층에 일정 방향의 전계가 가해져, 유극성 분자를 포함하는 액정 분자에 분극이 발생하여 특성 편차(deviation)나 화상의 번인 등의 문제가 발생하는 경우가 있다.

이 때문에, 산화물 반도체 등을 포함하는 오프 누설 전류가 적은 TFT를 사용하는 경우, 상기 특허문헌 1에 개시되어 있는 처리에 의하여 전원 오프 시에 회소에 축적되는 전하를 저감시키더라도, 당해 처리로는 완전히 제거되지 못하고 회소에 잔류한 전하에 의하여, 번인 등의 문제가 발생하는 경우가 있다. 또한, 특허문헌 1의 기술에는, 오프 시퀀스를 실행하는 회로나 오프 시퀀스를 실행하기 위한 전력을 충전하여 두는 전계 콘덴서 등의 충전 수단을 설치할 필요가 있어, 제조 비용의 증대를 초래한다는 문제도 있다.

본 발명은 상기 문제점을 감안하여 이루어진 것이며, 그 목적은, 전원 오프 시에 회소에 전하가 축적되기 어려운 액정 표시 장치를 제공하는 데 있다.

본 발명의 일 실시 형태에 따른 액정 표시 장치는, 박막 트랜지스터를 포함하는 스위칭 소자를 갖는 회소를 복수 구비하고, 상기 박막 트랜지스터의 게이트 단자에 당해 박막 트랜지스터를 온시키기 위한 전위가 인가되어 있는 기간 중에 당해 박막 트랜지스터의 소스 단자에 화상 데이터에 따른 전위를 인가함으로써 당해 박막 트랜지스터에 대응하는 회소를 화상 데이터에 따라 구동하는 액정 표시 장치이며, 화상 데이터에 따라 상기 소스 단자에 인가되는 전위의 최소값이 접지 전위보다도 낮은 값으로 설정되어 있는 것을 특징으로 하고 있다.

상기 구성에 의하면, 화상 데이터에 따라 소스 단자에 인가되는 전위의 최소값이 접지 전위인 종래의 액정 표시 장치에 비하여, 액정 표시 장치의 전원이 오프되었을 때의 소스 단자의 전위를 접지 전위에 근접시킬 수 있다. 이것에 의하여, 전원 오프 시의 스위칭 소자의 오프 누설 전류를 증대시켜, 회소에 축적된 전하를 방출하기 쉽게 할 수 있다.

도 1은, 본 발명의 일 실시 형태에 따른 액정 표시 장치의 개략 구성을 도시하는 설명도이다.
도 2는, 도 1에 도시한 액정 표시 장치에 구비되는 액정 패널의 구성을 도시하는 설명도이다.
도 3은, 도 2에 도시한 액정 패널에 구비되는 TFT 기판의 구성을 도시하는 설명도이다.
도 4는, 도 2에 도시한 액정 패널에 구비되는 회소의 구성을 도시하는 설명도이다.
도 5는, 도 4에 도시한 회소의 등가 회로도이다.
도 6은, 도 1에 도시한 액정 표시 장치에 구비되는 소스 전원 회로에 설치되는 로우 레벨측 전원 회로의 구성예를 도시하는 설명도이다.
도 7은, 도 1에 도시한 액정 표시 장치에 구비되는 게이트 드라이버의 구성을 도시하는 설명도이다.
도 8은, 도 7에 도시한 게이트 드라이버의 출력 신호의 파형을 나타내는 설명도이다.
도 9는, 도 7에 도시한 게이트 드라이버의 출력단에 구비되는 회로의 구성예를 도시하는 설명도이다.
도 10은, 도 1에 도시한 액정 표시 장치에 구비되는 계조용 DAC의 구성예를 도시하는 설명도이다.
도 11은, 도 1에 도시한 액정 표시 장치에 구비되는 소스 드라이버의 구성을 도시하는 설명도이다.
도 12는, 도 1에 도시한 액정 표시 장치에 있어서의 소스 버스 라인 및 게이트 버스 라인에 대한 전압 인가 타이밍을 나타내는 설명도이다.
도 13은, 도 11에 도시한 소스 드라이버 내에 구비되는 계조 전위 생성 회로의 구성을 도시하는 설명도이다.
도 14는, 도 11에 도시한 소스 드라이버의 출력단에 구비되는 회로의 구성예를 도시하는 설명도이다.
도 15의 (a)는 도 1에 도시한 액정 표시 장치에 있어서의 각 회소에의 인가 전압을 나타내는 설명도이며, (b)는 종래예에 따른 액정 표시 장치에 있어서의 각 회소에의 인가 전압의 예를 나타내는 설명도이다.
도 16은, 도 1에 도시한 액정 표시 장치에 있어서의 계조값에 대응하는 인가 전압의 조정 방법을 나타내는 설명도이다.
도 17은, TFT의 종류에 따른 오프 누설 전류 특성을 나타내는 설명도이다.

본 발명의 일 실시 형태에 대하여 설명한다.

도 1은 본 실시 형태에 따른 액정 표시 장치(1)의 개략 구성을 도시하는 설명도이며, 도 2는 액정 표시 장치(1)에 구비되는 액정 패널(20)의 구성을 도시하는 설명도이다.

도 2에 도시한 바와 같이, 액정 패널(20)은 스페이서(23)를 개재하여 서로 대향 배치된 TFT 기판(21) 및 대향 기판(22)과, TFT 기판(21)과 대향 기판(22) 사이에 봉입된 액정 재료를 포함하는 액정층(24)과, TFT 기판(21)의 이면측(대향 기판(22)과의 대향면과는 반대측의 면측)에 배치된 제1 편광판(25)과, 대향 기판(22)의 표면측(TFT 기판(21)과의 대향면과는 반대측의 면측)에 배치된 제2 편광판(26)을 구비하고 있다. 또한, 액정 패널(20)의 이면측에는, 백라이트(30)가 배치되어 있다.

제1 편광판(25)은 백라이트(30)로부터 조사된 광 중, 당해 제1 편광판(25)의 편광축 방향에 따른 편광을 갖는 광만을 투과시킨다. 또한, 각 회소의 액정층(24)에는 화상 데이터에 따른 전압이 인가되도록 되어 있으며, 이것에 의하여 각 회소에 있어서의 액정의 복굴절이 화상 데이터에 따라 변화하고, 각 회소를 통과하는 광의 편광 방향은 화상 데이터에 따라 변화한다. 또한, 제2 편광판(26)은 액정층(24)을 통과한 광 중, 당해 제2 편광판(26)의 편광축 방향에 따른 편광을 갖는 광만을 투과시킨다. 이것에 의하여, 액정 패널(20)을 투과하는 광의 광량을 화상 데이터에 따라 회소마다 제어하여 화상 표시를 행하도록 되어 있다.

또한, 대향 기판(22)에 있어서의 각 회소(서브 픽셀)에 대응하는 영역에는, R(적색), G(녹색), B(청색) 중 어느 하나의 컬러 필터가 형성되어 있으며, R, G, B의 3개의 회소의 조합에 의하여 1개의 화소(픽셀)가 형성되어 있다. 이것에 의하여, 각 화소의 R, G, B의 투과 광량이 화상 데이터에 따라 화소마다 제어되어, 화상 데이터에 따른 화상이 표시된다.

도 3은 TFT 기판(21)의 개략 구성을 도시하는 설명도이다. 이 도면에 도시한 바와 같이, TFT 기판(21) 상에는, 다수의 게이트 버스 라인(31)과, 각 게이트 버스 라인(31)과 교차하도록 배치된 다수의 소스 버스 라인(32)과, 게이트 버스 라인(31)과 소스 버스 라인(32)의 교차부마다 설치된 회소(33)가 설치되어 있다.

도 4는 액정 패널(20)에 구비되는 회소(33)의 회소 구조를 도시하는 설명도이다.

각 회소(33)는 도 4에 도시한 바와 같이, 스위칭 소자로서의 TFT(Thin Film Transistor, 박막 트랜지스터)(34)와, 회소 전극(35)과, 대향 전극(36)을 구비하고 있다. 또한, TFT(34)의 게이트 단자는 게이트 버스 라인(31)에 접속되어 있고, 소스 단자는 소스 버스 라인(32)에 접속되어 있으며, 드레인 단자는 회소 전극(35)에 접속되어 있다.

또한, 본 실시 형태에서는, TFT(34)로서, 인듐 갈륨 아연 산화물 반도체(산화물 반도체)를 포함하는 채널층을 갖는 TFT를 사용하고 있다. 단, TFT(34)의 구성은 이것으로 한정되는 것은 아니며, 예를 들어 인듐 갈륨 아연 산화물 반도체 이외의 산화물 반도체를 포함하는 채널층을 갖는 것을 사용해도 되고, 산화물 반도체 이외의 재질(예를 들어, 아몰퍼스 실리콘, 저온 폴리실리콘 등)을 포함하는 채널층을 갖는 것을 사용해도 된다.

또한, 각 게이트 버스 라인(31)은 게이트 드라이버(4)에 접속되어 있고, 각 소스 버스 라인(32)은 소스 드라이버(5)에 접속되어 있다. 또한, 대향 전극(36)은 대향 기판(22) 상에 배치된 대향 배선(도시하지 않음)을 통해 대향 기준 전위(본 실시 형태에서는 접지(GND) 전위)에 접속되어 있다.

화상 표시 시에는, 게이트 드라이버(4)가 기입 대상인 게이트 버스 라인(31)을 주기적으로 전환하고, 소스 드라이버(5)가 게이트 드라이버(4)와 동기하여, 기입 대상으로서 선택되어 있는 게이트 버스 라인(31)에 접속되어 있는 각 회소(33)에 대응하는 소스 버스 라인(32)에 화상 데이터의 계조값에 따른 인가 전압을 인가한다. 이것에 의하여, 각 회소(33)의 액정층(24)에 화상 데이터에 따른 전압을 인가하여 액정 분자의 배향 방향을 제어하여, 표시를 행한다.

도 5는 회소(33)의 등가 회로도이다. TFT(34)의 게이트 단자의 전위가 당해 TFT(34)의 소스 단자의 전위보다도 소정값 이상 높아지면 TFT(34)가 온으로 되어, 소스 단자와 드레인 단자 사이에 전류가 흐르고, 소스 버스 라인(32)의 전위가 액정 용량(액정층(24))에 인가된다. 도 5에 도시한 등가 회로도에서는, 회소 전극(35), 대향 전극(36) 및 액정층(24)은 콘덴서로서 표현되어 있다. 또한, 도 5에 도시하는 예에서는, 액정 용량(회소 전극(35), 액정층(24) 및 대향 전극(36))에 대하여 병렬로 배치된, 각 회소(33)의 전위를 유지하기 위한 액정 보조 용량(CS 용량)(37)이 구비되어 있지만, 이 액정 보조 용량(37)은 필수적인 구성은 아니며, 생략해도 된다. 또한, 본 실시 형태에서는, 액정 보조 용량(37)에 있어서의 TFT(34)측의 전극과는 반대측의 전극의 전위를 대향 전극(36)과 동일하게 접지(GND) 전위로 하고 있다. 단, 이것으로 한정되지 않으며, 대향 전극(36)의 전위와 다른 전위로 설정해도 된다.

또한, 본 실시 형태에서는, R, G, B의 회소를 구비하고 있는 것으로 하고 있지만, 이것으로 한정하는 것은 아니며, 다른 색의 회소를 구비하고 있어도 된다.

도 1에 도시한 바와 같이, 액정 표시 장치(1)는 액정 패널(20) 및 백라이트(30) 외에, 타이밍 컨트롤러(2), 계조용 DAC(계조용 디지털/아날로그 컨버터)(3), 게이트 드라이버(4), 소스 드라이버(5), 게이트 전원 회로(8), 소스 전원 회로(9) 및 로직 전원 회로(10)를 구비하고 있다.

로직 전원 회로(10)는 타이밍 컨트롤러(2), 계조용 DAC(3), 게이트 드라이버(4) 및 소스 드라이버(5)에 구비되는 로직 회로(도시하지 않음)에 전력을 공급한다.

게이트 전원 회로(8)는 게이트 드라이버(4)에 구동 전력을 공급하는 것이며, 게이트 드라이버(4)에 하이 레벨측 전압을 공급하는 하이 레벨측 전원 회로(8a)와, 로우 레벨측 전압을 공급하는 로우 레벨측 전원 회로(8b)를 구비하고 있다. 하이 레벨측 전원 회로(8a) 및 로우 레벨측 전원 회로(8b)의 구성은 특별히 한정되는 것은 아니며, 종래부터 공지된 전원 회로를 사용할 수 있다.

소스 전원 회로(9)는 소스 드라이버(5)에 구동 전력을 공급하는 것이며, 소스 드라이버(5)에 하이 레벨측의 전원 전력을 공급하는 하이 레벨측 전원 회로(9a)와, 로우 레벨측의 전원 전력을 공급하는 로우 레벨측 전원 회로(9b)를 구비하고 있다. 또한, 하이 레벨측 전원 회로(9a)는 계조용 DAC(3)에도 아날로그 전원 전력을 공급한다. 또한, 로우 레벨측 전원 회로(9b)는 계조용 DAC(3)의 접지(GND) 단자에도 전력을 공급한다.

또한, 본 실시 형태에서는, 상세한 것은 후술하겠지만, 로우 레벨측 전원 회로(9b)로부터 소스 드라이버(5)에 공급되는 로우 레벨측 전압에 대응하는 전위의 최저값이 접지(GND) 전위보다도 낮아지도록 설정되어 있다.

도 6은 로우 레벨측 전원 회로(9b)의 구성예를 도시하는 설명도이다. 이 도면에 도시한 바와 같이, 로우 레벨측 전원 회로(9b)는 강압(降壓) 컨버터(91)를 구비하고 있으며, 입력 전압(입력 전위) VIN을 접지(GND) 전위보다도 낮은 출력 전압(출력 전위) VOUT으로 변환하여 출력한다. 본 실시 형태에서는, 소스 전원 회로(9)에 대하여 전력 공급원(도시하지 않음)으로부터 입력 전압 12V이 공급되고, 로우 레벨측 전원 회로(9b)는 이 입력 전압 12V에 기초하여 출력 전압 -6V를 생성하여 출력한다. 강압 컨버터(91)의 구성은 특별히 한정되는 것은 아니지만, 예를 들어 텍사스 인스트루먼트사 제조의 TPS54050(상품명) 등을 사용할 수 있다. 이러한 구성을 포함하는 로우 레벨측 전원 회로(9b)를 사용함으로써, 고용량의 전원을 저렴하게 구성할 수 있다. 또한, 로우 레벨측 전원 회로(9b)의 구성은 도 6에 도시한 구성으로 한정되는 것은 아니며, 접지(GND) 전위보다도 낮은 전압(전위)을 출력할 수 있는 구성이면 된다. 또한, 하이 레벨측 전원 회로(9a)의 구성에 대하여는 특별히 한정되는 것은 아니며, 종래부터 공지된 전원 회로를 사용할 수 있다.

타이밍 컨트롤러(2)는 외부(예를 들어 액정 표시 장치(1)의 제어부)로부터 입력되는 화상 데이터에 기초하여 게이트 드라이버(4) 및 소스 드라이버(5)의 동작을 제어하기 위한 제어 신호를 생성하여, 게이트 드라이버(4) 및 소스 드라이버(5)에 출력한다.

게이트 드라이버(4)는 타이밍 컨트롤러(2)로부터 입력되는 제어 신호에 기초하여, 액정 패널(20)의 TFT 기판(21)에 구비되는 각 게이트 버스 라인(31)에 인가하는 전압을 제어함으로써, 기입 대상인 게이트 버스 라인(31)을 주기적으로 전환한다.

도 7은 게이트 드라이버(4)의 구성을 도시하는 설명도이다. 이 도면에 도시한 바와 같이, 게이트 드라이버(4)에는, 게이트 버스 라인(31)에 인가하는 하이 레벨측 전압 VGH, 게이트 버스 라인(31)에 인가하는 로우 레벨측 전압 VGL, 로직 전원 전압 VL, 로직의 접지 전위(기준 전위) GND가 입력된다. 또한, 하이 레벨측 전압 VGH는 하이 레벨측 전원 회로(8a)로부터 입력되고, 로우 레벨측 전압 VGL은 로우 레벨측 전원 회로(8b)로부터 입력되며, 로직 전원 전압 VL은 로직 전원 회로(10)로부터 입력된다.

또한, 게이트 드라이버(4)에는, 타이밍 컨트롤러(2)로부터 게이트 스타트 펄스 GSP, 게이트 클록 신호 GCK 및 게이트 인에이블 신호 GOE가 입력된다. G1, G2, …, G2160은, 액정 패널(20)의 게이트 버스 라인(31)의 1번째, 2번째, … 2160번째의 게이트 버스 라인(31)에 각각 접속되어 있다.

도 8은 게이트 드라이버(4)의 구동 파형(게이트 드라이버(4)로부터 각 게이트 버스 라인(31)에의 출력 신호 파형)이다. 이 도면에 나타낸 바와 같이, 게이트 스타트 펄스 GSP가 입력된 후, 게이트 클록 신호 GCK의 펄스가 입력될 때마다, 게이트 버스 라인(31)에 하나씩 순차 하이 레벨 전압이 인가된다. 단, 게이트 드라이버(4)의 구동 파형은 이것으로 한정되는 것은 아니며, 종래부터 공지된 구동 방법을 사용할 수 있다.

도 9는 게이트 드라이버(4)의 출력단의 회로 구성의 일례를 도시하는 설명도이다. 이 도면에 도시한 바와 같이, 게이트 드라이버(4)의 출력단에서는, 인버터 I1, 인버터 I2 및 출력단자 PAD가 직렬로 접속되어 있으며, 인버터 I2와 출력단자 PAD 사이에, 다이오드 D1을 통해 하이 레벨측 전원(하이 레벨측 전압 VGH의 공급원)이 접속되고, 다이오드 D2를 통해 로우 레벨측 전원(로우 레벨측 전압 VGL의 공급원)이 접속되어 있다. 또한, 출력단자 PAD는 각 게이트 버스 라인(31)에 접속되어 있다. 이것에 의하여, 게이트 드라이버(4)의 내부 회로로부터 출력되는 데이터 신호의 하이 레벨측이 하이 레벨측 전압 VGH, 로우 레벨측이 로우 레벨측 전압 VGL로 레벨 시프트되어 각 게이트 버스 라인(31)에 순차 인가된다.

구체적으로는, 도 8에 나타낸 바와 같이, 각 게이트 버스 라인(31)에 하이 레벨 전압을 하나씩 순차 인가해 간다. 이것에 의하여, 각 게이트 버스 라인(31)에 접속된 회소(33)의 TFT(34)가 하나의 게이트 버스 라인(31)마다 순차 온되어 가고, TFT(34)가 온된 회소(33)에만 소스 버스 라인(32)을 통해 화상 데이터에 따른 전압이 인가(차지)된다. 또한, 이렇게 하나의 게이트 버스 라인씩 표시를 행해 가는 방법은 선 순차 구동이라고 불리며, 하나의 게이트 버스 라인씩 회소(33)에 화상 데이터에 따른 전압을 인가하여, 모든 게이트 버스 라인에 전압을 인가함으로써 1화면분의 표시가 행해진다.

계조용 DAC(3)는, 외부(예를 들어 액정 표시 장치(1)의 제어부)로부터 입력되는 계조 기준 데이터(출력 전압값 데이터)에 기초하여, 소스 드라이버(5)에 있어서 계조값에 따른 전압을 생성할 때 사용되는 계조 기준 전압을 생성하여, 소스 드라이버(5)에 출력한다. 또한, 상기 계조 기준 데이터는, 액정 패널마다 다른 회소의 부유 용량에 기인하는 최적의 계조 전압의 변동을 조정하도록, 예를 들어 액정 표시 장치(1)의 생산 시 등으로 설정된다.

도 10은 계조용 DAC(3)의 구성예를 도시하는 설명도이다. 이 도면에 도시한 바와 같이, 계조용 DAC(3)는, AVDD 단자, VSD 단자, SET 단자, SCL 단자, SDA 단자, OUT/INPCOM 단자, OUTCOM 단자, INNCOM 단자, REFIN 단자, 및 GND 단자를 구비하고 있다. AVDD 단자에는 소스 전원 회로(9)의 하이 레벨측 전원 회로로부터 아날로그 전원 전압이 입력되고, VSD 단자에는 로직 전원 회로(10)로부터 디지털 전원 전압이 입력된다. 또한, 디지털 전원 전압의 로우 레벨측은 접지(GND)에 접속된다. SET, DVR, OUT/INPCOM, OUTCOM, 및 INNCOM은 대향 전압용 단자이지만, 본 실시 형태에서는 대향 전극을 접지에 접속(접지 전위(0V)로 고정)하고 있으므로, 이들 각 단자에 대하여는 사용하지 않는다. SCL 단자 및 SDA 단자는 외부에 접속되는 I2C의 통신 포트이며, 본 실시 형태에서는 이들 각 단자를 사용하여 외부로부터 BANKA/B 메모리(기억부)의 재기입 처리를 행할 수 있도록 되어 있다. BANKA/B 메모리는, 복수의 계조값에 대응하는 전압 설정값(계조 설정 전압)을 보존하는 불휘발의 메모리이며, 그들 전압 설정값을 DATA1로부터 DATA10으로 출력한다. DATA1로부터 DATA10은 각각의 전압 설정값을 저장하여, 그 내용을 10bit DAC에 입력한다. 10bit DAC는 화상 데이터의 계조값에 대응하는 디지털 데이터를 상기 전압 설정값에 기초하여 전압으로 변환한다. 예를 들어, 디지털 데이터의 계조값이 356인 경우, (REFIN 단자의 전압-GND 단자의 전압)×356/1023+GND의 전압이 출력된다. 또한, REFIN 단자의 전압은 도 10의 상부에 도시하고 있는 2개의 저항 Ra, Rb에 의하여 설정되며, GND 단자에는 소스 전원 회로(9)의 로우 레벨측 전원 회로(9b)로부터 전원 공급이 행해진다. 10bit DAC의 출력은 증폭기에서 증폭되어 출력단자 OUT1 내지 OUT10으로부터 소스 드라이버(5)에 계조 기준 전압으로서 출력된다.

소스 드라이버(5)는 타이밍 컨트롤러(2)로부터 입력되는 제어 신호와, 계조용 DAC(3)로부터 입력되는 계조 기준 전압에 기초하여, 액정 패널(20)의 TFT 기판(21)에 구비되는 각 소스 버스 라인(32)에 인가하는 전압을 제어한다. 구체적으로는, 소스 드라이버(5)는 각 소스 버스 라인(32)에 인가하기 위한 전위(각 소스 버스 라인(32)에 접속된 회소(33) 중 기입 대상인 회소(33)에 인가하기 위한 전위)를 생성하고, 생성한 전위를 게이트 드라이버(4)에 의한 기입 대상인 게이트 버스 라인(31)의 전환 동작과 동기한 타이밍에 각 소스 버스 라인(32)에 인가한다.

도 11은 소스 드라이버(5)의 구성을 도시하는 설명도이다. 또한, 본 실시 형태에서는, 회소(33)에 전위가 인가되어 있지 않을 때 당해 회소(33)가 흑색 표시로 되는 노멀리 블랙의 액정 패널(20)을 사용하고 있다. 단, 이것으로 한정되지 않으며, 노멀리 화이트의 액정 패널(20)을 사용해도 된다.

도 11에 도시한 바와 같이, 소스 드라이버(5)에는, 아날로그 전원의 접지 전위 AGND, 아날로그 전원 VLS, 로직의 접지 전위 DGND/LRGND, 로직 전원 VCC/LRVDD, 소스 버스 라인(32)에 대한 인가 전압의 극성을 -극성으로 할 때의 계조 기준 전원 VL0 … VL1023, +극성으로 할 때의 계조 기준 전원 VH0 … VH1023, 복수의 소스 드라이버(5)를 사용하는 경우의 캐스케이드(cascade)용 신호 DIO2, DIO1, 입력 신호에 대응하는 데이터의 배열(픽셀 데이터의 순서가 1로부터 240을 향하는 순서인지, 240으로부터 1을 향하는 순서인지)의 전환 신호 LBR, 회소의 데이터 LV0A/B … LV7A/B, 클록 신호 CLKA/CLKB, 출력 데이터의 전환 타이밍을 제어하는 래치 펄스 LS 및 소스 버스 라인(32)에 대한 인가 전압의 극성을 전환하기 위한 극성 반전 신호 REV가 입력된다.

XO(1), YO(1), ZO(1), XO(2), YO(2), ZO(2), … XO(240), YO(240), ZO(240)는 서로 다른 소스 버스 라인(32)에 접속되어, 각각의 소스 버스 라인(32)에 접속된 회소(33)를 구동한다. X, Y, Z는 각 회소의 색에 대응하고 있으며, R, G, B의 각 회소의 배열 순에 따라 R, G, B의 3원색 중 어느 하나를 나타낸다.

그런데, 액정 분자는 유극성 분자이기 때문에, 동일한 방향의 전계를 장시간 계속하여 인가하면 분극되어 버려, 번인이나 특성 편차를 일으켜 버린다. 이 때문에, 본 실시 형태에서는, 소스 드라이버(5)가 타이밍 컨트롤러(2)로부터 입력되는 제어 신호에 기초하여, 각 회소 전극(35)에 인가하는 전위를 대향 전위보다도 높은 +극성의 전위와 대향 전위보다도 낮은 -극성의 낮은 전위로 교대로 전환하는 교류 구동(극성 반전 구동)을 행한다. 극성 반전 신호 REV는 상기 전환을 행하기 위한 신호이며, 극성 반전 신호 REV가 하이 레벨(H)인 경우에는 XO(1), YO(1), ZO(1), XO(2), YO(2), ZO(2), … 에 대한 인가 전압의 극성이 +, -, +, -, +, -, …로 되고, 로우 레벨(L)의 경우에는 XO(1), YO(1), ZO(1), XO(2), YO(2), ZO(2), … 에 대한 인가 전압의 극성이 -, +, -, +, -, +, … 로 전환된다. 또한, 소스 버스 라인(32)의 연신 방향에 인접하는 회소마다 인가 전압의 극성을 반전시켜도 되고, 복수의 회소마다 반전시켜도 된다. 또한, 게이트 버스 라인(31)의 연신 방향에 인접하는 회소에 대하여도, 1개 또는 복수의 회소마다 인가 전압의 극성을 반전시켜도 된다. 또한, 본 실시 형태에서는, 1개 또는 복수의 프레임마다 각 회소에 대한 인가 전압의 극성을 반전시키도록 되어 있다.

도 12는 소스 버스 라인(32) 및 게이트 버스 라인(31)에 대한 전압 인가의 타이밍을 나타내는 설명도이다. 이 도면에 도시한 바와 같이, 소스 드라이버(5)는 화상 데이터에 따른 1 게이트 버스 라인분의 전위를 래치 펄스 LS에 따른 타이밍에, 각 소스 버스 라인(32)에 출력한다. 또한, 게이트 드라이버(4)는 소스 드라이버(5)의 출력 타이밍과 동기한 타이밍에 소스 드라이버(5)의 출력에 대응하는 게이트 버스 라인(31)에의 공급 전압을 하이 레벨로 전환한다. 즉, n 라인째의 게이트 버스 라인(31)의 전압이 하이 레벨인 기간 중에 소스 드라이버(5)로부터 각 소스 버스 라인(32)에 n 라인째의 데이터가 출력된다. 이 처리를 모든 게이트 버스 라인(31)에 대하여 순차 행함으로써, 각 회소(33)에 화상 데이터에 따른 전하를 차지하여 1 화면분의 표시를 행한다.

도 13은 소스 드라이버(5) 내에 구비되는 계조 전위 생성 회로(51)의 구성을 도시하는 설명도이다. 상술한 바와 같이, 액정 패널(20)에 있어서의 각 회소의 투과율은, 당해 각 회소의 회소 전극에 인가하는 전압을 제어함으로써 조정되며, 그것에 의하여 계조 표시가 행해진다. 또한, 본 실시 형태에서는, 인접하는 회소에 대한 인가 전압을 역극성으로 하여, 각 회소에 대한 인가 전압의 극성을 1프레임마다 전환하는 교류 구동을 행하도록 되어 있다. 이로 인하여, 본 실시 형태에서는, 교류 구동을 행하기 위하여, 계조 전위 생성 회로(51)가 계조용 DAC(3)로부터 입력되는 기준 전압에 기초하여, 하나의 계조값에 대하여 +극성을 인가하는 경우의 전위와 -극성을 인가하는 경우의 전위의 2개의 전위를 생성한다. 구체적으로는, 본 실시 형태에서는 10비트의 소스 드라이버(5)를 사용하고 있으며, 계조 전위 생성 회로(51)는 +극성용으로 VH0 내지 VH1023의 1024종류의 전위, -극성용으로 VL0 내지 VL1023의 1024종류의 전위의, 합계 2048종의 전위를 생성한다. 또한, 도 13에 도시한 저항 R1 내지 R20의 저항값은 액정의 특성에 맞추어 설정되어 있다. 계조용 DAC(3)로부터 계조 기준 전압이 입력되지 않은 경우에는, 이 저항 R1 내지 R20에 의한 저항 분할로 기준 전압을 생성해도 된다.

도 14는 소스 드라이버(5)의 출력단의 회로 구성의 일례를 도시하는 설명도이다. 이 도면에 도시한 바와 같이, 소스 드라이버(5)의 출력단에는, 소스 드라이버(5)의 내부 회로와 출력단자 O 사이에 연산 증폭기(92)가 구비되어 있으며, 연산 증폭기(92)와 출력단자 O 사이에, 다이오드 Da를 통해 아날로그 전원 VLS가 접속되고, 다이오드 Db를 통해 아날로그 전원의 접지 전위 AGND가 접속되어 있다. 소스 드라이버(5)의 내부 회로에 있어서 도 13에 도시한 계조 전압 중에서 화상 데이터에 있어서의 회소의 계조값에 따른 전압이 선택되고, 출력단의 연산 증폭기(92)에서 증폭되어 소스 버스 라인(32)에 출력된다.

도 15의 (a)는 본 실시 형태에 따른 액정 표시 장치(1)에 있어서의 각 회소(33)에 인가되는 전압 파형의 일례를 나타내는 설명도이다. 게이트 파형(VG)은 TFT(34)의 게이트 단자에 인가되는 전압, 소스 파형(VS)은 TFT(34)의 소스 단자에 인가되는 전압, 대향 전위는 대향 전극(36)에 인가되는 전압을 나타내고 있다. 이 도면에 나타낸 바와 같이, 본 실시 형태에서는, 게이트 단자에 인가되는 전압은 하이 레벨측이 28V, 로우 레벨측이 -14V로 설정되어 있다. 또한, 소스 단자에 인가되는 전압은, +극성의 경우의 최대값(VH1023)이 8V, -극성의 경우의 최소값(VL1023)이 -8V로 설정되어 있다. 또한, 대향 전압은 0V(GND 전위)로 설정되어 있다. 또한, 게이트 전원 회로(8), 소스 전원 회로(9) 및 로직 전원 회로(10)에 대한 입력 전압은 12V이며, 로직 전원 회로(10)의 출력 전압(로직 전압)은 3.3V이다.

이와 같이, 게이트 단자에 인가되는 하이 레벨측의 전압은, 소스 단자의 인가 전압에 관계 없이 TFT(34)를 온시킬 수 있도록, 소스 단자에 인가되는 전압의 최대값보다도 충분히 높게 설정되어 있다. 또한, 게이트 단자에 인가되는 로우 레벨측의 전압은, 소스 단자의 인가 전압에 관계없이 TFT(34)를 오프시킬 수 있도록, 소스 단자에 인가되는 전압의 최소값보다도 충분히 낮게 설정되어 있다. 이것에 의하여, 게이트 단자에 인가되는 전압이 하이 레벨인 경우에 TFT(34)가 온되어 소스 단자와 드레인 단자 사이에 전류가 흐르고, 회소 전극(35)의 전위가 소스 버스 라인(32)의 전위와 동등하게 되어 회소(33)에의 기입이 행해진다.

한편, 도 15의 (b)는 종래의 인가 전압의 설정예를 나타내는 설명도이며, 게이트 버스 라인(31) 및 소스 버스 라인(32)에 대한 인가 전압의 설정이 다른 것 이외에는 본 실시 형태에 따른 액정 표시 장치(1)와 대략 마찬가지의 구성의 액정 표시 장치에 대한 설정예를 상정한 것이다.

도 15의 (b)에 도시한 바와 같이, 종래의 인가 전압의 설정 방법에서는, 소스 단자에 인가되는 전압은, +극성의 경우의 최대값(VH1023)이 16V 정도로 설정되고, -극성의 경우의 최소값(VL1023)이 0V(GND 전위)로 설정되며, 대향 전압은 6V로 설정되어 있었다. 또한, 소스 단자에 인가되는 전압의 최대값과 대향 전압의 차(16V-6V=10V)와, 대향 전압과 소스 단자에 인가되는 전압의 최소값의 차(6V-0V=6V)가 다른 것은, 회소 전극에 충전을 행할 때의 GND에의 인입(feed-through)(GND에의 인입에 대하여는 후술함)의 영향을 고려하고 있기 때문이다.

즉, 종래의 액정 표시 장치에서는, 회소의 TFT에 있어서의 소스 단자에 대한 인가 전압의 최소값이 GND 전위로 설정되고, 대향 전압이 플러스의 값으로 설정되어 있으며, 회소의 소스 단자에 대한 인가 전압은, 당해 인가 전압의 극성을 +극성으로 하는 경우에도 -극성으로 하는 경우에도, 0V(GND 전위) 이상의 전압으로 설정되어 있었다. 이에 비하여, 본 실시 형태에 따른 액정 표시 장치(1)에서는, 회소(33)의 TFT(34)에 있어서의 소스 단자에 대한 인가 전압의 최소값을 GND 전위보다도 낮은 전압으로 설정하고, 대향 전압을 GND 전위로 설정하고 있다.

또한, 액정 표시 장치에서는, 일반적으로, 액정 패널 내의 부유 용량에 의하여, GND 전위에 대한 인입이 발생하기 때문에, 회소 전극에 대한 인가 전압은, +극성의 경우에도 -극성의 경우에도 GND측으로 어긋난다. 즉, GND에 대한 인입에 의하여, 인가 전압이 GND에 대하여 +극성의 경우에는 인가 전압이 내려가고, -극성의 경우에는 인가 전압이 올라간다. 이때, +극성의 경우와 -극성의 경우가, GND에 대한 인입의 특성이 어긋나 있으면, 동일한 계조값을 표시하는 경우이더라도 +극성의 회소와 -극성의 회소에서 회소에 인가되는 전하가 달라져 버려, 화면이 깜박거리며 보여져 버리는, 소위 플리커라고 불리는 현상이 발생하여 버린다.

이 때문에, 종래의 액정 표시 장치에서는, 이 부유 용량에 기인하는 인입의 영향을, 대향 전압을 조정함으로써 해소하고 있었다. 또한, 부유 용량은 액정 패널마다 다르기 때문에, 상기 조정은 액정 표시 장치 1대씩 개별적으로 행해지고 있었다.

이에 비하여, 본 실시 형태에 따른 액정 표시 장치(1)에서는, 대향 전압을0V(GND 전위)로 고정하고 있으므로, 상술한 계조용 DAC(3)에 있어서의 BANKA/B 메모리의 값을 액정 패널마다의 특성(액정 표시 장치(1)의 개체 특성)에 따라 재기입함으로써, 각 계조에 대응하는 전압값을 조정하여 상기 부유 용량에 기인하는 인입의 영향을 제거하고 있다.

도 16은 계조값에 대응하는 인가 전압의 조정의 모습을 나타내는 설명도이다. 계조용 DAC(3)에 있어서의 BANKA/B 메모리의 설정값을 조정함으로써, 이 설정값에 기초하여 소스 드라이버(5)에서 생성되는 계조 전압을 조정할 수 있다.

이상과 같이, 본 실시 형태에 따른 액정 표시 장치(1)는 회소(33)의 TFT(34)의 소스 단자에 인가되는 전위의 최소값이 접지(GND) 전위보다도 낮은 전위로 설정되어 있다. 이것에 의하여, 액정 표시 장치(1)의 전원이 오프되었을 때, 회소(33)에 축적된 전하를 방출하기 쉽게 할 수 있다.

즉, 액정 표시 장치(1)의 전원이 오프되면, 게이트 전원 회로(8), 소스 전원 회로(9) 및 로직 전원 회로(10)의 출력 전압은 접지에 대하여 전하가 방출되므로 0V로 된다. 또한, 대향 전압도 0V인 채로 된다.

한편, 소스 버스 라인(32)에는, 당해 소스 버스 라인(32)에 접속된 각 회소(33)의 전하가 누설되므로, 소스 버스 라인(32)의 전위는 그들 각 회소에 대한 기입 전압의 평균값에 대응하는 전위로 된다. 이 때문에, 도 15의 (b)에 나타낸 종래의 인가 전압의 설정 방법의 경우, 소스 버스 라인(32)의 전위는 약 8V로 된다. 이에 비하여, 본 실시 형태에 따른 액정 표시 장치(1)에서는, 통상 구동 시에 회소(33)의 TFT(34)의 소스 단자에 인가되는 전위의 최소값을 접지(GND) 전위보다도 낮은 전위로 설정하고 있으므로, 전원 오프 시의 소스 버스 라인(32)의 전위는 약 0V로 된다.

이로 인하여, 상술한 도 17에 나타낸 TFT에 있어서의 오프 누설 전류의 특성으로부터 밝혀진 바와 같이, 본 실시 형태와 같이 TFT(34)의 소스 단자에 인가되는 전위의 최소값을 접지 전위보다도 낮은 전위로 설정하여 둠으로써, 전원 오프 시의 TFT의 오프 누설 전류를 증대시켜, 회소(33)에 축적된 전하를 방출하기 쉽게 할 수 있다.

또한, 도 15의 (b)에 나타낸 종래의 인가 전압의 설정 방법의 경우, 전원 오프 시에는 대향 전극의 전위는 구동 시의 설정 전위(6V)로부터 접지 전위(0V)로 변화하므로, 각 회소에 차지되어 있는 전압은 그 변화분만큼 상승하고, 그만큼 회소로부터 방출할 필요가 있는 전하가 증대된다.

이에 비하여, 본 실시 형태에서는, 구동 시에 있어서의 대향 전극(36)의 전위를 접지 전위(0V)로 설정하고 있으므로, 액정 표시 장치(1)의 전원이 오프되더라도 대향 전극(36)의 전위는 변화하지 않는다. 따라서, 전원 오프 시에 회소(33)로부터 방출할 필요가 있는 전하를 종래보다도 저감시킬 수 있다.

또한, 구동 시에 있어서의 대향 전극(36)의 전위를 접지 전위(0V)로 설정함으로써, 회소 전극(35)으로부터 전하가 방출되기 쉽게 할 수 있다. 즉, 대향 전극(36)의 전위를 조정 가능한 구성으로 했을 경우, 대향 전극(36)이 접지 전위에 대하여 고저항으로 되어 대향 전극(36)의 전위가 안정되기 어렵게 되므로, 회소 전극(35)으로부터 전하가 방출되기 어려워진다. 이에 비하여, 구동 시에 있어서의 대향 전극(36)의 전위를 접지 전위(0V)로 설정함으로써, 대향 전극(36)의 전위를 안정시켜, 회소 전극(35)으로부터 전하가 방출되기 쉽게 할 수 있다.

또한, 종래의 액정 표시 장치에서는, 예를 들어 상술한 특허문헌 1과 같이, 전원 오프 시에 회소 전극으로부터 전하를 방출하기 위한 처리를 행하는 회로와, 당해 회로를 전원 공급이 차단된 상태에서도 구동할 수 있도록 하기 위한 콘덴서 등의 충전 수단을 설치할 필요가 있었다. 이에 비하여, 본 실시 형태에 따르면, 소스 전원 회로(9)에 로우 레벨측 전원 회로(9b)를 설치하는 것만으로, 상기 회로 및 상기 충전 수단을 설치하지 않더라도 전원 오프 시에 각 회소의 전하를 방출할 수 있다. 따라서, 액정 표시 장치(1)의 제조 비용을 저감시킬 수 있다.

단, 본 실시 형태에 따른 액정 표시 장치(1)에 있어서, 구동 시의 인가 전압을 상술한 바와 같이 설정함과 아울러, 상기 회로 및 상기 충전 수단을 설치하고, 전원 오프 시에 각 회소에 축적되는 전하를 저감시키기 위한 전위(접지 전위 또는 그에 가까운 전위)를 각 회소에 기입하는 처리를 행하도록 해도 된다.

또한, 본 실시 형태에서는, 대향 전극(36)의 전위를 접지 전위(0V)로 설정하는 구성에 대하여 설명했지만, 이것으로 한정되는 것은 아니며, 적어도 화상 데이터에 따라 소스 버스 라인(32)에 인가되는 전위의 최저값을 접지 전위보다도 낮게 설정하고, 최대값을 접지 전위보다도 높게 설정하여, 상기 최저값 및 상기 최대값에 따라 대향 전극(36)의 전위를 적절히 설정하면 된다.

또한, 본 실시 형태에서는, 액정 표시 장치(1)가 백라이트(30)로부터 출사되는 광을 사용하여 표시를 행하는 투과형의 액정 표시 장치인 경우에 대하여 설명했지만, 이것으로 한정되는 것은 아니다. 예를 들어, 외부로부터의 입사광을 반사시켜 표시광으로서 사용하는 반사형의 액정 표시 장치이어도 되고, 투과형의 액정 표시 장치의 기능과 반사형의 액정 표시 장치의 기능을 겸비한 반투과형의 액정 표시 장치이어도 된다.

또한, 본 실시 형태에서는, 회소 전극이 TFT 기판(21)에 구비되고, 대향 전극이 대향 기판(22)에 구비된 액정 표시 장치에 대하여 설명했지만, 이것으로 한정되지 않으며, 회소 전극 및 대향 전극 양쪽이 동일한 기판에 구비된 구성이어도 된다.

〔정리〕

본 발명의 실시 형태 1에 따른 액정 표시 장치는, 박막 트랜지스터를 포함하는 스위칭 소자를 갖는 회소를 복수 구비하고, 상기 박막 트랜지스터의 게이트 단자에 당해 박막 트랜지스터를 온시키기 위한 전위가 인가되어 있는 기간 중에 당해 박막 트랜지스터의 소스 단자에 화상 데이터에 따른 전위를 인가함으로써 당해 박막 트랜지스터에 대응하는 회소를 화상 데이터에 따라 구동하는 액정 표시 장치이며, 화상 데이터에 따라 상기 소스 단자에 인가되는 전위의 최소값이 접지 전위보다도 낮은 값으로 설정되어 있는 것을 특징으로 하고 있다.

상기 구성에 의하면, 화상 데이터에 따라 소스 단자에 인가되는 전위의 최소값이 접지 전위인 종래의 액정 표시 장치에 비하여, 액정 표시 장치의 전원이 오프되었을 때의 소스 단자의 전위를 접지 전위에 근접시킬 수 있다. 이것에 의하여, 전원 오프 시의 스위칭 소자의 오프 누설 전류를 증대시켜, 회소에 축적된 전하를 방출하기 쉽게 할 수 있다.

본 발명의 실시 형태 2에 따른 액정 표시 장치는, 실시 형태 1에 있어서, 상기 박막 트랜지스터는, 산화물 반도체를 포함하는 채널층을 갖고 있는 구성이다.

산화물 반도체를 포함하는 채널층을 구비한 박막 트랜지스터는 오프 누설 전류가 매우 적다는 특성을 갖고 있지만, 상기 구성에 의하면, 전원 오프 시의 스위칭 소자의 오프 누설 전류를 소스 단자에 인가되는 전위의 최소값이 접지 전위인 종래의 액정 표시 장치보다도 증대시켜, 회소에 축적된 전하를 방출하기 쉽게 할 수 있다.

본 발명의 실시 형태 3에 따른 액정 표시 장치는, 상기 실시 형태 1 또는 2에 있어서, 상기 회소는, 상기 박막 트랜지스터의 드레인 단자에 접속된 회소 전극과, 액정층을 개재하여 상기 회소 전극과 대향하도록 배치된 대향 전극을 구비하고, 상기 회소를 화상 데이터에 따라 구동할 때의 상기 대향 전극의 전위가 접지 전위로 설정되어 있는 구성이다.

상기 구성에 의하면, 구동 시에 있어서의 대향 전극의 전위가 접지 전위로 설정되어 있으므로, 액정 표시 장치의 전원이 오프되더라도 대향 전극의 전위는 변화하지 않는다. 이로 인하여, 대향 전극의 전위의 변화에 의하여 회소로부터 방출할 필요가 있는 전하가 증가하는 경우가 없으므로, 회소의 전하를 보다 방출하기 쉽게 할 수 있다. 또한, 대향 전극의 전위를 접지 전위로 안정시킬 수 있으므로, 대향 전극의 전위가 변동하는 경우에 비하여 회소의 전하를 보다 방출하기 쉽게 할 수 있다.

본 발명의 실시 형태 4에 따른 액정 표시 장치는, 상기 실시 형태 3에 있어서, 화상 데이터의 계조값과 당해 계조값에 대응하는 상기 소스 단자에 대한 인가 전위를 대응 지은 계조 기준 데이터를 기억한 기억부를 구비하고, 상기 계조 기준 데이터는, 당해 액정 표시 장치의 개체 특성에 따라 변경 가능한 구성이다.

상기 구성에 의하면, 액정 표시 장치마다의 개체 특성에 따라, 화상 데이터의 계조값에 대응하는 각 회소의 소스 단자에의 인가 전압을 조정할 수 있으므로, 플리커 등의 문제를 방지하여 표시 품위를 향상시킬 수 있다.

본 발명의 실시 형태 5에 따른 액정 표시 장치는, 상기 실시 형태 3 또는 4에 있어서, 복수의 게이트 버스 라인과, 상기 각 게이트 버스 라인과 교차하는 복수의 소스 버스 라인을 구비하고, 상기 회소는 상기 게이트 버스 라인과 상기 소스 버스 라인의 교차부마다 설치되며, 각 회소에 구비되는 박막 트랜지스터의 게이트 단자는 상기 게이트 버스 라인 중 어느 하나에 접속되고, 소스 단자는 상기 소스 버스 라인 중 어느 하나에 접속되어 있으며, 공통의 소스 버스 라인에 접속된 각 회소의 소스 단자에 인가되는 전위의 극성이, 당해 소스 버스 라인의 연신 방향을 따라 인접하는 1회소마다 또는 복수의 회소마다 반전하도록 설정되어 있는 구성이다.

상기 구성에 의하면, 전원 오프 시에 있어서의 소스 버스 라인의 전위는 당해 소스 버스 라인에 접속된 각 회소에 인가되는 전위의 평균값에 가까운 값으로 된다. 이로 인하여, 전원 오프 시에 있어서의 소스 버스 라인의 전위를 접지 전위에 보다 근접시킬 수 있으므로, 각 회소의 전하를 보다 방출하기 쉽게 할 수 있다.

본 발명의 일 실시 형태에 따른 액정 표시 장치의 구동 방법은, 박막 트랜지스터를 포함하는 스위칭 소자를 갖는 회소를 복수 구비하고, 상기 박막 트랜지스터의 게이트 단자에 당해 박막 트랜지스터를 온하기 위한 전위가 인가되어 있는 기간 중에 당해 박막 트랜지스터의 소스 단자에 화상 데이터에 따른 전위를 인가함으로써 당해 박막 트랜지스터에 대응하는 회소를 화상 데이터에 따라 구동하는 액정 표시 장치의 구동 방법이며, 화상 데이터에 따라 상기 소스 단자에 인가되는 전위의 최소값을 접지 전위보다도 낮은 값으로 설정하는 것을 특징으로 하고 있다.

상기 방법에 의하면, 화상 데이터에 따라 소스 단자에 인가되는 전위의 최소값이 접지 전위인 종래의 액정 표시 장치에 비하여, 액정 표시 장치의 전원이 오프되었을 때의 소스 단자의 전위를 접지 전위에 근접시킬 수 있다. 이것에 의하여, 전원 오프 시의 스위칭 소자의 오프 누설 전류를 증대시켜, 회소에 축적된 전하를 방출하기 쉽게 할 수 있다.

본 발명은 상술한 각 실시 형태로 한정되는 것은 아니며, 청구항에 나타낸 범위에서 다양한 변경이 가능하고, 다른 실시 형태에 각각 개시된 기술적 수단을 적절히 조합하여 얻어지는 실시 형태에 대하여도 본 발명의 기술적 범위에 포함된다. 또한, 각 실시 형태에 각각 개시된 기술적 수단을 조합함으로써, 새로운 기술적 특징을 형성할 수 있다.

본 발명은 액정 표시 장치에 적용할 수 있다. 또한, 스위칭 소자로서 오프 누설 전류가 적은 산화물 반도체 등을 포함하는 박막 트랜지스터를 사용한 액정 표시 장치에 특히 적절하게 적용할 수 있다.

1: 액정 표시 장치
2: 타이밍 컨트롤러
3: 계조용 DAC
4: 게이트 드라이버
5: 소스 드라이버
8: 게이트 전원 회로
8a: 하이 레벨측 전원 회로
8b: 로우 레벨측 전원 회로
9: 소스 전원 회로
9a: 하이 레벨측 전원 회로
9b: 로우 레벨측 전원 회로
10: 로직 전원 회로
20: 액정 패널
21: TFT 기판
22: 대향 기판
23: 스페이서
24: 액정층
25: 제1 편광판
26: 제2 편광판
30: 백라이트
31: 게이트 버스 라인
32: 소스 버스 라인
33: 회소
34: TFT
35: 회소 전극
36: 대향 전극
37: 액정 보조 용량
51: 계조 전위 생성 회로
91: 강압 컨버터
92: 연산 증폭기
D1, D2: 다이오드
I1, I2: 인버터
Ra, Rb: 저항
R1 내지 R20: 저항

Claims (6)

1. 박막 트랜지스터를 포함하는 스위칭 소자를 갖는 회소를 복수 구비하고, 상기 박막 트랜지스터의 게이트 단자에 당해 박막 트랜지스터를 온시키기 위한 전위가 인가되어 있는 기간 중에 당해 박막 트랜지스터의 소스 단자에 화상 데이터에 따른 전위를 인가함으로써 당해 박막 트랜지스터에 대응하는 회소를 화상 데이터에 따라 구동하는 액정 표시 장치로서,
   화상 데이터에 따라 상기 소스 단자에 인가되는 전위의 최소값이 접지 전위보다도 낮은 값으로 설정되어 있는 것을 특징으로 하는 액정 표시 장치.
2. 제1항에 있어서,
   상기 박막 트랜지스터는, 산화물 반도체를 포함하는 채널층을 갖고 있는 것을 특징으로 하는 액정 표시 장치.
3. 제1항에 있어서,
   상기 회소는, 상기 박막 트랜지스터의 드레인 단자에 접속된 회소 전극과, 액정층을 개재하여 상기 회소 전극과 대향하도록 배치된 대향 전극을 구비하고,
   상기 회소를 화상 데이터에 따라 구동할 때의 상기 대향 전극의 전위가 접지 전위로 설정되어 있는 것을 특징으로 하는 액정 표시 장치.
4. 제3항에 있어서,
   화상 데이터의 계조값과 당해 계조값에 대응하는 상기 소스 단자에 대한 인가 전위를 대응 지은 계조 기준 데이터를 기억한 기억부를 구비하고,
   상기 계조 기준 데이터는, 당해 액정 표시 장치의 개체 특성에 따라 변경 가능한 것을 특징으로 하는 액정 표시 장치.
5. 제3항에 있어서,
   복수의 게이트 버스 라인과, 상기 각 게이트 버스 라인과 교차하는 복수의 소스 버스 라인을 구비하고, 상기 회소는 상기 게이트 버스 라인과 상기 소스 버스 라인과의 교차부마다 설치되며, 각 회소에 구비되는 박막 트랜지스터의 게이트 단자는 상기 게이트 버스 라인 중 어느 하나에 접속되고, 소스 단자는 상기 소스 버스 라인 중 어느 하나에 접속되어 있으며,
   공통의 소스 버스 라인에 접속된 각 회소의 소스 단자에 인가되는 전위의 극성이, 당해 소스 버스 라인의 연신 방향을 따라 인접하는 1개 또는 복수의 회소마다 반전하도록 설정되어 있는 것을 특징으로 하는 액정 표시 장치.
6. 박막 트랜지스터를 포함하는 스위칭 소자를 갖는 회소를 복수 구비하고, 상기 박막 트랜지스터의 게이트 단자에 당해 박막 트랜지스터를 온시키기 위한 전위가 인가되어 있는 기간 중에 당해 박막 트랜지스터의 소스 단자에 화상 데이터에 따른 전위를 인가함으로써 당해 박막 트랜지스터에 대응하는 회소를 화상 데이터에 따라 구동하는 액정 표시 장치의 구동 방법으로서,
   화상 데이터에 따라 상기 소스 단자에 인가되는 전위의 최소값을 접지 전위보다도 낮은 값으로 설정하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.

Images