WO2012161022A1 - 表示装置、液晶表示装置、および駆動方法 - Google Patents

Abstract

　本発明の表示装置は、表示パネルの表示がオフされるとき、画素に電荷が残留しないようにすることを目的とする。本発明の表示装置（１）は、表示パネル（２）の表示がオフされるとき、複数の画素の各々に対し、画素に蓄えられた電荷を除去するための第1の電圧を印加するように表示パネル（２）を制御する表示終了時制御部（２０）を備える。

Description

表示装置、液晶表示装置、および駆動方法

　本発明は、表示装置、液晶表示装置、および駆動方法に関する。

　近年、液晶表示装置に代表される薄型、軽量、および低消費電力の表示装置が盛んに活用されている。こうした表示装置は、例えば携帯電話、スマートフォン、ＰＤＡ（携帯型情報端末）、電子ブック、ラップトップ型パーソナルコンピュータ等への搭載が顕著である。また、今後はより薄型の表示装置である電子ペーパーの開発および普及も急速に進むことが期待されている。

　このような表示装置においては、表示パネルの表示をオフしたとき、表示パネルが備える各画素の画素容量に蓄えられていた電荷は、自然放電により徐々に減少していくが、その速度が非常に遅いため、この電荷は長期間画素容量に残ったままとなる。

　特に、各画素にスイッチング素子として用いられるＴＦＴ（Thin Film Transistor）のオフ性能が高まってきており、それにつれ、各画素の自然放電量が少なくなり、電荷が画素容量に残ったままとなる期間は、より長期間化してきている。

　このように、画素容量に蓄えられていた電荷が長期間残ったままであると、焼き付きや、フリッカ等の表示の不具合が発生してしまう。また、画素に電圧がかかったままとなってしまうため、画素の寿命が低下し、表示パネルの信頼性が損なわれることとなる。

　このように、表示装置においては、画素容量に蓄えられていた電荷をいかに残さないかが課題となっており、これまでに、この課題を解決するための様々な技術が考案されている。

　例えば、下記特許文献１には、表示装置本体の電源スイッチをオフに操作したときに、ソースバスドライバの動作電源電圧が共通電位までゆっくりと立ち下がるのと略同時に、そのソースバスドライバの出力端子の電位が共通電位までゆっくりと立ち下がることから、このときに液晶表示素子の全てのＴＦＴを一斉にオンとし、各画素の表示電極を信号線駆動回路に電気的に接続することで、各画素容量に蓄積されていた電荷を放電する技術が開示されている。

日本国公開特許公報「特開平１０－２１４０６２号公報（公開日：１９９８年８月１１日）」

　しかしながら、上記特許文献１に開示された技術によると、各画素の電位はゆっくりと立ち下がるので、各画素の電位を短時間で共通電位にまで立ち下げることができず、各画素の電位が共通電位に立ち下がるまでの期間が長いため、焼き付き等の表示の不具合が生じてしまう。また、上記期間において再度表示装置本体の電源スイッチがオンにされると、各画素容量に電荷が残ったまま表示が再開されることとなるので、フリッカ等の表示の不具合が生じてしまう。

　本発明は、前記の問題に鑑みてなされたものであり、その目的は、表示パネルによる表示をオフしたときにその表示パネルの各画素に蓄えられている電荷を効率的に放電することができる表示装置および駆動方法を提供することにある。

　本発明に係る表示装置は、上述した課題を解決するため、複数の画素、複数のゲート信号ライン、および複数のソース信号ラインを有する表示パネルと、前記複数の画素の各々の共通電極に対し、共通電圧を供給する共通電極駆動回路と、前記複数のゲート信号ラインを順次選択して走査する走査線駆動回路と、選択されたゲート信号ライン上の複数の画素の各々に対し、前記複数のソース信号ラインからソース信号を供給する信号線駆動回路と、前記表示パネルの表示がオフされるとき、前記複数の画素の各々の画素電極に対し、画素に蓄えられた電荷を開放するための第１の電圧を印加するように制御する表示終了時制御手段とを備えることを特徴とする。

　本表示装置によれば、各画素の画素電極の電圧レベルを、画素に蓄えられた電荷を開放するための第１の電圧まで短時間で遷移させることができる。すなわち、表示パネルの各画素に蓄えられている電荷を短時間で放電することができるので、焼き付きや、フリッカ等の表示の不具合を生じさせることなく、表示パネルによる表示をオフすることができる。

　また、本発明に係る液晶表示装置は、上記のいずれかに記載の表示装置を備えたことを特徴とする。

　本液晶表示装置によれば、上記表示装置と同様の効果を奏する液晶表示装置を提供することができる。

　また、本発明に係る駆動方法は、複数の画素、複数のゲート信号ライン、および複数のソース信号ラインを有する表示パネルと、前記複数の画素の各々の共通電極に対し、共通電圧を供給する共通電極駆動回路と、前記複数のゲート信号ラインを順次選択して走査する走査線駆動回路と、選択されたゲート信号ライン上の複数の画素の各々に対し、前記複数のソース信号ラインからソース信号を供給する信号線駆動回路とを備えた表示装置の駆動方法であって、前記表示パネルの表示がオフされるとき、前記複数の画素の各々の画素電極に対し、画素に蓄えられた電荷を開放するための第１の電圧を印加するように制御する表示終了時制御工程を含んだことを特徴とする。

　本駆動方法によれば、当該駆動方法を表示装置の駆動方法として採用することにより、上記表示装置と同様の効果を奏する表示装置を提供することができる。

　本発明に係る表示装置、液晶表示装置、およびその駆動方法によれば、表示パネルによる表示をオフしたときにその表示パネルの各画素に蓄えられている電荷を効率的に放電することができるという効果を奏する。

実施形態１に係る表示装置の構成例を示す図である。 表示パネルが備える画素の構成を示す図である。 実施形態１に係る表示装置による表示終了時動作における各種電圧値を示す。 実施形態２に係る表示装置による表示終了時動作における各種電圧値を示す。 実施形態３に係る表示装置による表示終了時動作における各種電圧値を示す。 実施形態４に係る表示装置による表示終了時動作における各種電圧値を示す。 実施形態５に係る表示装置１による表示終了時動作における各種電圧値を示す。 表示パネルの表示がオフされるタイミングを検出する構成を加えた表示装置の第１の構成例を示す図である。 表示パネルの表示がオフされるタイミングを検出する構成を加えた表示装置の第２の構成例を示す図である。 走査線駆動回路において入出力される各種信号波形を示す図である。 表示装置が備える信号線駆動回路の構成例を示す図である。 ソース出力アンプ回路制御部から、電圧制御回路に供給される、各種制御信号の波形を示す図である。 正負電源システムにおける、アンプ電源電圧範囲およびアンプ出力範囲の一例を示す図である。 片側電源システムにおける、アンプ電源電圧範囲およびアンプ出力範囲の一例を示す図である。 正負電源システムにおける、アンプ電源電圧範囲およびアンプ出力範囲の他の一例を示す図である。 Ｃｇｄによるドレイン電位の引き込みを説明するための図である。 各種ＴＦＴの特性を示す図である。

　本発明に係る実施形態について、図面を参照して以下に説明する。

　（実施形態１）
　まず、本発明の実施形態１について説明する。

　（表示装置の構成）
　はじめに、図１を参照して、実施形態１に係る表示装置１の構成例について説明する。図１は、実施形態１に係る表示装置１の構成例を示す図である。図１に示すように、表示装置１は、表示パネル２、走査線駆動回路４、信号線駆動回路６、共通電極駆動回路８、タイミングコントローラ１０、および電源生成回路１２を備えている。

　実施形態１では、表示装置１としてアクティブマトリクス型の液晶表示装置を採用している。したがって、実施形態１の表示パネル２は、アクティブマトリクス型の液晶表示パネルであり、上記したその他の構成要素は、液晶表示パネルを駆動するためのものである。

　表示パネル２は、複数の画素、複数のゲート信号ラインＧ、および複数のソース信号ラインＳを備えている。

　複数の画素は、格子状に配置されている。

　複数のゲート信号ラインＧは、画素列方向（画素列に沿った方向）に並べて設けられている。複数のゲート信号ラインＧの各々は、複数の画素のうちの対応する画素行に接続されている。

　複数のソース信号ラインＳは、画素行方向（画素行に沿った方向）に並べて設けられており、いずれも複数のゲート信号ラインＧの各々と直交している。複数のソース信号ラインＳの各々は、複数の画素のうちの対応する画素列に接続されている。

　以降の説明では、ｎ行目（ｎは任意の整数）の画素行に接続されているゲート信号ラインＧを、Ｇ（ｎ）と示す。例えば、Ｇ（ｎ）を１０行目の画素行に接続されているゲート信号ラインＧとした場合、Ｇ（ｎ＋１），Ｇ（ｎ＋２），Ｇ（ｎ＋３）は、それぞれ１１行目，１２行目，１３行目の画素行に接続されているゲート信号ラインＧを示す。

　また、以降の説明では、ｉ列目（ｉは任意の整数）の画素列を接続するソース信号ラインＳを、Ｓ（ｉ）と示す。例えば、Ｓ（ｉ）を１０列目の画素を接続するソース信号ラインＳとした場合、Ｓ（ｉ＋１），Ｓ（ｉ＋２），Ｓ（ｉ＋３）は、それぞれ１１列目，１２列目，１３列目の画素列を接続するソース信号ラインＳを示す。

　走査線駆動回路４は、複数のゲート信号ラインＧを順次選択して走査する。具体的には、走査線駆動回路４は、複数のゲート信号ラインＧを順次選択し、選択したゲート信号ラインＧに対して、当該ゲート信号ラインＧ上の各画素に備えられたスイッチング素子（ＴＦＴ）をオンに切り換えるためのオン電圧を供給する。

　信号線駆動回路６は、ゲート信号ラインＧが選択されている間、そのゲート信号ラインＧ上の各画素に対して、対応するソース信号ラインＳから、ソース信号を供給する。具体的に説明すると、信号線駆動回路６は、入力された映像信号に基づいて、選択されたゲート信号ラインＧ上の各画素に出力すべき電圧の値を算出し、その値の電圧をソース出力アンプから各ソース信号ラインＳに向けて出力する。その結果、選択されたゲート信号ラインＧ上にある各画素に対してソース信号が供給され、ソース信号が書き込まれることとなる。

　共通電極駆動回路８は、複数の画素の各々に設けられている共通電極に対し、当該共通電極を駆動するための所定の共通電圧を供給する。

　タイミングコントローラ１０には、外部（図１に示す例では、システム側コントロール部）から映像信号が入力される。ここでいう映像信号とは、クロック信号、同期信号、映像データ信号を含んでいる。そして、タイミングコントローラ１０は、各駆動回路が同期して動作するための基準となる信号を各駆動回路に対して出力する。例えば、タイミングコントローラ１０は、走査線駆動回路４に対して、ゲートスタートパルス信号、ゲートクロック信号ＧＣＫ、およびゲート出力制御信号ＧＯＥを供給する。また、タイミングコントローラ１０は、信号線駆動回路６に対しては、ソーススタートパルス信号、ソースラッチストローブ信号、およびソースクロック信号を出力する。

　走査線駆動回路４は、ゲートスタートパルス信号受け取ると、複数のゲート信号ラインＧの操作を開始する。そして、走査線駆動回路４は、ゲートクロック信号ＧＣＫおよびゲート出力制御信号ＧＯＥに従って、各ゲート信号ラインＧに対して、順次オン電圧を供給していく。

　信号線駆動回路６は、ソーススタートパルス信号を基に、入力された各画素の画像データをソースクロック信号に従ってレジスタに蓄え、次のソースラッチストローブ信号に従って、各ソース信号ラインＳに対し、画像データに応じたソース信号を供給する。

　電源生成回路１２は、表示装置１内の各回路が動作するために必要な電圧であるＶｄｄ、Ｖｄｄ２、Ｖｃｃ、Ｖｇｈ、およびＶｇｌを生成する。そして、Ｖｃｃ、Ｖｇｈ、Ｖｇｌを走査線駆動回路４に供給し、ＶｄｄおよびＶｃｃを信号線駆動回路６に供給し、Ｖｃｃをタイミングコントローラ１０に供給し、Ｖｄｄ２を共通電極駆動回路８に供給する。

　（表示終了時制御部２０）
　ここで、実施形態１の表示装置１は、表示終了時制御部２０をさらに備えている。例えば、図１に示す例では、表示装置１には、タイミングコントローラ１０の１つの機能として、表示終了時制御部２０が設けられている。

　この表示終了時制御部２０は、表示装置１による表示終了時動作を制御する。この表示終了時動作とは、表示パネル２の表示がオフされるとき、表示パネル２上の複数の画素の各々の画素電極に対し、第１の電圧が印加されるように、表示装置１の各部を制御するというものである。

　第１の電圧とは、画素に蓄えられた電荷を開放するために、画素電極に印加する電圧である。例えば、第１の電圧には、画素に蓄えられたより多くの電荷をより短時間で開放するための電圧として、少なくとも通常駆動時にノーマリー状態を表示するための電圧よりもグランド電圧ＧＮＤ（０Ｖ）により近い電圧とすることが好ましく、グランド電圧ＧＮＤ（０Ｖ）とすることが最も好ましい。

　例えば、通常駆動時にノーマリー状態を表示するための電圧としては共通電圧よりも±０．５～１．０Ｖ程度の電圧が採用される。

　したがって、第１の電圧としては、グランド電圧ＧＮＤよりも±０～±０．５Ｖとすることが好ましく、グランド電圧ＧＮＤ（０Ｖ）とすることが最も好ましい。

　実施形態１の表示装置１においては、第１の電圧として、グランド電圧ＧＮＤ（０Ｖ）が採用されている。

　但し、画素電極の電圧レベルの変動や、共通電圧の電圧レベルの変動等を考慮して、グランド電圧ＧＮＤから意図的にこの変動分を増加または減少させた電圧を、第１の電圧とすることもある。

　以下、表示装置１が行う表示終了時動作の具体例について説明する。

　（画素の構成）
　まず、表示パネル２が備える画素の構成について説明する。図２は、表示パネル２が備える画素の構成を示す図である。図２では、表示パネル２が備える複数の画素のうち、２つの画素（画素（ｉ，ｎ）および画素（ｉ＋１，ｎ））の構成を示している。画素（ｉ，ｎ）は、ソース信号ラインＳ（ｉ）およびゲート信号ラインＧ（ｎ）に接続された画素を示す。画素（ｉ＋１，ｎ）は、ソース信号ラインＳ（ｉ＋１）およびゲート信号ラインＧ（ｎ）に接続された画素を示す。なお、表示パネル２が備えるその他の画素についても、これらの画素と同様の構成である。

　図２に示すように、画素は、スイッチング素子としてのＴＦＴ２００を備えている。ＴＦＴ２００のゲート電極は、対応するゲート信号ラインＧに接続されている。また、ＴＦＴ２００のソース電極は、対応するソース信号ラインＳに接続されている。そして、ＴＦＴ２００のドレイン電極は、液晶容量Ｃｌｃおよび保持容量Ｃｃｓに接続されている。

　この画素に対して画素データが書き込まれる際には、まず、ＴＦＴ２００のゲート電極に対して、ゲート信号ラインＧからオン電圧が供給される。これにより、ＴＦＴ２００はオン状態に切り換えられる。

　そして、ＴＦＴ２００がオン状態のときに、対応するソース信号ラインＳから、ソース信号が供給されると、このソース信号は、ＴＦＴ２００のドレイン電極から、液晶容量Ｃｌｃの画素電極および保持容量Ｃｃｓへ供給される。

　このように、液晶容量Ｃｌｃの画素電極へソース信号が供給されることにより、当該画素においては、液晶容量Ｃｌｃの画素電極と共通電極との間に封入されている液晶の配列方向が供給されたソース信号の電圧レベルと共通電極に供給された電圧レベルの差分に応じて変化し、この差分に応じた画像が表示されることとなる。

　また、保持容量Ｃｃｓへソース信号が供給されることにより、保持容量Ｃｃｓにはこのソース信号の電圧に応じた電荷が蓄えられる。そして、保持容量Ｃｃｓに蓄えられた電荷により、当該画素は、ある程度の期間、画像を表示した状態を維持することができる。

　特に、実施形態１の表示装置１においては、ＴＦＴ２００として、いわゆる酸化物半導体を採用している。この酸化物半導体は、オフ状態のときのリーク電流が殆ど生じない、というオフ特性が非常に優れたものである。これにより、液晶容量Ｃｌｃおよび保持容量Ｃｃｓに蓄えられた電荷は、この電荷を開放する等といった何らかの制御を行わない限り、より長時間、液晶容量Ｃｌｃおよび保持容量Ｃｃｓに保持されることとなる。

　（表示終了時動作）
　続いて、実施形態１に係る表示装置１による表示終了時動作について説明する。図３は、実施形態１に係る表示装置１による表示終了時動作における各種電圧値を示す。

　図３において、図３（ａ）は、図２に示した２つのソース信号ラインＳ（ソース信号ラインＳ（ｉ）および（ｉ＋１））の各々の電圧値を示す。

　また、図３（ｂ）は、図２に示した２つの画素（画素（ｉ，ｎ）および画素（ｉ＋１，ｎ））の各々のＴＦＴのドレイン電極の電圧値を示す。

　また、図３（ｃ）は、複数の画素の各々の共通電極に印加される共通電圧の電圧値を示す。

　また、図３（ｄ）は、図２に示した２つのゲート信号ラインＧ（ゲート信号ラインＧ（ｎ）および（ｎ＋１））の各々の電圧値を示す。

　また、図３において、タイミングｔ１は、表示パネル２の表示がオフに切り換えられたタイミングを示す。

　（表示パネルの表示がオン状態のとき）
　表示パネルの表示がオン状態のとき、各ゲート信号ラインＧが順次選択され、ゲート信号ラインＧが順次選択される毎に、各ソース信号ラインＳに対して、ソース信号の電圧が印加される。

　実施形態１の信号線駆動回路６は、電圧レベルが共通電圧よりも＋側となるソース信号（第１のソース信号。以下、「ソース信号（＋）と示す。」）を供給するソース出力アンプ（第１のソース出力アンプ）と、電圧レベルが共通電圧よりも－側となるソース信号（第２のソース信号。以下、「ソース信号（－）と示す。」）を供給するソース出力アンプ（第２のソース出力アンプ）との双方を備えている。

　これにより、実施形態１の信号線駆動回路６は、あるソース信号ラインＳに対するソース信号（＋）の供給と、他のソース信号ラインＳに対するソース信号（－）の供給とを、並行して行うことが可能となっている。

　例えば、図３（ａ）では、ソース信号ラインＳ（ｉ）に対するソース信号の供給と、ソース信号ラインＳ（ｉ＋１）に対するソース信号の供給とが、並行して行われることが示されている。

　ここで、各ソース信号ラインＳに対して供給される電圧の極性（正負）は、所定期間毎に、交互に切り換えられる。

　例えば、図３（ａ）では、ソース信号ラインＳ（ｉ）に対して供給される電圧、およびソース信号ラインＳ（ｉ＋１）に対して供給される電圧の各々の極性（正負）が、１水平走査期間毎（すなわち、ゲート信号ラインＧの選択が切り換えられる毎）に、交互に切り換えられることが示されている。

　このように、表示パネル２の表示がオン状態のとき、信号線駆動回路６は、１水平走査期間毎に、各ソース信号ラインＳに対して、ソース信号を供給する。これにより、表示パネル２が備える各画素に対してソース信号が書き込まれ、表示パネル２が画像を表示することとなる。

　ここで、各画素においては、この画素に書き込まれたソース信号の電圧レベルに応じた電荷が、図２に示した液晶容量Ｃｌｃおよび保持容量Ｃｃｓによって、そのフレーム期間の間保持される。

　例えば、図３（ｂ）では、画素（ｉ，ｎ）および画素（ｉ＋１，ｎ）の各々において、これらの画素に書き込まれたソース信号の電圧レベルに応じた電荷が、継続して保持されることが示されている。

　これにより、各画素は、そのフレーム期間、画像を表示した状態を維持することができるようになっている。

　なお、図３（ｃ）に示すように、実施形態１の表示装置１においては、共通電圧ＣＯＭの電圧レベルは、Ｃｇｄ（図２参照）による引き込みを考慮し、グランド電圧ＧＮＤよりも僅かに－側となっている。

　また、ソース信号（＋）の電圧レベルは、グランド電圧ＧＮＤよりも＋側に設定されており、ソース信号（－）の電圧レベルは、グランド電圧ＧＮＤよりも－側に設定されている。

　すなわち、実施形態１の表示装置１は、正負電源システムを採用しており、ソース信号（＋）を供給するソース出力アンプの耐圧設計範囲は、グランド電圧ＧＮＤよりも＋側に設定されており、ソース信号（－）を供給するソース出力アンプの耐圧設計範囲は、グランド電圧ＧＮＤよりも－側に設定されている。

　（表示パネルの表示がオフに切り換えられたとき）
　タイミングｔ１において、表示パネル２の表示がオフに切り換えられると、表示終了時制御部２０の制御により、表示装置１は、以下の表示終了時動作（１）～（３）を行う。

　（１）図３（ｄ）に示すように、全てのゲート信号ラインＧに対して一斉にオン電圧が印加される。これにより、表示パネル２が備える全ての画素のＴＦＴがオン状態となる。

　（２）各ソース信号ラインＳに対して、グランド電圧ＧＮＤが印加される。これにより、図３（ａ）に示すように、各ソース信号ラインＳの電圧レベルは、グランド電圧ＧＮＤに向かって徐々に遷移し、タイミングｔ２において、グランド電圧ＧＮＤとなる。

　（３）これに応じて、図３（ｂ）に示すように、表示パネル２が備える各画素のドレイン電極の電圧レベル（すなわち、画素電極の電圧レベル）は、グランド電圧ＧＮＤに向かって徐々に遷移し、タイミングｔ２において、グランド電圧ＧＮＤとなる。

　このとき、表示パネル２が備える全ての画素のＴＦＴがオン状態となっていることから、あるソース信号ラインＳに対してグランド電圧ＧＮＤが印加されると、そのソース信号ラインＳに接続されている全ての画素のドレイン電極の電圧レベル（すなわち、画素電極の電圧レベル）が、グランド電圧ＧＮＤに向かって徐々に遷移し、タイミングｔ２において、グランド電圧ＧＮＤとなる。

　なお、上記（３）以降、表示装置１は、いずれのゲート信号ラインＧに対してもオフ電圧を印加しない。すなわち、表示パネル２上の全ての画素のＴＦＴをオフに切り換えない。

　ＴＦＴをオフに切り換えるときには、ゲート信号ラインＧの電圧変化に応じ、寄生容量Ｃｇｄ（図２参照）に起因したＴＦＴのドレイン電極の電圧レベルに変動（いわゆる、Ｃｇｄによる引き込み）が生じる。

　これにより、画素電極の電圧レベルと、共通電極の電圧レベルとに電位差が生じていない場合であっても、上記変動により、表示不具合等の原因となる上記電位差が生じてしまうこととなる。

　そこで、実施形態１の表示装置１は、表示パネル２上の全ての画素のＴＦＴをオフに切り換えないこととしたので、上記電位差が生じてしまうことがない。

　（効果）
　以上のように、実施形態１の表示装置１は、表示パネル２の表示がオフに切り換えられると、表示パネル２が備える各画素の画素電極に対してグランド電圧ＧＮＤを印加することとした。

　これにより、各画素の画素電極の電圧レベルをグランド電圧ＧＮＤまで短時間で遷移させることができる。すなわち、表示パネル２の各画素に蓄えられている電荷を短時間で放電することができるので、焼き付きや、フリッカ等の表示の不具合を生じさせることなく、表示パネル２による表示をオフすることができる。

　（実施形態２）
　次に、本発明の実施形態２について説明する。実施形態１では、表示パネル２の表示がオフに切り換えられると、表示パネル２が備える各画素の画素電極に対してグランド電圧ＧＮＤを印加することとした。

　この実施形態２では、表示パネル２の表示がオフに切り換えられると、表示パネル２が備える各画素の画素電極に対してグランド電圧ＧＮＤを印加するだけでなく、表示パネル２が備える各画素の共通電極に対してもグランド電圧ＧＮＤを印加する例を説明する。なお、実施形態２の表示装置１において、以下に説明する以外の点は、実施形態１の表示装置１の構成と同様であるため、説明を省略する。

　（表示終了時動作）
　以下、図４を参照して、実施形態２に係る表示装置１による表示終了時動作について説明する。図４は、実施形態２に係る表示装置１による表示終了時動作における各種電圧値を示す。

　図４において、図４（ａ）は、図２に示した２つのソース信号ラインＳ（ソース信号ラインＳ（ｉ）および（ｉ＋１））の各々の電圧値を示す。

　また、図４（ｂ）は、図２に示した２つの画素（画素（ｉ，ｎ）および画素（ｉ＋１，ｎ））の各々のＴＦＴのドレイン電極の電圧値を示す。

　また、図４（ｃ）は、複数の画素の各々の共通電極に印加される共通電圧の電圧値を示す。

　また、図４（ｄ）は、図２に示した２つのゲート信号ラインＧ（ゲート信号ラインＧ（ｎ）および（ｎ＋１））の各々の電圧値を示す。

　また、図４において、タイミングｔ１は、表示パネル２の表示がオフに切り換えられたタイミングを示す。

　（表示パネルの表示がオフに切り換えられたとき）
　この実施形態２の表示装置１は、タイミングｔ１において、表示パネル２の表示がオフに切り換えられると、表示終了時制御部２０の制御により、以下の表示終了時動作（１）～（４）を行う。

　（１）図４（ｄ）に示すように、全てのゲート信号ラインＧに対して一斉にオン電圧が印加される。これにより、表示パネル２が備える全ての画素のＴＦＴがオン状態となる。これにより、後の処理において、一のソース信号ラインＳに対する電圧の印加により、このソース信号ラインＳに接続された複数の画素に対して同時に電圧を印加することができるので、処理時間を短縮することができるようになっている。

　（２）各ソース信号ラインＳに対して、グランド電圧ＧＮＤが印加される。これにより、図４（ａ）に示すように、各ソース信号ラインＳの電圧レベルは、グランド電圧ＧＮＤに向かって徐々に遷移し、タイミングｔ２において、グランド電圧ＧＮＤとなる。

　（３）これに応じて、図４（ｂ）に示すように、表示パネル２が備える各画素のドレイン電極の電圧レベル（すなわち、画素電極の電圧レベル）は、グランド電圧ＧＮＤに向かって徐々に遷移し、タイミングｔ２において、グランド電圧ＧＮＤとなる。

　このとき、表示パネル２が備える全ての画素のＴＦＴがオン状態となっていることから、あるソース信号ラインＳに対してグランド電圧ＧＮＤが印加されると、そのソース信号ラインＳに接続されている全ての画素のドレイン電極の電圧レベル（すなわち、画素電極の電圧レベル）が、グランド電圧ＧＮＤに向かって徐々に遷移し、タイミングｔ２において、グランド電圧ＧＮＤとなる。

　（４）表示パネル２が備える全ての画素の共通電極に対して、グランド電圧ＧＮＤが印加される。これにより、図４（ｃ）に示すように、各ソース信号ラインＳの電圧レベルは、グランド電圧ＧＮＤに向かって徐々に遷移し、タイミングｔ２までに、グランド電圧ＧＮＤとなる。

　（効果）
　以上のように、実施形態２の表示装置１は、表示パネル２の表示がオフに切り換えられると、表示パネル２が備える各画素の画素電極および共通電極の各々に対してグランド電圧ＧＮＤを印加することとした。

　これにより、各画素の画素電極および共通電極の各々の電圧レベルをグランド電圧ＧＮＤまで短時間で遷移させることができるだけでなく、表示残りの原因となる各画素の画素電極と共通電極との電位差をより少なくすることができるので、表示残りを生じさせることなく、また、焼き付きや、フリッカ等の表示の不具合をより生じさせることなく、表示パネル２による表示をオフすることができる。

　（実施形態３）
　次に、本発明の実施形態３について説明する。実施形態１および２では、表示パネル２の表示がオフに切り換えられると、表示パネル２が備える各画素の画素電極に対してグランド電圧ＧＮＤを印加することとした。

　この実施形態３では、表示パネル２の表示がオフに切り換えられると、表示パネル２が備える各画素の画素電極に対して共通電圧を印加した後に、グランド電圧ＧＮＤを印加する例を説明する。なお、実施形態３の表示装置１において、以下に説明する以外の点は、実施形態１の表示装置１の構成と同様であるため、説明を省略する。

　（表示終了時動作）
　以下、図５を参照して、実施形態３に係る表示装置１による表示終了時動作について説明する。図５は、実施形態３に係る表示装置１による表示終了時動作における各種電圧値を示す。

　図５において、図５（ａ）は、図２に示した２つのソース信号ラインＳ（ソース信号ラインＳ（ｉ）および（ｉ＋１））の各々の電圧値を示す。

　また、図５（ｂ）は、図２に示した２つの画素（画素（ｉ，ｎ）および画素（ｉ＋１，ｎ））の各々のＴＦＴのドレイン電極の電圧値、および、複数の画素の各々の共通電極に印加される共通電圧の電圧値を示す。

　また、図５（ｃ）は、図２に示した２つのゲート信号ラインＧ（ゲート信号ラインＧ（ｎ）および（ｎ＋１））の各々の電圧値を示す。

　また、図５において、タイミングｔ１は、表示パネル２の表示がオフに切り換えられたタイミングを示す。

　（表示パネルの表示がオン状態のとき）
　表示パネルの表示がオン状態のとき、各ゲート信号ラインＧが順次選択され、ゲート信号ラインＧが順次選択される毎に、各ソース信号ラインＳに対して、ソース信号の電圧が印加される。

　実施形態３では、片側電源システムを採用しており、共通電圧、ソース信号（＋）の電圧レベル、およびソース信号（－）の電圧レベルのいずれも、グランド電圧ＧＮＤよりも＋側に設定されている。

　すなわち、ソース信号（＋）を供給するソース出力アンプの耐圧設計範囲、およびソース信号（－）を供給するソース出力アンプの耐圧設計範囲は、いずれも、グランド電圧ＧＮＤよりも＋側に設定されている。

　例えば、図５（ａ）では、ソース信号ラインＳ（ｉ）に対するソース信号の供給と、ソース信号ラインＳ（ｉ＋１）に対するソース信号の供給とが、並行して行われることが示されているが、これらソース信号のいずれの電圧レベルも、グランド電圧ＧＮＤよりも＋側に設定されていることが示されている。

　また、図５（ｂ）では、共通電圧、画素（ｉ，ｎ）の電圧レベル、および画素（ｉ＋１，ｎ）の電圧レベルのいずれも、グランド電圧ＧＮＤよりも＋側に設定されていることが示されている。

　（表示パネルの表示がオフに切り換えられたとき）
　この実施形態３の表示装置１は、タイミングｔ１において、表示パネル２の表示がオフに切り換えられると、表示終了時制御部２０の制御により、以下の表示終了時動作（１）～（６）を行う。

　（１）図５（ｃ）に示すように、全てのゲート信号ラインＧに対して一斉にオン電圧が印加される。これにより、表示パネル２が備える全ての画素のＴＦＴがオン状態となる。

　（２）各ソース信号ラインＳに対して、共通電圧ＣＯＭが印加される。これにより、図５（ａ）に示すように、各ソース信号ラインＳの電圧レベルは、共通電圧ＣＯＭに向かって徐々に遷移し、タイミングｔ２において、共通電圧ＣＯＭとなる。

　（３）これに応じて、図５（ｂ）に示すように、表示パネル２が備える各画素のドレイン電極の電圧レベル（すなわち、画素電極の電圧レベル）は、共通電圧ＣＯＭに向かって徐々に遷移し、タイミングｔ２において、共通電圧ＣＯＭとなる。

　すなわち、タイミングｔ２において、表示パネル２が備える各画素における、画素電極の電圧レベルと共通電極の電極レベルとの電位差が解消されることとなる。

　このとき、表示パネル２が備える全ての画素のＴＦＴがオン状態となっていることから、あるソース信号ラインＳに対して共通電圧ＣＯＭが印加されると、そのソース信号ラインＳに接続されている全ての画素のドレイン電極の電圧レベル（すなわち、画素電極の電圧レベル）が、共通電圧ＣＯＭに向かって徐々に遷移し、タイミングｔ２において、共通電圧ＣＯＭとなる。

　（４）タイミングｔ２においては、各ソース信号ラインＳに対して、グランド電圧ＧＮＤが印加される。これにより、図５（ａ）に示すように、各ソース信号ラインＳの電圧レベルは、グランド電圧ＧＮＤに向かって徐々に遷移し、タイミングｔ３において、グランド電圧ＧＮＤとなる。

　（５）これに応じて、図５（ｂ）に示すように、表示パネル２が備える各画素のドレイン電極の電圧レベル（すなわち、画素電極の電圧レベル）は、グランド電圧ＧＮＤに向かって徐々に遷移し、タイミングｔ３において、グランド電圧ＧＮＤとなる。

　（６）上記（４）と同時に、表示パネル２が備える全ての画素の共通電極に対して、グランド電圧ＧＮＤが印加される。これにより、図５（ａ）および（ｂ）に示すように、表示パネル２が備える全ての画素の共通電極は、グランド電圧ＧＮＤに向かって徐々に遷移し、タイミングｔ３において、グランド電圧ＧＮＤとなる。

　（効果）
　以上のように、実施形態３の表示装置１は、表示パネル２の表示がオフに切り換えられると、表示パネル２が備える各画素の画素電極に対して共通電圧を印加した後に、表示パネル２が備える各画素の画素電極および共通電極の各々に対してグランド電圧ＧＮＤを印加することとした。

　これにより、表示残りの原因となる各画素の画素電極と共通電極との電位差をより短時間で解消しつつ、各画素の画素電極および共通電極の各々の電圧レベルをグランド電圧ＧＮＤまで短時間で遷移させることができるので、表示残りを生じさせることなく、また、焼き付きや、フリッカ等の表示の不具合をより生じさせることなく、表示パネル２による表示をオフすることができる。

　（実施形態４）
　次に、本発明の実施形態４について説明する。実施形態３では、表示パネル２の表示がオフに切り換えられると、表示パネル２が備える各画素の画素電極に対して共通電圧を印加した後に、グランド電圧ＧＮＤを印加することとした。

　この実施形態４では、表示パネル２の表示がオフに切り換えられると、表示パネル２が備える各画素の画素電極に対して第２の電圧を印加した後に、グランド電圧ＧＮＤを印加する例を説明する。

　上記第２の電圧とは、通常駆動時にノーマリー状態を表示するために、画素電極に印加する電圧である。例えば、第２の電圧には、共通電圧よりも±０．５～１．０Ｖ程度の電圧が採用される。

　なお、実施形態４の表示装置１において、以下に説明する以外の点は、実施形態３の表示装置１の構成と同様であるため、説明を省略する。

　（表示終了時動作）
　以下、図６を参照して、実施形態４に係る表示装置１による表示終了時動作について説明する。図６は、実施形態４に係る表示装置１による表示終了時動作における各種電圧値を示す。

　図６において、図６（ａ）は、図２に示した２つのソース信号ラインＳ（ソース信号ラインＳ（ｉ）および（ｉ＋１））の各々の電圧値を示す。

　また、図６（ｂ）は、図２に示した２つの画素（画素（ｉ，ｎ）および画素（ｉ＋１，ｎ））の各々のＴＦＴのドレイン電極の電圧値、および、複数の画素の各々の共通電極に印加される共通電圧の電圧値を示す。

　また、図６（ｃ）は、図２に示した２つのゲート信号ラインＧ（ゲート信号ラインＧ（ｎ）および（ｎ＋１））の各々の電圧値を示す。

　また、図６において、タイミングｔ１は、表示パネル２の表示がオフに切り換えられたタイミングを示す。

　（表示パネルの表示がオフに切り換えられたとき）
　この実施形態４の表示装置１は、タイミングｔ１において、表示パネル２の表示がオフに切り換えられると、表示終了時制御部２０の制御により、以下の表示終了時動作（１）～（６）を行う。

　（１）図６（ｃ）に示すように、全てのゲート信号ラインＧに対して一斉にオン電圧が印加される。これにより、表示パネル２が備える全ての画素のＴＦＴがオン状態となる。

　（２）各ソース信号ラインＳに対して、通常駆動時にノーマリー状態を表示するための第２の電圧が印加される。これにより、図６（ａ）に示すように、各ソース信号ラインＳの電圧レベルは、第２の電圧に向かって徐々に遷移し、タイミングｔ２において、第２の電圧となる。

　（３）これに応じて、図６（ｂ）に示すように、表示パネル２が備える各画素のドレイン電極の電圧レベル（すなわち、画素電極の電圧レベル）は、第２の電圧に向かって徐々に遷移し、タイミングｔ２において、第２の電圧となる。

　すなわち、タイミングｔ２において、表示パネル２が備える各画素は、ノーマリー状態を表示することとなる。

　このとき、表示パネル２が備える全ての画素のＴＦＴがオン状態となっていることから、あるソース信号ラインＳに対して第２の電圧が印加されると、そのソース信号ラインＳに接続されている全ての画素のドレイン電極の電圧レベル（すなわち、画素電極の電圧レベル）が、第２の電圧に向かって徐々に遷移し、タイミングｔ２において、第２の電圧となる。

　（４）タイミングｔ２においては、各ソース信号ラインＳに対して、グランド電圧ＧＮＤが印加される。これにより、図６（ａ）に示すように、各ソース信号ラインＳの電圧レベルは、グランド電圧ＧＮＤに向かって徐々に遷移し、タイミングｔ３において、グランド電圧ＧＮＤとなる。

　（５）これに応じて、図６（ｂ）に示すように、表示パネル２が備える各画素のドレイン電極の電圧レベル（すなわち、画素電極の電圧レベル）は、グランド電圧ＧＮＤに向かって徐々に遷移し、タイミングｔ３において、グランド電圧ＧＮＤとなる。

　（６）上記（４）と同時に、表示パネル２が備える全ての画素の共通電極に対して、グランド電圧ＧＮＤが印加される。これにより、図６（ａ）および（ｂ）に示すように、表示パネル２が備える全ての画素の共通電極は、グランド電圧ＧＮＤに向かって徐々に遷移し、タイミングｔ３において、グランド電圧ＧＮＤとなる。

　（効果）
　以上のように、実施形態４の表示装置１は、表示パネル２の表示がオフに切り換えられると、表示パネル２が備える各画素の画素電極に対して第２の電圧を印加した後に、表示パネル２が備える各画素の画素電極および共通電極の各々に対してグランド電圧ＧＮＤを印加することとした。

　これにより、全ての画素に対してより短時間でノーマリー状態を表示させつつ、各画素の画素電極および共通電極の各々の電圧レベルをグランド電圧ＧＮＤまで短時間で遷移させることができるので、表示残りを生じさせることなく、また、焼き付きや、フリッカ等の表示の不具合をより生じさせることなく、表示パネル２による表示をオフすることができる。

　（実施形態５）
　次に、本発明の実施形態５について説明する。実施形態１～４では、表示パネル２の表示がオフに切り換えられたとき、各ゲート信号ラインＧを一斉にオンすることとした。

　この実施形態５では、通常の駆動時のように、表示パネル２の表示がオフに切り換えられたとき、各ゲート信号ラインＧを順次走査し、ゲート信号ラインＧの選択が切り換えられる毎に、ゲート信号がラインＧに接続されている画素の各々に対し、グランド電圧ＧＮＤを印加する例を説明する。

　なお、実施形態５の表示装置１において、以下に説明する以外の点は、実施形態１の表示装置１の構成と同様であるため、説明を省略する。

　（表示終了時動作）
　以下、図７を参照して、実施形態５に係る表示装置１による表示終了時動作について説明する。図７は、実施形態５に係る表示装置１による表示終了時動作における各種電圧値を示す。

　図７において、図７（ａ）は、図２に示した２つのソース信号ラインＳ（ソース信号ラインＳ（ｉ）および（ｉ＋１））の各々の電圧値を示す。

　また、図７（ｂ）は、図２に示した２つの画素（画素（ｉ，ｎ）および画素（ｉ＋１，ｎ））の各々のＴＦＴのドレイン電極の電圧値を示す。

　また、図７（ｃ）は、複数の画素の各々の共通電極に印加される共通電圧の電圧値を示す。

　また、図７（ｄ）は、表示装置１が備える各ゲート信号ラインＧ（ゲート信号ラインＧ（ｎ）～（Ｎ））の各々の電圧値を示す。

　また、図７において、タイミングｔ１は、表示パネル２の表示がオフに切り換えられたタイミングを示す。

　（表示パネルの表示がオフに切り換えられたとき）
　タイミングｔ１において、表示パネル２の表示がオフに切り換えられると、表示終了時制御部２０の制御により、表示装置１は、図７（ｄ）に示すように、全てのゲート信号ラインＧに対して順次オン電圧が印加される。これにより、表示パネル２が備える全ての画素のＴＦＴが、ゲート信号ラインＧ毎に順次オン状態となる。

　そして、表示装置１は、オン状態とされたゲート信号ラインＧが切り換えられる毎に、以下の表示終了時動作（１）および（２）を行う。

　（１）各ソース信号ラインＳに対して、グランド電圧ＧＮＤが印加される。これにより、図７（ａ）に示すように、各ソース信号ラインＳの電圧レベルは、グランド電圧ＧＮＤに向かって徐々に遷移し、タイミングｔ２において、グランド電圧ＧＮＤとなる。

　（２）これに応じて、図７（ｂ）に示すように、オン状態となっているゲート信号ラインＧに接続された全ての画素のドレイン電極の電圧レベル（すなわち、画素電極の電圧レベル）は、グランド電圧ＧＮＤに向かって徐々に遷移し、タイミングｔ２において、グランド電圧ＧＮＤとなる。

　表示装置１は、ゲート信号ラインＧが切り換えられる毎に、上記（１）および（２）を行うことで、全ての画素の画素電極の電圧レベルをグランド電圧ＧＮＤとする。

　なお、全ての画素がグランド電圧ＧＮＤに遷移するまで、共通電圧ＣＯＭは変化させない。これは、ゲート信号ラインＧをオフに切り換えたとき、Ｃｇｄ（図２参照）の引き込みに起因するゲート信号ラインＧの電圧変化により、画素電極の電圧レベルと、共通電極の電圧レベルとに電位差が生じてしまうことを防止するためである。

　なお、ゲート信号ラインＧをオンにする期間は、少なくともそのゲート信号ラインＧに接続された全ての画素の画素電極の電圧レベルをグランド電圧ＧＮＤとすることが可能であれば、通常駆動時よりも短くしても良い。

　（効果）
　以上のように、実施形態５の表示装置１は、表示パネル２の表示がオフに切り換えられると、各ゲート信号ラインＧを順次オンにしつつ、表示パネル２が備える各画素の画素電極に対してグランド電圧ＧＮＤを印加することとした。

　これにより、各ゲート信号ラインＧを一斉にオン状態にしなくとも、各画素の画素電極の電圧レベルをグランド電圧ＧＮＤまで短時間で遷移させることができる。すなわち、表示パネル２の各画素に蓄えられている電荷を短時間で放電することができるので、焼き付きや、フリッカ等の表示の不具合を生じさせることなく、表示パネル２による表示をオフすることができる。

　（バックライトの消灯タイミング）
　以上、実施形態１～５について説明したが、各実施形態において、表示終了時制御部２０は、表示パネル２の表示がオフされるとき、複数の画素の各々の画素電極に対しグランド電圧ＧＮＤが印加され、複数の画素の各々の画素電極の電圧レベルがグランド電圧ＧＮＤへ遷移した後、表示パネル２のバックライトを消灯するよう制御しても良い。

　すなわち、表示終了時制御部２０は、複数の画素の各々の画素電極の電圧レベルがグランド電圧ＧＮＤへ遷移するまでは、表示パネル２のバックライトを消灯しないよう制御しても良い。

　一般的な画素においては、光が照射されていると、光が照射されていないときよりも、そのドレイン電極の電圧レベルの変動量が多くなる傾向がある。

　そこで、各画素電極の電圧レベルがグランド電圧ＧＮＤへ遷移するまで光を照射することで、各画素電極の電圧レベルがグランド電圧ＧＮＤへ遷移するまでに係る時間をより短くすることができる。

　（具体的な制御方法）
　以下、各実施形態で説明した、表示終了時制御部２０による制御の具体例について説明する。

　各実施形態の表示終了時制御部２０は、走査線駆動回路４、信号線駆動回路６、および共通電極駆動回路８を制御することにより、これまでに説明した表示装置１による表示終了時動作を実現する。

　具体的には、表示終了時制御部２０は、信号線駆動回路６に対し、所定の指示信号（所定電圧出力指示信号）を送信することにより、各ソース信号ラインＳに対する所定の電圧（第１の電圧、第２の電圧、共通電圧、グランド電圧等）の印加を指示する。

　また、表示終了時制御部２０は、走査線駆動回路４に対し、所定の指示信号（所定電圧出力指示信号）を送信することにより、各ゲート信号ラインＧに対する所定の電圧（オン電圧、オフ電圧）の印加を指示する。

　また、表示終了時制御部２０は、共通電極駆動回路８に対し、所定の指示信号（所定電圧出力指示信号）を送信することにより、複数の画素の各々の共通電極に対する所定の電圧（共通電圧、グランド電圧等）の印加を指示する。

　（表示終了時動作の開始タイミング）
　ここで、表示装置１が表示終了時動作を開始するタイミングについて説明する。

　既に説明したとおり、表示装置１は、表示終了時制御部２０の制御により、表示パネル２の表示がオフされるとき、表示終了時動作を開始する。

　このため、表示終了時制御部２０は、表示パネル２の表示がオフされるタイミングを判断する必要がある。例えば、表示終了時制御部２０は、以下の方法により、表示パネル２の表示がオフされるタイミングを判断する。

　ここで、図８および図９を参照して、表示パネル２の表示がオフされるタイミングを検出する構成例を説明する。

　（第１の構成例）
　図８は、表示パネル２の表示がオフされるタイミングを検出する構成を加えた表示装置１の第１の構成例を示す図である。

　図８に示すように、第１の構成例では、表示終了時制御部２０は、図８の矢印８０２に示すように、表示パネル２の表示のオフを通知するための通知信号を外部（図８に示す例では、システム側コントロール部）から受信すると、表示パネル２の表示がオフされると判断する。

　この場合、通知信号は、ＳＰＩ等によるコマンドによって、表示終了時制御部２０へ送信されても良く、この通知信号の入力端子を表示終了時制御部２０に設け、この入力端子から、そのＨｉｇｈ／Ｌｏｗ信号によって制御するようにしても良い。

　（第２の判断方法）
　一方、図９は、表示パネル２の表示がオフされるタイミングを検出する構成を加えた表示装置１の第２の構成例を示す図である。

　図９に示すように、第２の構成例では、表示装置１は、外部（図９に示す例では、システム側コントロール部）から当該表示装置に対して供給される電源電圧が所定の閾値よりも低くなったことを検出する電源低下検出回路９００を備えている。

　表示終了時制御部２０は、電源低下検出回路９００によって上記電源電圧が所定の閾値よりも低くなったことを検出されると、表示パネル２の表示がオフされると判断する。

　具体的には、電源低下検出回路９００は、比較器９０２を備えている。比較器９０２のプラス入力端子は、当該表示装置に対して供給される電源電圧Ｖｉの供給線上に接続されている。すなわち、比較器９０２のプラス入力端子には、電源電圧の供給線上において検出された電源電圧Ｖｉが入力される。

　一方、比較器９０２のマイナス入力端子には、基準電圧Ｖｒｅｆが入力される。この基準電圧Ｖｒｅｆとしては、その電圧以下になると表示パネル２の表示がオフされるような電圧値が設定されている。

　この構成により、比較器９０２は、電源電圧Ｖｉが基準電圧Ｖｒｅｆよりも高い限りは、Ｈｉレベルの制御信号を出力する。そして、比較器９０２は、電源電圧Ｖｉが基準電圧Ｖｒｅｆよりも低くなったタイミングで、出力する制御信号を、Ｈｉレベルの制御信号からＬｏｗレベルの制御信号へ切り換える。

　表示終了時制御部２０は、この比較器９０２から受け取った制御信号がＨｉレベル制御信号からＬｏｗレベルの制御信号へ切り換えられたタイミングを、表示パネル２の表示がオフされるタイミングであると判断する。

　（ゲート信号ラインＧに対するオン電圧の印加方法）
　実施形態１～４において、表示終了時制御部２０は、表示パネル２の表示がオフされるとき、全てのゲート信号ラインＧに対して一斉にオン電圧が印加されるように、走査線駆動回路４を制御することについて説明した。

　以下、図１０を参照して、その制御方法の具体例について説明する。図１０は、走査線駆動回路４において入出力される各種信号波形を示す図である。

　各実施形態の走査線駆動回路４は、ＸＡＯ入力端子が設けられている。通常、表示終了時制御部２０は、このＸＡＯ入力端子に対し、Ｈｉ信号を供給する。

　そして、表示パネル２の表示がオフされるとき、表示終了時制御部２０は、このＸＡＯ入力端子に対し、Ｌｏｗ信号を供給する。

　走査線駆動回路４は、ＸＡＯ入力端子にＬｏｗ信号が供給されている間、全てのゲート信号ラインＧに対して、オン電圧を印加する。

　例えば、図１０に示す例では、表示パネル２の表示がオフされるタイミングｔ１において、ＸＡＯ入力端子への入力信号が、ＨｉレベルからＬｏｗレベルへ切り換えられている。そして、図１０では、この切り換えに応じて、走査線駆動回路４が、全てのゲート信号ラインＧに対して、オン電圧を印加することが示されている。

　さらに、図１０に示す例では、タイミングｔ２において、ＸＡＯ入力端子への入力信号が、ＬｏｗレベルからＨｉレベルへ切り換えられている。そして、図１０では、この切り換えに応じて、走査線駆動回路４が、全てのゲート信号ラインＧに対して、オン電圧の印加を終了することが示されている。

　（ソース信号ラインＳに対するグランド電圧の印加方法）
　以下、ソース信号ラインＳに対するグランド電圧の印加方法について具体的に説明する。図１１は、表示装置１が備える信号線駆動回路６の構成例を示す図である。

　図１１に示すように、信号線駆動回路６は、ソース出力アンプ回路１１００およびソース出力アンプ回路制御部１１２０を備えている。ソース出力アンプ回路１１００は、電圧制御回路１１００、ソース出力アンプ１１０２、およびソース出力アンプ１１０４を有している。

　ソース出力アンプ１１０２は、ソース信号ラインＳに対して、ソース信号（＋）を供給する。ソース出力アンプ１１０４は、ソース信号ラインＳに対して、ソース信号（－）を供給する。

　電圧制御回路１１１０は、ソース出力アンプ１１０２およびソース出力アンプ１１０４と、ソース信号ラインＳとの間に設けられている。電圧制御回路１１１０は、スイッチＳ１，Ｓ２，Ｓ３，Ｓ４を備えている。

　スイッチＳ１は、ソース出力アンプ１１０２とソース信号ラインＳとの間に設けられている。スイッチＳ２は、ソース出力アンプ１１０４とソース信号ラインＳとの間に設けられている。スイッチＳ３およびＳ４は、グランドとソース信号ラインＳとの間に設けられている。

　電圧制御回路１１１０は、これらスイッチのオン／オフを制御することにより、ソース信号ラインＳの接続先を、ソース出力アンプ１１０２およびソース出力アンプ１１０４と、グランドとの間で切り換える。

　これにより、電圧制御回路１１１０は、ソース信号ラインＳに対して供給する電圧（ソース出力電圧）を、通常のソース信号に応じた電圧とグランド電圧とで切り換える。

　具体的には、電圧制御回路１１１０は、通常、スイッチＳ１またはＳ２をオン状態とすることにより、ソース信号ラインＳに対し、ソース出力アンプ１１０２またはソース出力アンプ１１０４を接続し、通常のソース信号に応じた電圧を供給する。

　そして、電圧制御回路１１１０は、表示パネル２の表示をオフするときには、スイッチＳ３およびＳ４をオン状態とすることにより、ソース信号ラインＳに対し、グランドを接続し、グランド電圧を供給するのである。

　このような電圧制御回路１１１０の動作は、ソース出力アンプ回路制御部１１２０によって制御される。

　図１２は、ソース出力アンプ回路制御部１１２０から、電圧制御回路１１１０に供給される、各種制御信号の波形を示す図である。

　図１２に示すように、通常、ソース出力アンプ回路制御部１１２０は、電圧制御回路１１１０に対し、スイッチＳ１をオン（Ｏｐｅｎ）に切り換える制御信号と、スイッチＳ２をオンに切り換える制御信号とを、交互に供給する。

　同時に、ソース出力アンプ回路制御部１１２０は、電圧制御回路１１１０に対し、スイッチＳ３およびＳ４のそれぞれをオフ（Ｓｈｏｒｔ）状態としておく制御信号を供給する。

　これにより、ソース信号ラインＳに対し、ソース出力アンプ１１０２とソース出力アンプ１１０４とが交互に接続され、ソース出力アンプ１１０２とソース出力アンプ１１０４とから、通常のソース信号が交互に供給されることとなる。

　一方、図１２のタイミングｔ１は、表示終了時制御部２０から所定電圧出力指示信号が供給され、表示パネル２の表示をオフするタイミングである。このタイミングｔ１において、ソース出力アンプ回路制御部１１２０は、電圧制御回路１１１０に対し、スイッチＳ３およびＳ４のそれぞれをオンに切り換える制御信号を供給する。

　同時に、ソース出力アンプ回路制御部１１２０は、電圧制御回路１１１０に対し、スイッチＳ１およびＳ２のそれぞれをオフ状態としておく制御信号を供給する。

　これにより、ソース信号ラインＳに対し、グランドがソース出力アンプ１１０２とソース接続され、グランド電圧が供給されることとなる。

　以下、各実施形態の表示装置１が採用している電源システムについて説明する。

　（正負電源システム）
　実施形態１，２，５の表示装置１は、いわゆる正負電源システムを採用している。この正負電源システムとは、グランド電圧（０Ｖ）よりも、＋側の電圧範囲でソース信号（＋）を供給するソース出力アンプと、－側の電圧範囲でソース信号（－）を供給するソース出力アンプとの２つのソース出力アンプにより、各ソース信号を供給する電源システムである。

　図１３は、正負電源システムにおける、アンプ電源電圧範囲およびアンプ出力範囲の一例を示す図である。

　図１３に示す例では、ソース信号（＋）を供給するソース出力アンプについては、そのアンプ電源電圧範囲をＶｄｄ１（６Ｖ）～ＧＮＤ（０Ｖ）としており、そのアンプ出力範囲をソースＨｉｇｈ出力（最高出力値：５Ｖ）～ＧＮＤ（０Ｖ）としている。

　一方、ソース信号（＋）を供給するソース出力アンプについては、そのアンプ電源電圧範囲をＧＮＤ（０Ｖ）～Ｖｄｄ２（－６Ｖ）～ＧＮＤ（０Ｖ）としており、そのアンプ出力範囲をＧＮＤ（０Ｖ）～ソースＬｏｗ出力（最低出力値：－５Ｖ）としている。

　すなわち、センター値（ソースセンター）はグランド電圧ＧＮＤ（０Ｖ）となるが、Ｃｇｄによるセンター値（ソースセンター）の引き込みを考慮し、共通電圧ＣＯＭがセンター値（グランド電圧（０Ｖ））よりも僅かに－側に設定されている。

　なお、Ｃｇｄによる引き込み量はモジュール毎に異なるため、共通電圧ＣＯＭは、図示されているモジュール個別の調整範囲内で調整されることとなる。

　（片側電源システム）
　一方、実施形態３および４の表示装置１は、いわゆる片側電源システムを採用している。この片側電源システムとは、グランド電圧（０Ｖ）よりも、＋側の電圧範囲または－側の電圧範囲のいずれか一方の電圧範囲で、ソース信号（＋）およびソース信号（－）の双方を供給する１つのソース出力アンプにより、各ソース信号を供給する電源システムである。

　図１４は、片側電源システムにおける、アンプ電源電圧範囲およびアンプ出力範囲の一例を示す図である。

　図１４では、ソース信号（＋）およびソース信号（－）の双方を供給するソース出力アンプのアンプ電源電圧範囲およびアンプ出力範囲が示されている。

　この例では、アンプ電源電圧範囲をＶｄｄ（１２Ｖ）～ＧＮＤ（０Ｖ）とし、アンプ出力範囲をソースＨｉｇｈ出力（最高出力値：１１Ｖ）～ソースＬｏｗ出力（最低出力値：１Ｖ）としている。

　すなわち、センター値（ソースセンター）は６Ｖとなるが、Ｃｇｄによるセンター値（ソースセンター）の引き込みを考慮し、共通電圧ＣＯＭがセンター値（６Ｖ）よりも僅かに－側に設定されている。

　この場合も、Ｃｇｄによる引き込み量はモジュール毎に異なるため、共通電圧ＣＯＭは、図示されているモジュール個別の調整範囲内で調整されることとなる。

　（正負電源システムの他の構成例）
　図１５は、正負電源システムにおける、アンプ電源電圧範囲およびアンプ出力範囲の他の一例を示す図である。

　上記したとおり、実施形態１，２，５の表示装置１は、図１３に例示した、共通電圧ＣＯＭがセンター値（０Ｖ）よりも僅かに－側に設定されている正負電源システムを採用している。

　ここで、実施形態１，２，５の表示装置１において、図１５に示すような、共通電圧ＣＯＭとグランド電圧ＧＮＤとが略等しく０Ｖに設定されている正負電源システムを採用しても良い。

　これにより、表示パネル２の表示がオフに切り換えられたとき、既に共通電圧ＣＯＭがグランド電圧ＧＮＤとなっているので、共通電圧ＣＯＭをグランド電圧ＧＮＤまで遷移させるといった動作を行う必要なく、各画素の画素電極の各々の電圧レベルを、最も電荷が開放された状態となるグランド電圧ＧＮＤおよび共通電圧ＣＯＭまで遷移させて揃えることができる。

　（Ｃｇｄによる引き込みの具体的説明）
　以下、Ｃｇｄによるドレイン電位の引き込みについて具体的に説明する。図１６は、Ｃｇｄによるドレイン電位の引き込みを説明するための図である。

　図１６に示すように、表示装置１の画素（ｉ，ｎ）に設けられたＴＦＴ２００のドレイン電極の電位レベルは、トランジスタ素子２００を介してソース信号ラインＳ（ｉ）から供給されるソース信号に応じた電圧で充電される。その後、ゲート信号ラインＧ（ｎ）のオン電圧Ｖｇｈからオフ電圧Ｖｇｌへの電圧変化に伴って、ＴＦＴ２００のドレイン電極の電位レベルは、Ｃｇｄ寄生容量を介して変化する。

　上記変化は、正極性および負極性のいずれにおいても、Ｖｇｌ側に引き込まれるため、正負極性のセンター値（ソースセンター）がずれることとなる。したがって、共通電圧ＣＯＭの調整が必要となる。

　上記ドレイン電極が、Ｃｇｄによって受ける変動量（引き込み量）ΔＶｇｄは、下記数式（１）によって算出される。

　ΔＶｇｄ＝（Ｃｇｄ／ΣＣ）×ΔＶｇ・・・数式（１）
　上記数式（１）において、ΣＣは、Ｃｌｓ＋Ｃｃｓ＋Ｃｇｄ＋Ｃｓｄ１＋Ｃｓｄ２と略等しく、ΔＶｇはＶｇｈ－Ｖｇｌの絶対値と等しい。

　Ｃｌｃはドレイン電極と共通電極間の液晶容量であり、Ｃｃｓは、ドレイン電極とＣＳ電極間の保持容量であり、Ｃｓｄ１はドレイン電極～ソース信号ラインＳ（ｉ）間の寄生容量であり、Ｃｓｄ２はドレイン電極～ソース信号ラインＳ（ｉ＋１）間の寄生容量であり、Ｃｇｄはドレイン電極～ゲート信号ラインＧ（ｎ）間の寄生容量である。

　そして、ソース信号ラインＳ（ｉ）から供給された信号電圧Ｖｓの最高値をＶｓｈとし、最低値をＶｓｌとすると、信号電圧Ｖｓの最高値における変動後のドレイン電位（引き込み後の電圧）は、Ｖｓｈ－ΔＶｇｄとなり、信号電圧Ｖｓの最低値における変動後のドレイン電位（引き込み後の電圧）は、Ｖｓｌ－ΔＶｇｄとなる。

　そして、ドレイン電極のセンター値の変動後の電圧（引き込み後の電圧）は、信号電圧Ｖｓの最高値における変動後の電圧（引き込み後の電圧）と信号電圧Ｖｓの最低値における変動後の電圧（引き込み後の電圧）との平均値{（Ｖｓｈ－ΔＶｇｄ）＋（Ｖｓｌ－ΔＶｇｄ）}／２であり、（Ｖｓｈ＋Ｖｓｌ）／２－ΔＶｇｄとなる。

　各実施形態の表示装置１においては、ＴＦＴとして、その半導体層にいわゆる酸化物半導体を用いたＴＦＴを採用している。この酸化物半導体には、例えばＩＧＺＯ（ＩｎＧａＺｎＯｘ）が含まれる。このように、各実施形態の表示装置１においては、ＴＦＴとして、その半導体層にいわゆる酸化物半導体を用いたＴＦＴを採用することが好ましい。以下、その優位性について説明する。

　（ＴＦＴ特性）
　図１７は、各種ＴＦＴの特性を示す。この図１７では、酸化物半導体を用いたＴＦＴ、ａ－Ｓｉ（amorphous silicon）を用いたＴＦＴ、およびＬＴＰＳ（Low Temperature Poly Silicon）を用いたＴＦＴの各々の特性を示す。

　図１７において、横軸（Ｖｇｈ）は、上記各ＴＦＴにおいてゲートに供給されるオン電圧の電圧値を示し、縦軸（Ｉｄ）は、上記各ＴＦＴにおけるソース－ドレイン間の電流量を示す。

　特に、図中において「ＴＦＴ－ｏｎ」と示されているタイミングは、オン電圧の電圧値に応じてオン状態となるタイミングを示し、図中において「ＴＦＴ－ｏｆｆ」と示されているタイミングは、オン電圧の電圧値に応じてオフ状態となるタイミングを示す。

　図１７に示すように、酸化物半導体を用いたＴＦＴは、ａ－Ｓｉを用いたＴＦＴよりも、オン状態の時の電流量（すなわち、電子移動度）が高い。

　図示は省略するが、具体的には、ａ－Ｓｉを用いたＴＦＴは、そのＴＦＴ－ｏｎ時のＩｄ電流が１ｕＡであるのに対し、酸化物半導体を用いたＴＦＴは、そのＴＦＴ－ｏｎ時のＩｄ電流が２０～５０ｕＡ程度である。

　このことから、酸化物半導体を用いたＴＦＴは、ａ－Ｓｉを用いたＴＦＴよりも、オン状態の時の電子移動度が２０～５０倍程度高く、オン特性が非常に優れていることが分かる。

　既に説明したとおり、各実施形態の表示装置１においては、ＴＦＴとして、その半導体層にいわゆる酸化物半導体を用いたＴＦＴを採用している。

　これにより、各実施形態の表示装置１は、各画素のＴＦＴのオン特性が非常に優れたものとなる。そのため、各画素に対してデータを書き込む際の電子移動量を増大し、該書き込みにかかる時間をより短時間化することができる。したがって、各画素の画素電極の電圧レベルを、画素に蓄えられた電荷を開放するための第１の電圧までより短時間で遷移させることができる。すなわち、表示パネルの各画素に蓄えられている電荷をより短時間で放電することができる。

　（変形例）
　以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

　（まとめ）
　以上のように、本発明に係る表示装置は、複数の画素、複数のゲート信号ライン、および複数のソース信号ラインを有する表示パネルと、前記複数の画素の各々の共通電極に対し、共通電圧を供給する共通電極駆動回路と、前記複数のゲート信号ラインを順次選択して走査する走査線駆動回路と、選択されたゲート信号ライン上の複数の画素の各々に対し、前記複数のソース信号ラインからソース信号を供給する信号線駆動回路と、前記表示パネルの表示がオフされるとき、前記複数の画素の各々の画素電極に対し、画素に蓄えられた電荷を開放するための第１の電圧を印加するように制御する表示終了時制御手段とを備えることを特徴とする。

　本表示装置によれば、各画素の画素電極の電圧レベルを、画素に蓄えられた電荷を開放するための第１の電圧まで短時間で遷移させることができる。すなわち、表示パネルの各画素に蓄えられている電荷を短時間で放電することができるので、焼き付きや、フリッカ等の表示の不具合を生じさせることなく、表示パネルによる表示をオフすることができる。

　上記表示装置において、前記表示終了時制御手段は、前記表示パネルの表示がオフされるとき、前記複数の画素の各々の画素電極および前記複数の画素の各々の共通電極に対し、前記第１の電圧を印加するように制御することが好ましい。

　この構成によれば、各画素の画素電極および共通電極の各々の電圧レベルを第１の電圧まで短時間で遷移させることができるだけでなく、表示残りの原因となる各画素の画素電極と共通電極との電位差をより少なくすることができるので、表示残りを生じさせることなく、また、焼き付きや、フリッカ等の表示の不具合をより生じさせることなく、表示パネルによる表示をオフすることができる。

　また、上記表示装置において、前記表示終了時制御手段は、前記表示パネルの表示がオフされるとき、前記複数の画素の各々の画素電極に対し、前記共通電圧を印加するように制御した後、前記複数の画素の各々の画素電極および前記複数の画素の各々の共通電極に対し、前記第１の電圧を印加するように制御することが好ましい。

　この構成によれば、表示残りの原因となる各画素の画素電極と共通電極との電位差をより短時間で解消しつつ、各画素の画素電極および共通電極の各々の電圧レベルを第１の電圧まで短時間で遷移させることができるので、表示残りを生じさせることなく、また、焼き付きや、フリッカ等の表示の不具合をより生じさせることなく、表示パネルによる表示をオフすることができる。

　また、上記表示装置において、前記表示終了時制御手段は、前記表示パネルの表示がオフされるとき、前記複数の画素の各々の画素電極に対し、通常駆動時にノーマリー状態を表示するための第２の電圧を印加するように制御した後、前記複数の画素の各々の画素電極および前記複数の画素の各々の共通電極に対し、前記第１の電圧を印加するように制御することが好ましい。

　この構成によれば、全ての画素に対してより短時間でノーマリー状態を表示させつつ、各画素の画素電極および共通電極の各々の電圧レベルを第１の電圧まで短時間で遷移させることができるので、表示残りを生じさせることなく、また、焼き付きや、フリッカ等の表示の不具合をより生じさせることなく、表示パネルによる表示をオフすることができる。

　また、上記表示装置において、前記表示終了時制御手段は、前記表示パネルの表示がオフされるとき、前記信号線駆動回路および前記共通電極駆動回路に対して所定の指示信号を送信することにより、前記信号線駆動回路から、前記複数の画素の各々の画素電極に対し、前記第１の電圧を印加するように制御し、前記共通電極駆動回路から、前記複数の画素の各々の共通電極に対し、前記第１の電圧を印加するように制御することが好ましい。

　この構成によれば、前記信号線駆動回路および前記共通電極駆動回路に対して所定の指示信号を送信するだけといった簡単な構成で、本発明に係る表示装置の動作を実現することができる。したがって、従来の表示装置に対し、前記信号線駆動回路および前記共通電極駆動回路に対して所定の指示信号を送信する表示終了時制御手段を設けるだけといった簡単な改良を加えるだけで、本発明に係る表示装置の動作を実現することができる。

　また、上記表示装置において、当該表示装置に対して供給される電源電圧が所定の閾値よりも低くなったことを検出する検出手段をさらに備え、前記表示終了時制御手段は、前記検出手段によって前記電源電圧が前記所定の閾値よりも低くなったことが検出されると、前記表示パネルの表示がオフされると判断することが好ましい。

　この構成によれば、電源電圧が所定の閾値よりも低くなったときという、より適切なタイミングで、本発明に係る表示装置の動作を行うことができる。特に、携帯端末等においてバッテリーが外れたときなど、予期せぬ電源電圧の低下が生じた場合であっても、このタイミングを適切に判断し、本発明に係る表示装置の動作を行うことができる。

　また、上記表示装置において、前記表示終了時制御手段は、表示パネルの表示をオフするための指示信号を外部から受信すると、前記表示パネルの表示がオフされると判断することが好ましい。

　この構成によれば、外部から受信した指示信号に基づいて、表示パネルの表示をオフするときを適切に判断することができるので、より適切なタイミングで、本発明に係る表示装置の動作を行うことができる。

　また、上記表示装置において、前記表示終了時制御手段は、前記表示パネルの表示がオフされるとき、前記走査線駆動回路から全てのゲート信号ラインに対して同時にオン信号を供給するよう制御することにより、前記表示パネル上の全ての画素のＴＦＴを同時にオンに切り換え、前記複数の画素の各々の画素電極に対し前記第１の電圧が印加された後、前記表示パネル上の全ての画素のＴＦＴをオフに切り換えないことが好ましい。

　ＴＦＴをオフに切り換えるときには、ゲート信号ラインの電圧変化に応じ、ＴＦＴのドレイン電極とゲート信号ラインとの間の寄生容量に起因したＴＦＴのドレイン電極の電圧レベルに変動（いわゆる、上記寄生容量による引き込み）が生じる。これにより、画素電極の電圧レベルと、共通電極の電圧レベルとに電位差が生じていない場合であっても、上記変動により、表示不具合等の原因となる電位差が生じてしまうこととなる。

　そこで、この構成によれば、表示パネル上の全ての画素のＴＦＴをオフに切り換えないこととしたので、このような電位差が生じてしまうことがない。

　また、上記表示装置において、前記表示終了時制御手段は、前記複数の画素の各々の画素電極に対し前記第１の電圧が印加された後、前記複数の画素の各々の共通電極に対し前記第１の電圧を印加することが好ましい。

　この構成によれば、ゲート信号ラインをオフに切り換えたとき、Ｃｇｄの引き込みに起因するゲート信号ラインの電圧変化により、画素電極の電圧レベルと、共通電極の電圧レベルとに電位差が生じてしまうことを防止することができる。

　また、上記表示装置において、前記第１の電圧はグランド電圧であることが好ましい。

　本発明によれば、各画素の画素電極の電圧レベルを、最も電荷が開放された状態となるグランド電圧まで短時間で遷移させることができる。すなわち、表示パネルの各画素に蓄えられている電荷をより多くかつ短時間で放電することができるので、焼き付きや、フリッカ等の表示の不具合をより生じさせることなく、表示パネルによる表示をオフすることができる。

　また、上記表示装置において、前記複数の画素の各々のＴＦＴの半導体層には、酸化物半導体が用いられていることが好ましい。特に、上記表示装置において、前記酸化物半導体は、ＩＧＺＯ（ＩｎＧａＺｎＯｘ）であることが好ましい。

　酸化物半導体は、オフ状態のときのリーク電流が殆ど生じない、というオフ特性が非常に優れたものであるため、このような半導体が用いられている表示装置に対して、本発明を採用することで、より顕著な効果を得られることができる。

　また、上記構成により、各画素のＴＦＴのオン特性が非常に優れたものとなる。そのため、各画素に対してデータを書き込む際の電子移動量を増大し、該書き込みにかかる時間をより短時間化することができる。したがって、各画素の画素電極の電圧レベルを、画素に蓄えられた電荷を開放するための第１の電圧までより短時間で遷移させることができる。すなわち、表示パネルの各画素に蓄えられている電荷をより短時間で放電することができる。

　また、上記表示装置において、前記表示終了時制御手段は、前記表示パネルの表示がオフされるとき、前記複数の画素の各々の画素電極に対し前記第１の電圧が印加された後、前記表示パネルのバックライトを消灯するよう制御することが好ましい。

　一般的な画素においては、光が照射されていると、光が照射されていないときよりも、そのドレイン電極の電圧レベルの変動量が多くなる傾向がある。そこで、この構成によれば、各画素電極の電圧レベルが第１の電圧へ遷移するまで光を照射することで、各画素電極の電圧レベルが第１の電圧へ遷移するまでに係る時間をより短くすることができる。

　また、上記表示装置において、前記信号線駆動回路は、ソース信号電位がグランド電圧よりも正となる第１のソース信号を供給する第１のソース出力アンプ、およびソース信号電位がグランド電圧よりも負となる第２のソース信号を供給する第２のソース出力アンプを有し、前記複数のソース信号ラインの各々に対し、前記第１のソース信号および前記第２のソース信号を交互に供給し、前記第１の電圧および前記共通電圧の各々は、前記グランド電圧と略等しいことが好ましい。

　この構成によれば、表示パネルの表示がオフに切り換えられたとき、既に共通電圧がグランド電圧となっているので、共通電圧をグランド電圧まで遷移させるといった動作を行う必要なく、各画素の画素電極の各々の電圧レベルを、最も電荷が開放された状態となるグランド電圧および共通電圧まで遷移させて揃えることができる。

　また、本発明に係る液晶表示装置は、上記のいずれかに記載の表示装置を備えたことを特徴とする。

　本液晶表示装置によれば、上記表示装置と同様の効果を奏する液晶表示装置を提供することができる。

　また、本発明に係る駆動方法は、複数の画素、複数のゲート信号ライン、および複数のソース信号ラインを有する表示パネルと、前記複数の画素の各々の共通電極に対し、共通電圧を供給する共通電極駆動回路と、前記複数のゲート信号ラインを順次選択して走査する走査線駆動回路と、選択されたゲート信号ライン上の複数の画素の各々に対し、前記複数のソース信号ラインからソース信号を供給する信号線駆動回路とを備えた表示装置の駆動方法であって、前記表示パネルの表示がオフされるとき、前記複数の画素の各々の画素電極に対し、画素に蓄えられた電荷を開放するための第１の電圧を印加するように制御する表示終了時制御工程を含んだことを特徴とする。

　本駆動方法によれば、当該駆動方法を表示装置の駆動方法として採用することにより、上記表示装置と同様の効果を奏する表示装置を提供することができる。

　本発明に係る表示装置および駆動方法は、液晶表示装置等の、アクティブマトリクス方式を採用した各種表示装置において利用可能である。

　１　　　　表示装置（液晶表示装置）
　２　　　　表示パネル
　４　　　　走査線駆動回路
　６　　　　信号線駆動回路
　８　　　　共通電極駆動回路
　１０　　　タイミングコントローラ
　１２　　　電源生成回路
　２０　　　表示終了時制御部（表示終了時制御手段）

Claims (16)

1. 　複数の画素、複数のゲート信号ライン、および複数のソース信号ラインを有する表示パネルと、
   　前記複数の画素の各々の共通電極に対し、共通電圧を供給する共通電極駆動回路と、
   　前記複数のゲート信号ラインを順次選択して走査する走査線駆動回路と、
   　選択されたゲート信号ライン上の複数の画素の各々に対し、前記複数のソース信号ラインからソース信号を供給する信号線駆動回路と、
   　前記表示パネルの表示がオフされるとき、前記複数の画素の各々の画素電極に対し、画素に蓄えられた電荷を開放するための第１の電圧を印加するように制御する表示終了時制御手段と
   　を備えることを特徴とする表示装置。
2. 　前記表示終了時制御手段は、
   　前記表示パネルの表示がオフされるとき、前記複数の画素の各々の画素電極および前記複数の画素の各々の共通電極に対し、前記第１の電圧を印加するように制御する
   　ことを特徴とする請求項１に記載の表示装置。
3. 　前記表示終了時制御手段は、
   　前記表示パネルの表示がオフされるとき、前記複数の画素の各々の画素電極に対し、前記共通電圧を印加するように制御した後、前記複数の画素の各々の画素電極および前記複数の画素の各々の共通電極に対し、前記第１の電圧を印加するように制御する
   　ことを特徴とする請求項２に記載の表示装置。
4. 　前記表示終了時制御手段は、
   　前記表示パネルの表示がオフされるとき、前記複数の画素の各々の画素電極に対し、通常駆動時にノーマリー状態を表示するための第２の電圧を印加するように制御した後、前記複数の画素の各々の画素電極および前記複数の画素の各々の共通電極に対し、前記第１の電圧を印加するように制御する
   　ことを特徴とする請求項２に記載の表示装置。
5. 　前記表示終了時制御手段は、
   　前記表示パネルの表示がオフされるとき、前記信号線駆動回路および前記共通電極駆動回路に対して所定の指示信号を送信することにより、前記信号線駆動回路から、前記複数の画素の各々の画素電極に対し、前記第１の電圧を印加するように制御し、前記共通電極駆動回路から、前記複数の画素の各々の共通電極に対し、前記第１の電圧を印加するように制御する
   　ことを特徴とする請求項２から４のいずれかに記載の表示装置。
6. 　当該表示装置に対して供給される電源電圧が所定の閾値よりも低くなったことを検出する検出手段をさらに備え、
   　前記表示終了時制御手段は、
   　前記検出手段によって前記電源電圧が前記所定の閾値よりも低くなったことが検出されると、前記表示パネルの表示がオフされると判断する
   　ことを特徴とする請求項５に記載の表示装置。
7. 　前記表示終了時制御手段は、
   　表示パネルの表示をオフするための指示信号を外部から受信すると、前記表示パネルの表示がオフされると判断する
   　ことを特徴とする請求項５に記載の表示装置。
8. 　前記表示終了時制御手段は、
   　前記表示パネルの表示がオフされるとき、前記走査線駆動回路から全てのゲート信号ラインに対して同時にオン信号を供給するよう制御することにより、前記表示パネル上の全ての画素のＴＦＴを同時にオンに切り換え、
   　前記複数の画素の各々の画素電極に対し前記第１の電圧が印加された後、前記表示パネル上の全ての画素のＴＦＴをオフに切り換えない
   　ことを特徴とする請求項１から７のいずれかに記載の表示装置。
9. 　前記表示終了時制御手段は、
   　前記複数の画素の各々の画素電極に対し前記第１の電圧が印加された後、前記複数の画素の各々の共通電極に対し前記第１の電圧を印加する
   　ことを特徴とする請求項２から７のいずれかに記載の表示装置。
10. 　前記第１の電圧はグランド電圧である
    　ことを特徴とする請求項１から９のいずれかに記載の表示装置。
11. 　前記複数の画素の各々のＴＦＴの半導体層には、酸化物半導体が用いられている
    　ことを特徴とする請求項１から１０のいずれかに記載の表示装置。
12. 　前記酸化物半導体は、ＩＧＺＯである
    　ことを特徴とする請求項１１に記載の表示装置。
13. 　前記表示終了時制御手段は、
    　前記表示パネルの表示がオフされるとき、前記複数の画素の各々の画素電極に対し前記第１の電圧が印加された後、前記表示パネルのバックライトを消灯するよう制御する
    　ことを特徴とする請求項１から１２のいずれかに記載の表示装置。
14. 　前記信号線駆動回路は、
    　ソース信号電位がグランド電圧よりも正となる第１のソース信号を供給する第１のソース出力アンプ、およびソース信号電位がグランド電圧よりも負となる第２のソース信号を供給する第２のソース出力アンプを有し、
    　前記複数のソース信号ラインの各々に対し、前記第１のソース信号および前記第２のソース信号を交互に供給し、
    　前記第１の電圧および前記共通電圧の各々は、
    　前記グランド電圧と略等しい
    　ことを特徴とする請求項１に記載の表示装置。
15. 　請求項１から１４のいずれかに記載の表示装置を備えたことを特徴とする液晶表示装置。
16. 　複数の画素、複数のゲート信号ライン、および複数のソース信号ラインを有する表示パネルと、
    　前記複数の画素の各々の共通電極に対し、共通電圧を供給する共通電極駆動回路と、
    　前記複数のゲート信号ラインを順次選択して走査する走査線駆動回路と、
    　選択されたゲート信号ライン上の複数の画素の各々に対し、前記複数のソース信号ラインからソース信号を供給する信号線駆動回路と
    　を備えた表示装置の駆動方法であって、
    　前記表示パネルの表示がオフされるとき、前記複数の画素の各々の画素電極に対し、画素に蓄えられた電荷を開放するための第１の電圧を印加するように制御する表示終了時制御工程
    　を含んだことを特徴とする駆動方法。

Images