JP2012088737A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2012088737A
JP2012088737A JP2012000901A JP2012000901A JP2012088737A JP 2012088737 A JP2012088737 A JP 2012088737A JP 2012000901 A JP2012000901 A JP 2012000901A JP 2012000901 A JP2012000901 A JP 2012000901A JP 2012088737 A JP2012088737 A JP 2012088737A
Authority
JP
Japan
Prior art keywords
signal
circuit
display device
signals
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012000901A
Other languages
English (en)
Inventor
Ryoichi Yokoyama
良一 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2012000901A priority Critical patent/JP2012088737A/ja
Publication of JP2012088737A publication Critical patent/JP2012088737A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0428—Gradation resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】 表示パネルの外部回路の構成をシンプル化すると共に、低消費電力化を図る。
【解決手段】 ゲート信号線５１から入力される信号に応じてドレイン信号線６１からのデジタル映像信号を保持する保持回路１１０を設ける。保持回路１１０からの信号に応じて２つの信号（信号Ａと信号Ｂ）のいずれかを選択して画素電極８０に供給する信号選択回路１２０を設ける。そして、信号Ａ、信号Ｂを作成する基準電圧発生回路５００を表示パネル１００内に設ける。デジタル表示モード時には、基準電圧発生回路５００により、表示画素８０に印加する信号を作成しているので、これらの信号Ａ及び信号Ｂを外部から供給する必要がない。
【選択図】図１

Description

本発明は表示装置に関し、特に携帯可能な表示装置に用いて好適な低消費電力の表示装置に関する。
近年、携帯可能な表示装置、例えば携帯テレビ、携帯電話等が市場ニーズとして要求されている。かかる要求に応じて表示装置の小型化、軽量化、低消費電力化に対応すべく研究開発が盛んに行われている。
図８に従来例に係る液晶表示装置の一表示画素の回路構成図を示す。絶縁性基板（不図示）上に、ゲート信号線５１、ドレイン信号線６１とが交差して形成されており、その交差部近傍に両信号線５１、６１に接続されたＴＦＴ６５が設けられている。ＴＦＴ６５のソース１１ｓは液晶２１の表示電極８０に接続されている。
また、表示電極８０の電圧を１フィールド期間、保持するための補助容量８５が設けられており、この補助容量８５の一方の端子８６はＴＦＴ６５のソース１１ｓに接続され、他方の電極８７には各表示画素に共通の電位が印加されている。
ここで、ゲート信号線５１に走査信号が印加されると、ＴＦＴ６５はオン状態となり、ドレイン信号線６１からアナログ映像信号が表示電極８０に伝達されると共に、補助容量８５に保持される。表示電極８０に印加された映像信号電圧が液晶２１に印加され、その電圧に応じて液晶２１が配向することにより液晶表示を得ることができる。
したがって、動画像、静止画像に関係なく表示を得ることができる。かかる液晶表示装置に静止画像を表示する場合、例えば携帯電話の液晶表示部の一部に携帯電話を駆動するためのバッテリの残量表示として、乾電池の画像を表示することになる。
しかしながら、上述した構成の液晶表示装置においては、静止画像を表示する場合であっても、動画像を表示する場合と同様に、走査信号でＴＦＴ６５をオン状態にして、映像信号を各表示画素に再書き込みする必要が生じていた。
そのため、走査信号及び映像信号等の駆動信号を発生するためのドライバ回路、及びドライバ回路の動作タイミングを制御するための各種信号を発生する外部ＬＳＩは常時動作するため、常に大きな電力を消費していた。このため、限られた電源しか備えていない携帯電話等では、その使用可能時間が短くなるという欠点があった。
これに対して、各表示画素にスタティック型メモリを備えた液晶表示装置が特許文献１に開示されている。同公報の一部を引用して説明すると、この液晶表示装置は、図９に示すように、２段インバータＩＮＶ１，ＩＮＶ２を正帰還させた形のメモリ、即ちスタティック型メモリをデジタル映像信号の保持回路として用いることにより、消費電力を低減するものである。
ここで、スタティック型メモリに保持された２値デジタル映像信号に応じて、スイッチ素子２４は参照線Ｖrefと表示電極８０との間の抵抗値を制御し、液晶２１のバイアス状態を調整している。一方、共通電極には交流信号Ｖcomを入力する。本装置は理想上、静止画像のように表示画像に変化がなければ、メモリへのリフレッシュは不要である。
上述したように、従来の液晶表示装置ではアナログ映像信号に対応してフルカラーの動画像を表示するのに適している。一方、デジタル映像信号を保持するためのスタティック型メモリを備えた液晶表示装置では、低階調度の静止画像を表示すると共に、消費電力を低減するのに適している。
特開平８−１９４２０５号公報
しかしながら、両液晶表示装置は映像信号源を異にしているため、１つの表示装置において、フルカラーの動画像表示と、低消費電力に対応した静止画像表示とを同時に実現することができなかった。
本発明は、１つの表示装置（例えば、1枚の液晶表示パネル）でフルカラーの動画像表示と、低消費電力の静止画像表示という２種類の表示に対応することを可能とした表示装置を提供するものである。また、本発明は、デジタル映像信号を保持するためのスタティック型メモリを備えた液晶表示装置において、高集積化及び低消費電力化を図るものである。
本発明の表示装置は、映像信号が逐次入力されて表示する動画像表示モードと、静止画像を表示する静止画像表示モードとを選択して切換え可能であり、基板上の一方向に配置された複数のゲート信号線と、前記ゲート信号線と交差する方向に配置された複数のドレイン信号線と、を備えたアクティブマトリクス型の表示装置において、
正帰還された第１及び第２のインバータ回路からなり、それらの電源電圧として高電圧と低電圧が供給され、前記静止画像の映像信号を保持する保持回路と、前記保持回路の前記第１及び第２のインバータ回路の出力に応じて、互いに逆相の矩形波である第１の信号と第２の信号のいずれかを選択して画素電極に供給する信号選択回路と、が画素電極に対応して配置され、前記基板上に配置され、前記基板の外部から前記保持回路に供給する高電圧と低電圧の電源電圧を用いて、前記第１及び第２の信号を発生する基準電圧発生回路と、前記基板の外部に配置され、前記複数のゲート信号線及び前記複数のドレイン信号線を駆動するパネル駆動回路と、を備え、
前記動画像表示モードでは、前記パネル駆動回路からの出力を受けて表示を行い、前記静止画像表示モードでは、前記パネル駆動回路は動作を停止し、前記基準電圧発生回路は前記パネル駆動回路からの出力を受けることなく、前記第１及び第２の信号を発生することを特徴とする。
本発明の表示装置によれば、デジタル表示モード時には、表示パネル内に設けた基準電圧発生回路により、表示画素に印加する信号を作成しているので、これらの信号を外部から供給する必要がない。これにより、外部回路の構成がシンプル化できると共に、デジタル表示モード時には外部回路を完全に停止させ、低消費電力化を図ることができる。
また、表示画素に印加する信号を反転するインバータを表示パネル内に設けることにより、反転信号を配線するスペースが削減され、高集積化を図ることができる。
さらに、信号を選択的に画素電極に供給する信号選択回路を相補型トランジスタで構成することにより、保持回路の電源電圧を低減し、その分低消費電力化を図ることができる。
本発明の第１の実施形態に係る液晶表示装置の回路構成図である。 本発明の第１の実施形態に係る基準電圧発生回路の回路構成図である。 本発明の第１の実施形態に係る基準電圧発生回路の他の回路構成図である。 本発明の第１の実施形態に係る液晶表示装置のタイミング図である。 本発明の第２の実施形態に係る液晶表示装置の回路構成図である。 本発明の第３の実施形態に係る液晶表示装置の回路構成図である。 反射型液晶表示装置の断面図である。 従来例に係る液晶表示装置の回路構成図である。 従来例に係る液晶表示装置の他の回路構成図である。
次に、本発明の実施形態に係る表示装置について詳細に説明する。図１に本発明の第１の実施形態に係る液晶表示装置の回路構成図を示す。
絶縁性基板１０上に、走査信号を供給するゲートドライバ５０に接続された複数のゲート信号線５１が一方向に配置されており、これらのゲート信号線５１と交差する方向に複数のドレイン信号線６１が配置されている。
ドレイン信号線６１には、ドレインドライバ６０から出力されるサンプリングパルスのタイミングに応じて、サンプリングトランジスタＳＰ１，ＳＰ２，・CＳＰｎがオンし、データ信号線６２のデータ信号（アナログ映像信号又はデジタル映像信号）が供給される。
液晶表示パネル１００は、ゲート信号線５１からの走査信号により選択されると共に、ドレイン信号線６１からのデータ信号が供給される複数の表示画素２００がマトリックス状に配置されて構成されている。
以下、表示画素２００の詳細な構成について説明する。ゲート信号線５１とドレイン信号線６１の交差部近傍には、Ｐチャネル型ＴＦＴ４１及びＮチャネル型４２から成る回路選択回路４０が設けられている。ＴＦＴ４１，４２の両ドレインはドレイン信号線６１に接続されると共に、それらの両ゲートは回路選択信号線８８に接続されている。ＴＦＴ４１，４２は、回路選択信号線８８からの選択信号に応じていづれか一方がオンする。また、回路選択回路４０と対を成して、Ｐチャネル型ＴＦＴ４４及びＮチャネル型４５から成る回路選択回路４３が設けられている。
これにより、後述するアナログ映像信号表示（フルカラー動画像対応）とデジタル映像表示（低消費電力、静止画像対応）とを選択して切換えることが可能となる。また、回路選択回路４０に隣接して、Ｎチャネル型ＴＦＴ７１及びＮチャネル型ＴＦＴ７２から成る画素選択回路７０が配置されている。ＴＦＴ７１，７２はそれぞれ回路選択回路４０のＴＦＴ４１，４２と縦列に接続されると共に、それらの両ゲートにはゲート信号線５１が接続されている。ＴＦＴ７１，７２はゲート信号線５１からの走査信号に応じて両方が同時にオンするように構成されている。
また、アナログ映像信号を保持するための補助容量８５が設けられている。補助容量８５の一方の電極８６はＴＦＴ７１のソースに接続されている。他方の電極８７は共通の補助容量線８１に接続され、バイアス電圧Ｖｓｃが供給されている。ＴＦＴ７１のゲートが開いてアナログ映像信号が液晶２１に印加されると、その信号は１フィールド期間保持されなければならないが、液晶２１のみではその信号の電圧は時間経過とともに次第に低下してしまう。そうすると、表示むらとして現れてしまい良好な表示が得られなくなる。そこでその電圧を１フィールド期間保持するために補助容量８５を設けている。
この補助容量８５と液晶２１との間には、回路選択回路４３のＰチャネル型ＴＦＴ４４が設けられ、回路選択回路４０のＴＦＴ４１と同時にオンオフするように構成されている。
また、画素選択回路７０のＴＦＴ７２と液晶２１の表示電極８０との間には、保持回路１１０、信号選択回路１２０が設けられている。保持回路１１０は、正帰還された２つのインバータ回路１１１，１１２から成り、デジタル２値を保持するスタティック型メモリを構成している。２つのインバータ回路１１１，１１２には電源電圧として、電圧ＶDDと電圧ＶSS（電圧ＶDD＞電圧ＶSS）が供給されている。また、２つのインバータ回路１１１，１１２は低消費電力化のためにＣＭＯＳ型インバータであることが好ましい。
また、信号選択回路１２０は、保持回路１１０からの信号に応じて２つの信号を選択する回路であって、２つのＮチャネル型ＴＦＴ１２１、１２２で構成されている。ＴＦＴ１２１のゲートにはインバータ回路１１の出力が印加され、ＴＦＴ１２２のゲートにはインバータ１１２の出力が印加されている。このように、ＴＦＴ１２１、１２２のゲートには保持回路１１０からの相補的な出力信号がそれぞれ印加されているので、ＴＦＴ１２１、１２２は相補的にオンオフする。
信号選択回路１２０が選択する２つの信号は、交流電圧の対向電極信号ＶCOM（信号Ａ）と、その対向電極信号ＶCOMを中心とした交流電圧であって液晶を駆動するための交流駆動信号（信号Ｂ）である。信号Ａと信号Ｂとは互いに逆相の矩形波の信号であるとともに、保持回路１１０のインバータ回路１１１，１１２を駆動するための電圧ＶDDと電圧ＶSSとの間の電圧で交流駆動されている。
ここで、ＴＦＴ１２２がオンすると信号Ｂが選択され、ＴＦＴ１２１がオンすると信号Ａが選択される。選択された信号Ａ又は信号Ｂは、回路選択回路４３のＴＦＴ４５を介して、液晶２１に電圧を印加する表示電極８０に供給される。液晶２１の対向電極３２には対向電極信号ＶCOM（＝信号Ａ）が供給されている。
さて、上記の２つの信号Ａ，Ｂは液晶表示パネル１００の外付け回路基板９０から供給することも可能であるが、本実施形態では、信号Ａ、信号Ｂを発生するための基準電圧発生回路５０を液晶表示パネル１００の絶縁性基板１０上に設けることにより、外部からの信号Ａ及び信号Ｂの供給を不要とした点が特徴である。すなわち、基準電圧発生回路５００には電源電圧として、保持回路１１０と同様に、電圧ＶDDと電圧ＶSSが供給され、信号Ａ及び信号Ｂは、電圧ＶDDと電圧ＶSSを基に作成される。
これにより、外付け回路基板９０の構成をシンプル化することができる。しかも、デジタル表示モード時に必要な信号Ａ，Ｂを液晶表示パネル１００内部で作成するので、外部からは電源電圧ＶDD，ＶSSを供給するだけ済む。これにより、外付け回路（後述するパネル駆動用ＬＳＩ９１及びを完外付け回路基板９０）を完全に停止することができ、システム全体の低消費電力化を図ることができる。
次に、基準電圧発生回路５０の具体的な回路構成例を説明する。図２に示すように、インバータ回路５０１及びインバータ回路５０２は直列に接続され、インバータ回路５０２の出力は容量値Ｃを有するコンデンサ５０５を介してインバータ回路５０１の入力に帰還されている。また、インバータ回路５０１の出力は抵抗値Ｒを有する抵抗５０４を介して、その入力に帰還されている。
上記構成において、ＲとＣの時定数を調整することにより発振周波数を調整することができる。５０３は発振波形を整えるためのバッファ（Buffer）用のインバータ回路である。各インバータ回路５０１，５０２，５０３にはそれぞれ駆動電源電圧として電源電圧ＶDD、ＶSSが供給されている。インバータ回路５０３の出力から、上述した信号Ａを得ることができる。また、信号Ａと逆相の信号Ｂは、さらにインバータ回路５０３の出力に更に１つのインバータ回路を接続することにより、そのインバータ回路の出力から得ることができる。
基準電圧発生回路５０の他の回路構成例を説明する。これはリングオシレータであり、図３に示すように、奇数個のインバータ回路６０１，６０２，６０３が帰還ループを形成しており、その内部遅延によって発振を起こす。その発振周波数は抵抗６０４の抵抗値Ｒとコンデンサ６０５の容量値Ｃによって定まる時定数を調整することによって調整することができる。
次に、再び図１を参照して、液晶パネル１００の周辺回路について説明する。液晶パネル１００の絶縁性基板１０とは別基板の外付け回路基板９０には、パネル駆動用ＬＳＩ９１が設けられている。この外付け回路基板９０のパネル駆動用ＬＳＩ９１から垂直スタート信号ＳＴＶがゲートドライバ５０に入力され、水平スタート信号ＳＴＨがドレインドライバ６０に入力される。また映像信号がデータ線６２に入力される。
次に、図１、図２、図３及び図４を参照しながら、上述した構成の表示装置の駆動方法について説明する。図４は、液晶表示装置がデジタル表示モードに選択された場合のタイミング図である。
（１） アナログ表示モードの場合
モード信号ＭＤに応じて、アナログ表示モードが選択されると、データ信号線６２にアナログ映像信号が出力される状態に設定される。また、回路選択信号線８８からの選択信号が「Ｌ」となり、回路選択回路４０，４３のＴＦＴ４１，４４がオンする。
また、水平スタート信号ＳＴＨに基づくサンプリング信号に応じてサンプリングトランジスタＳＰがオンしデータ信号線６２のアナログ映像信号がドレイン信号線６１に供給される。
また、垂直スタート信号ＳＴＶに基づいて、走査信号がゲート信号線５１に供給される。走査信号に応じて、ＴＦＴ７１がオンすると、ドレイン信号線６１からアナログ映像信号Ｓｉｇが表示電極８０に伝達されると共に、補助容量８５に保持される。表示電極８０に印加された映像信号電圧が液晶２１に印加され、その電圧に応じて液晶２１が配向することにより液晶表示を得ることができる。
このアナログ表示モードでは、入力される映像信号が逐次入力されるので、フルカラーの動画像を表示するのに好適である。ただし、外付け回路基板９０のＬＳＩ９１、各ドライバ５０，６０にはそれらを駆動するために、絶えず電力が消費されている。
（２） デジタル表示モード
モード信号ＭＤに応じて、デジタル表示モードが選択されると、データ信号線６２にデジタル映像信号が出力される状態に設定される。また、回路選択信号線からの選択信号が「Ｈ」となり、保持回路１１０が動作可能な状態になる。また、回路選択回路４０，４３のＴＦＴ４１，４４がオフすると共に、ＴＦＴ４２，４５がオンする。
また、外付け回路基板９０のパネル駆動用ＬＳＩ９１から、ゲートドライバ５０及びドレインドライバ６０にスタート信号ＳＴＶ，ＳＴＨがそれぞれ入力される。それに応じてサンプリング信号が順次発生し、それぞれのサンプリング信号に応じてサンプリングトランジスタＳＰ１，ＳＰ２，・CＳＰｎが順にオンしてデジタル映像信号Ｓｉｇをサンプリングして各ドレイン信号線６１に供給する。
ここで第１行、即ち走査信号Ｇ１が印加されるゲート信号線５１について説明する。まず、走査信号Ｇ１によってゲート信号線５１に接続された各表示画素Ｐ１１、Ｐ１２、・o１ｎの各ＴＦＴが１水平走査期間オンする。
第１行第１列の表示画素Ｐ１１に注目すると、サンプリング信号ＳＰ１によってサンプリングしたデジタル映像信号Ｓ１１がドレイン信号線６１に入力される。そしてＴＦＴ７２が走査信号Ｇ１によってオン状態になるとそのドレイン信号Ｄ１が表示画素Ｐ１１の保持回路１１０に入力される。
この保持回路１１０で保持された信号は、信号選択回路１２０に入力されて、この信号選択回路１２０で信号Ａ又は信号Ｂを選択して、その選択した信号が表示電極８０に印加され、その電圧が液晶２１に印加される。
こうしてゲート信号線５１から最終行のゲート信号線５１まで走査することにより、１画面分（１フィールド期間）のスキャン、即ち全ドットスキャンが終了し１画面が表示される。
ここで、１画面が表示されると、ゲートドライバ５０並びにドレインドライバ６０及び外付けのパネル駆動用ＬＳＩ９１への電圧供給を停止しそれらの駆動を止める。ここで、信号Ａ又は信号Ｂは、前述したように、液晶表示パネル１００の絶縁性基板１０上に設けられた基準電圧発生回路５０から発生される。したがって、液晶表示パネル１００の外部からは、保持回路１１０及び基準電圧発生回路５０に電源電圧ＶDD，ＶSSを供給するだけで足りる。
このとき、ドレイン信号線６１にデジタル映像信号で「Ｈ（ハイ）」が保持回路１１０に入力された場合には、インバータ回路１１１を通して、信号選択回路１２０において第１のＴＦＴ１２１には「Ｌ」が入力されることになるので第１のＴＦＴ１２１はオフとなり、他方の第２のＴＦＴ１２２にはインバータ回路１１２を通して「Ｈ」が入力されることになるので第２のＴＦＴ１２２はオンとなる。
そうすると、信号Ｂが選択されて液晶には信号Ｂの電圧が印加される。表示電極８０に対して、対向電極３２と逆相の信号が印加されることにより、液晶が電界によって立ち上がるため、ＮＷの表示パネルでは表示としては黒表示として観察できる。
ドレイン信号線６１にデジタル映像信号で「Ｌ」が保持回路１１０に入力された場合には、信号選択回路１２０において第１のＴＦＴ１２１には「Ｈ」が入力されることになるので第１のＴＦＴ１２１はオンとなり、他方の第２のＴＦＴ１２２には「Ｌ」が入力されることになるので第２のＴＦＴ１２２はオフとなる。そうすると、信号Ａが選択されて液晶には信号Ａの電圧が印加される。即ち、表示電極８０に対して、対向電極３２と同じ電圧が印加されるため、電界が発生せず液晶は立ち上がらないため、ＮＷの表示パネルでは表示としては白表示として観察できる。
このように、１画面分を書き込み、それを保持することにより静止画像として表示できるが、その場合には、各ドライバ５０，６０及びＬＳＩ９１の駆動を停止するので、その分低消費電力化を図ることができる。また、信号Ａ、信号Ｂを外部から供給する必要がないため、外部回路の動作を完全に停止し、低消費電力化を図ることができる。
次に、図５に本発明の第２の実施形態に係る液晶表示装置の回路構成図を示す。本実施形態では、信号Ａ（＝対向電極信号ＶCOM）をインバータ３００によって反転し、信号Ｂを作成している。これにより、表示パネル１００内信号Ｂの配線を削減し、表示画素２００の高集積化を図ることができる。
具体的には、２つの構成手法が可能である。１つの構成手法は、信号Ａを外付け回路基板９０から供給し、表示パネル１００内の絶縁性基板１０上に設けられたインバータ３００によってこの信号Ａを反転することである。
もう１つの構成手法は、図５に示したように、表示パネル１００内の絶縁性基板１０上に、信号Ａを発生する基準電圧発生回路５００を設けることである。これにより、第１の実施形態と同様に、外部からは電源ＶDD、ＶCCのみを供給すればよく、信号Ａ、信号Ｂを供給する必要がなくなる。なお、インバータ３００は低消費電力化のため、ＣＭＯＳ型インバータとすることが好ましい。ここで、基準電圧発生回路５００の構成については前述した通りである。
次に、図６に本発明の第３の実施形態に係る液晶表示装置の回路構成図を示す。前述した第１、第２の実施形態において、信号選択回路１２０は、２つのＮチャネル型ＴＦＴ１２１、１２２で構成されており、ＴＦＴ１２１、１２２のゲートには保持回路１１０からの相補的な出力信号がそれぞれ印加されている。すなわち、信号選択回路１２０は、シングル・チャネル型(single chnnel type)のトランスミッション・ゲート（transmission gate）で構成されていた。
本実施形態では、信号選択回路１２０をＣＭＯＳ型のトランスミッション・ゲート（transmission gate）で構成した点が特徴である。信号選択回路１２０をシングル・チャネル型(single chnnel type)のトランスミッション・ゲート（transmission gate）で構成した場合、保持回路１１０のハイレベル出力を高くしないと、ＴＦＴ１２１、１２２に十分な電流が流せず、信号選択回路１２０を通った信号Ａ，Ｂのレベルが低下してしまい、液晶表示のコントラストが悪化してしまう。
しかし、保持回路１１０のハイレベル出力を高くするためには保持回路１１０の電源電圧ＶDDを高くしなけばならないので、消費電力が増加してしまう。
そこで、図６に示すように、信号選択回路１２０をＣＭＯＳ型のトランスミッションゲート１２３，１２４（相補型ＴＦＴ）で構成することにより、問題解決を図った。すなわち、本実施形態によれば、信号Ａ及び信号Ｂの低下を招くことなく、保持回路１１０のハイレベル出力を信号Ａ，Ｂの最大値と同電位に抑えることができる。これにより、液晶表示のコントラストを悪化させることなく、低消費電力化を図ることが可能になる。
なお、上記と同様の理由から、回路選択回路４３のＴＦＴ４５についてもＣＭＯＳ型のトランスミッション・ゲート（相補型ＴＦＴ）によって構成することが好ましい。
また、本実施形態においても信号Ａ及び信号Ｂは基準電圧発生回路５００によって作成する構成を採ることができるが、第２の実施形態と同様に、信号Ａをインバータ３００によって反転させることにより信号Ｂを作成するようにしてもよい。
本発明の表示装置は、液晶表示装置の中でも特に、反射型液晶表示装置に適用することが好ましい。そこで、この反射型液晶表示装置のデバイス構造について図７を参照しながら説明する。
図７に示すように、一方の絶縁性基板１０上に、多結晶シリコンから成り島化された半導体層１１上にゲート絶縁膜１２を形成し、半導体層１１の上方であってゲート絶縁膜１２上にゲート電極１３を形成する。
ゲート電極１３の両側に位置する下層の半導体層１１には、ソース１１ｓ及びドレイン１１ｄが形成されている。ゲート電極１３及びゲート絶縁膜１２上には層間絶縁膜１４を堆積し、そのドレイン１１ｄに対応した位置及びソース１１ｓに対応した位置にコンタクトホール１５、１８が形成されており、そのコンタクトホール１５を介してドレイン１１ｄはドレイン電極１６に接続されており、ソース１１ｓは層間絶縁膜１４上に設けた平坦化絶縁膜１７に設けたコンタクトホール１８も介して表示電極１９に接続されている。
平坦化絶縁膜１７上に形成された各表示電極１９はアルミニウム（Ａｌ）等の反射材料から成っている。各表示電極１９及び平坦化絶縁膜１７上には液晶２１を配向するポリイミド等から成る配向膜２０が形成されている。
他方の絶縁性基板３０上には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色を呈するカラーフィルタ３１、ＩＴＯ（Indium Tin Oxide）等の透明導電性膜から成る対向電極３２、及び液晶２１を配向する配向膜３３が順に形成されている。カラー表示としない場合にはカラーフィルタ３１は不要である。
こうして形成された一対の絶縁性基板１０，３０の周辺を接着性シール材によって接着し、それによって形成された空隙に液晶２１を充填して、反射型液晶表示装置が完成する。
図中点線矢印で示すように、観察者１側から入射した外光は、対向電極基板３０から順に入射し、表示電極１９によって反射されて、観察者１側に出射し、表示を観察者１が観察することができる。
このように、反射型液晶表示装置は外光を反射させて表示を観察する方式であり、透過型の液晶表示装置のように、観察者側と反対側にいわゆるバックライトを用いる必要が無いため、そのバックライトを点灯させるための電力を必要としない。従って、本発明の表示装置として、バックライト不要で低消費電力化に適した反射型液晶表示装置であることが好ましい。
また、上述の実施の形態においては、デジタル表示モードにおいて、１ビットのデジタルデータ信号を入力した場合について説明したが、本発明はそれに限定されるものではなく、複数ビットのデジタルデータ信号の場合でも適用することが可能である。そうすることにより、多階調の表示を行うことができる。その際、入力するビット数に応じた保持回路及び信号選択回路の数にする必要がある。
また、上述の実施の形態においては、静止画像を液晶表示パネルの一部に表示する場合を説明したが、本願はそれに限定されるものではなく、全表示画素に静止画を表示することも可能であり、本願発明の特有の効果を奏するものである。
上述の実施の形態においては、反射型液晶表示装置の場合について説明したが、透過型でも全く同様に実施できる。透過型の場合、１画素内でＴＦＴ、保持回路、信号選択回路及び信号配線を除く領域に透明電極を配置することにより、透過率を維持したまま寄生容量を低減できる。また、透過型液晶表示装置に用いた場合にも、１画面を表示した後に、ゲートドライバ５０並びにドレインドライバ６０及び外付けのパネル駆動用ＬＳＩ９１への電圧供給を停止することにより、その分の消費電力の低減を図ることができる。
１０ 絶縁性基板
１３ ゲート電極
２１ 液晶
４０ 回路選択回路
４３ 回路選択回路
５０ ゲートドライバ
５１ ゲート信号線
６０ ドレインドライバ
６１ ドレイン信号線
７０ 画素選択回路
８５ 補助容量
１１０ 保持回路
１２０ 信号選択回路
５００ 基準電圧発生回路

Claims (4)

  1. 映像信号が逐次入力されて表示する動画像表示モードと、静止画像を表示する静止画像表示モードとを選択して切換え可能であり、基板上の一方向に配置された複数のゲート信号線と、前記ゲート信号線と交差する方向に配置された複数のドレイン信号線と、を備えたアクティブマトリクス型の表示装置において、
    正帰還された第１及び第２のインバータ回路からなり、それらの電源電圧として高電圧と低電圧が供給され、前記静止画像の映像信号を保持する保持回路と、
    前記保持回路の前記第１及び第２のインバータ回路の出力に応じて、互いに逆相の矩形波である第１の信号と第２の信号のいずれかを選択して画素電極に供給する信号選択回路と、が画素電極に対応して配置され、
    前記基板上に配置され、前記基板の外部から前記保持回路に供給する高電圧と低電圧の電源電圧を用いて、前記第１及び第２の信号を発生する基準電圧発生回路と、
    前記基板の外部に配置され、前記複数のゲート信号線及び前記複数のドレイン信号線を駆動するパネル駆動回路と、を備え、
    前記動画像表示モードでは、前記パネル駆動回路からの出力を受けて表示を行い、前記静止画像表示モードでは、前記パネル駆動回路は動作を停止し、前記基準電圧発生回路は前記パネル駆動回路からの出力を受けることなく、前記第１及び第２の信号を発生することを特徴とする表示装置。
  2. 前記動画像表示モードの時は前記ドレイン信号線に供給されるアナログ映像信号を前記画素電極に印加し、前記静止画像表示モードの時は前記ドレイン信号線に供給されるデジタル映像信号を前記保持回路に入力する回路選択回路を備えることを特徴とする請求項１に記載の表示装置。
  3. 前記第１の信号及び前記第２の信号は、前記低電圧と前記高電圧との間の電圧で交流駆動される信号であることを特徴とする請求項１又は２に記載の表示装置。
  4. 前記基準電圧発生回路は、前記第１の信号を出力し、前記基板上に、前記第１の信号を反転して前記第２の信号を出力するインバータが配置されていることを特徴とする請求項１乃至３のいずれかに記載の表示装置。
JP2012000901A 2000-09-18 2012-01-06 表示装置 Pending JP2012088737A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012000901A JP2012088737A (ja) 2000-09-18 2012-01-06 表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000282170 2000-09-18
JP2000282170 2000-09-18
JP2012000901A JP2012088737A (ja) 2000-09-18 2012-01-06 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001243092A Division JP4963761B2 (ja) 2000-09-18 2001-08-10 表示装置

Publications (1)

Publication Number Publication Date
JP2012088737A true JP2012088737A (ja) 2012-05-10

Family

ID=18766723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012000901A Pending JP2012088737A (ja) 2000-09-18 2012-01-06 表示装置

Country Status (3)

Country Link
US (2) US7019727B2 (ja)
EP (1) EP1189195A3 (ja)
JP (1) JP2012088737A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3603832B2 (ja) * 2001-10-19 2004-12-22 ソニー株式会社 液晶表示装置およびこれを用いた携帯端末装置
GB0128419D0 (en) * 2001-11-28 2002-01-16 Koninkl Philips Electronics Nv Electroluminescent display device
JP4245292B2 (ja) * 2001-12-06 2009-03-25 シャープ株式会社 トランジスタアレイ、アクティブマトリクス基板、表示装置、並びにトランジスタアレイおよびアクティブマトリクス基板の製造方法
AU2003208549A1 (en) * 2002-04-17 2003-10-27 Koninklijke Philips Electronics N.V. Active matrix display
JP4466606B2 (ja) * 2005-09-07 2010-05-26 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
TWI391890B (zh) * 2006-10-11 2013-04-01 Japan Display West Inc 顯示裝置
CA2672678C (en) * 2006-12-13 2014-12-30 Magna International Inc. Power retractable rocker board
JP5046226B2 (ja) * 2007-04-02 2012-10-10 株式会社ジャパンディスプレイウェスト 画像表示装置
TWI613639B (zh) * 2016-09-06 2018-02-01 友達光電股份有限公司 可切換式畫素電路及其驅動方法
CN108877711B (zh) * 2018-07-06 2021-11-09 京东方科技集团股份有限公司 像素电路、显示面板和显示器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823091A (ja) * 1981-08-04 1983-02-10 セイコーインスツルメンツ株式会社 画像表示装置
JPS6064395A (ja) * 1983-09-20 1985-04-12 セイコーエプソン株式会社 アクティブパネル用集積回路基板
JPH0364791A (ja) * 1989-08-03 1991-03-20 Casio Comput Co Ltd Ｔｆｔ液晶表示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5965879A (ja) 1982-10-07 1984-04-14 セイコーエプソン株式会社 アクテイブパネル用集積回路基板
JPH0831789B2 (ja) * 1985-09-04 1996-03-27 沖電気工業株式会社 出力回路
US5751261A (en) 1990-12-31 1998-05-12 Kopin Corporation Control system for display panels
JP2784615B2 (ja) 1991-10-16 1998-08-06 株式会社半導体エネルギー研究所 電気光学表示装置およびその駆動方法
TW270198B (ja) * 1994-06-21 1996-02-11 Hitachi Seisakusyo Kk
JPH08194205A (ja) 1995-01-18 1996-07-30 Toshiba Corp アクティブマトリックス型表示装置
JP3630489B2 (ja) * 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
JPH09127918A (ja) * 1995-11-06 1997-05-16 Fujitsu Ltd 液晶表示装置の駆動回路、液晶表示装置、ならびに液晶表示装置の駆動方法
US5945972A (en) 1995-11-30 1999-08-31 Kabushiki Kaisha Toshiba Display device
KR100270147B1 (ko) 1996-03-01 2000-10-16 니시무로 타이죠 액정표시장치
JP3319561B2 (ja) 1996-03-01 2002-09-03 株式会社東芝 液晶表示装置
JP3305946B2 (ja) 1996-03-07 2002-07-24 株式会社東芝 液晶表示装置
EP0797182A1 (en) 1996-03-19 1997-09-24 Hitachi, Ltd. Active matrix LCD with data holding circuit in each pixel
US5790090A (en) 1996-10-16 1998-08-04 International Business Machines Corporation Active matrix liquid crystal display with reduced drive pulse amplitudes
US5952991A (en) 1996-11-14 1999-09-14 Kabushiki Kaisha Toshiba Liquid crystal display
JP3233895B2 (ja) * 1998-02-10 2001-12-04 アルプス電気株式会社 表示装置およびその駆動方法
JPH11282006A (ja) * 1998-03-27 1999-10-15 Sony Corp 液晶表示装置
DE69934201T2 (de) 1998-08-04 2007-09-20 Seiko Epson Corp. Elektrooptische einheit und elektronische einheit
TW461180B (en) * 1998-12-21 2001-10-21 Sony Corp Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, latch circuit and liquid crystal display device incorporating the same
JP2001242819A (ja) 2000-12-28 2001-09-07 Seiko Epson Corp 電気光学装置及び電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823091A (ja) * 1981-08-04 1983-02-10 セイコーインスツルメンツ株式会社 画像表示装置
JPS6064395A (ja) * 1983-09-20 1985-04-12 セイコーエプソン株式会社 アクティブパネル用集積回路基板
JPH0364791A (ja) * 1989-08-03 1991-03-20 Casio Comput Co Ltd Ｔｆｔ液晶表示装置

Also Published As

Publication number Publication date
US20020036627A1 (en) 2002-03-28
EP1189195A2 (en) 2002-03-20
US20060061536A1 (en) 2006-03-23
US7019727B2 (en) 2006-03-28
EP1189195A3 (en) 2004-03-31
US7518571B2 (en) 2009-04-14

Similar Documents

Publication Publication Date Title
JP5019668B2 (ja) 表示装置及びその制御方法
KR100462133B1 (ko) 표시 장치
JP2012088737A (ja) 表示装置
US7948461B2 (en) Image display device
KR20010062655A (ko) 표시 장치
JP2012088736A (ja) 表示装置
JP4204204B2 (ja) アクティブマトリクス型表示装置
KR20020080247A (ko) 표시 장치
JP2007094262A (ja) 電気光学装置及び電子機器
JP4115099B2 (ja) 表示装置
JP2002311911A (ja) アクティブマトリクス型表示装置
JP3863729B2 (ja) 表示装置
JP5004386B2 (ja) 表示装置及びその駆動方法
JP4963761B2 (ja) 表示装置
JP2012063790A (ja) 表示装置
JP2003177717A (ja) 表示装置
JP3768097B2 (ja) 表示装置
JP3668115B2 (ja) 表示装置
JP3711006B2 (ja) 表示装置
JP2002091397A (ja) 表示装置
JP4278314B2 (ja) アクティブマトリクス型表示装置
JP4197852B2 (ja) アクティブマトリクス型表示装置
JP4297629B2 (ja) アクティブマトリクス型表示装置
JP2002333864A (ja) 表示装置
JP4297628B2 (ja) アクティブマトリクス型表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130603