KR20020080247A

KR20020080247A - 표시 장치

Info

Publication number: KR20020080247A
Application number: KR1020020017001A
Authority: KR
Inventors: 센다미찌루; 요꼬야마료이찌
Original assignee: 산요 덴키 가부시키가이샤
Priority date: 2001-03-29
Filing date: 2002-03-28
Publication date: 2002-10-23
Also published as: US20020153843A1; EP1246159A3; TWI242085B; CN1253844C; US7173589B2; CN1379384A; EP1246159A2; KR100468174B1

Abstract

유지 회로에의 영상 신호 데이터의 오기입을 방지하고, 유지 회로에 유지된 영상 신호에 따라 정확한 표시를 행한다.

드레인 신호선(61)으로부터 화소 선택 TFT를 통해서 디지털 영상 신호가 유지 회로(110)에 기입되며, 유지 회로(110)에 유지된 디지털 영상 신호에 따라 표시가 행해진다. 이 유지 회로(110)를 구성하는 제1 인버터 회로 INV1의 임계치 VT1을 제2 인버터 회로 INV2의 임계치 VT2보다 작게 설정한다.

Description

표시 장치{DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것으로, 특히 휴대 가능한 표시 장치에 이용하기에 적합한 표시 장치에 관한 것이다.

최근, 휴대 가능한 표시 장치, 예를 들면 휴대 텔레비전, 휴대 전화 등이 시장 필요성으로서 요구되고 있다. 이러한 요구에 따라 표시 장치의 소형화, 경량화, 소비 전력 절약화에 대응하기 위해 연구 개발이 활발히 진행되고 있다.

도 6에 종래예에 따른 액정 표시 장치의 일 표시 화소의 회로 구성도를 나타낸다. 절연성 기판(도시되지 않음) 상에, 게이트 신호선(51), 드레인 신호선(61)이 교차하여 형성되어 있고, 그 교차부 근방에 양 신호선(51, 61)에 접속된 화소 선택 박막 트랜지스터(72)가 설치되어 있다. 이하, 박막 트랜지스터를 TFT라 한다. 화소 선택 TFT(72)의 소스(11s)는 액정(21)의 화소 전극(80)에 접속되어 있다.

또한, 화소 전극(80)의 전압을 1 필드 기간, 유지하기 위한 보조 용량(85)이 형성되어 있고, 이 보조 용량(85)의 한쪽 단자(86)는 화소 선택 TFT(72)의 소스(11s)에 접속되고, 다른 쪽의 전극(87)에는 각 표시 화소에 공통하는 전위가 인가되어 있다.

여기서, 게이트 신호선(51)에 주사 신호(H 레벨)가 인가되면, 화소 선택 TFT(72)는 온 상태가 되며, 드레인 신호선(61)으로부터 아날로그 영상 신호가 표시 전극(80)에 전달됨과 함께, 보조 용량(85)에 유지된다. 화소 전극(80)에 인가된 영상 신호 전압이 액정(21)에 인가되고, 그 전압에 따라 액정(21)이 배향함으로써액정 표시를 얻을 수 있다.

따라서, 동화상, 정지 화상에 상관없이 액정 표시를 행할 수 있다. 이러한 액정 표시 장치에 정지 화상을 표시하는 경우에는, 예를 들면 휴대 전화의 액정 표시부 일부에 휴대 전화를 구동하기 위한 배터리의 잔량 표시로서 건전지의 화상을 표시한다.

그러나, 상술한 구성의 액정 표시 장치에서는, 정지 화상을 표시하는 경우에 있어서도, 동화상을 표시하는 경우와 마찬가지로, 주사 신호로 화소 선택 TFT(72)를 온 상태로 하여, 영상 신호를 각 표시 화소에 재기입할 필요가 생겼다.

그 때문에, 주사 신호 및 영상 신호 등의 구동 신호를 발생하기 위한 드라이버 회로, 및 드라이버 회로의 동작 타이밍을 제어하기 위한 각종 신호를 발생하는 외부 LSI는 항상 동작하기 때문에, 항상 큰 전력을 소비하고 있었다. 이 때문에, 한정된 전원만 구비하고 있는 휴대 전화 등에서는 그 사용 가능 시간이 짧아진다는 결점이 있다.

이에 비하여, 각 표시 화소에 스태틱형 메모리를 구비한 액정 표시 장치가 특개평 8-194205호에 개시되어 있다. 그 공보의 일부를 인용하여 설명하면, 이 액정 표시 장치는 도 7에 도시한 바와 같이, 2단 인버터 INV1, INV2를 정귀환시킨 형태의 메모리, 즉 스태틱형 메모리를 디지털 영상 신호의 유지 회로로서 이용함으로써 소비 전력을 저감하는 것이다.

여기서, 스태틱형 메모리에 유지된 2치 디지털 영상 신호에 따라 스위치 소자(24)는 참조선 Vref와 화소 전극(80) 사이의 저항치를 제어하고, 액정(21)의 바이어스 상태를 조정하고 있다. 한편, 공통 전극에는 교류 신호 Vcom을 입력한다. 본 장치는 이상적으로는, 정지 화상과 같이 표시 화상에 변화가 없으면 메모리에의 리프레시는 불필요하다.

상술한 바와 같이, 디지털 영상 신호를 유지하기 위한 유지 회로(스태틱형 메모리)를 구비한 액정 표시 장치는 저계조도의 정지 화상을 표시함과 함께, 소비 전력을 저감하는 데 적합하다.

그러나, 상술한 구성의 액정 표시 장치는 이하의 문제점을 갖고 있다. 이 문제점에 대하여 도 8을 참조하면서 설명한다. 현재, 화소 선택 TFT(72)의 소스(11s)가 「L(로우)」 레벨이고, 인버터 INV1의 출력 노드에 「H(하이)」 레벨이 유지되고 있다고 가정한다.

이 유지 상태에서, 외부 회로로부터 드레인 신호선(61)에 「H」를 출력하고, 스태틱형 메모리에 「H」의 기입을 행하는 경우, 인버터 INV2의 N 채널형 TFT가 온되어 있기 때문에, 도 8의 (a)의 파선으로 나타낸 바와 같이, 드레인 신호선(61) → 화소 선택 TFT(72) → N 채널형 TFT의 경로로 전류가 흐른다. 즉, 「H」 레벨과 「L」 레벨의 상호 작용이 일어나, 「H」의 저하에 의해 오기입이 생길 우려가 있다. 「H」 데이터를 정상적으로 기입하기 위해서는 화소 선택 TFT(72)의 소스(11s)의 전위가 인버터 INV1의 임계치 전압보다 높다는 조건을 만족해야만 하지만, 상기한 전류 경로가 존재하기 때문에 화소 선택 TFT(72)의 소스(11s)의 레벨이 저하함으로써 이 조건을 만족하지 못할 우려가 있다.

마찬가지의 문제는, INV1의 출력 노드에 「L」 레벨이 유지되고 있는 경우에도 생긴다(도 8의 (b)를 참조). 이 유지 상태에서, 외부 회로로부터 드레인 신호선(61)에 「L」을 출력하고, 스태틱형 메모리에 「L」의 기입을 행하는 경우, 인버터 INV2의 P 채널형 TFT가 온되어 있기 때문에, 도면의 파선으로 나타낸 바와 같이, P 채널형 TFT → 화소 선택 TFT(72) → 드레인 신호선(61)의 경로로 전류가 흐른다. 「L」 데이터를 정상적으로 기입하기 위해서는, 화소 선택 TFT(72)의 소스(11s)의 전위가 인버터 INV1의 임계치 전압보다 낮다는 조건을 만족해야 하지만, 상기한 전류 경로가 존재하기 때문에 화소 선택 TFT(72)의 소스(11s) 레벨이 상승함으로써 이 조건을 만족하지 못할 우려가 있다.

그러나, 종래, 유지 회로의 제1 및 제2 인버터 회로를 구성하는 P 채널형 TFT 및 N 채널형 TFT의 사이즈 L, W(L은 채널 길이, W는 채널 폭)는 동일하게 설계되기 때문에(예를 들면, L/W=12/2), 제1 및 제2 인버터 회로의 임계치는 동일하다.

이 때문에, 낮은 전원 전압 VDD 하에서 유지 회로(110)에 영상 신호 데이터를 기입하는 경우, P 채널형 TFT와 같이 임계치 Vth나 온 전류 Ion 등의 특성이 변동되는 디바이스를 이용하면, 상술한 기입 조건을 충족시킬 수 없고, 기입을 행할 수 없거나 기입 시간이 길어진다는 문제점이 생겼다.

그래서, 본 발명은 상술한 종래 기술의 문제점을 감안하여 이루어진 것으로, 표시 화소 내에 형성되며, 영상 신호 데이터를 유지하는 유지 회로에의 기입을 원활히 행할 수 있게 하는 것을 목적으로 한다.

도 1은 본 발명의 제1 실시 형태에 따른 액정 표시 장치의 일 표시 화소를 나타내는 회로 구성도.

도 2는 본 발명의 제2 실시 형태에 따른 액정 표시 장치의 일 표시 화소를 나타내는 회로 구성도.

도 3은 본 발명의 제2 실시 형태에 따른 표시 장치를 액정 표시 장치에 응용한 경우의 장치 전체의 회로 구성도.

도 4는 액정 표시 장치가 디지털 표시 모드로 선택된 경우의 타이밍도.

도 5는 반사형 액정 표시 장치의 단면도.

도 6은 종래예에 따른 액정 표시 장치의 회로 구성도.

도 7은 종래예에 따른 액정 표시 장치의 다른 회로 구성도.

도 8은 종래예에 따른 액정 표시 장치의 문제점을 나타내는 회로 구성도.

<도면의 주요 부분에 대한 부호의 설명>

1 : 관찰자

10 : 절연성 기판

11 : 반도체층

11s : 소스

11d : 드레인

12 : 게이트 절연막

13 : 게이트 전극

14 : 층간 절연막

15 : 컨택트홀

16 : 드레인 전극

17 : 평탄화 절연막

18 : 컨택트홀

19 : 화소 전극

20 ; 배향막

21 : 액정

51 : 게이트 신호선

61 : 드레인 신호선

72 : 화소 선택 박막 트랜지스터

80 : 화소 전극

85 : 보조 용량

86 : 단자

87 : 전극

본원에 개시되는 발명 중, 주된 것은 이하와 같다.

복수의 게이트 신호선과, 게이트선과 교차하는 방향으로 배치된 복수의 드레인 신호선과, 게이트 신호선으로부터의 주사 신호에 의해 표시 화소를 선택하는 화소 선택 트랜지스터와, 표시 화소 내에 배치되며 화소 선택 트랜지스터를 통해 드레인 신호선으로부터 입력되는 영상 신호를 유지하는 유지 회로를 구비하고, 유지 회로에 유지된 영상 신호에 따라 표시를 행하는 표시 장치에 있어서,

상기 유지 회로는 드레인 신호선으로부터의 영상 신호가 입력되는 제1 인버터 회로와, 제1 인버터 회로의 출력을 입력으로 정귀환하는 제2 인버터 회로로 이루어지고, 제1 인버터 회로의 임계치 VT1을 상기 제2 인버터 회로의 임계치 VT2보다 작게 설정한다.

현재, 제1 인버터 회로의 출력 노드에 「H」 레벨이 유지되고 있고, 드레인 신호선으로부터 유지 회로에 「H」의 기입을 행하는 경우를 생각하면, 상술한 바와 같이, 「H」 레벨과 「L」 레벨의 상호 작용이 발생하여, 제1 인버터 회로의 입력 전위가 저하하지만, 본 발명에 따르면, 제1 인버터 회로의 임계치 VT1은 제2 인버터 회로(2)의 임계치 VT2에 비하여 낮게 설정되기 때문에, 유지 회로의 유지 루프가 신속하게 형성되어, 영상 신호 데이터의 기입을 고속으로 확실하게 행할 수 있다.

또한, 그 바람직한 실시 양태는 다음과 같다.

(A) 제1 및 제2 인버터 회로는 CMOS형 인버터 회로로서, 제1 인버터 회로의 P 채널형 트랜지스터의 L/W(L은 채널 길이, W는 채널 폭)를 제2 인버터 회로의 P채널형 트랜지스터의 L/W(L은 채널 길이, W는 채널 폭)보다 크게 한다.

(B) 제1 및 제2 인버터 회로는 CMOS형 인버터 회로로서, 제1 인버터 회로의 N 채널형 트랜지스터의 L/W(L은 채널 길이, W는 채널 폭)를 제2 인버터 회로의 N 채널형 트랜지스터의 L/W(L은 채널 길이, W는 채널 폭)보다 작게 한다.

또한, 복수의 게이트 신호선과, 게이트선과 교차하는 방향으로 배치된 복수의 드레인 신호선과, 게이트 신호선으로부터의 주사 신호에 의해 표시 화소를 선택하는 화소 선택 트랜지스터와, 표시 화소 내에 배치되고, 화소 선택 트랜지스터를 통해 상기 드레인 신호선으로부터 입력되는 영상 신호를 유지하는 유지 회로를 구비하고, 유지 회로에 유지된 영상 신호에 따라 표시를 행하는 표시 장치로서, 유지 회로는 드레인 신호선으로부터의 영상 신호가 입력되는 제1 인버터 회로와, 제1 인버터 회로의 출력을 입력으로 정귀환하는 제2 인버터 회로로 이루어지고, 제2 인버터 회로의 출력 저항을 화소 선택 트랜지스터의 온 저항보다 크게 설정함으로써, 드레인 신호선으로부터의 영상 신호에 따라 제1 인버터 회로가 반전 동작을 행하는 것을 가능하게 한다.

이러한 구성에 따르면, 제2 인버터 회로의 출력 저항을 화소 선택 트랜지스터의 온 저항보다 크게 설정하기 때문에, 드레인 신호선으로부터 입력되는 영상 신호에 따른 화소 선택 트랜지스터의 소스 전위(제1 인버터 회로의 입력 전위)의 변화가 제2 인버터 회로의 출력 상태에 영향을 미치는 것이 극히 억제되어, 유지 회로에의 오기입이 방지된다.

또한, 그 바람직한 실시 양태는 다음과 같다.

(A) 제1 및 제2 인버터 회로는 CMOS형 인버터 회로로서, 제2 인버터 회로의 N 채널형 트랜지스터의 온 저항은 화소 선택 트랜지스터의 온 저항보다 크다.

제1 인버터 회로의 출력 노드에 「H」 레벨이 유지되고 있고, 드레인 신호선으로부터 「H」 레벨의 영상 신호가 입력되는 경우, 드레인 신호선으로부터 제2 인버터 회로의 N 채널형 트랜지스터로의 전류 경로가 생긴다. 제1 인버터 회로의 입력 전위가 그 임계치 전압 이상이 되도록 온 저항이 설정되기 때문에, 이러한 영상 신호는 정확하게 기입되고 유지된다.

(B) N 채널형 트랜지스터의 L/W(L은 채널 길이, W는 채널 폭)는 화소 선택 트랜지스터의 L/W보다 크다. 이러한 구성에 따르면, 트랜지스터의 사이즈비에 의해 온 저항을 정확하게 설정할 수 있다.

(C) 제1 및 제2 인버터 회로는 CMOS형 인버터 회로로서, 상기 제2 인버터의 P 채널형 트랜지스터의 온 저항을 화소 선택 트랜지스터의 온 저항보다 크게 설정한다.

제1 인버터 회로의 출력 노드에 「L」 레벨이 유지되고 있고, 드레인 신호선으로부터 「L」 레벨의 영상 신호가 입력되는 경우, 제2 인버터 회로의 P 채널형 트랜지스터로부터 드레인 신호선으로의 전류 경로가 생기지만, 이러한 구성에 따르면, 제1 인버터 회로의 입력 전위가 그 임계치 전압 이하가 되도록 온 저항이 설정되기 때문에, 이러한 영상 신호는 정확하게 기입되고 유지된다.

(D) P 채널형 트랜지스터의 L/W(L은 채널 길이, W는 채널 폭)는 화소 선택 트랜지스터의 L/W보다 크다. 이러한 구성에 따르면, 트랜지스터의 사이즈비에 의해 온 저항을 정확하게 설정할 수 있다.

<발명의 실시 형태>

본 발명의 제1 실시 형태에 따른 표시 장치에 대하여 도 1의 회로 구성도를 참조하면서 설명한다. 본 실시 형태는 액정 표시 장치에 응용한 경우에 대응한다.

절연성 기판(도시되지 않음) 상에, 게이트 신호선(51), 드레인 신호선(61)이 교차하여 형성되고, 그 교차부 근방에 양 신호선(51, 61)에 접속된 화소 선택 박막 TFT(72)가 형성된다.

유지 회로(110)는 정귀환 루프를 구성하는 제1 및 제2 인버터 회로 INV1, INV2로 이루어진다. 제1 인버터 회로 INV1의 입력에는 화소 선택 TFT(72)의 소스(11s)가 접속되고, 그 출력은 제2 인버터 회로 INV2에 입력된다. 그리고 제2 인버터 회로 INV2의 출력은 제1 인버터 회로 INV1의 입력에 접속된다.

제1 인버터 회로 INV1은 CMOS형 인버터 회로로서, 전원 전압 VDD와 접지 전압 VSS 사이에 종렬로 접속된 P 채널형 TFT QP1과 N 채널형의 TFT QN1로 이루어진다. 제2 인버터 회로 INV2는, 마찬가지로 CMOS형 인버터 회로로써, 전원 전압 VDD와 접지 전압 VSS 사이에 종렬로 접속된 P 채널형 TFT QP2와 N 채널형 TFT QN2로 이루어진다.

본 실시 형태에 따르면, 디지털 영상 신호를 유지하는 유지 회로(110)에의 기입을 원활히 행할 수 있게 하기 위해서 이하의 구성을 채용한다.

제1 구성에서, 제1 인버터 회로 INV1의 임계치 VT1은 상기 제2 인버터 회로 INV2의 임계치 VT2보다 작게 설정된다. 그와 같은 임계치의 설정을 행하기 위해서, 제1 인버터 회로 INV1의 P 채널형 TFT QP1의 L/W(예를 들면, L/W=12㎛/2㎛)를 제2 인버터 회로 INV2의 P 채널형 TFT QP2의 L/W(예를 들면, L/W=10㎛/2㎛)보다 크게 한다. 또한, 제1 인버터 회로 INV1의 N 채널형 TFT QN1의 L/W(예를 들면, L/W=10㎛/5㎛)를 제2 인버터 회로 INV2의 N 채널형 TFT QN2의 L/W(예를 들면, L/W=12㎛/2㎛)보다 작게 한다.

현재, 제1 인버터 회로 INV1의 출력 노드에 「H」 레벨이 유지되어 있고, 드레인 신호선(61)으로부터 유지 회로(110)에 「H」의 기입을 행하는 경우를 고려하면, 상술한 바와 같이, 「H」 레벨과 「L」 레벨의 상호 작용이 발생하여, 제1 인버터 회로 INV1의 입력 전위가 저하되지만, 제1 인버터 회로 INV1의 임계치 VT1은 낮게 설정되어 있기 때문에, 유지 회로(110)에 공급되는 전원 전압 VDD가 낮아도, 입력 전위가 VT1보다 높다는 기입 조건을 만족하기 쉽다.

이에 따라 제1 인버터 회로 INV1의 출력은 「H」에서 「L」로 신속하게 반전한다. 또한, 제2 인버터 회로 INV2의 임계치 VT2가 상대적으로 높게 설정되어 있기 때문에, 제1 인버터 회로 INV1의 출력이 「H」에서 「L」로 반전하는 것을 받아, 제2 인버터 회로 INV2의 출력은 「L」에서 「H」로 반전하기 쉬워진다. 이렇게 해서, 유지 회로(110)의 새로운 유지 루프가 신속하게 형성되기 때문에, 영상 신호 데이터의 기입을 고속으로 확실하게 행할 수 있다.

화소 선택 TFT(72)가 N 채널형인 경우, 드레인 신호선(61)으로부터 「H」 레벨의 디지털 영상 신호를 기입할 때에, 화소 선택 TFT(72)의 임계치 Vtn분의 전압 손실이 생기기 때문에, 기입 조건은 엄격하게 되어, 상술한 구성은 특히 유효하다.또, 반대로, 제1 인버터 회로 INV1의 출력 노드에 「L」 레벨이 유지되어 있고, 드레인 신호선(61)으로부터 유지 회로(110)에 「L」의 기입을 행하는 경우에는, 그와 같은 전압 손실은 생기지 않는다. 따라서, 제1 인버터 회로 INV1의 임계치 VT1을 낮게 설정한 경우의 폐해는 생기지 않는다.

제2 구성에서, 제2 인버터 회로 INV2의 출력 저항은 화소 선택 TFT(72)의 온 저항보다 크게 설정되어 있고, 후술하는 바와 같이 드레인 신호선(61)으로부터의 영상 신호 데이터에 따라 제1 인버터 회로 INV1이 반전 동작 가능하게 구성된다.

구체적으로는, 제2 인버터 회로 INV2의 N 채널형 TFT QN2의 온 저항은 화소 선택 TFT(72)의 온 저항보다 크게 설정된다. 그와 같은 온 저항의 설정을 위해서는, 예를 들면 N 채널형 TFT QN2의 L/W(L은 채널 길이, W는 채널 폭)를 화소 선택 TFT(72)의 L/W보다 크게 하면 된다.

제1 인버터 회로의 출력 노드에 「H」 레벨이 유지되어 있고, 드레인 신호선으로부터 「H」 레벨의 디지털 영상 신호가 입력되는 경우, 드레인 신호선(61)으로부터 N 채널형 TFT QN2로의 전류 경로가 생기지만, 이러한 구성에 따르면, 제1 인버터 회로 INV1의 입력 전위인, 화소 선택 TFT(72)의 소스(11s)의 전위가 제1 인버터 회로 INV1의 임계치 전압 이상이 되도록, 온 저항이 설정되기 때문에, 이러한 디지털 영상 신호는 정확하게 기입되고 유지된다.

또한 마찬가지로, 제2 인버터 회로 INV2의 P 채널형 TFT QP2의 온 저항은, 화소 선택 TFT(72)의 온 저항보다 크게 설정된다. 그와 같은 온 저항의 설정을 위해서는, 예를 들면 P 채널형 TFT QP2의 L/W(L은 채널 길이, W는 채널 폭)를 화소선택 TFT(72)의 L/W보다 크게 하면 된다.

제1 인버터 회로 INV1의 출력 노드에 「L」 레벨이 유지되어 있고, 드레인 신호선(61)으로부터 「L」 레벨의 디지털 영상 신호가 입력되는 경우, 제2 인버터 회로 INV2의 P 채널형 TFT QP2로부터 드레인 신호선으로의 전류 경로가 생기지만, 이러한 구성에 따르면 제1 인버터 회로 INV1의 입력 전위인 화소 선택 TFT(72)의 소스(11s)의 전위가 제1 인버터 회로 INV1의 임계치 전압 이하가 되도록, 온 저항이 설정되기 때문에 이러한 영상 신호는 정확하게 기입되고, 유지된다.

유지 회로(110)에 유지되는 2치의 디지털 영상 신호는 상보적인 출력 신호 D, *D로서, 신호 선택 회로(120)의 신호 선택 TFT(121, 122)의 게이트에 인가된다. 신호 선택 회로(120)는 출력 신호 D, *D에 따라 신호 A, 신호 B 중 어느 하나를 선택하여 액정(21)의 화소 전극에 인가한다. 신호 선택 TFT(121, 122)는 N 채널형 TFT이다.

다음에, 상술한 구성의 장치 동작을 설명한다. 게이트 신호선(51)으로부터의 주사 신호 G가 「H」로 상승하고, 화소 선택 TFT(72)가 온된다. 그리고, 드레인 신호선(61)으로부터의 디지털 영상 신호가 화소 선택 TFT(72)를 통해 유지 회로(110)에 기입된다. 여기서, 드레인 신호선(61)으로부터의 디지털 영상 신호를 전환할 때에, 레벨의 상호 작용이 발생하더라도 상술한 구성에 의해 오기입은 방지된다.

다음에, 본 발명의 제2 실시 형태에 따른 표시 장치에 대하여 도 2, 도 3을 참조하면서 설명한다. 본 실시 형태는 액정 표시 장치에 응용한 경우에 대응한다.도 2는 하나의 표시 화소(200)의 구성을 나타내는 회로도이고, 도 3은 이 표시 화소(200)를 포함하는 표시 장치의 전체 회로도이다. 본 표시 장치는 아날로그 영상 신호에 따른 표시(풀 컬러의 동화상)를 행하는 아날로그 표시 모드와, 유지 회로(110)에서 유지된 디지털 영상 신호에 따른 표시(정지 화상)를 행하는 디지털 표시 모드를 선택 가능한 액정 표시 장치이다.

절연 기판(10)(도시되지 않음) 상에, 주사 신호를 공급하는 게이트 드라이버(50)에 접속되는 복수의 게이트 신호선(51)이 한 방향으로 배치되고, 이들 게이트 신호선(51)과 교차하는 방향으로 복수의 드레인 신호선(61)이 배치된다.

드레인 신호선(61)에는 드레인 드라이버(60)로부터 출력되는 샘플링 펄스의 타이밍에 따라, 샘플링 트랜지스터 SP1, SP2, …, SPn이 온되어, 데이터 신호선(62)의 데이터 신호(아날로그 영상 신호 또는 디지털 영상 신호)가 공급된다.

액정 표시 패널(100)은, 게이트 신호선(51)으로부터의 주사 신호에 의해 선택되고, 드레인 신호선(61)으로부터의 데이터 신호가 공급되는 복수의 표시 화소(200)가 매트릭스 형상으로 배치되어 구성된다.

이하, 표시 화소(200)의 상세한 구성에 대하여 설명한다. 게이트 신호선(51)과 드레인 신호선(61)의 교차부 근방에는 P 채널형 TFT(41) 및 N 채널형 TFT(42)로 이루어지는 회로 선택 회로(40)가 설치된다. TFT(41, 42)의 양 드레인은 드레인 신호선(61)에 접속되고, 이들의 양 게이트는 회로 선택 신호선(88)에 접속된다. TFT(41, 42)는 회로 선택 신호선(88)으로부터의 선택 신호에 따라 어느하나가 온된다. 또한, 후술하는 바와 같이 회로 선택 회로(40)와 쌍을 이루어서 회로 선택 회로(43)가 설치된다.

이에 따라, 후술하는 아날로그 표시 모드(풀 컬러 동화상 대응)와 디지털 표시 모드(저소비 전력, 정지 화상 대응)를 선택하여 전환하는 것이 가능해진다. 또, 회로 선택 회로(40)에 인접하여 N 채널형 TFT(71) 및 N 채널형 TFT(72)로 이루어지는 화소 선택 회로(70)가 배치된다. 화소 선택 TFT(71, 72)는 각각 회로 선택 회로(40)의 회로 선택 TFT(41, 42)와 종렬로 접속되고, 이들 양 게이트에는 게이트 신호선(51)이 접속된다. TFT(71, 72)는 게이트 신호선(51)으로부터의 주사 신호에 따라 양쪽이 동시에 온되도록 구성된다.

또한, 아날로그 영상 신호를 유지하기 위한 보조 용량(85)이 설치된다. 보조 용량(85)의 한쪽 전극(86)은 TFT(71)의 소스(71s)에 접속된다. 다른 쪽 전극(87)은 공통의 보조 용량선 SCL에 접속되고, 바이어스 전압 Vsc가 공급된다. TFT(70)의 게이트가 열려서 아날로그 영상 신호가 액정(21)에 인가되면, 그 신호는 1 필드 기간 유지되어야만 하지만, 액정(21)만으로는 그 신호의 전압은 시간 경과와 함께 점차로 저하한다. 그렇게 되면, 표시 얼룩으로서 나타나게 되어 양호한 표시가 얻어지지 못하게 된다. 그래서, 그 전압을 1 필드 기간 유지하기 위해서 보조 용량(85)을 설치한다.

이 보조 용량(85)과 액정(21) 사이에는 회로 선택 회로(43)의 P 채널형 TFT(44)가 설치되고, 회로 선택 회로(43)의 TFT(41)과 동시에 온 오프되도록 구성되어 있다. 또한, 화소 선택 회로(70)의 TFT(72)와 액정(21)의 화소 전극(80) 사이에는, 유지 회로(110), 신호 선택 회로(120)가 설치된다.

유지 회로(110)는 도 2에 도시한 바와 같이, 정귀환 루프를 구성하는 제1 및 제2 인버터 회로 INV1, INV2로 이루어진다. 제1 인버터 회로 INV1의 입력에는 화소 선택 TFT(72)의 소스(11s)가 접속되고, 그 출력은 제2 인버터 회로 INV2에 입력된다. 그리고 제2 인버터 회로 INV2의 출력은 제1 인버터 회로 INV1의 입력에 접속된다.

디지털 표시 모드에 있어서는, 회로 선택 신호선(88)의 전위가 「H」가 되고, 게이트 신호선(51)의 주사 신호가 「H」가 되면, 유지 회로(110)는 기입 가능해진다.

디지털 영상 신호를 유지하는 유지 회로(110)에의 기입을 원활하게 행하도록 하기 위해서, 제1 실시 형태와 마찬가지인 이하의 구성을 채용한다. 제1 구성에서, 제1 인버터 회로 INV1의 임계치 VT1은 상기 제2 인버터 회로 INV2의 임계치 VT2보다 작게 설정된다. 상세한 구성에 대해서는 제1 실시 형태와 마찬가지이기 때문에 설명을 생략한다.

또한 제2 구성에서, 제2 인버터 회로 INV2의 출력 저항은 화소 선택 TFT(72) 및 회로 선택 트랜지스터(42)가 합성된 온 저항보다 크게 설정되고, 후술하는 바와 같이 드레인 신호선(61)으로부터의 디지털 영상 신호에 따라 제1 인버터 회로 INV1이 반전 동작 가능하게 구성된다.

구체적으로는, 제2 인버터 회로 INV2의 N 채널형 TFT QN2의 온 저항은 화소 선택 TFT(72) 및 회로 선택 TFT(42)가 합성된 온 저항보다 크게 설정된다. 그와같은 온 저항의 설정을 위해서는, 예를 들면 N 채널형 TFT QN2의 L/W(L은 채널 길이, W는 채널 폭)를 화소 선택 TFT(72)의 L/W와 회로 선택 TFT(42)의 L/W의 합보다 크게 하면 된다.

제1 인버터 회로의 출력 노드에 「H」 레벨이 유지되어 있고, 드레인 신호선으로부터 「H」 레벨의 디지털 영상 신호가 입력된 경우, 드레인 신호선(61)으로부터 화소 선택 TFT(72) 및 회로 선택 TFT(42)를 경유하여, N 채널형 TFT QN2로의 전류 경로가 생기지만, 이러한 구성에 따르면, 제1 인버터 회로 INV1의 입력 전위가 제1 인버터 회로 INV1의 임계치 전압 이상이 되도록, 온 저항이 설정되기 때문에, 이러한 디지털 영상 신호는 정확하게 기입되고 유지된다.

또한 마찬가지로, 제2 인버터 회로 INV2의 P 채널형 TFT QP2의 온 저항은 화소 선택 TFT(72)와 회로 선택 TFT(42)가 합성된 온 저항보다 크게 설정된다. 그와 같은 온 저항의 설정을 위해서는, 예를 들면 P 채널형 TFT QP2의 L/W(L은 채널 길이, W는 채널 폭)를 화소 선택 TFT(72)의 L/W와 회로 선택 TFT(42)의 L/W의 합보다 크게 하면 된다.

제1 인버터 회로 INV1의 출력 노드에 「L」 레벨이 유지되어 있고, 드레인 신호선(61)으로부터 「L」 레벨의 디지털 영상 신호가 입력되는 경우, 제2 인버터 회로 INV2의 P 채널형 TFT로부터, 화소 선택 TFT(72) 및 회로 선택 TFT(42)를 경유하여, 드레인 신호선으로의 전류 경로가 생기지만, 이러한 구성에 따르면, 제1 인버터 회로 INV1의 입력 전위가 제1 인버터 회로 INV1의 임계치 전압 이하가 되도록 온 저항이 설정되기 때문에, 이러한 영상 신호는 정확하게 기입되고 유지된다.

신호 선택 회로(120)는 유지 회로(110)에 유지된 디지털 영상 신호에 따라 신호를 선택하는 회로로서, 2개의 N 채널형 TFT(121, 122)로 구성된다. TFT(121, 122)의 게이트에는 유지 회로(110)로부터의 상보적인 출력 신호가 각각 인가되기 때문에, TFT(121, 122)는 상보적으로 온 오프한다.

여기서, TFT(122)가 온되면 교류 구동 신호(신호 B)가 선택되고, TFT(121)가 온되면 그 대향 전극 신호 VCOM(신호 A)이 선택되어, 회로 선택 회로(43)의 TFT(45)를 통해, 액정(21)에 전압을 인가하는 화소 전극(80)에 공급된다.

다음에, 표시 화소(200)의 주변 회로에 대하여 설명하면, 표시 화소(200)의 절연성 기판(10)과는 별도 기판인 외부 부착 회로 기판(90)에는 드라이버 스캔용 LSI(91)가 설치된다. 이 외부 부착 회로 기판(90)의 드라이버 스캔용 LSI(91)로부터 수직 스타트 신호 STV가 게이트 드라이버(50)에 입력되고, 수평 스타트 신호 STH가 드레인 드라이버(60)에 입력된다. 또한 영상 신호가 데이터선(62)에 입력된다.

다음에, 도 2 내지 도 4를 참조하면서, 상술한 구성의 표시 장치의 구동 방법에 대하여 설명한다. 도 4는 액정 표시 장치가 디지털 표시 모드로 선택된 경우의 타이밍도이다.

(1) 아날로그 표시 모드인 경우

모드 전환 신호 MD에 따라, 아날로그 표시 모드가 선택되면, 데이터 신호선(62)에 아날로그 영상 신호가 출력되는 상태로 설정됨과 함께, 회로 선택 신호선(88)이 「L」이 되고, 회로 선택 회로(40, 43)의 TFT(41, 44)가 온된다.

또한, 수평 스타트 신호 STH에 기초하는 샘플링 신호에 따라 샘플링 트랜지스터 SP가 온되어 데이터 신호선(62)의 아날로그 영상 신호가 드레인 신호선(61)에 공급된다.

또한, 수직 스타트 신호 STV에 기초하여, 주사 신호가 게이트 신호선(51)에 공급된다. 주사 신호에 따라 TFT(71)가 온되면, 드레인 신호선(61)으로부터 아날로그 영상 신호 Sig가 화소 전극(80)에 전달되고, 보조 용량(85)에 유지된다. 화소 전극(80)에 인가된 영상 신호 전압이 액정(21)에 인가되고, 그 전압에 따라 액정(21)이 배향함으로써 액정 표시를 얻을 수 있다.

이 아날로그 표시 모드에서는, 풀 컬러의 동화상을 표시하는 데 적합하다. 단, 외부 부착 회로 기판(90)의 LSI(91), 각 드라이버(50, 60)에는 이들을 구동하기 위해서, 끊임없이 전력이 소비된다.

(2) 디지털 표시 모드

모드 전환 신호 MD에 따라, 디지털 표시 모드가 선택되면, 데이터 신호선(62)에 디지털 영상 신호가 출력되는 상태로 설정됨과 함께, 회로 선택 신호선(88)의 전위가 「H」가 된다. 그러면, 회로 선택 회로(40, 43)의 TFT(41, 44)가 오프됨과 함께, TFT(42, 45)가 온되기 때문에, 유지 회로(110)가 동작 가능한 상태로 된다.

또한, 외부 부착 회로 기판(90)의 드라이버 스캔용 LSI(91)로부터, 게이트 드라이버(50) 및 드레인 드라이버(60)에 스타트 신호 STV, STH가 각각 입력된다. 그에 따라 샘플링 신호가 순차 발생하고, 각각의 샘플링 신호에 따라 샘플링 트랜지스터 SP1, SP2, …, SPn이 순서대로 온되어 디지털 영상 신호 Sig를 샘플링하여 각 드레인 신호선(61)에 공급한다.

여기서 제1 행, 즉 주사 신호 G1이 인가되는 게이트 신호선(51)에 대하여 설명한다. 우선, 주사 신호 G1에 의해 게이트 신호선(51)에 접속된 각 표시 화소 P11, P12, …, P1n의 각 TFT이 1 수평 주사 기간 온된다.

제1 행 제1 열의 표시 화소 P11에 주목하면, 샘플링 신호 SP1에 의해 샘플링한 디지털 영상 신호 S11이 드레인 신호선(61)에 입력된다. 그리고 주사 신호 G1이 「H」가 되고, TFT(72)가 온 상태로 되어 있기 때문에, 그 드레인 신호 D1이 유지 회로(110)에 기입된다.

이 기입 시에는, 데이터를 재기입하는 경우에, 레벨 상호 작용이 발생하지만, 상술한 구성에 따르면, 오기입이 방지된다.

이 유지 회로(110)에서 유지된 신호는 신호 선택 회로(120)에 입력되고, 이 신호 선택 회로(120)에서 신호 A 또는 신호 B를 선택하고, 선택된 신호가 표시 전극(80)에 인가되고, 그 전압이 액정(21)에 인가된다. 이렇게 해서 제1행의 게이트 신호선(51)으로부터 맨 마지막 행의 게이트 신호선(51)까지 주사함으로써, 1 화면분(1 필드 기간)의 기입이 종료한다.

그 후, 유지 회로(110)에 유지된 데이터에 기초하는 표시(정지 화상의 표시)를 행한다. 또, 이 디지털 표시 모드 시에는 게이트 드라이버(50) 및 드레인 드라이버(60) 및 외부 부착의 드라이버 스캔용 LSI(91)로의 전압 공급을 정지하여 이들의 구동을 멈춘다. 유지 회로(110)에는 항상 전압 VDD, VSS를 공급하여 구동하고,또한 대향 전극 전압을 대향 전극(32)에, 각 신호 A 및 B를 신호 선택 회로(120)에 공급한다.

즉, 유지 회로(110)에 이 유지 회로를 구동하기 위한 VDD, VSS를 공급하고, 대향 전극에는 대향 전극 전압 VCOM(신호 A)을 인가하고, 액정 표시 패널(100)이 노멀 화이트(NW)인 경우에는, 신호 A에는 대향 전극(32)과 동일한 전위의 전압을 인가하고, 신호 B에는 액정을 구동하기 위한 교류 전압(예를 들면, 60㎐)을 인가할 뿐이다. 그렇게 함으로써, 1 화면분을 유지하여 정지 화상으로서 표시할 수 있다. 또한 다른 게이트 드라이버(50), 드레인 드라이버(60) 및 외부 부착 LSI(91)에는 전압이 인가되어 있지 않은 상태이다.

이 때, 드레인 신호선(61)에 디지털 영상 신호로 「H(하이)」가 유지 회로(110)에 입력된 경우에는, 신호 선택 회로(120)로부터 제1 TFT(121)에는 「L」이 입력되기 때문에 제1 TFT(121)는 오프되고, 다른 쪽의 제2 TFT(122)에는 「H」가 입력되기 때문에 제2 TFT(122)는 온된다.

그렇게 하면, 신호 B가 선택되어 액정에는 신호 B의 전압이 인가된다. 즉, 신호 B의 교류 전압이 인가되고, 액정이 전계에 의해 구동하기 때문에, NW의 표시 패널에서는 표시로서 흑 표시를 관찰할 수 있다.

드레인 신호선(61)에 디지털 영상 신호로 「L」이 유지 회로(110)에 입력된 경우에는, 신호 선택 회로(120)로부터 제1 TFT(121)에는 「H」가 입력되기 때문에 제1 TFT(121)는 온되고, 다른 쪽의 제2 TFT(122)에는 「L」이 입력되기 때문에 제2 TFT(122)는 오프된다. 그렇게 하면, 신호 A가 선택되어 액정에는 신호 A의 전압이인가된다. 즉, 대향 전극(32)과 동일한 전압이 인가되기 때문에, 전계가 발생하지 않아 액정은 구동되지 않기 때문에, NW의 표시 패널에서는 표시로서 백 표시를 관찰할 수 있다.

이와 같이, 1 화면분을 기입하여 그것을 유지함으로써 정지 화상으로서 표시할 수 있지만, 그 경우에는 각 드라이버(50, 60) 및 LSI(91)의 구동이 정지되기 때문에, 그 만큼 저소비 전력화할 수 있다.

상술한 바와 같이, 본 발명의 실시 형태에 따르면, 하나의 액정 표시 패널(100)에서 풀 컬러의 동화상 표시(아날로그 표시 모드인 경우)와, 디지털 계조 표시(디지털 표시 모드인 경우)라는 2 종류의 표시에 대응할 수 있다. 또한, 유지 회로(110)의 기입 시의 오동작을 방지할 수 있다.

또한, 상술한 실시 형태에서는 아날로그 표시 모드와 디지털 표시 모드를 선택 가능한 표시 장치에 대하여 설명하였지만, 본 발명은 디지털 영상 신호를 기입하고, 유지하는 회로(110)를 구비하고, 그 유지 신호에 따라 화상 표시를 행하는 표시 장치에 널리 적용할 수 있다.

또한, 본 발명의 표시 장치는, 액정 표시 장치 중에서도 특히, 반사형 액정 표시 장치에 적용하는 것이 바람직하다. 그래서, 이 반사형 액정 표시 장치의 디바이스 구조에 대하여 도 5를 참조하면서 설명한다.

도 5에 도시한 바와 같이, 한쪽 절연성 기판(10) 상에 다결정 실리콘으로 이루어져 아일랜드화된 반도체층(11) 상에 게이트 절연막(12)을 형성하고, 반도체층(11)의 상방인 게이트 절연막(12) 상에 게이트 전극(13)을 형성한다.

게이트 전극(13)의 양측에 위치하는 하층의 반도체층(11)에는, 소스(11s) 및 드레인(11d)이 형성된다. 게이트 전극(13) 및 게이트 절연막(12) 상에는 층간 절연막(14)을 퇴적하고, 그 드레인(11d)에 대응하는 위치 및 소스(11s)에 대응하는 위치에 컨택트홀(15)이 형성되고, 그 컨택트홀(15)을 통해 드레인(11d)은 드레인 전극(16)에 접속되고, 소스(11s)는 층간 절연막(14) 상에 형성된 평탄화 절연막(17)에 형성된 컨택트홀(18)을 통해 화소 전극(19)에 접속된다.

평탄화 절연막(17) 상에 형성된 각 화소 전극(19)은 알루미늄(Al) 등의 반사 재료로 이루어진다. 각 화소 전극(19) 및 평탄화 절연막(17) 상에는 액정(21)을 배향하는 폴리이미드 등으로 이루어지는 배향막(20)이 형성된다.

다른 쪽의 절연성 기판(30) 상에는, 적(R), 녹(G), 청(B)의 각 색을 나타내는 컬러 필터(31), ITO(Indium Tin Oxide) 등의 투명 도전성막으로 이루어지는 대향 전극(32), 및 액정(21)을 배향하는 배향막(33)이 순서대로 형성된다. 컬러 표시로 하지 않는 경우에는 컬러 필터(31)는 불필요하다.

이렇게 하여 형성된 한쌍의 절연성 기판(10, 30)의 주변을 접착성 시일재로 접착하고, 그것에 의하여 형성된 공극에 액정(21)을 충전하여, 반사형 액정 표시 장치가 완성된다.

도면 중 점선 화살표로 도시한 바와 같이, 관찰자(1)측에서 입사한 외부 광은 대향 전극 기판(30)으로부터 순서대로 입사하고, 화소 전극(19)에 의해서 반사되고 관찰자(1)측으로 출사(出射)함으로써, 관찰자(1)는 표시를 관찰할 수 있다.

이와 같이, 반사형 액정 표시 장치는 외부 광을 반사시켜 표시를 관찰하는방식으로, 투과형 액정 표시 장치와 같이, 관찰자측과 반대측에 소위 백 라이트를 이용할 필요가 없기 때문에, 그 백 라이트를 점등시키기 위한 전력을 필요로 하지 않는다. 따라서, 본 발명의 표시 장치에는, 백 라이트가 불필요하며 저소비 전력화에 적합한 반사형 액정 표시 장치인 것이 바람직하다.

상술한 실시 형태에 있어서는, 1 화면의 모든 도트 스캔 기간에, 대향 전극 전압 및 신호 A 및 B의 전압을 인가하고 있는 경우에 대해 나타내었지만, 본 발명은 그것에 한정되지는 않고, 이 기간에도 이들 각 전압을 인가하지 않아도 된다. 그러나 소비 전력을 저감시키기 위해서는, 바람직하게는 인가하지 않은 쪽이 좋다.

또한, 상술한 실시 형태에 있어서는, 디지털 표시 모드에 있어서, 1 비트의 디지털 데이터 신호를 입력한 경우에 대해 설명하였지만, 본 발명은 그것에 한정되는 것이 아니고, 복수 비트의 디지털 데이터 신호인 경우에도 적용하는 것이 가능하다.

그렇게 함으로써, 다계조의 표시를 행할 수 있다. 그 때, 입력하는 비트수에 따른 유지 회로 및 신호 선택 회로의 수로 할 필요가 있다.

또한, 상술한 실시 형태에 있어서는, 정지 화상을 액정 표시 패널의 일부에 표시하는 경우를 설명하였지만, 본원은 그것에 한정되는 것은 아니고, 모든 표시 화소에 정지 화상을 표시하는 것도 가능하여, 본원 발명의 특유의 효과를 발휘한다.

상술한 실시 형태에 있어서는, 반사형 액정 표시 장치의 경우에 대해 설명하였지만, 1 화소 내에서 TFT, 유지 회로, 신호 선택 회로 및 신호 배선을 제외한 영역에 투명 전극을 배치함으로써, 투과형 액정 표시 장치에도 이용할 수 있다. 또한, 투과형 액정 표시 장치에 이용한 경우에도, 1 화면을 표시한 후에, 게이트 드라이버(50) 및 드레인 드라이버(60) 및 외부 부착의 드라이버 스캔용 LSI(91)에의 전압 공급을 정지함으로써, 그 만큼의 소비 전력의 저감을 도모할 수 있다.

본 발명의 표시 장치에 따르면, 유지 회로를 구성하는 제1 인버터 회로의 임계치를 제2 인버터 회로의 임계치보다 작게 설정하였기 때문에, 드레인 신호선에서 화소 선택 트랜지스터를 통해서 영상 신호를 원활히 기입할 수 있다.

이에 따라, 표시 장치에 공급되는 전원 전압이 낮은 경우에서도, 영상 신호의 오기입이나 기입 속도의 저하를 방지할 수 있다. 그 결과, 표시 장치의 저전압화가 가능하게 되기 때문에, 저소비 전력의 표시 장치를 실현할 수 있다.

또한, 본 발명의 표시 장치에 따르면, 드레인 신호선으로부터 입력되는 영상 신호를 유지하는 유지 회로의 제2 인버터 회로의 출력 저항을 화소 선택 트랜지스터의 온 저항보다 크게 설정하기 때문에, 영상 신호에 따른 제1 인버터 회로의 입력 전위의 변화가, 제2 인버터 회로의 출력 상태에 영향을 미치는 것이 극히 억제되기 때문에, 유지 회로에의 오기입을 방지하고, 이 유지 회로에 유지된 영상 신호에 따라 정확한 표시를 행할 수 있다.

또한, 저소비 전력화를 위해 아날로그 표시 모드와 디지털 표시 모드를 선택 가능한 표시 장치에 있어서는, 유지 회로의 제2 인버터의 출력 저항을 상기 화소 선택 트랜지스터 및 상기 회로 선택 트랜지스터의 합성 온 저항보다 크게 설정함으로써, 디지털 표시 모드에 있어서, 유지 회로에의 오기입을 방지하고, 이 유지 회로에 유지된 영상 신호에 따라 정확한 표시를 행할 수 있다.

Claims

복수의 게이트 신호선과, 상기 게이트선과 교차하는 방향으로 배치된 복수의 드레인 신호선과, 상기 게이트 신호선으로부터의 주사 신호에 의해 표시 화소를 선택하는 화소 선택 트랜지스터와, 상기 표시 화소 내에 배치되고, 상기 화소 선택 트랜지스터를 통해서 상기 드레인 신호선으로부터 입력되는 영상 신호를 유지하는 유지 회로를 구비하고, 상기 유지 회로에 유지되는 영상 신호에 따라 표시를 행하며,

상기 유지 회로는 상기 드레인 신호선으로부터의 영상 신호가 입력되는 제1 인버터 회로와, 상기 제1 인버터 회로의 출력을 입력으로 정귀환하는 제2 인버터 회로를 포함하고, 상기 제1 인버터 회로의 임계치를 상기 제2 인버터 회로의 임계치보다 작게 설정하는 것을 특징으로 하는 표시 장치.
제1항에 있어서,

상기 제1 및 제2 인버터 회로는 CMOS형 인버터 회로이며, 상기 제1 인버터 회로의 P 채널 트랜지스터의 L/W(L은 채널 길이, W는 채널 폭)를 상기 제2 인버터 회로의 P 채널 트랜지스터의 L/W(L은 채널 길이, W는 채널 폭)보다 크게 하는 것을 특징으로 하는 표시 장치.
제2항에 있어서,

상기 제1 및 제2 인버터 회로는 CMOS형 인버터 회로이며, 상기 제1 인버터 회로의 N 채널 트랜지스터의 L/W(L은 채널 길이, W는 채널 폭)를 상기 제2 인버터 회로의 N 채널 트랜지스터의 L/W(L은 채널 길이, W는 채널 폭)보다 작게 하는 것을 특징으로 하는 표시 장치.
제3항에 있어서,

상기 화소 선택 트랜지스터는 N 채널형 트랜지스터인 것을 특징으로 하는 표시 장치.
복수의 게이트 신호선과, 상기 게이트 신호선과 교차하는 방향으로 배치되는 복수의 드레인 신호선과, 상기 게이트 신호선으로부터의 주사 신호에 의해 표시 화소를 선택하는 화소 선택 트랜지스터와, 상기 표시 화소 내에 배치되는 화소 전극과,

상기 표시 화소마다 배치되며, 상기 드레인 신호선으로부터 입력되는 영상 신호를 표시 전극에 순차 공급하는 제1 표시 회로와,

상기 표시 화소에 대응하여 배치되고 상기 화소 선택 트랜지스터를 통해서 상기 드레인 신호선으로부터 입력되는 영상 신호를 유지하는 유지 회로를 포함하고, 상기 유지 회로가 유지한 신호에 따른 전압 신호를 상기 화소 전극에 공급하는 제2 표시 회로와,

상기 화소 선택 트랜지스터와 종렬로 접속되고, 회로 선택 신호에 따라 상기제1 및 제2 표시 회로 중 어느 하나를 선택하는 회로 선택 트랜지스터를 포함하며,

상기 유지 회로는 상기 드레인 신호선으로부터의 영상 신호가 입력되는 제1 인버터 회로와, 상기 제1 인버터 회로의 출력을 입력으로 정귀환하는 제2 인버터 회로를 더 포함하고, 상기 제1 인버터 회로의 임계치를 상기 제2 인버터 회로의 임계치보다 작게 설정하는 것을 특징으로 하는 표시 장치.
제5항에 있어서,

상기 제1 및 제2 인버터 회로는 CMOS형 인버터 회로이며, 상기 제1 인버터 회로의 P 채널 트랜지스터의 L/W(L은 채널 길이, W는 채널 폭)를 상기 제2 인버터 회로의 P 채널 트랜지스터의 L/W(L은 채널 길이, W는 채널 폭)보다 크게 하는 것을 특징으로 하는 표시 장치.
제6항에 있어서,

상기 제1 및 제2 인버터 회로는 CMOS형 인버터 회로이며, 상기 제1 인버터 회로의 N 채널 트랜지스터의 L/W(L은 채널 길이, W는 채널 폭)를 상기 제2 인버터 회로의 N 채널 트랜지스터의 L/W(L은 채널 길이, W는 채널 폭)보다 작게 하는 것을 특징으로 하는 표시 장치.
복수의 게이트 신호선과, 상기 게이트 신호선과 교차하는 방향으로 배치되는 복수의 드레인 신호선과, 상기 게이트 신호선으로부터의 주사 신호에 의해 표시 화소를 선택하는 화소 선택 트랜지스터와, 상기 표시 화소 내에 배치되고, 상기 화소 선택 트랜지스터를 통해서 상기 드레인 신호선으로부터 입력되는 영상 신호를 유지하는 유지 회로를 포함하고, 상기 유지 회로에 유지되는 영상 신호에 따라 표시를 행하며,

상기 유지 회로는 상기 드레인 신호선으로부터의 영상 신호가 입력되는 제1 인버터 회로와, 상기 제1 인버터 회로의 출력을 입력으로 정귀환하는 제2 인버터 회로를 포함하고, 상기 제2 인버터 회로의 출력 저항을 상기 화소 선택 트랜지스터의 온 저항보다 크게 설정함으로써, 상기 드레인 신호선으로부터의 영상 신호에 따라 상기 제1 인버터 회로가 반전 동작을 행하는 것을 가능하게 하는 것을 특징으로 하는 표시 장치.
제8항에 있어서,

상기 제1 및 제2 인버터 회로는 CMOS형 인버터 회로이며, 상기 제2 인버터 회로의 N 채널형 트랜지스터의 온 저항을 상기 화소 선택 트랜지스터의 온 저항보다 크게 설정하는 것을 특징으로 하는 표시 장치.
제9항에 있어서,

상기 N 채널형 트랜지스터의 L/W(L은 채널 길이, W는 채널 폭)는 상기 화소 선택 트랜지스터의 L/W보다 큰 것을 특징으로 하는 표시 장치.
제8항에 있어서,

상기 제1 및 제2 인버터 회로는 CMOS형 인버터 회로이며, 상기 제2 인버터의 P 채널형 트랜지스터의 온 저항을 상기 화소 선택 트랜지스터의 온 저항보다 크게 설정하는 것을 특징으로 하는 표시 장치.
제11항에 있어서,

상기 P 채널형 트랜지스터의 L/W(L은 채널 길이, W는 채널 폭)는 상기 화소 선택 트랜지스터의 L/W보다 큰 것을 특징으로 하는 표시 장치.
복수의 게이트 신호선과, 상기 게이트 신호선과 교차하는 방향으로 배치되는 복수의 드레인 신호선과, 상기 게이트 신호선으로부터의 주사 신호에 의해 표시 화소를 선택하는 화소 선택 트랜지스터와,

상기 표시 화소 내에 배치되는 화소 전극과,

상기 표시 화소별로 배치되며, 상기 드레인 신호선으로부터 입력되는 영상 신호를 표시 전극에 순차 공급하는 제1 표시 회로와,

상기 표시 화소에 대응하여 배치되며, 상기 화소 선택 트랜지스터를 통해서 상기 드레인 신호선으로부터 입력되는 영상 신호를 유지하는 유지 회로를 포함하고, 상기 유지 회로가 유지하는 신호에 따른 전압 신호를 상기 화소 전극에 공급하는 제2 표시 회로와,

상기 화소 선택 트랜지스터와 종렬로 접속되며, 회로 선택 신호에 따라 상기제1 및 제2 표시 회로 중 어느 하나를 선택하는 회로 선택 트랜지스터를 포함하고,

상기 유지 회로는 상기 드레인 신호선으로부터의 영상 신호가 입력되는 제1 인버터 회로와, 상기 제1 인버터 회로의 출력을 입력으로 정귀환하는 제2 인버터 회로를 더 포함하고, 상기 제2 인버터 회로의 출력 저항을 상기 화소 선택 트랜지스터 및 상기 회로 선택 트랜지스터의 합성 온 저항보다 크게 설정함으로써, 상기 드레인 신호선으로부터의 영상 신호에 따라 상기 제1 인버터 회로가 반전 동작을 행하는 것을 가능하게 하는 것을 특징으로 하는 표시 장치.
제13항에 있어서,

상기 제1 및 제2 인버터 회로는 CMOS형 인버터 회로로 이루어지며, 상기 제2 인버터 회로의 N 채널형 트랜지스터의 온 저항을 상기 화소 선택 트랜지스터 및 상기 회로 선택 트랜지스터의 합성 온 저항보다 크게 설정하는 것을 특징으로 하는 표시 장치.
제14항에 있어서,

상기 N 채널형 트랜지스터의 L/W(L은 채널 길이, W는 채널 폭)는, 상기 화소 선택 트랜지스터의 L/W와 상기 회로 선택 트랜지스터의 L/W의 합보다 큰 것을 특징으로 하는 표시 장치.
제13항에 있어서,

상기 제1 및 제2 인버터 회로는 CMOS형 인버터 회로이며, 상기 제2 인버터의 P 채널형 트랜지스터의 온 저항을 상기 화소 선택 트랜지스터 및 상기 회로 선택 트랜지스터의 합성 온 저항보다 크게 설정하는 것을 특징으로 하는 표시 장치.
제16항에 있어서,

상기 P 채널형 트랜지스터의 L/W(L은 채널 길이, W는 채널 폭)는, 상기 화소 선택 트랜지스터의 L/W와 상기 회로 선택 트랜지스터의 L/W의 합보다 큰 것을 특징으로 하는 표시 장치.