JP2002091397A - 表示装置 - Google Patents

Abstract

(57)【要約】 【課題】画素にデジタル映像データを保持するための保
持回路を備えた表示装置において、当該スタティック型
メモリへのデータの誤書き込みを防止すると共に、低消
費電力化及び画素の微細レイアウトを可能とした表示装
置を提供する。 【解決手段】保持回路１１０はドレイン信号線６１から
のデジタル映像信号が入力される第１のインバータ回路
ＩＮＶ１と、第１のインバータ回路ＩＮＶ１の出力を入
力に正帰還すると共に、デジタル映像信号の書き込み時
に、高出力インピーダンス状態に設定可能な第２のイン
バータ回路ＩＮＶ２と、から成る。第２のインバータ回
路ＩＮＶ２は例えばクロックド・インバータである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は表示装置に関し、特
に携帯可能な表示装置に用いて好適な表示装置に関す
る。

【０００２】

【従来の技術】近年、携帯可能な表示装置、例えば携帯
テレビ、携帯電話等が市場ニーズとして要求されてい
る。かかる要求に応じて表示装置の小型化、軽量化、低
消費電力化に対応すべく研究開発が盛んに行われてい
る。

【０００３】図９に従来例に係る液晶表示装置の一表示
画素の回路構成図を示す。絶縁性基板（不図示）上に、
ゲート信号線５１、ドレイン信号線６１とが交差して形
成されており、その交差部近傍に両信号線５１、６１に
接続された画素選択ＴＦＴ６５が設けられている。ＴＦ
Ｔ６５のソース１１ｓは液晶２１の表示電極８０に接続
されている。

【０００４】また、表示電極８０の電圧を１フィールド
期間、保持するための補助容量８５が設けられており、
この補助容量８５の一方の端子８６はＴＦＴ６５のソー
ス１１ｓに接続され、他方の電極８７には各表示画素に
共通の電位が印加されている。ここで、ゲート信号線５
１に走査信号が印加されると、ＴＦＴ６５はオン状態と
なり、ドレイン信号線６１からアナログ映像信号が表示
電極８０に伝達されると共に、補助容量８５に保持され
る。表示電極８０に印加された映像信号電圧が液晶２１
に印加され、その電圧に応じて液晶２１が配向すること
により液晶表示を得ることができる。したがって、動画
像、静止画像に関係なく表示を得ることができる。かか
る液晶表示装置に静止画像を表示する場合、例えば携帯
電話の液晶表示部の一部に携帯電話を駆動するためのバ
ッテリの残量表示として、乾電池の画像を表示すること
になる。

【０００５】しかしながら、上述した構成の液晶表示装
置においては、静止画像を表示する場合であっても、動
画像を表示する場合と同様に、走査信号でＴＦＴ６５を
オン状態にして、映像信号を各表示画素に再書き込みす
る必要が生じていた。そのため、走査信号及び映像信号
等の駆動信号を発生するためのドライバ回路、及びドラ
イバ回路の動作タイミングを制御するための各種信号を
発生する外部ＬＳＩは常時動作するため、常に大きな電
力を消費していた。このため、限られた電源しか備えて
いない携帯電話等では、その使用可能時間が短くなると
いう欠点があった。

【０００６】これに対して、各表示画素にスタティック
型メモリを備えた液晶表示装置が特開平８−１９４２０
５号に開示されている。同公報の一部を引用して説明す
ると、この液晶表示装置は、図１０に示すように、２段
インバータＩＮＶ１，ＩＮＶ２を正帰還させた形のメモ
リ、即ちスタティック型メモリをデジタル映像信号の保
持回路として用いることにより、消費電力を低減するも
のである。ここで、スタティック型メモリに保持された
２値デジタル映像信号に応じて、スイッチ素子２４は参
照線Ｖrefと表示電極８０との間の抵抗値を制御し、液
晶２１のバイアス状態を調整している。一方、共通電極
には交流信号Ｖcomを入力する。本装置は理想上、静止
画像のように表示画像に変化がなければ、メモリへのリ
フレッシュは不要である。

【０００７】

【発明が解決しようとする課題】上述したように、デジ
タル映像信号を保持するためのスタティック型メモリを
備えた液晶表示装置では、低階調度の静止画像を表示す
ると共に、消費電力を低減するのに適している。

【０００８】しかしながら、上述した構成の液晶表示装
置は以下の問題点を有していた。この問題点について図
１１を参照しながら説明する。いま、画素選択ＴＦＴ６
５のソース１１ｓが「Ｌ（ロウ）」レベルであり、イン
バータＩＮＶ１の出力ノードに「Ｈ（ハイ）」レベルが
保持されているとする。

【０００９】この保持状態から、外部回路よりドレイン
信号線６１に「Ｈ」を出力し、スタティック型メモリに
「Ｈ」の書き込みを行う場合、インバータＩＮＶ２のＮ
チャネル型ＴＦＴがオンしているので、図の破線で示す
ように、ドレイン信号線６１→ＴＦＴ６５→Ｎチャネル
型ＴＦＴの経路で電流が流れる。つまり、「Ｈ」レベル
と「Ｌ」レベルの引っ張り合いが起こり、「Ｈ」の低下
により誤書き込みが生じるおそれがある。

【００１０】同様の現象はＩＮＶ１の出力ノードに
「Ｌ」レベルが保持されている場合も生じるが、以下
「Ｈ」書き込みを行う場合を代表して説明する。

【００１１】ここで、「Ｈ」のデータを正常に書き込む
ためには、ＴＦＴ６５のソース１１ｓがインバータＩＮ
Ｖ１のしきい値電圧より高くするという条件を満足しな
ければならないが、上記の電流経路が存在するためにＴ
ＦＴ６５のソース１１ｓが低下してしまうおそれがあ
る。

【００１２】そこで、上記条件を満足するためには次の
対策が考えられる。外部回路からドレイン線６１に供
給する「Ｈ」レベルの電圧を高くする。画素ＴＦＴ６
５のオン抵抗を下げるためにゲート信号線５１が選択さ
れた時の電圧を高くするか、ＴＦＴ６５のチャネル幅を
大きくする。

【００１３】しかしながら、は外部回路の電源電圧が
上昇するため消費電力が増加してしてしまうという欠点
がある。はゲートドライバの電源電圧の上昇、ＴＦＴ
サイズが増加し、画素の微細ピッチでのレイアウトが困
難となるという欠点がある。

【００１４】本発明は上述した従来技術の課題に鑑みて
為されたものであり、画素にデジタル映像データを保持
するためのスタティック型メモリを備えた表示装置にお
いて、当該スタティック型メモリへのデータの誤書き込
みを防止すると共に、低消費電力化及び画素の微細レイ
アウトを可能とした表示装置を提供することを目的とす
るものである。

【００１５】

【課題を解決するための手段】本願に開示される発明の
うち、主なものは以下の通りである。

【００１６】本発明の表示基板は基板上の一方向に配置
された複数のゲート信号線と、前記ゲート線と交差する
方向に配置された複数のドレイン信号線と、前記ゲート
信号線からの走査信号により選択されると共に前記ドレ
イン信号線から映像信号が供給されるマトリックス状に
配置された表示電極と、前記表示電極に対応して配置さ
れ、映像信号を保持する保持回路と、を備え、前記保持
回路が保持した信号に応じて表示を行う表示装置におい
て、前記保持回路は前記ドレイン信号線からのデジタル
映像信号が入力される第１のインバータ回路と、該第１
のインバータ回路の出力を入力に正帰還すると共に前記
デジタル映像信号の書き込み時に高出力インピーダンス
状態に設定可能な第２のインバータ回路と、から成るこ
とを特徴とする。

【００１７】本発明によれば、ドレイン信号線からのデ
ジタル映像信号を保持回路に書き込む時に、保持回路を
構成する第２のインバータ回路を高出力インピーダンス
状態に設定することができるので、ドレイン信号線から
異なるレベルのデジタル映像信号を書き込む際のレベル
の引っ張り合いが起こることが防止される。

【００１８】また書き込み終了後、高出力インピーダン
ス状態は解除され保持回路が働くようになるので、書き
込まれたデジタル映像信号は正常に保持される。これに
より、誤書き込みが防止されると共に、従来のように、
外部回路からドレイン線に供給する「Ｈ」レベルの電圧
を高くしたり、画素選択ＴＦＴのサイズを大きくしたり
する必要がなくなるので、表示装置の消費電力を低減す
ると共に、画素の微細レイアウトを実現することができ
る。

【００１９】また、本発明の表示装置の好ましい実施態
様は以下の通りである。第２のインバータ回路は、ゲー
ト信号線からの走査信号に応じて、デジタル映像信号の
書き込み時に高出力インピーダンス状態に設定されるク
ロックド・インバータ回路から成ることである。クロッ
クド・インバータ回路を用いることにより画素の高集積
化が可能となる。

【００２０】また、クロックド・インバータ回路は、静
消費電力を低減するためにＣＭＯＳ型クロックド・イン
バータ回路であることが好ましい。また、このＣＭＯＳ
型クロックド・インバータ回路にゲート信号線からの走
査信号と逆位相の信号を供給するための第３のインバー
タ回路が設けられている。

【００２１】

【発明の実施の形態】本発明の実施形態に係る表示装置
を液晶表示装置に応用した場合について説明する。図１
は液晶表示装置の一表示画素を示す回路構成図である。
図において、従来例の図９と同一の構成部分については
同一符号を付し説明を省略する。

【００２２】保持回路１１０は、正帰還ループを構成可
能な第１及び第２のインバータ回路ＩＮＶ１，ＩＮＶ２
から成る。第１のインバータ回路ＩＮＶ１の入力には、
画素選択ＴＦＴ７２のソース１２ｓが接続され、その出
力は第２のインバータ回路ＩＮＶ２に入力されている。
そして第２のインバータ回路ＩＮＶ２の出力は、第１の
インバータ回路ＩＮＶ１の入力に接続されている。ここ
で、画素選択ＴＦＴ７２はＮチャネル型薄膜トランジス
タである。

【００２３】また、第２のインバータ回路ＩＮＶ２はク
ロックド・インバータであって、ゲート信号線５１の走
査信号Ｇと、この走査信号Ｇと逆位相の信号＊Ｇとによ
って制御される。逆位相の信号＊Ｇは、第２のインバー
タ回路ＩＮＶ２に隣接して配置された第３のインバータ
回路ＩＮＶ３によって作成される。但し、第３のインバ
ータ回路ＩＮＶ３は、必ずしも第２のインバータ回路Ｉ
ＮＶ２に隣接する必要はない。

【００２４】第１及び第３のインバータ回路はＣＭＯＳ
型インバータであって、その回路構成は図２（Ａ）に示
す通りである。また第２のインバータ回路の回路構成は
図２（Ｂ）に示す通りである。

【００２５】保持回路１１０の相補的な出力信号Ｄ，＊
Ｄは信号選択回路１２０のＴＦＴ１２１，１２２のゲー
トに印加されている。信号選択回路１２０は出力信号
Ｄ，＊Ｄに応じて信号Ａ，信号Ｂのいずれかを選択して
液晶２１の表示電極に印加する。ここで、信号選択ＴＦ
Ｔ１２１，１２２はＮチャネル型薄膜トランジスタであ
る。

【００２６】次に、上述した構成の装置の動作を説明す
る。ゲート信号線５１からの走査信号Ｇが「Ｈ」に立ち
上がり、画素選択ＴＦＴ７２がオンする。そして、ドレ
イン信号線６１からのデジタル映像信号が画素選択ＴＦ
Ｔ７２を介して保持回路１１０に書き込まれる。このと
き、第２のインバータ回路ＩＮＶ２の出力は高インピー
ダンス状態となる。

【００２７】ここで、ドレイン信号線６１からのデジタ
ル映像信号を切り換える時にも、レベルの引っ張り合い
が起こらないので、誤書き込みが防止される。その後書
き込みが終了し、走査信号Ｇが「Ｌ」に立ち下がると、
第２のインバータ回路ＩＮＶ２の出力は高インピーダン
ス状態が解除され、保持回路１１０は書き込まれたデー
タを正常に保持する。

【００２８】したがって、外部回路からドレイン線６１
に供給する電圧を再調整したり、画素選択ＴＦＴ７２の
サイズを大きくしたりする必要がなくなるので、消費電
力を低減すると共に、画素の微細レイアウトを実現する
ことができる。

【００２９】なお、ゲート信号線５１の走査信号Ｇと逆
位相の信号＊Ｇを伝達する信号線５１ａを併設し、第２
のインバータ回路ＩＮＶ２に供給するようにしてもよ
い。これにより、第３のインバータ回路ＩＮＶ３が省略
できる。

【００３０】図３は液晶表示装置の一表示画素を示す他
の回路構成図である。なお、図において簡単のため、信
号選択回路１２０等は省略されている。ここでは第２の
インバータ回路ＩＮＶ２は図２（Ａ）に示すようなＣＭ
ＯＳ型インバータ回路である。画素選択ＴＦＴ７２のソ
ース１２ｓと第２のインバータ回路ＩＮＶ２との間には
スイッチ回路ＳＷ１が設けられている。スイッチ回路Ｓ
Ｗ１はデジタル映像信号の書き込み時に開き、第２のイ
ンバータ回路ＩＮＶ２の出力をオープン状態にする。

【００３１】これにより、ドレイン信号線６１からのデ
ジタル映像信号を切り換える時にも、同様にしてレベル
の引っ張り合いが起こらないので、誤書き込みが防止さ
れる。その後書き込みが終了すると、スイッチ回路ＳＷ
１は閉じ、第２のインバータ回路ＩＮＶ２の出力のオー
プン状態が解除され、保持回路１１０は書き込まれたデ
ータを正常に保持する。（図３（Ａ））また、図３
（Ｂ）において、スイッチ回路ＳＷの位置が異なるが動
作については同様である。この回路構成では、保持回路
１１０の出力信号＊Ｄは、スイッチ回路ＳＷが開いた状
態でも画素選択ＴＦＴ７２から供給される。

【００３２】また、図４は液晶表示装置の一表示画素を
示すもう１つ他の回路構成図である。なお、図において
簡単のため、信号選択回路１２０等は省略されている。
前述したスイッチ回路ＳＷ１，ＳＷ２は、ＣＭＯＳ型の
トランスファーゲートＴＧ１，ＴＧ２に具体化されてい
る。ＣＭＯＳ型のトランスファーゲートはオン抵抗が低
いという利点がある。

【００３３】ここで、トランスファーゲートＴＧ１，Ｔ
Ｇ２の制御信号として、ゲート信号線５１の走査信号
Ｇ、その逆相の信号＊Ｇが用いられている。第３のイン
バータ回路ＩＮＶ３はこの逆相の信号＊Ｇを作成する。

【００３４】なお、ゲート信号線５１の走査信号Ｇと逆
位相の信号＊Ｇを伝達する信号線５１ａを併設し、トラ
ンスファーゲートＴＧ１，ＴＧ２に供給してもよい。こ
れにより、第３のインバータ回路ＩＮＶ３が省略でき
る。

【００３５】また、図５は液晶表示装置の一表示画素を
示す更にもう１つ他の回路構成図である。なお、図にお
いて簡単のため、信号選択回路１２０等は省略されてい
る。ここで図３のスイッチ回路ＳＷ１，ＳＷ２は、単一
のトランスファーゲートＴＧ３，ＴＧ４に具体化されて
いる。トランスファーゲートＴＧ３，ＴＧ４はＰチャネ
ル型の薄膜トランジスタであって、そのゲートにはゲー
ト信号線５１が接続されている。

【００３６】かかる構成によれば、トランスファーゲー
トＴＧ３，ＴＧ４を１つの薄膜トランジスタで構成する
ことができると共に、第３のインバータ回路ＩＮＶ３が
省略でき、素子数を低減することができる。

【００３７】次に、本発明の実施形態に係る表示装置を
液晶表示装置に応用した場合の装置全体の回路構成を図
６に示す。本装置はアナログ映像信号に応じた表示（フ
ルカラーの動画像）を行うアナログ表示モードと、保持
回路で保持したデジタル映像信号に応じた表示（静止画
像）を行うデジタル表示モードとを選択可能な液晶表示
装置である。

【００３８】絶縁基板１０（不図示）上に、走査信号を
供給するゲートドライバ５０に接続された複数のゲート
信号線５１が一方向に配置されており、これらのゲート
信号線５１と交差する方向に複数のドレイン信号線６１
が配置されている。

【００３９】ドレイン信号線６１には、ドレインドライ
バ６０から出力されるサンプリングパルスのタイミング
に応じて、サンプリングトランジスタＳＰ１，ＳＰ２，
…，ＳＰｎがオンし、データ信号線６２のデータ信号
（アナログ映像信号又はデジタル映像信号）が供給され
る。

【００４０】液晶表示パネル１００は、ゲート信号線５
１からの走査信号により選択されると共に、ドレイン信
号線６１からのデータ信号が供給される複数の表示画素
２００がマトリックス状に配置されて構成されている。

【００４１】以下、表示画素２００の詳細な構成につい
て説明する。ゲート信号線５１とドレイン信号線６１の
交差部近傍には、Ｐチャネル型ＴＦＴ４１及びＮチャネ
ル型４２から成る回路選択回路４０が設けられている。
ＴＦＴ４１，４２の両ドレインはドレイン信号線６１に
接続されると共に、それらの両ゲートは選択信号線８８
に接続されている。ＴＦＴ４１，４２は、選択信号線８
８からの選択信号に応じていづれか一方がオンする。ま
た、後述するように回路選択回路４０と対を成して、回
路選択回路４３が設けられている。

【００４２】これにより、後述するアナログ表示モード
（フルカラー動画像対応）とデジタル表示モード（低消
費電力、静止画像対応）とを選択して切換えることが可
能となる。また、回路選択回路４０に隣接して、Ｎチャ
ネル型ＴＦＴ７１及びＮチャネル型ＴＦＴ７２から成る
画素選択回路７０が配置されている。ＴＦＴ７１，７２
はそれぞれ回路選択回路４０のＴＦＴ４１，４２と縦列
に接続されると共に、それらの両ゲートにはゲート信号
線５１が接続されている。ＴＦＴ７１，７２はゲート信
号線５１からの走査信号に応じて両方が同時にオンする
ように構成されている。

【００４３】また、アナログ映像信号を保持するための
補助容量８５が設けられている。補助容量８５の一方の
電極８６はＴＦＴ７１のソース７１ｓに接続されてい
る。他方の電極８７は共通の補助容量線８８に接続さ
れ、バイアス電圧Ｖscが供給されている。画素選択回路
７０の各ＴＦＴのゲートが開いてアナログ映像信号が液
晶２１に印加されると、その信号は１フィールド期間保
持されなければならないが、液晶２１のみではその信号
の電圧は時間経過とともに次第に低下してしまう。そう
すると、表示むらとして現れてしまい良好な表示が得ら
れなくなる。そこでその電圧を１フィールド期間保持す
るために補助容量８５を設けている。

【００４４】この補助容量８５と液晶２１との間には、
回路選択回路４３のＰチャネル型ＴＦＴ４４が設けら
れ、回路選択回路４３のＴＦＴ４１と同時にオンオフす
るように構成されている。また、画素選択回路７０のＴ
ＦＴ７２と液晶２１の表示電極８０との間には、保持回
路１１０、信号選択回路１２０が設けられている。

【００４５】保持回路１１０は、図１に示したように、
正帰還ループを構成可能な第１及び第２のインバータ回
路ＩＮＶ１，ＩＮＶ２から成る。第１のインバータ回路
ＩＮＶ１の入力には、画素選択ＴＦＴ７２のソース１２
ｓが接続され、その出力は第２のインバータ回路ＩＮＶ
２に入力されている。そして第２のインバータ回路ＩＮ
Ｖ２の出力は、第１のインバータ回路ＩＮＶ１の入力に
接続されている。

【００４６】また、第２のインバータ回路ＩＮＶ２はク
ロックド・インバータであって、ゲート信号線５１の走
査信号Ｇと、この走査信号Ｇと逆位相の信号＊Ｇとによ
って制御される。逆位相の信号＊Ｇは、第３のインバー
タ回路ＩＮＶ３によって作成される。保持回路１１０と
しては、図３、図４及び図５に示した他の回路構成を採
用することができることは言うまでもない。

【００４７】また、信号選択回路１２０は、保持回路１
１０からの信号に応じて信号を選択する回路であって、
２つのＮチャネル型ＴＦＴ１２１、１２２で構成されて
いる。ＴＦＴ１２１、１２２のゲートには保持回路１１
０からの相補的な出力信号がそれぞれ印加されているの
で、ＴＦＴ１２１、１２２は相補的にオンオフする。

【００４８】ここで、ＴＦＴ１２２がオンすると交流駆
動信号（信号Ｂ）が選択され、ＴＦＴ１２１がオンする
とその対向電極信号ＶCOM（信号Ａ）が選択され、回路
選択回路４３のＴＦＴ４５を介して、液晶２１に電圧を
印加する表示電極８０に供給される。

【００４９】次に、液晶パネル２００の周辺回路につい
て説明すると、液晶パネル２００の絶縁性基板１０とは
別基板の外付け回路基板９０には、パネル駆動用ＬＳＩ
９１が設けられている。この外付け回路基板９０のパネ
ル駆動用ＬＳＩ９１から垂直スタート信号ＳＴＶがゲー
トドライバ５０に入力され、水平スタート信号ＳＴＨが
ドレインドライバ６０に入力される。また映像信号がデ
ータ線６２に入力される。

【００５０】次に、図６及び図７を参照しながら、上述
した構成の表示装置の駆動方法について説明する。図７
は、液晶表示装置がデジタル表示モードに選択された場
合のタイミング図である。 （１）アナログ表示モードの場合 モード切換信号ＭＤに応じて、アナログ表示モードが選
択されると、データ信号線６２にアナログ映像信号が出
力される状態に設定されると共に、選択信号線８８が
「Ｌ」となり、回路選択回路４０，４３のＴＦＴ４１，
４４がオンする。

【００５１】また、水平スタート信号ＳＴＨに基づくサ
ンプリング信号に応じてサンプリングトランジスタＳＰ
がオンしデータ信号線６２のアナログ映像信号がドレイ
ン信号線６１に供給される。

【００５２】また、垂直スタート信号ＳＴＶに基づい
て、走査信号がゲート信号線５１に供給される。走査信
号に応じて、ＴＦＴ７１がオンすると、ドレイン信号線
６１からアナログ映像信号Ｓｉｇが表示電極８０に伝達
されると共に、補助容量８５に保持される。表示電極８
０に印加された映像信号電圧が液晶２１に印加され、そ
の電圧に応じて液晶２１が配向することにより液晶表示
を得ることができる。

【００５３】このアナログ表示モードでは、映像信号が
逐次入力されるので、フルカラーの動画像を表示するの
に好適である。ただし、外付け回路基板９０のＬＳＩ９
１、各ドライバ５０，６０にはそれらを駆動するため
に、絶えず電力が消費されている。 （２）デジタル表示モード モード切換信号ＭＤに応じて、デジタル表示モードが選
択されると、データ信号線６２にデジタル映像信号が出
力される状態に設定されると共に、選択信号線８８の電
位が「Ｈ」となり、保持回路１１０が動作可能な状態に
なる。また、回路選択回路４０，４３のＴＦＴ４１，４
４がオフすると共に、ＴＦＴ４２，４５がオンする。

【００５４】また、外付け回路基板９０のパネル駆動用
ＬＳＩ９１から、ゲートドライバ５０及びドレインドラ
イバ６０にスタート信号ＳＴＶ，ＳＴＨがそれぞれ入力
される。それに応じてサンプリング信号が順次発生し、
それぞれのサンプリング信号に応じてサンプリングトラ
ンジスタＳＰ１，ＳＰ２，…，ＳＰｎが順にオンしてデ
ジタル映像信号Ｓｉｇをサンプリングして各ドレイン信
号線６１に供給する。

【００５５】ここで第１行、即ち走査信号Ｇ１が印加さ
れるゲート信号線５１について説明する。まず、走査信
号Ｇ１によってゲート信号線５１に接続された各表示画
素Ｐ１１、Ｐ１２、…Ｐ１ｎの各ＴＦＴが１水平走査期
間オンする。

【００５６】第１行第１列の表示画素Ｐ１１に注目する
と、サンプリング信号ＳＰ１によってサンプリングした
デジタル映像信号Ｓ１１がドレイン信号線６１に入力さ
れる。そして走査信号Ｇ１が「Ｈ」になり、画素選択回
路７０の各ＴＦＴがオン状態になるとそのドレイン信号
Ｄ１が保持回路１１０に書き込まれる。

【００５７】この書き込み時には、保持回路１１０を構
成する第２のインバータ回路ＩＮＶ２の出力が高インピ
ーダンス状態となる。これにより、ドレイン信号Ｄ１
（＝デジタル映像信号Ｓ１１）を切り換える際に、レベ
ル引っ張り合いが起こらず、誤書き込みが防止される。
すなわち、書き込みの余裕度が向上するため、ドレイン
信号Ｄ１（＝デジタル映像信号Ｓ１１）の「Ｈ」レベル
の電圧を下げることができ、ドレインドライバ６０等の
駆動回路の電源電圧を低くすることができる。また、画
素選択回路７０を構成するＴＦＴのサイズも小さくする
こともできる。

【００５８】そして、走査信号Ｇ１が「Ｌ」になると、
第２のインバータ回路ＩＮＶ２の出力が高インピーダン
ス状態は解除され、保持回路１１０は書き込まれたデジ
タル映像信号Ｓ１１を保持する。

【００５９】この保持回路１１０で保持された信号は、
信号選択回路１２０に入力されて、この信号選択回路１
２０で信号Ａ又は信号Ｂを選択して、その選択した信号
が表示電極８０に印加され、その電圧が液晶２１に印加
される。こうしてゲート信号線５１から最終行のゲート
信号線５１まで走査することにより、１画面分（１フィ
ールド期間）の書き込みが終了する。

【００６０】その後、保持回路１１０に保持されたデー
タに基づく表示（静止画像の表示）を行う。なお、この
デジタル表示モード時には、ゲートドライバ５０並びに
ドレインドライバ６０及び外付けのパネル駆動用ＬＳＩ
９１への電圧供給を停止しそれらの駆動を止める。保持
回路１１０には常に電圧ＶDD，ＶSSを供給して駆動し、
また対向電極電圧を対向電極３２に、各信号Ａ及びＢを
選択回路１２０に供給する。

【００６１】即ち、保持回路１１０にこの保持回路を駆
動するためのＶDD、ＶSSを供給し、対向電極には対向電
極電圧ＶCOM（信号Ａ）を印加し、液晶表示パネル１０
０がノーマリーホワイト（ＮＷ）の場合には、信号Ａに
は対向電極３２と同じ電位の電圧を印加し、信号Ｂには
液晶を駆動するための交流電圧（例えば６０Ｈｚ）を印
加するのみである。そうすることにより、１画面分を保
持して静止画像として表示することができる。また他の
ゲートドライバ５０、ドレインドライバ６０及び外付け
ＬＳＩ９１には電圧が印加されていない状態である。

【００６２】このとき、ドレイン信号線６１にデジタル
映像信号で「Ｈ（ハイ）」が保持回路１１０に入力され
た場合には、信号選択回路１２０において第１のＴＦＴ
１２１には「Ｌ」が入力されることになるので第１のＴ
ＦＴ１２１はオフとなり、他方の第２のＴＦＴ１２２に
は「Ｈ」が入力されることになるので第２のＴＦＴ１２
２はオンとなる。

【００６３】そうすると、信号Ｂが選択されて液晶には
信号Ｂの電圧が印加される。即ち、信号Ｂの交流電圧が
印加され、液晶が電界によって立ち上がるため、ＮＷの
表示パネルでは表示としては黒表示として観察できる。

【００６４】ドレイン信号線６１にデジタル映像信号で
「Ｌ」が保持回路１１０に入力された場合には、信号選
択回路１２０において第１のＴＦＴ１２１には「Ｈ」が
入力されることになるので第１のＴＦＴ１２１はオンと
なり、他方の第２のＴＦＴ１２２には「Ｌ」が入力され
ることになるので第２のＴＦＴ１２２はオフとなる。そ
うすると、信号Ａが選択されて液晶には信号Ａの電圧が
印加される。即ち、対向電極３２と同じ電圧が印加され
るため、電界が発生せず液晶は立ち上がらないため、Ｎ
Ｗの表示パネルでは表示としては白表示として観察でき
る。

【００６５】このように、１画面分を書き込みそれを保
持することにより静止画像として表示できるが、その場
合には、各ドライバ５０，６０及びＬＳＩ９１の駆動を
停止するので、その分、低消費電力化することができ
る。

【００６６】上述したように、本発明の実施形態によれ
ば、１つの液晶表示パネル１００で逐次表示するフルカ
ラーの動画像表示（アナログ表示モードの場合）と、デ
ジタル階調表示（デジタル表示モードの場合）という２
種類の表示に対応することができる。また、保持回路１
１０の書き込み時の誤動作を防止することができると共
に、低消費電力及び画素の微細レイアウトが可能とな
る。

【００６７】また、上述の実施形態ではアナログ表示モ
ードとデジタル表示モードを選択可能な表示装置につい
て説明したが、本発明はデジタル映像信号を書き込み、
保持する回路１１０を備え、その保持信号に応じて画像
表示を行う表示装置に広く適用することができるもので
ある。

【００６８】また、本発明の表示装置は、液晶表示装置
の中でも特に、反射型液晶表示装置に適用することが好
ましい。そこで、この反射型液晶表示装置のデバイス構
造について図８を参照しながら説明する。

【００６９】図８に示すように、一方の絶縁性基板１０
上に、多結晶シリコンから成り島化された半導体層１１
上にゲート絶縁膜１２を形成し、半導体層１１の上方で
あってゲート絶縁膜１２上にゲート電極１３を形成す
る。

【００７０】ゲート電極１３の両側に位置する下層の半
導体層１１には、ソース１１ｓ及びドレイン１１ｄが形
成されている。ゲート電極１３及びゲート絶縁膜１２上
には層間絶縁膜１４を堆積し、そのドレイン１１ｄに対
応した位置及びソース１１ｓに対応した位置にコンタク
トホール１５が形成されており、そのコンタクトホール
１５を介してドレイン１１ｄはドレイン電極１６に接続
されており、ソース１１ｓは層間絶縁膜１４上に設けた
平坦化絶縁膜１７に設けたコンタクトホール１８も介し
て表示電極１９に接続されている。

【００７１】平坦化絶縁膜１７上に形成された各表示電
極１９はアルミニウム（Ａｌ）等の反射材料から成って
いる。各表示電極１９及び平坦化絶縁膜１７上には液晶
２１を配向するポリイミド等から成る配向膜２０が形成
されている。

【００７２】他方の絶縁性基板３０上には、赤（Ｒ）、
緑（Ｇ）、青（Ｂ）の各色を呈するカラーフィルタ３
１、ＩＴＯ（Indium Tin Oxide）等の透明導電性膜から
成る対向電極３２、及び液晶２１を配向する配向膜３３
が順に形成されている。カラー表示としない場合にはカ
ラーフィルタ３１は不要である。

【００７３】こうして形成された一対の絶縁性基板１
０，３０の周辺を接着性シール材によって接着し、それ
によって形成された空隙に液晶２１を充填して、反射型
液晶表示装置が完成する。

【００７４】図中点線矢印で示すように、観察者１側か
ら入射した外光は、対向電極基板３０から順に入射し、
表示電極１９によって反射されて、観察者１側に出射
し、表示を観察者１が観察することができる。

【００７５】このように、反射型液晶表示装置は外光を
反射させて表示を観察する方式であり、透過型の液晶表
示装置のように、観察者側と反対側にいわゆるバックラ
イトを用いる必要が無いため、そのバックライトを点灯
させるための電力を必要としない。従って、本発明の表
示装置として、バックライト不要で低消費電力化に適し
た反射型液晶表示装置であることが好ましい。

【００７６】上述の実施の形態においては、１画面の全
ドットスキャン期間には、対向電極電圧及び信号Ａ及び
Ｂの電圧は印加している場合について示したが、本発明
はそれに限定されるものではなく、この期間においても
これらの各電圧を印加しなくても良い。しかしながら消
費電力を低減させるためには、好ましくは印加しない方
が良い。

【００７７】また、上述の実施の形態においては、デジ
タル表示モードにおいて、１ビットのデジタルデータ信
号を入力した場合について説明したが、本発明はそれに
限定されるものではなく、複数ビットのデジタルデータ
信号の場合でも適用することが可能である。

【００７８】そうすることにより、多階調の表示を行う
ことができる。その際、入力するビット数に応じた保持
回路及び信号選択回路の数にする必要がある。

【００７９】また、上述の実施の形態においては、静止
画像を液晶表示パネルの一部に表示する場合を説明した
が、本願はそれに限定されるものではなく、全表示画素
に静止画を表示することも可能であり、本願発明の特有
の効果を奏するものである。

【００８０】上述の実施の形態においては、反射型液晶
表示装置の場合について説明したが、１画素内でＴＦ
Ｔ、保持回路、信号選択回路及び信号配線を除く領域に
透明電極を配置することにより、透過型液晶表示装置に
も用いることができる。また、透過型液晶表示装置に用
いた場合にも、１画面を表示した後に、ゲートドライバ
５０並びにドレインドライバ６０及び外付けのパネル駆
動用ＬＳＩ９１への電圧供給を停止することにより、そ
の分の消費電力の低減を図ることができる。

【００８１】

【発明の効果】本発明の表示装置によれば、ドレイン信
号線からのデジタル映像信号を保持回路に書き込む時
に、保持回路を構成する第２のインバータ回路を高出力
インピーダンス状態に設定することができるので、ドレ
イン信号線から異なるレベルのデジタル映像信号を書き
込む際のレベルの引っ張り合いが起こることが防止され
る。

【００８２】また書き込み終了後、高出力インピーダン
ス状態は解除され保持回路が働くようになるので、書き
込まれたデジタル映像信号は正常に保持される。これに
より、誤書き込みが防止されると共に、従来のように、
外部回路からドレイン線に供給する「Ｈ」レベルの電圧
を高くしたり、画素選択ＴＦＴのサイズを大きくしたり
する必要がなくなるので、表示装置の消費電力を低減す
ると共に、画素の微細レイアウトを実現することができ
る。

【図面の簡単な説明】

【図１】本発明の実施形態に係る液晶表示装置の一表示
画素を示す回路構成図である。

【図２】インバータ回路の回路構成図である。

【図３】本発明の実施形態に係る液晶表示装置の一表示
画素を示す他の回路構成図である。

【図４】本発明の実施形態に係る液晶表示装置の一表示
画素を示すもう１つ他の回路構成図である。

【図５】本発明の実施形態に係る液晶表示装置の一表示
画素を示す更に他の回路構成図である。

【図６】本発明の実施形態に係る表示装置を液晶表示装
置に応用した場合の装置全体の回路構成図である。

【図７】液晶表示装置がデジタル表示モードに選択され
た場合のタイミング図である。

【図８】反射射型液晶表示装置の断面図である。

【図９】従来例に係る液晶表示装置の回路構成図であ
る。

【図１０】従来例に係る液晶表示装置の他の回路構成図
である。

【図１１】液晶表示装置がデジタル表示モードに選択さ
れた場合のタイミング図である。

【符号の説明】

１０ 絶縁性基板 １３ ゲート ２１ 液晶 ４０ 回路選択回路 ４３ 回路選択回路 ５０ ゲートドライバ ５１ ゲート信号線 ６０ ドレインドライバ ６１ ドレイン信号線 ７０ ＴＦＴ ８５ 補助容量 １１０ 保持回路 １２０ 信号選択回路

Claims (11)

【特許請求の範囲】
1. 【請求項１】 基板上の一方向に配置された複数のゲー
   ト信号線と、 前記ゲート線と交差する方向に配置された複数のドレイ
   ン信号線と、前記ゲート信号線からの走査信号により選
   択されると共に前記ドレイン信号線から映像信号が供給
   されるマトリックス状に配置された表示電極と、 前記表示電極に対応して配置され、映像信号を保持する
   保持回路と、を備え、 前記保持回路が保持した信号に応じて表示を行う表示装
   置において、 前記保持回路は前記ドレイン信号線からのデジタル映像
   信号が入力される第１のインバータ回路と、該第１のイ
   ンバータ回路の出力を入力に正帰還すると共に前記デジ
   タル映像信号の書き込み時に高出力インピーダンス状態
   に設定可能な第２のインバータ回路と、から成ることを
   特徴とする表示装置。
2. 【請求項２】 前記第２のインバータ回路は、前記ゲー
   ト信号線からの走査信号に応じて、前記デジタル映像信
   号の書き込み時に高出力インピーダンス状態に設定され
   るクロックド・インバータ回路から成ることを特徴とす
   る請求項１に記載の表示装置。
3. 【請求項３】 前記クロックド・インバータ回路はＣＭ
   ＯＳ型クロックド・インバータ回路であることを特徴と
   する請求項２に記載の表示装置。
4. 【請求項４】 前記ＣＭＯＳ型クロックド・インバータ
   回路に前記ゲート信号線からの走査信号と逆位相の信号
   を供給するための第３のインバータ回路を備えることを
   特徴とする請求項３に記載の表示装置。
5. 【請求項５】 前記ゲート信号線からの走査信号と逆位
   相の信号を供給するための信号線が前記ゲート信号線に
   隣接して設けられ、該信号線から前記ＣＭＯＳ型クロッ
   クド・インバータ回路に前記逆位相の信号を供給するこ
   とを特徴とする請求項３に記載の表示装置。
6. 【請求項６】 基板上の一方向に配置された複数のゲー
   ト信号線と、 前記ゲート線と交差する方向に配置された複数のドレイ
   ン信号線と、前記ゲート信号線からの走査信号により選
   択されると共に前記ドレイン信号線から映像信号が供給
   されるマトリックス状に配置された表示電極と、 前記表示電極に対応して配置され、映像信号を保持する
   保持回路と、を備え、 前記保持回路が保持した信号に応じて表示を行う表示装
   置において、 前記保持回路は、前記ドレイン信号線からのデジタル映
   像信号が入力される第１のインバータ回路と、該第１の
   インバータ回路の出力を入力に正帰還する第２のインバ
   ータ回路と、前記デジタル映像信号の書き込み時に前記
   第２のインバータ回路の出力をオープン状態にすること
   により前記正帰還を解除するスイッチ回路とを有するこ
   とを特徴とする表示装置。
7. 【請求項７】 前記スイッチ回路は、前記ゲート信号線
   からの走査信号に応じて、前記デジタル映像信号の書き
   込み時にオフするトランファーゲート回路から成ること
   を特徴とする請求項６に記載の表示装置。
8. 【請求項８】 前記トランファーゲート回路は薄膜トラ
   ンジスタから成ることを特徴とする請求項７に記載の表
   示装置。
9. 【請求項９】 前記トランファーゲート回路は、単一の
   薄膜トランジスタから成ることを特徴とする請求項８に
   記載の表示装置。
10. 【請求項１０】 前記トランファーゲート回路は、Ｐチ
    ャネル型薄膜トランジスタ及びＮチャネル型薄膜トラン
    ジスタを用いたＣＭＯＳ型トランファーゲート回路から
    成ることを特徴とする請求項８に記載の表示装置。
11. 【請求項１１】 前記ゲート信号線からの走査信号と逆
    位相の信号を供給するための信号線が前記ゲート信号線
    に隣接して設けられ、該信号線から前記ＣＭＯＳ型トラ
    ンファーゲート回路に前記逆位相の信号を供給すること
    を特徴とする請求項１０に記載の表示装置。