JP4297628B2 - アクティブマトリクス型表示装置 - Google Patents
アクティブマトリクス型表示装置 Download PDFInfo
- Publication number
- JP4297628B2 JP4297628B2 JP2001115371A JP2001115371A JP4297628B2 JP 4297628 B2 JP4297628 B2 JP 4297628B2 JP 2001115371 A JP2001115371 A JP 2001115371A JP 2001115371 A JP2001115371 A JP 2001115371A JP 4297628 B2 JP4297628 B2 JP 4297628B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- operation mode
- display device
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス型表示装置に関するものであり、特に画素に対応して複数の保持回路が設けられたアクティブマトリクス型表示装置に関するものである。
【０００２】
【従来の技術】
近年、表示装置は携帯可能な表示装置、例えば携帯テレビ、携帯電話等が市場ニーズとして要求されている。かかる要求に応じて表示装置の小型化、軽量化、省消費電力化に対応すべく研究開発が盛んに行われている。各表示画素にスタティック型メモリ（Static Random Access Memory；ＳＲＡＭ）を備え、静止画像を表示する液晶表示装置が特開平２０００−２８２１６８号に開示されている。
【０００３】
図５に従来例に係る液晶表示装置（Liquid Crystal Display；ＬＣＤ）の回路構成図を示す。液晶表示パネル１００には、絶縁基板１０上に複数の画素電極１７がマトリックス状に配置されている。そして、ゲート信号を供給するゲートドライバ５０に接続された複数のゲート信号線５１が一方向に配置されており、これらのゲート信号線５１と交差する方向に複数のドレイン信号線６１が配置されている。
【０００４】
ドレイン信号線６１には、ドレインドライバ６０から出力されるサンプリングパルスのタイミングに応じて、サンプリングトランジスタＳＰ１，ＳＰ２，・・・，ＳＰｎがオンし、データ信号線６２のデータ信号（アナログ映像信号又はデジタル映像信号）が供給される。
【０００５】
ゲートドライバ５０は、あるゲート信号線５１を選択し、これにゲート信号を供給する。選択された行の画素電極１７にはドレイン信号線６１からデータ信号が供給される。
【０００６】
以下、各画素の詳細な構成について説明する。ゲート信号線５１とドレイン信号線６１の交差部近傍には、Ｐチャネル型回路選択ＴＦＴ４１及びＮチャネル型回路選択ＴＦＴ４２から成る回路選択回路４０が設けられている。回路選択ＴＦＴ４１，４２の両ドレインはドレイン信号線６１に接続されると共に、それらの両ゲートは回路選択信号線８８に接続されている。回路選択ＴＦＴ４１，４２は、選択信号線８８からの選択信号に応じていずれか一方がオンする。また、後述するように回路選択回路４０と対を成して、回路選択回路４３が設けられている。回路選択回路４０、４３は、それぞれのトランジスタが相補的に動作すればよく、Ｐチャネル、Ｎチャネルは逆でももちろんよい。
【０００７】
これにより、後述する通常動作モードであるアナログ映像信号表示（フルカラー動画像対応）とメモリ動作モードであるデジタル映像表示（低消費電力、静止画像対応）とを選択して切換えることが可能となる。また、回路選択回路４０に隣接して、Ｎチャネル型画素選択ＴＦＴ７１及びＮチャネル型ＴＦＴ７２から成る画素選択回路７０が配置されている。画素選択ＴＦＴ７１，７２はそれぞれ回路選択回路４０の回路選択ＴＦＴ４１，４２と縦列に接続されると共に、それらのゲートにはゲート信号線５１が接続されている。画素選択ＴＦＴ７１，７２はゲート信号線５１からのゲート信号に応じて両方が同時にオンするように構成されている。
【０００８】
また、アナログ映像信号を保持するための補助容量８５が設けられている。補助容量８５の一方の電極は画素選択ＴＦＴ７１のソースに接続されている。他方の電極は共通の補助容量線８７に接続され、バイアス電圧Ｖｓｃが供給されている。また、画素選択ＴＦＴ７１のソースは回路選択ＴＦＴ４４及びコンタクト１６を介して画素電極１７に接続されている。ゲート信号によって画素選択ＴＦＴ７１のゲートが開くと、ドレイン信号線６１から供給されるアナログ映像信号はコンタクト１６を介して画素電極１７に入力され、画素電圧として液晶を駆動する。画素電圧は画素選択ＴＦＴ７１の選択が解除され、次に再び選択されるまでの１フィールド期間保持されなければならないが、液晶の容量のみでは、画素電圧は時間経過とともに次第に低下してしまい、１フィールド期間十分に保持されない。そうすると、その画素電圧の低下が表示むらとして現れてしまい良好な表示が得られなくなる。そこで画素電圧を１フィールド期間保持するために補助容量８５を設けている。補助容量８５は所定の面積を有して対向する１組の電極によって構成され、その一方の電極は画素選択ＴＦＴ７１と一体の半導体層、他方の電極は補助容量線８７である。補助容量線８７は、行方向の複数画素で連結されており、電圧VSCが印加されている。
【０００９】
この補助容量８５と画素電極１７との間には、回路選択回路４３のＰチャネル型ＴＦＴ４４が設けられ、回路選択回路４０の回路選択ＴＦＴ４１と同時にオンオフするように構成されている。回路選択ＴＦＴ４１がオンし、アナログ信号を随時供給して液晶を駆動する動作モードを通常動作モード、もしくはアナログ動作モードと呼ぶ。
【００１０】
また、画素選択回路７０のＴＦＴ７２と画素電極１７との間には、保持回路１１０が設けられている。保持回路１１０は、正帰還された２つのインバータ回路と信号選択回路１２０から成り、デジタル２値を保持するＳＲＡＭを構成している。
【００１１】
また、信号選択回路１２０は、２つのインバータからの信号に応じて信号を選択する回路であって、２つのＮチャネル型ＴＦＴ１２１、１２２で構成されている。ＴＦＴ１２１、１２２のゲートには２つのインバータからの相補的な出力信号がそれぞれ印加されているので、ＴＦＴ１２１、１２２は相補的にオンオフする。
【００１２】
ここで、ＴＦＴ１２１がオンすると直流電圧の対向電極信号ＶCOM（信号Ａ）が選択され、ＴＦＴ１２２がオンするとその対向電極信号ＶCOMを中心とした交流電圧であって液晶を駆動するための交流駆動信号（信号Ｂ）が選択され、回路選択回路４３のＴＦＴ４５、コンタクト１６を介して、液晶の画素電極１７に供給される。回路選択ＴＦＴ４２がオンし、保持回路１１０に保持されたデータに基づいて表示をする動作モードをメモリモードもしくはデジタル動作モードと呼ぶ。
【００１３】
上述した構成を要約すれば、画素選択素子である画素選択ＴＦＴ７１及びアナログ映像信号を保持する補助容量８５から成る回路（アナログ表示回路）と、画素選択素子であるＴＦＴ７２、２値のデジタル映像信号を保持する保持回路１１０から成る回路（デジタル表示回路）とが１つの表示画素内に設けられ、更に、これら２つの回路を選択するための回路選択回路４０，４３が設けられている。
【００１４】
次に、液晶パネル１００の周辺回路について説明する。液晶パネル１００の絶縁性基板１０とは別基板の外付け回路基板９０には、駆動信号発生回路９１、昇圧回路９２、電圧生成回路９３が設けられている。外付け回路基板９０には電池９５が接続されている。
【００１５】
電池９５は電池電圧VBを出力し、昇圧回路９２がこれをより高い昇圧電圧VVDDに昇圧し、電圧生成回路９３はＬＣＤパネル１００の各部に接続された配線にそれぞれ所定の電圧を出力する。昇圧VVDDは例えばゲートドライバ５０の駆動用正電圧として用いられる。昇圧負電圧VVEEはゲートドライバの駆動用負電圧として用いられる。基準電圧VSSは通常グランドである。信号Ａ、信号Ｂは保持回路１１０の保持データによって選択されて液晶に印加される電圧である。PCG、PCDはドレイン信号線６１をプリチャージするための信号である。また、駆動信号発生回路９１から垂直スタート信号ＳＴＶがゲートドライバ５０に入力され、水平スタート信号ＳＴＨがドレインドライバ６０に入力される。また映像信号がデータ線６２に入力される。
【００１６】
次に、上述した構成の表示装置の駆動方法について説明する。
（１）通常動作モード（アナログ動作モード）の場合
モード信号に応じて、アナログ表示モードが選択されると、駆動信号発生回路９１はデータ信号線６２にアナログ信号を供給する状態に設定されると共に、回路選択信号線８８の電位がＬ（ロウ）となり、回路選択回路４０，４３のＰチャネル回路選択ＴＦＴ４１，４４がオンし、Ｎチャネル回路選択ＴＦＴ４２、４５がオフする。
【００１７】
また、水平スタート信号ＳＴＨに基づくサンプリング信号に応じてサンプリングトランジスタＳＰ１，ＳＰ２，・・・，ＳＰｎが順次オンしデータ信号線６２のアナログ映像信号がドレイン信号線６１に供給される。
【００１８】
また、垂直スタート信号ＳＴＶに基づいて、ゲート信号がゲート信号線５１に供給される。ゲート信号に応じて、画素選択ＴＦＴ７１がオンすると、ドレイン信号線６１からアナログ映像信号Ａｎ．Ｓｉｇが画素電極１７に伝達されると共に、補助容量８５に保持される。画素電極１７に印加された映像信号電圧が液晶に印加され、その電圧に応じて液晶が配向することにより液晶表示を得ることができる。
【００１９】
ドレイン信号線６１は、多くのトランジスタに接続されているため、容量が大きく、映像信号を瞬時に印加することが困難である。そこで、プリチャージトランジスタＰＣＴ１，、ＰＣＴ２、・・・、ＰＣＴｎより、各ドレイン信号線６１に所定電圧のプリチャージ信号PCDを供給する。プリチャージトランジスタはプリチャージ信号PCGによって、水平帰線期間毎にオンする。
【００２０】
このアナログ表示モードでは、随時入力されるアナログ信号に応じて随時液晶を駆動するので、フルカラーの動画像を表示するのに好適である。ただし、外付け回路基板９０の駆動信号発生回路９１、各ドライバ５０，６０にはそれらを駆動するために、絶えず電力が消費されている。
（２）メモリ動作モード（デジタル表示モード）の場合
モード信号に応じて、デジタル表示モードが選択されると、駆動信号発生回路９１は映像信号をデジタル変換して上位１ビットを抽出したデジタルデータをデータ信号線６２に出力する状態に設定されると共に、回路選択信号線８８の電位がハイとなり、回路選択回路４０，４３の回路選択ＴＦＴ４１，４４がオフすると共に、回路選択ＴＦＴ４２，４５がオンして保持回路１１０が有効な状態になる。
【００２１】
また、外付け回路基板９０の駆動信号発生回路９１から、ゲートドライバ５０及びドレインドライバ６０にスタート信号ＳＴＶ、ＳＴＨがそれぞれ入力される。それに応じてサンプリング信号が順次発生し、それぞれのサンプリング信号に応じてサンプリングトランジスタＳＰ１，ＳＰ２，・・・，ＳＰｎが順にオンしてデジタル映像信号Ｄ．Ｓｉｇをサンプリングして各ドレイン信号線６１に供給する。
【００２２】
次に保持回路１１０について説明する。まず、ゲート信号Ｇ１によってゲート信号線５１に接続された各表示画素の各画素選択ＴＦＴ７２が１水平走査期間オンする。第１行第１列の表示画素に注目すると、サンプリング信号ＳＰ１によってサンプリングしたデジタル映像信号Ｓ１１がドレイン信号線６１に入力される。そして画素選択ＴＦＴ７２がゲート信号によってオン状態になるとそのデジタル信号Ｄ．Ｓｉｇが保持回路１１０に入力され、２つのインバータによって保持される。
【００２３】
このインバータで保持された信号は、信号選択回路１２０に入力されて、この信号選択回路１２０で信号Ａ又は信号Ｂを選択して、その選択した信号が画素電極１７に印加され、その電圧が液晶に印加される。
【００２４】
こうして１行目のゲート信号線から最終行のゲート信号線まで走査することにより、１画面分（１フィールド期間）のスキャン、即ち全ドットスキャンが終了し１画面が表示される。
【００２５】
ここで、１画面が表示されると、ゲートドライバ５０並びにドレインドライバ６０及び外付け基板の駆動信号発生回路９１への電圧供給を停止しそれらの駆動を止める。保持回路１１０には常に参照電圧として昇圧電圧VVDD，基準電圧ＶSSを供給して駆動し、また対向電極電圧を対向電極に、各信号Ａ及びＢを選択回路１２０に供給する。
【００２６】
即ち、保持回路１１０にこの保持回路を駆動するためのVVDD、ＶSSを供給し、対向電極には対向電極電圧ＶCOMを印加し、液晶表示パネル１００がノーマリーホワイト（ＮＷ）の場合には、信号Ａには対向電極電圧と同じ電位の交流駆動電圧を印加し、信号Ｂには液晶を駆動するための交流電圧（例えば６０Ｈｚ３０Ｈｚ）を印加するのみである。そうすることにより、１画面分を保持して静止画像として表示することができる。また他のゲートドライバ５０、ドレインドライバ６０及び駆動信号発生回路９１には電圧が印加されていない状態である。
【００２７】
このとき、ドレイン信号線６１にデジタル映像信号で「Ｈ（ハイ）」が保持回路１１０に入力された場合には、信号選択回路１２０において第１のＴＦＴ１２１にはロウが入力されることになるので第１のＴＦＴ１２１はオフとなり、他方の第２のＴＦＴ１２２にはハイが入力されることになるので第２のＴＦＴ１２２はオンとなる。そうすると、信号Ｂが選択されて液晶には信号Ｂの電圧が印加される。即ち、信号Ｂの交流電圧が印加され、液晶が電界によって立ち上がるため、ＮＷの表示パネルでは表示としては黒表示として観察できる。
【００２８】
ドレイン信号線６１にデジタル映像信号でロウが保持回路１１０に入力された場合には、信号選択回路１２０において第１のＴＦＴ１２１にはハイが入力されることになるので第１のＴＦＴ１２１はオンとなり、他方の第２のＴＦＴ１２２にはロウが入力されることになるので第２のＴＦＴ１２２はオフとなる。そうすると、信号Ａが選択されて液晶には信号Ａの電圧が印加される。即ち、対向電極と同じ電圧が印加されるため、電界が発生せず液晶は立ち上がらないため、ＮＷの表示パネルでは表示としては白表示として観察できる。
【００２９】
このように、１画面分を書き込みそれを保持することにより静止画像として表示できるが、その場合には、各ドライバ５０，６０及び駆動信号発生回路９１の駆動を停止するので、その分低消費電力化することができる。
【００３０】
【発明が解決しようとする課題】
しかしながら、従来の保持回路つきアクティブマトリクス型表示装置は、メモリ動作モード時に画素電極に供給される電圧は、外付け回路基板９０から供給され、外付け回路基板９０に配置される駆動信号発生回路９１及び昇圧回路９２の動作を完全に停止させることができず、メモリ動作モード時の消費電力が大きいという課題があった。
【００３１】
そこで、本発明は、保持回路を有するアクティブマトリクス表示装置において、メモリ動作モード時に用いる電源数や制御信号数を削減し、更なる低消費電力化を達成することを目的とする。
【００３２】
【課題を解決するための手段】
絶縁基板上の一方向に配置された複数のゲート信号線と、ゲート信号線に交差する方向に配置された複数のドレイン信号線と、絶縁基板上に配置され、ゲート信号線からの走査信号により選択される薄膜トランジスタと、ドレイン信号線から映像信号が薄膜トランジスタを介して供給される複数の画素電極と、画素電極に対応して配置され、映像信号に応じたデータを記憶する保持回路とを有し、随時入力される映像信号に応じた画素電圧を随時印加して表示する通常動作モードと、保持回路が記憶したデータに応じて表示するメモリ動作モードとを有するアクティブマトリクス型表示装置において、メモリ動作モード時に所定周期の第１の交流信号と、第１の交流信号を反転した第２の交流信号とを出力する発振部を有し、保持回路の保持するデータに応じて第１もしくは第２の交流信号を選択して画素電極に供給し、保持回路及び発振部は、絶縁基板上に配置される薄膜トランジスタを用いて形成され、発振部は、第１及び第２の交流信号よりも早い周期で出力する発振器と、発振器の出力を分周する分周回路とを有するアクティブマトリクス型表示装置である。
【００３３】
さらに、薄膜トランジスタは、アモルファスシリコンを結晶化させて得られるポリシリコンを半導体層として用いることを特徴とするアクティブマトリクス型表示装置。
【００３４】
さらに、第１もしくは第２の交流信号の一方が対向電極に供給される。
【００３５】
さらに、発振部は、通常動作モード時に動作を停止する。
【００３６】
さらに、発振部は、出力端に通常動作モード時にオフとなるスイッチング素子を有する。
【００３７】
さらに、発振部を構成する回路の少なくとも一部は、通常動作モード時に所定の電位に固定される。
【００３８】
【発明の実施の形態】
本発明の実施形態に係る表示装置について説明する。図１に本発明の表示装置を液晶表示装置に応用した場合の回路構成図を示す。本実施形態の表示装置の画素部分は従来とほぼ同様である。即ち、本実施形態は、回路選択回路４０、４３によって選択ＴＦＴ７１、補助容量８５を有するアナログ動作回路と、保持回路１１０を有するメモリ動作回路とを切り換えることによって、通常動作モードとメモリ動作モードとを切り換えて表示する。従来と同様の構成については同一の番号を付し、詳しい説明を省略する。
【００３９】
本実施形態の表示装置は、ＬＣＤパネル１００内部に、昇圧回路２００、発振部３００、接地スイッチ４０１、接地スイッチ４０２を有する点で、従来の表示装置と大きく異なっている。そして、保持回路には高低２種類の参照電圧が入力されている点では従来の表示装置と同様であるが、本願においては、高い方の参照電圧として、昇圧回路２００の出力Ｃ１が供給されている点で従来と異なっている。低い方の参照電圧は従来同様、基準電位VSSであり、通常グランド電位である。
【００４０】
まず、昇圧回路２００について説明する。図２は昇圧回路２００をより詳細に示した図である。昇圧回路２００は電池電圧VBと基準電圧VSSが供給されたチャージポンプ２０１と、切換信号が供給される第１の切換回路２０２、昇圧電圧VVDDが供給される第２の切換回路２０３、トランジスタ２０４を有する。
【００４１】
チャージポンプ２０１は、電源電圧VBが供給され、これを昇圧して所定の電圧LVDDを出力する。第１の切換回路２０２は、ＰチャネルトランジスタとＮチャネルトランジスタのゲート電極に切り換え信号が入力され、切り換え信号に応じてチャージポンプの出力LVDDと負電圧VVEEとを選択して第１の制御信号Ｃ１を出力する。第２の切換回路２０３は、ＰチャネルトランジスタとＮチャネルトランジスタのゲート電極にVVDDが入力され、VVDDに応じてチャージポンプの出力LVDDと負電圧VVEEとを選択して第２の制御信号Ｃ２を出力する。
【００４２】
昇圧回路２００の第１の制御信号Ｃ１は、回路選択回路４０，４３のゲート電圧として、及び、保持回路１１０の高電圧側参照電圧として供給されている。第２の制御信号Ｃ２は、発振部３００、接地スイッチ４０１、接地スイッチ４０２の各トランジスタのゲート電圧として供給されている。
【００４３】
次に発振部３００について説明する。図３は発振部３００をより詳細に示した図である。発振部３００は発信回路３０１、分周回路３０２、複数のインバータを有する。発信回路３０１は、例えば１２０Ｈｚ周期の矩形波を出力する。分周回路３０２は、発信回路３０１の出力を４分周し、３０Ｈｚ周期の矩形波を出力する。分周回路３０２の出力は、インバータ３０７、３０８で２回反転された後、第１出力トランジスタ３０３を介して第１の交流信号として出力される。また、分周回路３０２の出力は、インバータ３０７、３０９、３１０で３回反転された後、第２出力トランジスタ３０４を介して第２の交流信号として出力される。第１と第２の交流信号は互いに反転された矩形波である。
【００４４】
次に、本実施形態の動作について、図４を用いて３つの場合に分けて順次説明する。図４は昇圧回路２００と発振部３００とを詳細に記し、図面の簡略化のために、画素部を１画素のみ描き他の画素を省略した図であり、図１と同様の実施形態を示している。
【００４５】
（１）通常動作モード
まず、通常動作モードにおいて、外付け回路基板９０の昇圧回路９２は動作しており、ゲートドライバ５０の駆動用正電圧として所定電圧のVVDDが出力されている。通常動作モード時、ゲートドライバ５０とドレインドライバ６０は、駆動信号発生回路９１が出力する各種タイミング信号に基づいて動作している。切換信号はハイになっており、昇圧回路２００の第１の切換回路２０２は、低電圧VVEEを選択して第１の制御信号Ｃ１として出力し、Ｐチャネル回路選択ＴＦＴ４１，４４がオンし、Ｎチャネル回路選択ＴＦＴ４２、４５がオフする。これによって、ゲート信号に応じて、画素選択ＴＦＴ７１がオンすると、ドレイン信号線６１からアナログ映像信号Ａｎ．Ｓｉｇが画素電極１７、補助容量８５に伝達されて表示を行う。
【００４６】
この時、保持回路１１０の高電圧参照電圧は第１の制御信号Ｃ１が供給されているため、保持回路１１０は、保持内容が消去され、動作を停止している。通常動作モード時には保持回路１１０は不要であるので、回路選択回路４０、４３のゲート電極と信号を共有し、画素内の省スペース化を実現している。さらに、チャージポンプ２０１に電源である電池電圧VBを供給するトランジスタ２０４が切換信号に応じてオフするので、チャージポンプ２０１も動作を停止し、チャージポンプ２０１の動作電流を、回路のリーク電流なども含めて、削減できる。
【００４７】
また、VVDDがハイであるので、第２の切換回路２０３も低電圧VVEEを選択し、第２の制御信号Ｃ２として出力し、発振部３００の第１出力トランジスタ３０３，第２出力トランジスタ３０４、接地スイッチ４０１、接地スイッチ４０２の各トランジスタはオフする。そして、発振器３０１に電源を供給するトランジスタ３０５がオフするので、発振器３０１は動作を停止し、発振器３０１の動作電流を削減することができる。一方、第３の出力トランジスタ３０６はオンするので、補助容量SC85の電極に所定の電圧VSCが印加される。
【００４８】
発振部３００は、後述するメモリ動作モードで用い、通常動作モードでは用いない。ところが、トランジスタ３０３、３０４をオフにしただけでは、発振器３００を構成する回路素子の一部がフローティングとなり、周囲の回路の動作によってそれら回路の一部の電位が変動し、表示に予期しないノイズを乗せる恐れがある。そこで、本実施形態においては、ゲートに第２の制御信号Ｃ２が入力される一対のＰチャネルトランジスタ３１１、３１２が設置されている。トランジスタ３１１、３１２は通常動作モード時にオンし、発振部３００の回路素子を接地することで、予期しないノイズによる影響を防止している。トランジスタ３１１、３１２の接続する位置は、発振部３００を構成する回路で、通常動作モード時にフローティングとなる個所であれば、どこに接地しても効果を奏するが、図示したように、最終段のインバータ３０８、３１０と発振部３００の出力トランジスタ３０３、３０４との間に接続すれば、最も確実にノイズによる影響を防止することができる。
【００４９】
（２）保持回路書き込みモード
次に、保持回路書き込みモードにおいて、外付け回路基板９０の昇圧回路９２は動作しており、ゲートドライバ５０の駆動用正電圧として所定電圧のVVDDが出力されている。ゲートドライバ５０とドレインドライバ６０は、各種タイミング信号に基づいて動作している。切換信号がロウに切り替わる。これによって昇圧回路２００のトランジスタ２０４がオンし、チャージポンプ２０１が動作する。そして第１の切換回路２０２がチャージポンプ２０１の出力を第１の制御信号として出力し、Ｐチャネル回路選択ＴＦＴ４１，４４がオフし、Ｎチャネル回路選択ＴＦＴ４２、４５がオンする。保持回路１１０の参照電圧もオンとなるので、保持回路１１０が動作し、ゲートドライバ５０、ドレインドライバ６０の制御に基づいて、各画素の保持回路１１０に映像信号に基づいたデータが順次書き込まれる。
【００５０】
保持回路書き込みモードにおいて、昇圧回路９２からVVDDが出力されているので、昇圧回路２００の出力する第２の制御信号Ｃ２は、ロウのままである。従って、発振部３００のトランジスタ３０３、３０４、３０５はオフのままである。
【００５１】
（３）メモリ動作モード
そして、メモリ動作モードになると、外付け回路基板９０の駆動信号発生回路９１及び昇圧回路９２は動作を停止する。従って、ゲートドライバ５０の駆動用電圧VVDDがロウとなり、ゲートドライバ５０やドレインドライバ６０も動作を停止する。切換信号はハイのままであるので、回路選択回路４０、４３は保持回路１１０を選択し、表示装置は保持回路１１０に保持された映像データに応じた表示を行う。
【００５２】
本実施形態において、メモリ動作モード時には、外付け回路基板９０に配置される駆動信号発生回路９１及び昇圧回路９２は、完全に動作を停止し、何らの出力も行わない。唯一電池９５から供給される電池電圧VBが直接液晶表示パネル１００に供給されるのみである。保持回路１１０に供給するための参照電圧は、液晶表示パネル１００内部に配置される昇圧回路２００によって電池電圧VBを昇圧して用いる。従って、外付け回路基板９０に対する電圧供給を完全に停止することができ、メモリ動作モードにおける消費電力は、従来に比較して大きく削減される。
【００５３】
また、外付けの昇圧回路９２が停止することによってVVDDがロウになり、昇圧回路２００の第２の選択回路２０３がチャージポンプ２０１の出力を選択して第２の制御信号Ｃ２として出力するように切り替わる。これによって、発振器３０１に電源を供給するトランジスタ３０５がオンし、発振器３０１が動作する。発振器３０１の出力は、分周回路３０２によって分周されて、インバータ３０７〜３１０によって反転され、トランジスタ３０３、３０４を介して出力される。同時に、トランジスタ３０６はオフとなる。トランジスタ３０３の出力を第１の交流信号、トランジスタ３０４の出力を第２の交流信号と呼ぶ。第１、第２の交流信号は、位相が互いに１８０度ずれた波形となる。保持回路１１０は、映像データに応じてトランジスタ１２１、１２２の一方をオン、他方をオフするので、トランジスタ１２１がオンの時第１の交流信号が、トランジスタ１２２がオンの時第２の交流信号がそれぞれ液晶に供給される。第２の交流信号は、図示しない対向電極にも対向電極信号ＶCOMとして供給されている。従って、トランジスタ１２２が選択された画素では、液晶が駆動されず、ノーマリーブラックの場合は「黒」表示となる。
【００５４】
なお、通常動作モード時対向電極に供給される電圧VSCは、メモリ動作モード時にフローティングとなる場合は、トランジスタ３０６は設置しなくてもよい。しかし、VSCは外付け回路基板９０から供給され、外付け回路基板９０と配線で接続されているので、この配線がノイズを拾って動作に支障をきたす恐れもある。従って、トランジスタ３０６は設置する方がより好適である。
【００５５】
本実施形態において、メモリ動作モード時には、外付け回路基板９０に配置される駆動信号発生回路９１及び昇圧回路９２は、完全に動作を停止し、液晶に印加される電圧は、液晶表示パネル１００内部に配置される発振部３００によって電池電圧VBを用いて作成する。従って、外付け回路基板９０に対する電圧供給を完全に停止することができ、メモリ動作モードにおける消費電力は、従来に比較して大きく削減される。
【００５６】
次に、昇圧回路２００の出力電位について説明する。昇圧回路２００の出力は、発振部３００の出力が取りうる最も高い電位よりも高い電位となるように設定する。発振部３００の出力は、データ出力トランジスタ１２１もしくは１２２、回路選択回路４３のトランジスタ４５を順次介して画素電極１７に入力される。この時、回路選択トランジスタ４５、データ出力トランジスタ１２１、１２２のゲート電位がこの発振部３００の電位よりも低い場合、トランジスタ４５、１２１、１２２を確実にオンすることができなくなってしまう。従って、トランジスタ４５、１２１、１２２のゲート電圧は、発振部３００の出力する最大の電圧よりもさらに高くする必要がある。本実施形態の場合、回路選択トランジスタ４５のゲート電圧は昇圧回路２００の出力電圧であり、データ出力トランジスタ１２１、１２２をオンするときのゲート電圧は、保持回路１００の高い参照電圧、即ちこちらも昇圧回路２００の出力電圧である。従って、昇圧回路２００の出力電位を、発振部３００の出力が取りうる最も高い電位よりもトランジスタ４５、１２１、１２２のしきい値だけ高く設定しておけば、トランジスタ４５を確実にオンすることができる。
【００５７】
発振部３００の出力振幅は、電池電圧VBによって左右される。発振部３００の振幅によって、液晶に印加する電圧が決定されるので、もしも電池電圧VBのみで得られる出力振幅で表示を行ってオン、オフのコントラスト比が充分に得られない場合は、発振器３０１とトランジスタ３０５との間に昇圧回路を挿入し、電圧を高める必要がある。本実施形態においては、電池電圧VBを3Vにすることで、充分なコントラスト比を得ることができ、発振器３０１とトランジスタ３０５との間に昇圧回路は挿入する必要がなかった。
【００５８】
ところで、液晶表示パネル１００上の回路素子は、アモルファスシリコンをレーザなどによって結晶化させたポリシリコンを用いて形成される。このポリシリコンは、結晶化レーザの出力ばらつきなどに起因して結晶性がばらつくため、半導体ウエハ上に形成する回路素子に比較して、特性のばらつきが大きい。その為、発振器３０１は、出力信号のデューティ、即ちハイとロウとのバランスが崩れる場合がある。デューティバランスが崩れると、液晶に直流成分の電圧がかかってしまい、液晶の劣化を招く。これに対し、本実施形態によれば、発振器３０１の出力を分周回路３０２によって分周して出力するので、発振器３０１の出力デューティを補正し、デューティのそろった波形の出力を得ることができる。また、第１、第２の交流信号は、３０Ｈｚを例示しているが、液晶の劣化を招かない程度の周期で反転すれば充分であり、ゲートドライバ５０の動作周期などに比較して遅い周期である。このような遅い周期の交流出力を発振器３０１で直接出力するためには、発振器３０１を構成する容量や抵抗を大きくしたり、インバータの段数を多く設定せねばならず、大きな回路面積が必要となるが、本実施形態では、高い周波数の発振器３０１の出力を分周回路３０２で分周するので、発振器３０１を構成する容量や抵抗を小さくし、インバータの段数を少なく設定することができるので、より回論面積を縮小することができる。
【００５９】
次にインバータ３０８、３１０について説明する。分周回路３０２の出力は、それぞれトランジスタ１２１、１２２を介して液晶に印加されるが、分周回路３０２は画素部の周辺に配置され、配線によって各画素に供給される。この配線は、細く長い。また、各画素には液晶容量やラインクロス容量があるので、分周回路の出力先は、大きな負荷であると言える。このように大きな負荷に対してインバータ３０７の出力を供給すると、インバータ３０７の出力波形がなまってしまう。インバータの出力波形がなまると、出力が完全に反転するまでの間に貫通電流が流れてしまい、消費電力が大きくなる。インバータ３０７のサイズを大きくすることで、ある程度出力波形を急峻にすることはできるが、回路面積の増大につながってしまう。そこで、インバータ３０８、３１０を配置することによって電流駆動能力を高め、出力波形を急峻にして、貫通電流を小さくすることができる。このようなインバータは多く配置するほど貫通電流を小さくすることができる。本実施形態においては、さらに、トランジスタ３０３、３０４のオン抵抗をインバータを構成するトランジスタのオン抵抗よりもある程度大きく設定し、貫通電流を少なくしている。本実施形態において、トランジスタ３０３、３０４の長さ／幅の比を１／４０にした場合と、１／２０にした場合とでは、１／２０にした場合の方が貫通電流が小さく、メモリ動作モード時の消費電力を小さくすることができた。このようにトランジスタ３０３、３０４のオン抵抗を意図的に大きく設定することによって、インバータ３０８、３１０の個数を最小限にとどめ、回路面積の増大を極力抑えている。トランジスタ３０３、３０４のオン抵抗を大きくすることによって、貫通電流を充分に小さくすることができ、出力波形を吸収にすることができるのであれば、インバータ３０８、３１０は省略することができる。本実施形態では、図示は省略したが、インバータ３０８、３１０は、それぞれ５乃至１０個ずつ配置した。
【００６０】
次に、接地トランジスタ４０１、４０２について説明する。メモリ動作モード時には、ゲートドライバ５０、ドレインドライバ６０は停止しているため、ゲートラインゲート信号線５１、ドレインラインドレイン信号線６１は、フローティングとなるので、画素内の各回路素子との間で容量結合が生じる。その為、ゲートラインゲート信号線５１、ドレインラインドレイン信号線６１の電位が変動し、本来オフでなければならない画素内のトランジスタ４１、７１、７２がオンしてしまう恐れがある。これに対し、本実施形態においては、接地トランジスタ４０１、４０２のゲートに第２の制御信号Ｃ２が入力されているので、メモリ動作モード時にオンする。これによって、ゲートラインゲート信号線５１、ドレインラインドレイン信号線６１が接地され、電位が変動することに起因する誤動作を防止している。本実施形態では、接地トランジスタ４０１、４０２の先に接地電位であるVSSを入力しているが、この限りではなく、画素内のトランジスタ４１、７１、７２がオンしないよう、しきい値電圧以下の任意の電圧に接続すれば、どのような電位であっても良い。
【００６１】
上記実施形態では、保持回路１１０は１ビットのみを保持するが、もちろん保持回路１１０を多ビット化すれば、メモリ動作モードで階調表示を行うこともできるし、保持回路１１０をアナログ値を記憶するメモリとすれば、メモリ動作モードでのフルカラー表示もできる。
【００６２】
上述したように、本発明の実施形態によれば、１つの液晶表示パネル１００でフルカラーの動画像表示を行う通常動作モード（アナログ表示モード）と、低消費電力でデジタル階調表示を行うメモリ動作モード（デジタル表示モードの場合）という２種類の表示に対応することができる。
【００６３】
上記実施形態では、画素電極を反射電極とした反射型ＬＣＤとすれば、保持回路１１０等を画素電極下に配置でき、好適であるが、もちろん透過型ＬＣＤに適用し、透明な画素電極と保持回路とを重畳して配置することも可能である。しかし透過型ＬＣＤでは、金属配線が配置されているところは遮光されるので、開口率の低下が避けられない。また、透過型ＬＣＤで画素電極の下に保持回路を配置すると、透過する光によって保持回路や選択回路のトランジスタが誤動作する恐れがあるため、全てのトランジスタのゲート上に遮光膜を儲ける必要がある。従って、透過型ＬＣＤでは開口率を高くすることが困難である。これに対し、反射型ＬＣＤは、画素電極下にどのような回路が配置されても開口率に影響を与えることはない。更に、透過型の液晶表示装置のように、観察者側と反対側にいわゆるバックライトを用いる必要が無いため、バックライトを点灯させるための電力を必要としない。保持回路付きＬＣＤのそもそもの目的が消費電力の削減であるから、本発明の表示装置としては、バックライト不要で低消費電力化に適した反射型ＬＣＤであることが好ましい。
【００６４】
また、上記実施形態は、液晶表示装置を用いて説明したが、本発明はこれにとらわれるものではなく、有機ＥＬ表示装置や、ＬＥＤ表示装置など、様々な表示装置に適用することができる。
【００６５】
【発明の効果】
以上に説明したように、本発明のアクティブマトリクス型表示装置は、絶縁基板上に配置される薄膜トランジスタを用いて形成される発振部が第１及び第２の交流信号よりも早い周期で出力する発振器と、発振器の出力を分周する分周回路とを有するので、発振器の出力デューティのバランスが崩れていても、第１及び第２の交流信号のデューティバランスを良好に保つことができる。また、発振器の出力周波数を高く設定することができるので、回路の専有面積を縮小することができる。
【００６６】
さらに、発振部は、通常動作モード時に動作を停止するので、通常動作モード時の消費電力を削減することができる。
【００６７】
さらに、発振部は、出力端に通常動作モード時にオフとなるスイッチング素子を有するので、通常動作モード時に発振部を構成する回路がノイズを拾うなどしても、その影響が表示に影響を及ぼすことを防止できる。
【００６８】
さらに、発振部を構成する回路の少なくとも一部は、通常動作モード時に所定の電位に固定されるので、発振器を構成する回路素子の一部がフローティングとなり、周囲の回路の動作によってそれら回路の一部の電位が変動して表示に影響を及ぼすことを防止できる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るアクティブマトリクス型表示装置を示す回路図である。
【図２】本発明の昇圧回路を示す回路図である。
【図３】本発明の発振部を示す回路図である。
【図４】本発明の実施形態を示す回路図である。
【図５】従来のアクティブマトリクス型表示装置を示す回路図である。
【符号の説明】
１７ 画素電極
４０、４３ 回路選択回路
５１ ゲート信号線
６１ ドレイン信号線
７０ 画素選択回路
８５ 補助容量
１１０ 保持回路
２００ 昇圧回路
２０１ チャージポンプ
２０２、２０３ 選択回路
３００ 発振部
３０１ 発振器
３０２ 分周回路
【発明の属する技術分野】
本発明は、アクティブマトリクス型表示装置に関するものであり、特に画素に対応して複数の保持回路が設けられたアクティブマトリクス型表示装置に関するものである。
【０００２】
【従来の技術】
近年、表示装置は携帯可能な表示装置、例えば携帯テレビ、携帯電話等が市場ニーズとして要求されている。かかる要求に応じて表示装置の小型化、軽量化、省消費電力化に対応すべく研究開発が盛んに行われている。各表示画素にスタティック型メモリ（Static Random Access Memory；ＳＲＡＭ）を備え、静止画像を表示する液晶表示装置が特開平２０００−２８２１６８号に開示されている。
【０００３】
図５に従来例に係る液晶表示装置（Liquid Crystal Display；ＬＣＤ）の回路構成図を示す。液晶表示パネル１００には、絶縁基板１０上に複数の画素電極１７がマトリックス状に配置されている。そして、ゲート信号を供給するゲートドライバ５０に接続された複数のゲート信号線５１が一方向に配置されており、これらのゲート信号線５１と交差する方向に複数のドレイン信号線６１が配置されている。
【０００４】
ドレイン信号線６１には、ドレインドライバ６０から出力されるサンプリングパルスのタイミングに応じて、サンプリングトランジスタＳＰ１，ＳＰ２，・・・，ＳＰｎがオンし、データ信号線６２のデータ信号（アナログ映像信号又はデジタル映像信号）が供給される。
【０００５】
ゲートドライバ５０は、あるゲート信号線５１を選択し、これにゲート信号を供給する。選択された行の画素電極１７にはドレイン信号線６１からデータ信号が供給される。
【０００６】
以下、各画素の詳細な構成について説明する。ゲート信号線５１とドレイン信号線６１の交差部近傍には、Ｐチャネル型回路選択ＴＦＴ４１及びＮチャネル型回路選択ＴＦＴ４２から成る回路選択回路４０が設けられている。回路選択ＴＦＴ４１，４２の両ドレインはドレイン信号線６１に接続されると共に、それらの両ゲートは回路選択信号線８８に接続されている。回路選択ＴＦＴ４１，４２は、選択信号線８８からの選択信号に応じていずれか一方がオンする。また、後述するように回路選択回路４０と対を成して、回路選択回路４３が設けられている。回路選択回路４０、４３は、それぞれのトランジスタが相補的に動作すればよく、Ｐチャネル、Ｎチャネルは逆でももちろんよい。
【０００７】
これにより、後述する通常動作モードであるアナログ映像信号表示（フルカラー動画像対応）とメモリ動作モードであるデジタル映像表示（低消費電力、静止画像対応）とを選択して切換えることが可能となる。また、回路選択回路４０に隣接して、Ｎチャネル型画素選択ＴＦＴ７１及びＮチャネル型ＴＦＴ７２から成る画素選択回路７０が配置されている。画素選択ＴＦＴ７１，７２はそれぞれ回路選択回路４０の回路選択ＴＦＴ４１，４２と縦列に接続されると共に、それらのゲートにはゲート信号線５１が接続されている。画素選択ＴＦＴ７１，７２はゲート信号線５１からのゲート信号に応じて両方が同時にオンするように構成されている。
【０００８】
また、アナログ映像信号を保持するための補助容量８５が設けられている。補助容量８５の一方の電極は画素選択ＴＦＴ７１のソースに接続されている。他方の電極は共通の補助容量線８７に接続され、バイアス電圧Ｖｓｃが供給されている。また、画素選択ＴＦＴ７１のソースは回路選択ＴＦＴ４４及びコンタクト１６を介して画素電極１７に接続されている。ゲート信号によって画素選択ＴＦＴ７１のゲートが開くと、ドレイン信号線６１から供給されるアナログ映像信号はコンタクト１６を介して画素電極１７に入力され、画素電圧として液晶を駆動する。画素電圧は画素選択ＴＦＴ７１の選択が解除され、次に再び選択されるまでの１フィールド期間保持されなければならないが、液晶の容量のみでは、画素電圧は時間経過とともに次第に低下してしまい、１フィールド期間十分に保持されない。そうすると、その画素電圧の低下が表示むらとして現れてしまい良好な表示が得られなくなる。そこで画素電圧を１フィールド期間保持するために補助容量８５を設けている。補助容量８５は所定の面積を有して対向する１組の電極によって構成され、その一方の電極は画素選択ＴＦＴ７１と一体の半導体層、他方の電極は補助容量線８７である。補助容量線８７は、行方向の複数画素で連結されており、電圧VSCが印加されている。
【０００９】
この補助容量８５と画素電極１７との間には、回路選択回路４３のＰチャネル型ＴＦＴ４４が設けられ、回路選択回路４０の回路選択ＴＦＴ４１と同時にオンオフするように構成されている。回路選択ＴＦＴ４１がオンし、アナログ信号を随時供給して液晶を駆動する動作モードを通常動作モード、もしくはアナログ動作モードと呼ぶ。
【００１０】
また、画素選択回路７０のＴＦＴ７２と画素電極１７との間には、保持回路１１０が設けられている。保持回路１１０は、正帰還された２つのインバータ回路と信号選択回路１２０から成り、デジタル２値を保持するＳＲＡＭを構成している。
【００１１】
また、信号選択回路１２０は、２つのインバータからの信号に応じて信号を選択する回路であって、２つのＮチャネル型ＴＦＴ１２１、１２２で構成されている。ＴＦＴ１２１、１２２のゲートには２つのインバータからの相補的な出力信号がそれぞれ印加されているので、ＴＦＴ１２１、１２２は相補的にオンオフする。
【００１２】
ここで、ＴＦＴ１２１がオンすると直流電圧の対向電極信号ＶCOM（信号Ａ）が選択され、ＴＦＴ１２２がオンするとその対向電極信号ＶCOMを中心とした交流電圧であって液晶を駆動するための交流駆動信号（信号Ｂ）が選択され、回路選択回路４３のＴＦＴ４５、コンタクト１６を介して、液晶の画素電極１７に供給される。回路選択ＴＦＴ４２がオンし、保持回路１１０に保持されたデータに基づいて表示をする動作モードをメモリモードもしくはデジタル動作モードと呼ぶ。
【００１３】
上述した構成を要約すれば、画素選択素子である画素選択ＴＦＴ７１及びアナログ映像信号を保持する補助容量８５から成る回路（アナログ表示回路）と、画素選択素子であるＴＦＴ７２、２値のデジタル映像信号を保持する保持回路１１０から成る回路（デジタル表示回路）とが１つの表示画素内に設けられ、更に、これら２つの回路を選択するための回路選択回路４０，４３が設けられている。
【００１４】
次に、液晶パネル１００の周辺回路について説明する。液晶パネル１００の絶縁性基板１０とは別基板の外付け回路基板９０には、駆動信号発生回路９１、昇圧回路９２、電圧生成回路９３が設けられている。外付け回路基板９０には電池９５が接続されている。
【００１５】
電池９５は電池電圧VBを出力し、昇圧回路９２がこれをより高い昇圧電圧VVDDに昇圧し、電圧生成回路９３はＬＣＤパネル１００の各部に接続された配線にそれぞれ所定の電圧を出力する。昇圧VVDDは例えばゲートドライバ５０の駆動用正電圧として用いられる。昇圧負電圧VVEEはゲートドライバの駆動用負電圧として用いられる。基準電圧VSSは通常グランドである。信号Ａ、信号Ｂは保持回路１１０の保持データによって選択されて液晶に印加される電圧である。PCG、PCDはドレイン信号線６１をプリチャージするための信号である。また、駆動信号発生回路９１から垂直スタート信号ＳＴＶがゲートドライバ５０に入力され、水平スタート信号ＳＴＨがドレインドライバ６０に入力される。また映像信号がデータ線６２に入力される。
【００１６】
次に、上述した構成の表示装置の駆動方法について説明する。
（１）通常動作モード（アナログ動作モード）の場合
モード信号に応じて、アナログ表示モードが選択されると、駆動信号発生回路９１はデータ信号線６２にアナログ信号を供給する状態に設定されると共に、回路選択信号線８８の電位がＬ（ロウ）となり、回路選択回路４０，４３のＰチャネル回路選択ＴＦＴ４１，４４がオンし、Ｎチャネル回路選択ＴＦＴ４２、４５がオフする。
【００１７】
また、水平スタート信号ＳＴＨに基づくサンプリング信号に応じてサンプリングトランジスタＳＰ１，ＳＰ２，・・・，ＳＰｎが順次オンしデータ信号線６２のアナログ映像信号がドレイン信号線６１に供給される。
【００１８】
また、垂直スタート信号ＳＴＶに基づいて、ゲート信号がゲート信号線５１に供給される。ゲート信号に応じて、画素選択ＴＦＴ７１がオンすると、ドレイン信号線６１からアナログ映像信号Ａｎ．Ｓｉｇが画素電極１７に伝達されると共に、補助容量８５に保持される。画素電極１７に印加された映像信号電圧が液晶に印加され、その電圧に応じて液晶が配向することにより液晶表示を得ることができる。
【００１９】
ドレイン信号線６１は、多くのトランジスタに接続されているため、容量が大きく、映像信号を瞬時に印加することが困難である。そこで、プリチャージトランジスタＰＣＴ１，、ＰＣＴ２、・・・、ＰＣＴｎより、各ドレイン信号線６１に所定電圧のプリチャージ信号PCDを供給する。プリチャージトランジスタはプリチャージ信号PCGによって、水平帰線期間毎にオンする。
【００２０】
このアナログ表示モードでは、随時入力されるアナログ信号に応じて随時液晶を駆動するので、フルカラーの動画像を表示するのに好適である。ただし、外付け回路基板９０の駆動信号発生回路９１、各ドライバ５０，６０にはそれらを駆動するために、絶えず電力が消費されている。
（２）メモリ動作モード（デジタル表示モード）の場合
モード信号に応じて、デジタル表示モードが選択されると、駆動信号発生回路９１は映像信号をデジタル変換して上位１ビットを抽出したデジタルデータをデータ信号線６２に出力する状態に設定されると共に、回路選択信号線８８の電位がハイとなり、回路選択回路４０，４３の回路選択ＴＦＴ４１，４４がオフすると共に、回路選択ＴＦＴ４２，４５がオンして保持回路１１０が有効な状態になる。
【００２１】
また、外付け回路基板９０の駆動信号発生回路９１から、ゲートドライバ５０及びドレインドライバ６０にスタート信号ＳＴＶ、ＳＴＨがそれぞれ入力される。それに応じてサンプリング信号が順次発生し、それぞれのサンプリング信号に応じてサンプリングトランジスタＳＰ１，ＳＰ２，・・・，ＳＰｎが順にオンしてデジタル映像信号Ｄ．Ｓｉｇをサンプリングして各ドレイン信号線６１に供給する。
【００２２】
次に保持回路１１０について説明する。まず、ゲート信号Ｇ１によってゲート信号線５１に接続された各表示画素の各画素選択ＴＦＴ７２が１水平走査期間オンする。第１行第１列の表示画素に注目すると、サンプリング信号ＳＰ１によってサンプリングしたデジタル映像信号Ｓ１１がドレイン信号線６１に入力される。そして画素選択ＴＦＴ７２がゲート信号によってオン状態になるとそのデジタル信号Ｄ．Ｓｉｇが保持回路１１０に入力され、２つのインバータによって保持される。
【００２３】
このインバータで保持された信号は、信号選択回路１２０に入力されて、この信号選択回路１２０で信号Ａ又は信号Ｂを選択して、その選択した信号が画素電極１７に印加され、その電圧が液晶に印加される。
【００２４】
こうして１行目のゲート信号線から最終行のゲート信号線まで走査することにより、１画面分（１フィールド期間）のスキャン、即ち全ドットスキャンが終了し１画面が表示される。
【００２５】
ここで、１画面が表示されると、ゲートドライバ５０並びにドレインドライバ６０及び外付け基板の駆動信号発生回路９１への電圧供給を停止しそれらの駆動を止める。保持回路１１０には常に参照電圧として昇圧電圧VVDD，基準電圧ＶSSを供給して駆動し、また対向電極電圧を対向電極に、各信号Ａ及びＢを選択回路１２０に供給する。
【００２６】
即ち、保持回路１１０にこの保持回路を駆動するためのVVDD、ＶSSを供給し、対向電極には対向電極電圧ＶCOMを印加し、液晶表示パネル１００がノーマリーホワイト（ＮＷ）の場合には、信号Ａには対向電極電圧と同じ電位の交流駆動電圧を印加し、信号Ｂには液晶を駆動するための交流電圧（例えば６０Ｈｚ３０Ｈｚ）を印加するのみである。そうすることにより、１画面分を保持して静止画像として表示することができる。また他のゲートドライバ５０、ドレインドライバ６０及び駆動信号発生回路９１には電圧が印加されていない状態である。
【００２７】
このとき、ドレイン信号線６１にデジタル映像信号で「Ｈ（ハイ）」が保持回路１１０に入力された場合には、信号選択回路１２０において第１のＴＦＴ１２１にはロウが入力されることになるので第１のＴＦＴ１２１はオフとなり、他方の第２のＴＦＴ１２２にはハイが入力されることになるので第２のＴＦＴ１２２はオンとなる。そうすると、信号Ｂが選択されて液晶には信号Ｂの電圧が印加される。即ち、信号Ｂの交流電圧が印加され、液晶が電界によって立ち上がるため、ＮＷの表示パネルでは表示としては黒表示として観察できる。
【００２８】
ドレイン信号線６１にデジタル映像信号でロウが保持回路１１０に入力された場合には、信号選択回路１２０において第１のＴＦＴ１２１にはハイが入力されることになるので第１のＴＦＴ１２１はオンとなり、他方の第２のＴＦＴ１２２にはロウが入力されることになるので第２のＴＦＴ１２２はオフとなる。そうすると、信号Ａが選択されて液晶には信号Ａの電圧が印加される。即ち、対向電極と同じ電圧が印加されるため、電界が発生せず液晶は立ち上がらないため、ＮＷの表示パネルでは表示としては白表示として観察できる。
【００２９】
このように、１画面分を書き込みそれを保持することにより静止画像として表示できるが、その場合には、各ドライバ５０，６０及び駆動信号発生回路９１の駆動を停止するので、その分低消費電力化することができる。
【００３０】
【発明が解決しようとする課題】
しかしながら、従来の保持回路つきアクティブマトリクス型表示装置は、メモリ動作モード時に画素電極に供給される電圧は、外付け回路基板９０から供給され、外付け回路基板９０に配置される駆動信号発生回路９１及び昇圧回路９２の動作を完全に停止させることができず、メモリ動作モード時の消費電力が大きいという課題があった。
【００３１】
そこで、本発明は、保持回路を有するアクティブマトリクス表示装置において、メモリ動作モード時に用いる電源数や制御信号数を削減し、更なる低消費電力化を達成することを目的とする。
【００３２】
【課題を解決するための手段】
絶縁基板上の一方向に配置された複数のゲート信号線と、ゲート信号線に交差する方向に配置された複数のドレイン信号線と、絶縁基板上に配置され、ゲート信号線からの走査信号により選択される薄膜トランジスタと、ドレイン信号線から映像信号が薄膜トランジスタを介して供給される複数の画素電極と、画素電極に対応して配置され、映像信号に応じたデータを記憶する保持回路とを有し、随時入力される映像信号に応じた画素電圧を随時印加して表示する通常動作モードと、保持回路が記憶したデータに応じて表示するメモリ動作モードとを有するアクティブマトリクス型表示装置において、メモリ動作モード時に所定周期の第１の交流信号と、第１の交流信号を反転した第２の交流信号とを出力する発振部を有し、保持回路の保持するデータに応じて第１もしくは第２の交流信号を選択して画素電極に供給し、保持回路及び発振部は、絶縁基板上に配置される薄膜トランジスタを用いて形成され、発振部は、第１及び第２の交流信号よりも早い周期で出力する発振器と、発振器の出力を分周する分周回路とを有するアクティブマトリクス型表示装置である。
【００３３】
さらに、薄膜トランジスタは、アモルファスシリコンを結晶化させて得られるポリシリコンを半導体層として用いることを特徴とするアクティブマトリクス型表示装置。
【００３４】
さらに、第１もしくは第２の交流信号の一方が対向電極に供給される。
【００３５】
さらに、発振部は、通常動作モード時に動作を停止する。
【００３６】
さらに、発振部は、出力端に通常動作モード時にオフとなるスイッチング素子を有する。
【００３７】
さらに、発振部を構成する回路の少なくとも一部は、通常動作モード時に所定の電位に固定される。
【００３８】
【発明の実施の形態】
本発明の実施形態に係る表示装置について説明する。図１に本発明の表示装置を液晶表示装置に応用した場合の回路構成図を示す。本実施形態の表示装置の画素部分は従来とほぼ同様である。即ち、本実施形態は、回路選択回路４０、４３によって選択ＴＦＴ７１、補助容量８５を有するアナログ動作回路と、保持回路１１０を有するメモリ動作回路とを切り換えることによって、通常動作モードとメモリ動作モードとを切り換えて表示する。従来と同様の構成については同一の番号を付し、詳しい説明を省略する。
【００３９】
本実施形態の表示装置は、ＬＣＤパネル１００内部に、昇圧回路２００、発振部３００、接地スイッチ４０１、接地スイッチ４０２を有する点で、従来の表示装置と大きく異なっている。そして、保持回路には高低２種類の参照電圧が入力されている点では従来の表示装置と同様であるが、本願においては、高い方の参照電圧として、昇圧回路２００の出力Ｃ１が供給されている点で従来と異なっている。低い方の参照電圧は従来同様、基準電位VSSであり、通常グランド電位である。
【００４０】
まず、昇圧回路２００について説明する。図２は昇圧回路２００をより詳細に示した図である。昇圧回路２００は電池電圧VBと基準電圧VSSが供給されたチャージポンプ２０１と、切換信号が供給される第１の切換回路２０２、昇圧電圧VVDDが供給される第２の切換回路２０３、トランジスタ２０４を有する。
【００４１】
チャージポンプ２０１は、電源電圧VBが供給され、これを昇圧して所定の電圧LVDDを出力する。第１の切換回路２０２は、ＰチャネルトランジスタとＮチャネルトランジスタのゲート電極に切り換え信号が入力され、切り換え信号に応じてチャージポンプの出力LVDDと負電圧VVEEとを選択して第１の制御信号Ｃ１を出力する。第２の切換回路２０３は、ＰチャネルトランジスタとＮチャネルトランジスタのゲート電極にVVDDが入力され、VVDDに応じてチャージポンプの出力LVDDと負電圧VVEEとを選択して第２の制御信号Ｃ２を出力する。
【００４２】
昇圧回路２００の第１の制御信号Ｃ１は、回路選択回路４０，４３のゲート電圧として、及び、保持回路１１０の高電圧側参照電圧として供給されている。第２の制御信号Ｃ２は、発振部３００、接地スイッチ４０１、接地スイッチ４０２の各トランジスタのゲート電圧として供給されている。
【００４３】
次に発振部３００について説明する。図３は発振部３００をより詳細に示した図である。発振部３００は発信回路３０１、分周回路３０２、複数のインバータを有する。発信回路３０１は、例えば１２０Ｈｚ周期の矩形波を出力する。分周回路３０２は、発信回路３０１の出力を４分周し、３０Ｈｚ周期の矩形波を出力する。分周回路３０２の出力は、インバータ３０７、３０８で２回反転された後、第１出力トランジスタ３０３を介して第１の交流信号として出力される。また、分周回路３０２の出力は、インバータ３０７、３０９、３１０で３回反転された後、第２出力トランジスタ３０４を介して第２の交流信号として出力される。第１と第２の交流信号は互いに反転された矩形波である。
【００４４】
次に、本実施形態の動作について、図４を用いて３つの場合に分けて順次説明する。図４は昇圧回路２００と発振部３００とを詳細に記し、図面の簡略化のために、画素部を１画素のみ描き他の画素を省略した図であり、図１と同様の実施形態を示している。
【００４５】
（１）通常動作モード
まず、通常動作モードにおいて、外付け回路基板９０の昇圧回路９２は動作しており、ゲートドライバ５０の駆動用正電圧として所定電圧のVVDDが出力されている。通常動作モード時、ゲートドライバ５０とドレインドライバ６０は、駆動信号発生回路９１が出力する各種タイミング信号に基づいて動作している。切換信号はハイになっており、昇圧回路２００の第１の切換回路２０２は、低電圧VVEEを選択して第１の制御信号Ｃ１として出力し、Ｐチャネル回路選択ＴＦＴ４１，４４がオンし、Ｎチャネル回路選択ＴＦＴ４２、４５がオフする。これによって、ゲート信号に応じて、画素選択ＴＦＴ７１がオンすると、ドレイン信号線６１からアナログ映像信号Ａｎ．Ｓｉｇが画素電極１７、補助容量８５に伝達されて表示を行う。
【００４６】
この時、保持回路１１０の高電圧参照電圧は第１の制御信号Ｃ１が供給されているため、保持回路１１０は、保持内容が消去され、動作を停止している。通常動作モード時には保持回路１１０は不要であるので、回路選択回路４０、４３のゲート電極と信号を共有し、画素内の省スペース化を実現している。さらに、チャージポンプ２０１に電源である電池電圧VBを供給するトランジスタ２０４が切換信号に応じてオフするので、チャージポンプ２０１も動作を停止し、チャージポンプ２０１の動作電流を、回路のリーク電流なども含めて、削減できる。
【００４７】
また、VVDDがハイであるので、第２の切換回路２０３も低電圧VVEEを選択し、第２の制御信号Ｃ２として出力し、発振部３００の第１出力トランジスタ３０３，第２出力トランジスタ３０４、接地スイッチ４０１、接地スイッチ４０２の各トランジスタはオフする。そして、発振器３０１に電源を供給するトランジスタ３０５がオフするので、発振器３０１は動作を停止し、発振器３０１の動作電流を削減することができる。一方、第３の出力トランジスタ３０６はオンするので、補助容量SC85の電極に所定の電圧VSCが印加される。
【００４８】
発振部３００は、後述するメモリ動作モードで用い、通常動作モードでは用いない。ところが、トランジスタ３０３、３０４をオフにしただけでは、発振器３００を構成する回路素子の一部がフローティングとなり、周囲の回路の動作によってそれら回路の一部の電位が変動し、表示に予期しないノイズを乗せる恐れがある。そこで、本実施形態においては、ゲートに第２の制御信号Ｃ２が入力される一対のＰチャネルトランジスタ３１１、３１２が設置されている。トランジスタ３１１、３１２は通常動作モード時にオンし、発振部３００の回路素子を接地することで、予期しないノイズによる影響を防止している。トランジスタ３１１、３１２の接続する位置は、発振部３００を構成する回路で、通常動作モード時にフローティングとなる個所であれば、どこに接地しても効果を奏するが、図示したように、最終段のインバータ３０８、３１０と発振部３００の出力トランジスタ３０３、３０４との間に接続すれば、最も確実にノイズによる影響を防止することができる。
【００４９】
（２）保持回路書き込みモード
次に、保持回路書き込みモードにおいて、外付け回路基板９０の昇圧回路９２は動作しており、ゲートドライバ５０の駆動用正電圧として所定電圧のVVDDが出力されている。ゲートドライバ５０とドレインドライバ６０は、各種タイミング信号に基づいて動作している。切換信号がロウに切り替わる。これによって昇圧回路２００のトランジスタ２０４がオンし、チャージポンプ２０１が動作する。そして第１の切換回路２０２がチャージポンプ２０１の出力を第１の制御信号として出力し、Ｐチャネル回路選択ＴＦＴ４１，４４がオフし、Ｎチャネル回路選択ＴＦＴ４２、４５がオンする。保持回路１１０の参照電圧もオンとなるので、保持回路１１０が動作し、ゲートドライバ５０、ドレインドライバ６０の制御に基づいて、各画素の保持回路１１０に映像信号に基づいたデータが順次書き込まれる。
【００５０】
保持回路書き込みモードにおいて、昇圧回路９２からVVDDが出力されているので、昇圧回路２００の出力する第２の制御信号Ｃ２は、ロウのままである。従って、発振部３００のトランジスタ３０３、３０４、３０５はオフのままである。
【００５１】
（３）メモリ動作モード
そして、メモリ動作モードになると、外付け回路基板９０の駆動信号発生回路９１及び昇圧回路９２は動作を停止する。従って、ゲートドライバ５０の駆動用電圧VVDDがロウとなり、ゲートドライバ５０やドレインドライバ６０も動作を停止する。切換信号はハイのままであるので、回路選択回路４０、４３は保持回路１１０を選択し、表示装置は保持回路１１０に保持された映像データに応じた表示を行う。
【００５２】
本実施形態において、メモリ動作モード時には、外付け回路基板９０に配置される駆動信号発生回路９１及び昇圧回路９２は、完全に動作を停止し、何らの出力も行わない。唯一電池９５から供給される電池電圧VBが直接液晶表示パネル１００に供給されるのみである。保持回路１１０に供給するための参照電圧は、液晶表示パネル１００内部に配置される昇圧回路２００によって電池電圧VBを昇圧して用いる。従って、外付け回路基板９０に対する電圧供給を完全に停止することができ、メモリ動作モードにおける消費電力は、従来に比較して大きく削減される。
【００５３】
また、外付けの昇圧回路９２が停止することによってVVDDがロウになり、昇圧回路２００の第２の選択回路２０３がチャージポンプ２０１の出力を選択して第２の制御信号Ｃ２として出力するように切り替わる。これによって、発振器３０１に電源を供給するトランジスタ３０５がオンし、発振器３０１が動作する。発振器３０１の出力は、分周回路３０２によって分周されて、インバータ３０７〜３１０によって反転され、トランジスタ３０３、３０４を介して出力される。同時に、トランジスタ３０６はオフとなる。トランジスタ３０３の出力を第１の交流信号、トランジスタ３０４の出力を第２の交流信号と呼ぶ。第１、第２の交流信号は、位相が互いに１８０度ずれた波形となる。保持回路１１０は、映像データに応じてトランジスタ１２１、１２２の一方をオン、他方をオフするので、トランジスタ１２１がオンの時第１の交流信号が、トランジスタ１２２がオンの時第２の交流信号がそれぞれ液晶に供給される。第２の交流信号は、図示しない対向電極にも対向電極信号ＶCOMとして供給されている。従って、トランジスタ１２２が選択された画素では、液晶が駆動されず、ノーマリーブラックの場合は「黒」表示となる。
【００５４】
なお、通常動作モード時対向電極に供給される電圧VSCは、メモリ動作モード時にフローティングとなる場合は、トランジスタ３０６は設置しなくてもよい。しかし、VSCは外付け回路基板９０から供給され、外付け回路基板９０と配線で接続されているので、この配線がノイズを拾って動作に支障をきたす恐れもある。従って、トランジスタ３０６は設置する方がより好適である。
【００５５】
本実施形態において、メモリ動作モード時には、外付け回路基板９０に配置される駆動信号発生回路９１及び昇圧回路９２は、完全に動作を停止し、液晶に印加される電圧は、液晶表示パネル１００内部に配置される発振部３００によって電池電圧VBを用いて作成する。従って、外付け回路基板９０に対する電圧供給を完全に停止することができ、メモリ動作モードにおける消費電力は、従来に比較して大きく削減される。
【００５６】
次に、昇圧回路２００の出力電位について説明する。昇圧回路２００の出力は、発振部３００の出力が取りうる最も高い電位よりも高い電位となるように設定する。発振部３００の出力は、データ出力トランジスタ１２１もしくは１２２、回路選択回路４３のトランジスタ４５を順次介して画素電極１７に入力される。この時、回路選択トランジスタ４５、データ出力トランジスタ１２１、１２２のゲート電位がこの発振部３００の電位よりも低い場合、トランジスタ４５、１２１、１２２を確実にオンすることができなくなってしまう。従って、トランジスタ４５、１２１、１２２のゲート電圧は、発振部３００の出力する最大の電圧よりもさらに高くする必要がある。本実施形態の場合、回路選択トランジスタ４５のゲート電圧は昇圧回路２００の出力電圧であり、データ出力トランジスタ１２１、１２２をオンするときのゲート電圧は、保持回路１００の高い参照電圧、即ちこちらも昇圧回路２００の出力電圧である。従って、昇圧回路２００の出力電位を、発振部３００の出力が取りうる最も高い電位よりもトランジスタ４５、１２１、１２２のしきい値だけ高く設定しておけば、トランジスタ４５を確実にオンすることができる。
【００５７】
発振部３００の出力振幅は、電池電圧VBによって左右される。発振部３００の振幅によって、液晶に印加する電圧が決定されるので、もしも電池電圧VBのみで得られる出力振幅で表示を行ってオン、オフのコントラスト比が充分に得られない場合は、発振器３０１とトランジスタ３０５との間に昇圧回路を挿入し、電圧を高める必要がある。本実施形態においては、電池電圧VBを3Vにすることで、充分なコントラスト比を得ることができ、発振器３０１とトランジスタ３０５との間に昇圧回路は挿入する必要がなかった。
【００５８】
ところで、液晶表示パネル１００上の回路素子は、アモルファスシリコンをレーザなどによって結晶化させたポリシリコンを用いて形成される。このポリシリコンは、結晶化レーザの出力ばらつきなどに起因して結晶性がばらつくため、半導体ウエハ上に形成する回路素子に比較して、特性のばらつきが大きい。その為、発振器３０１は、出力信号のデューティ、即ちハイとロウとのバランスが崩れる場合がある。デューティバランスが崩れると、液晶に直流成分の電圧がかかってしまい、液晶の劣化を招く。これに対し、本実施形態によれば、発振器３０１の出力を分周回路３０２によって分周して出力するので、発振器３０１の出力デューティを補正し、デューティのそろった波形の出力を得ることができる。また、第１、第２の交流信号は、３０Ｈｚを例示しているが、液晶の劣化を招かない程度の周期で反転すれば充分であり、ゲートドライバ５０の動作周期などに比較して遅い周期である。このような遅い周期の交流出力を発振器３０１で直接出力するためには、発振器３０１を構成する容量や抵抗を大きくしたり、インバータの段数を多く設定せねばならず、大きな回路面積が必要となるが、本実施形態では、高い周波数の発振器３０１の出力を分周回路３０２で分周するので、発振器３０１を構成する容量や抵抗を小さくし、インバータの段数を少なく設定することができるので、より回論面積を縮小することができる。
【００５９】
次にインバータ３０８、３１０について説明する。分周回路３０２の出力は、それぞれトランジスタ１２１、１２２を介して液晶に印加されるが、分周回路３０２は画素部の周辺に配置され、配線によって各画素に供給される。この配線は、細く長い。また、各画素には液晶容量やラインクロス容量があるので、分周回路の出力先は、大きな負荷であると言える。このように大きな負荷に対してインバータ３０７の出力を供給すると、インバータ３０７の出力波形がなまってしまう。インバータの出力波形がなまると、出力が完全に反転するまでの間に貫通電流が流れてしまい、消費電力が大きくなる。インバータ３０７のサイズを大きくすることで、ある程度出力波形を急峻にすることはできるが、回路面積の増大につながってしまう。そこで、インバータ３０８、３１０を配置することによって電流駆動能力を高め、出力波形を急峻にして、貫通電流を小さくすることができる。このようなインバータは多く配置するほど貫通電流を小さくすることができる。本実施形態においては、さらに、トランジスタ３０３、３０４のオン抵抗をインバータを構成するトランジスタのオン抵抗よりもある程度大きく設定し、貫通電流を少なくしている。本実施形態において、トランジスタ３０３、３０４の長さ／幅の比を１／４０にした場合と、１／２０にした場合とでは、１／２０にした場合の方が貫通電流が小さく、メモリ動作モード時の消費電力を小さくすることができた。このようにトランジスタ３０３、３０４のオン抵抗を意図的に大きく設定することによって、インバータ３０８、３１０の個数を最小限にとどめ、回路面積の増大を極力抑えている。トランジスタ３０３、３０４のオン抵抗を大きくすることによって、貫通電流を充分に小さくすることができ、出力波形を吸収にすることができるのであれば、インバータ３０８、３１０は省略することができる。本実施形態では、図示は省略したが、インバータ３０８、３１０は、それぞれ５乃至１０個ずつ配置した。
【００６０】
次に、接地トランジスタ４０１、４０２について説明する。メモリ動作モード時には、ゲートドライバ５０、ドレインドライバ６０は停止しているため、ゲートラインゲート信号線５１、ドレインラインドレイン信号線６１は、フローティングとなるので、画素内の各回路素子との間で容量結合が生じる。その為、ゲートラインゲート信号線５１、ドレインラインドレイン信号線６１の電位が変動し、本来オフでなければならない画素内のトランジスタ４１、７１、７２がオンしてしまう恐れがある。これに対し、本実施形態においては、接地トランジスタ４０１、４０２のゲートに第２の制御信号Ｃ２が入力されているので、メモリ動作モード時にオンする。これによって、ゲートラインゲート信号線５１、ドレインラインドレイン信号線６１が接地され、電位が変動することに起因する誤動作を防止している。本実施形態では、接地トランジスタ４０１、４０２の先に接地電位であるVSSを入力しているが、この限りではなく、画素内のトランジスタ４１、７１、７２がオンしないよう、しきい値電圧以下の任意の電圧に接続すれば、どのような電位であっても良い。
【００６１】
上記実施形態では、保持回路１１０は１ビットのみを保持するが、もちろん保持回路１１０を多ビット化すれば、メモリ動作モードで階調表示を行うこともできるし、保持回路１１０をアナログ値を記憶するメモリとすれば、メモリ動作モードでのフルカラー表示もできる。
【００６２】
上述したように、本発明の実施形態によれば、１つの液晶表示パネル１００でフルカラーの動画像表示を行う通常動作モード（アナログ表示モード）と、低消費電力でデジタル階調表示を行うメモリ動作モード（デジタル表示モードの場合）という２種類の表示に対応することができる。
【００６３】
上記実施形態では、画素電極を反射電極とした反射型ＬＣＤとすれば、保持回路１１０等を画素電極下に配置でき、好適であるが、もちろん透過型ＬＣＤに適用し、透明な画素電極と保持回路とを重畳して配置することも可能である。しかし透過型ＬＣＤでは、金属配線が配置されているところは遮光されるので、開口率の低下が避けられない。また、透過型ＬＣＤで画素電極の下に保持回路を配置すると、透過する光によって保持回路や選択回路のトランジスタが誤動作する恐れがあるため、全てのトランジスタのゲート上に遮光膜を儲ける必要がある。従って、透過型ＬＣＤでは開口率を高くすることが困難である。これに対し、反射型ＬＣＤは、画素電極下にどのような回路が配置されても開口率に影響を与えることはない。更に、透過型の液晶表示装置のように、観察者側と反対側にいわゆるバックライトを用いる必要が無いため、バックライトを点灯させるための電力を必要としない。保持回路付きＬＣＤのそもそもの目的が消費電力の削減であるから、本発明の表示装置としては、バックライト不要で低消費電力化に適した反射型ＬＣＤであることが好ましい。
【００６４】
また、上記実施形態は、液晶表示装置を用いて説明したが、本発明はこれにとらわれるものではなく、有機ＥＬ表示装置や、ＬＥＤ表示装置など、様々な表示装置に適用することができる。
【００６５】
【発明の効果】
以上に説明したように、本発明のアクティブマトリクス型表示装置は、絶縁基板上に配置される薄膜トランジスタを用いて形成される発振部が第１及び第２の交流信号よりも早い周期で出力する発振器と、発振器の出力を分周する分周回路とを有するので、発振器の出力デューティのバランスが崩れていても、第１及び第２の交流信号のデューティバランスを良好に保つことができる。また、発振器の出力周波数を高く設定することができるので、回路の専有面積を縮小することができる。
【００６６】
さらに、発振部は、通常動作モード時に動作を停止するので、通常動作モード時の消費電力を削減することができる。
【００６７】
さらに、発振部は、出力端に通常動作モード時にオフとなるスイッチング素子を有するので、通常動作モード時に発振部を構成する回路がノイズを拾うなどしても、その影響が表示に影響を及ぼすことを防止できる。
【００６８】
さらに、発振部を構成する回路の少なくとも一部は、通常動作モード時に所定の電位に固定されるので、発振器を構成する回路素子の一部がフローティングとなり、周囲の回路の動作によってそれら回路の一部の電位が変動して表示に影響を及ぼすことを防止できる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るアクティブマトリクス型表示装置を示す回路図である。
【図２】本発明の昇圧回路を示す回路図である。
【図３】本発明の発振部を示す回路図である。
【図４】本発明の実施形態を示す回路図である。
【図５】従来のアクティブマトリクス型表示装置を示す回路図である。
【符号の説明】
１７ 画素電極
４０、４３ 回路選択回路
５１ ゲート信号線
６１ ドレイン信号線
７０ 画素選択回路
８５ 補助容量
１１０ 保持回路
２００ 昇圧回路
２０１ チャージポンプ
２０２、２０３ 選択回路
３００ 発振部
３０１ 発振器
３０２ 分周回路
Claims (6)
- 絶縁基板上の一方向に配置された複数のゲート信号線と、
前記ゲート信号線に交差する方向に配置された複数のドレイン信号線と、
前記絶縁基板上に配置され、前記ゲート信号線からの走査信号により選択される選択薄膜トランジスタと、
前記ドレイン信号線から映像信号が前記選択薄膜トランジスタを介して供給される複数の画素電極と、
前記画素電極に対応して配置され、映像信号に応じたデータを記憶する保持回路とを有し、
随時入力される映像信号と外付け回路基板上の駆動信号発生回路より入力されるタイミング信号とに応じた画素電圧を随時印加して表示する通常動作モードと、
前記保持回路が記憶したデータに応じて表示し、前記駆動信号発生回路を停止するメモリ動作モードとを有するアクティブマトリクス型表示装置において、
メモリ動作モード時に所定周期の第１の交流信号と、前記第１の交流信号を反転した第２の交流信号とを出力する発振部を有し、
前記保持回路の保持するデータに応じて前記第１もしくは第２の交流信号を選択して前記画素電極に供給し、
前記保持回路及び前記発振部は、前記絶縁基板上に配置される薄膜トランジスタを用いて形成され、
前記発振部は、前記第１及び第２の交流信号よりも早い周期で出力する発振器と、
前記発振器の出力を分周する分周回路とを有することを特徴とするアクティブマトリクス型表示装置。 - 前記薄膜トランジスタは、アモルファスシリコンを結晶化させて得られるポリシリコンを半導体層として用いることを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
- 前記第１もしくは第２の交流信号の一方が前記複数の画素電極に対向する対向電極に供給されることを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
- 前記発振部は、通常動作モード時に動作を停止することを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
- 前記発振部は、出力端に通常動作モード時にオフとなるスイッチング素子を有することを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
- 前記発振部を構成する回路の少なくとも一部は、通常動作モード時に所定の電位に固定されることを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001115371A JP4297628B2 (ja) | 2001-04-13 | 2001-04-13 | アクティブマトリクス型表示装置 |
| TW091106569A TWI236558B (en) | 2001-04-13 | 2002-04-02 | Active matrix type display device |
| KR10-2002-0019921A KR100497455B1 (ko) | 2001-04-13 | 2002-04-12 | 액티브 매트릭스형 표시 장치 |
| CNB02105729XA CN1260700C (zh) | 2001-04-13 | 2002-04-15 | 动态矩阵型显示装置 |
| US10/122,146 US6950080B2 (en) | 2001-04-13 | 2002-04-15 | Display device |
| EP02008513A EP1251483A3 (en) | 2001-04-13 | 2002-04-15 | Active matrix display device |
| EP05009038A EP1557816A2 (en) | 2001-04-13 | 2002-04-15 | Active matrix display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001115371A JP4297628B2 (ja) | 2001-04-13 | 2001-04-13 | アクティブマトリクス型表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002311906A JP2002311906A (ja) | 2002-10-25 |
| JP4297628B2 true JP4297628B2 (ja) | 2009-07-15 |
Family
ID=18966280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001115371A Expired - Lifetime JP4297628B2 (ja) | 2001-04-13 | 2001-04-13 | アクティブマトリクス型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4297628B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4297629B2 (ja) * | 2001-04-13 | 2009-07-15 | 三洋電機株式会社 | アクティブマトリクス型表示装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6064395A (ja) * | 1983-09-20 | 1985-04-12 | セイコーエプソン株式会社 | アクティブパネル用集積回路基板 |
| JPH0529551A (ja) * | 1991-07-19 | 1993-02-05 | Fujitsu Ltd | 半導体集積回路 |
| JPH0629743A (ja) * | 1992-07-09 | 1994-02-04 | Hitachi Ltd | 発振回路 |
| JP2952647B2 (ja) * | 1995-02-08 | 1999-09-27 | 日本プレシジョン・サーキッツ株式会社 | 圧電発振回路 |
| JP3630489B2 (ja) * | 1995-02-16 | 2005-03-16 | 株式会社東芝 | 液晶表示装置 |
| JP3485229B2 (ja) * | 1995-11-30 | 2004-01-13 | 株式会社東芝 | 表示装置 |
| JP3261519B2 (ja) * | 1996-06-11 | 2002-03-04 | 株式会社日立製作所 | 液晶表示装置 |
| JP3641769B2 (ja) * | 1996-10-29 | 2005-04-27 | 株式会社日立製作所 | 液晶表示装置 |
| JP4666704B2 (ja) * | 1998-11-17 | 2011-04-06 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型半導体表示装置 |
| KR100783695B1 (ko) * | 2000-12-20 | 2007-12-07 | 삼성전자주식회사 | 저전력 액정 표시 장치 |
| JP4297629B2 (ja) * | 2001-04-13 | 2009-07-15 | 三洋電機株式会社 | アクティブマトリクス型表示装置 |
-
2001
- 2001-04-13 JP JP2001115371A patent/JP4297628B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002311906A (ja) | 2002-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6911964B2 (en) | Frame buffer pixel circuit for liquid crystal display | |
| JP5019668B2 (ja) | 表示装置及びその制御方法 | |
| JP5221878B2 (ja) | アクティブマトリックスディスプレイ装置 | |
| US20130009856A1 (en) | Scanning signal line drive circuit and display device having the same | |
| JP2001282205A (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法 | |
| JP4204204B2 (ja) | アクティブマトリクス型表示装置 | |
| JP2012088736A (ja) | 表示装置 | |
| JP2012088737A (ja) | 表示装置 | |
| KR100468174B1 (ko) | 표시 장치 | |
| KR100497455B1 (ko) | 액티브 매트릭스형 표시 장치 | |
| KR100465472B1 (ko) | 액티브 매트릭스형 표시 장치 | |
| US8860646B2 (en) | Liquid crystal display device | |
| US7027026B2 (en) | Display device | |
| JP4115099B2 (ja) | 表示装置 | |
| JP5004386B2 (ja) | 表示装置及びその駆動方法 | |
| JP4278314B2 (ja) | アクティブマトリクス型表示装置 | |
| JP4297629B2 (ja) | アクティブマトリクス型表示装置 | |
| JP4197852B2 (ja) | アクティブマトリクス型表示装置 | |
| JP4297628B2 (ja) | アクティブマトリクス型表示装置 | |
| JP4963761B2 (ja) | 表示装置 | |
| KR20020001265A (ko) | 부분 표시 모드를 갖는 액정 표시 장치 및 그 구동 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051024 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20090210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090317 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090414 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4297628 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140424 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |