JP4666704B2 - アクティブマトリクス型半導体表示装置 - Google Patents
アクティブマトリクス型半導体表示装置 Download PDFInfo
- Publication number
- JP4666704B2 JP4666704B2 JP32754799A JP32754799A JP4666704B2 JP 4666704 B2 JP4666704 B2 JP 4666704B2 JP 32754799 A JP32754799 A JP 32754799A JP 32754799 A JP32754799 A JP 32754799A JP 4666704 B2 JP4666704 B2 JP 4666704B2
- Authority
- JP
- Japan
- Prior art keywords
- counter electrode
- pixel
- active matrix
- film
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス型半導体表示装置に関する。特に、アクティブマトリクス型液晶表示装置に関する。
【０００２】
【従来の技術】
近年、ＦＰＤ（フラットパネルディスプレイ）として、アクティブマトリクス型半導体表示装置が市場を賑わしている。中でも、アクティブマトリクス型液晶表示装置がパーソナルコンピュータの表示装置として多用されてきている。しかも、ノート型のパーソナルコンピュータに用いられるだけでなく、デスクトップ型のパーソナルコンピュータにも大画面のアクティブマトリクス型液晶表示装置が用いられるようになってきている。
【０００３】
パーソナルコンピュータに用いられるアクティブマトリクス型液晶表示装置には、大画面であることに加えて、複数の情報を一度に表示可能であることが要求されている。そこで、大画面・高精細・高画質でフルカラー表示可能なアクティブマトリクス型液晶表示装置が要求されている。
【０００４】
アクティブマトリクス型液晶表示装置の中でも、ネマチック液晶を用いたＴＮ（ツイストネマチック）液晶表示装置が最も多く市場に出回っている。ここで、従来のアクティブマトリクス型ＴＮ液晶表示装置の概略構成図を図２０に示す。図２０において、３００１はソース信号線駆動回路、３００２はゲイト信号線駆動回路、３００３はアクティブマトリクス回路である。アクティブマトリクス回路３００３は、複数の画素ＴＦＴ３００４がマトリクス状に配置された回路である。それぞれの画素ＴＦＴ３００４のゲイト電極、ソース電極には、それぞれゲイト信号線、ソース信号線が接続されている。また、画素ＴＦＴのドレイン電極には画素電極が接続されている。一般に、駆動回路とアクティブマトリクス回路を有する基板をアクティブマトリクス基板という。アクティブマトリクス基板と一面に対向電極が形成された対向基板（図示せず）との間に液晶３００６が挟まれている。
【０００５】
ゲイト信号線駆動回路からゲイト信号線に順に選択信号が供給される。選択信号が供給されているゲイト信号線に接続されている全ての画素ＴＦＴがＯＮとなり、ソース信号線駆動回路３００１が、ソース信号線に画像信号を順に供給することによって、画素ＴＦＴ（つまりは液晶および保持容量）に画像信号の書き込みが行われる。
【０００６】
【発明が解決しようとする課題】
一般に、ネマチック液晶のように印加電圧に対する履歴性がある材料を用いる場合、画面の「焼き付き」を防ぐために、液晶に一定期間毎に逆方向の電界をかけることが行われる。この駆動方式を反転駆動方式という。ここでいう印加電圧に対する「履歴性」とは、電圧を印加した時の液晶の電気光学的特性の変化と、電圧を除去した時の液晶の電気光学的特性の変化とが一致しないことをいう。また、画面の「焼き付き」とは、この履歴性によって生じる表示の乱れのことをいう。
【０００７】
上述の画面の「焼き付き」を防ぐために、反転駆動方式という駆動方式がよく用いられているが、この反転駆動方式のうち、表示画面の書き換え毎に液晶に印加する電界の向きを反転する方式をフレーム反転方式といい、反転駆動方式の中でも容易に行うことのできる駆動方式である。フレーム反転方式は、従来からアクティブマトリクス型液晶表示装置に最もよく採用されている。
【０００８】
近年、高解像度・高精細なアクティブマトリクス型液晶表示装置が要求される中で、フレーム反転方式の問題が浮かび上がってきた。高解像度・高精細なアクティブマトリクス型液晶表示装置を実現するためには、液晶および保持容量に画像信号を充電する期間を短くする必要がある。駆動回路の性能上、この充電期間を短くすることには限界があり、新たに時分割駆動方式が採用されてきた。しかし、フレーム反転方式によって液晶を駆動する場合、時分割駆動方式を用いると、設計上避けられない寄生容量によって、表示画面の品質を低下させる、いわゆる、クロストーク現象が発生することがある。
【０００９】
このクロストーク現象を減少させるために、１〜数行毎の画像信号に対して液晶に印加する電界の向きを反転する方式であるゲイトライン（行）反転方式や、１〜数列毎の画像信号に対して液晶に印加する電界の向きを反転する方式であるソースライン（列）反転方式が採用され始めている。
【００１０】
また、特にノート型のパーソナルコンピュータ用のアクティブマトリクス型液晶表示装置には、低消費電力性が要求されている。しかし、上述の３つのいずれの反転駆動方式を用いる場合においても、高電位側電源と低電位側電源とを用意し、高電位側電源側の電位を有する画像信号と低電位側電源側の電位を有する画像信号とを作成する必要がある。このため、駆動回路の高電位側電源と低電位側電源の差は、反転駆動方式を用いない場合と比べて約２倍必要になる。その結果、駆動回路およびアクティブマトリクス回路を形成するＴＦＴ等の素子の信頼性の低下、駆動回路の消費電力の増大を招くことになる。また、駆動回路の一部に、より高い電圧の高電位側電源を用いた場合、画面表示に必要なより高い電圧の信号に変換するための昇圧回路が必要となり、その結果、駆動回路の面積が大きくなるという問題が生じてくる。
【００１１】
【課題を解決するための手段】
そこで、本発明は上述問題を鑑みてなされたものであり、反転駆動方式を用いた場合の弊害を解消するアクティブマトリクス型半導体表示装置を実現するものである。
【００１２】
本発明のアクティブマトリクス型半導体表示装置は、対向電極を２つに分割し、その２つの対向電極にそれぞれ異なる電位を与え、互いに反転駆動を行なう。こうすることによって、画像信号の電圧を低くすることができるので、駆動回路を動作するのに必要な電圧を低下させることができる。その結果として、駆動回路やアクティブマトリクス回路を構成するＴＦＴ等の素子の信頼性向上および消費電力の低下を実現することができる。また、駆動回路によって供給されるタイミングパルスの電圧を低下させることができるので、昇圧回路を省略することができ、駆動回路の小面積化を実現することができる。
【００１３】
よって、本発明のアクティブマトリクス型半導体表示装置では、ゲイトライン（行）反転駆動、ソースライン（列）反転駆動、ドット（点）反転駆動などのアドレッシングモードを効果的に採用することができ、表示画面の劣化を防ぐことが出来る。
【００１４】
以下に本発明のアクティブマトリクス型半導体表示装置の構成を述べる。
【００１５】
本発明によると、
複数のソース信号線に画像信号を供給するソース信号線駆動回路と、
複数のゲイト信号線に選択信号を供給するゲイト信号線駆動回路と、
画素ＴＦＴおよび前記画素ＴＦＴのドレイン電極に接続された画素電極を有する画素がマトリクス状に配置され、前記画素ＴＦＴのソース電極には前記ソース信号線が接続され、前記画素ＴＦＴのゲイト電極には前記ゲイト信号線が接続されているアクティブマトリクス回路と、
２つの対向電極と、
前記画素電極と前記対向電極とに挟まれた表示媒体と、
を有するアクティブマトリクス型半導体表示装置であって、
前記２つの対向電極は、前記複数のソース信号線のうち一本毎のソース信号線に対応した画素に対応して、それぞれ配置されており、
前記２つの対向電極には、対応するソース信号線に供給される画像信号の電位と反対の電位がそれぞれ与えられるアクティブマトリクス型半導体表示装置が提供される。
【００１６】
また、本発明によると、
複数のソース信号線に画像信号を供給するソース信号線駆動回路と、
複数のゲイト信号線に選択信号を供給するゲイト信号線駆動回路と、
画素ＴＦＴおよび前記画素ＴＦＴのドレイン電極に接続された画素電極を有する画素がマトリクス状に配置され、前記画素ＴＦＴのソース電極には前記ソース信号線が接続され、前記画素ＴＦＴのゲイト電極には前記ゲイト信号線が接続されているアクティブマトリクス回路と、
２つの対向電極と、
前記画素電極と前記対向電極とに挟まれた表示媒体と、
を有するアクティブマトリクス型半導体表示装置であって、
前記２つの対向電極は、前記複数のソース信号線のうち二本毎のソース信号線に対応した画素に対応して、それぞれ配置されており、
前記２つの対向電極には、対応するソース信号線に供給される画像信号の電位と反対の電位がそれぞれ与えられるアクティブマトリクス型半導体表示装置が提供される。
【００１７】
また、本発明によると、
複数のソース信号線に画像信号を供給するソース信号線駆動回路と、
複数のゲイト信号線に選択信号を供給するゲイト信号線駆動回路と、
画素ＴＦＴおよび前記画素ＴＦＴのドレイン電極に接続された画素電極を有する画素がマトリクス状に配置され、前記画素ＴＦＴのソース電極には前記ソース信号線が接続され、前記画素ＴＦＴのゲイト電極には前記ゲイト信号線が接続されているアクティブマトリクス回路と、
２つの対向電極と、
前記画素電極と前記対向電極とに挟まれた表示媒体と、
を有するアクティブマトリクス型半導体表示装置であって、
前記２つの対向電極は、前記複数のソース信号線のうちｚ本毎のソース信号線に対応した画素に対応して、それぞれ配置されており、
前記２つの対向電極には、対応するソース信号線に供給される画像信号の電位と反対の電位がそれぞれ与えられるアクティブマトリクス型半導体表示装置が提供される。
【００１８】
前記表示媒体は、液晶であってもよい。
【００１９】
【発明の実施の形態】
以下に本発明のアクティブマトリクス型半導体表示装置を実施例をもって説明する。ただし、以下の実施例は、本発明のアクティブマトリクス型半導体表示装置のある実施形態にすぎず、本発明のアクティブマトリクス型半導体表示装置はこれらの実施例に限定されるわけではない。
【００２０】
【実施例】
（実施例１）
本実施例では、本発明のアクティブマトリクス型表示装置を、表示媒体に液晶を用いたアクティブマトリクス型液晶表示装置を用いて説明する。
【００２１】
図１を参照する。図１には、本実施例のアクティブマトリクス型液晶表示装置の概略構成図が示されている。１０１はソース信号線駆動回路、１０２はゲイト信号線駆動回路、１０３はアクティブマトリクス回路である。アクティブマトリクス回路１０３は画像の表示を行う部分であり、複数の画素によって構成される。本実施例のアクティブマトリクス型液晶表示装置は、（ｍ×ｎ）個の画素を有している。ｎ、ｍはいずれも自然数であり、本実施例では、ｎは偶数である（ｍは偶数でも奇数でもよい）。説明の便宜上、各画素には（１、１）〜（ｍ、ｎ）という符号が付けられている。
【００２２】
画素（１、１）〜（ｍ、ｎ）は、それぞれ、画素ＴＦＴ１０４を有している。各画素ＴＦＴ１０４には、説明の便宜上、その画素に付けられている符号を引用する。つまり、画素（１、１）にある画素ＴＦＴは、画素ＴＦＴ（１、１）と記述するようにする。
【００２３】
画素ＴＦＴ（１、１）、画素ＴＦＴ（１、２）、・・・、画素ＴＦＴ（１、ｎ）のゲイト電極には、ゲイト信号線Ｇ1が接続されている。また、画素ＴＦＴ（２、１）、画素ＴＦＴ（２、２）、・・・、画素ＴＦＴ（２、ｎ）のゲイト電極には、ゲイト信号線Ｇ２が接続されている。同様に、画素ＴＦＴ（ｍ、１）、画素ＴＦＴ（ｍ、２）、・・・、画素ＴＦＴ（ｍ、ｎ）のゲイト電極には、ゲイト信号線Ｇmが接続されている。
【００２４】
また、画素ＴＦＴ（１、１）、画素ＴＦＴ（２、１）、・・・、画素ＴＦＴ（ｍ、１）のソース電極には、ソース信号線Ｓ1が接続されている。また、画素ＴＦＴ（２、１）、画素ＴＦＴ（２、２）、・・・、画素ＴＦＴ（ｍ、２）のソース電極には、ソース信号線Ｓ2が接続されている。同様に、画素ＴＦＴ（１、ｎ）、画素ＴＦＴ（２、ｎ）、・・・、画素ＴＦＴ（ｍ、ｎ）のソース電極には、ソース信号線Ｓnが接続されている。
【００２５】
ソース信号線駆動回路１０１は、シフトレジスタ回路、バッファ回路、サンプリング回路等を有しており、外部からクロック信号、スタートパルス、画像信号等が入力される。また、ゲイト信号線駆動回路１０２は、シフトレジスタ回路、バッファ回路等を有しており、外部からクロック信号、スタートパルス等が入力される。ソース信号線駆動回路１０１は、ソース信号線Ｓ1〜Ｓnに画像信号を供給する。ゲイト信号線駆動回路は、ゲイト信号線Ｇ1〜Ｇmに選択信号を供給する。
【００２６】
全ての画素ＴＦＴ（１、１）〜画素ＴＦＴ（ｍ、ｎ）のドレイン電極には、画素電極（図示せず）が接続されている。対向基板（図示せず）側には、対向電極１（図示せず）および対向電極２（図示せず）が形成されている。対向電極１は電位ＣＯＭ１に接続されている。対向電極２は電位ＣＯＭ２に接続されている。なお、対向電極１と対向電極２とは、同電位になることはなく、互い異なる電位、正確にいうと、互いに逆の電位が供給されるようになっている。液晶１０６は、駆動回路やアクティブマトリクス回路を有するアクティブマトリクス基板と対向基板との間に挟まれている。また、１０７は各画素ＴＦＴ１０４のドレイン電極と、共通電極１または共通電極２とに接続された保持容量である。
【００２７】
本実施例のアクティブマトリクス型液晶表示装置を更に詳しく説明するために、図２を参照する。図２には、図１に示した本実施例のアクティブマトリクス型液晶表示装置の概略構成図において、アクティブマトリクス回路１０３の部分を模式的に示したものである。
【００２８】
図２においては、画素ＴＦＴ（１、１）〜画素ＴＦＴ（ｍ、ｎ）、画素電極１０５、対向電極１および対向電極２が、特に模式的に示されている。図２に示される様に、本実施例のアクティブマトリクス型液晶表示装置においては、対向電極１および対向電極２は、お互いの隙間を埋め合うような形状をとっている。なお、対向電極１は奇数番目のソース信号線（Ｓ1、Ｓ3、・・・、Ｓn-1）に接続された画素ＴＦＴ（１、１）〜（ｍ、１）、（１、３）〜（ｍ、３）、・・・、（１、ｎ−１）〜（ｍ、ｎ−１）を有するそれぞれの画素に対応してそれらの上部に配置されている。また、対向電極１は奇数番目のソース信号線（Ｓ1、Ｓ3、・・・、Ｓn-1）に接続された画素ＴＦＴ（１、１）〜（ｍ、１）、（１、３）〜（ｍ、３）、・・・、（１、ｎ−１）〜（ｍ、ｎ−１）のそれぞれに接続された画素電極１０５に対応してそれらの上部に配置されているとも言える。また、対向電極２は偶数番目のソース信号線（Ｓ２、Ｓ４、・・・、Ｓn）に接続された画素ＴＦＴ（１、２）〜（ｍ、２）、（１、４）〜（ｍ、４）、・・・、（１、ｎ）〜（ｍ、ｎ）を有するそれぞれの画素に接続された画素電極１０５に対応して配置されている。また、対向電極２は偶数番目のソース信号線（Ｓ２、Ｓ４、・・・、Ｓn）に接続された画素ＴＦＴ（１、２）〜（ｍ、２）、（１、４）〜（ｍ、４）、・・・、（１、ｎ）〜（ｍ、ｎ）のそれぞれに接続された画素電極１０５に対応して配置されているとも言える。
【００２９】
よって、奇数番目のソース信号線に対応した画素（１、１）〜（ｍ、１）、（１、３）〜（ｍ、３）、・・・、（１、ｎ−１）〜（ｍ、ｎ−１）にある液晶には、それらの画素電極１０５と対向電極１とによって電圧が印加される。また、偶数番目のソース信号線に対応した画素（１、２）〜（ｍ、２）、（１、４）〜（ｍ、４）、・・・、（１、ｎ）〜（ｍ、ｎ）にある液晶には、それらの画素電極１０５と対向電極２とによって電圧が印加される。
【００３０】
図３は、本実施例のアクティブマトリクス型液晶表示装置のアクティブマトリクス回路部の拡大図である。なお、説明の便宜上、図のスケールは縦と横とで異ならしている。図３によると、対向電極１と対向電極２とが、お互い隙間を埋め合うような形状をとっていることがよく理解される。なお、図３において、黒く塗りつぶされている箇所は、半導体活性層１０６−１とソース信号線とがそれぞれコンタクトをとっている箇所、ならびに半導体活性層１０６−１と画素電極１０５とがそれぞれコンタクトをとっている箇所を示している。
【００３１】
なお、本実施例においては、画素ＴＦＴ１０４のＬ／Ｗ（チャネル長／チャネル幅）は、４μｍ×３（トリプルゲイト）／４μｍとした。なお、１画素のサイズ（縦×横）は、１４４μｍ×４８μｍとした。また、対向電極１と対向電極２とが形成する隙間の距離Ｄは、Ｄ＝４．５μｍとした。
【００３２】
ここで、本実施例のアクティブマトリクス型液晶表示装置の駆動方法について説明する。図４および図５には、本実施例のアクティブマトリクス型液晶表示装置の駆動タイミングチャートが示されている。
【００３３】
まず、図４を参照する。図４には、本実施例のアクティブマトリクス型液晶表示装置の第１フレームの表示の為のタイミングチャートが示されている。なお本明細書では、フレームとは、全ての画素（画素（１、１）〜（ｍ、ｎ））の表示をいい、フレーム走査期間とは、全ての画素（画素（１、１）〜（ｍ、ｎ））に画像信号を書き込むのに要する期間をいう。また、ラインとは、１つのゲイト信号線に接続された画素のことをいい、ライン走査期間とは、（１、１）〜（１、ｎ）または画素（２、１）〜（２、ｎ）等に画像信号を書き込むのに要する期間である。
【００３４】
ＣＬＫはクロック信号であり、Ｔ1〜Ｔnはソース信号線駆動回路のアナログスイッチに入力されるタイミング信号を示す。Ｓ1〜Ｓnはソース信号線Ｓ1〜Ｓnに入力される画像信号を示し、Ｇ1〜Ｇnはゲイト信号線Ｇ1〜Ｇnに入力される選択信号を示している。また、ＣＯＭ１およびＣＯＭ２は、それぞれ、対向電極１、対向電極２の電位を示す。
【００３５】
次に、本実施例のアクティブマトリクス型液晶表示装置の回路動作を説明する。クロック信号がソース信号線駆動回路のシフトレジスタ回路に入力される。シフトレジスタ回路は、クロック信号とライン走査期間の始めに入力されるスタートパルスとによって動作し、タイミング信号（Ｔ1、Ｔ2、・・・、Ｔn）を発生する。該タイミング信号は、バッファ回路やレベルシフタ回路によって増幅され、順にアナログスイッチに入力される。アナログスイッチに入力されたタイミング信号に基づいて外部から入力される画像信号がサンプリングされ、対応するソース信号線（Ｓ1、Ｓ2、・・・、Ｓn）に出力される。なお、ソース信号線駆動回路がどのようにしてタイミング信号を作り出すかは任意である。
【００３６】
第１ライン（Ｇ1）走査期間（ゲイト信号線Ｇ1に対応する画素の書き込みを行う期間）が始まると、順に、奇数番目のソース信号線には正の電位を有する画像信号が供給され、偶数番目のソース信号線には負の電位を有する画像信号が供給される。よってＧ1に接続されている画素ＴＦＴ（１、１）〜（１、ｎ）へ該画像信号の書き込みが順に行われ、液晶が駆動される。このとき、奇数番目のソース信号線に対応する対向電極１（ＣＯＭ１）には負の電位が与えられており、偶数番目のソース信号線に対応する対向電極２（ＣＯＭ２）には、正の電位が与えられている。
【００３７】
Ｇ1に接続されている画素ＴＦＴ（１、１）〜（１、ｎ）へ画像信号の書き込みが終了すると、次に、第２ライン（Ｇ2）走査期間が始まり、順に、奇数番目のソース信号線には正の電位を有する画像信号が供給され、偶数番目のソース信号線には負の電位を有する画像信号が供給される。よってＧ2に接続されている画素ＴＦＴ（２、１）〜（２、ｎ）へ該画像信号の書き込みが順に行われ、液晶が駆動される。このとき、奇数番目のソース信号線に対応する対向電極１（ＣＯＭ１）には負の電位が与えられており、偶数番目のソース信号線に対応する対向電極２（ＣＯＭ２）には、正の電位が与えられている。
【００３８】
Ｇ2に接続されている画素ＴＦＴ（２、１）〜（２、ｎ）へ画像信号の書き込みが終了すると、次に、第３ライン（Ｇ３）走査期間が始まり、順に、奇数番目のソース信号線には正の電位を有する画像信号が供給され、偶数番目のソース信号線には負の電位を有する画像信号が供給される。よってＧ3に接続されている画素ＴＦＴ（３、１）〜（３、ｎ）へ該画像信号の書き込みが順に行われ、液晶が駆動される。このとき、奇数番目のソース信号線に対応する対向電極１（ＣＯＭ１）には負の電位が与えられており、偶数番目のソース信号線に対応する対向電極２（ＣＯＭ２）には、正の電位が与えられている。
【００３９】
以上の動作を１フレーム（第１〜第ｎライン）全ての画素ＴＦＴについて順に行う。従って、奇数番目のソース信号線（Ｓ1、Ｓ3、Ｓ5、・・・、Ｓn-1）に正の電位を有する画像信号が順に入力され、偶数番目のソース信号線（Ｓ2、Ｓ4、Ｓ6、・・・、Ｓn）に負の電位を有する画像信号が順に入力されることになる。いわゆるソースライン（列）反転駆動が行われる。
【００４０】
第１フレーム走査期間、つまり第１ライン走査期間の開始時から第ｎライン走査期間の終了時までの間、奇数番目のソース信号線（Ｓ1、Ｓ3、Ｓ5、・・・、Ｓn-1）に対応する対向電極１の電位ＣＯＭ１には負の電位が与えられ続け、偶数番目のソース信号線（Ｓ2、Ｓ4、Ｓ6、・・・、Ｓn）に対応する対向電極２の電位ＣＯＭ２には正の電位が与えられ続ける。このように、対向電極の電位を、画素電極に印加される画像信号の電位と反対符号の電位とすることによって、画像信号の電圧を低くすることができる。
【００４１】
例えば、本実施例のアクティブマトリクス型液晶表示装置に飽和電圧が５Ｖの液晶を用いた場合を考える。画像信号が正の電位を有するときは、対向電極に負の電位が与えられる。この場合、対向電極に例えば−２Ｖの電位を与えておくことによって画像信号の最大値は３Ｖでよいことになる。また、画像信号が負の電位を有するときは、対向電極に正の電位が与えられる。この場合、対向電極に例えば２Ｖの電位を与えておくことによって画像信号の最大値は−３Ｖでよいことになる。よって、画像信号の最大振幅を小さくすることができ、消費電力の低下を図ることができる。
【００４２】
次に、第２フレームの画像の書き込みについて説明する。図５を参照する。第１フレームの画像書き込み終了後、第２フレームの画像の書き込みが開始される。
【００４３】
第２フレームの第１ライン（Ｇ1）走査期間が始まると、順に、奇数番目のソース信号線には負の電位を有する画像信号が供給され、偶数番目のソース信号線には正の電位を有する画像信号が供給される。よってＧ1に接続されている画素ＴＦＴ（１、１）〜（１、ｎ）へ該画像信号の書き込みが順に行われ、液晶が駆動される。このとき、奇数番目のソース信号線に対応する対向電極１（ＣＯＭ１）には正の電位が与えられており、偶数番目のソース信号線に対応する対向電極２（ＣＯＭ２）には、負の電位が与えられている。よって、第２フレームにおいては、各ソース信号線に供給される画像信号の電位および対向電極の電位とも、第１フレームとは反対符号の電位が与えられる。
【００４４】
Ｇ1に接続されている画素ＴＦＴ（１、１）〜（１、ｎ）へ画像信号の書き込みが終了すると、次に、第２ライン（Ｇ2）走査期間が同様に始まる。
【００４５】
以上の動作を１フレーム（第１〜第ｎライン）全ての画素ＴＦＴについて順に行う。従って、奇数番目のソース信号線（Ｓ1、Ｓ3、Ｓ5、・・・、Ｓn-1）に負の電位を有する画像信号が順に入力され、偶数番目のソース信号線（Ｓ2、Ｓ4、Ｓ6、・・・、Ｓn）に正の電位を有する画像信号が順に入力されることになる。
【００４６】
以上のようにして画像が形成される。通常１秒間に６０フレームの画像が形成される。
【００４７】
本実施例では、連続するフレームにおいては、各ソース信号線に供給される画像信号の電位および対向電極の電位とも、反対符号の電位が与えられるようにして画面の表示を行っている。しかし、連続するフレームにおいては、各ソース信号線に供給される画像信号の電位および対向電極の電位とも、同符号の電位が与えられるようにして画面の表示を行ってもよい。
【００４８】
また、連続するラインの走査において、各ソース信号線に供給される画像信号の電位および対向電極の電位とも、反対符号の電位が与えられるようにして画面の表示を行うようにしてもよい。
【００４９】
また、本実施例では、ｎ（横方向の画素数）は偶数であるとしたが、ｎは奇数でもよい。
【００５０】
また、本実施例では、点順次駆動方法によってアクティブマトリクス回路への画像の書き込みを行ったが、線順次駆動方法によって画像の書き込みを行っても良い。
【００５１】
ここで、本発明のアクティブマトリクス型半導体表示装置のアクティブマトリクス回路の画素の電位分布特性をシミュレーションした結果を図６に示す。図６に示されるグラフの軸はそれぞれ、電位Ｖ、画素電極および対向電極が形成される基板に垂直な方向Ｙ、画素電極および対向電極が形成される基板に水平な方向Ｘ、を示している。なお、スケールは任意にとっていあるので、実際の値には直接対応しない。例えば、電位Ｖにおいて、"５"は５Ｖを示すわけではない。画素電極および対向電極が形成される基板に水平な方向ｘにおいては、０〜２０が１画素（画素１と呼ぶ）のサイズ、２０〜４０が１画素（画素２と呼ぶ）のサイズに対応している。また、画素電極および対向電極が形成される基板に垂直な方向ｙにおいては、１０の位置に画素電極があり、２０の位置に対向電極があると設定している。さらに、画素電極および対向電極が形成される基板に垂直な方向ｙにおいては、０および３０の位置に電位０Ｖを仮定して計算している。また、Ｘ−Ｙ平面に示されているのは電位の等高線である（図右上に電位の等高線の値を表示してある）。
【００５２】
図６に示すシミュレーションでは、画素１の画素電極には正の電位の画像信号が印加されており、かつ対応する対向電極には負の電位が印加されている。また、画素２の画素電極には負の電位の画像信号が印加されており、かつ対応する対向電極には正の電位が印加されている。
【００５３】
図６のシミュレーションの結果より、画素１および画素２のいずれにおいても、画素電極と対向電極との間の電位が、おおよそ線形に変化していることが理解される。従って、画素電極と対向電極との間には、均等な電位の分布が生じているということがわかる。つまり、本実施例のような構成および駆動方法によるアクティブマトリクス型液晶表示装置においては、各画素の液晶には均等に電圧が印加されることが本シミュレーション結果より理解される。また、隣り合う画素同士の相互作用もほとんどなく、クロストークのような影響が生じていないことも理解される。
【００５４】
（実施例２）
【００５５】
本実施例では、実施例１のアクティブマトリクス型液晶表示装置と対向電極の形状および駆動方法とが異なるアクティブマトリクス型液晶表示装置について説明する。
【００５６】
図７を参照する。図７には、本実施例のアクティブマトリクス型液晶表示装置の概略構成図が示されている。７０１はソース信号線駆動回路、７０２はゲイト信号線駆動回路、７０３はアクティブマトリクス回路である。本実施例のアクティブマトリクス型液晶表示装置は、ｍ×４ｎ（縦×横）個の画素を有してる。ｎ、ｍはいずれも自然数である。説明の便宜上、各画素には（１、１）〜（ｍ、４ｎ）という符号が付けられている。アクティブマトリクス回路の構成については、実施例１と同じであるので、実施例１を参照されたい。
【００５７】
全ての画素ＴＦＴ（１、１）〜画素ＴＦＴ（ｍ、１）のドレイン電極には、画素電極（図示せず）が接続されている。対向基板（図示せず）側には、対向電極１（図示せず）および対向電極２（図示せず）が形成されている。対向電極１は電位ＣＯＭ１に接続されている。対向電極２は電位ＣＯＭ２に接続されている。本実施例のアクティブマトリクス型液晶表示装置は、対向電極の形状が実施例１のアクティブマトリクス型液晶表示装置と異なる。
【００５８】
本実施例のアクティブマトリクス型液晶表示装置を更に詳しく説明するために、図８を参照する。図８には、図７に示した本実施例のアクティブマトリクス型液晶表示装置の概略構成図において、アクティブマトリクス回路７０３の部分を模式的に示したものである。図８においては、画素ＴＦＴ（１、１）〜画素ＴＦＴ（ｍ、４ｎ）、画素電極７０５、対向電極１および対向電極２が、特に模式的に示されている。図８に示される様に、本実施例のアクティブマトリクス型液晶表示装置においては、対向電極１および対向電極２は、それぞれソース信号線２本ごとに対応して、お互いの隙間を埋め合うような形状をとっている。つまり、対向電極１は、ソース信号線（Ｓ1、Ｓ2、Ｓ5、Ｓ6、・・・、Ｓ4n-3、Ｓ4n-2）に接続された画素ＴＦＴ（１、１）〜（ｍ、１）、（１、２）〜（ｍ、２）、（１、５）〜（ｍ、５）、（１、６）〜（ｍ、６）、・・・、（１、４ｎ−３）〜（ｍ、４ｎ−３）、（１、４ｎ−２）〜（ｍ、４ｎ−２）を有する画素それぞれに対応して配置されている。また、対向電極１は、ソース信号線（Ｓ1、Ｓ2、Ｓ5、Ｓ6、・・・、Ｓ4n-3、Ｓ4n-2）に接続された画素ＴＦＴ（１、１）〜（ｍ、１）、（１、２）〜（ｍ、２）、（１、５）〜（ｍ、５）、（１、６）〜（ｍ、６）、・・・、（１、４ｎ−３）〜（ｍ、４ｎ−３）、（１、４ｎ−２）〜（ｍ、４ｎ−２）のそれぞれに接続された画素電極７０５に対応して配置されているとも言える。また、対向電極２は、ソース信号線（Ｓ３、Ｓ４、Ｓ７、Ｓ８、・・・、Ｓ4n-1、Ｓ4n）に接続された画素ＴＦＴ（１、３）〜（ｍ、３）、（１、４）〜（ｍ、４）、（１、７）〜（ｍ、７）、（１、８）〜（ｍ、８）、・・・、（１、４ｎ−１）〜（ｍ、４ｎ−１）、（１、４ｎ）〜（ｍ、４ｎ）を有する画素それぞれに対応して配置されている。また、対向電極２は、ソース信号線（Ｓ３、Ｓ４、Ｓ７、Ｓ８、・・・、Ｓ4n-1、Ｓ4n）に接続された画素ＴＦＴ（１、３）〜（ｍ、３）、（１、４）〜（ｍ、４）、（１、７）〜（ｍ、７）、（１、８）〜（ｍ、８）、・・・、（１、４ｎ−１）〜（ｍ、４ｎ−１）、（１、４ｎ）〜（ｍ、４ｎ）のそれぞれに接続された画素電極７０５に対応して配置されているとも言える。
【００５９】
なお、対向電極１と対向電極２とは、実施例１と同様に、お互い異なる電位、正確にいうと、お互い反対の電位が供給されるようになっている。
【００６０】
また、本実施では、ｍ×４ｎ（縦×横）個の画素を有するアクティブマトリクス型液晶表示装置について説明するが、画素数はこれに限定されるわけではない。
【００６１】
次に、本実施例のアクティブマトリクス型液晶表示装置の動作を説明する。まず、図９を参照する。図９には、本実施例のアクティブマトリクス型液晶表示装置の第１フレームの表示の為のタイミングチャートが示されている。なお、実施例１と同様、第１フレームとは、全ての画素（画素（１、１）〜（ｍ、４ｎ））の表示をいい、第１フレーム走査期間とは、全ての画素（画素（１、１）〜（ｍ、４ｎ））に画像信号を書き込むのに要する期間である。
【００６２】
第１ライン（Ｇ1）走査期間（ゲイト信号線Ｇ1に対応する画素の書き込みを行う期間）が始まると、順に、（４ｎ−３）番目および（４ｎ−２）番目のソース信号線には正の電位を有する画像信号が供給され、（４ｎ−１）番目および４ｎ番目のソース信号線には負の電位を有する画像信号が供給される。よってＧ1に接続されている画素ＴＦＴ（１、１）〜（１、４ｎ）へ該画像信号の書き込みが順に行われ、液晶が駆動される。このとき、（４ｎ−３）番目および（４ｎ−２）番目のソース信号線に対応する対向電極１（ＣＯＭ１）には負の電位が与えられており、（４ｎ−１）番目および４ｎ番目のソース信号線に対応する対向電極２（ＣＯＭ２）には、正の電位が与えられている。
【００６３】
Ｇ1に接続されている画素ＴＦＴ（１、１）〜（１、ｎ）へ画像信号の書き込みが終了すると、次に、第２ライン（Ｇ2）走査期間が始まり、順に、（４ｎ−３）番目および（４ｎ−２）番目のソース信号線には正の電位を有する画像信号が供給され、（４ｎ−１）番目および４ｎ番目のソース信号線には負の電位を有する画像信号が供給される。よってＧ2に接続されている画素ＴＦＴ（２、１）〜（２、４ｎ）へ該画像信号の書き込みが順に行われ、液晶が駆動される。このとき、（４ｎ−３）番目および（４ｎ−２）番目のソース信号線に対応する対向電極１（ＣＯＭ１）には負の電位が与えられており、（４ｎ−１）番目および４ｎ番目のソース信号線に対応する対向電極２（ＣＯＭ２）には、正の電位が与えられている。
【００６４】
Ｇ2に接続されている画素ＴＦＴ（２、１）〜（２、ｎ）へ画像信号の書き込みが終了すると、次に、第３ライン（Ｇ３）走査期間が始まり、順に、（４ｎ−３）番目および（４ｎ−２）番目のソース信号線には正の電位を有する画像信号が供給され、（４ｎ−１）番目および４ｎ番目のソース信号線には負の電位を有する画像信号が供給される。よってＧ3に接続されている画素ＴＦＴ（３、１）〜（３、４ｎ）へ該画像信号の書き込みが順に行われ、液晶が駆動される。このとき、（４ｎ−３）番目および（４ｎ−２）番目のソース信号線に対応する対向電極１（ＣＯＭ１）には負の電位が与えられており、（４ｎ−１）番目および４ｎ番目のソース信号線に対応する対向電極２（ＣＯＭ２）には、正の電位が与えられている。
【００６５】
以上の動作を１フレーム（第１〜第４ｎライン）全ての画素ＴＦＴについて順に行う。従って、（４ｎ−３）番目および（４ｎ−２）番目のソース信号線に正の電位を有する画像信号が順に入力され、（４ｎ−１）番目および４ｎ番目のソース信号線に負の電位を有する画像信号が順に入力されることになる。いわゆる２ソース信号線ごとのソースライン（列）反転駆動が行われる。
【００６６】
以上の動作を１フレーム（第１〜第４ｎライン）全ての画素ＴＦＴについて行う。
【００６７】
よって、本実施例においても、対向電極の電位を各画素電極に印加される画像信号の電位と反対符号の電位とすることによって、画像信号の電圧を低くすることができる。
【００６８】
第２フレームにおいては、図１０に示すように、それぞれのソース信号線には、第１フレーム走査期間とは反対の符号の画像信号が供給される。また、対向電極１および対向電極２には、それぞれ第１フレーム走査期間と反対の符号の電位が供給される。
【００６９】
本実施例では、連続するフレームにおいては、各ソース信号線に供給される画像信号の電位および対向電極の電位とも、反対符号の電位が与えられるようにして画面の表示を行っている。しかし、連続するフレームにおいては、各ソース信号線に供給される画像信号の電位および対向電極の電位とも、同符号の電位が与えられるようにして画面の表示を行ってもよい。
【００７０】
また、連続するラインの走査において、各ソース信号線に供給される画像信号の電位および対向電極の電位とも、反対符号の電位が与えられるようにして画面の表示を行うようにしてもよい。
【００７１】
また、アクティブマトリクス型液晶表示装置の画素数は、ｍ×４ｎ以外でもよい。
【００７２】
また、本実施例では、ソース信号線２本毎に対応した２つの対向電極をもちいたが、ソース信号線ｚ本毎に対応した２つの対向電極を用いても良い。
【００７３】
また、本実施例では、点順次駆動方法によってアクティブマトリクス回路への画像の書き込みを行ったが、線順次駆動方法によって画像の書き込みを行っても良い。
【００７４】
（実施例３）
【００７５】
本実施例においては、上述の実施例１および実施例２において説明したアクティブマトリクス型液晶表示装置の作製方法の一例について説明する。本実施例では、絶縁表面を有する基板上に複数のＴＦＴを形成し、アクティブマトリクス回路、駆動回路、およびロジック回路等をモノリシックに構成する例を図３〜図５に示す。なお、本実施例では、駆動回路やロジック回路等の基本回路であるＣＭＯＳ回路が形成される様子を示す。また、Ｐチャネル型ＴＦＴ（ＰＴＦＴ）とＮチャネル型ＴＦＴ（ＮＴＦＴ）とがそれぞれ１つのゲイト電極を備えているＣＭＯＳ回路について説明するが、ダブルゲイト型やトリプルゲイト型のような複数のゲイト電極を備えたＴＦＴによるＣＭＯＳ回路をも同様に作製することができる。なお、画素ＴＦＴもＮチャネル型ＴＦＴによって構成される。
【００７６】
まず、ガラス基板１１０１上に酸化シリコン膜１１０２でなる下地膜を２００nm厚に形成した。下地膜は窒化シリコン膜を積層しても良いし、窒化シリコン膜のみであっても良い。
【００７７】
次に、酸化シリコン膜１１０２上に３０nm厚のアモルファスシリコン膜（非晶質シリコン膜）をプラズマＣＶＤ法により形成し、脱水素処理後、エキシマレーザーアニールを行ってポリシリコン膜（結晶質シリコン膜または多結晶シリコン膜）を形成した。
【００７８】
この結晶化工程は公知のレーザー結晶化技術または熱結晶化技術を用いれば良い。本実施例ではパルス発振型のKrFエキシマレーザーを線状に加工してアモルファスシリコン膜の結晶化を行った。
【００７９】
なお、本実施例では初期膜をアモルファスシリコン膜としてレーザーアニールで結晶化してポリシリコン膜を得たが、初期膜として微結晶シリコン膜を用いても構わないし、直接ポリシリコン膜を成膜しても良い。勿論、成膜したポリシリコン膜にレーザーアニールを行っても良い。また、レーザーアニールの代わりにファーネスアニールを行っても良い。
【００８０】
こうして形成された結晶質シリコン膜をパターニングして島状のシリコン層からなる活性層１１０３、１１０４を形成した。
【００８１】
次に、活性層１１０３、１１０４を覆って酸化シリコン膜でなるゲート絶縁膜１１０５を形成し、その上にタンタルと窒化タンタルの積層構造でなるゲート配線（ゲート電極を含む）１１０６、１１０７を形成した（図１１（Ａ））。
【００８２】
ゲート絶縁膜１１０５の膜厚は１００nmとした。勿論、酸化シリコン膜以外に酸化シリコン膜と窒化シリコン膜との積層構造や酸化窒化シリコン膜を用いても構わない。また、ゲート配線１１０６、１１０７は他の金属を用いることもできるが、後の工程においてシリコンとのエッチング選択比の高い材料が望ましい。
【００８３】
こうして図１１（Ａ）の状態が得られたら、１回目のリンドープ工程（リンの添加工程）を行った。ここではゲート絶縁膜１１０５を通して添加するため、加速電圧は８０KeVと高めに設定した。また、こうして形成された第１不純物領域１１０８、１１０９は長さ（幅）が０．５μm、リン濃度が１×１０17atoms/cm3となるようにドーズ量を調節した。この時のリン濃度を（n−）で表すことにする。なお、リンの代わりに砒素を用いても良かった。
【００８４】
また、第１不純物領域１１０８、１１０９はゲート配線１１０６、１１０７をマスクとして自己整合的に形成された。この時、ゲート配線１１０６、１１０７の直下には真性な結晶質シリコン層が残り、チャネル形成領域１１１０、１１１１が形成された。ただし、実際には多少ゲート配線の内側に回り込んで添加される分もあるため、ゲート配線１１０６、１１０７と第１不純物領域１１０８、１１０９とがオーバーラップするような構造となった（図１１（Ｂ））。
【００８５】
次に、ゲート配線１１０６、１１０７を覆うようにして０．１〜１μm（代表的には０．２〜０．３μm）の厚さの非晶質シリコン層を形成し、異方性エッチングを行うことによりサイドウォール１１１２、１１１３を形成した。サイドウォール１１１２、１１１３の幅（ゲート配線の側壁からみた厚さ）は０．２μmとした（図１１（Ｃ））。
【００８６】
なお、本実施例では非晶質シリコン層として不純物を何も添加しないものを用いるため、真性なシリコン層でなるサイドウォールが形成された。
【００８７】
図１１（Ｃ）の状態が得られたら、２回目のリンドープ工程を行った。この場合も１回目と同様に加速電圧を８０KeVとした。また、今回形成された第２不純物領域１１１４、１１１５にはリンが１×１０18atoms/cm3の濃度で含まれるようにドーズ量を調節した。この時のリン濃度を（n）で表すことにする。
【００８８】
なお、図１１（Ｄ）に示すリンドープ工程ではサイドウォール１１１２、１１１３の真下のみに第１不純物領域１１０８、１１０９が残る。この第１不純物領域１１０８および１１０９は１stＬＤＤ領域として機能することになる。
【００８９】
また、図１１（Ｄ）の工程ではサイドウォール１１１２、１１１３にもリンが添加された。実際には加速電圧が高いためリンの濃度プロファイルのテール（裾）がサイドウォール内部に及ぶような状態でリンが分布していた。このリンでサイドウォールの抵抗成分を調節することもできる反面、リンの濃度分布が極端にばらつくと第２不純物領域１１１４に印加されるゲート電圧が素子毎に変動する要因ともなりかねないのでドーピング時は精密な制御が必要である。
【００９０】
次に、ＮＴＦＴの一部を覆うレジストマスク１１１６とＰＴＦＴの全部を覆うレジストマスク１１１７を形成した。そして、この状態でゲート絶縁膜１１０５をドライエッチングして加工されたゲート絶縁膜１１１８を形成した（図１１（Ｅ））。
【００９１】
この時、ゲート絶縁膜１１１８がサイドウォール１１１２よりも外側に突出している部分の長さ（ゲート絶縁膜１１１８が第２不純物領域１１１４に接している部分の長さ）が、第２不純物領域１１１４の長さ（幅）を決定した。従って、レジストマスク１１１６のマスク合わせは精度良く行うことが必要であった。
【００９２】
図１１（Ｅ）の状態が得られたら、３回目のリンドープ工程を行った。今回は露出した活性層にリンを添加することになるため、加速電圧を１０KeVと低めに設定した。なお、こうして形成された第３不純物領域１１１９にはリンが５×１０20atoms/cm3の濃度で含まれるようにドーズ量を調節した。この時のリン濃度を（n＋）で表すことにする（図１２（Ａ））。
【００９３】
この工程ではレジストマスク１１１６および１１１７によって遮蔽された部分にはリンが添加されないため、その部分には第２不純物領域１１１４および１１１５がそのまま残る。従って、第２不純物領域１１１４が画定した。また同時に、第３不純物領域１１１９が画定した。
【００９４】
この第２不純物領域１１１４は２ndＬＤＤ領域として機能し、第３不純物領域１１１９はソース領域又はドレイン領域として機能することになる。
【００９５】
次に、レジストマスク１１１６、１１１７を除去し、新たにＮＴＦＴ全部を覆うレジストマスク１１２１を形成した。そして、まずＰＴＦＴのサイドウォール１１１３を除去し、さらにゲート絶縁膜１１０５をドライエッチングしてゲート配線１１０７と同形状のゲート絶縁膜１１２２を形成した（図１２（Ｂ））。
【００９６】
図１２（Ｂ）の状態が得られたら、ボロンドープ工程（ボロンの添加工程）を行った。ここでは加速電圧を１０KeVとし、形成された第４不純物領域１１２３に３×１０20atoms/cm3の濃度でボロンが含まれるようにドーズ量を調節した。この時のボロン濃度を（ｐ＋＋）で表すことにする（図１２（Ｃ））。
【００９７】
この時、ボロンもゲート配線１１０７の内側に回り込んで添加されたため、チャネル形成領域１１１１はゲート配線１１０７の内側に形成された。また、この工程ではＰＴＦＴ側に形成されていた第１不純物領域１１０９及び第２不純物領域１１１５をボロンで反転させてＰ型にしている。従って、実際にはもともと第１不純物領域だった部分と第２不純物領域だった部分とで抵抗値が変化するが、十分高い濃度でボロンを添加しているので問題とはならない。
【００９８】
こうすることで第４不純物領域１１２３が画定する。第４不純物領域１１２３はゲート配線１１０７をマスクとして完全に自己整合的に形成され、ソース領域又はドレイン領域として機能する。本実施例ではＰＴＦＴに対してＬＤＤ領域もオフセット領域も形成していないが、ＰＴＦＴはもともと信頼性が高いので問題はなく、却ってＬＤＤ領域等を設けない方がオン電流を稼ぐことができるので都合が良い場合もある。
【００９９】
こうして最終的には図１２（Ｃ）に示すように、ＮＴＦＴの活性層にはチャネル形成領域、第１不純物領域、第２不純物領域及び第３不純物領域が形成され、ＰＴＦＴの活性層にはチャネル形成領域及び第４不純物領域のみが形成される。
【０１００】
そのようにして図１２（Ｃ）の状態が得られたら、第１層間絶縁膜１１２４を１μmの厚さに形成した。第１層間絶縁膜１１２４としては酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、有機樹脂膜またはそれらの積層膜を用いることができる。本実施例ではアクリル樹脂膜を採用した。
【０１０１】
第１層間絶縁膜１１２４を形成したら、金属材料でなるソース配線１１２５、１１２６及びドレイン配線１１２７を形成した。本実施例ではチタンを含むアルミニウム膜をチタンで挟み込んだ構造の三層配線を用いた。
【０１０２】
また、第１層間絶縁膜１１２４としてＢＣＢ（ベンゾシクロブテン）と呼ばれる樹脂膜を用いた場合、平坦性が高まると同時に、配線材料として銅を用いることが可能となる。銅は配線抵抗が低いため、配線材料として非常に有効である。
【０１０３】
こうしてソース配線及びドレイン配線を形成したら、パッシベーション膜として５０nm厚の窒化シリコン膜１１２８を形成した。さらにその上には保護膜として第２層間絶縁膜１１２９を形成した。この第２層間絶縁膜１１２９としては前記第１層間絶縁膜１１２４と同様の材料を用いることが可能である。本実施例では５０nm厚の酸化シリコン膜上にアクリル樹脂膜を積層した構造を採用した。
【０１０４】
以上のような工程を経て、図１２（Ｄ）に示すような構造のＣＭＯＳ回路が完成した。本実施例によって形成されたＣＭＯＳ回路は、ＮＴＦＴが優れた信頼性を有するため、回路全体として信頼性が大幅に向上した。また、本実施例のような構造とすると、ＮＴＦＴとＰＴＦＴとの特性バランス（電気特性のバランス）が優れたものとなった。
【０１０５】
なお、同様にして画素ＴＦＴもＮＴＦＴによって構成され得る。
【０１０６】
図１２（Ｄ）の状態が得られたら、コンタクトホールを開口し、画素ＴＦＴのドレイン電極に接続した画素電極を形成する。そして、第３層間膜を形成し、配向膜を形成する。なお、本実施例では、配向膜にポリイミドを用いた。また、必要に応じてブラックマトリクスを形成してもよい。
【０１０７】
次に、対向基板を用意する。対向基板は、ガラス基板、透明導電膜から成る対向電極、配向膜とで構成される。なお、対向電極は、上記実施例１および実施例２で説明したような形状に加工する。
【０１０８】
なお、本実施例では、配向膜にはポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施した。なお、本実施例では、配向膜に比較的大きなプレチル角を持つようなポリイミドを用いた。
【０１０９】
次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサなどを介して貼り合わせる。その後、両基板の間に液晶を注入し、封止剤によって完全に封止する。本実施例では、液晶にネマチック液晶を用いた。
【０１１０】
よって、透過型のアクティブマトリクス型液晶表示装置が完成する。
【０１１１】
（実施例４）
【０１１２】
本実施例では、実施例３において活性層となる結晶質半導体膜を、触媒元素を用いた熱結晶化法により形成する例を示す。触媒元素を用いる場合、本出願人による特開平７−１３０６５２号公報、特開平８−７８３２９号公報に記載された技術を用いることが好ましい。
【０１１３】
ここで特開平７−１３０６５２号公報の技術を本願発明に適用する場合の例を図１３に示す。まずシリコン基板１３０１上に熱酸化法により酸化シリコン膜１３０２を設け、その上にアモルファスシリコン膜１３０３を形成した。さらに、重量換算で１０ppmのニッケルを含む酢酸ニッケル塩溶液を塗布してニッケル含有層１３０４を形成した（図１３（Ａ））。
【０１１４】
次に、５００℃１時間の水素だし工程の後、５００〜６５０℃で４〜１２時間（本実施例では５５０℃８時間）の熱処理を行い、ポリシリコン膜１３０５を形成した。こうして得られたポリシリコン膜１３０５は非常に優れた結晶性を有した（図１３（Ｂ））。
【０１１５】
あとはポリシリコン膜１３０５をパターニングして活性層とし、実施例３と同様の工程を経てＴＦＴを作製した。
【０１１６】
また、特開平８−７８３２９号公報に記載された技術は、触媒元素を選択的に添加することによって、非晶質半導体膜の選択的な結晶化を可能とするものである。同技術を本願発明に適用した場合について図１４に説明する。
【０１１７】
まず、ガラス基板１４０１上に酸化シリコン膜１４０２を設け、その上にアモルファスシリコン膜１４０３、酸化シリコン膜１４０４を連続的に形成した。この時、酸化シリコン膜１４０４の膜厚は１５０nmとした。
【０１１８】
次に酸化シリコン膜１４０４をパターニングして選択的に開口部１４０５を形成し、その後、重量換算で１００ppmのニッケルを含む酢酸ニッケル塩溶液を塗布した。これによりニッケル含有層１４０６が形成され、ニッケル含有層１４０６は開口部１４０５の底部のみでアモルファスシリコン膜１４０２と接触させた（図１４（Ａ））。
【０１１９】
次に、５００〜６５０℃で４〜２４時間（本実施例では５７０℃１４時間）の熱処理を行い、アモルファスシリコン膜の結晶化を行った。この結晶化過程では、ニッケルが接した部分がまず結晶化し、そこから基板にほぼ平行な方向へと結晶成長が進行する。結晶学的には＜１１１＞軸方向に向かって進行することが確かめられている。
【０１２０】
こうして形成されたポリシリコン膜１４０７は棒状または針状の結晶が集合してなり、各々の棒状結晶は巨視的にはある特定の方向性をもって成長しているため、結晶性が揃っているという利点がある。
【０１２１】
なお、上記二つの技術においては、ニッケル（Ni）以外にも、ゲルマニウム（Ge）、鉄（Fe）、パラジウム（Pd）、錫（Sn）、鉛（Pb）、コバルト（Co）、白金（Pt）、銅（Cu）、金（Au）といった元素を用いても良い。
【０１２２】
以上のような技術を用いて結晶質半導体膜（結晶質シリコン膜や結晶質シリコンゲルマニウム膜を含む）を形成し、パターニングを行って活性層を形成すれば良い。その後の工程は実施例３に従えば良い。
【０１２３】
本実施例の技術を用いて結晶化した結晶質半導体膜を用いてＴＦＴを作製した場合、高い電界効果移動度（モビリティ）が得られるが、そのため高い信頼性を要求されていた。しかしながら、本実施例のＴＦＴ構造を採用することで本実施例の技術を最大限に生かしたＴＦＴを作製することが可能となった。
【０１２４】
（実施例５）
【０１２５】
本実施例では、実施例４に示したように触媒元素（ニッケルを例にする）を用いてポリシリコン膜を形成した後で、膜中に残存するニッケルを除去する工程を行う例を示す。本実施例ではニッケルを除去する技術として、特開平１０−２７０３６３号公報または特開平１０−２４７７３５号公報に記載された技術を用いた。
【０１２６】
特開平１０−２７０３６３号公報に記載された技術は、半導体の結晶化に用いたニッケルを、結晶化後に１５族に属する元素（代表的にはリン）のゲッタリング作用を用いて除去する技術である。同技術を用いることで活性層中のニッケル濃度を１×１０17atoms/cm3以下（好ましくは１×１０16atoms/cm3以下）にまで低減することができる。
【０１２７】
ここで同技術を本願発明に適用した場合について図１５に示す。まず、実施例４の工程に従ってポリシリコン膜１５０５を形成した。次に開口部を有するマスク絶縁膜１５０１を設け、その状態でリンを添加した。このとき、開口部で露呈したポリシリコン膜には高濃度にリンが添加された領域１５０２が形成された。
本出願人はこの領域をゲッタリング領域と呼んでいる（図１５（Ａ））。
【０１２８】
ゲッタリング領域１５０２には１×１０19〜１×１０21atoms/cm3（代表的には１×１０20atoms/cm3）の濃度でリンが添加される。
【０１２９】
次に、５５０〜６５０℃で４〜１５時間（本実施例では６００℃１２時間）の熱処理を行った。この熱処理によってポリシリコン膜１５０５中に残存した触媒元素（本実施例ではニッケル）は、矢印の方向に向かって移動し、ゲッタリング領域１５０２中に捕獲（ゲッタリング）された。領域１５０２をゲッタリング領域と呼ぶのはそういった理由による。また、こうして形成されたポリシリコン膜１５０３は膜中に含まれるニッケル濃度が１×１０17atoms/cm3以下に低減された。
【０１３０】
また、特開平１０−２４７７３５号公報に記載された技術は、特開平７−１３５３１８号公報に記載された技術を用いて結晶化した後で、選択的に触媒元素を添加するために用いたマスクをそのままリン添加用のマスクとして用いることを特徴とした技術である。この技術はスループットの向上に非常に効果的である。
【０１３１】
以上のような技術でなる本実施例を用いて結晶質半導体膜（ポリシリコン膜やポリシリコンゲルマニウム膜を含む）を形成し、パターニングを行って活性層を形成すれば良い。その後の工程は実施例３に従えば良い。
【０１３２】
（実施例６）
【０１３３】
本実施例では、実施例４に示したように触媒元素（ニッケルを例にする）を用いてポリシリコン膜を形成した後で、そのニッケルを除去する工程を行う例を示す。本実施例ではニッケルを除去する技術として、特開平１０−１３５４６８号公報または特開平１０−１３５４６９号公報に記載された技術を用いた。
【０１３４】
同公報に記載された技術は、半導体の結晶化に用いたニッケルを、結晶化後にハロゲン元素（代表的には塩素）のゲッタリング作用を用いて除去する技術である。同技術を用いることで活性層中のニッケル濃度を１×１０17atoms/cm3以下（好ましくは１×１０16atoms/cm3以下）にまで低減することができる。
【０１３５】
本実施例の構成について図１６を用いて説明する。まず基板として耐熱性の高い石英基板１６０１を用いた。勿論、シリコン基板やセラミックス基板を用いても良い。石英基板を用いた場合、特に下地膜として酸化シリコン膜を設けなくても基板側からの汚染はない。
【０１３６】
次に実施例４の手段を用いてポリシリコン膜（図示せず）を形成し、パターニングして活性層１６０２、１６０３を形成した。さらに、それら活性層を覆って酸化シリコン膜でなるゲート絶縁膜１６０４を形成した（図１６（Ａ））。
【０１３７】
ゲート絶縁膜１６０４を形成したら、ハロゲン元素を含む雰囲気中において熱処理を行った。本実施例では雰囲気を酸素と塩化水素とを混合した酸化性雰囲気とし、処理温度を９５０℃、処理時間を３０分とした。なお、処理温度は７００〜１１００℃の間で選択すれば良いし、処理時間も１０分〜８時間の間で選択すれば良い（図１６（Ｂ））。
【０１３８】
この時、ニッケルは揮発性のニッケル塩化物となって処理雰囲気中に離脱し、ポリシリコン膜中のニッケル濃度が低減する。従って、図１６（Ｂ）に示した活性層１６０５、１６０６中に含まれるニッケル濃度は１×１０17atoms/cm3以下に低減されていた。
【０１３９】
以上のような技術でなる本実施例を用いて活性層を形成し、その後の工程は実施例３に従えば良い。
【０１４０】
（実施例７）
【０１４１】
本実施例においては、上述の実施例１および実施例２において説明したアクティブマトリクス型液晶表示装置の作製方法の一例について、実施例３とは異なる作製方法について説明する。
【０１４２】
図１７および図１８を参照する。まず基板１７０１には、例えばコーニング社の１７３７ガラス基板に代表される無アルカリガラス基板を用いた。そして、基板１７０１のＴＦＴが形成される表面に、酸化珪素で成る下地膜１７０２を２００ｎｍの厚さに形成した。下地膜１７０２は、さらに窒化珪素膜を積層させても良いし、窒化珪素膜のみであっても良い。
【０１４３】
次に、この下地膜１７０２の上に５０ｎｍの厚さで、非晶質珪素膜をプラズマＣＶＤ法で形成した。非晶質珪素膜の含有水素量にもよるが、好ましくは４００〜５００℃に加熱して脱水素処理を行い、非晶質珪素膜の含有水素量を５atm％以下として、結晶化の工程を行って結晶性珪素膜とした。
【０１４４】
この結晶化の工程は、公知のレーザー結晶化技術または熱結晶化の技術を用いれば良い。本実施例では、パルス発振型のＫｒＦエキシマレーザー光を線状に集光して非晶質珪素膜に照射して、結晶性珪素膜とした。なお、この結晶化の工程は、上述の実施例５および実施例６で説明した方法を用いても良い。
【０１４５】
尚、本実施例では初期膜を非晶質珪素膜として用いたが、初期膜として微結晶珪素膜を用いても構わないし、直接結晶性珪素膜を成膜しても良い。
【０１４６】
こうして形成された結晶性珪素膜をパターニングして、島状の半導体層１７０３、１７０４、１７０５を形成した。
【０１４７】
次に、半導体層１７０３、１７０４、１７０５を覆って、酸化珪素または窒化珪素を主成分とするゲート絶縁膜１７０６を形成した。ここではプラズマＣＶＤ法で窒化酸化珪素膜を１００ｎｍの厚さに形成した。そして、図１７では説明しないが、ゲート絶縁膜１７０６の表面に第１のゲート電極を構成する、第１の導電膜としてタンタル（Ｔａ）を１０〜２００ｎｍ、例えば５０ｎｍさらに第２の導電膜としてアルミニウム（Ａｌ）を１００〜１０００ｎｍ、例えば２００ｎｍの厚さでスパッタ法で形成した。そして、公知のパターニング技術により、第１のゲート電極を構成する第１の導電膜１７０７、１７０８、１７０９、１７１０と、第２の導電膜の１７１２、１７１３、１７１４、１７１５が形成された。
【０１４８】
第１のゲート電極を構成する第２の導電膜として、アルミニウムを用いる場合には、純アルミニウムを用いても良いし、チタン、珪素、スカンジウムから選ばれた元素が０．１〜５atm％添加されたアルミニウム合金を用いても良い。また銅を用いる場合には、図示しないが、ゲート絶縁膜１７０６の表面に窒化珪素膜を設けておくと好ましい。
【０１４９】
また、図１７では画素マトリクス回路を構成するｎチャネル型ＴＦＴのドレイン側に付加容量部を設ける構造となっている。このとき、第１のゲート電極と同じ材料で付加容量部の配線電極１７１１、１７１６が形成される。
【０１５０】
こうして図１７（Ａ）に示す構造が形成されたら、１回目のｎ型不純物を添加する工程を行った。結晶性半導体材料に対してｎ型を付与する不純物元素としては、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）などが知られているが、ここでは、リンを用い、フォスフィン（ＰＨ3）を用いたイオンドープ法で行った。この工程では、ゲート絶縁膜１７０６を通してその下の半導体層にリンを添加するために、加速電圧は８０ｋｅＶと高めに設定した。また、こうして形成された不純物領域は、後に示すｎチャネル型ＴＦＴの第１の不純物領域１７３４、１７４２を形成するもので、ＬＤＤ領域として機能するものである。従ってこの領域のリンの濃度は、１×１０16〜１×１０19atms/cm3の範囲にするのが好ましく、ここでは１×１０18atms/cm3とした。
【０１５１】
半導体層中に添加された前記不純物元素は、レーザーアニール法や、熱処理により活性化させる必要があった。この工程は、ソース・ドレイン領域を形成する不純物添加の工程のあと実施しても良いが、この段階でレーザーアニール法により活性化させることは効果的であった。
【０１５２】
この工程で、第１のゲート電極を構成する第１の導電膜１７０７、１７０８、１７０９、１７１０と第２の導電膜１７１２、１７１３、１７１４、１７１５は、リンの添加に対してマスクとして機能した。その結果ゲート絶縁膜を介して存在する半導体層の第１のゲート電極の真下の領域には、まったく、あるいは殆どリンが添加されなかった。そして、図１７（Ｂ）に示すように、リンが添加された低濃度不純物領域１７１７、１７１８、１７１９、１７２０、１７２１、１７２２、１７２３が形成された。
【０１５３】
次にフォトレジスト膜をマスクとして、ｎチャネル型ＴＦＴを形成する領域をレジストマスク１７２４、１７２５で覆って、ｐチャネル型ＴＦＴが形成される領域のみに、ｐ型を付与する不純物添加の工程を行った。ｐ型を付与する不純物元素としては、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、が知られているが、ここではボロンをその不純物元素として、イオンドープ法でジボラン（Ｂ2Ｈ6）を用いて添加した。ここでも加速電圧を８０ｋｅＶとして、２×１０20atms/cm3の濃度にボロンを添加した。そして、図１７（Ｃ）に示すようにボロンが高濃度に添加された領域１７２６、１７２７が形成された。この領域は後にｐチャネル型ＴＦＴのソース・ドレイン領域となる。
【０１５４】
そして、レジストマスク１７２４、１７２５を除去した後、第２のゲート電極を形成する工程を行った。ここでは、第２のゲート電極の材料にタンタル（Ｔａ）を用い、１００〜１０００ｎｍ、例えば２００ｎｍの厚さに形成した。そして、公知の技術によりパターニングを行い、第２のゲート電極１７２８、１７２９、１７３０、１７３１が形成された。この時、第２のゲート電極の長さは５μｍとなるようにパターニングした。結果として、第２のゲート電極は、第１のゲート電極の両側にそれぞれ１．５μｍの長さでゲート絶縁膜と接する領域が形成された。
【０１５５】
また、画素マトリクス回路を構成するｎチャネル型ＴＦＴのドレイン側に付加容量部が設けられるが、この付加容量部の電極１７２８は第２のゲート電極と同時に形成された。
【０１５６】
そして、第２のゲート電極１７２８、１７２９、１７３０、１７３１をマスクとして、２回目のｎ型を付与する不純物元素を添加する工程を行った。ここでは同様に、フォスフィン（ＰＨ3）を用いたイオンドープ法で行った。この工程でも、ゲート絶縁膜１７０６を通してその下の半導体層にリンを添加するために、加速電圧は８０ｋｅＶと高めに設定した。そして、ここでリンが添加される領域は、ｎチャネル型ＴＦＴでソース領域１７３５、１７４３、及びドレイン領域１７３６、１７４７として機能させるため、この領域のリンの濃度は、１×１０19〜１×１０21atms/cm3とするのが好ましく、ここでは１×１０20atms/cm3とした。
【０１５７】
また、ここで図示はしないが、ソース領域１７３５、１７４３、及びドレイン領域１７３６、１７４７を覆うゲート絶縁膜を除去して、その領域の半導体層を露出させ、直接リンを添加しても良い。この工程を加えると、イオンドープ法の加速電圧を１０ｋｅＶまで下げることができ、また、効率良くリンを添加することができた。
【０１５８】
また、ｐチャネル型ＴＦＴのソース領域１７３９とドレイン領域１７４０にも同じ濃度でリンが添加されるが、前の工程でその２倍の濃度でボロンが添加されているため、導電型は反転せず、ｐチャネル型ＴＦＴの動作上何ら問題はなかった。
【０１５９】
それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素は、このままでは活性化せず有効に作用しないので、活性化の工程を行う必要があった。この工程は、電気加熱炉を用いた熱アニール法や、前述のエキシマレーザーを用いたレーザーアニール法や、ハロゲンランプを用いたラピットサーマルアニール法（ＲＴＡ法）で行うことができた。
【０１６０】
熱アニール法では、窒素雰囲気中において５５０℃、２時間の加熱処理をして活性化を行った。本実施例では、第１のゲート電極を構成する第２の導電膜にアルミニウムを用いたが、タンタルで形成された第１の導電膜と第２のゲート電極がアルミニウムを覆って形成されているため、タンタルがブロッキング層として機能して、アルミニウム原子が他の領域に拡散することを防ぐことができた。また、レーザーアニール法では、パルス発振型のＫｒＦエキシマレーザー光を線状に集光して照射することにより活性化が行われた。また、レーザーアニール法を実施した後に熱アニール法を実施すると、さらに良い結果が得られた。またこの工程は、イオンドーピングによって結晶性が破壊された領域をアニールする効果も兼ね備えていて、その領域の結晶性を改善することもできた。
【０１６１】
以上までの工程で、ゲート電極を第１のゲート電極と、その第１のゲート電極を覆って第２のゲート電極を設けられ、ｎチャネル型ＴＦＴでは、第２のゲート電極の両側にソース領域とドレイン領域が形成された。また、ゲート絶縁膜を介して半導体層に設けられた第１の不純物領域と、第２のゲート電極がゲート絶縁膜に接している領域とが、重なって設けられた構造が自己整合的に形成された。一方、ｐチャネル型ＴＦＴでは、ソース領域とドレイン領域の一部が第２のゲート電極とオーバーラップして形成されているが、実使用上何ら問題はなかった。
【０１６２】
図１７（Ｄ）の状態が得られたら、第１の層間絶縁膜１７４９を１０００ｎｍの厚さに形成した。第１の層間絶縁膜１７４９としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、有機樹脂膜、およびそれらの積層膜をもちいることができる。本実施例では、図示しないが、最初に窒化珪素膜を５０ｎｍ形成し、さらに酸化珪素膜を９５０ｎｍ形成した２層構造とした。
【０１６３】
第１の層間絶縁膜１７４９はその後、パターニングでそれぞれのＴＦＴのソース領域と、ドレイン領域にコンタクトホールが形成された。そして、ソース電極１７５０、１７５２、１７５３とドレイン電極１７５１、１７５４が形成した。図示していないが、本実施例ではこの電極を、チタン膜を１００ｎｍ、チタンを含むアルミニウム膜３００ｎｍ、チタン膜１５０ｎｍをスパッタ法で連続して形成した３層構造の膜を、パターニングして形成した。
【０１６４】
こうして図１７（Ｅ）に示すように、基板１７０１上にＣＭＯＳ回路と、アクティブマトリクス回路が形成された。また、アクティブマトリクス回路のｎチャネル型ＴＦＴのドレイン側には、保持容量部が同時に形成された。以上のようにして、アクティブマトリクス基板が作製された。
【０１６５】
次に、図１８を用いて、以上の工程によって同一の基板に作製されたＣＭＯＳ回路と、アクティブマトリクス回路をもとに、アクティブマトリクス型液晶表示装置を作製する工程を説明する。最初に、図１８（Ｄ）の状態の基板に対して、ソース電極１７５０、１７５２、１７５３とドレイン電極１７５１、１７５４と、第１の層間絶縁膜１７４９を覆ってパッシベーション膜１７５５を形成した。パッシベーション膜１７５５は、窒化珪素膜で５０ｎｍの厚さで形成した。さらに、有機樹脂からなる第２の層間絶縁膜１７５６を約１０００ｎｍの厚さに形成した。有機樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等を使用することができる。有機性樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機性樹脂膜を用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成した。
【０１６６】
次に、第２の層間絶縁膜１７５６の画素領域の一部に、遮光層１７５７を形成した。遮光層１７５７は金属膜や顔料を含ませた有機樹脂膜で形成すれば良いものである。ここでは、チタンをスパッタ法で形成した。
【０１６７】
遮光膜１７５７を形成したら、第３の層間絶縁膜１７５８を形成する。この第３の層間絶縁膜１７５８は、第２の層間絶縁膜１７５６と同様に、有機樹脂膜を用いて形成すると良い。そして、第２の層間絶縁膜１７５６と第３の層間絶縁膜１７５８とにドレイン電極１７５４に達するコンタクトホールを形成し、画素電極１７５９を形成した。画素電極１７５９は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で形成し、画素電極１７５９を形成した。
【０１６８】
図１８（Ａ）の状態が形成されたら、配向膜１７６０を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の基板１７７１には、対向電極１７７２と、配向膜１７７３とを形成した。配向膜は形成された後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って平行配向するようにした。なお、対向電極は、上記実施例１または実施例２で説明したように加工された。
【０１６９】
上記の工程を経て、アクティブマトリクス回路と、ＣＭＯＳ回路が形成された基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶材料１７７４を注入し、封止剤（図示せず）によって完全に封止した。よって図１８（Ｂ）に示すアクティブマトリクス型液晶表示装置が完成した。
【０１７０】
（実施例８）
上述の実施例３〜７においては、トップゲイト型のＴＦＴを用いてアクティブマトリクス型液晶表示装置を作製したが、逆スタガ等のボトムゲイト型のＴＦＴを用いても良い。
【０１７１】
（実施例９）
上述の実施例１〜８のアクティブマトリクス型液晶表示装置には、ネマチック液晶を表示媒体に用いたＴＮモードが表示モードとして用いられているが、他の表示モードをも用いることができる。
【０１７２】
さらに、応答速度の速い無しきい値反強誘電性液晶または強誘電性液晶を表示媒体に用いて、アクティブマトリクス型液晶表示装置を構成してもよい。
【０１７３】
例えば、1998, SID, "Characteristics and Driving Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability" by H. Furue et al.や、1997, SID DIGEST,841, "A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time" by T. Yoshida et al.や、1996, J. Mater. Chem. 6(4), 671-673, "Thresholdless antiferroelectricity in liquid crystals and its application to displays" by S. Inui et al.や、米国特許第5594569 号に開示された液晶を用いることが可能である。
【０１７４】
ある温度域において反強誘電相を示す液晶を反強誘電性液晶という。反強誘電性液晶を有する混合液晶には、電場に対して透過率が連続的に変化する電気光学応答特性を示す、無しきい値反強誘電性混合液晶と呼ばれるものがある。この無しきい値反強誘電性混合液晶は、Ｖ字型の電気光学応答特性を示すものがあり、その駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μｍ）のものも見出されている。
【０１７５】
ここで、Ｖ字型の電気光学応答を示す無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を示す例を図２１に示す。図２１に示すグラフの縦軸は透過率（任意単位）、横軸は印加電圧である。なお、アクティブマトリクス型液晶表示装置の入射側の偏光板の透過軸は、アクティブマトリクス型液晶表示装置のラビング方向にほぼ一致する無しきい値反強誘電性混合液晶のスメクティック層の法線方向とほぼ平行に設定されている。また、出射側の偏光板の透過軸は、入射側の偏光板の透過軸に対してほぼ直角（クロスニコル）に設定されている。
【０１７６】
図２１に示されるように、このような無しきい値反強誘電性混合液晶を用いると、低電圧駆動かつ階調表示が可能となることがわかる。
【０１７７】
このような低電圧駆動の無しきい値反強誘電性混合液晶をアナログドライバを有するアクティブマトリクス型液晶表示装置に用いた場合には、画像信号のサンプリング回路の電源電圧を、例えば、５Ｖ〜８Ｖ程度に抑えることが可能となる。よって、ドライバの動作電源電圧を下げることができ、アクティブマトリクス型液晶表示装置の低消費電力化および高信頼性が実現できる。
【０１７８】
また、このような低電圧駆動の無しきい値反強誘電性混合液晶をデジタルドライバを有するアクティブマトリクス型液晶表示装置に用いた場合にも、Ｄ／Ａ変換回路の出力電圧を下げることができるので、Ｄ／Ａ変換回路の動作電源電圧を下げることができ、ドライバの動作電源電圧を低くすることができる。よって、アクティブマトリクス型液晶表示装置の低消費電力化および高信頼性が実現できる。
【０１７９】
よって、このような低電圧駆動の無しきい値反強誘電性混合液晶を用いることは、比較的ＬＤＤ領域（低濃度不純物領域）の幅が小さなＴＦＴ（例えば、０ｎｍ〜５００ｎｍまたは０ｎｍ〜２００ｎｍ）を用いる場合においても有効である。
【０１８０】
また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶をアクティブマトリクス型液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。また、アクティブマトリクス型液晶表示装置の駆動方法を線順次駆動とすることにより、画素への階調電圧の書き込み期間（ピクセルフィードピリオド）を長くし、保持容量が小くてもそれを補うようにしてもよい。
【０１８１】
なお、このような無しきい値反強誘電性混合液晶を用いることによって低電圧駆動が実現されるので、アクティブマトリクス型液晶表示装置の低消費電力が実現される。
【０１８２】
なお、図２１に示すような電気光学特性を有する液晶であれば、いかなるものも本発明のアクティブマトリクス型液晶表示装置の表示媒体として用いることができる。
【０１８３】
また、本発明のアクティブマトリクス半導体表示装置には、印加電圧に応答して光学的特性が変調され得るその他のいかなる表示媒体を用いてもよい。例えば、エレクトロルミネセンス素子などを用いても良い。
【０１８４】
また、アクティブマトリクス型液晶表示装置のアクティブマトリクス回路に用いられるアクティブ素子には、ＴＦＴの他ＭＩＭ素子等が用いられても良い。
【０１８５】
なお、上記実施例においては、アクティブマトリクス回路と駆動回路とを同一基板上に一体形成したアクティブマトリクス型液晶表示装置について例を挙げて説明したが、本発明のアクティブマトリクス型半導体表示装置は、アクティブマトリクス回路と駆動回路とを別々に形成してもよい。この場合、アクティブマトリクス回路を構成する画素ＴＦＴとして、アモルファスシリコンＴＦＴを用いることができ、また駆動回路をＩＣによって構成することができる。
【０１８６】
（実施例１０）
本実施例では、上述の実施例１〜９のアクティブマトリクス型半導体表示装置を部品として組み込んだ電子機器の例について説明する。なお、本発明のアクティブマトリクス型半導体表示装置は、以下に示す電子機器以外にも、あらゆる種類の電子機器には適用できる。
【０１８７】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、プロジェクションＴＶ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話、電子書籍等）などが挙げられる。それらの一例を図１９に示す。
【０１８８】
図１９（Ａ）は携帯電話であり、本体１９０１、音声出力部１９０２、音声入力部１９０３、アクティブマトリクス型半導体表示装置１９０４、操作スイッチ１９０５、アンテナ１９０６で構成される。
【０１８９】
図１９（Ｂ）はビデオカメラであり、本体２００１、アクティブマトリクス型半導体表示装置２００２、音声入力部２００３、操作スイッチ２００４、バッテリー２００５、受像部２００６で構成される。
【０１９０】
図１９（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２１０１、カメラ部２１０２、受像部２１０３、操作スイッチ２１０４、アクティブマトリクス型表示装置２１０５で構成される。
【０１９１】
図１９（Ｄ）はゴーグル型ディスプレイであり、本体２２０１、アクティブマトリクス型半導体表示装置２２０２、アーム部２２０３で構成される。
【０１９２】
図１９（Ｅ）はリア型プロジェクターであり、本体２３０１、光源２３０２、アクティブマトリクス型半導体表示装置２３０３、偏光ビームスプリッタ２３０４、リフレクター２３０５、２３０６、スクリーン２３０７で構成される。
【０１９３】
図１９（Ｆ）は携帯書籍（電子書籍）であり、本体２４０１、アクティブマトリクス型半導体表示装置２４０２、２４０３、記憶媒体２４０４、操作スイッチ２４０５、アンテナ２４０６で構成される。
【０１９４】
以上の様に、本発明のアクティブマトリクス型半導体表示装置の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。
【０１９５】
（実施例１１）
本実施例のアクティブマトリクス型液晶表示装置は、対向電極の形状が実施例２と異なっている。しかし、他の構成については実施例２と同様である。
【０１９６】
図２２を参照する。図２２には、本実施例のアクティブマトリクス型液晶表示装置の概略構成図が示されている。なお、アクティブマトリクス回路の部分は模式的に示されている。図２２において、８０１はソース信号線駆動回路、８０２はゲイト信号線駆動回路、８０４は画素ＴＦＴ、８０５は画素電極である。
【０１９７】
本実施例においては、対向電極１および対向電極２は、それぞれソース信号線２本毎に対応して、お互いの隙間を埋め合うような形状をとっている。
【０１９８】
つまり、対向電極１は、ソース信号線（Ｓ1、Ｓ2、Ｓ5、Ｓ6、・・・、Ｓ4n-3、Ｓ4n-2）に接続された画素ＴＦＴ（１、１）〜（ｍ、１）、（１、２）〜（ｍ、２）、（１、５）〜（ｍ、５）、（１、６）〜（ｍ、６）、・・・、（１、４ｎ−３）〜（ｍ、４ｎ−３）、（１、４ｎ−２）〜（ｍ、４ｎ−２）を有する画素それぞれに対応して配置されている。ただし、例えば、画素ＴＦＴ（１、１）〜（ｍ、１）および（１、２）〜（ｍ、２）を有する画素に対応して配置されている対向電極は隙間がないのが、実施例２と異なっている。
【０１９９】
また、対向電極２は、ソース信号線（Ｓ３、Ｓ４、Ｓ７、Ｓ８、・・・、Ｓ4n-1、Ｓ4n）に接続された画素ＴＦＴ（１、３）〜（ｍ、３）、（１、４）〜（ｍ、４）、（１、７）〜（ｍ、７）、（１、８）〜（ｍ、８）、・・・、（１、４ｎ−１）〜（ｍ、４ｎ−１）、（１、４ｎ）〜（ｍ、４ｎ）を有する画素それぞれに対応して配置されている。ただし、例えば、画素ＴＦＴ（１、３）〜（ｍ、３）および（１、４）〜（ｍ、４）を有する画素に対応して配置されている対向電極は隙間がないのが、実施例２と異なっている。
【０２００】
（実施例１２）
本実施例においては、対向電極の構成が他の実施例と異なっている。ただし、その他の構成は実施例１と同様である。
【０２０１】
図２３を参照する。図２３には、本実施例のアクティブマトリクス型液晶表示装置の概略構成図において、アクティブマトリクス回路の部分を模式的に示したものである。図２３において、９０１はソース信号線駆動回路、９０２はゲイト信号線駆動回路、９０４は画素ＴＦＴ、９０５は画素電極である。
【０２０２】
本実施例においては、対向電極１は、透光性の導電性材料からなる対向電極１−１と抵抗の低い金属材料からなる対向電極１−２とによって構成されている。なお、この対向電極１−２は、画素ＴＦＴ９０４が存在する上方に形成され、遮光膜の役目をしている。対向電極１−２の材料としては、例えば、Ｔｉ等を用いることができる。
【０２０３】
対向電極２も対向電極１と同様の構成を採っており、透明性の導電性材料からなる対向電極２−１と抵抗の低い金属材料からなる対向電極２−２とによって構成されている。
【０２０４】
本実施例のような構成を採ることによって、対向電極１および対向電極２の抵抗を小さくすることができる。
【０２０５】
（実施例１３）
本実施例においては、対向電極の構成が実施例１２と異なっている。ただし、その他の構成は実施例１２と同様である。
【０２０６】
図２４を参照する。図２４には、本実施例のアクティブマトリクス型液晶表示装置の概略構成図において、アクティブマトリクス回路の部分を模式的に示したものである。図２４において、１００１はソース信号線駆動回路、１００２はゲイト信号線駆動回路、１００４は画素ＴＦＴ、１００５は画素電極である。
【０２０７】
本実施例の対向電極１および対向電極２は、実施例１２の対向電極および対向電極２とは異なり、遮光膜として機能する対向電極１−２および対向電極２−２の形状が異なる。対向電極１は、画素の上方において、透明性の導伝材料からなる対向電極１−１を抵抗の低い金属材料からなる対向電極１−２が挟んでいるような構成をとっている。対向電極１−２の材料としては、例えば、Ｔｉ等を用いることができる。
【０２０８】
対向電極２も対向電極１と同様の構成を採っている。
【０２０９】
本実施例のような構成を採ることによって、対向電極１および対向電極２の抵抗を実施例１２よりも更に小さくすることができる。
【０２１０】
（参考例１４）
本参考例では、本願発明を用いてＥＬ（エレクトロルミネッセンス）表示装置を作製した例について説明する。
【０２１１】
図２５（Ａ）は本願発明を用いたＥＬ表示装置の上面図である。図２５（Ａ）において、４０１０は基板、４０１１は画素部、４０１２はソース側駆動回路、４０１３はゲート側駆動回路であり、それぞれの駆動回路は配線４０１４〜４０１６を経てＦＰＣ４０１７に至り、外部機器へと接続される。
【０２１２】
このとき、少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにしてカバー材６０００、シーリング材（ハウジング材ともいう）７０００、密封材（第２のシーリング材）７００１が設けられている。
【０２１３】
また、図２５（Ｂ）は本参考例のＥＬ表示装置の断面構造であり、基板４０１０、下地膜４０２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）４０２２及び画素部用ＴＦＴ４０２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。これらのＴＦＴは公知の構造（トップゲート構造またはボトムゲート構造）を用いれば良い。
本願発明を用いて駆動回路用ＴＦＴ４０２２、画素部用ＴＦＴ４０２３が完成したら、樹脂材料でなる層間絶縁膜（平坦化膜）４０２６の上に画素部用ＴＦＴ４０２３のドレインと電気的に接続する透明導電膜でなる画素電極４０２７を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。
【０２１４】
次に、ＥＬ層４０２９を形成する。ＥＬ層４０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０２１５】
本参考例では、シャドーマスクを用いて蒸着法によりＥＬ層を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のＥＬ表示装置とすることもできる。
【０２１６】
ＥＬ層４０２９を形成したら、その上に陰極４０３０を形成する。陰極４０３０とＥＬ層４０２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でＥＬ層４０２９と陰極４０３０を連続成膜するか、ＥＬ層４０２９を不活性雰囲気で形成し、大気解放しないで陰極４０３０を形成するといった工夫が必要である。本参考例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０２１７】
なお、本参考例では陰極４０３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００ｎｍ厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極４０３０は４０３１で示される領域において配線４０１６に接続される。配線４０１６は陰極４０３０に所定の電圧を与えるための電源供給線であり、導電性ペースト材料４０３２を介してＦＰＣ４０１７に接続される。
【０２１８】
４０３１に示された領域において陰極４０３０と配線４０１６とを電気的に接続するために、層間絶縁膜４０２６及び絶縁膜４０２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜４０２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜４０２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜４０２８をエッチングする際に、層間絶縁膜４０２６まで一括でエッチングしても良い。この場合、層間絶縁膜４０２６と絶縁膜４０２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０２１９】
このようにして形成されたＥＬ素子の表面を覆って、パッシベーション膜６００３、充填材６００４、カバー材６０００が形成される。
さらに、ＥＬ素子部を囲むようにして、カバー材６０００と基板４０１０の内側にシーリング材が設けられ、さらにシーリング材７０００の外側には密封材（第２のシーリング材）７００１が形成される。
【０２２０】
このとき、この充填材６００４は、カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【０２２１】
また、充填材６００４の中にスペーサーを含有させてもよい。このとき、スペーサーをＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【０２２２】
スペーサーを設けた場合、パッシベーション膜６００３はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【０２２３】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０２２４】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。
【０２２５】
また、配線４０１６はシーリング材７０００および密封材７００１と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４、４０１５も同様にしてシーリング材７０００および密封材７００１の下を通ってＦＰＣ４０１７に電気的に接続される。
［参考例１５］
本参考例では、本願発明を用いて参考例１４とは異なる形態のＥＬ表示装置を作製した例について、図２６（Ａ）、２６（Ｂ）を用いて説明する。図２５（Ａ）、２５（Ｂ）と同じ番号のものは同じ部分を指しているので説明は省略する。
【０２２６】
図２６（Ａ）は本参考例のＥＬ表示装置の上面図であり、図２６（Ａ）をＡ−Ａ’で切断した断面図を図２６（Ｂ）に示す。
【０２２７】
参考例１４に従って、ＥＬ素子の表面を覆ってパッシベーション膜６００３までを形成する。
【０２２８】
さらに、ＥＬ素子を覆うようにして充填材６００４を設ける。この充填材６００４は、カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【０２２９】
また、充填材６００４の中にスペーサーを含有させてもよい。このとき、スペーサーをＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【０２３０】
スペーサーを設けた場合、パッシベーション膜６００３はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【０２３１】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０２３２】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。
【０２３３】
次に、充填材６００４を用いてカバー材６０００を接着した後、充填材６００４の側面（露呈面）を覆うようにフレーム材６００１を取り付ける。フレーム材６００１はシーリング材（接着剤として機能する）６００２によって接着される。このとき、シーリング材６００２としては、光硬化性樹脂を用いるのが好ましいが、ＥＬ層の耐熱性が許せば熱硬化性樹脂を用いても良い。なお、シーリング材６００２はできるだけ水分や酸素を透過しない材料であることが望ましい。また、シーリング材６００２の内部に乾燥剤を添加してあっても良い。
【０２３４】
また、配線４０１６はシーリング材６００２と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４、４０１５も同様にしてシーリング材６００２の下を通ってＦＰＣ４０１７に電気的に接続される。
［参考例１６］
参考例１４および１５のような構成からなるＥＬ表示パネルにおいて、本願発明を用いることができる。ここで画素部のさらに詳細な断面構造を図２７に、上面構造を図２８（Ａ）に、回路図を図２８（Ｂ）に示す。図２７、図２８（Ａ）及び図２８（Ｂ）では共通の符号を用いるので互いに参照すれば良い。
【０２３５】
図２７において、基板３５０１上に設けられたスイッチング用ＴＦＴ３５０２は本願発明のＮＴＦＴを用いて形成される。本参考例ではダブルゲート構造としている。但し、ダブルゲート構造とすることで実質的に二つのＴＦＴが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本参考例ではダブルゲート構造としているが、シングルゲート構造でも構わないし、トリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも構わない。また、ＰＴＦＴを用いて形成しても構わない。
【０２３６】
また、電流制御用ＴＦＴ３５０３は本願発明のＮＴＦＴを用いて形成される。このとき、スイッチング用ＴＦＴ３５０２のドレイン配線３５は配線３６によって電流制御用ＴＦＴのゲート電極３７に電気的に接続されている。また、３８で示される配線は、スイッチング用ＴＦＴ３５０２のゲート電極３９a、３９bを電気的に接続するゲート配線である。
【０２３７】
このとき、電流制御用ＴＦＴ３５０３が本願発明の構造であることは非常に重要な意味を持つ。電流制御用ＴＦＴはＥＬ素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用ＴＦＴのドレイン側に、ゲート絶縁膜を介してゲート電極に重なるようにＬＤＤ領域を設ける本願発明の構造は極めて有効である。
【０２３８】
また、本参考例では電流制御用ＴＦＴ３５０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０２３９】
また、図２８（Ａ）に示すように、電流制御用ＴＦＴ３５０３のゲート電極３７となる配線は３５０４で示される領域で、電流制御用ＴＦＴ３５０３のドレイン配線４０と絶縁膜を介して重なる。このとき、３５０４で示される領域ではコンデンサが形成される。このコンデンサ３５０４は電流制御用ＴＦＴ３５０３のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン配線４０は電流供給線（電源線）３５０６に接続され、常に一定の電圧が加えられている。
【０２４０】
スイッチング用ＴＦＴ３５０２及び電流制御用ＴＦＴ３５０３の上には第１パッシベーション膜４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２が形成される。平坦化膜４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０２４１】
また、４３は反射性の高い導電膜でなる画素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ３５０３のドレインに電気的に接続される。画素電極４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。
【０２４２】
また、絶縁膜（好ましくは樹脂）で形成されたバンク４４a、４４bにより形成された溝（画素に相当する）の中に発光層４５が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。
【０２４３】
なお、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０２４４】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０ｎｍ（好ましくは４０〜１００ｎｍ）とすれば良い。
【０２４５】
但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。
【０２４６】
例えば、本参考例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０２４７】
本参考例では発光層４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層４６を設けた積層構造のＥＬ層としている。そして、正孔注入層４６の上には透明導電膜でなる陽極４７が設けられる。本参考例の場合、発光層４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０２４８】
陽極４７まで形成された時点でＥＬ素子３５０５が完成する。なお、ここでいうＥＬ素子３５０５は、画素電極（陰極）４３、発光層４５、正孔注入層４６及び陽極４７で形成されたコンデンサを指す。図２８（Ａ）に示すように画素電極４３は画素の面積にほぼ一致するため、画素全体がＥＬ素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【０２４９】
ところで、本参考例では、陽極４７の上にさらに第２パッシベーション膜４８を設けている。第２パッシベーション膜４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
【０２５０】
以上のように本願発明のＥＬ表示パネルは図２７のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い電流制御用ＴＦＴとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なＥＬ表示パネルが得られる。
【０２５１】
なお、本参考例の構成は、実施例１〜１３構成と自由に組み合わせて実施することが可能である。また、実施例１０の電子機器の表示部として本参考例のＥＬ表示パネルを用いることは有効である。
【０２５２】
（参考例１７）
本参考例では、参考例１６に示した画素部において、ＥＬ素子３５０５の構造を反転させた構造について説明する。説明には図２９を用いる。なお、図２７の構造と異なる点はＥＬ素子の部分と電流制御用ＴＦＴだけであるので、その他の説明は省略することとする。
【０２５３】
図２９において、電流制御用ＴＦＴ３５０３はＰＴＦＴを用いて形成される。
【０２５４】
本参考例では、画素電極（陽極）５０として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【０２５５】
そして、絶縁膜でなるバンク５１a、５１bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層５２が形成される。その上にはカリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層５３、アルミニウム合金でなる陰極５４が形成される。この場合、陰極５４がパッシベーション膜としても機能する。こうしてＥＬ素子３７０１が形成される。
【０２５６】
本参考例の場合、発光層５２で発生した光は、矢印で示されるようにＴＦＴが形成された基板の方に向かって放射される。
【０２５７】
なお、本参考例の構成は、実施例１〜１３の構成と自由に組み合わせて実施することが可能である。また、実施例１０の電子機器の表示部として本参考例のＥＬ表示パネルを用いることは有効である。
【０２５８】
（参考例１８）
本参考例では、図２８（Ｂ）に示した回路図とは異なる構造の画素とした場合の例について図３０（Ａ）〜（Ｃ）に示す。なお、本参考例において、３８０１はスイッチング用ＴＦＴ３８０２のソース配線、３８０３はスイッチング用ＴＦＴ３８０２のゲート配線、３８０４は電流制御用ＴＦＴ、３８０５はコンデンサ、３８０６、３８０８は電流供給線、３８０７はＥＬ素子とする。
【０２５９】
図３０（Ａ）は、二つの画素間で電流供給線３８０６を共通とした場合の例である。即ち、二つの画素が電流供給線３８０６を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０２６０】
また、図３０（Ｂ）は、電流供給線３８０８をゲート配線３８０３と平行に設けた場合の例である。なお、図３０（Ｂ）では電流供給線３８０８とゲート配線３８０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線３８０８とゲート配線３８０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０２６１】
また、図３０（Ｃ）は、図３０（Ｂ）の構造と同様に電流供給線３８０８をゲート配線３８０３と平行に設け、さらに、二つの画素を電流供給線３８０８を中心に線対称となるように形成する点に特徴がある。また、電流供給線３８０８をゲート配線３８０３のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０２６２】
なお、本参考例の構成は、実施例１〜１３、参考例１４または参考例１５の構成と自由に組み合わせて実施することが可能である。また、実施例１０の電子機器の表示部として本参考例の画素構造を有するＥＬ表示パネルを用いることは有効である。
（参考例１９）
参考例１６に示した図２８（Ａ）、２８（Ｂ）では電流制御用ＴＦＴ３５０３のゲートにかかる電圧を保持するためにコンデンサ３５０４を設ける構造としているが、コンデンサ３５０４を省略することも可能である。参考例１６の場合、電流制御用ＴＦＴ３５０３として本願発明のＮＴＦＴを用いているため、ゲート絶縁膜を介してゲート電極に重なるように設けられたＬＤＤ領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本参考例ではこの寄生容量をコンデンサ３５０４の代わりとして積極的に用いる点に特徴がある。
【０２６３】
この寄生容量のキャパシタンスは、上記ゲート電極とＬＤＤ領域とが重なり合った面積によって変化するため、その重なり合った領域に含まれるＬＤＤ領域の長さによって決まる。
【０２６４】
また、参考例１８に示した図３０（Ａ），（Ｂ），（Ｃ）の構造においても同様に、コンデンサ３８０５を省略することは可能である。
【０２６５】
なお、本参考例の構成は、実施例１〜１３、参考例１４〜１８の構成と自由に組み合わせて実施することが可能である。また、実施例１０の電子機器の表示部として本参考例の画素構造を有するＥＬ表示パネルを用いることは有効である。
【０２６６】
【発明の効果】
本発明のアクティブマトリクス型半導体表示装置は、対向電極を２つに分割し、その２つの対向電極にそれぞれ異なる電位を与え、互いに反転駆動を行なう。こうすることによって、画像信号の電位を低くすることができるので、駆動回路を動作するのに必要な電圧を低下させることができる。
【０２６７】
その結果として、駆動回路やアクティブマトリクス回路を構成するＴＦＴ等の素子の信頼性向上および消費電力の低下を実現することができる。
【０２６８】
また、駆動回路によって供給されるタイミングパルスの電圧を低下させることができるので、昇圧回路を省略することができ、駆動回路の小面積化を実現することができる。
【０２６９】
本発明のアクティブマトリクス型半導体表示装置では、ゲイトライン（行）反転駆動、ソースライン（列）反転駆動、ドット（点）反転駆動などのアドレッシングモードを効果的に採用することができ、表示画面の劣化を防ぐことが出来る。
【図面の簡単な説明】
【図１】 本発明のアクティブマトリクス型半導体表示装置の一実施形態の概略構成図である。
【図２】 本発明のアクティブマトリクス型半導体表示装置の一実施形態の概略構成図である。
【図３】 本発明のアクティブマトリクス型半導体表示装置の一実施形態のアクティブマトリクス回路の拡大図である。
【図４】 本発明のアクティブマトリクス型半導体表示装置の一実施形態の動作タイミングチャートである。
【図５】 本発明のアクティブマトリクス型半導体表示装置の一実施形態の動作タイミングチャートである。
【図６】 本発明のアクティブマトリクス型半導体表示装置の画素の電位分布特性のシミュレーション結果である。
【図７】 本発明のアクティブマトリクス型半導体表示装置の一実施形態の概略構成図である。
【図８】 本発明のアクティブマトリクス型半導体表示装置の一実施形態の概略構成図である。
【図９】 本発明のアクティブマトリクス型半導体表示装置の一実施形態の動作タイミングチャートである。
【図１０】 本発明のアクティブマトリクス型半導体表示装置の一実施形態の動作タイミングチャートである。
【図１１】 本発明のアクティブマトリクス型半導体表示装置の作製工程例である。
【図１２】 本発明のアクティブマトリクス型半導体表示装置の作製工程例である。
【図１３】 本発明のアクティブマトリクス型半導体表示装置の作製工程例である。
【図１４】 本発明のアクティブマトリクス型半導体表示装置の作製工程例である。
【図１５】 本発明のアクティブマトリクス型半導体表示装置の作製工程例である。
【図１６】 本発明のアクティブマトリクス型半導体表示装置の作製工程例である。
【図１７】 本発明のアクティブマトリクス型半導体表示装置の作製工程例である。
【図１８】 本発明のアクティブマトリクス型半導体表示装置の作製工程例である。
【図１９】 本発明のアクティブマトリクス型半導体表示装置を搭載した電子機器の例である。
【図２０】 従来のアクティブマトリクス型液晶表示装置の概略構成図である。
【図２１】 無しきい値反強誘電性混合液晶の印加電圧−透過率特性を示すグラフである。
【図２２】 本発明のアクティブマトリクス型半導体表示装置の実施形態の概略構成図である。
【図２３】 本発明のアクティブマトリクス型半導体表示装置の実施形態の概略構成図である。
【図２４】 本発明のアクティブマトリクス型半導体表示装置の実施形態の概略構成図である。
【図２５】 本発明のアクティブマトリクス型半導体表示装置の実施形態の上面図および断面図である。
【図２６】 本発明のアクティブマトリクス型半導体表示装置の実施形態の上面図および断面図である。
【図２７】 本発明のアクティブマトリクス型半導体表示装置の実施形態の断面図である。
【図２８】 本発明のアクティブマトリクス型半導体表示装置の実施形態の画素部の構成図および回路図である。
【図２９】 本発明のアクティブマトリクス型半導体表示装置の実施形態の断面図である。
【図３０】 本発明のアクティブマトリクス型半導体表示装置の実施形態の回路図である。
【符号の説明】
１０１ ソース信号線駆動回路
１０２ ゲイト信号線駆動回路
１０３ アクティブマトリクス回路
１０４ 画素ＴＦＴ
１０５ 画素電極
１０６ 液晶
１０７ 保持容量
【発明の属する技術分野】
本発明は、アクティブマトリクス型半導体表示装置に関する。特に、アクティブマトリクス型液晶表示装置に関する。
【０００２】
【従来の技術】
近年、ＦＰＤ（フラットパネルディスプレイ）として、アクティブマトリクス型半導体表示装置が市場を賑わしている。中でも、アクティブマトリクス型液晶表示装置がパーソナルコンピュータの表示装置として多用されてきている。しかも、ノート型のパーソナルコンピュータに用いられるだけでなく、デスクトップ型のパーソナルコンピュータにも大画面のアクティブマトリクス型液晶表示装置が用いられるようになってきている。
【０００３】
パーソナルコンピュータに用いられるアクティブマトリクス型液晶表示装置には、大画面であることに加えて、複数の情報を一度に表示可能であることが要求されている。そこで、大画面・高精細・高画質でフルカラー表示可能なアクティブマトリクス型液晶表示装置が要求されている。
【０００４】
アクティブマトリクス型液晶表示装置の中でも、ネマチック液晶を用いたＴＮ（ツイストネマチック）液晶表示装置が最も多く市場に出回っている。ここで、従来のアクティブマトリクス型ＴＮ液晶表示装置の概略構成図を図２０に示す。図２０において、３００１はソース信号線駆動回路、３００２はゲイト信号線駆動回路、３００３はアクティブマトリクス回路である。アクティブマトリクス回路３００３は、複数の画素ＴＦＴ３００４がマトリクス状に配置された回路である。それぞれの画素ＴＦＴ３００４のゲイト電極、ソース電極には、それぞれゲイト信号線、ソース信号線が接続されている。また、画素ＴＦＴのドレイン電極には画素電極が接続されている。一般に、駆動回路とアクティブマトリクス回路を有する基板をアクティブマトリクス基板という。アクティブマトリクス基板と一面に対向電極が形成された対向基板（図示せず）との間に液晶３００６が挟まれている。
【０００５】
ゲイト信号線駆動回路からゲイト信号線に順に選択信号が供給される。選択信号が供給されているゲイト信号線に接続されている全ての画素ＴＦＴがＯＮとなり、ソース信号線駆動回路３００１が、ソース信号線に画像信号を順に供給することによって、画素ＴＦＴ（つまりは液晶および保持容量）に画像信号の書き込みが行われる。
【０００６】
【発明が解決しようとする課題】
一般に、ネマチック液晶のように印加電圧に対する履歴性がある材料を用いる場合、画面の「焼き付き」を防ぐために、液晶に一定期間毎に逆方向の電界をかけることが行われる。この駆動方式を反転駆動方式という。ここでいう印加電圧に対する「履歴性」とは、電圧を印加した時の液晶の電気光学的特性の変化と、電圧を除去した時の液晶の電気光学的特性の変化とが一致しないことをいう。また、画面の「焼き付き」とは、この履歴性によって生じる表示の乱れのことをいう。
【０００７】
上述の画面の「焼き付き」を防ぐために、反転駆動方式という駆動方式がよく用いられているが、この反転駆動方式のうち、表示画面の書き換え毎に液晶に印加する電界の向きを反転する方式をフレーム反転方式といい、反転駆動方式の中でも容易に行うことのできる駆動方式である。フレーム反転方式は、従来からアクティブマトリクス型液晶表示装置に最もよく採用されている。
【０００８】
近年、高解像度・高精細なアクティブマトリクス型液晶表示装置が要求される中で、フレーム反転方式の問題が浮かび上がってきた。高解像度・高精細なアクティブマトリクス型液晶表示装置を実現するためには、液晶および保持容量に画像信号を充電する期間を短くする必要がある。駆動回路の性能上、この充電期間を短くすることには限界があり、新たに時分割駆動方式が採用されてきた。しかし、フレーム反転方式によって液晶を駆動する場合、時分割駆動方式を用いると、設計上避けられない寄生容量によって、表示画面の品質を低下させる、いわゆる、クロストーク現象が発生することがある。
【０００９】
このクロストーク現象を減少させるために、１〜数行毎の画像信号に対して液晶に印加する電界の向きを反転する方式であるゲイトライン（行）反転方式や、１〜数列毎の画像信号に対して液晶に印加する電界の向きを反転する方式であるソースライン（列）反転方式が採用され始めている。
【００１０】
また、特にノート型のパーソナルコンピュータ用のアクティブマトリクス型液晶表示装置には、低消費電力性が要求されている。しかし、上述の３つのいずれの反転駆動方式を用いる場合においても、高電位側電源と低電位側電源とを用意し、高電位側電源側の電位を有する画像信号と低電位側電源側の電位を有する画像信号とを作成する必要がある。このため、駆動回路の高電位側電源と低電位側電源の差は、反転駆動方式を用いない場合と比べて約２倍必要になる。その結果、駆動回路およびアクティブマトリクス回路を形成するＴＦＴ等の素子の信頼性の低下、駆動回路の消費電力の増大を招くことになる。また、駆動回路の一部に、より高い電圧の高電位側電源を用いた場合、画面表示に必要なより高い電圧の信号に変換するための昇圧回路が必要となり、その結果、駆動回路の面積が大きくなるという問題が生じてくる。
【００１１】
【課題を解決するための手段】
そこで、本発明は上述問題を鑑みてなされたものであり、反転駆動方式を用いた場合の弊害を解消するアクティブマトリクス型半導体表示装置を実現するものである。
【００１２】
本発明のアクティブマトリクス型半導体表示装置は、対向電極を２つに分割し、その２つの対向電極にそれぞれ異なる電位を与え、互いに反転駆動を行なう。こうすることによって、画像信号の電圧を低くすることができるので、駆動回路を動作するのに必要な電圧を低下させることができる。その結果として、駆動回路やアクティブマトリクス回路を構成するＴＦＴ等の素子の信頼性向上および消費電力の低下を実現することができる。また、駆動回路によって供給されるタイミングパルスの電圧を低下させることができるので、昇圧回路を省略することができ、駆動回路の小面積化を実現することができる。
【００１３】
よって、本発明のアクティブマトリクス型半導体表示装置では、ゲイトライン（行）反転駆動、ソースライン（列）反転駆動、ドット（点）反転駆動などのアドレッシングモードを効果的に採用することができ、表示画面の劣化を防ぐことが出来る。
【００１４】
以下に本発明のアクティブマトリクス型半導体表示装置の構成を述べる。
【００１５】
本発明によると、
複数のソース信号線に画像信号を供給するソース信号線駆動回路と、
複数のゲイト信号線に選択信号を供給するゲイト信号線駆動回路と、
画素ＴＦＴおよび前記画素ＴＦＴのドレイン電極に接続された画素電極を有する画素がマトリクス状に配置され、前記画素ＴＦＴのソース電極には前記ソース信号線が接続され、前記画素ＴＦＴのゲイト電極には前記ゲイト信号線が接続されているアクティブマトリクス回路と、
２つの対向電極と、
前記画素電極と前記対向電極とに挟まれた表示媒体と、
を有するアクティブマトリクス型半導体表示装置であって、
前記２つの対向電極は、前記複数のソース信号線のうち一本毎のソース信号線に対応した画素に対応して、それぞれ配置されており、
前記２つの対向電極には、対応するソース信号線に供給される画像信号の電位と反対の電位がそれぞれ与えられるアクティブマトリクス型半導体表示装置が提供される。
【００１６】
また、本発明によると、
複数のソース信号線に画像信号を供給するソース信号線駆動回路と、
複数のゲイト信号線に選択信号を供給するゲイト信号線駆動回路と、
画素ＴＦＴおよび前記画素ＴＦＴのドレイン電極に接続された画素電極を有する画素がマトリクス状に配置され、前記画素ＴＦＴのソース電極には前記ソース信号線が接続され、前記画素ＴＦＴのゲイト電極には前記ゲイト信号線が接続されているアクティブマトリクス回路と、
２つの対向電極と、
前記画素電極と前記対向電極とに挟まれた表示媒体と、
を有するアクティブマトリクス型半導体表示装置であって、
前記２つの対向電極は、前記複数のソース信号線のうち二本毎のソース信号線に対応した画素に対応して、それぞれ配置されており、
前記２つの対向電極には、対応するソース信号線に供給される画像信号の電位と反対の電位がそれぞれ与えられるアクティブマトリクス型半導体表示装置が提供される。
【００１７】
また、本発明によると、
複数のソース信号線に画像信号を供給するソース信号線駆動回路と、
複数のゲイト信号線に選択信号を供給するゲイト信号線駆動回路と、
画素ＴＦＴおよび前記画素ＴＦＴのドレイン電極に接続された画素電極を有する画素がマトリクス状に配置され、前記画素ＴＦＴのソース電極には前記ソース信号線が接続され、前記画素ＴＦＴのゲイト電極には前記ゲイト信号線が接続されているアクティブマトリクス回路と、
２つの対向電極と、
前記画素電極と前記対向電極とに挟まれた表示媒体と、
を有するアクティブマトリクス型半導体表示装置であって、
前記２つの対向電極は、前記複数のソース信号線のうちｚ本毎のソース信号線に対応した画素に対応して、それぞれ配置されており、
前記２つの対向電極には、対応するソース信号線に供給される画像信号の電位と反対の電位がそれぞれ与えられるアクティブマトリクス型半導体表示装置が提供される。
【００１８】
前記表示媒体は、液晶であってもよい。
【００１９】
【発明の実施の形態】
以下に本発明のアクティブマトリクス型半導体表示装置を実施例をもって説明する。ただし、以下の実施例は、本発明のアクティブマトリクス型半導体表示装置のある実施形態にすぎず、本発明のアクティブマトリクス型半導体表示装置はこれらの実施例に限定されるわけではない。
【００２０】
【実施例】
（実施例１）
本実施例では、本発明のアクティブマトリクス型表示装置を、表示媒体に液晶を用いたアクティブマトリクス型液晶表示装置を用いて説明する。
【００２１】
図１を参照する。図１には、本実施例のアクティブマトリクス型液晶表示装置の概略構成図が示されている。１０１はソース信号線駆動回路、１０２はゲイト信号線駆動回路、１０３はアクティブマトリクス回路である。アクティブマトリクス回路１０３は画像の表示を行う部分であり、複数の画素によって構成される。本実施例のアクティブマトリクス型液晶表示装置は、（ｍ×ｎ）個の画素を有している。ｎ、ｍはいずれも自然数であり、本実施例では、ｎは偶数である（ｍは偶数でも奇数でもよい）。説明の便宜上、各画素には（１、１）〜（ｍ、ｎ）という符号が付けられている。
【００２２】
画素（１、１）〜（ｍ、ｎ）は、それぞれ、画素ＴＦＴ１０４を有している。各画素ＴＦＴ１０４には、説明の便宜上、その画素に付けられている符号を引用する。つまり、画素（１、１）にある画素ＴＦＴは、画素ＴＦＴ（１、１）と記述するようにする。
【００２３】
画素ＴＦＴ（１、１）、画素ＴＦＴ（１、２）、・・・、画素ＴＦＴ（１、ｎ）のゲイト電極には、ゲイト信号線Ｇ1が接続されている。また、画素ＴＦＴ（２、１）、画素ＴＦＴ（２、２）、・・・、画素ＴＦＴ（２、ｎ）のゲイト電極には、ゲイト信号線Ｇ２が接続されている。同様に、画素ＴＦＴ（ｍ、１）、画素ＴＦＴ（ｍ、２）、・・・、画素ＴＦＴ（ｍ、ｎ）のゲイト電極には、ゲイト信号線Ｇmが接続されている。
【００２４】
また、画素ＴＦＴ（１、１）、画素ＴＦＴ（２、１）、・・・、画素ＴＦＴ（ｍ、１）のソース電極には、ソース信号線Ｓ1が接続されている。また、画素ＴＦＴ（２、１）、画素ＴＦＴ（２、２）、・・・、画素ＴＦＴ（ｍ、２）のソース電極には、ソース信号線Ｓ2が接続されている。同様に、画素ＴＦＴ（１、ｎ）、画素ＴＦＴ（２、ｎ）、・・・、画素ＴＦＴ（ｍ、ｎ）のソース電極には、ソース信号線Ｓnが接続されている。
【００２５】
ソース信号線駆動回路１０１は、シフトレジスタ回路、バッファ回路、サンプリング回路等を有しており、外部からクロック信号、スタートパルス、画像信号等が入力される。また、ゲイト信号線駆動回路１０２は、シフトレジスタ回路、バッファ回路等を有しており、外部からクロック信号、スタートパルス等が入力される。ソース信号線駆動回路１０１は、ソース信号線Ｓ1〜Ｓnに画像信号を供給する。ゲイト信号線駆動回路は、ゲイト信号線Ｇ1〜Ｇmに選択信号を供給する。
【００２６】
全ての画素ＴＦＴ（１、１）〜画素ＴＦＴ（ｍ、ｎ）のドレイン電極には、画素電極（図示せず）が接続されている。対向基板（図示せず）側には、対向電極１（図示せず）および対向電極２（図示せず）が形成されている。対向電極１は電位ＣＯＭ１に接続されている。対向電極２は電位ＣＯＭ２に接続されている。なお、対向電極１と対向電極２とは、同電位になることはなく、互い異なる電位、正確にいうと、互いに逆の電位が供給されるようになっている。液晶１０６は、駆動回路やアクティブマトリクス回路を有するアクティブマトリクス基板と対向基板との間に挟まれている。また、１０７は各画素ＴＦＴ１０４のドレイン電極と、共通電極１または共通電極２とに接続された保持容量である。
【００２７】
本実施例のアクティブマトリクス型液晶表示装置を更に詳しく説明するために、図２を参照する。図２には、図１に示した本実施例のアクティブマトリクス型液晶表示装置の概略構成図において、アクティブマトリクス回路１０３の部分を模式的に示したものである。
【００２８】
図２においては、画素ＴＦＴ（１、１）〜画素ＴＦＴ（ｍ、ｎ）、画素電極１０５、対向電極１および対向電極２が、特に模式的に示されている。図２に示される様に、本実施例のアクティブマトリクス型液晶表示装置においては、対向電極１および対向電極２は、お互いの隙間を埋め合うような形状をとっている。なお、対向電極１は奇数番目のソース信号線（Ｓ1、Ｓ3、・・・、Ｓn-1）に接続された画素ＴＦＴ（１、１）〜（ｍ、１）、（１、３）〜（ｍ、３）、・・・、（１、ｎ−１）〜（ｍ、ｎ−１）を有するそれぞれの画素に対応してそれらの上部に配置されている。また、対向電極１は奇数番目のソース信号線（Ｓ1、Ｓ3、・・・、Ｓn-1）に接続された画素ＴＦＴ（１、１）〜（ｍ、１）、（１、３）〜（ｍ、３）、・・・、（１、ｎ−１）〜（ｍ、ｎ−１）のそれぞれに接続された画素電極１０５に対応してそれらの上部に配置されているとも言える。また、対向電極２は偶数番目のソース信号線（Ｓ２、Ｓ４、・・・、Ｓn）に接続された画素ＴＦＴ（１、２）〜（ｍ、２）、（１、４）〜（ｍ、４）、・・・、（１、ｎ）〜（ｍ、ｎ）を有するそれぞれの画素に接続された画素電極１０５に対応して配置されている。また、対向電極２は偶数番目のソース信号線（Ｓ２、Ｓ４、・・・、Ｓn）に接続された画素ＴＦＴ（１、２）〜（ｍ、２）、（１、４）〜（ｍ、４）、・・・、（１、ｎ）〜（ｍ、ｎ）のそれぞれに接続された画素電極１０５に対応して配置されているとも言える。
【００２９】
よって、奇数番目のソース信号線に対応した画素（１、１）〜（ｍ、１）、（１、３）〜（ｍ、３）、・・・、（１、ｎ−１）〜（ｍ、ｎ−１）にある液晶には、それらの画素電極１０５と対向電極１とによって電圧が印加される。また、偶数番目のソース信号線に対応した画素（１、２）〜（ｍ、２）、（１、４）〜（ｍ、４）、・・・、（１、ｎ）〜（ｍ、ｎ）にある液晶には、それらの画素電極１０５と対向電極２とによって電圧が印加される。
【００３０】
図３は、本実施例のアクティブマトリクス型液晶表示装置のアクティブマトリクス回路部の拡大図である。なお、説明の便宜上、図のスケールは縦と横とで異ならしている。図３によると、対向電極１と対向電極２とが、お互い隙間を埋め合うような形状をとっていることがよく理解される。なお、図３において、黒く塗りつぶされている箇所は、半導体活性層１０６−１とソース信号線とがそれぞれコンタクトをとっている箇所、ならびに半導体活性層１０６−１と画素電極１０５とがそれぞれコンタクトをとっている箇所を示している。
【００３１】
なお、本実施例においては、画素ＴＦＴ１０４のＬ／Ｗ（チャネル長／チャネル幅）は、４μｍ×３（トリプルゲイト）／４μｍとした。なお、１画素のサイズ（縦×横）は、１４４μｍ×４８μｍとした。また、対向電極１と対向電極２とが形成する隙間の距離Ｄは、Ｄ＝４．５μｍとした。
【００３２】
ここで、本実施例のアクティブマトリクス型液晶表示装置の駆動方法について説明する。図４および図５には、本実施例のアクティブマトリクス型液晶表示装置の駆動タイミングチャートが示されている。
【００３３】
まず、図４を参照する。図４には、本実施例のアクティブマトリクス型液晶表示装置の第１フレームの表示の為のタイミングチャートが示されている。なお本明細書では、フレームとは、全ての画素（画素（１、１）〜（ｍ、ｎ））の表示をいい、フレーム走査期間とは、全ての画素（画素（１、１）〜（ｍ、ｎ））に画像信号を書き込むのに要する期間をいう。また、ラインとは、１つのゲイト信号線に接続された画素のことをいい、ライン走査期間とは、（１、１）〜（１、ｎ）または画素（２、１）〜（２、ｎ）等に画像信号を書き込むのに要する期間である。
【００３４】
ＣＬＫはクロック信号であり、Ｔ1〜Ｔnはソース信号線駆動回路のアナログスイッチに入力されるタイミング信号を示す。Ｓ1〜Ｓnはソース信号線Ｓ1〜Ｓnに入力される画像信号を示し、Ｇ1〜Ｇnはゲイト信号線Ｇ1〜Ｇnに入力される選択信号を示している。また、ＣＯＭ１およびＣＯＭ２は、それぞれ、対向電極１、対向電極２の電位を示す。
【００３５】
次に、本実施例のアクティブマトリクス型液晶表示装置の回路動作を説明する。クロック信号がソース信号線駆動回路のシフトレジスタ回路に入力される。シフトレジスタ回路は、クロック信号とライン走査期間の始めに入力されるスタートパルスとによって動作し、タイミング信号（Ｔ1、Ｔ2、・・・、Ｔn）を発生する。該タイミング信号は、バッファ回路やレベルシフタ回路によって増幅され、順にアナログスイッチに入力される。アナログスイッチに入力されたタイミング信号に基づいて外部から入力される画像信号がサンプリングされ、対応するソース信号線（Ｓ1、Ｓ2、・・・、Ｓn）に出力される。なお、ソース信号線駆動回路がどのようにしてタイミング信号を作り出すかは任意である。
【００３６】
第１ライン（Ｇ1）走査期間（ゲイト信号線Ｇ1に対応する画素の書き込みを行う期間）が始まると、順に、奇数番目のソース信号線には正の電位を有する画像信号が供給され、偶数番目のソース信号線には負の電位を有する画像信号が供給される。よってＧ1に接続されている画素ＴＦＴ（１、１）〜（１、ｎ）へ該画像信号の書き込みが順に行われ、液晶が駆動される。このとき、奇数番目のソース信号線に対応する対向電極１（ＣＯＭ１）には負の電位が与えられており、偶数番目のソース信号線に対応する対向電極２（ＣＯＭ２）には、正の電位が与えられている。
【００３７】
Ｇ1に接続されている画素ＴＦＴ（１、１）〜（１、ｎ）へ画像信号の書き込みが終了すると、次に、第２ライン（Ｇ2）走査期間が始まり、順に、奇数番目のソース信号線には正の電位を有する画像信号が供給され、偶数番目のソース信号線には負の電位を有する画像信号が供給される。よってＧ2に接続されている画素ＴＦＴ（２、１）〜（２、ｎ）へ該画像信号の書き込みが順に行われ、液晶が駆動される。このとき、奇数番目のソース信号線に対応する対向電極１（ＣＯＭ１）には負の電位が与えられており、偶数番目のソース信号線に対応する対向電極２（ＣＯＭ２）には、正の電位が与えられている。
【００３８】
Ｇ2に接続されている画素ＴＦＴ（２、１）〜（２、ｎ）へ画像信号の書き込みが終了すると、次に、第３ライン（Ｇ３）走査期間が始まり、順に、奇数番目のソース信号線には正の電位を有する画像信号が供給され、偶数番目のソース信号線には負の電位を有する画像信号が供給される。よってＧ3に接続されている画素ＴＦＴ（３、１）〜（３、ｎ）へ該画像信号の書き込みが順に行われ、液晶が駆動される。このとき、奇数番目のソース信号線に対応する対向電極１（ＣＯＭ１）には負の電位が与えられており、偶数番目のソース信号線に対応する対向電極２（ＣＯＭ２）には、正の電位が与えられている。
【００３９】
以上の動作を１フレーム（第１〜第ｎライン）全ての画素ＴＦＴについて順に行う。従って、奇数番目のソース信号線（Ｓ1、Ｓ3、Ｓ5、・・・、Ｓn-1）に正の電位を有する画像信号が順に入力され、偶数番目のソース信号線（Ｓ2、Ｓ4、Ｓ6、・・・、Ｓn）に負の電位を有する画像信号が順に入力されることになる。いわゆるソースライン（列）反転駆動が行われる。
【００４０】
第１フレーム走査期間、つまり第１ライン走査期間の開始時から第ｎライン走査期間の終了時までの間、奇数番目のソース信号線（Ｓ1、Ｓ3、Ｓ5、・・・、Ｓn-1）に対応する対向電極１の電位ＣＯＭ１には負の電位が与えられ続け、偶数番目のソース信号線（Ｓ2、Ｓ4、Ｓ6、・・・、Ｓn）に対応する対向電極２の電位ＣＯＭ２には正の電位が与えられ続ける。このように、対向電極の電位を、画素電極に印加される画像信号の電位と反対符号の電位とすることによって、画像信号の電圧を低くすることができる。
【００４１】
例えば、本実施例のアクティブマトリクス型液晶表示装置に飽和電圧が５Ｖの液晶を用いた場合を考える。画像信号が正の電位を有するときは、対向電極に負の電位が与えられる。この場合、対向電極に例えば−２Ｖの電位を与えておくことによって画像信号の最大値は３Ｖでよいことになる。また、画像信号が負の電位を有するときは、対向電極に正の電位が与えられる。この場合、対向電極に例えば２Ｖの電位を与えておくことによって画像信号の最大値は−３Ｖでよいことになる。よって、画像信号の最大振幅を小さくすることができ、消費電力の低下を図ることができる。
【００４２】
次に、第２フレームの画像の書き込みについて説明する。図５を参照する。第１フレームの画像書き込み終了後、第２フレームの画像の書き込みが開始される。
【００４３】
第２フレームの第１ライン（Ｇ1）走査期間が始まると、順に、奇数番目のソース信号線には負の電位を有する画像信号が供給され、偶数番目のソース信号線には正の電位を有する画像信号が供給される。よってＧ1に接続されている画素ＴＦＴ（１、１）〜（１、ｎ）へ該画像信号の書き込みが順に行われ、液晶が駆動される。このとき、奇数番目のソース信号線に対応する対向電極１（ＣＯＭ１）には正の電位が与えられており、偶数番目のソース信号線に対応する対向電極２（ＣＯＭ２）には、負の電位が与えられている。よって、第２フレームにおいては、各ソース信号線に供給される画像信号の電位および対向電極の電位とも、第１フレームとは反対符号の電位が与えられる。
【００４４】
Ｇ1に接続されている画素ＴＦＴ（１、１）〜（１、ｎ）へ画像信号の書き込みが終了すると、次に、第２ライン（Ｇ2）走査期間が同様に始まる。
【００４５】
以上の動作を１フレーム（第１〜第ｎライン）全ての画素ＴＦＴについて順に行う。従って、奇数番目のソース信号線（Ｓ1、Ｓ3、Ｓ5、・・・、Ｓn-1）に負の電位を有する画像信号が順に入力され、偶数番目のソース信号線（Ｓ2、Ｓ4、Ｓ6、・・・、Ｓn）に正の電位を有する画像信号が順に入力されることになる。
【００４６】
以上のようにして画像が形成される。通常１秒間に６０フレームの画像が形成される。
【００４７】
本実施例では、連続するフレームにおいては、各ソース信号線に供給される画像信号の電位および対向電極の電位とも、反対符号の電位が与えられるようにして画面の表示を行っている。しかし、連続するフレームにおいては、各ソース信号線に供給される画像信号の電位および対向電極の電位とも、同符号の電位が与えられるようにして画面の表示を行ってもよい。
【００４８】
また、連続するラインの走査において、各ソース信号線に供給される画像信号の電位および対向電極の電位とも、反対符号の電位が与えられるようにして画面の表示を行うようにしてもよい。
【００４９】
また、本実施例では、ｎ（横方向の画素数）は偶数であるとしたが、ｎは奇数でもよい。
【００５０】
また、本実施例では、点順次駆動方法によってアクティブマトリクス回路への画像の書き込みを行ったが、線順次駆動方法によって画像の書き込みを行っても良い。
【００５１】
ここで、本発明のアクティブマトリクス型半導体表示装置のアクティブマトリクス回路の画素の電位分布特性をシミュレーションした結果を図６に示す。図６に示されるグラフの軸はそれぞれ、電位Ｖ、画素電極および対向電極が形成される基板に垂直な方向Ｙ、画素電極および対向電極が形成される基板に水平な方向Ｘ、を示している。なお、スケールは任意にとっていあるので、実際の値には直接対応しない。例えば、電位Ｖにおいて、"５"は５Ｖを示すわけではない。画素電極および対向電極が形成される基板に水平な方向ｘにおいては、０〜２０が１画素（画素１と呼ぶ）のサイズ、２０〜４０が１画素（画素２と呼ぶ）のサイズに対応している。また、画素電極および対向電極が形成される基板に垂直な方向ｙにおいては、１０の位置に画素電極があり、２０の位置に対向電極があると設定している。さらに、画素電極および対向電極が形成される基板に垂直な方向ｙにおいては、０および３０の位置に電位０Ｖを仮定して計算している。また、Ｘ−Ｙ平面に示されているのは電位の等高線である（図右上に電位の等高線の値を表示してある）。
【００５２】
図６に示すシミュレーションでは、画素１の画素電極には正の電位の画像信号が印加されており、かつ対応する対向電極には負の電位が印加されている。また、画素２の画素電極には負の電位の画像信号が印加されており、かつ対応する対向電極には正の電位が印加されている。
【００５３】
図６のシミュレーションの結果より、画素１および画素２のいずれにおいても、画素電極と対向電極との間の電位が、おおよそ線形に変化していることが理解される。従って、画素電極と対向電極との間には、均等な電位の分布が生じているということがわかる。つまり、本実施例のような構成および駆動方法によるアクティブマトリクス型液晶表示装置においては、各画素の液晶には均等に電圧が印加されることが本シミュレーション結果より理解される。また、隣り合う画素同士の相互作用もほとんどなく、クロストークのような影響が生じていないことも理解される。
【００５４】
（実施例２）
【００５５】
本実施例では、実施例１のアクティブマトリクス型液晶表示装置と対向電極の形状および駆動方法とが異なるアクティブマトリクス型液晶表示装置について説明する。
【００５６】
図７を参照する。図７には、本実施例のアクティブマトリクス型液晶表示装置の概略構成図が示されている。７０１はソース信号線駆動回路、７０２はゲイト信号線駆動回路、７０３はアクティブマトリクス回路である。本実施例のアクティブマトリクス型液晶表示装置は、ｍ×４ｎ（縦×横）個の画素を有してる。ｎ、ｍはいずれも自然数である。説明の便宜上、各画素には（１、１）〜（ｍ、４ｎ）という符号が付けられている。アクティブマトリクス回路の構成については、実施例１と同じであるので、実施例１を参照されたい。
【００５７】
全ての画素ＴＦＴ（１、１）〜画素ＴＦＴ（ｍ、１）のドレイン電極には、画素電極（図示せず）が接続されている。対向基板（図示せず）側には、対向電極１（図示せず）および対向電極２（図示せず）が形成されている。対向電極１は電位ＣＯＭ１に接続されている。対向電極２は電位ＣＯＭ２に接続されている。本実施例のアクティブマトリクス型液晶表示装置は、対向電極の形状が実施例１のアクティブマトリクス型液晶表示装置と異なる。
【００５８】
本実施例のアクティブマトリクス型液晶表示装置を更に詳しく説明するために、図８を参照する。図８には、図７に示した本実施例のアクティブマトリクス型液晶表示装置の概略構成図において、アクティブマトリクス回路７０３の部分を模式的に示したものである。図８においては、画素ＴＦＴ（１、１）〜画素ＴＦＴ（ｍ、４ｎ）、画素電極７０５、対向電極１および対向電極２が、特に模式的に示されている。図８に示される様に、本実施例のアクティブマトリクス型液晶表示装置においては、対向電極１および対向電極２は、それぞれソース信号線２本ごとに対応して、お互いの隙間を埋め合うような形状をとっている。つまり、対向電極１は、ソース信号線（Ｓ1、Ｓ2、Ｓ5、Ｓ6、・・・、Ｓ4n-3、Ｓ4n-2）に接続された画素ＴＦＴ（１、１）〜（ｍ、１）、（１、２）〜（ｍ、２）、（１、５）〜（ｍ、５）、（１、６）〜（ｍ、６）、・・・、（１、４ｎ−３）〜（ｍ、４ｎ−３）、（１、４ｎ−２）〜（ｍ、４ｎ−２）を有する画素それぞれに対応して配置されている。また、対向電極１は、ソース信号線（Ｓ1、Ｓ2、Ｓ5、Ｓ6、・・・、Ｓ4n-3、Ｓ4n-2）に接続された画素ＴＦＴ（１、１）〜（ｍ、１）、（１、２）〜（ｍ、２）、（１、５）〜（ｍ、５）、（１、６）〜（ｍ、６）、・・・、（１、４ｎ−３）〜（ｍ、４ｎ−３）、（１、４ｎ−２）〜（ｍ、４ｎ−２）のそれぞれに接続された画素電極７０５に対応して配置されているとも言える。また、対向電極２は、ソース信号線（Ｓ３、Ｓ４、Ｓ７、Ｓ８、・・・、Ｓ4n-1、Ｓ4n）に接続された画素ＴＦＴ（１、３）〜（ｍ、３）、（１、４）〜（ｍ、４）、（１、７）〜（ｍ、７）、（１、８）〜（ｍ、８）、・・・、（１、４ｎ−１）〜（ｍ、４ｎ−１）、（１、４ｎ）〜（ｍ、４ｎ）を有する画素それぞれに対応して配置されている。また、対向電極２は、ソース信号線（Ｓ３、Ｓ４、Ｓ７、Ｓ８、・・・、Ｓ4n-1、Ｓ4n）に接続された画素ＴＦＴ（１、３）〜（ｍ、３）、（１、４）〜（ｍ、４）、（１、７）〜（ｍ、７）、（１、８）〜（ｍ、８）、・・・、（１、４ｎ−１）〜（ｍ、４ｎ−１）、（１、４ｎ）〜（ｍ、４ｎ）のそれぞれに接続された画素電極７０５に対応して配置されているとも言える。
【００５９】
なお、対向電極１と対向電極２とは、実施例１と同様に、お互い異なる電位、正確にいうと、お互い反対の電位が供給されるようになっている。
【００６０】
また、本実施では、ｍ×４ｎ（縦×横）個の画素を有するアクティブマトリクス型液晶表示装置について説明するが、画素数はこれに限定されるわけではない。
【００６１】
次に、本実施例のアクティブマトリクス型液晶表示装置の動作を説明する。まず、図９を参照する。図９には、本実施例のアクティブマトリクス型液晶表示装置の第１フレームの表示の為のタイミングチャートが示されている。なお、実施例１と同様、第１フレームとは、全ての画素（画素（１、１）〜（ｍ、４ｎ））の表示をいい、第１フレーム走査期間とは、全ての画素（画素（１、１）〜（ｍ、４ｎ））に画像信号を書き込むのに要する期間である。
【００６２】
第１ライン（Ｇ1）走査期間（ゲイト信号線Ｇ1に対応する画素の書き込みを行う期間）が始まると、順に、（４ｎ−３）番目および（４ｎ−２）番目のソース信号線には正の電位を有する画像信号が供給され、（４ｎ−１）番目および４ｎ番目のソース信号線には負の電位を有する画像信号が供給される。よってＧ1に接続されている画素ＴＦＴ（１、１）〜（１、４ｎ）へ該画像信号の書き込みが順に行われ、液晶が駆動される。このとき、（４ｎ−３）番目および（４ｎ−２）番目のソース信号線に対応する対向電極１（ＣＯＭ１）には負の電位が与えられており、（４ｎ−１）番目および４ｎ番目のソース信号線に対応する対向電極２（ＣＯＭ２）には、正の電位が与えられている。
【００６３】
Ｇ1に接続されている画素ＴＦＴ（１、１）〜（１、ｎ）へ画像信号の書き込みが終了すると、次に、第２ライン（Ｇ2）走査期間が始まり、順に、（４ｎ−３）番目および（４ｎ−２）番目のソース信号線には正の電位を有する画像信号が供給され、（４ｎ−１）番目および４ｎ番目のソース信号線には負の電位を有する画像信号が供給される。よってＧ2に接続されている画素ＴＦＴ（２、１）〜（２、４ｎ）へ該画像信号の書き込みが順に行われ、液晶が駆動される。このとき、（４ｎ−３）番目および（４ｎ−２）番目のソース信号線に対応する対向電極１（ＣＯＭ１）には負の電位が与えられており、（４ｎ−１）番目および４ｎ番目のソース信号線に対応する対向電極２（ＣＯＭ２）には、正の電位が与えられている。
【００６４】
Ｇ2に接続されている画素ＴＦＴ（２、１）〜（２、ｎ）へ画像信号の書き込みが終了すると、次に、第３ライン（Ｇ３）走査期間が始まり、順に、（４ｎ−３）番目および（４ｎ−２）番目のソース信号線には正の電位を有する画像信号が供給され、（４ｎ−１）番目および４ｎ番目のソース信号線には負の電位を有する画像信号が供給される。よってＧ3に接続されている画素ＴＦＴ（３、１）〜（３、４ｎ）へ該画像信号の書き込みが順に行われ、液晶が駆動される。このとき、（４ｎ−３）番目および（４ｎ−２）番目のソース信号線に対応する対向電極１（ＣＯＭ１）には負の電位が与えられており、（４ｎ−１）番目および４ｎ番目のソース信号線に対応する対向電極２（ＣＯＭ２）には、正の電位が与えられている。
【００６５】
以上の動作を１フレーム（第１〜第４ｎライン）全ての画素ＴＦＴについて順に行う。従って、（４ｎ−３）番目および（４ｎ−２）番目のソース信号線に正の電位を有する画像信号が順に入力され、（４ｎ−１）番目および４ｎ番目のソース信号線に負の電位を有する画像信号が順に入力されることになる。いわゆる２ソース信号線ごとのソースライン（列）反転駆動が行われる。
【００６６】
以上の動作を１フレーム（第１〜第４ｎライン）全ての画素ＴＦＴについて行う。
【００６７】
よって、本実施例においても、対向電極の電位を各画素電極に印加される画像信号の電位と反対符号の電位とすることによって、画像信号の電圧を低くすることができる。
【００６８】
第２フレームにおいては、図１０に示すように、それぞれのソース信号線には、第１フレーム走査期間とは反対の符号の画像信号が供給される。また、対向電極１および対向電極２には、それぞれ第１フレーム走査期間と反対の符号の電位が供給される。
【００６９】
本実施例では、連続するフレームにおいては、各ソース信号線に供給される画像信号の電位および対向電極の電位とも、反対符号の電位が与えられるようにして画面の表示を行っている。しかし、連続するフレームにおいては、各ソース信号線に供給される画像信号の電位および対向電極の電位とも、同符号の電位が与えられるようにして画面の表示を行ってもよい。
【００７０】
また、連続するラインの走査において、各ソース信号線に供給される画像信号の電位および対向電極の電位とも、反対符号の電位が与えられるようにして画面の表示を行うようにしてもよい。
【００７１】
また、アクティブマトリクス型液晶表示装置の画素数は、ｍ×４ｎ以外でもよい。
【００７２】
また、本実施例では、ソース信号線２本毎に対応した２つの対向電極をもちいたが、ソース信号線ｚ本毎に対応した２つの対向電極を用いても良い。
【００７３】
また、本実施例では、点順次駆動方法によってアクティブマトリクス回路への画像の書き込みを行ったが、線順次駆動方法によって画像の書き込みを行っても良い。
【００７４】
（実施例３）
【００７５】
本実施例においては、上述の実施例１および実施例２において説明したアクティブマトリクス型液晶表示装置の作製方法の一例について説明する。本実施例では、絶縁表面を有する基板上に複数のＴＦＴを形成し、アクティブマトリクス回路、駆動回路、およびロジック回路等をモノリシックに構成する例を図３〜図５に示す。なお、本実施例では、駆動回路やロジック回路等の基本回路であるＣＭＯＳ回路が形成される様子を示す。また、Ｐチャネル型ＴＦＴ（ＰＴＦＴ）とＮチャネル型ＴＦＴ（ＮＴＦＴ）とがそれぞれ１つのゲイト電極を備えているＣＭＯＳ回路について説明するが、ダブルゲイト型やトリプルゲイト型のような複数のゲイト電極を備えたＴＦＴによるＣＭＯＳ回路をも同様に作製することができる。なお、画素ＴＦＴもＮチャネル型ＴＦＴによって構成される。
【００７６】
まず、ガラス基板１１０１上に酸化シリコン膜１１０２でなる下地膜を２００nm厚に形成した。下地膜は窒化シリコン膜を積層しても良いし、窒化シリコン膜のみであっても良い。
【００７７】
次に、酸化シリコン膜１１０２上に３０nm厚のアモルファスシリコン膜（非晶質シリコン膜）をプラズマＣＶＤ法により形成し、脱水素処理後、エキシマレーザーアニールを行ってポリシリコン膜（結晶質シリコン膜または多結晶シリコン膜）を形成した。
【００７８】
この結晶化工程は公知のレーザー結晶化技術または熱結晶化技術を用いれば良い。本実施例ではパルス発振型のKrFエキシマレーザーを線状に加工してアモルファスシリコン膜の結晶化を行った。
【００７９】
なお、本実施例では初期膜をアモルファスシリコン膜としてレーザーアニールで結晶化してポリシリコン膜を得たが、初期膜として微結晶シリコン膜を用いても構わないし、直接ポリシリコン膜を成膜しても良い。勿論、成膜したポリシリコン膜にレーザーアニールを行っても良い。また、レーザーアニールの代わりにファーネスアニールを行っても良い。
【００８０】
こうして形成された結晶質シリコン膜をパターニングして島状のシリコン層からなる活性層１１０３、１１０４を形成した。
【００８１】
次に、活性層１１０３、１１０４を覆って酸化シリコン膜でなるゲート絶縁膜１１０５を形成し、その上にタンタルと窒化タンタルの積層構造でなるゲート配線（ゲート電極を含む）１１０６、１１０７を形成した（図１１（Ａ））。
【００８２】
ゲート絶縁膜１１０５の膜厚は１００nmとした。勿論、酸化シリコン膜以外に酸化シリコン膜と窒化シリコン膜との積層構造や酸化窒化シリコン膜を用いても構わない。また、ゲート配線１１０６、１１０７は他の金属を用いることもできるが、後の工程においてシリコンとのエッチング選択比の高い材料が望ましい。
【００８３】
こうして図１１（Ａ）の状態が得られたら、１回目のリンドープ工程（リンの添加工程）を行った。ここではゲート絶縁膜１１０５を通して添加するため、加速電圧は８０KeVと高めに設定した。また、こうして形成された第１不純物領域１１０８、１１０９は長さ（幅）が０．５μm、リン濃度が１×１０17atoms/cm3となるようにドーズ量を調節した。この時のリン濃度を（n−）で表すことにする。なお、リンの代わりに砒素を用いても良かった。
【００８４】
また、第１不純物領域１１０８、１１０９はゲート配線１１０６、１１０７をマスクとして自己整合的に形成された。この時、ゲート配線１１０６、１１０７の直下には真性な結晶質シリコン層が残り、チャネル形成領域１１１０、１１１１が形成された。ただし、実際には多少ゲート配線の内側に回り込んで添加される分もあるため、ゲート配線１１０６、１１０７と第１不純物領域１１０８、１１０９とがオーバーラップするような構造となった（図１１（Ｂ））。
【００８５】
次に、ゲート配線１１０６、１１０７を覆うようにして０．１〜１μm（代表的には０．２〜０．３μm）の厚さの非晶質シリコン層を形成し、異方性エッチングを行うことによりサイドウォール１１１２、１１１３を形成した。サイドウォール１１１２、１１１３の幅（ゲート配線の側壁からみた厚さ）は０．２μmとした（図１１（Ｃ））。
【００８６】
なお、本実施例では非晶質シリコン層として不純物を何も添加しないものを用いるため、真性なシリコン層でなるサイドウォールが形成された。
【００８７】
図１１（Ｃ）の状態が得られたら、２回目のリンドープ工程を行った。この場合も１回目と同様に加速電圧を８０KeVとした。また、今回形成された第２不純物領域１１１４、１１１５にはリンが１×１０18atoms/cm3の濃度で含まれるようにドーズ量を調節した。この時のリン濃度を（n）で表すことにする。
【００８８】
なお、図１１（Ｄ）に示すリンドープ工程ではサイドウォール１１１２、１１１３の真下のみに第１不純物領域１１０８、１１０９が残る。この第１不純物領域１１０８および１１０９は１stＬＤＤ領域として機能することになる。
【００８９】
また、図１１（Ｄ）の工程ではサイドウォール１１１２、１１１３にもリンが添加された。実際には加速電圧が高いためリンの濃度プロファイルのテール（裾）がサイドウォール内部に及ぶような状態でリンが分布していた。このリンでサイドウォールの抵抗成分を調節することもできる反面、リンの濃度分布が極端にばらつくと第２不純物領域１１１４に印加されるゲート電圧が素子毎に変動する要因ともなりかねないのでドーピング時は精密な制御が必要である。
【００９０】
次に、ＮＴＦＴの一部を覆うレジストマスク１１１６とＰＴＦＴの全部を覆うレジストマスク１１１７を形成した。そして、この状態でゲート絶縁膜１１０５をドライエッチングして加工されたゲート絶縁膜１１１８を形成した（図１１（Ｅ））。
【００９１】
この時、ゲート絶縁膜１１１８がサイドウォール１１１２よりも外側に突出している部分の長さ（ゲート絶縁膜１１１８が第２不純物領域１１１４に接している部分の長さ）が、第２不純物領域１１１４の長さ（幅）を決定した。従って、レジストマスク１１１６のマスク合わせは精度良く行うことが必要であった。
【００９２】
図１１（Ｅ）の状態が得られたら、３回目のリンドープ工程を行った。今回は露出した活性層にリンを添加することになるため、加速電圧を１０KeVと低めに設定した。なお、こうして形成された第３不純物領域１１１９にはリンが５×１０20atoms/cm3の濃度で含まれるようにドーズ量を調節した。この時のリン濃度を（n＋）で表すことにする（図１２（Ａ））。
【００９３】
この工程ではレジストマスク１１１６および１１１７によって遮蔽された部分にはリンが添加されないため、その部分には第２不純物領域１１１４および１１１５がそのまま残る。従って、第２不純物領域１１１４が画定した。また同時に、第３不純物領域１１１９が画定した。
【００９４】
この第２不純物領域１１１４は２ndＬＤＤ領域として機能し、第３不純物領域１１１９はソース領域又はドレイン領域として機能することになる。
【００９５】
次に、レジストマスク１１１６、１１１７を除去し、新たにＮＴＦＴ全部を覆うレジストマスク１１２１を形成した。そして、まずＰＴＦＴのサイドウォール１１１３を除去し、さらにゲート絶縁膜１１０５をドライエッチングしてゲート配線１１０７と同形状のゲート絶縁膜１１２２を形成した（図１２（Ｂ））。
【００９６】
図１２（Ｂ）の状態が得られたら、ボロンドープ工程（ボロンの添加工程）を行った。ここでは加速電圧を１０KeVとし、形成された第４不純物領域１１２３に３×１０20atoms/cm3の濃度でボロンが含まれるようにドーズ量を調節した。この時のボロン濃度を（ｐ＋＋）で表すことにする（図１２（Ｃ））。
【００９７】
この時、ボロンもゲート配線１１０７の内側に回り込んで添加されたため、チャネル形成領域１１１１はゲート配線１１０７の内側に形成された。また、この工程ではＰＴＦＴ側に形成されていた第１不純物領域１１０９及び第２不純物領域１１１５をボロンで反転させてＰ型にしている。従って、実際にはもともと第１不純物領域だった部分と第２不純物領域だった部分とで抵抗値が変化するが、十分高い濃度でボロンを添加しているので問題とはならない。
【００９８】
こうすることで第４不純物領域１１２３が画定する。第４不純物領域１１２３はゲート配線１１０７をマスクとして完全に自己整合的に形成され、ソース領域又はドレイン領域として機能する。本実施例ではＰＴＦＴに対してＬＤＤ領域もオフセット領域も形成していないが、ＰＴＦＴはもともと信頼性が高いので問題はなく、却ってＬＤＤ領域等を設けない方がオン電流を稼ぐことができるので都合が良い場合もある。
【００９９】
こうして最終的には図１２（Ｃ）に示すように、ＮＴＦＴの活性層にはチャネル形成領域、第１不純物領域、第２不純物領域及び第３不純物領域が形成され、ＰＴＦＴの活性層にはチャネル形成領域及び第４不純物領域のみが形成される。
【０１００】
そのようにして図１２（Ｃ）の状態が得られたら、第１層間絶縁膜１１２４を１μmの厚さに形成した。第１層間絶縁膜１１２４としては酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、有機樹脂膜またはそれらの積層膜を用いることができる。本実施例ではアクリル樹脂膜を採用した。
【０１０１】
第１層間絶縁膜１１２４を形成したら、金属材料でなるソース配線１１２５、１１２６及びドレイン配線１１２７を形成した。本実施例ではチタンを含むアルミニウム膜をチタンで挟み込んだ構造の三層配線を用いた。
【０１０２】
また、第１層間絶縁膜１１２４としてＢＣＢ（ベンゾシクロブテン）と呼ばれる樹脂膜を用いた場合、平坦性が高まると同時に、配線材料として銅を用いることが可能となる。銅は配線抵抗が低いため、配線材料として非常に有効である。
【０１０３】
こうしてソース配線及びドレイン配線を形成したら、パッシベーション膜として５０nm厚の窒化シリコン膜１１２８を形成した。さらにその上には保護膜として第２層間絶縁膜１１２９を形成した。この第２層間絶縁膜１１２９としては前記第１層間絶縁膜１１２４と同様の材料を用いることが可能である。本実施例では５０nm厚の酸化シリコン膜上にアクリル樹脂膜を積層した構造を採用した。
【０１０４】
以上のような工程を経て、図１２（Ｄ）に示すような構造のＣＭＯＳ回路が完成した。本実施例によって形成されたＣＭＯＳ回路は、ＮＴＦＴが優れた信頼性を有するため、回路全体として信頼性が大幅に向上した。また、本実施例のような構造とすると、ＮＴＦＴとＰＴＦＴとの特性バランス（電気特性のバランス）が優れたものとなった。
【０１０５】
なお、同様にして画素ＴＦＴもＮＴＦＴによって構成され得る。
【０１０６】
図１２（Ｄ）の状態が得られたら、コンタクトホールを開口し、画素ＴＦＴのドレイン電極に接続した画素電極を形成する。そして、第３層間膜を形成し、配向膜を形成する。なお、本実施例では、配向膜にポリイミドを用いた。また、必要に応じてブラックマトリクスを形成してもよい。
【０１０７】
次に、対向基板を用意する。対向基板は、ガラス基板、透明導電膜から成る対向電極、配向膜とで構成される。なお、対向電極は、上記実施例１および実施例２で説明したような形状に加工する。
【０１０８】
なお、本実施例では、配向膜にはポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施した。なお、本実施例では、配向膜に比較的大きなプレチル角を持つようなポリイミドを用いた。
【０１０９】
次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサなどを介して貼り合わせる。その後、両基板の間に液晶を注入し、封止剤によって完全に封止する。本実施例では、液晶にネマチック液晶を用いた。
【０１１０】
よって、透過型のアクティブマトリクス型液晶表示装置が完成する。
【０１１１】
（実施例４）
【０１１２】
本実施例では、実施例３において活性層となる結晶質半導体膜を、触媒元素を用いた熱結晶化法により形成する例を示す。触媒元素を用いる場合、本出願人による特開平７−１３０６５２号公報、特開平８−７８３２９号公報に記載された技術を用いることが好ましい。
【０１１３】
ここで特開平７−１３０６５２号公報の技術を本願発明に適用する場合の例を図１３に示す。まずシリコン基板１３０１上に熱酸化法により酸化シリコン膜１３０２を設け、その上にアモルファスシリコン膜１３０３を形成した。さらに、重量換算で１０ppmのニッケルを含む酢酸ニッケル塩溶液を塗布してニッケル含有層１３０４を形成した（図１３（Ａ））。
【０１１４】
次に、５００℃１時間の水素だし工程の後、５００〜６５０℃で４〜１２時間（本実施例では５５０℃８時間）の熱処理を行い、ポリシリコン膜１３０５を形成した。こうして得られたポリシリコン膜１３０５は非常に優れた結晶性を有した（図１３（Ｂ））。
【０１１５】
あとはポリシリコン膜１３０５をパターニングして活性層とし、実施例３と同様の工程を経てＴＦＴを作製した。
【０１１６】
また、特開平８−７８３２９号公報に記載された技術は、触媒元素を選択的に添加することによって、非晶質半導体膜の選択的な結晶化を可能とするものである。同技術を本願発明に適用した場合について図１４に説明する。
【０１１７】
まず、ガラス基板１４０１上に酸化シリコン膜１４０２を設け、その上にアモルファスシリコン膜１４０３、酸化シリコン膜１４０４を連続的に形成した。この時、酸化シリコン膜１４０４の膜厚は１５０nmとした。
【０１１８】
次に酸化シリコン膜１４０４をパターニングして選択的に開口部１４０５を形成し、その後、重量換算で１００ppmのニッケルを含む酢酸ニッケル塩溶液を塗布した。これによりニッケル含有層１４０６が形成され、ニッケル含有層１４０６は開口部１４０５の底部のみでアモルファスシリコン膜１４０２と接触させた（図１４（Ａ））。
【０１１９】
次に、５００〜６５０℃で４〜２４時間（本実施例では５７０℃１４時間）の熱処理を行い、アモルファスシリコン膜の結晶化を行った。この結晶化過程では、ニッケルが接した部分がまず結晶化し、そこから基板にほぼ平行な方向へと結晶成長が進行する。結晶学的には＜１１１＞軸方向に向かって進行することが確かめられている。
【０１２０】
こうして形成されたポリシリコン膜１４０７は棒状または針状の結晶が集合してなり、各々の棒状結晶は巨視的にはある特定の方向性をもって成長しているため、結晶性が揃っているという利点がある。
【０１２１】
なお、上記二つの技術においては、ニッケル（Ni）以外にも、ゲルマニウム（Ge）、鉄（Fe）、パラジウム（Pd）、錫（Sn）、鉛（Pb）、コバルト（Co）、白金（Pt）、銅（Cu）、金（Au）といった元素を用いても良い。
【０１２２】
以上のような技術を用いて結晶質半導体膜（結晶質シリコン膜や結晶質シリコンゲルマニウム膜を含む）を形成し、パターニングを行って活性層を形成すれば良い。その後の工程は実施例３に従えば良い。
【０１２３】
本実施例の技術を用いて結晶化した結晶質半導体膜を用いてＴＦＴを作製した場合、高い電界効果移動度（モビリティ）が得られるが、そのため高い信頼性を要求されていた。しかしながら、本実施例のＴＦＴ構造を採用することで本実施例の技術を最大限に生かしたＴＦＴを作製することが可能となった。
【０１２４】
（実施例５）
【０１２５】
本実施例では、実施例４に示したように触媒元素（ニッケルを例にする）を用いてポリシリコン膜を形成した後で、膜中に残存するニッケルを除去する工程を行う例を示す。本実施例ではニッケルを除去する技術として、特開平１０−２７０３６３号公報または特開平１０−２４７７３５号公報に記載された技術を用いた。
【０１２６】
特開平１０−２７０３６３号公報に記載された技術は、半導体の結晶化に用いたニッケルを、結晶化後に１５族に属する元素（代表的にはリン）のゲッタリング作用を用いて除去する技術である。同技術を用いることで活性層中のニッケル濃度を１×１０17atoms/cm3以下（好ましくは１×１０16atoms/cm3以下）にまで低減することができる。
【０１２７】
ここで同技術を本願発明に適用した場合について図１５に示す。まず、実施例４の工程に従ってポリシリコン膜１５０５を形成した。次に開口部を有するマスク絶縁膜１５０１を設け、その状態でリンを添加した。このとき、開口部で露呈したポリシリコン膜には高濃度にリンが添加された領域１５０２が形成された。
本出願人はこの領域をゲッタリング領域と呼んでいる（図１５（Ａ））。
【０１２８】
ゲッタリング領域１５０２には１×１０19〜１×１０21atoms/cm3（代表的には１×１０20atoms/cm3）の濃度でリンが添加される。
【０１２９】
次に、５５０〜６５０℃で４〜１５時間（本実施例では６００℃１２時間）の熱処理を行った。この熱処理によってポリシリコン膜１５０５中に残存した触媒元素（本実施例ではニッケル）は、矢印の方向に向かって移動し、ゲッタリング領域１５０２中に捕獲（ゲッタリング）された。領域１５０２をゲッタリング領域と呼ぶのはそういった理由による。また、こうして形成されたポリシリコン膜１５０３は膜中に含まれるニッケル濃度が１×１０17atoms/cm3以下に低減された。
【０１３０】
また、特開平１０−２４７７３５号公報に記載された技術は、特開平７−１３５３１８号公報に記載された技術を用いて結晶化した後で、選択的に触媒元素を添加するために用いたマスクをそのままリン添加用のマスクとして用いることを特徴とした技術である。この技術はスループットの向上に非常に効果的である。
【０１３１】
以上のような技術でなる本実施例を用いて結晶質半導体膜（ポリシリコン膜やポリシリコンゲルマニウム膜を含む）を形成し、パターニングを行って活性層を形成すれば良い。その後の工程は実施例３に従えば良い。
【０１３２】
（実施例６）
【０１３３】
本実施例では、実施例４に示したように触媒元素（ニッケルを例にする）を用いてポリシリコン膜を形成した後で、そのニッケルを除去する工程を行う例を示す。本実施例ではニッケルを除去する技術として、特開平１０−１３５４６８号公報または特開平１０−１３５４６９号公報に記載された技術を用いた。
【０１３４】
同公報に記載された技術は、半導体の結晶化に用いたニッケルを、結晶化後にハロゲン元素（代表的には塩素）のゲッタリング作用を用いて除去する技術である。同技術を用いることで活性層中のニッケル濃度を１×１０17atoms/cm3以下（好ましくは１×１０16atoms/cm3以下）にまで低減することができる。
【０１３５】
本実施例の構成について図１６を用いて説明する。まず基板として耐熱性の高い石英基板１６０１を用いた。勿論、シリコン基板やセラミックス基板を用いても良い。石英基板を用いた場合、特に下地膜として酸化シリコン膜を設けなくても基板側からの汚染はない。
【０１３６】
次に実施例４の手段を用いてポリシリコン膜（図示せず）を形成し、パターニングして活性層１６０２、１６０３を形成した。さらに、それら活性層を覆って酸化シリコン膜でなるゲート絶縁膜１６０４を形成した（図１６（Ａ））。
【０１３７】
ゲート絶縁膜１６０４を形成したら、ハロゲン元素を含む雰囲気中において熱処理を行った。本実施例では雰囲気を酸素と塩化水素とを混合した酸化性雰囲気とし、処理温度を９５０℃、処理時間を３０分とした。なお、処理温度は７００〜１１００℃の間で選択すれば良いし、処理時間も１０分〜８時間の間で選択すれば良い（図１６（Ｂ））。
【０１３８】
この時、ニッケルは揮発性のニッケル塩化物となって処理雰囲気中に離脱し、ポリシリコン膜中のニッケル濃度が低減する。従って、図１６（Ｂ）に示した活性層１６０５、１６０６中に含まれるニッケル濃度は１×１０17atoms/cm3以下に低減されていた。
【０１３９】
以上のような技術でなる本実施例を用いて活性層を形成し、その後の工程は実施例３に従えば良い。
【０１４０】
（実施例７）
【０１４１】
本実施例においては、上述の実施例１および実施例２において説明したアクティブマトリクス型液晶表示装置の作製方法の一例について、実施例３とは異なる作製方法について説明する。
【０１４２】
図１７および図１８を参照する。まず基板１７０１には、例えばコーニング社の１７３７ガラス基板に代表される無アルカリガラス基板を用いた。そして、基板１７０１のＴＦＴが形成される表面に、酸化珪素で成る下地膜１７０２を２００ｎｍの厚さに形成した。下地膜１７０２は、さらに窒化珪素膜を積層させても良いし、窒化珪素膜のみであっても良い。
【０１４３】
次に、この下地膜１７０２の上に５０ｎｍの厚さで、非晶質珪素膜をプラズマＣＶＤ法で形成した。非晶質珪素膜の含有水素量にもよるが、好ましくは４００〜５００℃に加熱して脱水素処理を行い、非晶質珪素膜の含有水素量を５atm％以下として、結晶化の工程を行って結晶性珪素膜とした。
【０１４４】
この結晶化の工程は、公知のレーザー結晶化技術または熱結晶化の技術を用いれば良い。本実施例では、パルス発振型のＫｒＦエキシマレーザー光を線状に集光して非晶質珪素膜に照射して、結晶性珪素膜とした。なお、この結晶化の工程は、上述の実施例５および実施例６で説明した方法を用いても良い。
【０１４５】
尚、本実施例では初期膜を非晶質珪素膜として用いたが、初期膜として微結晶珪素膜を用いても構わないし、直接結晶性珪素膜を成膜しても良い。
【０１４６】
こうして形成された結晶性珪素膜をパターニングして、島状の半導体層１７０３、１７０４、１７０５を形成した。
【０１４７】
次に、半導体層１７０３、１７０４、１７０５を覆って、酸化珪素または窒化珪素を主成分とするゲート絶縁膜１７０６を形成した。ここではプラズマＣＶＤ法で窒化酸化珪素膜を１００ｎｍの厚さに形成した。そして、図１７では説明しないが、ゲート絶縁膜１７０６の表面に第１のゲート電極を構成する、第１の導電膜としてタンタル（Ｔａ）を１０〜２００ｎｍ、例えば５０ｎｍさらに第２の導電膜としてアルミニウム（Ａｌ）を１００〜１０００ｎｍ、例えば２００ｎｍの厚さでスパッタ法で形成した。そして、公知のパターニング技術により、第１のゲート電極を構成する第１の導電膜１７０７、１７０８、１７０９、１７１０と、第２の導電膜の１７１２、１７１３、１７１４、１７１５が形成された。
【０１４８】
第１のゲート電極を構成する第２の導電膜として、アルミニウムを用いる場合には、純アルミニウムを用いても良いし、チタン、珪素、スカンジウムから選ばれた元素が０．１〜５atm％添加されたアルミニウム合金を用いても良い。また銅を用いる場合には、図示しないが、ゲート絶縁膜１７０６の表面に窒化珪素膜を設けておくと好ましい。
【０１４９】
また、図１７では画素マトリクス回路を構成するｎチャネル型ＴＦＴのドレイン側に付加容量部を設ける構造となっている。このとき、第１のゲート電極と同じ材料で付加容量部の配線電極１７１１、１７１６が形成される。
【０１５０】
こうして図１７（Ａ）に示す構造が形成されたら、１回目のｎ型不純物を添加する工程を行った。結晶性半導体材料に対してｎ型を付与する不純物元素としては、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）などが知られているが、ここでは、リンを用い、フォスフィン（ＰＨ3）を用いたイオンドープ法で行った。この工程では、ゲート絶縁膜１７０６を通してその下の半導体層にリンを添加するために、加速電圧は８０ｋｅＶと高めに設定した。また、こうして形成された不純物領域は、後に示すｎチャネル型ＴＦＴの第１の不純物領域１７３４、１７４２を形成するもので、ＬＤＤ領域として機能するものである。従ってこの領域のリンの濃度は、１×１０16〜１×１０19atms/cm3の範囲にするのが好ましく、ここでは１×１０18atms/cm3とした。
【０１５１】
半導体層中に添加された前記不純物元素は、レーザーアニール法や、熱処理により活性化させる必要があった。この工程は、ソース・ドレイン領域を形成する不純物添加の工程のあと実施しても良いが、この段階でレーザーアニール法により活性化させることは効果的であった。
【０１５２】
この工程で、第１のゲート電極を構成する第１の導電膜１７０７、１７０８、１７０９、１７１０と第２の導電膜１７１２、１７１３、１７１４、１７１５は、リンの添加に対してマスクとして機能した。その結果ゲート絶縁膜を介して存在する半導体層の第１のゲート電極の真下の領域には、まったく、あるいは殆どリンが添加されなかった。そして、図１７（Ｂ）に示すように、リンが添加された低濃度不純物領域１７１７、１７１８、１７１９、１７２０、１７２１、１７２２、１７２３が形成された。
【０１５３】
次にフォトレジスト膜をマスクとして、ｎチャネル型ＴＦＴを形成する領域をレジストマスク１７２４、１７２５で覆って、ｐチャネル型ＴＦＴが形成される領域のみに、ｐ型を付与する不純物添加の工程を行った。ｐ型を付与する不純物元素としては、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、が知られているが、ここではボロンをその不純物元素として、イオンドープ法でジボラン（Ｂ2Ｈ6）を用いて添加した。ここでも加速電圧を８０ｋｅＶとして、２×１０20atms/cm3の濃度にボロンを添加した。そして、図１７（Ｃ）に示すようにボロンが高濃度に添加された領域１７２６、１７２７が形成された。この領域は後にｐチャネル型ＴＦＴのソース・ドレイン領域となる。
【０１５４】
そして、レジストマスク１７２４、１７２５を除去した後、第２のゲート電極を形成する工程を行った。ここでは、第２のゲート電極の材料にタンタル（Ｔａ）を用い、１００〜１０００ｎｍ、例えば２００ｎｍの厚さに形成した。そして、公知の技術によりパターニングを行い、第２のゲート電極１７２８、１７２９、１７３０、１７３１が形成された。この時、第２のゲート電極の長さは５μｍとなるようにパターニングした。結果として、第２のゲート電極は、第１のゲート電極の両側にそれぞれ１．５μｍの長さでゲート絶縁膜と接する領域が形成された。
【０１５５】
また、画素マトリクス回路を構成するｎチャネル型ＴＦＴのドレイン側に付加容量部が設けられるが、この付加容量部の電極１７２８は第２のゲート電極と同時に形成された。
【０１５６】
そして、第２のゲート電極１７２８、１７２９、１７３０、１７３１をマスクとして、２回目のｎ型を付与する不純物元素を添加する工程を行った。ここでは同様に、フォスフィン（ＰＨ3）を用いたイオンドープ法で行った。この工程でも、ゲート絶縁膜１７０６を通してその下の半導体層にリンを添加するために、加速電圧は８０ｋｅＶと高めに設定した。そして、ここでリンが添加される領域は、ｎチャネル型ＴＦＴでソース領域１７３５、１７４３、及びドレイン領域１７３６、１７４７として機能させるため、この領域のリンの濃度は、１×１０19〜１×１０21atms/cm3とするのが好ましく、ここでは１×１０20atms/cm3とした。
【０１５７】
また、ここで図示はしないが、ソース領域１７３５、１７４３、及びドレイン領域１７３６、１７４７を覆うゲート絶縁膜を除去して、その領域の半導体層を露出させ、直接リンを添加しても良い。この工程を加えると、イオンドープ法の加速電圧を１０ｋｅＶまで下げることができ、また、効率良くリンを添加することができた。
【０１５８】
また、ｐチャネル型ＴＦＴのソース領域１７３９とドレイン領域１７４０にも同じ濃度でリンが添加されるが、前の工程でその２倍の濃度でボロンが添加されているため、導電型は反転せず、ｐチャネル型ＴＦＴの動作上何ら問題はなかった。
【０１５９】
それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素は、このままでは活性化せず有効に作用しないので、活性化の工程を行う必要があった。この工程は、電気加熱炉を用いた熱アニール法や、前述のエキシマレーザーを用いたレーザーアニール法や、ハロゲンランプを用いたラピットサーマルアニール法（ＲＴＡ法）で行うことができた。
【０１６０】
熱アニール法では、窒素雰囲気中において５５０℃、２時間の加熱処理をして活性化を行った。本実施例では、第１のゲート電極を構成する第２の導電膜にアルミニウムを用いたが、タンタルで形成された第１の導電膜と第２のゲート電極がアルミニウムを覆って形成されているため、タンタルがブロッキング層として機能して、アルミニウム原子が他の領域に拡散することを防ぐことができた。また、レーザーアニール法では、パルス発振型のＫｒＦエキシマレーザー光を線状に集光して照射することにより活性化が行われた。また、レーザーアニール法を実施した後に熱アニール法を実施すると、さらに良い結果が得られた。またこの工程は、イオンドーピングによって結晶性が破壊された領域をアニールする効果も兼ね備えていて、その領域の結晶性を改善することもできた。
【０１６１】
以上までの工程で、ゲート電極を第１のゲート電極と、その第１のゲート電極を覆って第２のゲート電極を設けられ、ｎチャネル型ＴＦＴでは、第２のゲート電極の両側にソース領域とドレイン領域が形成された。また、ゲート絶縁膜を介して半導体層に設けられた第１の不純物領域と、第２のゲート電極がゲート絶縁膜に接している領域とが、重なって設けられた構造が自己整合的に形成された。一方、ｐチャネル型ＴＦＴでは、ソース領域とドレイン領域の一部が第２のゲート電極とオーバーラップして形成されているが、実使用上何ら問題はなかった。
【０１６２】
図１７（Ｄ）の状態が得られたら、第１の層間絶縁膜１７４９を１０００ｎｍの厚さに形成した。第１の層間絶縁膜１７４９としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、有機樹脂膜、およびそれらの積層膜をもちいることができる。本実施例では、図示しないが、最初に窒化珪素膜を５０ｎｍ形成し、さらに酸化珪素膜を９５０ｎｍ形成した２層構造とした。
【０１６３】
第１の層間絶縁膜１７４９はその後、パターニングでそれぞれのＴＦＴのソース領域と、ドレイン領域にコンタクトホールが形成された。そして、ソース電極１７５０、１７５２、１７５３とドレイン電極１７５１、１７５４が形成した。図示していないが、本実施例ではこの電極を、チタン膜を１００ｎｍ、チタンを含むアルミニウム膜３００ｎｍ、チタン膜１５０ｎｍをスパッタ法で連続して形成した３層構造の膜を、パターニングして形成した。
【０１６４】
こうして図１７（Ｅ）に示すように、基板１７０１上にＣＭＯＳ回路と、アクティブマトリクス回路が形成された。また、アクティブマトリクス回路のｎチャネル型ＴＦＴのドレイン側には、保持容量部が同時に形成された。以上のようにして、アクティブマトリクス基板が作製された。
【０１６５】
次に、図１８を用いて、以上の工程によって同一の基板に作製されたＣＭＯＳ回路と、アクティブマトリクス回路をもとに、アクティブマトリクス型液晶表示装置を作製する工程を説明する。最初に、図１８（Ｄ）の状態の基板に対して、ソース電極１７５０、１７５２、１７５３とドレイン電極１７５１、１７５４と、第１の層間絶縁膜１７４９を覆ってパッシベーション膜１７５５を形成した。パッシベーション膜１７５５は、窒化珪素膜で５０ｎｍの厚さで形成した。さらに、有機樹脂からなる第２の層間絶縁膜１７５６を約１０００ｎｍの厚さに形成した。有機樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等を使用することができる。有機性樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機性樹脂膜を用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成した。
【０１６６】
次に、第２の層間絶縁膜１７５６の画素領域の一部に、遮光層１７５７を形成した。遮光層１７５７は金属膜や顔料を含ませた有機樹脂膜で形成すれば良いものである。ここでは、チタンをスパッタ法で形成した。
【０１６７】
遮光膜１７５７を形成したら、第３の層間絶縁膜１７５８を形成する。この第３の層間絶縁膜１７５８は、第２の層間絶縁膜１７５６と同様に、有機樹脂膜を用いて形成すると良い。そして、第２の層間絶縁膜１７５６と第３の層間絶縁膜１７５８とにドレイン電極１７５４に達するコンタクトホールを形成し、画素電極１７５９を形成した。画素電極１７５９は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で形成し、画素電極１７５９を形成した。
【０１６８】
図１８（Ａ）の状態が形成されたら、配向膜１７６０を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の基板１７７１には、対向電極１７７２と、配向膜１７７３とを形成した。配向膜は形成された後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って平行配向するようにした。なお、対向電極は、上記実施例１または実施例２で説明したように加工された。
【０１６９】
上記の工程を経て、アクティブマトリクス回路と、ＣＭＯＳ回路が形成された基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶材料１７７４を注入し、封止剤（図示せず）によって完全に封止した。よって図１８（Ｂ）に示すアクティブマトリクス型液晶表示装置が完成した。
【０１７０】
（実施例８）
上述の実施例３〜７においては、トップゲイト型のＴＦＴを用いてアクティブマトリクス型液晶表示装置を作製したが、逆スタガ等のボトムゲイト型のＴＦＴを用いても良い。
【０１７１】
（実施例９）
上述の実施例１〜８のアクティブマトリクス型液晶表示装置には、ネマチック液晶を表示媒体に用いたＴＮモードが表示モードとして用いられているが、他の表示モードをも用いることができる。
【０１７２】
さらに、応答速度の速い無しきい値反強誘電性液晶または強誘電性液晶を表示媒体に用いて、アクティブマトリクス型液晶表示装置を構成してもよい。
【０１７３】
例えば、1998, SID, "Characteristics and Driving Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability" by H. Furue et al.や、1997, SID DIGEST,841, "A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time" by T. Yoshida et al.や、1996, J. Mater. Chem. 6(4), 671-673, "Thresholdless antiferroelectricity in liquid crystals and its application to displays" by S. Inui et al.や、米国特許第5594569 号に開示された液晶を用いることが可能である。
【０１７４】
ある温度域において反強誘電相を示す液晶を反強誘電性液晶という。反強誘電性液晶を有する混合液晶には、電場に対して透過率が連続的に変化する電気光学応答特性を示す、無しきい値反強誘電性混合液晶と呼ばれるものがある。この無しきい値反強誘電性混合液晶は、Ｖ字型の電気光学応答特性を示すものがあり、その駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μｍ）のものも見出されている。
【０１７５】
ここで、Ｖ字型の電気光学応答を示す無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を示す例を図２１に示す。図２１に示すグラフの縦軸は透過率（任意単位）、横軸は印加電圧である。なお、アクティブマトリクス型液晶表示装置の入射側の偏光板の透過軸は、アクティブマトリクス型液晶表示装置のラビング方向にほぼ一致する無しきい値反強誘電性混合液晶のスメクティック層の法線方向とほぼ平行に設定されている。また、出射側の偏光板の透過軸は、入射側の偏光板の透過軸に対してほぼ直角（クロスニコル）に設定されている。
【０１７６】
図２１に示されるように、このような無しきい値反強誘電性混合液晶を用いると、低電圧駆動かつ階調表示が可能となることがわかる。
【０１７７】
このような低電圧駆動の無しきい値反強誘電性混合液晶をアナログドライバを有するアクティブマトリクス型液晶表示装置に用いた場合には、画像信号のサンプリング回路の電源電圧を、例えば、５Ｖ〜８Ｖ程度に抑えることが可能となる。よって、ドライバの動作電源電圧を下げることができ、アクティブマトリクス型液晶表示装置の低消費電力化および高信頼性が実現できる。
【０１７８】
また、このような低電圧駆動の無しきい値反強誘電性混合液晶をデジタルドライバを有するアクティブマトリクス型液晶表示装置に用いた場合にも、Ｄ／Ａ変換回路の出力電圧を下げることができるので、Ｄ／Ａ変換回路の動作電源電圧を下げることができ、ドライバの動作電源電圧を低くすることができる。よって、アクティブマトリクス型液晶表示装置の低消費電力化および高信頼性が実現できる。
【０１７９】
よって、このような低電圧駆動の無しきい値反強誘電性混合液晶を用いることは、比較的ＬＤＤ領域（低濃度不純物領域）の幅が小さなＴＦＴ（例えば、０ｎｍ〜５００ｎｍまたは０ｎｍ〜２００ｎｍ）を用いる場合においても有効である。
【０１８０】
また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶をアクティブマトリクス型液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。また、アクティブマトリクス型液晶表示装置の駆動方法を線順次駆動とすることにより、画素への階調電圧の書き込み期間（ピクセルフィードピリオド）を長くし、保持容量が小くてもそれを補うようにしてもよい。
【０１８１】
なお、このような無しきい値反強誘電性混合液晶を用いることによって低電圧駆動が実現されるので、アクティブマトリクス型液晶表示装置の低消費電力が実現される。
【０１８２】
なお、図２１に示すような電気光学特性を有する液晶であれば、いかなるものも本発明のアクティブマトリクス型液晶表示装置の表示媒体として用いることができる。
【０１８３】
また、本発明のアクティブマトリクス半導体表示装置には、印加電圧に応答して光学的特性が変調され得るその他のいかなる表示媒体を用いてもよい。例えば、エレクトロルミネセンス素子などを用いても良い。
【０１８４】
また、アクティブマトリクス型液晶表示装置のアクティブマトリクス回路に用いられるアクティブ素子には、ＴＦＴの他ＭＩＭ素子等が用いられても良い。
【０１８５】
なお、上記実施例においては、アクティブマトリクス回路と駆動回路とを同一基板上に一体形成したアクティブマトリクス型液晶表示装置について例を挙げて説明したが、本発明のアクティブマトリクス型半導体表示装置は、アクティブマトリクス回路と駆動回路とを別々に形成してもよい。この場合、アクティブマトリクス回路を構成する画素ＴＦＴとして、アモルファスシリコンＴＦＴを用いることができ、また駆動回路をＩＣによって構成することができる。
【０１８６】
（実施例１０）
本実施例では、上述の実施例１〜９のアクティブマトリクス型半導体表示装置を部品として組み込んだ電子機器の例について説明する。なお、本発明のアクティブマトリクス型半導体表示装置は、以下に示す電子機器以外にも、あらゆる種類の電子機器には適用できる。
【０１８７】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、プロジェクションＴＶ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話、電子書籍等）などが挙げられる。それらの一例を図１９に示す。
【０１８８】
図１９（Ａ）は携帯電話であり、本体１９０１、音声出力部１９０２、音声入力部１９０３、アクティブマトリクス型半導体表示装置１９０４、操作スイッチ１９０５、アンテナ１９０６で構成される。
【０１８９】
図１９（Ｂ）はビデオカメラであり、本体２００１、アクティブマトリクス型半導体表示装置２００２、音声入力部２００３、操作スイッチ２００４、バッテリー２００５、受像部２００６で構成される。
【０１９０】
図１９（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２１０１、カメラ部２１０２、受像部２１０３、操作スイッチ２１０４、アクティブマトリクス型表示装置２１０５で構成される。
【０１９１】
図１９（Ｄ）はゴーグル型ディスプレイであり、本体２２０１、アクティブマトリクス型半導体表示装置２２０２、アーム部２２０３で構成される。
【０１９２】
図１９（Ｅ）はリア型プロジェクターであり、本体２３０１、光源２３０２、アクティブマトリクス型半導体表示装置２３０３、偏光ビームスプリッタ２３０４、リフレクター２３０５、２３０６、スクリーン２３０７で構成される。
【０１９３】
図１９（Ｆ）は携帯書籍（電子書籍）であり、本体２４０１、アクティブマトリクス型半導体表示装置２４０２、２４０３、記憶媒体２４０４、操作スイッチ２４０５、アンテナ２４０６で構成される。
【０１９４】
以上の様に、本発明のアクティブマトリクス型半導体表示装置の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。
【０１９５】
（実施例１１）
本実施例のアクティブマトリクス型液晶表示装置は、対向電極の形状が実施例２と異なっている。しかし、他の構成については実施例２と同様である。
【０１９６】
図２２を参照する。図２２には、本実施例のアクティブマトリクス型液晶表示装置の概略構成図が示されている。なお、アクティブマトリクス回路の部分は模式的に示されている。図２２において、８０１はソース信号線駆動回路、８０２はゲイト信号線駆動回路、８０４は画素ＴＦＴ、８０５は画素電極である。
【０１９７】
本実施例においては、対向電極１および対向電極２は、それぞれソース信号線２本毎に対応して、お互いの隙間を埋め合うような形状をとっている。
【０１９８】
つまり、対向電極１は、ソース信号線（Ｓ1、Ｓ2、Ｓ5、Ｓ6、・・・、Ｓ4n-3、Ｓ4n-2）に接続された画素ＴＦＴ（１、１）〜（ｍ、１）、（１、２）〜（ｍ、２）、（１、５）〜（ｍ、５）、（１、６）〜（ｍ、６）、・・・、（１、４ｎ−３）〜（ｍ、４ｎ−３）、（１、４ｎ−２）〜（ｍ、４ｎ−２）を有する画素それぞれに対応して配置されている。ただし、例えば、画素ＴＦＴ（１、１）〜（ｍ、１）および（１、２）〜（ｍ、２）を有する画素に対応して配置されている対向電極は隙間がないのが、実施例２と異なっている。
【０１９９】
また、対向電極２は、ソース信号線（Ｓ３、Ｓ４、Ｓ７、Ｓ８、・・・、Ｓ4n-1、Ｓ4n）に接続された画素ＴＦＴ（１、３）〜（ｍ、３）、（１、４）〜（ｍ、４）、（１、７）〜（ｍ、７）、（１、８）〜（ｍ、８）、・・・、（１、４ｎ−１）〜（ｍ、４ｎ−１）、（１、４ｎ）〜（ｍ、４ｎ）を有する画素それぞれに対応して配置されている。ただし、例えば、画素ＴＦＴ（１、３）〜（ｍ、３）および（１、４）〜（ｍ、４）を有する画素に対応して配置されている対向電極は隙間がないのが、実施例２と異なっている。
【０２００】
（実施例１２）
本実施例においては、対向電極の構成が他の実施例と異なっている。ただし、その他の構成は実施例１と同様である。
【０２０１】
図２３を参照する。図２３には、本実施例のアクティブマトリクス型液晶表示装置の概略構成図において、アクティブマトリクス回路の部分を模式的に示したものである。図２３において、９０１はソース信号線駆動回路、９０２はゲイト信号線駆動回路、９０４は画素ＴＦＴ、９０５は画素電極である。
【０２０２】
本実施例においては、対向電極１は、透光性の導電性材料からなる対向電極１−１と抵抗の低い金属材料からなる対向電極１−２とによって構成されている。なお、この対向電極１−２は、画素ＴＦＴ９０４が存在する上方に形成され、遮光膜の役目をしている。対向電極１−２の材料としては、例えば、Ｔｉ等を用いることができる。
【０２０３】
対向電極２も対向電極１と同様の構成を採っており、透明性の導電性材料からなる対向電極２−１と抵抗の低い金属材料からなる対向電極２−２とによって構成されている。
【０２０４】
本実施例のような構成を採ることによって、対向電極１および対向電極２の抵抗を小さくすることができる。
【０２０５】
（実施例１３）
本実施例においては、対向電極の構成が実施例１２と異なっている。ただし、その他の構成は実施例１２と同様である。
【０２０６】
図２４を参照する。図２４には、本実施例のアクティブマトリクス型液晶表示装置の概略構成図において、アクティブマトリクス回路の部分を模式的に示したものである。図２４において、１００１はソース信号線駆動回路、１００２はゲイト信号線駆動回路、１００４は画素ＴＦＴ、１００５は画素電極である。
【０２０７】
本実施例の対向電極１および対向電極２は、実施例１２の対向電極および対向電極２とは異なり、遮光膜として機能する対向電極１−２および対向電極２−２の形状が異なる。対向電極１は、画素の上方において、透明性の導伝材料からなる対向電極１−１を抵抗の低い金属材料からなる対向電極１−２が挟んでいるような構成をとっている。対向電極１−２の材料としては、例えば、Ｔｉ等を用いることができる。
【０２０８】
対向電極２も対向電極１と同様の構成を採っている。
【０２０９】
本実施例のような構成を採ることによって、対向電極１および対向電極２の抵抗を実施例１２よりも更に小さくすることができる。
【０２１０】
（参考例１４）
本参考例では、本願発明を用いてＥＬ（エレクトロルミネッセンス）表示装置を作製した例について説明する。
【０２１１】
図２５（Ａ）は本願発明を用いたＥＬ表示装置の上面図である。図２５（Ａ）において、４０１０は基板、４０１１は画素部、４０１２はソース側駆動回路、４０１３はゲート側駆動回路であり、それぞれの駆動回路は配線４０１４〜４０１６を経てＦＰＣ４０１７に至り、外部機器へと接続される。
【０２１２】
このとき、少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにしてカバー材６０００、シーリング材（ハウジング材ともいう）７０００、密封材（第２のシーリング材）７００１が設けられている。
【０２１３】
また、図２５（Ｂ）は本参考例のＥＬ表示装置の断面構造であり、基板４０１０、下地膜４０２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）４０２２及び画素部用ＴＦＴ４０２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。これらのＴＦＴは公知の構造（トップゲート構造またはボトムゲート構造）を用いれば良い。
本願発明を用いて駆動回路用ＴＦＴ４０２２、画素部用ＴＦＴ４０２３が完成したら、樹脂材料でなる層間絶縁膜（平坦化膜）４０２６の上に画素部用ＴＦＴ４０２３のドレインと電気的に接続する透明導電膜でなる画素電極４０２７を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。
【０２１４】
次に、ＥＬ層４０２９を形成する。ＥＬ層４０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０２１５】
本参考例では、シャドーマスクを用いて蒸着法によりＥＬ層を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のＥＬ表示装置とすることもできる。
【０２１６】
ＥＬ層４０２９を形成したら、その上に陰極４０３０を形成する。陰極４０３０とＥＬ層４０２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でＥＬ層４０２９と陰極４０３０を連続成膜するか、ＥＬ層４０２９を不活性雰囲気で形成し、大気解放しないで陰極４０３０を形成するといった工夫が必要である。本参考例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０２１７】
なお、本参考例では陰極４０３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００ｎｍ厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極４０３０は４０３１で示される領域において配線４０１６に接続される。配線４０１６は陰極４０３０に所定の電圧を与えるための電源供給線であり、導電性ペースト材料４０３２を介してＦＰＣ４０１７に接続される。
【０２１８】
４０３１に示された領域において陰極４０３０と配線４０１６とを電気的に接続するために、層間絶縁膜４０２６及び絶縁膜４０２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜４０２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜４０２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜４０２８をエッチングする際に、層間絶縁膜４０２６まで一括でエッチングしても良い。この場合、層間絶縁膜４０２６と絶縁膜４０２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０２１９】
このようにして形成されたＥＬ素子の表面を覆って、パッシベーション膜６００３、充填材６００４、カバー材６０００が形成される。
さらに、ＥＬ素子部を囲むようにして、カバー材６０００と基板４０１０の内側にシーリング材が設けられ、さらにシーリング材７０００の外側には密封材（第２のシーリング材）７００１が形成される。
【０２２０】
このとき、この充填材６００４は、カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【０２２１】
また、充填材６００４の中にスペーサーを含有させてもよい。このとき、スペーサーをＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【０２２２】
スペーサーを設けた場合、パッシベーション膜６００３はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【０２２３】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０２２４】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。
【０２２５】
また、配線４０１６はシーリング材７０００および密封材７００１と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４、４０１５も同様にしてシーリング材７０００および密封材７００１の下を通ってＦＰＣ４０１７に電気的に接続される。
［参考例１５］
本参考例では、本願発明を用いて参考例１４とは異なる形態のＥＬ表示装置を作製した例について、図２６（Ａ）、２６（Ｂ）を用いて説明する。図２５（Ａ）、２５（Ｂ）と同じ番号のものは同じ部分を指しているので説明は省略する。
【０２２６】
図２６（Ａ）は本参考例のＥＬ表示装置の上面図であり、図２６（Ａ）をＡ−Ａ’で切断した断面図を図２６（Ｂ）に示す。
【０２２７】
参考例１４に従って、ＥＬ素子の表面を覆ってパッシベーション膜６００３までを形成する。
【０２２８】
さらに、ＥＬ素子を覆うようにして充填材６００４を設ける。この充填材６００４は、カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【０２２９】
また、充填材６００４の中にスペーサーを含有させてもよい。このとき、スペーサーをＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【０２３０】
スペーサーを設けた場合、パッシベーション膜６００３はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【０２３１】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０２３２】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。
【０２３３】
次に、充填材６００４を用いてカバー材６０００を接着した後、充填材６００４の側面（露呈面）を覆うようにフレーム材６００１を取り付ける。フレーム材６００１はシーリング材（接着剤として機能する）６００２によって接着される。このとき、シーリング材６００２としては、光硬化性樹脂を用いるのが好ましいが、ＥＬ層の耐熱性が許せば熱硬化性樹脂を用いても良い。なお、シーリング材６００２はできるだけ水分や酸素を透過しない材料であることが望ましい。また、シーリング材６００２の内部に乾燥剤を添加してあっても良い。
【０２３４】
また、配線４０１６はシーリング材６００２と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４、４０１５も同様にしてシーリング材６００２の下を通ってＦＰＣ４０１７に電気的に接続される。
［参考例１６］
参考例１４および１５のような構成からなるＥＬ表示パネルにおいて、本願発明を用いることができる。ここで画素部のさらに詳細な断面構造を図２７に、上面構造を図２８（Ａ）に、回路図を図２８（Ｂ）に示す。図２７、図２８（Ａ）及び図２８（Ｂ）では共通の符号を用いるので互いに参照すれば良い。
【０２３５】
図２７において、基板３５０１上に設けられたスイッチング用ＴＦＴ３５０２は本願発明のＮＴＦＴを用いて形成される。本参考例ではダブルゲート構造としている。但し、ダブルゲート構造とすることで実質的に二つのＴＦＴが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本参考例ではダブルゲート構造としているが、シングルゲート構造でも構わないし、トリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも構わない。また、ＰＴＦＴを用いて形成しても構わない。
【０２３６】
また、電流制御用ＴＦＴ３５０３は本願発明のＮＴＦＴを用いて形成される。このとき、スイッチング用ＴＦＴ３５０２のドレイン配線３５は配線３６によって電流制御用ＴＦＴのゲート電極３７に電気的に接続されている。また、３８で示される配線は、スイッチング用ＴＦＴ３５０２のゲート電極３９a、３９bを電気的に接続するゲート配線である。
【０２３７】
このとき、電流制御用ＴＦＴ３５０３が本願発明の構造であることは非常に重要な意味を持つ。電流制御用ＴＦＴはＥＬ素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用ＴＦＴのドレイン側に、ゲート絶縁膜を介してゲート電極に重なるようにＬＤＤ領域を設ける本願発明の構造は極めて有効である。
【０２３８】
また、本参考例では電流制御用ＴＦＴ３５０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０２３９】
また、図２８（Ａ）に示すように、電流制御用ＴＦＴ３５０３のゲート電極３７となる配線は３５０４で示される領域で、電流制御用ＴＦＴ３５０３のドレイン配線４０と絶縁膜を介して重なる。このとき、３５０４で示される領域ではコンデンサが形成される。このコンデンサ３５０４は電流制御用ＴＦＴ３５０３のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン配線４０は電流供給線（電源線）３５０６に接続され、常に一定の電圧が加えられている。
【０２４０】
スイッチング用ＴＦＴ３５０２及び電流制御用ＴＦＴ３５０３の上には第１パッシベーション膜４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２が形成される。平坦化膜４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０２４１】
また、４３は反射性の高い導電膜でなる画素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ３５０３のドレインに電気的に接続される。画素電極４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。
【０２４２】
また、絶縁膜（好ましくは樹脂）で形成されたバンク４４a、４４bにより形成された溝（画素に相当する）の中に発光層４５が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。
【０２４３】
なお、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０２４４】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０ｎｍ（好ましくは４０〜１００ｎｍ）とすれば良い。
【０２４５】
但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。
【０２４６】
例えば、本参考例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０２４７】
本参考例では発光層４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層４６を設けた積層構造のＥＬ層としている。そして、正孔注入層４６の上には透明導電膜でなる陽極４７が設けられる。本参考例の場合、発光層４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０２４８】
陽極４７まで形成された時点でＥＬ素子３５０５が完成する。なお、ここでいうＥＬ素子３５０５は、画素電極（陰極）４３、発光層４５、正孔注入層４６及び陽極４７で形成されたコンデンサを指す。図２８（Ａ）に示すように画素電極４３は画素の面積にほぼ一致するため、画素全体がＥＬ素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【０２４９】
ところで、本参考例では、陽極４７の上にさらに第２パッシベーション膜４８を設けている。第２パッシベーション膜４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
【０２５０】
以上のように本願発明のＥＬ表示パネルは図２７のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い電流制御用ＴＦＴとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なＥＬ表示パネルが得られる。
【０２５１】
なお、本参考例の構成は、実施例１〜１３構成と自由に組み合わせて実施することが可能である。また、実施例１０の電子機器の表示部として本参考例のＥＬ表示パネルを用いることは有効である。
【０２５２】
（参考例１７）
本参考例では、参考例１６に示した画素部において、ＥＬ素子３５０５の構造を反転させた構造について説明する。説明には図２９を用いる。なお、図２７の構造と異なる点はＥＬ素子の部分と電流制御用ＴＦＴだけであるので、その他の説明は省略することとする。
【０２５３】
図２９において、電流制御用ＴＦＴ３５０３はＰＴＦＴを用いて形成される。
【０２５４】
本参考例では、画素電極（陽極）５０として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【０２５５】
そして、絶縁膜でなるバンク５１a、５１bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層５２が形成される。その上にはカリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層５３、アルミニウム合金でなる陰極５４が形成される。この場合、陰極５４がパッシベーション膜としても機能する。こうしてＥＬ素子３７０１が形成される。
【０２５６】
本参考例の場合、発光層５２で発生した光は、矢印で示されるようにＴＦＴが形成された基板の方に向かって放射される。
【０２５７】
なお、本参考例の構成は、実施例１〜１３の構成と自由に組み合わせて実施することが可能である。また、実施例１０の電子機器の表示部として本参考例のＥＬ表示パネルを用いることは有効である。
【０２５８】
（参考例１８）
本参考例では、図２８（Ｂ）に示した回路図とは異なる構造の画素とした場合の例について図３０（Ａ）〜（Ｃ）に示す。なお、本参考例において、３８０１はスイッチング用ＴＦＴ３８０２のソース配線、３８０３はスイッチング用ＴＦＴ３８０２のゲート配線、３８０４は電流制御用ＴＦＴ、３８０５はコンデンサ、３８０６、３８０８は電流供給線、３８０７はＥＬ素子とする。
【０２５９】
図３０（Ａ）は、二つの画素間で電流供給線３８０６を共通とした場合の例である。即ち、二つの画素が電流供給線３８０６を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０２６０】
また、図３０（Ｂ）は、電流供給線３８０８をゲート配線３８０３と平行に設けた場合の例である。なお、図３０（Ｂ）では電流供給線３８０８とゲート配線３８０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線３８０８とゲート配線３８０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０２６１】
また、図３０（Ｃ）は、図３０（Ｂ）の構造と同様に電流供給線３８０８をゲート配線３８０３と平行に設け、さらに、二つの画素を電流供給線３８０８を中心に線対称となるように形成する点に特徴がある。また、電流供給線３８０８をゲート配線３８０３のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０２６２】
なお、本参考例の構成は、実施例１〜１３、参考例１４または参考例１５の構成と自由に組み合わせて実施することが可能である。また、実施例１０の電子機器の表示部として本参考例の画素構造を有するＥＬ表示パネルを用いることは有効である。
（参考例１９）
参考例１６に示した図２８（Ａ）、２８（Ｂ）では電流制御用ＴＦＴ３５０３のゲートにかかる電圧を保持するためにコンデンサ３５０４を設ける構造としているが、コンデンサ３５０４を省略することも可能である。参考例１６の場合、電流制御用ＴＦＴ３５０３として本願発明のＮＴＦＴを用いているため、ゲート絶縁膜を介してゲート電極に重なるように設けられたＬＤＤ領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本参考例ではこの寄生容量をコンデンサ３５０４の代わりとして積極的に用いる点に特徴がある。
【０２６３】
この寄生容量のキャパシタンスは、上記ゲート電極とＬＤＤ領域とが重なり合った面積によって変化するため、その重なり合った領域に含まれるＬＤＤ領域の長さによって決まる。
【０２６４】
また、参考例１８に示した図３０（Ａ），（Ｂ），（Ｃ）の構造においても同様に、コンデンサ３８０５を省略することは可能である。
【０２６５】
なお、本参考例の構成は、実施例１〜１３、参考例１４〜１８の構成と自由に組み合わせて実施することが可能である。また、実施例１０の電子機器の表示部として本参考例の画素構造を有するＥＬ表示パネルを用いることは有効である。
【０２６６】
【発明の効果】
本発明のアクティブマトリクス型半導体表示装置は、対向電極を２つに分割し、その２つの対向電極にそれぞれ異なる電位を与え、互いに反転駆動を行なう。こうすることによって、画像信号の電位を低くすることができるので、駆動回路を動作するのに必要な電圧を低下させることができる。
【０２６７】
その結果として、駆動回路やアクティブマトリクス回路を構成するＴＦＴ等の素子の信頼性向上および消費電力の低下を実現することができる。
【０２６８】
また、駆動回路によって供給されるタイミングパルスの電圧を低下させることができるので、昇圧回路を省略することができ、駆動回路の小面積化を実現することができる。
【０２６９】
本発明のアクティブマトリクス型半導体表示装置では、ゲイトライン（行）反転駆動、ソースライン（列）反転駆動、ドット（点）反転駆動などのアドレッシングモードを効果的に採用することができ、表示画面の劣化を防ぐことが出来る。
【図面の簡単な説明】
【図１】 本発明のアクティブマトリクス型半導体表示装置の一実施形態の概略構成図である。
【図２】 本発明のアクティブマトリクス型半導体表示装置の一実施形態の概略構成図である。
【図３】 本発明のアクティブマトリクス型半導体表示装置の一実施形態のアクティブマトリクス回路の拡大図である。
【図４】 本発明のアクティブマトリクス型半導体表示装置の一実施形態の動作タイミングチャートである。
【図５】 本発明のアクティブマトリクス型半導体表示装置の一実施形態の動作タイミングチャートである。
【図６】 本発明のアクティブマトリクス型半導体表示装置の画素の電位分布特性のシミュレーション結果である。
【図７】 本発明のアクティブマトリクス型半導体表示装置の一実施形態の概略構成図である。
【図８】 本発明のアクティブマトリクス型半導体表示装置の一実施形態の概略構成図である。
【図９】 本発明のアクティブマトリクス型半導体表示装置の一実施形態の動作タイミングチャートである。
【図１０】 本発明のアクティブマトリクス型半導体表示装置の一実施形態の動作タイミングチャートである。
【図１１】 本発明のアクティブマトリクス型半導体表示装置の作製工程例である。
【図１２】 本発明のアクティブマトリクス型半導体表示装置の作製工程例である。
【図１３】 本発明のアクティブマトリクス型半導体表示装置の作製工程例である。
【図１４】 本発明のアクティブマトリクス型半導体表示装置の作製工程例である。
【図１５】 本発明のアクティブマトリクス型半導体表示装置の作製工程例である。
【図１６】 本発明のアクティブマトリクス型半導体表示装置の作製工程例である。
【図１７】 本発明のアクティブマトリクス型半導体表示装置の作製工程例である。
【図１８】 本発明のアクティブマトリクス型半導体表示装置の作製工程例である。
【図１９】 本発明のアクティブマトリクス型半導体表示装置を搭載した電子機器の例である。
【図２０】 従来のアクティブマトリクス型液晶表示装置の概略構成図である。
【図２１】 無しきい値反強誘電性混合液晶の印加電圧−透過率特性を示すグラフである。
【図２２】 本発明のアクティブマトリクス型半導体表示装置の実施形態の概略構成図である。
【図２３】 本発明のアクティブマトリクス型半導体表示装置の実施形態の概略構成図である。
【図２４】 本発明のアクティブマトリクス型半導体表示装置の実施形態の概略構成図である。
【図２５】 本発明のアクティブマトリクス型半導体表示装置の実施形態の上面図および断面図である。
【図２６】 本発明のアクティブマトリクス型半導体表示装置の実施形態の上面図および断面図である。
【図２７】 本発明のアクティブマトリクス型半導体表示装置の実施形態の断面図である。
【図２８】 本発明のアクティブマトリクス型半導体表示装置の実施形態の画素部の構成図および回路図である。
【図２９】 本発明のアクティブマトリクス型半導体表示装置の実施形態の断面図である。
【図３０】 本発明のアクティブマトリクス型半導体表示装置の実施形態の回路図である。
【符号の説明】
１０１ ソース信号線駆動回路
１０２ ゲイト信号線駆動回路
１０３ アクティブマトリクス回路
１０４ 画素ＴＦＴ
１０５ 画素電極
１０６ 液晶
１０７ 保持容量
Claims (2)
- 複数のソース信号線に画像信号を供給するソース信号線駆動回路と、
複数のゲイト信号線に選択信号を供給するゲイト信号線駆動回路と、
画素ＴＦＴおよび前記画素ＴＦＴのドレイン電極に接続された画素電極を有する画素がマトリクス状に配置され、前記画素ＴＦＴのソース電極には前記ソース信号線が接続され、前記画素ＴＦＴのゲイト電極には前記ゲイト信号線が接続されているアクティブマトリクス回路と、
対向電極１及び対向電極２からなる２つの対向電極と、
前記画素電極と前記対向電極とに挟まれた表示媒体と、
を有するアクティブマトリクス型半導体表示装置であって、
前記表示媒体は液晶であり、
前記２つの対向電極は、前記複数のソース信号線のうち一本毎のソース信号線に対応した画素に対応して、それぞれ配置されており、
前記２つの対向電極には、対応するソース信号線に供給される画像信号の電位と反対の電位がそれぞれ与えられ、
前記対向電極１及び前記対向電極２には互いに逆の電位が供給され、
前記対向電極１は透光性の導電性材料からなる対向電極１−１と、該対向電極１−１よりも抵抗の低い金属材料からなる対向電極１−２とによって構成され、
前記対向電極２は透光性の導電性材料からなる対向電極２−１と、該対向電極２−１よりも抵抗の低い金属材料からなる対向電極２−２とによって構成され、
前記対向電極１−２及び前記対向電極２−２はそれぞれ、対応する画素の前記画素ＴＦＴの上方に形成され、遮光膜となることを特徴とするアクティブマトリクス型半導体表示装置。 - 複数のソース信号線に画像信号を供給するソース信号線駆動回路と、
複数のゲイト信号線に選択信号を供給するゲイト信号線駆動回路と、
画素ＴＦＴおよび前記画素ＴＦＴのドレイン電極に接続された画素電極を有する画素がマトリクス状に配置され、前記画素ＴＦＴのソース電極には前記ソース信号線が接続され、前記画素ＴＦＴのゲイト電極には前記ゲイト信号線が接続されているアクティブマトリクス回路と、
対向電極１及び対向電極２からなる２つの対向電極と、
前記画素電極と前記対向電極とに挟まれた表示媒体と、
を有するアクティブマトリクス型半導体表示装置であって、
前記表示媒体は液晶であり、
前記２つの対向電極は、前記複数のソース信号線のうち二本毎のソース信号線に対応した画素に対応して、それぞれ配置されており、
前記２つの対向電極には、対応するソース信号線に供給される画像信号の電位と反対の電位がそれぞれ与えられ、
前記対向電極１及び前記対向電極２には互いに逆の電位が供給され、
前記対向電極１は透光性の導電性材料からなる対向電極１−１と、該対向電極１−１よりも抵抗の低い金属材料からなる対向電極１−２とによって構成され、
前記対向電極２は透光性の導電性材料からなる対向電極２−１と、該対向電極２−１よりも抵抗の低い金属材料からなる対向電極２−２とによって構成され、
前記対向電極１−２及び前記対向電極２−２はそれぞれ、対応する画素の前記画素ＴＦＴの上方に形成され、遮光膜となることを特徴とするアクティブマトリクス型半導体表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32754799A JP4666704B2 (ja) | 1998-11-17 | 1999-11-17 | アクティブマトリクス型半導体表示装置 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32647098 | 1998-11-17 | ||
| JP10-326470 | 1999-03-29 | ||
| JP11-86202 | 1999-03-29 | ||
| JP8620299 | 1999-03-29 | ||
| JP32754799A JP4666704B2 (ja) | 1998-11-17 | 1999-11-17 | アクティブマトリクス型半導体表示装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000347598A JP2000347598A (ja) | 2000-12-15 |
| JP2000347598A5 JP2000347598A5 (ja) | 2006-12-07 |
| JP4666704B2 true JP4666704B2 (ja) | 2011-04-06 |
Family
ID=27305119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32754799A Expired - Fee Related JP4666704B2 (ja) | 1998-11-17 | 1999-11-17 | アクティブマトリクス型半導体表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4666704B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4879427B2 (ja) * | 2001-02-21 | 2012-02-22 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP4297628B2 (ja) * | 2001-04-13 | 2009-07-15 | 三洋電機株式会社 | アクティブマトリクス型表示装置 |
| JP2008052289A (ja) * | 2001-09-07 | 2008-03-06 | Semiconductor Energy Lab Co Ltd | 発光装置及び電子機器 |
| US7088052B2 (en) * | 2001-09-07 | 2006-08-08 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method of driving the same |
| US6911781B2 (en) | 2002-04-23 | 2005-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and production system of the same |
| JP4111185B2 (ja) * | 2004-10-19 | 2008-07-02 | セイコーエプソン株式会社 | 電気光学装置、その駆動方法及び電子機器 |
| WO2011052382A1 (en) | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP6297297B2 (ja) * | 2013-10-31 | 2018-03-20 | 京セラディスプレイ株式会社 | 液晶表示装置 |
| CN114079159B (zh) * | 2020-08-13 | 2022-11-11 | 上海天马微电子有限公司 | 液晶天线 |
-
1999
- 1999-11-17 JP JP32754799A patent/JP4666704B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000347598A (ja) | 2000-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1003151B1 (en) | Active matrix type semiconductor display device | |
| US6714183B2 (en) | Semiconductor display device and driving circuit therefor | |
| JP4338855B2 (ja) | Ｄ／ａ変換回路およびアクティブマトリクス型表示装置 | |
| US7714825B2 (en) | Display device | |
| US8120552B2 (en) | Electronic device and method of driving electronic device | |
| US7782315B2 (en) | Display device and method of driving the same | |
| US20120001244A1 (en) | Semiconductor device and method of manufacturing therefor | |
| US6753854B1 (en) | Display device | |
| US7233342B1 (en) | Time and voltage gradation driven display device | |
| JP5088986B2 (ja) | 表示装置 | |
| JP4666704B2 (ja) | アクティブマトリクス型半導体表示装置 | |
| JP2000259111A (ja) | 半導体表示装置およびその駆動回路 | |
| JP4646351B2 (ja) | 表示装置 | |
| US6590581B1 (en) | Display device | |
| JP3859915B2 (ja) | 半導体装置の作製方法 | |
| JP4789305B2 (ja) | 表示装置 | |
| JP4583716B2 (ja) | 半導体装置 | |
| JP4588163B2 (ja) | 表示装置 | |
| JP4683710B2 (ja) | 液晶表示装置、ｅｌ表示装置及び電子機器 | |
| JP2006031032A (ja) | 半導体表示装置およびその駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061024 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061024 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |