JP4111185B2 - 電気光学装置、その駆動方法及び電子機器 - Google Patents

Description

この発明は、有機発光ダイオード素子のような電流駆動型素子を駆動する電気光学装置、その駆動方法および電子機器に関する。

近年、有機エレクトロルミネッセンス素子や発光ポリマー素子などと呼ばれる自発光型の有機発光ダイオード素子（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ素子、以下「ＯＬＥＤ素子」と呼ぶ）の電気光学的特性を利用した表示装置が注目されている。

ＯＬＥＤ素子を駆動するトランジスタ（「駆動トランジスタ」と呼ぶ）は、アモルファスシリコンで構成される場合と、ポリシリコンで構成される場合とが存在する。しかし、アモルファスシリコンで駆動トランジスタを構成した場合には、駆動トランジスタのしきい値電圧が経時変化し易いという問題がある。

このため、従来から、しきい値電圧の経時変化を抑制して、正確に発光階調を再現できる技術が望まれていた。

特開２００４−１３３２４０号公報

なお、発光素子の階調を正確に制御したいという要望は、アモルファスシリコン製のトランジスタを用いた装置に限らず、一般に、発光素子をそれぞれ有する複数の画素回路を備えた電気光学装置に共通する問題であった。

本発明は、発光素子の発光階調を正確に再現するための技術を提供することを目的とする。

上記目的を達成するために、本発明による電気光学装置は、
発光素子と前記発光素子を駆動する駆動トランジスタとをそれぞれ含む複数の画素回路と、
前記複数の画素回路に接続され、各画素回路に発光階調を示すデータ信号として、前記駆動トランジスタのゲート／ソース間に印加されるバイアス電圧を有するデータ信号を供給するためのデータ線と、
前記データ線を介して各画素回路に前記データ信号を供給するデータ線駆動回路と、
を備え、
前記データ線駆動回路は、
前記発光素子を発光させるための順バイアス電圧を有するデータ信号を前記画素回路に供給する順フレーム期間と、前記発光素子の発光を生じさせない逆バイアス電圧を有するデータ信号を前記画素回路に供給する逆フレーム期間とを、各画素回路毎に前記順フレーム期間をＭ回（Ｍは２以上の整数）適用した後に前記逆フレーム期間を１回適用することによって各画素回路をそれぞれ駆動するとともに、
前記逆フレーム期間において前記データ線に印加される逆バイアス電圧を、当該逆フレーム期間の直前の前記Ｍ回の順フレーム期間において前記データ線に印加されたＭ個の順バイアス電圧の和に応じて決定する。

この電気光学装置によれば、画素回路の駆動トランジスタのゲート／ソース間に順バイアス電圧と逆バイアス電圧とを印加できるので、順バイアス電圧のみを印加した場合に発生する駆動トランジスタのしきい値電圧の経時変化を抑制することができ、正確な発光階調を維持することが可能である。また、逆バイアス電圧を、Ｍ個の順バイアス電圧の和に応じて適切な値に設定することができるので、駆動トランジスタのしきい値電圧の経時変化をより適切に抑制することができる。

前記データ線駆動回路は、前記順フレーム期間と前記逆フレーム期間を所定の順序で切り換え、前記順フレーム期間と前記逆フレーム期間とのうちの一方を前記複数の画素回路のすべてに対して同時に適用するようにしてもよい。

この構成によれば、逆フレーム期間では全画素が非発光（黒表示）として観察されるので、画像（特に動画）がきれいに見える。

前記複数の画素回路は、所定サイズの画素ブロックの単位に区分されており、
前記データ線駆動回路は、各画素ブロック毎に前記順フレーム期間と前記逆フレーム期間を所定の順序で切り換えるようにしてもよい。

この構成では、常に一部の画素回路によって有効な画像が表示されるという利点がある。

また、前記複数の画素回路はマトリクス状に配列されており、
各画素ブロックは、１行分の複数の画素回路で構成されていてもよい。

あるいは、前記複数の画素回路はマトリクス状に配列されており、
各画素ブロックは、１列分の複数の画素回路で構成されていてもよい。

前記複数の画素回路は、第１と第２の画素回路群に分類されており、
前記データ線駆動回路は、
前記第１の画素回路群に対して前記順フレーム期間を適用するとともに前記第２の画素回路群に対して前記逆フレーム期間を適用する第１種の混合フレーム適用期間と、
前記第１の画素回路群に対して前記逆フレーム期間を適用するとともに前記第２の画素回路群に対して前記順フレーム期間を適用する第２種の混合フレーム適用期間と、
を所定の順序で適用するようにしてもよい。

この構成では、常に一部の画素回路によって有効な画像が表示されるという利点がある。

前記第１の画素回路群と前記第２の画素回路群は、所定サイズの画素ブロックの単位にそれぞれ区分されているようにしてもよい。

また、前記複数の画素回路は、マトリクス状に配置されており、
前記画素ブロックは、１行分の複数の画素回路で構成されていてもよい。

あるいは、前記複数の画素回路は、マトリクス状に配置されており、
前記画素ブロックは、１列分の複数の画素回路で構成されていてもよい。

前記データ線駆動回路は、前記逆フレーム期間において前記データ線に印加される逆バイアス電圧とその印加期間の積で与えられる第１の値と、直前のＭ回の順フレーム期間において前記データ線に印加された順バイアス電圧とその印加期間の積で与えられる第２の値とが、逆符号の等しい値を有するように前記逆バイアス電圧を設定するようにしてもよい。

この構成によれば、逆バイアス電圧をより適切な値に設定することができる。

前記データ線駆動回路は、各画素回路毎に、前記順フレーム期間と前記逆フレーム期間とを交互に実行するとともに、
前記逆フレーム期間において前記データ線に印加される逆バイアス電圧と、直前の前記順フレーム期間において前記データ線に印加された順バイアス電圧とが、逆符号の等しい値を有するように前記逆バイアス電圧を設定するようにしてもよい。

この構成によれば、逆バイアス電圧が順バイアス電圧とが交互に印加されるので、逆バイアス電圧をより適切に設定することができる。

前記データ線駆動回路は、前記逆バイアス電圧を所定の一定値に設定するようにしてもよい。

この構成によれば、簡単な構成で駆動トランジスタのしきい値電圧の経時変化を抑制できる。

前記データ線駆動回路は、
複数の発光階調を表す複数の順バイアス電圧を発生させる順バイアス発生回路と、
所定の基準電圧に対して前記複数の順バイアス電圧とは逆符号の等しい電位差をそれぞれ有する複数の逆バイアス電圧を発生させる逆バイアス発生回路と、
前記複数の順バイアス電圧と前記複数の逆バイアス電圧の中から１つを選択して前記データ線に印加する選択回路と、
を備えるようにしてもよい。

この構成によれば、適切な値の逆バイアス電圧を発生することができる。

前記データ線駆動回路は、
複数の発光階調を表す複数の順バイアス電圧を発生させるために使用される順バイアス用高電位及び順バイアス用低電位と、所定の基準電圧に対して前記複数の順バイアス電圧とは逆符号の等しい電位差をそれぞれ有する複数の逆バイアス電圧を発生させるために使用される逆バイアス用高電位及び逆バイアス用低電位とを供給する電源回路と、
複数の抵抗と、前記複数の抵抗によって分圧された電圧を取り出すための複数の電圧供給線とを備える分圧回路と、
前記分圧回路の高電圧側端子に、前記順バイアス用高電位と前記逆バイアス側低電位とのうちの一方を選択して接続する第１のスイッチ回路と、
前記分圧回路の低電圧側端子に、前記順バイアス用低電位と前記逆バイアス側高電位とのうちの一方を選択して接続する第２のスイッチ回路と、
を備えるようにしてもよい。

この構成によれば、分圧回路が１つで済むので、回路構成を簡略化することができる。

なお、前記発光素子は、有機ＥＬ素子であるものとしてもよい。

また、前記駆動トランジスタは、アモルファスシリコントランジスタであるものとしてもよい。

アモルファスシリコンで駆動トランジスタを構成した場合には、駆動トランジスタのしきい値電圧が特に経時変化し易い傾向にあるので、本発明の効果が顕著である。

なお、本発明は、種々の形態で実現することが可能であり、例えば、電気光学装置、そのための駆動回路、電気光学装置を備えた電子機器、それらの装置の駆動方法、それらの方法または装置の機能を実現するためのコンピュータプログラム、そのコンピュータプログラムを記録した記録媒体、そのコンピュータプログラムを含み搬送波内に具現化されたデータ信号、等の形態で実現することができる。

次に、本発明の実施の形態を実施例に基づいて以下の順序で説明する。
A．第１実施例：
B．第１実施例の変形例：
C．第２実施例：
D．第３実施例：
E．第４実施例：
F．第５実施例：
G．第６実施例：
H．その他の変形例

A．第１実施例：
図１は、本発明の第１実施例としての電気光学装置の構成を概略的に示すブロック図である。この電気光学装置１００は、画素領域２００と、走査線駆動回路３００と、データ線駆動回路４００と、制御回路５００とを備えている。電気光学装置１００は、画素領域２００に画像を表示させる画像表示装置である。なお、以下の説明では、図１に示すＸ方向を行方向とも呼び、Ｙ方向を列方向とも呼ぶものとする。

画素領域２００には、Ｘ方向（行方向）に伸びるｍ本の走査線３１０が、互いに平行に配設されている。また、画素領域２００には、Ｘ方向と直交するＹ方向（列方向）に伸びるｎ本のデータ線４０２が、互いに平行に配設されている。そして、任意の１本の走査線３１０と、任意の１本のデータ線４０２とが交差する位置に、１つの画素回路２１０が設けられている。すなわち、画素領域２００には、ｍ行ｎ列の画素回路２１０が設けられている。

走査線駆動回路３００は、１行目〜ｍ行目の各走査線３１０に対応した走査信号Ｙ１〜Ｙｍを生成し、これらの走査信号Ｙ１〜Ｙｍをそれぞれに対応する走査線３１０に出力する。データ線駆動回路４００は、画素回路２１０が表示する階調を制御するための階調信号Ｘ１〜Ｘｎを生成し、データ線４０２を介して各画素回路２１０に供給する。なお、階調信号Ｘ１〜Ｘｎを「データ信号」とも呼ぶ。

図２は、ｉ行目ｊ列目の画素回路の一例を示す説明図である。画素回路２１０は、自発光素子であるＯＬＥＤ素子２１２と、駆動素子として機能するｎチャネル型のＴＦＴ２１４と、スイッチング素子として機能するｎチャネル型のＴＦＴ２１６と、容量素子２１８とを備えている。この画素回路２１０は、データ信号Ｘｊの電圧レベルによって発光階調を設定する電圧プログラミング型の画素回路である。

ＯＬＥＤ素子２１２は、陽極と陰極との間に発光層が狭持されており、順方向電流に応じた輝度で発光する。発光層としては、各画素回路２１０のＯＬＥＤ素子２１２の発光色（例えばＲ、Ｇ、Ｂの３色の内のいずれか１色）に応じた有機ＥＬ材料が用いられている。ＯＬＥＤ素子２１２の陰極は、すべての画素回路２１０に対して共通となっている。

ＴＦＴ２１４のドレイン電極は高位基準電圧ＶELに接続されており、またソース電極はＯＬＥＤ素子２１２の陽極に、ゲート電極はＴＦＴ２１６のドレイン電極に、それぞれ接続されている。容量素子２１８の一端はＴＦＴ２１４のドレイン電極に接続され、他端はＴＦＴ２１４のゲート電極とＴＦＴ２１６のドレイン電極とに接続されている。ＴＦＴ２１６のゲート電極は走査線３１０に接続されており、ソース電極はデータ線４０２に接続されている。

この画素回路２１０は、トランジスタ数が２である単純な２トランジスタ型の画素回路であり、２つのＴＦＴ２１４，２１６はアモルファスシリコンで構成されている。アモルファスシリコンを用いた場合には、駆動トランジスタとして機能するＴＦＴ２１４（以下、「駆動トランジスタ２１４」と呼ぶ）のしきい値電圧が経時的に変化し易い傾向がある。駆動トランジスタ２１４のしきい値電圧が変化すると、駆動トランジスタ２１４を流れる電流値が変わってしまい、ＯＬＥＤ素子２１２の発光量もこれに応じて変わってしまう。そこで、正確な発光階調を維持するためには、発光時にシフトした駆動トランジスタ２１４のしきい値電圧を回復させる（すなわち経時変化を防止する）ことが好ましい。但し、駆動トランジスタ２１４のしきい値電圧の経時変化を防止するためには、例えば駆動トランジスタ２１４に逆バイアス電圧を印加するための回路部分を画素回路内部に設けるようにすることも可能である。しかし、そのような画素回路は回路規模が大きくなり、従って単位面積当たりの画素数も少なくなる点で好ましくない。本実施例では、駆動トランジスタ２１４に逆バイアス電圧を印加するための回路部分が画素回路２１０内に設けられておらず、その代わりに、データ線駆動回路４００（図１）がデータ線４０２に逆バイアス電圧を印加することによって、しきい値電圧の経時変化を防止している。

なお、本明細書において、「バイアス電圧」とは、駆動トランジスタ２１４のソース／ゲート間に印加される電圧を意味している。

図３は、第１実施例におけるデータ線駆動回路４００の内部構成を示すブロック図である。このデータ線駆動回路４００は、データ電圧発生回路４１０と、各データ線毎に設けられたセレクタ４２０とを有している。データ電圧発生回路４１０は、複数の順バイアス電圧Ｖ０〜Ｖ６３を発生する第１の分圧回路４１２ａと、複数の逆バイアス電圧ＶＲ０〜ＶＲ６３を発生する第２の分圧回路４１２ｂとを有している。

図４は、順バイアス電圧Ｖ０〜Ｖ６３と逆バイアス電圧ＶＲ０〜ＶＲ６３との関係を示す説明図である。順バイアス電圧Ｖ０〜Ｖ６３は、１つの画素回路で再現可能な６４個の階調を表す電圧である。すなわち、順バイアス電圧Ｖ０〜Ｖ６３のいずれかを用いて画素回路２１０内の容量素子２１８の容量値が設定されると、この容量値に応じた階調でＯＬＥＤ素子２１２が発光する。但し、最も低い順バイアス電圧Ｖ０は、非発光（黒表示）のための電圧である。すなわち、黒表示のための順バイアス電圧Ｖ０は、駆動トランジスタ２１４のしきい値電圧よりも低い電圧レベルに設定されている。

逆バイアス電圧ＶＲ０〜ＶＲ６３は、駆動トランジスタ２１４のしきい値電圧の経時変化を防止するために使用される。これらの逆バイアス電圧ＶＲ０〜ＶＲ６３のレベルは、しきい値電圧Ｖthよりも低く、ＯＬＥＤ素子２１２を発光させない電圧レベルである。

順バイアス電圧Ｖｎ（ｎ＝０〜６３）は、ＯＬＥＤ素子２１２の発光時における駆動トランジスタ２１４のソース電圧Ｖｓよりも高い電位を有しており、逆バイアス電圧ＶＲｎ（ｎ＝０〜６３）はソース電圧Ｖｓよりも低い電位を有している。本実施例では、ソース電圧Ｖｓと順バイアス電圧Ｖｎとの差が、ソース電圧Ｖｓと逆バイアス電圧ＶＲｎとの差と等しくなるように逆バイアス電圧ＶＲｎが設定されている。

すなわち、順バイアス電圧Ｖｎと逆バイアス電圧ＶＲｎの間には以下の関係がある。
ＶＲｎ＝Ｖｓ−（Ｖｎ−Ｖｓ） …（１）

換言すれば、図４に示すように、順バイアス電圧の差分ΔＶ０〜ΔＶ６３が、逆バイアス電圧の差分ΔＶＲ０〜ΔＶＲ６３とそれぞれ等しくなるように設定されている。

なお、ＯＬＥＤ素子２１２の発光時における駆動トランジスタ２１４のソース電圧Ｖｓの値は、予め実験的に決定される。従って、逆バイアス電圧ＶＲｎは、このソース電圧Ｖｓを所定の基準電圧として考えたときに、順バイアス電圧Ｖｎと対称な電位にある電圧値として設定される。

図３の第１の分圧回路４１２ａは、順バイアス用の高位基準電圧ＶＨと低位基準電圧ＶＬとの間を複数の抵抗で分圧する回路である。第２の分圧回路４１２ｂは、逆バイアス用の高位基準電圧ＶＲＨと低位基準電圧ＶＲＬとの間を複数の抵抗で分圧する回路である。

図３の各セレクタ４２０には、順バイアス電圧Ｖ０〜Ｖ６３と逆バイアス電圧ＶＲ０〜ＶＲ６３とがそれぞれ供給されている。また、各セレクタ４２０には、さらに、画像データ信号ＤＸｊ（ｊは列を示す整数）と、切換信号ＳＷとが制御回路５００から供給されている。切換信号ＳＷは、順バイアス電圧を印加すべきか、逆バイアス電圧を印加すべきかを示す信号であり、すべての列に共通する信号である。セレクタ４２０は、これらの信号ＤＸｊ，ＳＷに応じて、順バイアス電圧Ｖ０〜Ｖ６３と逆バイアス電圧ＶＲ０〜ＶＲ６３のうちの１つを選択し、選択した電圧Ｘｊ（ｊは列を示す整数）をデータ信号としてデータ線４０２上（図１）に出力する。

図５（ａ）〜（ｋ）は、第１実施例における電気光学装置１００の動作を示すタイミングチャートである。ここでは、画素領域２００（図１）が８行で構成されているものと仮定しており、図５（ａ）〜（ｈ）に８本の走査信号Ｙ１〜Ｙ８を示している。１行目の走査線３１０に出力される走査信号Ｙ１は、１垂直走査期間Ｔｖ内において、１垂直走査期間の最初のタイミングから１水平走査期間Ｔｈの間Ｈレベルとなり、その他の期間はＬレベルとなるパルス信号である。また、２行目の走査線３１０に出力される走査信号Ｙ２は、走査信号Ｙ１がＨレベルからＬレベルとなるタイミングから１水平走査期間Ｔｈの間Ｈレベルとなるパルス信号である。このように走査信号Ｙ１〜Ｙ８は、１垂直走査期間Ｔｖ内において、１水平走査期間Ｔｈの間だけＨレベルとなり、かつＨレベルとなる期間が順々にずれているようなパターンを、１垂直走査期間Ｔｖ毎に繰り返す信号となっている。１垂直走査期間Ｔｖを「１フレーム期間」または「１フレーム」とも呼ぶ。ｉ行目の走査線３１０に供給される走査信号ＹｉがＨレベルになると、ｉ行目の走査線３１０に接続された複数の画素回路２１０が選択され、各画素回路２１０内の容量素子２１８に、データ信号Ｘｊ（図５（ｉ））の電圧に応じた容量が設定される。この動作を「電圧プログラミング」あるいは単に「プログラミング」と呼ぶ。走査線駆動回路３００は、最初に１行目の走査線３１０に接続された複数の画素回路２１０のプログラミングを行い、その後、２行目以降の走査線３１０に接続された画素回路２１０を１行ずつ順に８行目までプログラミングを行い、以降、１行目に戻って画素回路２１０のプログラミングを繰り返し行うこととなる。各画素回路２１０は、プログラミングされた後は、次のプログラミングが開始されるまでの間、一定の階調で発光を継続する。

図５の時刻ｔ１からの１垂直走査期間Ｔｖ（順フレーム期間ＰＦｍ）では、切換信号ＳＷ（図５（ｊ））が順バイアスを示すレベル（ここではＨレベル）であり、この期間では、図５（ｋ）に示すように順バイアス電圧Ｖｎ（ｎ＝０〜６３）がデータ信号として選択される（図５（ｋ））。次の時刻ｔ２からの１垂直走査期間Ｔｖ（逆フレーム期間ＮＦｍ）では、切換信号ＳＷは逆バイアスを示すレベル（Ｌレベル）であり、逆バイアス電圧ＶＲｎ（ｎ＝０〜６３）がデータ信号として選択される。また、時刻ｔ３からの１垂直走査期間Ｔｖ（順フレーム期間ＰＦｍ＋１）では、切換信号ＳＷは順バイアスを示すレベルである。このように、第１実施例では、すべての画素回路２１０に順バイアス電圧Ｖｎが印加される順フレーム期間ＰＦと、すべての画素回路２１０に逆バイアス電圧ＶＲｎが印加される逆フレーム期間ＮＦとが交互に適用される。逆フレーム期間ＮＦでは、すべての画素回路２１０が非発光状態に設定される。

図６は、図５の３つのフレーム期間ＰＦｍ，ＮＦｍ，ＰＦｍ＋１でのプログラミングの終了時における発光階調の設定状態を示す説明図である。順フレーム期間ＰＦｍは、ｍ番目の有効な１フレーム分の画像の発光階調を設定する期間であり、図６（Ａ）に示すように、順フレーム期間ＰＦｍでのプログラミング終了時に全画素が発光するように設定可能である。但し、各画素が発光するか否かは画像データに応じて決定される。具体的に言えば、最低階調を示す順バイアス電圧Ｖ０が印加される画素は発光しない。図６（Ｂ）に示すように、逆フレーム期間ＮＦｍでのプログラミング終了時は、すべての画素が非発光に設定される。また、図６（Ｃ）に示すように、順フレーム期間ＰＦｍ＋１は、ｍ＋１番目の有効な１フレーム分の画像の発光階調を設定する期間である。このように、第１実施例では、有効な画像を表示するための発光階調を設定する期間は、全体の期間の半分であり、また、発光可能状態となるのも全体の期間の半分である。

逆フレーム期間ＮＦにおいてデータ線４０２に逆バイアス電圧ＶＲｎが印加されると、駆動トランジスタ２１４のゲート／ソース間に負電圧が印加されるので、この駆動トランジスタ２１４のしきい値電圧Ｖthの経時変化を防止することができる。すなわち、仮に逆バイアス電圧を印加せずにＯＬＥＤ素子２１２を発光させると、駆動トランジスタ２１４のしきい値電圧Ｖthが経時的に次第にシフトしてゆく傾向がある。そこで、図５（ａ）〜（ｋ）に示すように、順フレーム期間ＰＦの間に逆フレーム期間ＮＦを設けて駆動トランジスタ２１４のゲート／ソース間に負電圧を印加することによって、このようなしきい値電圧Ｖthのシフトを防止することができる。この結果、正確な階調再現性を維持することが可能となる。

図５に示すタイミングで画像を表示する際には、１フレーム期間Ｔｖは、電気光学装置１００に入力される映像における垂直走査期間の１／２の期間に相当する長さに設定される。こうすれば、入力される映像を、フレーム落ちなく表示することができる。また、順フレーム期間ＰＦの間に逆フレーム期間ＮＦが存在するので、視覚的に動画がきれいに見えるという利点もある。

B．第１実施例の変形例：
上述した第１実施例に関しては、例えば以下のような種々の変形が可能である。

B１．
逆バイアス電圧ＶＲｎは、上記（１）式以外の種々の方法で設定することが可能である。例えば、順バイアス時における駆動トランジスタ２１４のソース電圧Ｖｓと、逆バイアス時におけるソース電圧Ｖｓ’と異なるときには、以下の（２）式に従って逆バイアス電圧ＶＲｎを設定しても良い。
ＶＲｎ＝Ｖｓ’−（Ｖｎ−Ｖｓ） …（２）

なお、順バイアス時のソース電圧Ｖｓと逆バイアス時のソース電圧Ｖｓ’の値は、予め実験的に決定された値が使用される。

B２．
上記第１実施例では、個々の画素回路２１０毎に、順バイアス電圧Ｖｎに一対一に対応した逆バイアス電圧ＶＲｎを印加するものとしていたが、すべての画素回路に共通する一つの逆バイアス電圧ＶＲcommonを印加してもよい。この場合に、例えば以下の（３）式に従って逆バイアス電圧ＶＲcommonを設定することができる。
ＶＲcommon＝Ｖｓ−（Ｖave−Ｖｓ） …（３）
ここで、Ｖaveは順フレームで印加された順バイアス電圧Ｖｎの平均値である。

あるいは、（３）式の代わりに下記の（４）式に示すように、予め決定された一定の逆バイアス電圧ＶＲpresetをすべての画素回路２１０に共通に印加してもよい。
ＶＲcommon＝ＶＲpreset …（４）

この場合には、図３に示すデータ電圧発生回路４１０内の第２の分圧回路４１２ｂは不要であり、この代わりに上記の逆バイアス電圧ＶＲpresetを発生する回路を設ければよい。

B３．
データ電圧発生回路４１０としては、図３に示した構成以外の種々の構成を採用することが可能である。図７は、他のデータ電圧発生回路４１０ａの構成を示している。このデータ電圧発生回路４１０ａは、１つの分圧回路４１２と、２つのスイッチ回路４１４，４１６とを有している。分圧回路４１２の上部側の端子は、第１のスイッチ回路４１４を介して、順バイアス用の高位基準電圧ＶＨと、逆バイアス用の低位基準電圧ＶＲＬとのうちの一方に接続される。一方、分圧回路４１２の下部側の端子は、第２のスイッチ回路４１６を介して、順バイアス用の低位基準電圧ＶＬと、逆バイアス用の高位基準電圧ＶＲＨとのうちの一方に接続される。このデータ電圧発生回路４１０ａは、切換信号ＳＷに応じてスイッチ回路４１４，４１６を切り換えることによって、６４個の順バイアス電圧Ｖ０〜Ｖ６３か、又は、６４個の逆バイアス電圧ＶＲ０〜ＶＲ６３を出力することが可能である。また、このデータ電圧発生回路４１０ａは、図３に示した回路４１０に比べて抵抗の数が１／２で済むので、回路サイズを小さくすることが可能である。

図８は、さらに他のデータ電圧発生回路４１０ｂの構成を示している。このデータ電圧発生回路４１０ｂは、図３と同じ２つの分圧回路４１２ａ，４１２ｂと、６４個のスイッチ回路４１４とを有している。このデータ電圧発生回路４１０ｂによっても、順バイアス電圧Ｖ０〜Ｖ６３か、又は、逆バイアス電圧回路ＶＲ０〜ＶＲ６３を出力することが可能である。また、図８のデータ電圧発生回路４１０ｂを採用すれば、データ電圧発生回路４１０ｂと各セレクタ４２０（図３）との間の信号線の数が図３の回路の１／２で済むので、データ線駆動回路４００全体の回路サイズを小さくできるという利点がある。

上述した各種の変形は、以下に説明する他の実施例にも適用可能である。

C．第２実施例：
図９は、第２実施例における電気光学装置の動作を示すタイミングチャートである。第２実施例の回路構成は第１実施例と同じであり、動作だけが第１実施例と異なっている。

図９が図５と異なる点は、図９（ｊ）の切換信号ＳＷと図９（ｋ）のバイアス電圧Ｖｎ／ＶＲｎだけである。第２実施例では、切換信号ＳＷが１走査線毎（すなわち１行毎）に切り替わる。従って、バイアス電圧Ｖｎ／ＶＲｎの切換も１走査線毎に行われる。具体的には、時刻ｔ１１から始まるフレーム期間Ｆｍ＿ａでは、奇数番目の走査線に順バイアス電圧Ｖｎが印加され、偶数番目の走査線には逆バイアス電圧ＶＲｎが印加される。また、時刻ｔ１２から始まるフレーム期間Ｆｍ＿ｂでは、逆に、奇数番目の走査線に逆バイアス電圧ＶＲｎが印加され、偶数番目の走査線には順バイアス電圧Ｖｎが印加される。さらに次の時刻ｔ１３から始まるフレーム期間Ｆｍ＋１＿ａでは、最初のフレーム期間Ｆｍ＿ａと同じ符号のバイアス電圧が印加される。

図１０は、図９の３つのフレーム期間Ｆｍ＿ａ，Ｆｍ＿ｂ，Ｆｍ＋１＿ａでのプログラミング終了時における発光階調の設定状態を示す説明図である。これからも理解できるように、第２実施例では、１つのフレーム期間内において、順バイアス電圧Ｖｎが印加される走査線と、逆バイアス電圧ＶＲｎが印加される走査線とが１走査線毎に切り替わる。また、１つの走査線に注目すると、１フレーム期間毎に、順バイアス電圧Ｖｎが印加される期間と逆バイアス電圧ＶＲｎが印加される期間とが切り替わることが理解できる。

これらのフレーム期間Ｆｍ＿ａ，Ｆｍ＿ｂ，Ｆｍ＋１＿ａは、いずれも１つのフレーム期間内において、順バイアス電圧Ｖｎが印加される画素回路と逆バイアス電圧ＶＲｎが印加される画素回路とが存在する。そこで、このようなフレーム期間を「混合フレーム適用期間」とも呼ぶ。

この第２実施例によっても、第１実施例と同様に、駆動トランジスタ２１４のしきい値電圧のシフトを防止することが可能であり、正確な階調再現性を維持することが可能である。

D．第３実施例：
図１１は、第３実施例におけるデータ線駆動回路４００（図１）の内部構成を示すブロック図である。このデータ線駆動回路は、図３における切換信号ＳＷを、奇数列用の切換信号ＳＷｏｄｄと偶数列用の切換信号ＳＷｅｖｅｎの２つに分けた点だけが異なっており、他の構成は第１実施例と同じである。

図１２は、第３実施例における電気光学装置の動作を示すタイミングチャートである。図１２（ｊ），（ｋ）には２つの切換信号ＳＷｏｄｄ，ＳＷｅｖｅｎが示されており、図５（ｋ）及び図９（ｋ）で記載していたバイアス電圧Ｖｎ／ＶＲｎの切換は省略されている。

第３実施例では、奇数列用の切換信号ＳＷｏｄｄは、１フレーム期間毎に、順バイアス電圧を印加する期間（順フレーム期間）と、逆バイアス電圧を印加する期間（逆フレーム期間）とが切り替わっている。また、偶数列用の切換信号ＳＷｅｖｅｎも、同様に、１フレーム期間毎に、順バイアス電圧を印加する期間（順フレーム期間）と、逆バイアス電圧を印加する期間（逆フレーム期間）とが切り替わっている。

図１３は、図２の３つのフレーム期間Ｆｍ＿ａ，Ｆｍ＿ｂ，Ｆｍ＋１＿ａでのプログラミング終了時における発光階調の設定状態を示す説明図である。これからも理解できるように、第３実施例では、１つのフレーム期間内において、順バイアス電圧Ｖｎが印加される画素列と、逆バイアス電圧ＶＲｎが印加される画素列とが１列毎に切り替わる。また、１つの画素列に注目すると、１フレーム期間毎に、順バイアス電圧が印加される期間と逆バイアス電圧が印加される期間とが切り替わることが理解できる。

この第３実施例によっても、第１実施例や第２実施例と同様に、駆動トランジスタ２１４のしきい値電圧Ｖthのシフトを防止することが可能であり、正確な階調再現性を維持することが可能である。

E．第４実施例：
図１４は、第４実施例における電気光学装置の動作を示すタイミングチャートである。第４実施例の回路構成は第３実施例と同じであり、動作だけが第３実施例と異なっている。

図１４が図１２と異なる点は、図１４（ｊ），（ｋ）の２つの切換信号ＳＷｏｄｄ，ＳＷｅｖｅｎだけである。第４実施例では、２つの切換信号ＳＷｏｄｄ，ＳＷｅｖｅｎが、１走査線毎（すなわち１画素行毎）にそれぞれ切り替わる。また、２つの切換信号ＳＷｏｄｄ，ＳＷｅｖｅｎのレベルは常に互いに反対である。このような第４実施例の動作は、図９（ｊ）に示した第２実施例の切換信号ＳＷの動作と、図１２（ｊ），（ｋ）に示した第３実施例の切換信号ＳＷｏｄｄ，ＳＷｅｖｅｎの動作とを組み合わせたものであることが理解できる。

図１５は、図１４の３つのフレーム期間Ｆｍ＿ａ，Ｆｍ＿ｂ，Ｆｍ＋１＿ａでのプログラミング終了時における発光階調の設定状態を示す説明図である。これからも理解できるように、第４実施例では、１つのフレーム期間内において、順バイアス電圧Ｖｎが印加される画素と、逆バイアス電圧ＶＲｎが印加される画素とが１画素毎に切り替わる。但し、１つの画素に注目すると、１フレーム期間毎に、順バイアス電圧Ｖｎが印加される期間と逆バイアス電圧ＶＲｎが印加される期間とが交互に切り替わっている。

この第４実施例によっても、第１〜第３実施例と同様に、駆動トランジスタ２１４のしきい値電圧のシフトを防止することが可能であり、正確な階調再現性を維持することが可能である。

なお、上述した第１ないし第４実施例のいずれにおいても、１つの画素に注目すると、１フレーム期間毎に順バイアス電圧が印加される期間（順フレーム期間）と逆バイアス電圧Ｖが印加される期間（逆フレーム期間）とが切り替わっていることが理解できる。また、１つのフレーム期間（１垂直走査期間）に注目すると、全画素を、順バイアスが印加される画素群と、逆バイアスが印加される画素群とに区分することができる。このような画素群の区分の仕方は任意であり、種々の方法で区分することが可能である。例えば、所定サイズの画素ブロック毎（例えば８×８画素毎）に、順バイアスと逆バイアスの切換を行うようにしてもよい。すなわち、電気光学装置１００の画面を所定サイズの画素ブロックに区分し、各画素ブロック毎に順バイアスと逆バイアスの切換を行うようにしてもよい。

F．第５実施例：
図１６は、第５実施例における電気光学装置の動作を示すタイミングチャートである。図１６が図５（第１実施例）と異なる点は、図１６（ｊ）の切換信号ＳＷと図１６（ｋ）のバイアス電圧Ｖｎ／ＶＲｎだけである。第５実施例では、切換信号ＳＷは、２フレーム期間のあいだＨレベルに維持された後に１フレーム期間のあいだＬレベルになる、という動作を繰り返す。従って、図１６（ｋ）に示すように、バイアス電圧Ｖｎ／ＶＲｎの切換も、２フレーム期間の間は順バイアス電圧Ｖｎが印加され、その後の１フレーム期間の間に逆バイアス電圧ＶＲｎが印加される。第５実施例では、第１実施例と同様に、１つのフレーム期間に注目すると、順バイアス電圧と逆バイアス電圧のいずれか一方が全画素に対して適用される。従って、時刻ｔ３１，ｔ３２からそれぞれ始まる２つの順フレーム期間ＰＦｍ，ＰＦｍ＋１では、すべての画素回路に順バイアス電圧Ｖｎが印加される。一方、時刻ｔ３３から始まる逆フレーム期間ＮＦでは、すべての画素回路に逆バイアス電圧ＶＲｎが印加される。

このように、第５実施例では、逆フレーム期間ＮＦは、２つの順フレーム期間ＰＦの後に適用されるので、逆バイアス電圧ＶＲｎの値もこれに応じて調整されることが望ましい。

図１７（Ａ）は、第５実施例においてデータ線駆動回路４００（図１）内に設けられるデータ信号調整回路４３０を示すブロック図である。このデータ信号調整回路４３０は、制御回路５００（図１）から入力された画像データＤＸｊをフレームメモリ４３２に一旦書き込むとともに、フレームメモリ４３２から画像データＤＸｊ’を読み出して図３の各セレクタ４２０に供給する。逆フレーム期間ＮＦに読み出される画像データＤＸｊ’は、データ信号調整回路４３０によって以下のように調整される。

図１７（Ｂ）は、データ信号調整回路４３０による信号の調整方法を示している。横軸は入力される画像データＤＸｊを示し、縦軸はデータ信号Ｘｊの電圧レベルを示している。特性Ｇは、順バイアス用の特性であり、以下の（５）式で表すことが可能である。
Ｘｊ＝Ｋ（ＤＸｊ）^γ/2 …（５）
ここで、Ｋは定数、γは表示装置としての電気光学装置のガンマ値である。（５）式の右辺において画像データＤＸｊの値が（γ／２）乗になっているのは、ＯＬＥＤ素子２１２（図２）の発光階調が、データ信号Ｘｊの電圧の２乗に比例するからである。

図１７（Ｂ）において、ある画素回路に関して、ｍ番目の順フレーム期間ＰＦｍにおける画像データ（すなわち画素値）がＤＸｊ（ｍ）であり、ｍ＋１番目の順フレーム期間ＰＦｍ＋１における画像データがＤＸｊ（ｍ＋１）であると仮定する。このとき、２つの順フレーム期間ＰＦｍ，ＰＦｍ＋１においてその画素回路に供給されるデータ信号Ｘｊ（ｍ），Ｘｊ（ｍ＋１）は、これらの画像データＤＸｊ（ｍ），ＤＸｊ（ｍ＋１）を特性Ｇで変換することによって得られる。また、その後の逆フレーム期間ＮＦにおいて適用したいデータ信号Ｘｊの電圧は、２つの順フレーム期間ＰＦｍ，ＰＦｍ＋１におけるデータ信号Ｘｊ（ｍ），Ｘｊ（ｍ＋１）の和となる。このとき、逆フレーム期間ＮＦにおいてセレクタ４２０に供給すべき画像データの値＃ＤＸｊは、この和の値（Ｘｊ（ｍ）＋Ｘｊ（ｍ＋１））を特性Ｇで逆変換して得られた値＃ＤＸｊに設定される。なお、逆フレームにおける画像データの符号に「＃」を付したのは、逆フレーム用であることを示すためのものであり、値としては順フレーム用の画像データと同じ値となる。

データ信号調整回路４３０は、図１７（Ｂ）に示した処理を実行する。すなわち、順ＰＦｍ，ＰＦｍ＋１において画像データＤＸｊ（ｍ），ＤＸｊ（ｍ＋１）が入力されると、これらの値に応じて、逆フレーム期間ＮＦで読み出すべき画像データ＃ＤＦｊを演算してフレームメモリ４３２に格納する。そして、逆フレーム期間ＮＦにおいて、この画像データ＃ＤＦｊをフレームメモリ４３２から読み出してセレクタ４２０に出力する。

このようにデータ信号を調整すれば、逆フレーム期間ＮＦにおいて、その直前の２つの順フレーム期間において印加された順バイアス電圧の和に等しい逆バイアス電圧を印加することができるので、駆動トランジスタ２１４のしきい値電圧のシフトを効率的に防止することが可能であり、正確な階調再現性を維持することが可能である。

図１８は、データ信号調整回路の他の構成を示すブロック図である。このデータ信号調整回路４４０は、図３の各セレクタ４２０の出力側に接続されており、２つのスイッチ回路４４１，４４２と、２つのサンプルホールド回路４４３，４４４と、加算回路４４６と、調整回路４４８とを有している。

この回路では、２つの順フレーム期間ＰＦｍ，ＰＦｍ＋１におけるデータ信号Ｘｊ（ｍ），Ｘｊ（ｍ＋１）が、スイッチ回路４４１，４４２を介してサンプルホールド回路４４３，４４４にそれぞれ格納される。そして、逆フレーム期間ＮＦにおいて、データ信号Ｘｊ（ｍ），Ｘｊ（ｍ＋１）が加算回路４４６で加算されて、その和ΣＸｊが調整回路４４８に供給される。調整回路４４８は、この和ΣＸｊに対してゲインとオフセットを調整することによって逆バイアス電圧ＶＲｎに変換し、この逆バイアス電圧ＶＲｎをデータ線４０２上に出力する。このように、図１８の回路では、調整回路４４８によって逆バイアス電圧ＶＲｎが生成されるので、図３の第２の分圧回路４１２ｂは不要である。

この第５実施例によっても、第１〜第４実施例と同様に、駆動トランジスタ２１４のしきい値電圧のシフトを防止することが可能であり、正確な階調再現性を維持することが可能である。なお、第５実施例においても、上記第１実施例の種々の変形が適用可能であり、また、第２〜第４実施例の構成や動作を適用することも可能である。

G．第６実施例：
図１９は、第６実施例における発光階調の設定状態を示す説明図である。ここでは、９つのフレーム期間Ｆ１〜Ｆ９でのプログラミング終了時における発光階調の設定状態を示している。１番目のフレーム期間Ｆ１では全画素に順バイアス電圧が印加され、フレーム期間Ｆ２〜Ｆ９のそれぞれでは１行分の画素回路に逆バイアス電圧が印加される。また、逆バイアス電圧が印加される行は、１行ずつ順次切り替えられている。これらのフレーム期間Ｆ１〜Ｆ９は、繰り返し適用される。従って、各行の画素回路群に注目すると、８つのフレーム期間（８つの垂直走査期間）の間は順バイアス電圧がそれぞれ印加され、その後の１つのフレーム期間の間に順バイアス電圧が印加される、という処理が繰り返されていることが理解できる。なお、１番目のフレーム期間Ｆ１は省略することも可能である。

第６実施例では、全画素回路が１行分の画素ブロックに区分されており、各画素ブロック毎に、順バイアス印加期間（順フレーム期間）と逆バイアス印加期間（逆フレーム期間）とが所定の順序で切り替えられている、と考えることも可能である。なお、画素ブロックのサイズや形状は任意であり、例えば１列分の複数の画素回路を１つの画素ブロックとして採用しても良く、あるいは、所定の複数行分又は複数列分の画素回路を１つの画素ブロックとして採用してもよい。

この第６実施例によっても、第１〜第５実施例と同様に、駆動トランジスタのしきい値電圧のシフトを防止することが可能であり、正確な階調再現性を維持することが可能である。

H．その他の変形例
なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。

H１．変形例１：
上記第５実施例では２つの順フレーム期間の後に１つの逆フレーム期間を挿入していたが、順フレーム期間と逆フレーム期間の順序に関しては種々の変形が可能である。但し、各画素に注目すれば、順フレーム期間と逆フレーム期間を所定の順序で実行することが好ましい。逆フレーム期間では有効な画像の発光階調が設定されないので、通常は、Ｍ個（Ｍは１以上の整数）の順フレーム期間の後に１つの逆フレーム期間を挿入することが好ましい。このとき、逆フレーム期間においてある画素に印加される逆バイアス電圧ＶＲｎは、以下の（６）式で与える値に設定されることが好ましい。
ＶＲｎ＝ΣＶｎ（ｍ） …（６）
ここで、Ｖｎ（ｍ）はＭ回の順フレーム期間における順バイアス電圧の値であり、演算子Σは和を取ることを示している。

（６）式をより一般化すれば、以下の（７）式が成立することが好ましい。
｛順バイアス電圧×印加期間｝＝｛逆バイアス電圧×印加期間｝ …（７）

（６）式や（７）式が厳密に成立している必要は無い。但し、逆バイアス電圧ＶＲｎは、直前のＭ回の順フレーム期間において使用されたＭ個の順バイアス電圧Ｖｎの和ΣＶｎに応じて決定するようにすることが好ましい。特に、逆バイアス電圧ＶＲｎと、Ｍ個の順バイアス電圧Ｖｎの和ΣＶｎとの間に正の相関があるように逆バイアス電圧ＶＲｎを設定すれば、駆動トランジスタ２１４のしきい値電圧のシフトを適切に防止することが可能である。

同様に、第６実施例においても、順フレーム期間と逆フレーム期間の順序に関して上述した種々の変形を適用することが可能である。

H２．変形例２：
上記各実施例では、電圧プログラミング方式の画素回路を使用していたが、本発明は電流プログラミング方式の画素回路を使用する場合にも適用可能である。

H３．変形例３：
上記各実施例では、画素回路内のトランジスタをアモルファスシリコンで構成していたが、本発明は他の半導体材料を用いて画素回路内のトランジスタを構成した場合にも適用可能である。

H４．変形例４：
上記各実施例では、自発光素子としてＯＬＥＤ素子２１２を用いた電気光学装置１００を例に用いて説明したが、他の自発光素子を用いることも可能である。例えば、自発光素子として、無機ＥＬ素子、フィールドエミッション素子（ＦＥＤ）、表面電動型エミッション素子（ＳＥＤ）、弾道電子放出素子（ＢＳＤ）、発光ダイオード（ＬＥＤ）等を用いてもよい。

H５．変形例５：
上記各実施例において説明した電気光学装置１００は、電子機器に適用することができる。図２０は、電気光学装置を適用したモバイル型のパーソナルコンピュータの概略構成を示す説明図である。パーソナルコンピュータ８００は、表示ユニットとしての電気光学装置１００と、本体部８３０と、電源スイッチ８１０と、キーボード８２０とを備えている。この電気光学装置１００は、ＯＬＥＤ素子２１２（図２）を用いているので、視野角が広く見やすい表示ユニットとなる。

電気光学装置１００が適用される電子機器としては、他に、携帯電話機、情報携帯端末（ＰＤＡ：Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ）、デジタルスチルカメラ、テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等が挙げられる。これらの電子機器の表示部として、電気光学装置１００が適用可能である。また、光書込型のプリンタや電子複写機などの書込ヘッドにも適用可能である。

本発明の第１実施例としての電気光学装置の構成を概略的に示すブロック図である。 画素回路の一例を示す説明図である。 第１実施例におけるデータ線駆動回路の内部構成を示すブロック図である。 順バイアス電圧Ｖ０〜Ｖ６３と逆バイアス電圧ＶＲ０〜ＶＲ６３との関係を示す説明図である。 第１実施例における電気光学装置の動作を示すタイミングチャートである。 図５の３つのフレーム期間ＰＦｍ，ＮＦｍ，ＰＦｍ＋１における発光階調の設定状態を示す説明図である。 他のデータ電圧発生回路４１０ａの構成を示す回路図である。 さらに他のデータ電圧発生回路４１０ｂの構成を示す回路図である。 第２実施例における電気光学装置の動作を示すタイミングチャートである。 図９の３つのフレーム期間Ｆｍ＿ａ，Ｆｍ＿ｂ，Ｆｍ＋１＿ａにおける発光階調の設定状態を示す説明図である。 第３実施例におけるデータ線駆動回路の内部構成を示すブロック図である。 第３実施例における電気光学装置の動作を示すタイミングチャートである。 図１２の３つのフレーム期間Ｆｍ＿ａ，Ｆｍ＿ｂ，Ｆｍ＋１＿ａにおける発光階調の設定状態を示す説明図である。 第４実施例における電気光学装置の動作を示すタイミングチャートである。 図１４の３つのフレーム期間Ｆｍ＿ａ，Ｆｍ＿ｂ，Ｆｍ＋１＿ａにおける発光階調の設定状態を示す説明図である。 第５実施例における電気光学装置の動作を示すタイミングチャートである。 データ線駆動回路内に設けられるデータ信号調整回路の構成と処理内容の説明図である。 データ信号調整回路の他の構成を示すブロック図である。 第６実施例における発光階調の設定状態を示す説明図である。 電気光学装置を適用したモバイル型のパーソナルコンピュータの概略構成を示す説明図である。

符号の説明

１００…電気光学装置
２００…画素領域
２１０…画素回路
２１２…ＯＬＥＤ素子（発光素子）
２１４…ＴＦＴ（駆動トランジスタ）
２１６…ＴＦＴ
２１８…容量素子
３００…走査線駆動回路
３１０…走査線
４００…データ線駆動回路
４０２…データ線
４１０…データ電圧発生回路
４１２…分圧回路
４１４，４１６…スイッチ回路
４２０…セレクタ
４３０…データ信号調整回路
４３２…フレームメモリ
４４０…データ信号調整回路
４４１，４４２…スイッチ回路
４４３，４４４…サンプルホールド回路
４４６…加算回路
４４８…調整回路
５００…制御回路
８００…パーソナルコンピュータ
８１０…電源スイッチ
８２０…キーボード
８３０…本体部

Claims (17)

1. 電気光学装置であって、
   発光素子と前記発光素子を駆動する駆動トランジスタとをそれぞれ含む複数の画素回路と、
   前記複数の画素回路に接続され、各画素回路に発光階調を示すデータ信号として、前記駆動トランジスタのゲート／ソース間に印加されるバイアス電圧を有するデータ信号を供給するためのデータ線と、
   前記データ線を介して各画素回路に前記データ信号を供給するデータ線駆動回路と、
   を備え、
   前記データ線駆動回路は、
   前記発光素子を発光させるための順バイアス電圧を有するデータ信号を前記画素回路に供給する順フレーム期間と、前記発光素子の発光を生じさせない逆バイアス電圧を有するデータ信号を前記画素回路に供給する逆フレーム期間とを、各画素回路毎に前記順フレーム期間をＭ回（Ｍは２以上の整数）適用した後に前記逆フレーム期間を１回適用することによって各画素回路をそれぞれ駆動するとともに、
   前記逆フレーム期間において前記データ線に印加される逆バイアス電圧を、当該逆フレーム期間の直前の前記Ｍ回の順フレーム期間において前記データ線に印加されたＭ個の順バイアス電圧の和に応じて決定する、電気光学装置。
2. 請求項１記載の電気光学装置であって、
   前記データ線駆動回路は、前記順フレーム期間と前記逆フレーム期間を所定の順序で切り換え、前記順フレーム期間と前記逆フレーム期間とのうちの一方を前記複数の画素回路のすべてに対して同時に適用する、電気光学装置。
3. 請求項１記載の電気光学装置であって、
   前記複数の画素回路は、所定サイズの画素ブロックの単位に区分されており、
   前記データ線駆動回路は、各画素ブロック毎に前記順フレーム期間と前記逆フレーム期間を所定の順序で切り換える、電気光学装置。
4. 請求項３記載の電気光学装置であって、
   前記複数の画素回路はマトリクス状に配列されており、
   各画素ブロックは、１行分の複数の画素回路で構成されている、電気光学装置。
5. 請求項３記載の電気光学装置であって、
   前記複数の画素回路はマトリクス状に配列されており、
   各画素ブロックは、１列分の複数の画素回路で構成されている、電気光学装置。
6. 請求項１記載の電気光学装置であって、
   前記複数の画素回路は、第１と第２の画素回路群に分類されており、
   前記データ線駆動回路は、
   前記第１の画素回路群に対して前記順フレーム期間を適用するとともに前記第２の画素回路群に対して前記逆フレーム期間を適用する第１種の混合フレーム適用期間と、
   前記第１の画素回路群に対して前記逆フレーム期間を適用するとともに前記第２の画素回路群に対して前記順フレーム期間を適用する第２種の混合フレーム適用期間と、
   を所定の順序で適用する、電気光学装置。
7. 請求項６記載の電気光学装置であって、
   前記第１の画素回路群と前記第２の画素回路群は、所定サイズの画素ブロックの単位にそれぞれ区分されている、電気光学装置。
8. 請求項７記載の電気光学装置であって、
   前記複数の画素回路は、マトリクス状に配置されており、
   前記画素ブロックは、１行分の複数の画素回路で構成されている、電気光学装置。
9. 請求項７記載の電気光学装置であって、
   前記複数の画素回路は、マトリクス状に配置されており、
   前記画素ブロックは、１列分の複数の画素回路で構成されている、電気光学装置。
10. 請求項１記載の電気光学装置であって、
    前記データ線駆動回路は、前記逆フレーム期間において前記データ線に印加される逆バイアス電圧とその印加期間の積で与えられる第１の値と、直前のＭ回の順フレーム期間において前記データ線に印加された順バイアス電圧とその印加期間の積で与えられる第２の値とが、逆符号の等しい値を有するように前記逆バイアス電圧を設定する、電気光学装置。
11. 請求項１記載の電気光学装置であって、
    前記データ線駆動回路は、各画素回路毎に、前記順フレーム期間と前記逆フレーム期間とを交互に実行するとともに、
    前記逆フレーム期間において前記データ線に印加される逆バイアス電圧と、直前の前記順フレーム期間において前記データ線に印加された順バイアス電圧とが、逆符号の等しい値を有するように前記逆バイアス電圧を設定する、電気光学装置。
12. 請求項１ないし１１のいずれかに記載の電気光学装置であって、
    前記データ線駆動回路は、
    複数の発光階調を表す複数の順バイアス電圧を発生させる順バイアス発生回路と、
    所定の基準電圧に対して前記複数の順バイアス電圧とは逆符号の等しい電位差をそれぞれ有する複数の逆バイアス電圧を発生させる逆バイアス発生回路と、
    前記複数の順バイアス電圧と前記複数の逆バイアス電圧の中から１つを選択して前記データ線に印加する選択回路と、
    を備える、電気光学装置。
13. 請求項１ないし１２のいずれかに記載の電気光学装置であって、
    前記データ線駆動回路は、
    複数の発光階調を表す複数の順バイアス電圧を発生させるために使用される順バイアス用高電位及び順バイアス用低電位と、所定の基準電圧に対して前記複数の順バイアス電圧とは逆符号の等しい電位差をそれぞれ有する複数の逆バイアス電圧を発生させるために使用される逆バイアス用高電位及び逆バイアス用低電位とを供給する電源回路と、
    複数の抵抗と、前記複数の抵抗によって分圧された電圧を取り出すための複数の電圧供給線とを備える分圧回路と、
    前記分圧回路の高電圧側端子に、前記順バイアス用高電位と前記逆バイアス側低電位とのうちの一方を選択して接続する第１のスイッチ回路と、
    前記分圧回路の低電圧側端子に、前記順バイアス用低電位と前記逆バイアス側高電位とのうちの一方を選択して接続する第２のスイッチ回路と、
    を備える、電気光学装置。
14. 請求項１ないし１３のいずれかに記載の電気光学装置であって、
    前記発光素子は、有機ＥＬ素子である、電気光学装置。
15. 請求項１ないし１４のいずれかに記載の電気光学装置であって、
    前記駆動トランジスタは、アモルファスシリコントランジスタである、電気光学装置。
16. 表示デバイスとして請求項１ないし１５のいずれかに記載の電気光学装置を備える電子機器。
17. 発光素子と前記発光素子を駆動する駆動トランジスタとをそれぞれ含む複数の画素回路と、前記複数の画素回路に接続されて各画素回路に発光階調を示すデータ信号として、前記駆動トランジスタのゲート／ソース間に印加されるバイアス電圧を有するデータ信号を供給するためのデータ線と、を備える電気光学装置の駆動方法あって、
    前記発光素子を発光させるための順バイアス電圧を有するデータ信号を前記画素回路に供給する順フレーム期間と、前記発光素子の発光を生じさせない逆バイアス電圧を有するデータ信号を前記画素回路に供給する逆フレーム期間とを、各画素回路毎に前記順フレーム期間をＭ回（Ｍは２以上の整数）適用した後に前記逆フレーム期間を１回適用することによって各画素回路をそれぞれ駆動するとともに、
    前記逆フレーム期間において前記データ線に印加される逆バイアス電圧を、当該逆フレーム期間の直前の前記Ｍ回の順フレーム期間において前記データ線に印加されたＭ個の順バイアス電圧の和に応じて決定することを特徴とする電気光学装置の駆動方法。

Images