JP3744819B2 - 信号駆動回路、表示装置、電気光学装置及び信号駆動方法 - Google Patents
信号駆動回路、表示装置、電気光学装置及び信号駆動方法 Download PDFInfo
- Publication number
- JP3744819B2 JP3744819B2 JP2001155194A JP2001155194A JP3744819B2 JP 3744819 B2 JP3744819 B2 JP 3744819B2 JP 2001155194 A JP2001155194 A JP 2001155194A JP 2001155194 A JP2001155194 A JP 2001155194A JP 3744819 B2 JP3744819 B2 JP 3744819B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signal line
- driving
- voltage
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0232—Special driving of display border areas
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0283—Arrangement of drivers for different directions of scanning
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/04—Partial updating of the display screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0414—Vertical resolution change
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0421—Horizontal resolution change
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0464—Positioning
- G09G2340/0471—Vertical positioning
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0464—Positioning
- G09G2340/0478—Horizontal positioning
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
Description
【０００１】
【発明の属する技術分野】
本発明は、信号駆動回路、これを用いた表示装置、電気光学装置及び信号駆動方法に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】
近年の携帯電話機やその他携帯型の電子機器の普及により、様々なサイズの液晶パネルが用いられるようになっている。このような液晶パネルとして、ＳＴＮ（SuperTwisted Nematic）液晶を用いた単純マトリクス型液晶パネルと、薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと略す。）液晶を用いたアクティブマトリクス型液晶パネルとが知られている。ＳＴＮ液晶を用いた単純マトリクス型液晶パネルは、駆動方法を工夫することでフレーム応答の低下を防ぐことによってコントラストの低下を防ぎ、低消費電力化を実現することができる。これに対して、ＴＦＴ液晶を用いたアクティブマトリクス型液晶パネルは、本来の高速フレーム応答による高コントラストにより、動画表示にはＴＦＴ液晶の方が適している。
【０００３】
一般的に、このような液晶パネルを搭載する電子機器には、少なくとも液晶パネルのサイズによって決められたライン数分の信号ライン駆動回路を有する駆動回路が実装され、小型軽量化の最適化が図られる。
【０００４】
しかしながら、ＴＦＴ液晶を用いたアクティブマトリクス型液晶パネルは、製造工程の複雑さ等に起因して、ＳＴＮ液晶を用いた単純マトリクス型液晶パネルに比べて製造コストが高くなる。しかも液晶パネルのサイズごとに駆動回路の設計変更をしていたのでは、ますます開発工数の増加による製品のコスト高や、製品の市場投入の遅れ等を招くという問題がある。さらに、ＴＦＴ液晶を用いたアクティブマトリクス型液晶パネルは、消費電力が大きく、低消費電力化を図る必要がある。
【０００５】
本発明は以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、パネルサイズの種類に応じたライン数分の信号ライン駆動回路を駆動制御することで、パネルサイズの変化に柔軟に対応し、かつ低消費電力化を図ることができる信号駆動回路、これを用いた表示装置、電気光学装置及び信号駆動方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するために本発明は、互いに交差する複数の走査ライン及び複数の信号ラインにより特定される画素を有する電気光学装置の信号ラインを、画像データに基づいて駆動する信号駆動回路であって、水平走査周期で、画像データをラッチするラインラッチと、前記ラインラッチにラッチされた画像データに基づいて、信号ラインごとに駆動電圧を生成する駆動電圧生成手段と、前記駆動電圧生成手段によって生成された駆動電圧に基づいて、各信号ラインを駆動する信号ライン駆動手段とを含み、前記信号ライン駆動手段は、所与の複数の信号ラインごとに分割されたブロックを単位として、その出力をハイインピーダンス制御することを特徴とする。
【０００７】
ここで、電気光学装置としては、例えば互いに交差する複数の走査ライン及び複数の信号ラインと、前記走査ラインと前記信号ラインに接続されたスイッチング手段と、前記スイッチング手段に接続された画素電極とを有するように構成しても良い。
【０００８】
また、ブロック単位に分割される信号ラインは、互いに隣接した複数の信号ラインであっても良いし、任意に選択された複数の信号ラインであっても良い。
【０００９】
本発明によれば、電気光学装置の信号ラインを画像データに基づいて駆動する信号駆動回路により、所与の複数の信号ラインごとに分割されたブロックを単位として、信号ライン駆動手段の出力をハイインピーダンス制御するようにしたので、パネルサイズの種類の多様化にも柔軟に適用可能な信号駆動回路を提供することができる。したがって、パネルサイズの変更に伴う信号駆動回路の設計変更等が不要となり、低コスト化と、早期の市場投入とを図ることができる。
【００１０】
また本発明は、前記駆動電圧生成手段は、前記ブロック単位で動作停止制御することを特徴とする。
【００１１】
本発明によれば、パネルサイズの種類によって、不要となった信号ラインに対応する駆動電圧生成手段の動作を停止させることが可能となるので、上記した効果に加えて、効果的な低消費化を実現することができる。
【００１２】
また本発明は、信号ラインに対応するフリップフロップが順次接続され、前記ラインラッチにラッチされる一水平走査単位の画像データを一旦保持するためのシフトレジスタと、ハイインピーダンス制御されるブロックの信号ラインをバイパスして、入力された画像データを順次隣りのブロックのフリップフロップに供給するための入力切り替え手段とを含むことを特徴とする。
【００１３】
本発明によれば、実装状態に応じて出力がハイインピーダンス制御されたブロックの設定が変更になった場合でも、当該ブロックをバイパスして、対応する信号ラインに画像データを供給することができるので、画像データの供給側にとって、出力がハイインピーダンス制御されたブロックの設定に応じて画像データを変更する必要がなくなり、ユーザにとって使い勝手を向上させることができる。
【００１４】
また本発明は、前記ブロック単位での制御指示データを保持する制御指示データ保持手段を含み、前記制御指示データに基づいて、前記ブロック単位で、前記信号ライン駆動手段の出力のハイインピーダンス制御又は前記駆動電圧生成手段の動作停止制御を行うことを特徴とする。
【００１５】
本発明によれば、制御指示データ保持手段を備え、ブロック単位に設定された制御指示データに基づいて、信号ライン駆動手段の出力制御又は駆動電圧生成手段の動作停止制御を行うようにしたので、容易にパネルサイズの種類の変化に対応することができ、低コスト化を図ることができる。
【００１６】
また本発明は、前記信号ライン駆動手段の出力がハイインピーダンス制御されない１又は複数のブロックについて、前記ブロック単位に信号ラインの駆動電圧の出力制御が行われることを特徴とする。
【００１７】
本発明によれば、信号ライン駆動手段の出力がハイインピーダンス制御されない１又は複数のブロックについて、ブロック単位に信号ラインの駆動電圧の出力制御を行うようにしたので、表示エリア及び非表示エリアの設定によるパーシャル表示制御が可能となり、より一層の低消費電力化を図ることができる。
【００１８】
また本発明は、前記ブロック単位に画像データに基づく信号ラインへの出力可否を示すパーシャル表示データを保持するパーシャル表示データ保持手段を含み、前記信号ライン駆動手段の出力がハイインピーダンス制御されない１又は複数のブロックの信号ライン駆動手段は、前記パーシャル表示データに基づいて前記ブロック単位に信号ラインの駆動電圧の出力制御を行うことを特徴とする。
【００１９】
本発明によれば、電気光学装置の信号ラインを、画像データに基づいて駆動する信号駆動回路に、所与の複数の信号ラインごとに分割されたブロックを単位として、画像データに基づく信号ラインへの出力可否を示すパーシャル表示データを保持するパーシャル表示データ保持手段を備えさせるとともに、このブロック単位に指定されたパーシャル表示データに基づいて、一水平走査単位の画像データをブロック単位に出力制御するようにしたので、任意に設定可能なパーシャル表示制御を行うことができるようになる。これにより、非表示エリアの信号駆動による電力消費を削減することができる。
【００２０】
また本発明は、前記信号ライン駆動手段は、前記駆動電圧生成手段によって生成された駆動電圧をインピーダンス変換し、各信号ラインに出力するインピーダンス変換手段と、前記信号ラインに所与の非表示レベル電圧を供給する非表示レベル電圧供給手段とを含み、前記信号ライン駆動手段の出力がハイインピーダンス制御されない１又は複数のブロックの各信号ラインは、前記パーシャル表示データに基づいて、前記インピーダンス変換手段又は前記非表示レベル電圧供給手段のうち、いずれか一方によりブロック単位で駆動されることを特徴とする。
【００２１】
本発明によれば、パーシャル表示データに設定された内容に基づいて、ブロック単位で、インピーダンス変換手段による画像データに基づく信号ラインの駆動、若しくは非表示レベル電圧供給手段による信号ラインへの所与の非表示レベル電圧の供給のいずれかを行うようにしたので、非表示エリアを所与のノーマリ色に設定することができる。これにより、上述した効果に加えて、パーシャル表示制御により設定される表示エリアを際立たせることができる。
【００２２】
また本発明は、前記インピーダンス変換手段は、前記パーシャル表示データにより出力がオンに指定されたブロックの信号ラインに対し、前記駆動電圧をインピーダンス変換して出力し、前記パーシャル表示データにより出力がオフに指定されたブロックの信号ラインを、ハイインピーダンス状態にし、前記非表示レベル電圧供給手段は、前記パーシャル表示データにより出力がオンに指定されたブロックの信号ラインを、ハイインピーダンス状態にし、前記パーシャル表示データにより出力がオフに指定されたブロックの信号ラインに対し、所与の非表示レベル電圧を供給することを特徴とする。
【００２３】
本発明によれば、パーシャル表示データに基づいて、ブロック単位に、非表示エリアに設定されたブロックのインピーダンス変換手段及び非表示レベル電圧供給手段を制御することができ、非表示エリアに設定されたブロックの電力消費を効果的に抑えることができる。
【００２４】
また本発明は、前記駆動電圧生成手段は、前記パーシャル表示データにより出力がオフに指定されたブロックの信号ラインを駆動するための駆動電圧の生成動作を停止することを特徴とする。
【００２５】
本発明によれば、パーシャル表示データに基づいて、ブロック単位に、非表示エリアに設定されたブロックの駆動電圧生成手段を制御することができ、非表示エリアに設定されたブロックの電力消費を効果的に抑えることができる。
【００２６】
また本発明は、前記電気光学装置は、画素に対応して、前記走査ラインと前記信号ラインに接続されたスイッチング手段を介して設けられた画素電極を有し、前記非表示レベルの電圧は、前記画素電極の印加電圧と、前記画素電極と電気光学素子を介して設けられた対向電極との電圧差を、所与の閾値より小さくする電圧であることを特徴とする。
【００２７】
本発明によれば、走査ラインと信号ラインに接続されたスイッチング手段を介して設けられた画素電極の印加電圧と、この画素電極と電気光学素子を介して設けられた対向電極との電圧差を、所与の閾値より小さくするような非表示レベル電圧を設定するようにしたので、少なくとも電気光学装置の画素の透過率が変化しない範囲で非表示エリアを設定することができ、パーシャル非表示レベル電圧の精度に依存することなくパーシャル表示制御の簡素化を図ることができる。
【００２８】
また本発明は、前記電気光学装置は、画素に対応して、前記走査ラインと前記信号ラインに接続されたスイッチング手段を介して設けられた画素電極を有し、前記非表示レベルの電圧は、前記画素電極と電気光学素子を介して設けられた対向電極と同等の電圧であることを特徴とする。
【００２９】
本発明によれば、画素電極と、これに対向する対向電極との電圧差がほぼ０になるように非表示レベル電圧を設定するようにしたので、パーシャル表示制御の簡素化を図るとともに、非表示エリアの表示色を一定させ、表示エリアを際立たせるような画像表示が可能となる。
【００３０】
また本発明は、前記非表示レベルの電圧は、前記画像データに基づいて生成可能な階調電圧の最大値及び最小値のいずれか一方であることを特徴とする。
【００３１】
本発明によれば、非表示レベルの電圧として、駆動電圧生成手段で生成可能な階調電圧の両端の電圧のいずれかを一方を供給するようにしたので、ユーザは任意に非表示エリアのノーマリ色を指定することができ、ユーザにとっての使い勝手を向上させることができる。
【００３２】
また本発明は、前記ブロック単位は、８ピクセル単位であることを特徴とする。
【００３３】
本発明によれば、キャラクタ文字単位で表示エリアと非表示エリアの設定が可能となり、パーシャル表示制御の簡素化と、効果的なパーシャル表示による画像を提供することができる。
【００３４】
また本発明に係る表示装置は、互いに交差する複数の走査ライン及び複数の信号ラインにより特定される画素を有する電気光学装置と、前記走査ラインを走査駆動する走査駆動回路と、画像データに基づいて、前記信号ラインを駆動する上記いずれか記載の信号駆動回路とを含むことを特徴とする。
【００３５】
本発明によれば、パネルサイズの種類が変更になった場合でも、適切な信号ライン駆動と消費電力の低減とを低コストで実現できる表示装置の市場投入をいち早く行うことができる。
【００３６】
また本発明は、前記電気光学装置の信号ラインの配置と、前記信号駆動回路の信号ライン駆動手段の配置との関係に応じて、前記信号駆動回路の信号ライン駆動手段の出力をハイインピーダンス制御するブロックを異ならせることを特徴とする。
【００３７】
本発明によれば、電気光学装置の信号ラインの駆動に必要な信号駆動回路を、電気光学装置のサイズに応じて最適な位置に配置させることができるので、実装面の融通性を向上させることができる。
【００３８】
また本発明は、前記信号駆動回路は、左側端部と右側端部を除く中央部付近に配置される信号ライン駆動手段の出力をハイインピーダンス制御することを特徴とする。
【００３９】
本発明によれば、電気光学装置と信号駆動回路との配線距離を短くして、これらが配置されたときの間隔を狭めることができるので、実装面積の縮小化をも図ることができる。
【００４０】
また本発明に係る電気光学装置は、互いに交差する複数の走査ライン及び複数の信号ラインにより特定される画素と、前記走査ラインを走査駆動する走査駆動回路と、画像データに基づいて、前記信号ラインを駆動する上記いずれか記載の信号駆動回路とを含むことを特徴とする。
【００４１】
本発明によれば、パネルサイズの種類が変更になった場合でも、適切な信号ライン駆動と消費電力の低減とを低コストで実現できる電気光学装置の市場投入をいち早く行うことができる。
【００４２】
また本発明は、前記信号ラインの配置と、前記信号駆動回路の信号ライン駆動手段の配置との関係に応じて、前記信号駆動回路の信号ライン駆動手段の出力をハイインピーダンス制御するブロックを異ならせることを特徴とする。
【００４３】
本発明によれば、電気光学装置の信号ラインの駆動に必要な信号駆動回路を、画素を特定する信号ラインの配置に応じて最適な位置に配置させることができるので、実装面の融通性を向上させることができる。
【００４４】
また本発明は、水平走査周期で、画像データをラッチするラインラッチと、前記ラインラッチにラッチされた画像データに基づいて、信号ラインごとに駆動電圧を生成する駆動電圧生成手段と、前記駆動電圧生成手段によって生成された駆動電圧に基づいて、各信号ラインを駆動する信号ライン駆動手段とを有し、互いに交差する複数の走査ライン及び複数の信号ラインにより特定される画素を有する電気光学装置の信号ラインを、画像データに基づいて駆動する信号駆動回路の信号駆動方法であって、所与の複数の信号ラインごとに分割されたブロックを単位に設定される制御指示データに基づいて、ブロック単位に前記信号ライン駆動手段をハイインピーダンス制御することを特徴とする。
【００４５】
本発明によれば、ブロック単位に信号ラインへの出力をハイインピーダンス制御することができるので、パネルサイズの種類の変化に柔軟に対応でき、しかも低消費電力化を図ることができる。
【００４６】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。
【００４７】
１． 表示装置
１．１ 表示装置の構成
図１に、本実施形態における信号駆動回路（信号ドライバ）を適用した表示装置の構成の概要を示す。
【００４８】
表示装置としての液晶装置１０は、液晶ディスプレイ（Liquid Crystal Display：以下、ＬＣＤと略す。）パネル２０、信号ドライバ（信号駆動回路）（狭義には、ソースドライバ）３０、走査ドライバ（走査駆動回路）（狭義には、ゲートドライバ）５０、ＬＣＤコントローラ６０、電源回路８０を含む。
【００４９】
ＬＣＤパネル（広義には、電気光学装置）２０は、例えばガラス基板上に形成される。このガラス基板上には、Ｙ方向に複数配列されそれぞれＸ方向に伸びる走査ライン（狭義には、ゲートライン）Ｇ1〜ＧN（Ｎは、２以上の自然数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びる信号ライン（狭義には、ソースライン）信号ラインＳ1〜ＳM（Ｍは、２以上の自然数）とが配置されている。また、走査ラインＧn（１≦ｎ≦Ｎ、ｎは自然数）と信号ラインＳm（１≦ｍ≦Ｍ、ｍは自然数）との交差点に対応して、ＴＦＴ２２nm（広義には、スイッチング手段）が設けられている。
【００５０】
ＴＦＴ２２nmのゲート電極は、走査ラインＧnに接続されている。ＴＦＴ２２nmのソース電極は、信号ラインＳmに接続されている。ＴＦＴ２２nmのドレイン電極は、液晶容量（広義には液晶素子）２４nmの画素電極２６nmに接続されている。
【００５１】
液晶容量２４nmにおいては、画素電極２６nmに対向する対向電極２８nmとの間に液晶が封入されて形成され、これら電極間の印加電圧に応じて透過率が変化するようになっている。
【００５２】
対向電極２８nmには、電源回路８０により生成された対向電極電圧Ｖｃｏｍが供給されている。
【００５３】
信号ドライバ３０は、一水平走査単位の画像データに基づいて、ＬＣＤパネル２０の信号ラインＳ1〜ＳMを駆動する。
【００５４】
走査ドライバ５０は、一垂直走査期間内に、水平同期信号に同期して、ＬＣＤパネル２０の走査ラインＧ1〜ＧNを順次走査駆動する。
【００５５】
ＬＣＤコントローラ６０は、図示しない中央処理装置（Central Processing Unit：以下、ＣＰＵと略す。）等のホストにより設定された内容に従って、信号ドライバ３０、走査ドライバ５０及び電源回路８０を制御する。より具体的には、ＬＣＤコントローラ６０は、信号ドライバ３０及び走査ドライバ５０に対して、例えば動作モードの設定や内部で生成した垂直同期信号や水平同期信号の供給を行い、電源回路８０に対しては対向電極電圧Ｖｃｏｍの極性反転タイミングの供給を行う。
【００５６】
電源回路８０は、外部から供給される基準電圧に基づいて、ＬＣＤパネル２０の液晶駆動に必要な電圧レベルや、対向電極電圧Ｖｃｏｍを生成する。このような各種電圧レベルは、信号ドライバ３０、走査ドライバ５０及びＬＣＤパネル２０に供給される。また、対向電極電圧Ｖｃｏｍは、ＬＣＤパネル２０のＴＦＴの画素電極に対向して設けられた対向電極に供給される。
【００５７】
このような構成の液晶装置１０は、ＬＣＤコントローラ６０の制御の下、外部から供給される画像データに基づいて、信号ドライバ３０、走査ドライバ５０及び電源回路８０が協調してＬＣＤパネル２０を表示駆動する。
【００５８】
なお、図１では、液晶装置１０にＬＣＤコントローラ６０を含めて構成するようにしているが、ＬＣＤコントローラ６０を液晶装置１０の外部に設けて構成するようにしても良い。或いは、ＬＣＤコントローラ６０と共にホストを液晶装置１０に含めるように構成することも可能である。
【００５９】
（信号ドライバ）
図２に、図１に示した信号ドライバの構成の概要を示す。
【００６０】
信号ドライバ３０は、シフトレジスタ３２、ラインラッチ３４、３６、ディジタル・アナログ変換回路（広義には、駆動電圧生成回路）３８、信号ライン駆動回路４０を含む。
【００６１】
シフトレジスタ３２は、複数のフリップフロップを有しており、これらフリップフロップが順次接続される。このシフトレジスタ３２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯを保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。
【００６２】
また、このシフトレジスタ３２には、シフト方向切り替え信号ＳＨＬが供給される。シフトレジスタ３２は、このシフト方向切り替え信号ＳＨＬにより、画像データ（ＤＩＯ）のシフト方向と、イネーブル入出力信号ＥＩＯの入出力方向が切り替えられる。したがって、このシフト方向切り替え信号ＳＨＬによりシフト方向を切り替えることによって、信号ドライバ３０の実装状態により信号ドライバ３０に対して画像データを供給するＬＣＤコントローラ６０の位置が異なった場合であっても、その配線の引き回しによって実装面積が拡大することなく、柔軟な実装を可能にすることができる。
【００６３】
ラインラッチ３４は、ＬＣＤコントローラ６０から例えば１８ビット（６ビット（階調データ）×３（ＲＧＢ各色））単位で画像データ（ＤＩＯ）が入力される。ラインラッチ３４は、この画像データ（ＤＩＯ）を、シフトレジスタ３２の各フリップフロップで順次シフトされたイネーブル入出力信号ＥＩＯに同期してラッチする。
【００６４】
ラインラッチ３６は、ＬＣＤコントローラ６０から供給される水平同期信号ＬＰに同期して、ラインラッチ３４でラッチされた一水平走査単位の画像データをラッチする。
【００６５】
ＤＡＣ３８は、信号ラインごとに、画像データに基づいてアナログ化された駆動電圧を生成する。
【００６６】
信号ライン駆動回路４０は、ＤＡＣ３８によって生成された駆動電圧に基づいて、信号ラインを駆動する。
【００６７】
このような信号ドライバ３０は、ＬＣＤコントローラ６０から順次入力される所与の単位（例えば１８ビット単位）の画像データを順次取り込み、水平同期信号ＬＰに同期して一水平走査単位の画像データをラインラッチ３６で一旦保持する。そして、この画像データに基づいて、各信号ラインを駆動する。この結果、ＬＣＤパネル２０のＴＦＴのソース電極には、画像データに基づく駆動電圧が供給される。
【００６８】
（走査ドライバ）
図３に、図１に示した走査ドライバの構成の概要を示す。
【００６９】
走査ドライバ５０は、シフトレジスタ５２、レベルシフタ（Level Shifter：以下、Ｌ／Ｓと略す。）５４、５６、走査ライン駆動回路５８を含む。
【００７０】
シフトレジスタ５２は、各走査ラインに対応して設けられたフリップフロップが順次接続される。このシフトレジスタ５２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯをフリップフロップに保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。ここで入力されるイネーブル入出力信号ＥＩＯは、ＬＣＤコントローラ６０から供給される垂直同期信号である。
【００７１】
Ｌ／Ｓ５４は、ＬＣＤパネル２０の液晶材とＴＦＴのトランジスタ能力とに応じた電圧レベルにシフトする。この電圧レベルとしては、例えば２０Ｖ〜５０Ｖの高い電圧レベルが必要とされるため、他のロジック回路部とは異なる高耐圧プロセスが用いられる。
【００７２】
走査ライン駆動回路５８は、Ｌ／Ｓ５４によってシフトされた駆動電圧に基づいて、ＣＭＯＳ駆動を行う。また、この走査ドライバ５０は、Ｌ／Ｓ５６を有しており、ＬＣＤコントローラ６０から供給される出力イネーブル信号ＸＯＥＶの電圧シフトが行われる。走査ライン駆動回路５８は、Ｌ／Ｓ５６によってシフトされた出力イネーブル信号ＸＯＥＶにより、オンオフ制御が行われる。
【００７３】
このような走査ドライバ５０は、垂直同期信号として入力されたイネーブル入出力信号ＥＩＯが、クロック信号ＣＬＫに同期してシフトレジスタ５２の各フリップフロップに順次シフトされる。シフトレジスタ５２の各フリップフロップは、各走査ラインに対応して設けられているため、各フリップフロップに保持された垂直同期信号のパルスにより、走査ラインが択一的に順次選択される。選択された走査ラインは、Ｌ／Ｓ５４によってシフトされた電圧レベルで、走査ライン駆動回路５８により駆動される。これにより、ＬＣＤパネル２０のＴＦＴのゲート電極には、一垂直走査周期で所与の走査駆動電圧が供給されることになる。このとき、ＬＣＤパネル２０のＴＦＴのドレイン電極は、ソース電極に接続される信号ラインの電位に対応して、ほぼ同等の電位となる。
【００７４】
（ＬＣＤコントローラ）
図４に、図１に示したＬＣＤコントローラの構成の概要を示す。
【００７５】
ＬＣＤコントローラ６０は、制御回路６２、ランダムアクセスメモリ（Random Access Memory：以下、ＲＡＭと略す。）（広義には、記憶手段）６４、ホスト入出力回路（Ｉ／Ｏ）６６、ＬＣＤ入出力回路６８を含む。さらに、制御回路６２は、コマンドシーケンサ７０、コマンド設定レジスタ７２、コントロール信号生成回路７４を含む。
【００７６】
制御回路６２は、ホストによって設定された内容にしたがい、信号ドライバ３０、走査ドライバ５０及び電源回路８０の各種動作モード設定や同期制御等を行う。より具体的には、コマンドシーケンサ７０が、ホストからの指示に従って、コマンド設定レジスタ７２で設定された内容に基づいて、コントロール信号生成回路７４で同期タイミングを生成したり、信号ドライバ等に対して所与の動作モードを設定したりする。
【００７７】
ＲＡＭ６４は、画像表示を行うためのフレームバッファとしての機能を有するとともに、制御回路６２の作業領域にもなる。
【００７８】
このＬＣＤコントローラ６０は、ホストＩ／Ｏ６６を介して、画像データや、信号ドライバ３０及び走査ドライバ５０を制御するためのコマンドデータが供給される。ホストＩ／Ｏ６６には、図示しないＣＰＵや、ディジタル信号処理装置（Digital Signal Processor：ＤＳＰ）或いはマイクロプロセッサユニット（Micro Processor Unit：ＭＰＵ）が接続される。
【００７９】
ＬＣＤコントローラ６０は、画像データとして図示しないＣＰＵより静止画データが供給されたり、ＤＳＰ或いはＭＰＵより動画データが供給される。また、ＬＣＤコントローラ６０は、コマンドデータとして図示しないＣＰＵより、信号ドライバ３０又は走査ドライバ５０を制御するためのレジスタの内容や、各種動作モードを設定するためのデータが供給される。
【００８０】
画像データとコマンドデータは、それぞれ別個のデータバスを介してデータを供給するようにしても良いし、データバスを共用化しても良い。この場合、例えばコマンド（CoMmanD：ＣＭＤ）端子に入力された信号レベルによって、データバス上のデータが、画像データか、或いはコマンドデータかを識別できるようにすることで、画像データとコマンドデータとの共用化を容易に図ることができ、実装面積の縮小化が可能になる。
【００８１】
ＬＣＤコントローラ６０は、画像データが供給された場合、この画像データをフレームバッファとしてのＲＡＭ６４に保持する。一方、コマンドデータが供給された場合、ＬＣＤコントローラ６０は、コマンド設定レジスタ７２若しくはＲＡＭ６４に保持する。
【００８２】
コマンドシーケンサ７０は、コマンド設定レジスタ７２に設定された内容にしたがって、コントロール信号生成回路７４により各種タイミング信号を生成させる。また、コマンドシーケンサ７０は、コマンド設定レジスタ７２に設定された内容にしたがって、ＬＣＤ入出力回路６８を介して、信号ドライバ３０、走査ドライバ５０若しくは電源回路８０のモード設定を行う。
【００８３】
また、コマンドシーケンサ７０は、コントロール信号生成回路７４で生成された表示タイミングにより、ＲＡＭ６４に記憶された画像データから所与の形式の画像データを生成し、ＬＣＤ入出力回路６８を介して、信号ドライバ３０に供給するようになっている。
【００８４】
１．２ 反転駆動方式
ところで、液晶を表示駆動する場合、液晶の耐久性や、コントラストの観点から、周期的に液晶容量に蓄積される電荷を放電する必要がある。そのため、上述した液晶装置１０では、交流化駆動によって、所与の周期で液晶に印加される電圧の極性を反転させることが行われる。この交流化駆動方式としては、例えばフレーム反転駆動方式や、ライン反転駆動方式がある。
【００８５】
フレーム反転駆動方式は、フレームごとに液晶容量に印加される電圧の極性を反転する方式である。一方、ライン反転駆動方式は、ラインごとに液晶容量に印加される電圧の極性を反転する方式である。なお、ライン反転駆動方式の場合も、各ラインに着目すれば、フレーム周期で液晶容量に印加される電圧の極性も反転される。
【００８６】
図５（Ａ）、（Ｂ）に、フレーム反転駆動方式の動作を説明するための図を示す。図５（Ａ）は、フレーム反転駆動方式による信号ラインの駆動電圧及び対向電極電圧Ｖｃｏｍの波形を模式的に示したものである。図５（Ｂ）は、フレーム反転駆動方式を行った場合に、フレームごとに、各画素に対応した液晶容量に印加される電圧の極性を模式的に示したものである。
【００８７】
フレーム反転駆動方式では、図５（Ａ）に示すように信号ラインに印加される駆動電圧の極性が１フレーム周期ごとに反転されている。すなわち、信号ラインに接続されるＴＦＴのソース電極に供給される電圧ＶSは、フレームｆ１では正極性「＋Ｖ」、後続のフレームｆ２では負極性の「−Ｖ」となる。一方、ＴＦＴのドレイン電極に接続される画素電極に対向する対向電極に供給される対向電極電圧Ｖｃｏｍも、信号ラインの駆動電圧の極性反転周期に同期して反転される。
【００８８】
液晶容量には、画素電極と対向電極との電圧の差が印加されるため、図５（Ｂ）に示すようにフレームｆ１では正極性、フレーム２では負極性の電圧がそれぞれ印加されることになる。
【００８９】
図６（Ａ）、（Ｂ）に、ライン反転駆動方式の動作を説明するための図を示す。
【００９０】
図６（Ａ）は、ライン反転駆動方式による信号ラインの駆動電圧及び対向電極電圧Ｖｃｏｍの波形を模式的に示したものである。図６（Ｂ）は、ライン反転駆動方式を行った場合に、フレームごとに、各画素に対応した液晶容量に印加される電圧の極性を模式的に示したものである。
【００９１】
ライン反転駆動方式では、図６（Ａ）に示すように信号ラインに印加される駆動電圧の極性が、各水平走査周期（１Ｈ）ごとに、かつ１フレーム周期ごとに反転されている。すなわち、信号ラインに接続されるＴＦＴのソース電極に供給される電圧ＶSは、フレームｆ１の１Ｈでは正極性「＋Ｖ」、２Ｈでは負極性の「−Ｖ」となる。なお、当該電圧Ｖｓは、フレームｆ２の１Ｈでは負極性「−Ｖ」、２Ｈでは正極性の「＋Ｖ」となる。
【００９２】
一方、ＴＦＴのドレイン電極に接続される画素電極に対向する対向電極に供給される対向電極電圧Ｖｃｏｍも、信号ラインの駆動電圧の極性反転周期に同期して反転される。
【００９３】
液晶容量には、画素電極と対向電極との電圧の差が印加されるため、走査ラインごとに極性を反転することで、図６（Ｂ）に示すようにフレーム周期で、各ラインごとに極性が反転する電圧がそれぞれ印加されることになる。
【００９４】
一般的に、フレーム反転駆動方式に比べてライン反転駆動方式のほうが、変化の周期が１ライン周期となるため、画質の向上に貢献できるものの、消費電力が大きくなる。
【００９５】
１．３ 液晶駆動波形
図７に、上述した構成の液晶装置１０のＬＣＤパネル２０の駆動波形の一例を示す。ここでは、ライン反転駆動方式により駆動する場合を示している。
【００９６】
上述したように、液晶装置１０では、ＬＣＤコントローラ６０によって生成された表示タイミングに従って、信号ドライバ３０、走査ドライバ５０及び電源回路８０が制御される。ＬＣＤコントローラ６０は、信号ドライバ３０に対しては一水平走査単位の画像データを順次転送するとともに、内部で生成した水平同期信号や反転駆動タイミングを示す極性反転信号ＰＯＬを供給する。また、ＬＣＤコントローラ６０は、走査ドライバ５０に対しては、内部で生成した垂直同期信号を供給する。さらに、ＬＣＤコントローラ６０は、電源回路８０に対して対向電極電圧極性反転信号ＶＣＯＭを供給する。
【００９７】
これにより、信号ドライバ３０は、水平同期信号に同期して、一水平走査単位の画像データに基づいて信号ラインの駆動を行う。走査ドライバ５０は、垂直同期信号をトリガとして、ＬＣＤパネル２０にマトリックス状に配置されたＴＦＴのゲート電極に接続される走査ラインを、順次駆動電圧Ｖｇで走査駆動する。電源回路８０は、内部で生成した対向電極電圧Ｖｃｏｍを、対向電極電圧極性反転信号ＶＣＯＭに同期して極性反転を行いながら、ＬＣＤパネル２０の各対向電極に供給する。
【００９８】
液晶容量には、ＴＦＴのドレイン電極に接続される画素電極と対向電極の電圧Ｖｃｏｍとの電圧に応じた電荷が充電される。したがって、液晶容量に蓄積された電荷によって保持された画素電極電圧Ｖｐが、所与の閾値ＶCLを越えると画像表示が可能となる。画素電極電圧Ｖｐが所与の閾値ＶCLを越えると、その電圧レベルに応じて画素の透過率が変化し、階調表現が可能となる。
【００９９】
２． 信号ドライバ
２．１ ブロック単位のハイインピーダンス制御
図８（Ａ）、（Ｂ）に、ＬＣＤパネル２０のサイズと本実施形態における信号ドライバ３０との接続関係を模式的に示す。
【０１００】
ＬＣＤパネル２０のＹ軸方向に伸びる複数の信号ラインがＸ軸方向に沿って配列される場合、これら信号ラインを駆動する信号ドライバ３０は、一般的に、長辺方向に沿って各信号ラインを駆動する信号ライン駆動回路４０が配置される。ここで、ＬＣＤパネル２０の信号ライン数Ｎより、信号ドライバ３０の出力本数Ｄが多い場合、左側端部と右側端部を除く中央部付近の信号ライン駆動回路９４Ａを空けて、ＬＣＤパネル２０の信号ラインと信号ドライバ３０の信号ライン駆動回路とを配線により接続する。こうすることで、配線距離を短くして、ＬＣＤパネル２０と信号ドライバ３０との間隔を狭めることができ、配線エリア９０Ａを有効活用することができるので、実装面積の縮小化をも図ることができる。
【０１０１】
また、図８（Ａ）に示すようにＬＣＤパネル２０のサイズが大きい場合、パネルサイズに応じた信号ライン数分だけ信号ライン駆動回路を用いる際、左側端部と右側端部を除く中央部付近の信号ライン駆動回路９４Ａの出力をハイインピーダンス制御する。
【０１０２】
一方、図８（Ｂ）に示すようにＬＣＤパネル２０のサイズが小さい場合も同様に、図８（Ａ）の場合に比べて増加した余分な信号ライン駆動回路を、左側端部と右側端部を除く中央部付近に配置させることで、信号ライン駆動回路９４Ｂの出力をハイインピーダンス制御する。
【０１０３】
そのため、本実施形態における信号ドライバ３０は、所与の複数の信号ラインごとに分割されたブロックを単位として、任意に選択したブロックの信号ライン駆動回路の出力をハイインピーダンス制御することができるようになっている。そこで、本実施形態における信号ドライバ３０は、ブロック出力選択レジスタを有しており、ブロック単位で各ブロックの信号ラインを駆動する信号ライン駆動回路の出力をハイインピーダンス制御するか否かを設定するためのブロック出力選択データ（広義には、制御指示データ）を保持するようになっている。ブロック出力選択データにより、オンに設定されたブロックの信号ラインは信号ライン駆動回路により信号駆動され、オフに設定されたブロックの信号ラインはハイインピーダンス状態となる。したがって、その出力をハイインピーダンス制御する信号ライン駆動回路を変更するだけで、ＬＣＤパネル２０のサイズ変更に対して容易に対応でき、駆動不要な信号ライン駆動回路で行われるインピーダンス変換に伴う消費電流を削減することができる。また、左側端部と右側端部を除く中央部付近にその出力をハイインピーダンス制御する信号ライン駆動回路を配置させることで、ＬＣＤパネル２０の信号ラインに接続される各配線層の長さをより均等化させることも可能となる。
【０１０４】
２．２ 画像データのバイパス入力
上述したように、実装するＬＣＤパネル２０のサイズに合わせて選択されたブロックの信号ライン駆動回路の出力がハイインピーダンス状態となるように設定された場合、以下のような問題が生じる。
【０１０５】
図９に、１フレーム分の画像をＬＣＤパネル２０に表示させる場合の問題点を説明するための図を示す。
【０１０６】
例えば、図８に示すように、信号ドライバ３０の中央部付近の信号ライン駆動回路９４を空けて、ＬＣＤパネル２０の信号ラインと信号ドライバ３０の信号ライン駆動回路とが配線により接続されている場合を考える。
【０１０７】
このような信号ドライバ３０に対して、例えばユーザが作成した１フレーム分の画像データ９６Ａに基づいて信号ラインを駆動したとしても、本来ＬＣＤパネル２０には画像９６Ｂのように表示させたいところ、中央部付近に出力がハイインピーダンス状態とされた信号ライン駆動回路９４により、実際にはＬＣＤパネル２０には画像９６Ｃが表示され、ＬＣＤパネル２０の端部には非表示エリア９８が形成されてしまう。
【０１０８】
すなわち、供給すべきでない信号ラインに対応する信号ライン駆動回路９４に対して画像データが供給され、供給すべき信号ラインに対応する信号ライン駆動回路に画像データが供給されない状態で信号ラインを駆動すると、ユーザが意図しない画像が表示されてしまうことを意味する。したがって、このような画像をＬＣＤパネル２０に表示させる場合、ユーザは、出力がハイインピーダンス状態とされたブロックを認識して、信号ドライバ３０に画像データを供給する必要がある。
【０１０９】
しかしながら、ユーザにとって、その実装状態に応じて供給すべき画像データを変更することは極めて不都合となる。
【０１１０】
そこで、本実施形態における信号ドライバ３０は、１水平走査単位の画像データをラッチするため、画像データを順次シフトして取り込む際に、上述したように出力がハイインピーダンス状態となるように設定されたブロックの信号ラインに対応するフリップフロップをバイパスして、順次次のブロックの走査ラインに対応したフリップフロップに画像データをシフトするようになっている。
【０１１１】
図１０（Ａ）、（Ｂ）に、このような画像データのバイパス動作の一例を示す。
【０１１２】
例えば、図１０（Ａ）に示すように、各ブロックの出力がハイインピーダンス制御されないように設定されている場合、信号ドライバ３０に取り込まれた画像データは、シフトレジスタ３２において順次シフトされる。
【０１１３】
一方、本実施形態では、図１０（Ｂ）に示すように、出力がハイインピーダンス制御されるブロックの信号ラインに対応するシフトレジスタはバイパスされ、出力がハイインピーダンス制御されないブロックの信号ラインにシフトレジスタに供給される。
【０１１４】
こうすることで、ユーザは、その実装状態に応じて出力がハイインピーダンス制御されたブロックの設定が変更になった場合でも、供給すべき画像データを変更する必要がなくなり、ユーザにとって使い勝手の良い液晶装置を提供することができる。
【０１１５】
２．３ ブロック単位の出力制御
本実施形態における信号ドライバ３０は、所与の複数の信号ラインごとに分割されたブロックを単位として、画像データに基づく信号駆動を行って、パーシャル表示を実現することができるようになっている。そのため信号ドライバ３０は、パーシャル表示選択レジスタを有しており、ブロック単位で各ブロックの出力可否を示すパーシャル表示データを保持するようになっている。パーシャル表示データにより出力がオンに設定されたブロックは、当該ブロックの信号ラインに対して画像データに基づく信号駆動を行う表示エリアとして設定されることになる。一方、パーシャル表示データにより表示がオフに設定されたブロックは、当該ブロックの信号ラインに対して所与の非表示レベル電圧が供給される非表示エリアとして設定されることになる。
【０１１６】
本実施形態では、このブロックを８ピクセル単位としている。ここで、１ピクセルは、ＲＧＢ信号の３ビットからなる。したがって、信号ドライバ３０は、計２４出力（例えば、Ｓ1〜Ｓ24）を１ブロックとしている。これにより、ＬＣＤパネル２０の表示エリアをキャラクタ文字（１バイト）単位で設定することができるので、携帯電話機のようなキャラクタ文字の表示を行う電子機器において、効率的な表示エリアの設定及びその画像表示が可能となる。
【０１１７】
図１１（Ａ）、（Ｂ）、（Ｃ）に、このような本実施形態における信号ドライバにより実現したパーシャル表示の一例を模式的に示す。
【０１１８】
例えば、図１１（Ａ）に示すようにＬＣＤパネル２０に対して、Ｙ方向に複数の信号ラインが配列されるように信号ドライバ３０を配置し、Ｘ方向に複数の走査ラインが配列されるように走査ドライバ５０を配置した場合、図１１（Ｂ）に示すようにブロック単位で非表示エリア１００Ｂを設定する。こうすることで、表示エリア１０２Ａ、１０４Ａに対応するブロックの信号ラインのみを画像データに基づいて駆動すればよい。
【０１１９】
或いは、図１１（Ｃ）に示すようにブロック単位で表示エリア１０６Ａを設定することで、非表示エリア１０８Ｂ、１１０Ｂに対応するブロックの信号ラインを画像データに基づいて駆動する必要がなくなる。また、図１１（Ｂ）、（Ｃ）において、複数の非表示エリア若しくは表示エリアを設定するようにしても良い。
【０１２０】
図１２（Ａ）、（Ｂ）、（Ｃ）に、本実施形態による信号ドライバにより実現したパーシャル表示の他の例を模式的に示す。
【０１２１】
この場合、図１２（Ａ）に示すようにＬＣＤパネル２０に対して、Ｘ方向に複数の信号ラインが配列されるように信号ドライバ３０を配置し、Ｙ方向に複数の走査ラインが配列されるように走査ドライバ５０を配置すると、図１２（Ｂ）に示すようにブロック単位で非表示エリア１２０Ｂを設定することで、表示エリア１２２Ａ、１２４Ａに対応するブロックの信号ラインのみを画像データに基づいて駆動すればよい。
【０１２２】
或いは、図１２（Ｃ）に示すようにブロック単位で表示エリア１２６Ａを設定することで、非表示エリア１２８Ｂ、１３０Ｂに対応するブロックの信号ラインを画像データに基づいて駆動する必要がない。なお、図１２（Ｂ）、（Ｃ）において、複数の非表示エリア若しくは表示エリアを設定するようにしても良い。
【０１２３】
また、各表示エリアは、例えば静止画表示エリアと動画表示エリアとを区切るようにしても良い。こうすることで、ユーザにとって見やすい画面を提供することができるとともに、低消費電力化を図ることが可能となる。
【０１２４】
本実施形態における信号ドライバ３０において、信号ライン駆動回路４０はブロック単位に制御され、ブロックの信号ラインをボルテージフォロワ接続されたオペアンプ、若しくは非表示レベル電圧供給回路により駆動する。
【０１２５】
図１３（Ａ）、（Ｂ）、（Ｃ）に、本実施形態における信号ライン駆動回路の制御内容を模式的に示す。
【０１２６】
ブロック出力選択データ（制御指示データ）により出力がハイインピーダンス制御するように設定されたブロックの信号ラインに対して、図１３（Ａ）に示すように、ＤＡＣ３８Aによる駆動電圧の生成制御を停止させるともに、信号ライン駆動回路４０Aにおいてボルテージフォロワ接続されたオペアンプの出力をハイインピーダンス制御する。そして、信号ライン駆動回路４０Aの非表示レベル電圧供給回路は、その出力がハイインピーダンス制御される。
【０１２７】
また、ブロック出力選択データ（制御指示データ）により出力がハイインピーダンス制御されないように設定され、パーシャル表示データにより出力がオンに設定された表示エリアに対応するブロックの信号ラインを画像データに基づいて駆動する場合、図１３（Ｂ）に示すように、ＤＡＣ３８Bにより駆動電圧を生成させ、信号ライン駆動回路４０Bにおいてボルテージフォロワ接続されたオペアンプによりインピーダンス変換を行って、当該ブロックに割り当てられた１又は複数の信号ラインを駆動する。この際、信号ライン駆動回路４０Bの非表示レベル電圧供給回路は、その出力がハイインピーダンス制御される。
【０１２８】
さらに、ブロック出力選択データ（制御指示データ）により出力がハイインピーダンス制御されないように設定され、パーシャル表示データにより出力がオフに設定された非表示エリアに対応するブロックの信号ラインについては、図１３（Ｃ）に示すように、ＤＡＣ３８Cによる駆動電圧の生成制御を停止させるともに、信号ライン駆動回路４０Cにおいてボルテージフォロワ接続されたオペアンプの出力をハイインピーダンス制御する。そして、信号ライン駆動回路４０Cの非表示レベル電圧供給回路により生成した非表示レベル電圧で、当該ブロックに割り当てられた１又は複数の信号ラインを駆動する。この非表示レベル電圧は、ＴＦＴに接続される液晶容量に印加される電圧を、少なくとも画素の透過率が変化して表示可能となる所与の閾値ＶCLより小さくするような電圧レベルに設定される。
【０１２９】
これにより、上述した画像表現による効果に加えて、オペアンプの定常的な電流消費を削減することができるので、従来から問題となっていたＴＦＴ液晶を用いたアクティブマトリクス型液晶パネルの消費電力を低減し、バッテリ駆動の携帯型の電子機器への搭載が可能となる。
【０１３０】
２．４ シフト方向に応じたブロックの入れ替え
本実施形態における信号ドライバ３０は、図１１（Ａ）〜（Ｃ）、図１２（Ａ）〜（Ｃ）に示したように、実装対象となる電子機器に応じて、ＬＣＤパネル２０に対して配置される位置が異なる場合がある。
【０１３１】
図１４（Ａ）、（Ｂ）に、ＬＣＤパネル２０に対して異なる位置に実装される信号ドライバ３０を模式的に示す。
【０１３２】
すなわち、図１４（Ａ）に示す場合では、ＬＣＤパネル２０に対して下側に信号ドライバ３０が配置されている。一方、図１４（Ｂ）に示す場合では、ＬＣＤパネル２０に対して上側に信号ドライバ３０が配置されている。
【０１３３】
信号ドライバ３０の信号ライン駆動出力側は、固定されているため、図１４（Ａ）に示すようにＬＣＤパネル２０に対して下側に信号ドライバ３０が配置されたときの駆動側の順番が、図１４（Ｂ）に示すようにＬＣＤパネル２０に対して上側に配置されたとき駆動側の順番と逆になる。したがって、実装状態によって信号ドライバ３０への配線の引き回しのため実装面積が増大してしまう。このため、シフト方向入れ替え信号ＳＨＬによって、画像データのシフト方向を切り替えるようにしている。
【０１３４】
図１５（Ａ）、（Ｂ）、（Ｃ）に、ラインラッチに保持された画像データと、ブロックの対応関係を模式的に示す。
【０１３５】
例えば図１４（Ａ）に示す位置に信号ドライバ３０が配置された場合、シフト方向切り替え信号ＳＨＬを「Ｈ」にすることで、図１５（Ａ）に示すように、シフトレジスタで順次保持されてラインラッチ３６でラッチされた一水平走査単位の画像データが、信号ラインＳ1〜ＳMに対応して、画像データＰ１〜ＰＭの並びの順番になるものとする。
【０１３６】
これに対して図１４（Ｂ）に示す位置に信号ドライバ３０が配置された場合、シフト方向切り替え信号ＳＨＬを「Ｌ」にすることで、図１５（Ｂ）に示すように、図１５（Ａ）と同じ並びの順番でＬＣＤコントローラ６０から供給される画像データに対して、ラインラッチ３６には、信号ラインＳ1〜ＳMに対応して、画像データＰＭ、・・・、Ｐ３、Ｐ２、Ｐ１の並びの順番で保持される。
【０１３７】
ところが、ユーザにとっては、図１５（Ａ）、（Ｂ）に示すように、複数の信号ラインを分割したブロックの並びの順番は変わらない。したがって、ブロック単位に、上述した画像データを制御する場合、ユーザもシフト方向に応じてブロックの順番の並びが変更することを認識して画像表示制御を行わなければならなくなる。
【０１３８】
そこで、本実施形態では、ユーザがシフト方向によって入れ替わるブロックの並びの順番を気にすることなく、上述したブロック単位のパーシャル表示制御を可能にするため、図１５（Ｃ）に示すように、これらブロック単位で指定されるパーシャル表示データについてもシフト方向に応じて切り替えるようにしている。すなわち、本実施形態における信号ドライバ３０は、シフト方向を切り替えた場合に上述したパーシャル表示選択レジスタに記憶されたパーシャル表示データの順番を逆に入れ替えることができるブロックデータ入れ替え回路を含む。
【０１３９】
これにより、表示エリア及び非表示エリアが設定されたブロックと、実際のパネルの駆動回路との対応関係を維持し、信号ドライバ３０の実装状態に依存することなく、ブロック単位のパーシャル表示切替を実現させることができる。
【０１４０】
以下では、このような本実施形態における信号ドライバ３０の具体的な構成例について説明する。
【０１４１】
３． 本実施形態における信号ドライバの構成の具体例
３．１ 信号ドライバの構成（ブロック単位）
図１６に、本実施形態における信号ドライバ３０において制御されるブロック単位の構成の概要を示す。
【０１４２】
本実施形態における信号ドライバ３０は、２８８本の信号ライン出力（Ｓ1〜Ｓ288）を有しているものとする。
【０１４３】
すなわち、本実施形態における信号ドライバ３０は、２４出力端子単位（Ｓ1〜Ｓ24、Ｓ25〜Ｓ48、・・・、Ｓ265〜Ｓ288）に、図１６に示す構成を備えており、計１２ブロック（Ｂ０〜Ｂ１１）を有している。以下では、図１６は、ブロックＢ０を示すものとして説明するが、他のブロックＢ１〜Ｂ１１についても同様である。
【０１４４】
信号ドライバ３０のブロックＢ０は、信号ラインＳ1〜Ｓ24の各信号ラインに対応して、シフトレジスタ１４０0を含むデータバイパス回路１４２0、ラインラッチ３６0、駆動電圧生成回路３８0、信号ライン駆動回路４０0を含む。ここで、シフトレジスタ１４０0は、図２に示すシフトレジスタ３２及びラインラッチ３４の機能を有する。
【０１４５】
データバイパス回路１４２0は、シフトレジスタ１４０0を含む。シフトレジスタ１４０0は、各信号ラインに対応してＳＲ0-1〜ＳＲ0-24を含む。ラインラッチ３６0は、各信号ラインに対応してＬＡＴ0-1〜ＬＡＴ0-24を含む。駆動電圧生成回路３８0は、各信号ラインに対応してＤＡＣ0-1〜ＤＡＣ0-24を含む。信号ライン駆動回路４０0は、各信号ラインに対応してＳＤＲＶ0-1〜ＳＤＲＶ0-24を含む。
【０１４６】
３．２ ブロック出力選択レジスタ
上述したように、本実施形態における信号ドライバ３０は、ブロック単位に、信号ライン駆動回路の出力がハイインピーダンス制御される。そのため、信号ドライバ３０は、図１７に示すようにブロック出力選択レジスタ１４８を有する。
【０１４７】
このブロック出力選択レジスタ１４８は、ＬＣＤコントローラ６０によって設定される。ＬＣＤコントローラ６０は、ホスト（ＣＰＵ）からの制御によって、所与のタイミングで信号ドライバ３０のブロック出力選択レジスタ１４８の内容を更新することができるようになっており、その都度実装状態に応じて最適な信号駆動回路を構成することができる。
【０１４８】
ブロック出力選択レジスタ１４８は、ブロックＢ０〜Ｂ１１に対応して、各ブロックの信号ライン駆動回路の出力をハイインピーダンス状態にするか否かを示すブロック出力選択データＢＬＫ０〜ＢＬＫ１１を含む。本実施形態では、ブロック出力選択データＢＬＫ０〜ＢＬＫ１１のうち、「１」に設定されたブロックの信号ライン駆動回路にはＬＣＤパネル２０の信号ラインが接続されて画像データに基づく信号駆動を行い、「０」に設定されたブロックの信号ライン駆動回路のＬＣＤパネル２０の信号ライン駆動回路にはＬＣＤパネル２０の信号ラインが接続されないか、若しくは接続されても信号駆動を行わない。
【０１４９】
３．３ パーシャル表示選択レジスタ
本実施形態における信号ドライバ３０は、図１８に示すようにパーシャル表示選択レジスタ１５０を有している。このパーシャル表示選択レジスタ１５０は、ＬＣＤコントローラ６０によって設定される。ＬＣＤコントローラ６０は、ホスト（ＣＰＵ）からの制御によって、所与のタイミングで信号ドライバ３０のパーシャル表示選択レジスタ１５０の内容を更新することができるようになっており、その都度最適なパーシャル表示を実現することができる。
【０１５０】
パーシャル表示選択レジスタ１５０は、ブロックＢ０〜Ｂ１１に対応して、各ブロックの信号ラインを画像データに基づいて信号駆動するか否かを示すパーシャル表示データＰＡＲＴ０〜ＰＡＲＴ１１を含む。本実施形態では、パーシャル表示データＰＡＲＴ０〜ＰＡＲＴ１１のうち、出力がオンであることを示す「１」に設定されたブロックを表示エリア、出力がオフであることを示す「０」に設定されたブロックを非表示エリアとして、表示制御を行う。
【０１５１】
上述したように、信号ドライバ３０の実装状態に応じて、ユーザにブロックの順番を気にさせる必要なく、ブロック単位のパーシャル表示を実現させるために、パーシャル表示データをブロック単位で切り替える必要がある。
【０１５２】
そこで、本実施形態では、以下に示すブロックデータ入れ替え回路により、ブロック出力選択レジスタ及びパーシャル表示選択レジスタのブロックの並び順を、シフト方向に応じて切り替えるようになっている。
【０１５３】
図１９に、ブロックデータ入れ替え回路の構成の一例を示す。
【０１５４】
ここでは、パーシャル表示データを入れ替える場合を示す。このブロックデータ入れ替え回路は、パーシャル表示データ選択レジスタに設定されたパーシャル表示データＰＡＲＴ０〜ＰＡＲＴ１１の並びをシフト方向切り替え信号ＳＨＬに応じて切り替える。より具体的には、ブロックデータ入れ替え回路は、シフト方向切り替え信号ＳＨＬに応じて、パーシャル表示データＰＡＲＴ０及びＰＡＲＴ１１のいずれか一方をＰＡＲＴ０´として選択出力する。同様に、シフト方向切り替え信号ＳＨＬに応じて、パーシャル表示データＰＡＲＴ１及びＰＡＲＴ１０のいずれか一方をＰＡＲＴ１´、パーシャル表示データＰＡＲＴ２及びＰＡＲＴ９のいずれか一方をＰＡＲＴ２´、・・・、パーシャル表示データＰＡＲＴ１１及びＰＡＲＴ０のいずれか一方をＰＡＲＴ１１´として、それぞれ選択出力する。
【０１５５】
このようにシフト方向に応じてブロック単位の並び順が切り替えられたパーシャル表示データＰＡＲＴ０´〜ＰＡＲＴ１１´は、シフト方向に応じてＰＡＲＴ０、ＰＡＲＴ１、・・・、ＰＡＲＴ１１、又はＰＡＲＴ１１、ＰＡＲＴ１０、・・・、ＰＡＲＴ０のいずれかのデータとして、それぞれ対応する各ブロックＢ０〜Ｂ１１に供給される。各ブロックＢ０〜Ｂ１１は、パーシャル表示データＰＡＲＴ０´〜ＰＡＲＴ１１´に基づいてパーシャル表示制御を行う。
【０１５６】
ブロックＢ０は、パーシャル表示データＰＡＲＴ０´に基づいてパーシャル表示制御が行われる。
【０１５７】
また、ブロックＢ０は、ブロック出力選択データＢＬＫ０´に基づいて各信号ラインを駆動する駆動回路の出力のハイインピーダンス制御が行われる。
【０１５８】
３．４ データバイパス回路
ブロックＢ０のデータバイパス回路１４２0は、図１６に示すように、隣接するブロックから入力される画像データをブロック出力選択データＢＬＫ（ＢＬＫ０´）でマスクするＡＮＤ回路１５２0、１５４0を含む。
【０１５９】
ＡＮＤ回路１５２0は、左方向データ入力信号ＬＩＮを、ブロック出力選択データＢＬＫ（ＢＬＫ０´）でマスクする。ＡＮＤ回路１５４0は、右方向データ入力信号ＲＩＮを、ブロック出力選択データＢＬＫ（ＢＬＫ０´）でマスクする。シフトレジスタ１４０0には、ＡＮＤ回路１５２0、１５４0によりマスクされた画像データが供給される。
【０１６０】
また、データバイパス回路１４２0は、切り替え回路ＳＷＢ0-0、ＳＷＢ1-0を含む。
【０１６１】
切り替え回路ＳＷＢ0-0は、ブロック出力選択データＢＬＫ（ＢＬＫ０´）が「１」（論理レベル「Ｈ」）のときＳＲ0-1の出力データを左方向データ出力信号ＬＯＵＴとして出力する。一方、切り替え回路ＳＷＢ0-0は、ブロック出力選択データＢＬＫ（ＢＬＫ０´）が「０」（論理レベル「Ｌ」）のとき右方向データ入力信号ＲＩＮとして入力されたブロックＢ１からシフトされた画像データを左方向データ出力信号ＬＯＵＴとして出力する。
【０１６２】
切り替え回路ＳＷＢ1-0は、ブロック出力選択データＢＬＫ（ＢＬＫ０´）が「１」（論理レベル「Ｈ」）のときＳＲ0-24の出力データを右方向データ出力信号ＲＯＵＴとして出力する。一方、切り替え回路ＳＷＢ0-0は、ブロック出力選択データＢＬＫ（ＢＬＫ０´）が「０」（論理レベル「Ｌ」）のとき左方向データ入力信号ＬＩＮとして入力されたブロックからシフトされた画像データ（ブロックＢ０の場合は、ＤＩＯ）を右方向データ出力信号ＲＯＵＴとして出力する。
【０１６３】
ブロックＢ０のシフトレジスタ１４０0は、クロック信号ＣＬＫに同期して、隣接するブロックのシフトレジスタからシフトされた画像データを順次各ＳＲにおいてシフトする。また、シフトレジスタ１４０0は、シフト方向切り替え信号ＳＨＬに応じて、左方向データ入力信号ＬＩＮ若しくは右方向データ入力信号ＲＩＮとして隣接するブロックのシフトレジスタから入力された画像データを順次シフトする。なお、ブロックＢ０の左方向データ入力信号ＬＩＮ及び左方向データ出力信号ＬＯＵＴ、ブロックＢ１１の右方向データ入力信号ＲＩＮ及び右方向データ出力信号ＲＯＵＴは、シフト切り替え信号ＳＨＬによって入出力方向が切り替えられる。
【０１６４】
図２０（Ａ）、（Ｂ）に、このようなデータバイパス回路の動作の一例を模式的に示す。
【０１６５】
ここでは、図２０（Ａ）に示すように、ブロックＳＢ１〜ＳＢ５に対応して設けられたシフトレジスタＳＲ１〜ＳＲ５において、シフトレジスタＳＲ１から画像データ（ＤＩＯ）が順次シフトされる場合について説明する。このとき、ブロックＳＢ３が、ブロック出力選択データによりブロック出力非選択が設定されているものとする。
【０１６６】
クロック信号ＣＬＫに同期して、ブロックＳＢ５、ＳＢ４、ＳＢ２、ＳＢ１の信号ラインに駆動されるべき画像データ（ＤＩＯ）が順次シフトされる。この際、シフトレジスタＳＲ３はブロック単位でバイパスされるため、シフトレジスタＳＲ１から順次シフトされる画像データは、シフトレジスタＳＲ２の次にシフトレジスタＳＲ４にバイパスされる。
【０１６７】
この結果、ブロックＳＢ５、ＳＢ４、ＳＢ２、ＳＢ１に対応するシフトレジスタＳＲ５、ＳＲ４、ＳＲ２、ＳＲ１には、それぞれ画像データＡ、Ｂ、Ｃ、Ｄが順次保持される。この状態で、水平同期信号ＬＰにより、一水平走査単位としてラインラッチにラッチすることで、ユーザはブロック出力非選択を設定したブロックを意識することなく、画像データを信号ドライバに供給することができるようになる。
【０１６８】
なお、データバイパス回路は、上述したような動作に限定されるものではない。
【０１６９】
図２１（Ａ）、（Ｂ）に、データバイパス回路の動作の他の例を模式的に示す。
【０１７０】
ここでは、図２１（Ａ）に示すように、ブロックＳＢ１〜ＳＢ５に対応して設けられたシフトレジスタＳＲ１〜ＳＲ５とラッチＬＴ１〜ＬＴ５を備え、シフトレジスタＳＲ１〜ＳＲ５において、イネーブル入出力信号ＥＩＯが、クロック信号ＣＬＫに同期してシフトされる。各シフトレジスタの出力は、シフトレジスタクロックＳＲＣＫ１〜ＳＲＣＫ５として、ラッチＬＴ１〜ＬＴ５に供給される。
【０１７１】
画像データ（ＤＩＯ）は、シフトレジスタクロックＳＲＣＫに同期して入力される。
【０１７２】
ここで、ブロックＳＢ３が、ブロック出力選択データによりブロック出力非選択が設定されているものとする。
【０１７３】
クロック信号ＣＬＫに同期して、シフトされたイネーブル入出力信号ＥＩＯは、シフトレジスタＳＲ３においてブロック単位でバイパスされるため、シフトレジスタＳＲ１から順次シフトされるイネーブル入出力信号は、シフトレジスタＳＲ２の次にシフトレジスタＳＲ４にバイパスされる。
【０１７４】
したがって、シフトレジスタクロックＳＲＣＫ１、ＳＲＣＫ２、ＳＲＣＫ４、ＳＲＣＫ５に応じて、画像データ（ＤＩＯ）を供給することで、ラッチＬＴ１、ＬＴ２、ＬＴ４、ＬＴ５に画像データＡ、Ｂ、Ｃ、Ｄがラッチされる。
【０１７５】
この状態で、水平同期信号ＬＰにより、一水平走査単位としてラインラッチにラッチすることで、ユーザはブロック出力非選択を設定したブロックを意識することなく、画像データを信号ドライバに供給することができるようになる。
【０１７６】
次に、このような画像データを順次シフトするシフトレジスタ１４０0について説明する。
【０１７７】
図２２に、シフトレジスタ１４０0を構成するＳＲ0-1の構成を模式的に示す。
【０１７８】
ここでは、ＳＲ0-1の構成について示すが、他のＳＲ0-2〜ＳＲ0-24についても同様に構成することができる。
【０１７９】
ＳＲ0-1は、ＦＦL-R、ＦＦR-L、ＳＷ１を含む。
【０１８０】
ＦＦL-Rは、例えばＤ端子に入力される左方向データ入力信号ＬＩＮを、ＣＫ端子に入力されるクロック信号の立ち上がりエッジに同期してラッチし、Ｑ端子から右方向データ出力信号ＲＯＵＴとして、ＳＲ0-2のＤ端子に対して左方向データ入力信号ＬＩＮを供給する。
【０１８１】
ＦＦR-Lは、例えばＤ端子に入力される右方向データ入力信号ＲＩＮを、ＣＫ端子に入力されるクロック信号の立ち上がりエッジに同期してラッチし、Ｑ端子から左方向データ出力信号ＬＯＵＴを出力する。
【０１８２】
ＦＦL-RのＱ端子から出力される右方向データ出力信号ＲＯＵＴと、ＦＦR-LのＱ端子から出力される左方向出力信号ＬＯＵＴとは、ＳＷ１にも供給される。ＳＷ１は、シフト方向切り替え信号ＳＨＬに応じて、右方向データ出力信号ＲＯＵＴと、ＦＦR-LのＱ端子から出力される左方向出力信号ＬＯＵＴのうち、いずれか一方を選択して、ラインラッチ３６0のＬＡＴ0-1に供給する。
【０１８３】
このようにして、シフトレジスタ１４０0の各ＳＲ0-1〜ＳＲ0-24に保持された画像データは、水平同期信号ＬＰに同期してそれぞれラインラッチ３６0の各ＬＡＴ0-1〜ＬＡＴ0-24にラッチされる。
【０１８４】
３．５ ラインラッチ
ラインラッチＬＡＴ0-1にラッチされた信号ラインＳ1に対応する画像データは、駆動電圧生成回路のＤＡＣ0-1に供給される。ＤＡＣ0-1は、ＤＡＣイネーブル信号ＤＡＣｅｎが論理レベル「Ｈ」のときに、ＬＡＴ0-1から供給された例えば６ビットの階調データに基づいて、６４レベルの階調電圧を発生する。
【０１８５】
３．６ 駆動電圧生成回路
図２３に、ＤＡＣ0-1によって生成される階調電圧を説明するための図を示す。
【０１８６】
ＤＡＣ0-1は、電源回路８０から例えばＶ０〜Ｖ８の各レベルの基準電圧が供給されている。ＤＡＣ0-1は、ＤＡＣイネーブル信号ＤＡＣｅｎが論理レベル「Ｈ」になると、各信号ラインの画像データとしての６ビットの階調データのうち例えば上位３ビットからＶ０〜Ｖ８によって分割された電圧範囲のうちの１つを選択する。ここで、例えば基準電圧Ｖ２とＶ３との間を選択すると、６ビットの階調データのうち例えば下位３ビットによって特定されるＶ２とＶ３の間の８レベルのうちいずれか１つであるＶ23を選択する。
【０１８７】
このように、信号ラインＳ1に対応するＤＡＣ0-1に選択された駆動電圧は、信号ライン駆動回路４０0のＳＤＲＶ0-1に供給される。同様に、他の信号ラインＳ2〜Ｓ24についても、駆動電圧の供給が行われる。
【０１８８】
本実施形態では、ＤＡＣイネーブル信号ＤＡＣｅｎが、イネーブル信号ｄａｃｅｎ０と、ブロック出力選択レジスタのブロックＢ０の信号ラインをハイインピーダンス状態にするか否かを示すブロック出力選択データＢＬＫ（ＢＬＫ０´）との論理積により生成される。このイネーブル信号ｄａｃｅｎ０は、信号ドライバ３０の図示しない制御回路で生成されたＤＡＣ制御信号ｄａｃｅｎと、パーシャル表示選択レジスタのブロックＢ０のパーシャル表示の可否を示すパーシャル表示データＰＡＲＴ（ＰＡＲＴ０´）との論理積により生成される。
【０１８９】
すなわち、ＤＡＣイネーブル信号ＤＡＣｅｎは、ブロック出力選択データＢＬＫ（ＢＬＫ０´）が「０」の場合には、パーシャル表示データＰＡＲＴ（ＰＡＲＴ０´）の設定値にかかわらず、ＢＬＫ０の駆動電圧生成回路３８0は動作を停止する。また、ブロック出力選択データＢＬＫ（ＢＬＫ０´）が「１」の場合には、パーシャル表示エリアとして設定された場合にのみＤＡＣ動作を行う一方、パーシャル非表示エリアとして設定された場合、ＤＡＣ動作を停止してラダー抵抗に流れる電流消費を削減する。
【０１９０】
なお、このＤＡＣイネーブル信号ＤＡＣｅｎは、他の信号ラインＳ2〜Ｓ24に対応するＤＡＣ0-2〜ＤＡＣ0-24にも同様に供給され、ブロック単位でＤＡＣの動作制御が行われる。
【０１９１】
３．７ 信号駆動回路
信号ライン駆動回路４０0のＳＤＲＶ0-1は、インピーダンス変換手段としてのボルテージフォロワ接続されたオペアンプＯＰ0-1と、パーシャル非表示レベル電圧供給回路ＶＧ0-1を含む。
【０１９２】
３．７．１ オペアンプ
ボルテージフォロワ接続されたオペアンプＯＰ0-1は、その出力端子が負帰還され、オペアンプの入力インピーダンスも極めて大きくなり、入力電流はほとんど流れなくなる。そして、オペアンプイネーブル信号ＯＰｅｎが論理レベル「Ｈ」のときに、ＤＡＣ0-1によって生成された駆動電圧をインピーダンス変換して、信号ラインＳ1を駆動する。これにより、信号ラインＳ1の出力負荷に依存することなく、信号駆動を行うことができる。
【０１９３】
本実施形態では、オペアンプイネーブル信号ＯＰｅｎが、イネーブル信号ｏｐｅｎ０と、ブロック出力選択レジスタのブロックＢ０の信号ラインをハイインピーダンス状態にするか否かを示すブロック出力選択データＢＬＫ（ＢＬＫ０´）との論理積により生成される。このイネーブル信号ｏｐｅｎ０は、信号ドライバ３０の図示しない制御回路で生成されたＤＡＣ制御信号ｄａｃｅｎと、パーシャル表示選択レジスタのブロックＢ０のパーシャル表示の可否を示すパーシャル表示データＰＡＲＴ（ＰＡＲＴ０´）との論理積により生成される。
【０１９４】
すなわち、オペアンプイネーブル信号ＯＰｅｎは、ブロック出力選択データＢＬＫ（ＢＬＫ０´）が「０」の場合には、パーシャル表示データＰＡＲＴ（ＰＡＲＴ０´）の設定値にかかわらず、ＢＬＫ０のオペアンプは動作を停止する（オペアンプの電流源を停止して、消費電流を削減する）。また、ブロック出力選択データＢＬＫ（ＢＬＫ０´）が「１」の場合には、パーシャル表示エリアとして設定された場合にのみ駆動電圧生成回路で生成された駆動電圧を、インピーダンス変換して対応する信号ラインを駆動する一方、パーシャル非表示エリアとして設定された場合、オペアンプの動作を停止して、電流消費を削減する。
【０１９５】
図２４に、ボルテージフォロワ接続されたオペアンプＯＰ0-1の構成の一例を示す。
【０１９６】
このオペアンプＯＰ0-1は、差動増幅部１６０0-1と、出力増幅部１７０0-1とを含む。このオペアンプＯＰ0-1は、オペアンプイネーブル信号ＯＰｅｎにしたがって、ＤＡＣ0-1から供給された入力電圧ＶＩＮをインピーダンス変換して、出力電圧ＶＯＵＴを出力する。
【０１９７】
差動増幅部１６０0-1は、第１及び第２の差動増幅回路１６２0-1、１６４0-1を含む。
【０１９８】
第１の差動増幅回路１６２0-1は、ｐ型トランジスタＱＰ１、ＱＰ２と、ｎ型トランジスタＱＮ１、ＱＮ２を少なくとも含む。
【０１９９】
第１の差動増幅回路１６２0-1において、ｐ型トランジスタＱＰ１、ＱＰ２のソース端子は、電源電圧レベルＶＤＤに接続されている。また、ｐ型トランジスタＱＰ１、ＱＰ２のゲート端子は互いに接続され、これらゲート端子はさらにｐ型トランジスタＱＰ１のドレイン端子に接続されてカレントミラー構造となっている。ｐ型トランジスタＱＰ１のドレイン端子は、ｎ型トランジスタＱＮ１のドレイン端子に接続される。ｐ型トランジスタＱＰ２のドレイン端子は、ｎ型トランジスタＱＮ２のドレイン端子に接続される。
【０２００】
ｎ型トランジスタＱＮ１のゲート端子には、出力電圧ＶＯＵＴが供給され、負帰還されている。ｎ型トランジスタＱＮ２のゲート端子には、入力電圧ＶＩＮが供給されている。
【０２０１】
ｎ型トランジスタＱＮ１、ＱＮ２のソース端子は、基準電圧選択信号ＶＲＥＦＮ１〜ＶＲＥＦＮ３のいずれかが論理レベル「Ｈ」になることで形成される電流源１６６0-1を介して、接地レベルＶＳＳに接続される。
【０２０２】
第２の差動増幅回路１６４0-1は、ｐ型トランジスタＱＰ３、ＱＰ４と、ｎ型トランジスタＱＮ３、ＱＮ４を少なくとも含む。
【０２０３】
第２の差動増幅回路１６４0-1において、ｎ型トランジスタＱＮ３、ＱＮ４のソース端子は、接地レベルＶＳＳに接続されている。また、ｎ型トランジスタＱＮ３、ＱＮ４のゲート端子は互いに接続され、これらゲート端子はさらにｎ型トランジスタＱＮ３のドレイン端子に接続されてカレントミラー構造となっている。ｎ型トランジスタＱＮ３のドレイン端子は、ｐ型トランジスタＱＰ３のドレイン端子に接続される。ｎ型トランジスタＱＮ４のドレイン端子は、ｐ型トランジスタＱＰ４のドレイン端子に接続される。
【０２０４】
ｐ型トランジスタＱＰ３のゲート端子には、出力電圧ＶＯＵＴが供給され、負帰還されている。ｐ型トランジスタＱＰ４のゲート端子には、入力電圧ＶＩＮが供給されている。
【０２０５】
ｐ型トランジスタＱＰ３、ＱＰ４のソース端子は、基準電圧選択信号ＶＲＥＦＰ１〜ＶＲＥＦＰ３のいずれかが論理レベル「Ｌ」になることで形成される電流源１６８0-1を介して、電源電圧レベルＶＤＤに接続される。
【０２０６】
また、出力増幅部１７０0-1は、ｐ型トランジスタＱＰ１１、ＱＰ１２、ｎ型トランジスタＱＮ１１、ＱＮ１２を含む。
【０２０７】
出力増幅部１７０0-1において、ｐ型トランジスタＱＰ１１のソース端子には電源電圧レベルＶＤＤが接続され、ゲート端子にはオペアンプイネーブル信号ＯＰｅｎが供給される。また、ｐ型トランジスタＱＰ１１のドレイン端子は、ｐ型トランジスタＱＰ２のドレイン端子と、ｐ型トランジスタＱＰ１２のゲート端子に接続される。
【０２０８】
ｐ型トランジスタＱＰ１２のソース端子は、駆動電圧レベルＶＤＤ＿ＤＲＶに接続され、ドレイン端子から出力電圧ＶＯＵＴが出力される。
【０２０９】
また、ｎ型トランジスタＱＮ１１のソース端子に接地レベルＶＳＳが接続され、ゲート端子にオペアンプイネーブル信号ＯＰｅｎの反転信号が供給される。また、ｎ型トランジスタＱＮ１１のドレイン端子は、ｎ型トランジスタＱＮ４のドレイン端子と、ｎ型トランジスタＮＰ１２のゲート端子に接続される。
【０２１０】
ｎ型トランジスタＱＮ１２のソース端子は駆動接地レベルＶＳＳ＿ＤＲＶに接続され、ドレイン端子から出力電圧ＶＯＵＴが出力される。
【０２１１】
図２５に、第１及び第２の差動増幅回路１６２0-1、１６４0-1に供給される基準電圧選択信号生成回路の構成の概要を示す。
【０２１２】
本実施形態では、基準電圧選択信号ＶＲＥＦ１〜ＶＲＥＦ３により、出力負荷に応じた最適な電流駆動能力を有する電流源を形成することができるようになっている。そのため、基準電圧選択信号生成回路は、基準電圧選択信号ＶＲＥＦ１〜ＶＲＥＦ３により、ｐ型トランジスタ用の基準電圧選択信号ＶＲＥＦＰ１〜ＶＲＥＦＰ３と、ｎ型トランジスタ用の基準電圧選択信号ＶＲＥＦＮ１〜ＶＲＥＦＮ３を生成する。
【０２１３】
この際、オペアンプイネーブル信号ＯＰｅｎの論理レベルが「Ｈ」のときにのみ、基準電圧選択信号ＶＲＥＦ１〜ＶＲＥＦ３の状態に応じて、ｐ型トランジスタ用の基準電圧選択信号ＶＲＥＦＰ１〜ＶＲＥＦＰ３と、ｎ型トランジスタ用の基準電圧選択信号ＶＲＥＦＮ１〜ＶＲＥＦＮ３により、電流源１６６0-1、１６８0-1を制御する。一方、オペアンプイネーブル信号ＯＰｅｎの論理レベルが「Ｌ」のときには、基準電圧選択信号ＶＲＥＦ１〜ＶＲＥＦ３をマスクする。そのため、電流源１６６0-1、１６８0-1は、電流源に流れる電流がなくなり、差動増幅動作を停止する。
【０２１４】
次に、このような構成のボルテージフォロワ接続されたオペアンプＯＰ0-1の動作の概要を説明する。
【０２１５】
オペアンプイネーブル信号ＯＰｅｎの論理レベルが「Ｈ」の場合、出力電圧ＶＯＵＴが入力電圧ＶＩＮより低いとき、第１の差動増幅回路１６２0-1において、ｎ型トランジスタＱＮ２のドレイン端子が低くなって、ｐ型トランジスタＱＰ１２を介して出力電圧ＶＯＵＴの電位を高くする。
【０２１６】
これに対して、出力電圧ＶＯＵＴが入力電圧ＶＩＮより高い場合、第２の差動増幅回路１６４0-1において、ｐ型トランジスタＱＰ４のドレイン端子の電位が高くなって、ｎ型トランジスタＱＮ１２を介して出力電圧ＶＯＵＴの電位を低くする。
【０２１７】
一方、オペアンプイネーブル信号ＯＰｅｎの論理レベルが「Ｌ」の場合、図２５に示したように基準電圧選択信号ＶＲＥＦ１〜ＶＲＥＦ３がマスクされるため、電流源１６６0-1、１６８0-1の各トランジスタはオフとなるとともに、ｐ型トランジスタＱＰ１１のドレイン端子が電源電圧レベルＶＤＤに接続され、ｎ型トランジスタＱＮ１１のドレイン端子が接地レベルＶＳＳに接続される。したがって、出力電圧ＶＯＵＴはハイインピーダンス状態となる。この場合、本来出力電圧ＶＯＵＴが供給される信号ラインには、後述するパーシャル非表示レベル電圧供給回路ＶＧ0-1により生成された所与のパーシャル非表示レベル電圧が供給されることになる。
【０２１８】
３．７．２ パーシャル非表示レベル電圧供給回路
パーシャル非表示レベル電圧供給回路ＶＧ0-1は、非表示レベル電圧供給イネーブル信号ＬＥＶｅｎが論理レベル「Ｈ」の場合に、上述したパーシャル表示選択レジスタにおいて非表示エリア（出力がオフ）に設定されたとき、信号ラインに供給する所与の非表示レベル電圧ＶPART-LEVELを生成する。
【０２１９】
ここで、非表示レベル電圧ＶPART-LEVELは、画素の透過率が変化する所与の閾値ＶCLと、この画素電極に対向する対向電極の対向電極電圧Ｖｃｏｍに対して、次の（１）式の関係を有する。
【０２２０】
｜ＶPART-LEVEL−Ｖｃｏｍ｜＜ＶCL ・・・（１）
【０２２１】
すなわち、非表示レベル電圧ＶPART-LEVELは、駆動対象の信号ラインに接続されたＴＦＴのドレイン電極に接続される画素電極に印加された場合、液晶容量の印加電圧が、所与の閾値ＶCLを越えないような電圧レベルとなっている。
【０２２２】
なお、この非表示レベル電圧ＶPART-LEVELは、電圧レベルの生成及び制御の容易さから、対向電極電圧Ｖｃｏｍと同等の電圧レベルであることが望ましい。したがって、本実施形態では、対向電極電圧Ｖｃｏｍと同等の電圧レベルを供給する。この場合、ＬＣＤパネル２０の非表示エリアには、液晶がオフのときの色が表示される。
【０２２３】
また、本実施形態における非表示レベル電圧供給回路ＶＧ0-1は、階調レベル電圧の両端の電圧レベルＶ０若しくはＶ８のいずれかを非表示レベル電圧ＶPART-LEVELとして選択出力するができるようになっている。ここで、階調電圧レベルの両端の電圧レベルＶ０若しくはＶ８は、反転駆動方式によりフレームごとに交互に出力するための電圧レベルである。本実施形態では、ユーザによって指定された選択信号ＳＥＬにより、非表示レベル電圧ＶPART-LEVELとして、上述した対向電極電圧Ｖｃｏｍか、階調レベル電圧の両端の電圧レベルＶ０若しくはＶ８かを選択できるようにする。これにより、ユーザは、非表示エリアの色の選択の自由度を高めることができる。
【０２２４】
本実施形態では、非表示レベル電圧供給イネーブル信号ＬＥＶｅｎが、信号ドライバ３０の図示しない制御回路で生成された非表示レベル電圧供給回路制御信号ｌｅｖｅｎと、パーシャル表示選択レジスタのブロックＢ０のパーシャル表示の可否を示すパーシャル表示データＰＡＲＴ（ＰＡＲＴ０´）の反転との論理積により生成される。すなわち、非表示エリア（出力がオフ）として設定された場合にのみ所与の非表示レベル電圧を信号ラインに駆動し、表示エリア（出力がオン）として設定された場合、非表示レベル電圧供給回路ＶＧ0-1の出力はハイインピーダンス状態となって信号ラインの駆動を行わない。
【０２２５】
なお、このオペアンプイネーブル信号ＯＰｅｎ及び非表示レベル電圧供給イネーブル信号ＬＥＶｅｎは、他の信号ラインＳ2〜Ｓ24に対応するＳＤＲＶ0-2〜ＳＤＲＶ0-24にも同様に供給され、ブロック単位で信号ラインの駆動制御が行われる。
【０２２６】
図２６に、本実施形態における非表示レベル電圧供給回路ＶＧ0-1の構成の一例を示す。
【０２２７】
非表示レベル電圧供給回路ＶＧ0-1は、非表示レベル電圧供給イネーブル信号ＬＥＶｅｎにより対向電極電圧と同等の電圧Ｖｃｏｍを出力するためのトランスファー回路１８０0-1、インバータ回路１８２0-1と、スイッチ回路ＳＷ２を含む。
【０２２８】
インバータ回路１８２0-1は、互いにドレイン端子が接続されたｎ型トランジスタＱＮ２１及びｐ型トランジスタＱＰ２１を含む。ｎ型トランジスタＱＮ２１のソース端子には、電圧レベルＶ８が接続される。ｐ型トランジスタＱＰ２１のソース端子には、電圧レベルＶ０が接続される。ｎ型トランジスタＱＮ２１のゲート端子及びｐ型トランジスタＱＰ２１のゲート端子は、ＸＯＲ回路１８４0-1が接続される。ＸＯＲ回路１８４0-1は、極性反転のタイミングを示す極性反転信号ＰＯＬと、現在の位相を示すＰｈａｓｅとの排他的論理和が演算される。
【０２２９】
このようなインバータ回路１８２0-1は、極性反転信号ＰＯＬのタイミングにしたがって、現在の位相を示すＰｈａｓｅの論理レベルが反転し、電圧レベルＶ０若しくはＶ８のいずれかがスイッチ回路ＳＷ２に供給される。
【０２３０】
スイッチ回路ＳＷ２は、選択信号ＳＥＬによって、トランスファー回路１８０0-1の出力、インバータ回路１８２0-1の出力、又はハイインピーダンス状態のいずれか１つを非表示レベル電圧ＶPART-LEVELとして出力する。
【０２３１】
３．８ 動作例
図２７に、本実施形態における信号ドライバ３０の各部の上述した制御内容を示す。
【０２３２】
本実施形態における信号ドライバ３０では、図１７及び図１８に示したようにブロック出力選択レジスタ１４８及びパーシャル表示選択レジスタ１５０において、ブロック単位にブロック出力をするか否か、パーシャル表示をするか否かを選択することができる。
【０２３３】
ブロック出力選択レジスタ１４８でブロック出力非選択（ＢＬＫ＝０）を設定した場合、当該ブロックのパーシャル表示データの設定値にかかわらず、シフトレジスタにおいて画像データのバイパスを行うとともに、当該ブロックの信号ラインに対応して設けられている駆動電圧生成回路及び信号ライン駆動回路の動作を停止させる。
【０２３４】
一方、ブロック出力選択レジスタ１４８でブロック出力選択（ＢＬＫ＝１）を設定した場合、当該ブロックのパーシャル表示データの設定値にかかわらず、シフトレジスタにおいて画像データのバイパス機能をオフにする。
【０２３５】
この場合、パーシャル表示選択（ＰＡＲＴ＝１）が設定されている場合は、駆動電圧生成回路及びオペアンプを動作させ、非表示レベル電圧供給回路の動作を停止させる。
【０２３６】
また、パーシャル表示非選択（ＰＡＲＴ＝０）が設定されている場合は、駆動電圧生成回路及びオペアンプの動作を停止させ、非表示レベル電圧供給回路で生成した非表示レベル電圧を当該ブロックの信号ラインに供給する。
【０２３７】
図２８に、本実施形態における信号ドライバ３０の動作の一例を示す。
【０２３８】
シフトレジスタは、クロック信号ＣＬＫに同期して、イネーブル入出力信号ＥＩＯがシフトされて、ＥＩＯ１〜ＥＩＯＬ（Ｌは、２以上の自然数）を生成する。そして、各ＥＩＯ１〜ＥＩＯＬに同期してラインラッチに、画像データ（ＤＩＯ）が順次ラッチされる。
【０２３９】
ラインラッチ３６は、水平同期信号ＬＰの立ち上がりに同期して、一水平走査単位の画像データをラッチし、その立ち下がりからＤＡＣ３８及び信号ライン駆動回路４０により信号ラインの駆動を行う。
【０２４０】
本実施形態では、上述したようにブロック単位で画像データに基づいて信号ラインの駆動を行うか否かを選択できるようになっており、これにより表示エリア及び非表示エリアの設定が可能となる。表示エリアに設定されたブロックの信号ラインについては、階調データに基づいて生成された駆動電圧に基づいて信号ラインが駆動される。非表示エリアに設定されたブロックの信号ラインについては、対向電極電圧Ｖｃｏｍ若しくは、階調電圧レベルの両端の電圧のうちの一方が選択出力される。
【０２４１】
また、ブロック出力非選択が選択されたブロックの信号ラインは、ハイインピーダンス状態に設定される（図示せず）。
【０２４２】
このような本実施系形態における信号ドライバを用いることにより、液晶パネルのサイズの種類が変更になっても、柔軟に対応でき、低消費電力化を図る信号駆動回路を提供することができる。しかも、再度設計変更する必要がないので、市場投入を遅らせることなく、製品の提供を行うことができる。
【０２４３】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、上述したＬＣＤパネルの駆動に適用されるものに限らず、エレクトロルミネッセンス、プラズマディスプレイ装置にも適用可能である。
【０２４４】
また、本実施形態では、隣接する２４出力を１ブロックとして分割するものとして説明したが、これに限定されるものではない。２４出力以下であっても良い、２４出力以上であっても良い。また、隣接する複数の信号ラインごとに分割する必要もなく、所与の信号ライン間隔で選択した複数の信号ラインを１ブロックとして扱うようにしても良い。
【０２４５】
さらにまた、本実施形態における信号ドライバは、ライン反転駆動方式に限らず、フレーム反転駆動方式にも適用することができる。
【０２４６】
また、本実施形態では、表示装置に、ＬＣＤパネル、走査ドライバ及び信号ドライバを含むように構成したが、これに限定されるものではない。例えば、ＬＣＤパネルに、走査ドライバ及び信号ドライバを含んで構成するようにしても良い。
【０２４７】
さらに、本実施形態では、ＴＦＴ液晶を用いたアクティブマトリクス型液晶パネルを例に説明したが、これに限定されるものではない。
【図面の簡単な説明】
【図１】本実施形態における信号駆動回路（信号ドライバ）を適用した表示装置の構成の概要を示すブロック図である。
【図２】図１に示した信号ドライバの構成の概要を示すブロック図である。
【図３】図１に示した走査ドライバの構成の概要を示すブロック図である。
【図４】図１に示したＬＣＤコントローラの構成の概要を示すブロック図である。
【図５】図５（Ａ）は、フレーム反転駆動方式による信号ラインの駆動電圧及び対向電極電圧Ｖｃｏｍの波形を模式的に示す模式図である。図５（Ｂ）は、フレーム反転駆動方式を行った場合に、フレームごとに、各画素に対応した液晶容量に印加される電圧の極性を模式的に示す模式図である。
【図６】図６（Ａ）は、ライン反転駆動方式による信号ラインの駆動電圧及び対向電極電圧Ｖｃｏｍの波形を模式的に示す模式図である。図６（Ｂ）は、ライン反転駆動方式を行った場合に、フレームごとに、各画素に対応した液晶容量に印加される電圧の極性を模式的に示す模式図である。
【図７】液晶装置のＬＣＤパネルの駆動波形の一例を示す説明図である。
【図８】図８（Ａ）、（Ｂ）は、ＬＣＤパネルと信号ドライバとの接続関係を模式的に示す説明図である。
【図９】１フレーム分の画像をＬＣＤパネルに表示させる場合の問題点を説明するための説明図である。
【図１０】図１０（Ａ）、（Ｂ）は、本実施形態における画像データのバイパス動作の一例を示す説明図である。
【図１１】図１１（Ａ）、（Ｂ）、（Ｃ）は、本実施形態における信号ドライバにより実現したパーシャル表示の一例を模式的に示す説明図である。
【図１２】図１２（Ａ）、（Ｂ）、（Ｃ）は、本実施形態における信号ドライバにより実現したパーシャル表示の他の例を模式的に示す説明図である。
【図１３】図１３（Ａ）、（Ｂ）、（Ｃ）は、本実施形態における信号ライン駆動回路の制御内容を模式的に示す説明図である。
【図１４】図１４（Ａ）、（Ｂ）は、ＬＣＤパネルに対して異なる位置に実装される信号ドライバを模式的に示す説明図である。
【図１５】図１５（Ａ）、（Ｂ）、（Ｃ）は、ラインラッチに保持された画像データと、ブロックの対応関係を模式的に示す説明図である。
【図１６】本実施形態における信号ドライバにおいて制御されるブロック単位の構成の概要を示す構成図である。
【図１７】本実施形態における信号ドライバが有するブロック出力選択レジスタを示す説明図である。
【図１８】本実施形態における信号ドライバが有するパーシャル表示選択レジスタを示す説明図である。
【図１９】本実施形態におけるブロックデータ入れ替え回路の構成の一例を示す構成図である。
【図２０】図２０（Ａ）、（Ｂ）は、本実施形態におけるデータバイパス回路の動作の一例を模式的に示す説明図である。
【図２１】図２１（Ａ）、（Ｂ）は、本実施形態におけるデータバイパス回路の動作の他の例を模式的に示す説明図である。
【図２２】本実施形態におけるシフトレジスタを構成するＳＲの構成の一例を示す構成図である。
【図２３】本実施形態におけるＤＡＣによって生成される階調電圧を説明するための説明図である。
【図２４】本実施形態におけるボルテージフォロワ接続されたオペアンプＯＰの構成の一例を示す回路構成図である。
【図２５】本実施形態におけるボルテージフォロワ接続されたオペアンプＯＰの第１及び第２の差動増幅回路に供給される基準電圧選択信号生成回路の構成の一例を示す回路構成図である。
【図２６】本実施形態における非表示レベル電圧供給回路の構成の一例を示す構成図である。
【図２７】本実施形態における信号ドライバの制御内容を示す説明図である。
【図２８】本実施形態における信号ドライバの動作波形の一例を示すタイミング図である。
【符号の説明】
１０ 液晶装置（表示装置）
２０ ＬＣＤパネル（電気光学装置）
２２nm ＴＦＴ
２４nm 液晶容量
２６nm 画素電極
２８nm 対向電極
３０ 信号ドライバ
３２、５２、１４０、１４０0 シフトレジスタ
３４、３６、３６0 ラインラッチ
３８、３８0 駆動電圧生成回路（ＤＡＣ）
４０、４０0 信号ライン駆動回路
５０ 走査ドライバ
５４、５６ Ｌ／Ｓ
５８ 走査ライン駆動回路
６０ ＬＣＤコントローラ
６２ 制御回路
６４ ＲＡＭ
６６ ホストＩ／Ｏ
６８ ＬＣＤＩ／Ｏ
７０ コマンドシーケンサ
７２ コマンド設定レジスタ
７４ コントロール信号生成回路
８０ 電源回路
１００Ｂ、１０８Ｂ、１２０Ｂ、１２８Ｂ 非表示エリア
１０２Ａ、１０６Ａ、１２２Ａ、１２６Ａ 表示エリア
１４２0 データバイパス回路
１４８ ブロック出力選択レジスタ
１５０ パーシャル表示選択レジスタ
１６０0 差動増幅部
１６２0 第１の差動増幅回路
１６４0 第２の差動増幅回路
１６６0、１６８0 電流源
１７０0 出力増幅部
１８０0 トランスファー回路
１８２0 インバータ回路
１８４0 ＸＯＲ回路
ＣＬＫ クロック信号
ＤＡＣｅｎ ＤＡＣイネーブル信号
ｄａｃｅｎ ＤＡＣ制御信号
ＥＩＯ イネーブル入出力信号
ＬＥＶｅｎ 非表示レベル電圧供給イネーブル信号
ｌｅｖｅｎ 非表示レベル電圧供給回路制御信号
ＬＰ 水平同期信号
ＯＰｅｎ オペアンプイネーブル信号
ｏｐｅｎ オペアンプ制御信号
ＰＯＬ 極性反転信号
ＳＨＬ シフト方向切り替え信号
ＸＯＥＶ 出力イネーブル信号
【発明の属する技術分野】
本発明は、信号駆動回路、これを用いた表示装置、電気光学装置及び信号駆動方法に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】
近年の携帯電話機やその他携帯型の電子機器の普及により、様々なサイズの液晶パネルが用いられるようになっている。このような液晶パネルとして、ＳＴＮ（SuperTwisted Nematic）液晶を用いた単純マトリクス型液晶パネルと、薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと略す。）液晶を用いたアクティブマトリクス型液晶パネルとが知られている。ＳＴＮ液晶を用いた単純マトリクス型液晶パネルは、駆動方法を工夫することでフレーム応答の低下を防ぐことによってコントラストの低下を防ぎ、低消費電力化を実現することができる。これに対して、ＴＦＴ液晶を用いたアクティブマトリクス型液晶パネルは、本来の高速フレーム応答による高コントラストにより、動画表示にはＴＦＴ液晶の方が適している。
【０００３】
一般的に、このような液晶パネルを搭載する電子機器には、少なくとも液晶パネルのサイズによって決められたライン数分の信号ライン駆動回路を有する駆動回路が実装され、小型軽量化の最適化が図られる。
【０００４】
しかしながら、ＴＦＴ液晶を用いたアクティブマトリクス型液晶パネルは、製造工程の複雑さ等に起因して、ＳＴＮ液晶を用いた単純マトリクス型液晶パネルに比べて製造コストが高くなる。しかも液晶パネルのサイズごとに駆動回路の設計変更をしていたのでは、ますます開発工数の増加による製品のコスト高や、製品の市場投入の遅れ等を招くという問題がある。さらに、ＴＦＴ液晶を用いたアクティブマトリクス型液晶パネルは、消費電力が大きく、低消費電力化を図る必要がある。
【０００５】
本発明は以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、パネルサイズの種類に応じたライン数分の信号ライン駆動回路を駆動制御することで、パネルサイズの変化に柔軟に対応し、かつ低消費電力化を図ることができる信号駆動回路、これを用いた表示装置、電気光学装置及び信号駆動方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するために本発明は、互いに交差する複数の走査ライン及び複数の信号ラインにより特定される画素を有する電気光学装置の信号ラインを、画像データに基づいて駆動する信号駆動回路であって、水平走査周期で、画像データをラッチするラインラッチと、前記ラインラッチにラッチされた画像データに基づいて、信号ラインごとに駆動電圧を生成する駆動電圧生成手段と、前記駆動電圧生成手段によって生成された駆動電圧に基づいて、各信号ラインを駆動する信号ライン駆動手段とを含み、前記信号ライン駆動手段は、所与の複数の信号ラインごとに分割されたブロックを単位として、その出力をハイインピーダンス制御することを特徴とする。
【０００７】
ここで、電気光学装置としては、例えば互いに交差する複数の走査ライン及び複数の信号ラインと、前記走査ラインと前記信号ラインに接続されたスイッチング手段と、前記スイッチング手段に接続された画素電極とを有するように構成しても良い。
【０００８】
また、ブロック単位に分割される信号ラインは、互いに隣接した複数の信号ラインであっても良いし、任意に選択された複数の信号ラインであっても良い。
【０００９】
本発明によれば、電気光学装置の信号ラインを画像データに基づいて駆動する信号駆動回路により、所与の複数の信号ラインごとに分割されたブロックを単位として、信号ライン駆動手段の出力をハイインピーダンス制御するようにしたので、パネルサイズの種類の多様化にも柔軟に適用可能な信号駆動回路を提供することができる。したがって、パネルサイズの変更に伴う信号駆動回路の設計変更等が不要となり、低コスト化と、早期の市場投入とを図ることができる。
【００１０】
また本発明は、前記駆動電圧生成手段は、前記ブロック単位で動作停止制御することを特徴とする。
【００１１】
本発明によれば、パネルサイズの種類によって、不要となった信号ラインに対応する駆動電圧生成手段の動作を停止させることが可能となるので、上記した効果に加えて、効果的な低消費化を実現することができる。
【００１２】
また本発明は、信号ラインに対応するフリップフロップが順次接続され、前記ラインラッチにラッチされる一水平走査単位の画像データを一旦保持するためのシフトレジスタと、ハイインピーダンス制御されるブロックの信号ラインをバイパスして、入力された画像データを順次隣りのブロックのフリップフロップに供給するための入力切り替え手段とを含むことを特徴とする。
【００１３】
本発明によれば、実装状態に応じて出力がハイインピーダンス制御されたブロックの設定が変更になった場合でも、当該ブロックをバイパスして、対応する信号ラインに画像データを供給することができるので、画像データの供給側にとって、出力がハイインピーダンス制御されたブロックの設定に応じて画像データを変更する必要がなくなり、ユーザにとって使い勝手を向上させることができる。
【００１４】
また本発明は、前記ブロック単位での制御指示データを保持する制御指示データ保持手段を含み、前記制御指示データに基づいて、前記ブロック単位で、前記信号ライン駆動手段の出力のハイインピーダンス制御又は前記駆動電圧生成手段の動作停止制御を行うことを特徴とする。
【００１５】
本発明によれば、制御指示データ保持手段を備え、ブロック単位に設定された制御指示データに基づいて、信号ライン駆動手段の出力制御又は駆動電圧生成手段の動作停止制御を行うようにしたので、容易にパネルサイズの種類の変化に対応することができ、低コスト化を図ることができる。
【００１６】
また本発明は、前記信号ライン駆動手段の出力がハイインピーダンス制御されない１又は複数のブロックについて、前記ブロック単位に信号ラインの駆動電圧の出力制御が行われることを特徴とする。
【００１７】
本発明によれば、信号ライン駆動手段の出力がハイインピーダンス制御されない１又は複数のブロックについて、ブロック単位に信号ラインの駆動電圧の出力制御を行うようにしたので、表示エリア及び非表示エリアの設定によるパーシャル表示制御が可能となり、より一層の低消費電力化を図ることができる。
【００１８】
また本発明は、前記ブロック単位に画像データに基づく信号ラインへの出力可否を示すパーシャル表示データを保持するパーシャル表示データ保持手段を含み、前記信号ライン駆動手段の出力がハイインピーダンス制御されない１又は複数のブロックの信号ライン駆動手段は、前記パーシャル表示データに基づいて前記ブロック単位に信号ラインの駆動電圧の出力制御を行うことを特徴とする。
【００１９】
本発明によれば、電気光学装置の信号ラインを、画像データに基づいて駆動する信号駆動回路に、所与の複数の信号ラインごとに分割されたブロックを単位として、画像データに基づく信号ラインへの出力可否を示すパーシャル表示データを保持するパーシャル表示データ保持手段を備えさせるとともに、このブロック単位に指定されたパーシャル表示データに基づいて、一水平走査単位の画像データをブロック単位に出力制御するようにしたので、任意に設定可能なパーシャル表示制御を行うことができるようになる。これにより、非表示エリアの信号駆動による電力消費を削減することができる。
【００２０】
また本発明は、前記信号ライン駆動手段は、前記駆動電圧生成手段によって生成された駆動電圧をインピーダンス変換し、各信号ラインに出力するインピーダンス変換手段と、前記信号ラインに所与の非表示レベル電圧を供給する非表示レベル電圧供給手段とを含み、前記信号ライン駆動手段の出力がハイインピーダンス制御されない１又は複数のブロックの各信号ラインは、前記パーシャル表示データに基づいて、前記インピーダンス変換手段又は前記非表示レベル電圧供給手段のうち、いずれか一方によりブロック単位で駆動されることを特徴とする。
【００２１】
本発明によれば、パーシャル表示データに設定された内容に基づいて、ブロック単位で、インピーダンス変換手段による画像データに基づく信号ラインの駆動、若しくは非表示レベル電圧供給手段による信号ラインへの所与の非表示レベル電圧の供給のいずれかを行うようにしたので、非表示エリアを所与のノーマリ色に設定することができる。これにより、上述した効果に加えて、パーシャル表示制御により設定される表示エリアを際立たせることができる。
【００２２】
また本発明は、前記インピーダンス変換手段は、前記パーシャル表示データにより出力がオンに指定されたブロックの信号ラインに対し、前記駆動電圧をインピーダンス変換して出力し、前記パーシャル表示データにより出力がオフに指定されたブロックの信号ラインを、ハイインピーダンス状態にし、前記非表示レベル電圧供給手段は、前記パーシャル表示データにより出力がオンに指定されたブロックの信号ラインを、ハイインピーダンス状態にし、前記パーシャル表示データにより出力がオフに指定されたブロックの信号ラインに対し、所与の非表示レベル電圧を供給することを特徴とする。
【００２３】
本発明によれば、パーシャル表示データに基づいて、ブロック単位に、非表示エリアに設定されたブロックのインピーダンス変換手段及び非表示レベル電圧供給手段を制御することができ、非表示エリアに設定されたブロックの電力消費を効果的に抑えることができる。
【００２４】
また本発明は、前記駆動電圧生成手段は、前記パーシャル表示データにより出力がオフに指定されたブロックの信号ラインを駆動するための駆動電圧の生成動作を停止することを特徴とする。
【００２５】
本発明によれば、パーシャル表示データに基づいて、ブロック単位に、非表示エリアに設定されたブロックの駆動電圧生成手段を制御することができ、非表示エリアに設定されたブロックの電力消費を効果的に抑えることができる。
【００２６】
また本発明は、前記電気光学装置は、画素に対応して、前記走査ラインと前記信号ラインに接続されたスイッチング手段を介して設けられた画素電極を有し、前記非表示レベルの電圧は、前記画素電極の印加電圧と、前記画素電極と電気光学素子を介して設けられた対向電極との電圧差を、所与の閾値より小さくする電圧であることを特徴とする。
【００２７】
本発明によれば、走査ラインと信号ラインに接続されたスイッチング手段を介して設けられた画素電極の印加電圧と、この画素電極と電気光学素子を介して設けられた対向電極との電圧差を、所与の閾値より小さくするような非表示レベル電圧を設定するようにしたので、少なくとも電気光学装置の画素の透過率が変化しない範囲で非表示エリアを設定することができ、パーシャル非表示レベル電圧の精度に依存することなくパーシャル表示制御の簡素化を図ることができる。
【００２８】
また本発明は、前記電気光学装置は、画素に対応して、前記走査ラインと前記信号ラインに接続されたスイッチング手段を介して設けられた画素電極を有し、前記非表示レベルの電圧は、前記画素電極と電気光学素子を介して設けられた対向電極と同等の電圧であることを特徴とする。
【００２９】
本発明によれば、画素電極と、これに対向する対向電極との電圧差がほぼ０になるように非表示レベル電圧を設定するようにしたので、パーシャル表示制御の簡素化を図るとともに、非表示エリアの表示色を一定させ、表示エリアを際立たせるような画像表示が可能となる。
【００３０】
また本発明は、前記非表示レベルの電圧は、前記画像データに基づいて生成可能な階調電圧の最大値及び最小値のいずれか一方であることを特徴とする。
【００３１】
本発明によれば、非表示レベルの電圧として、駆動電圧生成手段で生成可能な階調電圧の両端の電圧のいずれかを一方を供給するようにしたので、ユーザは任意に非表示エリアのノーマリ色を指定することができ、ユーザにとっての使い勝手を向上させることができる。
【００３２】
また本発明は、前記ブロック単位は、８ピクセル単位であることを特徴とする。
【００３３】
本発明によれば、キャラクタ文字単位で表示エリアと非表示エリアの設定が可能となり、パーシャル表示制御の簡素化と、効果的なパーシャル表示による画像を提供することができる。
【００３４】
また本発明に係る表示装置は、互いに交差する複数の走査ライン及び複数の信号ラインにより特定される画素を有する電気光学装置と、前記走査ラインを走査駆動する走査駆動回路と、画像データに基づいて、前記信号ラインを駆動する上記いずれか記載の信号駆動回路とを含むことを特徴とする。
【００３５】
本発明によれば、パネルサイズの種類が変更になった場合でも、適切な信号ライン駆動と消費電力の低減とを低コストで実現できる表示装置の市場投入をいち早く行うことができる。
【００３６】
また本発明は、前記電気光学装置の信号ラインの配置と、前記信号駆動回路の信号ライン駆動手段の配置との関係に応じて、前記信号駆動回路の信号ライン駆動手段の出力をハイインピーダンス制御するブロックを異ならせることを特徴とする。
【００３７】
本発明によれば、電気光学装置の信号ラインの駆動に必要な信号駆動回路を、電気光学装置のサイズに応じて最適な位置に配置させることができるので、実装面の融通性を向上させることができる。
【００３８】
また本発明は、前記信号駆動回路は、左側端部と右側端部を除く中央部付近に配置される信号ライン駆動手段の出力をハイインピーダンス制御することを特徴とする。
【００３９】
本発明によれば、電気光学装置と信号駆動回路との配線距離を短くして、これらが配置されたときの間隔を狭めることができるので、実装面積の縮小化をも図ることができる。
【００４０】
また本発明に係る電気光学装置は、互いに交差する複数の走査ライン及び複数の信号ラインにより特定される画素と、前記走査ラインを走査駆動する走査駆動回路と、画像データに基づいて、前記信号ラインを駆動する上記いずれか記載の信号駆動回路とを含むことを特徴とする。
【００４１】
本発明によれば、パネルサイズの種類が変更になった場合でも、適切な信号ライン駆動と消費電力の低減とを低コストで実現できる電気光学装置の市場投入をいち早く行うことができる。
【００４２】
また本発明は、前記信号ラインの配置と、前記信号駆動回路の信号ライン駆動手段の配置との関係に応じて、前記信号駆動回路の信号ライン駆動手段の出力をハイインピーダンス制御するブロックを異ならせることを特徴とする。
【００４３】
本発明によれば、電気光学装置の信号ラインの駆動に必要な信号駆動回路を、画素を特定する信号ラインの配置に応じて最適な位置に配置させることができるので、実装面の融通性を向上させることができる。
【００４４】
また本発明は、水平走査周期で、画像データをラッチするラインラッチと、前記ラインラッチにラッチされた画像データに基づいて、信号ラインごとに駆動電圧を生成する駆動電圧生成手段と、前記駆動電圧生成手段によって生成された駆動電圧に基づいて、各信号ラインを駆動する信号ライン駆動手段とを有し、互いに交差する複数の走査ライン及び複数の信号ラインにより特定される画素を有する電気光学装置の信号ラインを、画像データに基づいて駆動する信号駆動回路の信号駆動方法であって、所与の複数の信号ラインごとに分割されたブロックを単位に設定される制御指示データに基づいて、ブロック単位に前記信号ライン駆動手段をハイインピーダンス制御することを特徴とする。
【００４５】
本発明によれば、ブロック単位に信号ラインへの出力をハイインピーダンス制御することができるので、パネルサイズの種類の変化に柔軟に対応でき、しかも低消費電力化を図ることができる。
【００４６】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。
【００４７】
１． 表示装置
１．１ 表示装置の構成
図１に、本実施形態における信号駆動回路（信号ドライバ）を適用した表示装置の構成の概要を示す。
【００４８】
表示装置としての液晶装置１０は、液晶ディスプレイ（Liquid Crystal Display：以下、ＬＣＤと略す。）パネル２０、信号ドライバ（信号駆動回路）（狭義には、ソースドライバ）３０、走査ドライバ（走査駆動回路）（狭義には、ゲートドライバ）５０、ＬＣＤコントローラ６０、電源回路８０を含む。
【００４９】
ＬＣＤパネル（広義には、電気光学装置）２０は、例えばガラス基板上に形成される。このガラス基板上には、Ｙ方向に複数配列されそれぞれＸ方向に伸びる走査ライン（狭義には、ゲートライン）Ｇ1〜ＧN（Ｎは、２以上の自然数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びる信号ライン（狭義には、ソースライン）信号ラインＳ1〜ＳM（Ｍは、２以上の自然数）とが配置されている。また、走査ラインＧn（１≦ｎ≦Ｎ、ｎは自然数）と信号ラインＳm（１≦ｍ≦Ｍ、ｍは自然数）との交差点に対応して、ＴＦＴ２２nm（広義には、スイッチング手段）が設けられている。
【００５０】
ＴＦＴ２２nmのゲート電極は、走査ラインＧnに接続されている。ＴＦＴ２２nmのソース電極は、信号ラインＳmに接続されている。ＴＦＴ２２nmのドレイン電極は、液晶容量（広義には液晶素子）２４nmの画素電極２６nmに接続されている。
【００５１】
液晶容量２４nmにおいては、画素電極２６nmに対向する対向電極２８nmとの間に液晶が封入されて形成され、これら電極間の印加電圧に応じて透過率が変化するようになっている。
【００５２】
対向電極２８nmには、電源回路８０により生成された対向電極電圧Ｖｃｏｍが供給されている。
【００５３】
信号ドライバ３０は、一水平走査単位の画像データに基づいて、ＬＣＤパネル２０の信号ラインＳ1〜ＳMを駆動する。
【００５４】
走査ドライバ５０は、一垂直走査期間内に、水平同期信号に同期して、ＬＣＤパネル２０の走査ラインＧ1〜ＧNを順次走査駆動する。
【００５５】
ＬＣＤコントローラ６０は、図示しない中央処理装置（Central Processing Unit：以下、ＣＰＵと略す。）等のホストにより設定された内容に従って、信号ドライバ３０、走査ドライバ５０及び電源回路８０を制御する。より具体的には、ＬＣＤコントローラ６０は、信号ドライバ３０及び走査ドライバ５０に対して、例えば動作モードの設定や内部で生成した垂直同期信号や水平同期信号の供給を行い、電源回路８０に対しては対向電極電圧Ｖｃｏｍの極性反転タイミングの供給を行う。
【００５６】
電源回路８０は、外部から供給される基準電圧に基づいて、ＬＣＤパネル２０の液晶駆動に必要な電圧レベルや、対向電極電圧Ｖｃｏｍを生成する。このような各種電圧レベルは、信号ドライバ３０、走査ドライバ５０及びＬＣＤパネル２０に供給される。また、対向電極電圧Ｖｃｏｍは、ＬＣＤパネル２０のＴＦＴの画素電極に対向して設けられた対向電極に供給される。
【００５７】
このような構成の液晶装置１０は、ＬＣＤコントローラ６０の制御の下、外部から供給される画像データに基づいて、信号ドライバ３０、走査ドライバ５０及び電源回路８０が協調してＬＣＤパネル２０を表示駆動する。
【００５８】
なお、図１では、液晶装置１０にＬＣＤコントローラ６０を含めて構成するようにしているが、ＬＣＤコントローラ６０を液晶装置１０の外部に設けて構成するようにしても良い。或いは、ＬＣＤコントローラ６０と共にホストを液晶装置１０に含めるように構成することも可能である。
【００５９】
（信号ドライバ）
図２に、図１に示した信号ドライバの構成の概要を示す。
【００６０】
信号ドライバ３０は、シフトレジスタ３２、ラインラッチ３４、３６、ディジタル・アナログ変換回路（広義には、駆動電圧生成回路）３８、信号ライン駆動回路４０を含む。
【００６１】
シフトレジスタ３２は、複数のフリップフロップを有しており、これらフリップフロップが順次接続される。このシフトレジスタ３２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯを保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。
【００６２】
また、このシフトレジスタ３２には、シフト方向切り替え信号ＳＨＬが供給される。シフトレジスタ３２は、このシフト方向切り替え信号ＳＨＬにより、画像データ（ＤＩＯ）のシフト方向と、イネーブル入出力信号ＥＩＯの入出力方向が切り替えられる。したがって、このシフト方向切り替え信号ＳＨＬによりシフト方向を切り替えることによって、信号ドライバ３０の実装状態により信号ドライバ３０に対して画像データを供給するＬＣＤコントローラ６０の位置が異なった場合であっても、その配線の引き回しによって実装面積が拡大することなく、柔軟な実装を可能にすることができる。
【００６３】
ラインラッチ３４は、ＬＣＤコントローラ６０から例えば１８ビット（６ビット（階調データ）×３（ＲＧＢ各色））単位で画像データ（ＤＩＯ）が入力される。ラインラッチ３４は、この画像データ（ＤＩＯ）を、シフトレジスタ３２の各フリップフロップで順次シフトされたイネーブル入出力信号ＥＩＯに同期してラッチする。
【００６４】
ラインラッチ３６は、ＬＣＤコントローラ６０から供給される水平同期信号ＬＰに同期して、ラインラッチ３４でラッチされた一水平走査単位の画像データをラッチする。
【００６５】
ＤＡＣ３８は、信号ラインごとに、画像データに基づいてアナログ化された駆動電圧を生成する。
【００６６】
信号ライン駆動回路４０は、ＤＡＣ３８によって生成された駆動電圧に基づいて、信号ラインを駆動する。
【００６７】
このような信号ドライバ３０は、ＬＣＤコントローラ６０から順次入力される所与の単位（例えば１８ビット単位）の画像データを順次取り込み、水平同期信号ＬＰに同期して一水平走査単位の画像データをラインラッチ３６で一旦保持する。そして、この画像データに基づいて、各信号ラインを駆動する。この結果、ＬＣＤパネル２０のＴＦＴのソース電極には、画像データに基づく駆動電圧が供給される。
【００６８】
（走査ドライバ）
図３に、図１に示した走査ドライバの構成の概要を示す。
【００６９】
走査ドライバ５０は、シフトレジスタ５２、レベルシフタ（Level Shifter：以下、Ｌ／Ｓと略す。）５４、５６、走査ライン駆動回路５８を含む。
【００７０】
シフトレジスタ５２は、各走査ラインに対応して設けられたフリップフロップが順次接続される。このシフトレジスタ５２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯをフリップフロップに保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。ここで入力されるイネーブル入出力信号ＥＩＯは、ＬＣＤコントローラ６０から供給される垂直同期信号である。
【００７１】
Ｌ／Ｓ５４は、ＬＣＤパネル２０の液晶材とＴＦＴのトランジスタ能力とに応じた電圧レベルにシフトする。この電圧レベルとしては、例えば２０Ｖ〜５０Ｖの高い電圧レベルが必要とされるため、他のロジック回路部とは異なる高耐圧プロセスが用いられる。
【００７２】
走査ライン駆動回路５８は、Ｌ／Ｓ５４によってシフトされた駆動電圧に基づいて、ＣＭＯＳ駆動を行う。また、この走査ドライバ５０は、Ｌ／Ｓ５６を有しており、ＬＣＤコントローラ６０から供給される出力イネーブル信号ＸＯＥＶの電圧シフトが行われる。走査ライン駆動回路５８は、Ｌ／Ｓ５６によってシフトされた出力イネーブル信号ＸＯＥＶにより、オンオフ制御が行われる。
【００７３】
このような走査ドライバ５０は、垂直同期信号として入力されたイネーブル入出力信号ＥＩＯが、クロック信号ＣＬＫに同期してシフトレジスタ５２の各フリップフロップに順次シフトされる。シフトレジスタ５２の各フリップフロップは、各走査ラインに対応して設けられているため、各フリップフロップに保持された垂直同期信号のパルスにより、走査ラインが択一的に順次選択される。選択された走査ラインは、Ｌ／Ｓ５４によってシフトされた電圧レベルで、走査ライン駆動回路５８により駆動される。これにより、ＬＣＤパネル２０のＴＦＴのゲート電極には、一垂直走査周期で所与の走査駆動電圧が供給されることになる。このとき、ＬＣＤパネル２０のＴＦＴのドレイン電極は、ソース電極に接続される信号ラインの電位に対応して、ほぼ同等の電位となる。
【００７４】
（ＬＣＤコントローラ）
図４に、図１に示したＬＣＤコントローラの構成の概要を示す。
【００７５】
ＬＣＤコントローラ６０は、制御回路６２、ランダムアクセスメモリ（Random Access Memory：以下、ＲＡＭと略す。）（広義には、記憶手段）６４、ホスト入出力回路（Ｉ／Ｏ）６６、ＬＣＤ入出力回路６８を含む。さらに、制御回路６２は、コマンドシーケンサ７０、コマンド設定レジスタ７２、コントロール信号生成回路７４を含む。
【００７６】
制御回路６２は、ホストによって設定された内容にしたがい、信号ドライバ３０、走査ドライバ５０及び電源回路８０の各種動作モード設定や同期制御等を行う。より具体的には、コマンドシーケンサ７０が、ホストからの指示に従って、コマンド設定レジスタ７２で設定された内容に基づいて、コントロール信号生成回路７４で同期タイミングを生成したり、信号ドライバ等に対して所与の動作モードを設定したりする。
【００７７】
ＲＡＭ６４は、画像表示を行うためのフレームバッファとしての機能を有するとともに、制御回路６２の作業領域にもなる。
【００７８】
このＬＣＤコントローラ６０は、ホストＩ／Ｏ６６を介して、画像データや、信号ドライバ３０及び走査ドライバ５０を制御するためのコマンドデータが供給される。ホストＩ／Ｏ６６には、図示しないＣＰＵや、ディジタル信号処理装置（Digital Signal Processor：ＤＳＰ）或いはマイクロプロセッサユニット（Micro Processor Unit：ＭＰＵ）が接続される。
【００７９】
ＬＣＤコントローラ６０は、画像データとして図示しないＣＰＵより静止画データが供給されたり、ＤＳＰ或いはＭＰＵより動画データが供給される。また、ＬＣＤコントローラ６０は、コマンドデータとして図示しないＣＰＵより、信号ドライバ３０又は走査ドライバ５０を制御するためのレジスタの内容や、各種動作モードを設定するためのデータが供給される。
【００８０】
画像データとコマンドデータは、それぞれ別個のデータバスを介してデータを供給するようにしても良いし、データバスを共用化しても良い。この場合、例えばコマンド（CoMmanD：ＣＭＤ）端子に入力された信号レベルによって、データバス上のデータが、画像データか、或いはコマンドデータかを識別できるようにすることで、画像データとコマンドデータとの共用化を容易に図ることができ、実装面積の縮小化が可能になる。
【００８１】
ＬＣＤコントローラ６０は、画像データが供給された場合、この画像データをフレームバッファとしてのＲＡＭ６４に保持する。一方、コマンドデータが供給された場合、ＬＣＤコントローラ６０は、コマンド設定レジスタ７２若しくはＲＡＭ６４に保持する。
【００８２】
コマンドシーケンサ７０は、コマンド設定レジスタ７２に設定された内容にしたがって、コントロール信号生成回路７４により各種タイミング信号を生成させる。また、コマンドシーケンサ７０は、コマンド設定レジスタ７２に設定された内容にしたがって、ＬＣＤ入出力回路６８を介して、信号ドライバ３０、走査ドライバ５０若しくは電源回路８０のモード設定を行う。
【００８３】
また、コマンドシーケンサ７０は、コントロール信号生成回路７４で生成された表示タイミングにより、ＲＡＭ６４に記憶された画像データから所与の形式の画像データを生成し、ＬＣＤ入出力回路６８を介して、信号ドライバ３０に供給するようになっている。
【００８４】
１．２ 反転駆動方式
ところで、液晶を表示駆動する場合、液晶の耐久性や、コントラストの観点から、周期的に液晶容量に蓄積される電荷を放電する必要がある。そのため、上述した液晶装置１０では、交流化駆動によって、所与の周期で液晶に印加される電圧の極性を反転させることが行われる。この交流化駆動方式としては、例えばフレーム反転駆動方式や、ライン反転駆動方式がある。
【００８５】
フレーム反転駆動方式は、フレームごとに液晶容量に印加される電圧の極性を反転する方式である。一方、ライン反転駆動方式は、ラインごとに液晶容量に印加される電圧の極性を反転する方式である。なお、ライン反転駆動方式の場合も、各ラインに着目すれば、フレーム周期で液晶容量に印加される電圧の極性も反転される。
【００８６】
図５（Ａ）、（Ｂ）に、フレーム反転駆動方式の動作を説明するための図を示す。図５（Ａ）は、フレーム反転駆動方式による信号ラインの駆動電圧及び対向電極電圧Ｖｃｏｍの波形を模式的に示したものである。図５（Ｂ）は、フレーム反転駆動方式を行った場合に、フレームごとに、各画素に対応した液晶容量に印加される電圧の極性を模式的に示したものである。
【００８７】
フレーム反転駆動方式では、図５（Ａ）に示すように信号ラインに印加される駆動電圧の極性が１フレーム周期ごとに反転されている。すなわち、信号ラインに接続されるＴＦＴのソース電極に供給される電圧ＶSは、フレームｆ１では正極性「＋Ｖ」、後続のフレームｆ２では負極性の「−Ｖ」となる。一方、ＴＦＴのドレイン電極に接続される画素電極に対向する対向電極に供給される対向電極電圧Ｖｃｏｍも、信号ラインの駆動電圧の極性反転周期に同期して反転される。
【００８８】
液晶容量には、画素電極と対向電極との電圧の差が印加されるため、図５（Ｂ）に示すようにフレームｆ１では正極性、フレーム２では負極性の電圧がそれぞれ印加されることになる。
【００８９】
図６（Ａ）、（Ｂ）に、ライン反転駆動方式の動作を説明するための図を示す。
【００９０】
図６（Ａ）は、ライン反転駆動方式による信号ラインの駆動電圧及び対向電極電圧Ｖｃｏｍの波形を模式的に示したものである。図６（Ｂ）は、ライン反転駆動方式を行った場合に、フレームごとに、各画素に対応した液晶容量に印加される電圧の極性を模式的に示したものである。
【００９１】
ライン反転駆動方式では、図６（Ａ）に示すように信号ラインに印加される駆動電圧の極性が、各水平走査周期（１Ｈ）ごとに、かつ１フレーム周期ごとに反転されている。すなわち、信号ラインに接続されるＴＦＴのソース電極に供給される電圧ＶSは、フレームｆ１の１Ｈでは正極性「＋Ｖ」、２Ｈでは負極性の「−Ｖ」となる。なお、当該電圧Ｖｓは、フレームｆ２の１Ｈでは負極性「−Ｖ」、２Ｈでは正極性の「＋Ｖ」となる。
【００９２】
一方、ＴＦＴのドレイン電極に接続される画素電極に対向する対向電極に供給される対向電極電圧Ｖｃｏｍも、信号ラインの駆動電圧の極性反転周期に同期して反転される。
【００９３】
液晶容量には、画素電極と対向電極との電圧の差が印加されるため、走査ラインごとに極性を反転することで、図６（Ｂ）に示すようにフレーム周期で、各ラインごとに極性が反転する電圧がそれぞれ印加されることになる。
【００９４】
一般的に、フレーム反転駆動方式に比べてライン反転駆動方式のほうが、変化の周期が１ライン周期となるため、画質の向上に貢献できるものの、消費電力が大きくなる。
【００９５】
１．３ 液晶駆動波形
図７に、上述した構成の液晶装置１０のＬＣＤパネル２０の駆動波形の一例を示す。ここでは、ライン反転駆動方式により駆動する場合を示している。
【００９６】
上述したように、液晶装置１０では、ＬＣＤコントローラ６０によって生成された表示タイミングに従って、信号ドライバ３０、走査ドライバ５０及び電源回路８０が制御される。ＬＣＤコントローラ６０は、信号ドライバ３０に対しては一水平走査単位の画像データを順次転送するとともに、内部で生成した水平同期信号や反転駆動タイミングを示す極性反転信号ＰＯＬを供給する。また、ＬＣＤコントローラ６０は、走査ドライバ５０に対しては、内部で生成した垂直同期信号を供給する。さらに、ＬＣＤコントローラ６０は、電源回路８０に対して対向電極電圧極性反転信号ＶＣＯＭを供給する。
【００９７】
これにより、信号ドライバ３０は、水平同期信号に同期して、一水平走査単位の画像データに基づいて信号ラインの駆動を行う。走査ドライバ５０は、垂直同期信号をトリガとして、ＬＣＤパネル２０にマトリックス状に配置されたＴＦＴのゲート電極に接続される走査ラインを、順次駆動電圧Ｖｇで走査駆動する。電源回路８０は、内部で生成した対向電極電圧Ｖｃｏｍを、対向電極電圧極性反転信号ＶＣＯＭに同期して極性反転を行いながら、ＬＣＤパネル２０の各対向電極に供給する。
【００９８】
液晶容量には、ＴＦＴのドレイン電極に接続される画素電極と対向電極の電圧Ｖｃｏｍとの電圧に応じた電荷が充電される。したがって、液晶容量に蓄積された電荷によって保持された画素電極電圧Ｖｐが、所与の閾値ＶCLを越えると画像表示が可能となる。画素電極電圧Ｖｐが所与の閾値ＶCLを越えると、その電圧レベルに応じて画素の透過率が変化し、階調表現が可能となる。
【００９９】
２． 信号ドライバ
２．１ ブロック単位のハイインピーダンス制御
図８（Ａ）、（Ｂ）に、ＬＣＤパネル２０のサイズと本実施形態における信号ドライバ３０との接続関係を模式的に示す。
【０１００】
ＬＣＤパネル２０のＹ軸方向に伸びる複数の信号ラインがＸ軸方向に沿って配列される場合、これら信号ラインを駆動する信号ドライバ３０は、一般的に、長辺方向に沿って各信号ラインを駆動する信号ライン駆動回路４０が配置される。ここで、ＬＣＤパネル２０の信号ライン数Ｎより、信号ドライバ３０の出力本数Ｄが多い場合、左側端部と右側端部を除く中央部付近の信号ライン駆動回路９４Ａを空けて、ＬＣＤパネル２０の信号ラインと信号ドライバ３０の信号ライン駆動回路とを配線により接続する。こうすることで、配線距離を短くして、ＬＣＤパネル２０と信号ドライバ３０との間隔を狭めることができ、配線エリア９０Ａを有効活用することができるので、実装面積の縮小化をも図ることができる。
【０１０１】
また、図８（Ａ）に示すようにＬＣＤパネル２０のサイズが大きい場合、パネルサイズに応じた信号ライン数分だけ信号ライン駆動回路を用いる際、左側端部と右側端部を除く中央部付近の信号ライン駆動回路９４Ａの出力をハイインピーダンス制御する。
【０１０２】
一方、図８（Ｂ）に示すようにＬＣＤパネル２０のサイズが小さい場合も同様に、図８（Ａ）の場合に比べて増加した余分な信号ライン駆動回路を、左側端部と右側端部を除く中央部付近に配置させることで、信号ライン駆動回路９４Ｂの出力をハイインピーダンス制御する。
【０１０３】
そのため、本実施形態における信号ドライバ３０は、所与の複数の信号ラインごとに分割されたブロックを単位として、任意に選択したブロックの信号ライン駆動回路の出力をハイインピーダンス制御することができるようになっている。そこで、本実施形態における信号ドライバ３０は、ブロック出力選択レジスタを有しており、ブロック単位で各ブロックの信号ラインを駆動する信号ライン駆動回路の出力をハイインピーダンス制御するか否かを設定するためのブロック出力選択データ（広義には、制御指示データ）を保持するようになっている。ブロック出力選択データにより、オンに設定されたブロックの信号ラインは信号ライン駆動回路により信号駆動され、オフに設定されたブロックの信号ラインはハイインピーダンス状態となる。したがって、その出力をハイインピーダンス制御する信号ライン駆動回路を変更するだけで、ＬＣＤパネル２０のサイズ変更に対して容易に対応でき、駆動不要な信号ライン駆動回路で行われるインピーダンス変換に伴う消費電流を削減することができる。また、左側端部と右側端部を除く中央部付近にその出力をハイインピーダンス制御する信号ライン駆動回路を配置させることで、ＬＣＤパネル２０の信号ラインに接続される各配線層の長さをより均等化させることも可能となる。
【０１０４】
２．２ 画像データのバイパス入力
上述したように、実装するＬＣＤパネル２０のサイズに合わせて選択されたブロックの信号ライン駆動回路の出力がハイインピーダンス状態となるように設定された場合、以下のような問題が生じる。
【０１０５】
図９に、１フレーム分の画像をＬＣＤパネル２０に表示させる場合の問題点を説明するための図を示す。
【０１０６】
例えば、図８に示すように、信号ドライバ３０の中央部付近の信号ライン駆動回路９４を空けて、ＬＣＤパネル２０の信号ラインと信号ドライバ３０の信号ライン駆動回路とが配線により接続されている場合を考える。
【０１０７】
このような信号ドライバ３０に対して、例えばユーザが作成した１フレーム分の画像データ９６Ａに基づいて信号ラインを駆動したとしても、本来ＬＣＤパネル２０には画像９６Ｂのように表示させたいところ、中央部付近に出力がハイインピーダンス状態とされた信号ライン駆動回路９４により、実際にはＬＣＤパネル２０には画像９６Ｃが表示され、ＬＣＤパネル２０の端部には非表示エリア９８が形成されてしまう。
【０１０８】
すなわち、供給すべきでない信号ラインに対応する信号ライン駆動回路９４に対して画像データが供給され、供給すべき信号ラインに対応する信号ライン駆動回路に画像データが供給されない状態で信号ラインを駆動すると、ユーザが意図しない画像が表示されてしまうことを意味する。したがって、このような画像をＬＣＤパネル２０に表示させる場合、ユーザは、出力がハイインピーダンス状態とされたブロックを認識して、信号ドライバ３０に画像データを供給する必要がある。
【０１０９】
しかしながら、ユーザにとって、その実装状態に応じて供給すべき画像データを変更することは極めて不都合となる。
【０１１０】
そこで、本実施形態における信号ドライバ３０は、１水平走査単位の画像データをラッチするため、画像データを順次シフトして取り込む際に、上述したように出力がハイインピーダンス状態となるように設定されたブロックの信号ラインに対応するフリップフロップをバイパスして、順次次のブロックの走査ラインに対応したフリップフロップに画像データをシフトするようになっている。
【０１１１】
図１０（Ａ）、（Ｂ）に、このような画像データのバイパス動作の一例を示す。
【０１１２】
例えば、図１０（Ａ）に示すように、各ブロックの出力がハイインピーダンス制御されないように設定されている場合、信号ドライバ３０に取り込まれた画像データは、シフトレジスタ３２において順次シフトされる。
【０１１３】
一方、本実施形態では、図１０（Ｂ）に示すように、出力がハイインピーダンス制御されるブロックの信号ラインに対応するシフトレジスタはバイパスされ、出力がハイインピーダンス制御されないブロックの信号ラインにシフトレジスタに供給される。
【０１１４】
こうすることで、ユーザは、その実装状態に応じて出力がハイインピーダンス制御されたブロックの設定が変更になった場合でも、供給すべき画像データを変更する必要がなくなり、ユーザにとって使い勝手の良い液晶装置を提供することができる。
【０１１５】
２．３ ブロック単位の出力制御
本実施形態における信号ドライバ３０は、所与の複数の信号ラインごとに分割されたブロックを単位として、画像データに基づく信号駆動を行って、パーシャル表示を実現することができるようになっている。そのため信号ドライバ３０は、パーシャル表示選択レジスタを有しており、ブロック単位で各ブロックの出力可否を示すパーシャル表示データを保持するようになっている。パーシャル表示データにより出力がオンに設定されたブロックは、当該ブロックの信号ラインに対して画像データに基づく信号駆動を行う表示エリアとして設定されることになる。一方、パーシャル表示データにより表示がオフに設定されたブロックは、当該ブロックの信号ラインに対して所与の非表示レベル電圧が供給される非表示エリアとして設定されることになる。
【０１１６】
本実施形態では、このブロックを８ピクセル単位としている。ここで、１ピクセルは、ＲＧＢ信号の３ビットからなる。したがって、信号ドライバ３０は、計２４出力（例えば、Ｓ1〜Ｓ24）を１ブロックとしている。これにより、ＬＣＤパネル２０の表示エリアをキャラクタ文字（１バイト）単位で設定することができるので、携帯電話機のようなキャラクタ文字の表示を行う電子機器において、効率的な表示エリアの設定及びその画像表示が可能となる。
【０１１７】
図１１（Ａ）、（Ｂ）、（Ｃ）に、このような本実施形態における信号ドライバにより実現したパーシャル表示の一例を模式的に示す。
【０１１８】
例えば、図１１（Ａ）に示すようにＬＣＤパネル２０に対して、Ｙ方向に複数の信号ラインが配列されるように信号ドライバ３０を配置し、Ｘ方向に複数の走査ラインが配列されるように走査ドライバ５０を配置した場合、図１１（Ｂ）に示すようにブロック単位で非表示エリア１００Ｂを設定する。こうすることで、表示エリア１０２Ａ、１０４Ａに対応するブロックの信号ラインのみを画像データに基づいて駆動すればよい。
【０１１９】
或いは、図１１（Ｃ）に示すようにブロック単位で表示エリア１０６Ａを設定することで、非表示エリア１０８Ｂ、１１０Ｂに対応するブロックの信号ラインを画像データに基づいて駆動する必要がなくなる。また、図１１（Ｂ）、（Ｃ）において、複数の非表示エリア若しくは表示エリアを設定するようにしても良い。
【０１２０】
図１２（Ａ）、（Ｂ）、（Ｃ）に、本実施形態による信号ドライバにより実現したパーシャル表示の他の例を模式的に示す。
【０１２１】
この場合、図１２（Ａ）に示すようにＬＣＤパネル２０に対して、Ｘ方向に複数の信号ラインが配列されるように信号ドライバ３０を配置し、Ｙ方向に複数の走査ラインが配列されるように走査ドライバ５０を配置すると、図１２（Ｂ）に示すようにブロック単位で非表示エリア１２０Ｂを設定することで、表示エリア１２２Ａ、１２４Ａに対応するブロックの信号ラインのみを画像データに基づいて駆動すればよい。
【０１２２】
或いは、図１２（Ｃ）に示すようにブロック単位で表示エリア１２６Ａを設定することで、非表示エリア１２８Ｂ、１３０Ｂに対応するブロックの信号ラインを画像データに基づいて駆動する必要がない。なお、図１２（Ｂ）、（Ｃ）において、複数の非表示エリア若しくは表示エリアを設定するようにしても良い。
【０１２３】
また、各表示エリアは、例えば静止画表示エリアと動画表示エリアとを区切るようにしても良い。こうすることで、ユーザにとって見やすい画面を提供することができるとともに、低消費電力化を図ることが可能となる。
【０１２４】
本実施形態における信号ドライバ３０において、信号ライン駆動回路４０はブロック単位に制御され、ブロックの信号ラインをボルテージフォロワ接続されたオペアンプ、若しくは非表示レベル電圧供給回路により駆動する。
【０１２５】
図１３（Ａ）、（Ｂ）、（Ｃ）に、本実施形態における信号ライン駆動回路の制御内容を模式的に示す。
【０１２６】
ブロック出力選択データ（制御指示データ）により出力がハイインピーダンス制御するように設定されたブロックの信号ラインに対して、図１３（Ａ）に示すように、ＤＡＣ３８Aによる駆動電圧の生成制御を停止させるともに、信号ライン駆動回路４０Aにおいてボルテージフォロワ接続されたオペアンプの出力をハイインピーダンス制御する。そして、信号ライン駆動回路４０Aの非表示レベル電圧供給回路は、その出力がハイインピーダンス制御される。
【０１２７】
また、ブロック出力選択データ（制御指示データ）により出力がハイインピーダンス制御されないように設定され、パーシャル表示データにより出力がオンに設定された表示エリアに対応するブロックの信号ラインを画像データに基づいて駆動する場合、図１３（Ｂ）に示すように、ＤＡＣ３８Bにより駆動電圧を生成させ、信号ライン駆動回路４０Bにおいてボルテージフォロワ接続されたオペアンプによりインピーダンス変換を行って、当該ブロックに割り当てられた１又は複数の信号ラインを駆動する。この際、信号ライン駆動回路４０Bの非表示レベル電圧供給回路は、その出力がハイインピーダンス制御される。
【０１２８】
さらに、ブロック出力選択データ（制御指示データ）により出力がハイインピーダンス制御されないように設定され、パーシャル表示データにより出力がオフに設定された非表示エリアに対応するブロックの信号ラインについては、図１３（Ｃ）に示すように、ＤＡＣ３８Cによる駆動電圧の生成制御を停止させるともに、信号ライン駆動回路４０Cにおいてボルテージフォロワ接続されたオペアンプの出力をハイインピーダンス制御する。そして、信号ライン駆動回路４０Cの非表示レベル電圧供給回路により生成した非表示レベル電圧で、当該ブロックに割り当てられた１又は複数の信号ラインを駆動する。この非表示レベル電圧は、ＴＦＴに接続される液晶容量に印加される電圧を、少なくとも画素の透過率が変化して表示可能となる所与の閾値ＶCLより小さくするような電圧レベルに設定される。
【０１２９】
これにより、上述した画像表現による効果に加えて、オペアンプの定常的な電流消費を削減することができるので、従来から問題となっていたＴＦＴ液晶を用いたアクティブマトリクス型液晶パネルの消費電力を低減し、バッテリ駆動の携帯型の電子機器への搭載が可能となる。
【０１３０】
２．４ シフト方向に応じたブロックの入れ替え
本実施形態における信号ドライバ３０は、図１１（Ａ）〜（Ｃ）、図１２（Ａ）〜（Ｃ）に示したように、実装対象となる電子機器に応じて、ＬＣＤパネル２０に対して配置される位置が異なる場合がある。
【０１３１】
図１４（Ａ）、（Ｂ）に、ＬＣＤパネル２０に対して異なる位置に実装される信号ドライバ３０を模式的に示す。
【０１３２】
すなわち、図１４（Ａ）に示す場合では、ＬＣＤパネル２０に対して下側に信号ドライバ３０が配置されている。一方、図１４（Ｂ）に示す場合では、ＬＣＤパネル２０に対して上側に信号ドライバ３０が配置されている。
【０１３３】
信号ドライバ３０の信号ライン駆動出力側は、固定されているため、図１４（Ａ）に示すようにＬＣＤパネル２０に対して下側に信号ドライバ３０が配置されたときの駆動側の順番が、図１４（Ｂ）に示すようにＬＣＤパネル２０に対して上側に配置されたとき駆動側の順番と逆になる。したがって、実装状態によって信号ドライバ３０への配線の引き回しのため実装面積が増大してしまう。このため、シフト方向入れ替え信号ＳＨＬによって、画像データのシフト方向を切り替えるようにしている。
【０１３４】
図１５（Ａ）、（Ｂ）、（Ｃ）に、ラインラッチに保持された画像データと、ブロックの対応関係を模式的に示す。
【０１３５】
例えば図１４（Ａ）に示す位置に信号ドライバ３０が配置された場合、シフト方向切り替え信号ＳＨＬを「Ｈ」にすることで、図１５（Ａ）に示すように、シフトレジスタで順次保持されてラインラッチ３６でラッチされた一水平走査単位の画像データが、信号ラインＳ1〜ＳMに対応して、画像データＰ１〜ＰＭの並びの順番になるものとする。
【０１３６】
これに対して図１４（Ｂ）に示す位置に信号ドライバ３０が配置された場合、シフト方向切り替え信号ＳＨＬを「Ｌ」にすることで、図１５（Ｂ）に示すように、図１５（Ａ）と同じ並びの順番でＬＣＤコントローラ６０から供給される画像データに対して、ラインラッチ３６には、信号ラインＳ1〜ＳMに対応して、画像データＰＭ、・・・、Ｐ３、Ｐ２、Ｐ１の並びの順番で保持される。
【０１３７】
ところが、ユーザにとっては、図１５（Ａ）、（Ｂ）に示すように、複数の信号ラインを分割したブロックの並びの順番は変わらない。したがって、ブロック単位に、上述した画像データを制御する場合、ユーザもシフト方向に応じてブロックの順番の並びが変更することを認識して画像表示制御を行わなければならなくなる。
【０１３８】
そこで、本実施形態では、ユーザがシフト方向によって入れ替わるブロックの並びの順番を気にすることなく、上述したブロック単位のパーシャル表示制御を可能にするため、図１５（Ｃ）に示すように、これらブロック単位で指定されるパーシャル表示データについてもシフト方向に応じて切り替えるようにしている。すなわち、本実施形態における信号ドライバ３０は、シフト方向を切り替えた場合に上述したパーシャル表示選択レジスタに記憶されたパーシャル表示データの順番を逆に入れ替えることができるブロックデータ入れ替え回路を含む。
【０１３９】
これにより、表示エリア及び非表示エリアが設定されたブロックと、実際のパネルの駆動回路との対応関係を維持し、信号ドライバ３０の実装状態に依存することなく、ブロック単位のパーシャル表示切替を実現させることができる。
【０１４０】
以下では、このような本実施形態における信号ドライバ３０の具体的な構成例について説明する。
【０１４１】
３． 本実施形態における信号ドライバの構成の具体例
３．１ 信号ドライバの構成（ブロック単位）
図１６に、本実施形態における信号ドライバ３０において制御されるブロック単位の構成の概要を示す。
【０１４２】
本実施形態における信号ドライバ３０は、２８８本の信号ライン出力（Ｓ1〜Ｓ288）を有しているものとする。
【０１４３】
すなわち、本実施形態における信号ドライバ３０は、２４出力端子単位（Ｓ1〜Ｓ24、Ｓ25〜Ｓ48、・・・、Ｓ265〜Ｓ288）に、図１６に示す構成を備えており、計１２ブロック（Ｂ０〜Ｂ１１）を有している。以下では、図１６は、ブロックＢ０を示すものとして説明するが、他のブロックＢ１〜Ｂ１１についても同様である。
【０１４４】
信号ドライバ３０のブロックＢ０は、信号ラインＳ1〜Ｓ24の各信号ラインに対応して、シフトレジスタ１４０0を含むデータバイパス回路１４２0、ラインラッチ３６0、駆動電圧生成回路３８0、信号ライン駆動回路４０0を含む。ここで、シフトレジスタ１４０0は、図２に示すシフトレジスタ３２及びラインラッチ３４の機能を有する。
【０１４５】
データバイパス回路１４２0は、シフトレジスタ１４０0を含む。シフトレジスタ１４０0は、各信号ラインに対応してＳＲ0-1〜ＳＲ0-24を含む。ラインラッチ３６0は、各信号ラインに対応してＬＡＴ0-1〜ＬＡＴ0-24を含む。駆動電圧生成回路３８0は、各信号ラインに対応してＤＡＣ0-1〜ＤＡＣ0-24を含む。信号ライン駆動回路４０0は、各信号ラインに対応してＳＤＲＶ0-1〜ＳＤＲＶ0-24を含む。
【０１４６】
３．２ ブロック出力選択レジスタ
上述したように、本実施形態における信号ドライバ３０は、ブロック単位に、信号ライン駆動回路の出力がハイインピーダンス制御される。そのため、信号ドライバ３０は、図１７に示すようにブロック出力選択レジスタ１４８を有する。
【０１４７】
このブロック出力選択レジスタ１４８は、ＬＣＤコントローラ６０によって設定される。ＬＣＤコントローラ６０は、ホスト（ＣＰＵ）からの制御によって、所与のタイミングで信号ドライバ３０のブロック出力選択レジスタ１４８の内容を更新することができるようになっており、その都度実装状態に応じて最適な信号駆動回路を構成することができる。
【０１４８】
ブロック出力選択レジスタ１４８は、ブロックＢ０〜Ｂ１１に対応して、各ブロックの信号ライン駆動回路の出力をハイインピーダンス状態にするか否かを示すブロック出力選択データＢＬＫ０〜ＢＬＫ１１を含む。本実施形態では、ブロック出力選択データＢＬＫ０〜ＢＬＫ１１のうち、「１」に設定されたブロックの信号ライン駆動回路にはＬＣＤパネル２０の信号ラインが接続されて画像データに基づく信号駆動を行い、「０」に設定されたブロックの信号ライン駆動回路のＬＣＤパネル２０の信号ライン駆動回路にはＬＣＤパネル２０の信号ラインが接続されないか、若しくは接続されても信号駆動を行わない。
【０１４９】
３．３ パーシャル表示選択レジスタ
本実施形態における信号ドライバ３０は、図１８に示すようにパーシャル表示選択レジスタ１５０を有している。このパーシャル表示選択レジスタ１５０は、ＬＣＤコントローラ６０によって設定される。ＬＣＤコントローラ６０は、ホスト（ＣＰＵ）からの制御によって、所与のタイミングで信号ドライバ３０のパーシャル表示選択レジスタ１５０の内容を更新することができるようになっており、その都度最適なパーシャル表示を実現することができる。
【０１５０】
パーシャル表示選択レジスタ１５０は、ブロックＢ０〜Ｂ１１に対応して、各ブロックの信号ラインを画像データに基づいて信号駆動するか否かを示すパーシャル表示データＰＡＲＴ０〜ＰＡＲＴ１１を含む。本実施形態では、パーシャル表示データＰＡＲＴ０〜ＰＡＲＴ１１のうち、出力がオンであることを示す「１」に設定されたブロックを表示エリア、出力がオフであることを示す「０」に設定されたブロックを非表示エリアとして、表示制御を行う。
【０１５１】
上述したように、信号ドライバ３０の実装状態に応じて、ユーザにブロックの順番を気にさせる必要なく、ブロック単位のパーシャル表示を実現させるために、パーシャル表示データをブロック単位で切り替える必要がある。
【０１５２】
そこで、本実施形態では、以下に示すブロックデータ入れ替え回路により、ブロック出力選択レジスタ及びパーシャル表示選択レジスタのブロックの並び順を、シフト方向に応じて切り替えるようになっている。
【０１５３】
図１９に、ブロックデータ入れ替え回路の構成の一例を示す。
【０１５４】
ここでは、パーシャル表示データを入れ替える場合を示す。このブロックデータ入れ替え回路は、パーシャル表示データ選択レジスタに設定されたパーシャル表示データＰＡＲＴ０〜ＰＡＲＴ１１の並びをシフト方向切り替え信号ＳＨＬに応じて切り替える。より具体的には、ブロックデータ入れ替え回路は、シフト方向切り替え信号ＳＨＬに応じて、パーシャル表示データＰＡＲＴ０及びＰＡＲＴ１１のいずれか一方をＰＡＲＴ０´として選択出力する。同様に、シフト方向切り替え信号ＳＨＬに応じて、パーシャル表示データＰＡＲＴ１及びＰＡＲＴ１０のいずれか一方をＰＡＲＴ１´、パーシャル表示データＰＡＲＴ２及びＰＡＲＴ９のいずれか一方をＰＡＲＴ２´、・・・、パーシャル表示データＰＡＲＴ１１及びＰＡＲＴ０のいずれか一方をＰＡＲＴ１１´として、それぞれ選択出力する。
【０１５５】
このようにシフト方向に応じてブロック単位の並び順が切り替えられたパーシャル表示データＰＡＲＴ０´〜ＰＡＲＴ１１´は、シフト方向に応じてＰＡＲＴ０、ＰＡＲＴ１、・・・、ＰＡＲＴ１１、又はＰＡＲＴ１１、ＰＡＲＴ１０、・・・、ＰＡＲＴ０のいずれかのデータとして、それぞれ対応する各ブロックＢ０〜Ｂ１１に供給される。各ブロックＢ０〜Ｂ１１は、パーシャル表示データＰＡＲＴ０´〜ＰＡＲＴ１１´に基づいてパーシャル表示制御を行う。
【０１５６】
ブロックＢ０は、パーシャル表示データＰＡＲＴ０´に基づいてパーシャル表示制御が行われる。
【０１５７】
また、ブロックＢ０は、ブロック出力選択データＢＬＫ０´に基づいて各信号ラインを駆動する駆動回路の出力のハイインピーダンス制御が行われる。
【０１５８】
３．４ データバイパス回路
ブロックＢ０のデータバイパス回路１４２0は、図１６に示すように、隣接するブロックから入力される画像データをブロック出力選択データＢＬＫ（ＢＬＫ０´）でマスクするＡＮＤ回路１５２0、１５４0を含む。
【０１５９】
ＡＮＤ回路１５２0は、左方向データ入力信号ＬＩＮを、ブロック出力選択データＢＬＫ（ＢＬＫ０´）でマスクする。ＡＮＤ回路１５４0は、右方向データ入力信号ＲＩＮを、ブロック出力選択データＢＬＫ（ＢＬＫ０´）でマスクする。シフトレジスタ１４０0には、ＡＮＤ回路１５２0、１５４0によりマスクされた画像データが供給される。
【０１６０】
また、データバイパス回路１４２0は、切り替え回路ＳＷＢ0-0、ＳＷＢ1-0を含む。
【０１６１】
切り替え回路ＳＷＢ0-0は、ブロック出力選択データＢＬＫ（ＢＬＫ０´）が「１」（論理レベル「Ｈ」）のときＳＲ0-1の出力データを左方向データ出力信号ＬＯＵＴとして出力する。一方、切り替え回路ＳＷＢ0-0は、ブロック出力選択データＢＬＫ（ＢＬＫ０´）が「０」（論理レベル「Ｌ」）のとき右方向データ入力信号ＲＩＮとして入力されたブロックＢ１からシフトされた画像データを左方向データ出力信号ＬＯＵＴとして出力する。
【０１６２】
切り替え回路ＳＷＢ1-0は、ブロック出力選択データＢＬＫ（ＢＬＫ０´）が「１」（論理レベル「Ｈ」）のときＳＲ0-24の出力データを右方向データ出力信号ＲＯＵＴとして出力する。一方、切り替え回路ＳＷＢ0-0は、ブロック出力選択データＢＬＫ（ＢＬＫ０´）が「０」（論理レベル「Ｌ」）のとき左方向データ入力信号ＬＩＮとして入力されたブロックからシフトされた画像データ（ブロックＢ０の場合は、ＤＩＯ）を右方向データ出力信号ＲＯＵＴとして出力する。
【０１６３】
ブロックＢ０のシフトレジスタ１４０0は、クロック信号ＣＬＫに同期して、隣接するブロックのシフトレジスタからシフトされた画像データを順次各ＳＲにおいてシフトする。また、シフトレジスタ１４０0は、シフト方向切り替え信号ＳＨＬに応じて、左方向データ入力信号ＬＩＮ若しくは右方向データ入力信号ＲＩＮとして隣接するブロックのシフトレジスタから入力された画像データを順次シフトする。なお、ブロックＢ０の左方向データ入力信号ＬＩＮ及び左方向データ出力信号ＬＯＵＴ、ブロックＢ１１の右方向データ入力信号ＲＩＮ及び右方向データ出力信号ＲＯＵＴは、シフト切り替え信号ＳＨＬによって入出力方向が切り替えられる。
【０１６４】
図２０（Ａ）、（Ｂ）に、このようなデータバイパス回路の動作の一例を模式的に示す。
【０１６５】
ここでは、図２０（Ａ）に示すように、ブロックＳＢ１〜ＳＢ５に対応して設けられたシフトレジスタＳＲ１〜ＳＲ５において、シフトレジスタＳＲ１から画像データ（ＤＩＯ）が順次シフトされる場合について説明する。このとき、ブロックＳＢ３が、ブロック出力選択データによりブロック出力非選択が設定されているものとする。
【０１６６】
クロック信号ＣＬＫに同期して、ブロックＳＢ５、ＳＢ４、ＳＢ２、ＳＢ１の信号ラインに駆動されるべき画像データ（ＤＩＯ）が順次シフトされる。この際、シフトレジスタＳＲ３はブロック単位でバイパスされるため、シフトレジスタＳＲ１から順次シフトされる画像データは、シフトレジスタＳＲ２の次にシフトレジスタＳＲ４にバイパスされる。
【０１６７】
この結果、ブロックＳＢ５、ＳＢ４、ＳＢ２、ＳＢ１に対応するシフトレジスタＳＲ５、ＳＲ４、ＳＲ２、ＳＲ１には、それぞれ画像データＡ、Ｂ、Ｃ、Ｄが順次保持される。この状態で、水平同期信号ＬＰにより、一水平走査単位としてラインラッチにラッチすることで、ユーザはブロック出力非選択を設定したブロックを意識することなく、画像データを信号ドライバに供給することができるようになる。
【０１６８】
なお、データバイパス回路は、上述したような動作に限定されるものではない。
【０１６９】
図２１（Ａ）、（Ｂ）に、データバイパス回路の動作の他の例を模式的に示す。
【０１７０】
ここでは、図２１（Ａ）に示すように、ブロックＳＢ１〜ＳＢ５に対応して設けられたシフトレジスタＳＲ１〜ＳＲ５とラッチＬＴ１〜ＬＴ５を備え、シフトレジスタＳＲ１〜ＳＲ５において、イネーブル入出力信号ＥＩＯが、クロック信号ＣＬＫに同期してシフトされる。各シフトレジスタの出力は、シフトレジスタクロックＳＲＣＫ１〜ＳＲＣＫ５として、ラッチＬＴ１〜ＬＴ５に供給される。
【０１７１】
画像データ（ＤＩＯ）は、シフトレジスタクロックＳＲＣＫに同期して入力される。
【０１７２】
ここで、ブロックＳＢ３が、ブロック出力選択データによりブロック出力非選択が設定されているものとする。
【０１７３】
クロック信号ＣＬＫに同期して、シフトされたイネーブル入出力信号ＥＩＯは、シフトレジスタＳＲ３においてブロック単位でバイパスされるため、シフトレジスタＳＲ１から順次シフトされるイネーブル入出力信号は、シフトレジスタＳＲ２の次にシフトレジスタＳＲ４にバイパスされる。
【０１７４】
したがって、シフトレジスタクロックＳＲＣＫ１、ＳＲＣＫ２、ＳＲＣＫ４、ＳＲＣＫ５に応じて、画像データ（ＤＩＯ）を供給することで、ラッチＬＴ１、ＬＴ２、ＬＴ４、ＬＴ５に画像データＡ、Ｂ、Ｃ、Ｄがラッチされる。
【０１７５】
この状態で、水平同期信号ＬＰにより、一水平走査単位としてラインラッチにラッチすることで、ユーザはブロック出力非選択を設定したブロックを意識することなく、画像データを信号ドライバに供給することができるようになる。
【０１７６】
次に、このような画像データを順次シフトするシフトレジスタ１４０0について説明する。
【０１７７】
図２２に、シフトレジスタ１４０0を構成するＳＲ0-1の構成を模式的に示す。
【０１７８】
ここでは、ＳＲ0-1の構成について示すが、他のＳＲ0-2〜ＳＲ0-24についても同様に構成することができる。
【０１７９】
ＳＲ0-1は、ＦＦL-R、ＦＦR-L、ＳＷ１を含む。
【０１８０】
ＦＦL-Rは、例えばＤ端子に入力される左方向データ入力信号ＬＩＮを、ＣＫ端子に入力されるクロック信号の立ち上がりエッジに同期してラッチし、Ｑ端子から右方向データ出力信号ＲＯＵＴとして、ＳＲ0-2のＤ端子に対して左方向データ入力信号ＬＩＮを供給する。
【０１８１】
ＦＦR-Lは、例えばＤ端子に入力される右方向データ入力信号ＲＩＮを、ＣＫ端子に入力されるクロック信号の立ち上がりエッジに同期してラッチし、Ｑ端子から左方向データ出力信号ＬＯＵＴを出力する。
【０１８２】
ＦＦL-RのＱ端子から出力される右方向データ出力信号ＲＯＵＴと、ＦＦR-LのＱ端子から出力される左方向出力信号ＬＯＵＴとは、ＳＷ１にも供給される。ＳＷ１は、シフト方向切り替え信号ＳＨＬに応じて、右方向データ出力信号ＲＯＵＴと、ＦＦR-LのＱ端子から出力される左方向出力信号ＬＯＵＴのうち、いずれか一方を選択して、ラインラッチ３６0のＬＡＴ0-1に供給する。
【０１８３】
このようにして、シフトレジスタ１４０0の各ＳＲ0-1〜ＳＲ0-24に保持された画像データは、水平同期信号ＬＰに同期してそれぞれラインラッチ３６0の各ＬＡＴ0-1〜ＬＡＴ0-24にラッチされる。
【０１８４】
３．５ ラインラッチ
ラインラッチＬＡＴ0-1にラッチされた信号ラインＳ1に対応する画像データは、駆動電圧生成回路のＤＡＣ0-1に供給される。ＤＡＣ0-1は、ＤＡＣイネーブル信号ＤＡＣｅｎが論理レベル「Ｈ」のときに、ＬＡＴ0-1から供給された例えば６ビットの階調データに基づいて、６４レベルの階調電圧を発生する。
【０１８５】
３．６ 駆動電圧生成回路
図２３に、ＤＡＣ0-1によって生成される階調電圧を説明するための図を示す。
【０１８６】
ＤＡＣ0-1は、電源回路８０から例えばＶ０〜Ｖ８の各レベルの基準電圧が供給されている。ＤＡＣ0-1は、ＤＡＣイネーブル信号ＤＡＣｅｎが論理レベル「Ｈ」になると、各信号ラインの画像データとしての６ビットの階調データのうち例えば上位３ビットからＶ０〜Ｖ８によって分割された電圧範囲のうちの１つを選択する。ここで、例えば基準電圧Ｖ２とＶ３との間を選択すると、６ビットの階調データのうち例えば下位３ビットによって特定されるＶ２とＶ３の間の８レベルのうちいずれか１つであるＶ23を選択する。
【０１８７】
このように、信号ラインＳ1に対応するＤＡＣ0-1に選択された駆動電圧は、信号ライン駆動回路４０0のＳＤＲＶ0-1に供給される。同様に、他の信号ラインＳ2〜Ｓ24についても、駆動電圧の供給が行われる。
【０１８８】
本実施形態では、ＤＡＣイネーブル信号ＤＡＣｅｎが、イネーブル信号ｄａｃｅｎ０と、ブロック出力選択レジスタのブロックＢ０の信号ラインをハイインピーダンス状態にするか否かを示すブロック出力選択データＢＬＫ（ＢＬＫ０´）との論理積により生成される。このイネーブル信号ｄａｃｅｎ０は、信号ドライバ３０の図示しない制御回路で生成されたＤＡＣ制御信号ｄａｃｅｎと、パーシャル表示選択レジスタのブロックＢ０のパーシャル表示の可否を示すパーシャル表示データＰＡＲＴ（ＰＡＲＴ０´）との論理積により生成される。
【０１８９】
すなわち、ＤＡＣイネーブル信号ＤＡＣｅｎは、ブロック出力選択データＢＬＫ（ＢＬＫ０´）が「０」の場合には、パーシャル表示データＰＡＲＴ（ＰＡＲＴ０´）の設定値にかかわらず、ＢＬＫ０の駆動電圧生成回路３８0は動作を停止する。また、ブロック出力選択データＢＬＫ（ＢＬＫ０´）が「１」の場合には、パーシャル表示エリアとして設定された場合にのみＤＡＣ動作を行う一方、パーシャル非表示エリアとして設定された場合、ＤＡＣ動作を停止してラダー抵抗に流れる電流消費を削減する。
【０１９０】
なお、このＤＡＣイネーブル信号ＤＡＣｅｎは、他の信号ラインＳ2〜Ｓ24に対応するＤＡＣ0-2〜ＤＡＣ0-24にも同様に供給され、ブロック単位でＤＡＣの動作制御が行われる。
【０１９１】
３．７ 信号駆動回路
信号ライン駆動回路４０0のＳＤＲＶ0-1は、インピーダンス変換手段としてのボルテージフォロワ接続されたオペアンプＯＰ0-1と、パーシャル非表示レベル電圧供給回路ＶＧ0-1を含む。
【０１９２】
３．７．１ オペアンプ
ボルテージフォロワ接続されたオペアンプＯＰ0-1は、その出力端子が負帰還され、オペアンプの入力インピーダンスも極めて大きくなり、入力電流はほとんど流れなくなる。そして、オペアンプイネーブル信号ＯＰｅｎが論理レベル「Ｈ」のときに、ＤＡＣ0-1によって生成された駆動電圧をインピーダンス変換して、信号ラインＳ1を駆動する。これにより、信号ラインＳ1の出力負荷に依存することなく、信号駆動を行うことができる。
【０１９３】
本実施形態では、オペアンプイネーブル信号ＯＰｅｎが、イネーブル信号ｏｐｅｎ０と、ブロック出力選択レジスタのブロックＢ０の信号ラインをハイインピーダンス状態にするか否かを示すブロック出力選択データＢＬＫ（ＢＬＫ０´）との論理積により生成される。このイネーブル信号ｏｐｅｎ０は、信号ドライバ３０の図示しない制御回路で生成されたＤＡＣ制御信号ｄａｃｅｎと、パーシャル表示選択レジスタのブロックＢ０のパーシャル表示の可否を示すパーシャル表示データＰＡＲＴ（ＰＡＲＴ０´）との論理積により生成される。
【０１９４】
すなわち、オペアンプイネーブル信号ＯＰｅｎは、ブロック出力選択データＢＬＫ（ＢＬＫ０´）が「０」の場合には、パーシャル表示データＰＡＲＴ（ＰＡＲＴ０´）の設定値にかかわらず、ＢＬＫ０のオペアンプは動作を停止する（オペアンプの電流源を停止して、消費電流を削減する）。また、ブロック出力選択データＢＬＫ（ＢＬＫ０´）が「１」の場合には、パーシャル表示エリアとして設定された場合にのみ駆動電圧生成回路で生成された駆動電圧を、インピーダンス変換して対応する信号ラインを駆動する一方、パーシャル非表示エリアとして設定された場合、オペアンプの動作を停止して、電流消費を削減する。
【０１９５】
図２４に、ボルテージフォロワ接続されたオペアンプＯＰ0-1の構成の一例を示す。
【０１９６】
このオペアンプＯＰ0-1は、差動増幅部１６０0-1と、出力増幅部１７０0-1とを含む。このオペアンプＯＰ0-1は、オペアンプイネーブル信号ＯＰｅｎにしたがって、ＤＡＣ0-1から供給された入力電圧ＶＩＮをインピーダンス変換して、出力電圧ＶＯＵＴを出力する。
【０１９７】
差動増幅部１６０0-1は、第１及び第２の差動増幅回路１６２0-1、１６４0-1を含む。
【０１９８】
第１の差動増幅回路１６２0-1は、ｐ型トランジスタＱＰ１、ＱＰ２と、ｎ型トランジスタＱＮ１、ＱＮ２を少なくとも含む。
【０１９９】
第１の差動増幅回路１６２0-1において、ｐ型トランジスタＱＰ１、ＱＰ２のソース端子は、電源電圧レベルＶＤＤに接続されている。また、ｐ型トランジスタＱＰ１、ＱＰ２のゲート端子は互いに接続され、これらゲート端子はさらにｐ型トランジスタＱＰ１のドレイン端子に接続されてカレントミラー構造となっている。ｐ型トランジスタＱＰ１のドレイン端子は、ｎ型トランジスタＱＮ１のドレイン端子に接続される。ｐ型トランジスタＱＰ２のドレイン端子は、ｎ型トランジスタＱＮ２のドレイン端子に接続される。
【０２００】
ｎ型トランジスタＱＮ１のゲート端子には、出力電圧ＶＯＵＴが供給され、負帰還されている。ｎ型トランジスタＱＮ２のゲート端子には、入力電圧ＶＩＮが供給されている。
【０２０１】
ｎ型トランジスタＱＮ１、ＱＮ２のソース端子は、基準電圧選択信号ＶＲＥＦＮ１〜ＶＲＥＦＮ３のいずれかが論理レベル「Ｈ」になることで形成される電流源１６６0-1を介して、接地レベルＶＳＳに接続される。
【０２０２】
第２の差動増幅回路１６４0-1は、ｐ型トランジスタＱＰ３、ＱＰ４と、ｎ型トランジスタＱＮ３、ＱＮ４を少なくとも含む。
【０２０３】
第２の差動増幅回路１６４0-1において、ｎ型トランジスタＱＮ３、ＱＮ４のソース端子は、接地レベルＶＳＳに接続されている。また、ｎ型トランジスタＱＮ３、ＱＮ４のゲート端子は互いに接続され、これらゲート端子はさらにｎ型トランジスタＱＮ３のドレイン端子に接続されてカレントミラー構造となっている。ｎ型トランジスタＱＮ３のドレイン端子は、ｐ型トランジスタＱＰ３のドレイン端子に接続される。ｎ型トランジスタＱＮ４のドレイン端子は、ｐ型トランジスタＱＰ４のドレイン端子に接続される。
【０２０４】
ｐ型トランジスタＱＰ３のゲート端子には、出力電圧ＶＯＵＴが供給され、負帰還されている。ｐ型トランジスタＱＰ４のゲート端子には、入力電圧ＶＩＮが供給されている。
【０２０５】
ｐ型トランジスタＱＰ３、ＱＰ４のソース端子は、基準電圧選択信号ＶＲＥＦＰ１〜ＶＲＥＦＰ３のいずれかが論理レベル「Ｌ」になることで形成される電流源１６８0-1を介して、電源電圧レベルＶＤＤに接続される。
【０２０６】
また、出力増幅部１７０0-1は、ｐ型トランジスタＱＰ１１、ＱＰ１２、ｎ型トランジスタＱＮ１１、ＱＮ１２を含む。
【０２０７】
出力増幅部１７０0-1において、ｐ型トランジスタＱＰ１１のソース端子には電源電圧レベルＶＤＤが接続され、ゲート端子にはオペアンプイネーブル信号ＯＰｅｎが供給される。また、ｐ型トランジスタＱＰ１１のドレイン端子は、ｐ型トランジスタＱＰ２のドレイン端子と、ｐ型トランジスタＱＰ１２のゲート端子に接続される。
【０２０８】
ｐ型トランジスタＱＰ１２のソース端子は、駆動電圧レベルＶＤＤ＿ＤＲＶに接続され、ドレイン端子から出力電圧ＶＯＵＴが出力される。
【０２０９】
また、ｎ型トランジスタＱＮ１１のソース端子に接地レベルＶＳＳが接続され、ゲート端子にオペアンプイネーブル信号ＯＰｅｎの反転信号が供給される。また、ｎ型トランジスタＱＮ１１のドレイン端子は、ｎ型トランジスタＱＮ４のドレイン端子と、ｎ型トランジスタＮＰ１２のゲート端子に接続される。
【０２１０】
ｎ型トランジスタＱＮ１２のソース端子は駆動接地レベルＶＳＳ＿ＤＲＶに接続され、ドレイン端子から出力電圧ＶＯＵＴが出力される。
【０２１１】
図２５に、第１及び第２の差動増幅回路１６２0-1、１６４0-1に供給される基準電圧選択信号生成回路の構成の概要を示す。
【０２１２】
本実施形態では、基準電圧選択信号ＶＲＥＦ１〜ＶＲＥＦ３により、出力負荷に応じた最適な電流駆動能力を有する電流源を形成することができるようになっている。そのため、基準電圧選択信号生成回路は、基準電圧選択信号ＶＲＥＦ１〜ＶＲＥＦ３により、ｐ型トランジスタ用の基準電圧選択信号ＶＲＥＦＰ１〜ＶＲＥＦＰ３と、ｎ型トランジスタ用の基準電圧選択信号ＶＲＥＦＮ１〜ＶＲＥＦＮ３を生成する。
【０２１３】
この際、オペアンプイネーブル信号ＯＰｅｎの論理レベルが「Ｈ」のときにのみ、基準電圧選択信号ＶＲＥＦ１〜ＶＲＥＦ３の状態に応じて、ｐ型トランジスタ用の基準電圧選択信号ＶＲＥＦＰ１〜ＶＲＥＦＰ３と、ｎ型トランジスタ用の基準電圧選択信号ＶＲＥＦＮ１〜ＶＲＥＦＮ３により、電流源１６６0-1、１６８0-1を制御する。一方、オペアンプイネーブル信号ＯＰｅｎの論理レベルが「Ｌ」のときには、基準電圧選択信号ＶＲＥＦ１〜ＶＲＥＦ３をマスクする。そのため、電流源１６６0-1、１６８0-1は、電流源に流れる電流がなくなり、差動増幅動作を停止する。
【０２１４】
次に、このような構成のボルテージフォロワ接続されたオペアンプＯＰ0-1の動作の概要を説明する。
【０２１５】
オペアンプイネーブル信号ＯＰｅｎの論理レベルが「Ｈ」の場合、出力電圧ＶＯＵＴが入力電圧ＶＩＮより低いとき、第１の差動増幅回路１６２0-1において、ｎ型トランジスタＱＮ２のドレイン端子が低くなって、ｐ型トランジスタＱＰ１２を介して出力電圧ＶＯＵＴの電位を高くする。
【０２１６】
これに対して、出力電圧ＶＯＵＴが入力電圧ＶＩＮより高い場合、第２の差動増幅回路１６４0-1において、ｐ型トランジスタＱＰ４のドレイン端子の電位が高くなって、ｎ型トランジスタＱＮ１２を介して出力電圧ＶＯＵＴの電位を低くする。
【０２１７】
一方、オペアンプイネーブル信号ＯＰｅｎの論理レベルが「Ｌ」の場合、図２５に示したように基準電圧選択信号ＶＲＥＦ１〜ＶＲＥＦ３がマスクされるため、電流源１６６0-1、１６８0-1の各トランジスタはオフとなるとともに、ｐ型トランジスタＱＰ１１のドレイン端子が電源電圧レベルＶＤＤに接続され、ｎ型トランジスタＱＮ１１のドレイン端子が接地レベルＶＳＳに接続される。したがって、出力電圧ＶＯＵＴはハイインピーダンス状態となる。この場合、本来出力電圧ＶＯＵＴが供給される信号ラインには、後述するパーシャル非表示レベル電圧供給回路ＶＧ0-1により生成された所与のパーシャル非表示レベル電圧が供給されることになる。
【０２１８】
３．７．２ パーシャル非表示レベル電圧供給回路
パーシャル非表示レベル電圧供給回路ＶＧ0-1は、非表示レベル電圧供給イネーブル信号ＬＥＶｅｎが論理レベル「Ｈ」の場合に、上述したパーシャル表示選択レジスタにおいて非表示エリア（出力がオフ）に設定されたとき、信号ラインに供給する所与の非表示レベル電圧ＶPART-LEVELを生成する。
【０２１９】
ここで、非表示レベル電圧ＶPART-LEVELは、画素の透過率が変化する所与の閾値ＶCLと、この画素電極に対向する対向電極の対向電極電圧Ｖｃｏｍに対して、次の（１）式の関係を有する。
【０２２０】
｜ＶPART-LEVEL−Ｖｃｏｍ｜＜ＶCL ・・・（１）
【０２２１】
すなわち、非表示レベル電圧ＶPART-LEVELは、駆動対象の信号ラインに接続されたＴＦＴのドレイン電極に接続される画素電極に印加された場合、液晶容量の印加電圧が、所与の閾値ＶCLを越えないような電圧レベルとなっている。
【０２２２】
なお、この非表示レベル電圧ＶPART-LEVELは、電圧レベルの生成及び制御の容易さから、対向電極電圧Ｖｃｏｍと同等の電圧レベルであることが望ましい。したがって、本実施形態では、対向電極電圧Ｖｃｏｍと同等の電圧レベルを供給する。この場合、ＬＣＤパネル２０の非表示エリアには、液晶がオフのときの色が表示される。
【０２２３】
また、本実施形態における非表示レベル電圧供給回路ＶＧ0-1は、階調レベル電圧の両端の電圧レベルＶ０若しくはＶ８のいずれかを非表示レベル電圧ＶPART-LEVELとして選択出力するができるようになっている。ここで、階調電圧レベルの両端の電圧レベルＶ０若しくはＶ８は、反転駆動方式によりフレームごとに交互に出力するための電圧レベルである。本実施形態では、ユーザによって指定された選択信号ＳＥＬにより、非表示レベル電圧ＶPART-LEVELとして、上述した対向電極電圧Ｖｃｏｍか、階調レベル電圧の両端の電圧レベルＶ０若しくはＶ８かを選択できるようにする。これにより、ユーザは、非表示エリアの色の選択の自由度を高めることができる。
【０２２４】
本実施形態では、非表示レベル電圧供給イネーブル信号ＬＥＶｅｎが、信号ドライバ３０の図示しない制御回路で生成された非表示レベル電圧供給回路制御信号ｌｅｖｅｎと、パーシャル表示選択レジスタのブロックＢ０のパーシャル表示の可否を示すパーシャル表示データＰＡＲＴ（ＰＡＲＴ０´）の反転との論理積により生成される。すなわち、非表示エリア（出力がオフ）として設定された場合にのみ所与の非表示レベル電圧を信号ラインに駆動し、表示エリア（出力がオン）として設定された場合、非表示レベル電圧供給回路ＶＧ0-1の出力はハイインピーダンス状態となって信号ラインの駆動を行わない。
【０２２５】
なお、このオペアンプイネーブル信号ＯＰｅｎ及び非表示レベル電圧供給イネーブル信号ＬＥＶｅｎは、他の信号ラインＳ2〜Ｓ24に対応するＳＤＲＶ0-2〜ＳＤＲＶ0-24にも同様に供給され、ブロック単位で信号ラインの駆動制御が行われる。
【０２２６】
図２６に、本実施形態における非表示レベル電圧供給回路ＶＧ0-1の構成の一例を示す。
【０２２７】
非表示レベル電圧供給回路ＶＧ0-1は、非表示レベル電圧供給イネーブル信号ＬＥＶｅｎにより対向電極電圧と同等の電圧Ｖｃｏｍを出力するためのトランスファー回路１８０0-1、インバータ回路１８２0-1と、スイッチ回路ＳＷ２を含む。
【０２２８】
インバータ回路１８２0-1は、互いにドレイン端子が接続されたｎ型トランジスタＱＮ２１及びｐ型トランジスタＱＰ２１を含む。ｎ型トランジスタＱＮ２１のソース端子には、電圧レベルＶ８が接続される。ｐ型トランジスタＱＰ２１のソース端子には、電圧レベルＶ０が接続される。ｎ型トランジスタＱＮ２１のゲート端子及びｐ型トランジスタＱＰ２１のゲート端子は、ＸＯＲ回路１８４0-1が接続される。ＸＯＲ回路１８４0-1は、極性反転のタイミングを示す極性反転信号ＰＯＬと、現在の位相を示すＰｈａｓｅとの排他的論理和が演算される。
【０２２９】
このようなインバータ回路１８２0-1は、極性反転信号ＰＯＬのタイミングにしたがって、現在の位相を示すＰｈａｓｅの論理レベルが反転し、電圧レベルＶ０若しくはＶ８のいずれかがスイッチ回路ＳＷ２に供給される。
【０２３０】
スイッチ回路ＳＷ２は、選択信号ＳＥＬによって、トランスファー回路１８０0-1の出力、インバータ回路１８２0-1の出力、又はハイインピーダンス状態のいずれか１つを非表示レベル電圧ＶPART-LEVELとして出力する。
【０２３１】
３．８ 動作例
図２７に、本実施形態における信号ドライバ３０の各部の上述した制御内容を示す。
【０２３２】
本実施形態における信号ドライバ３０では、図１７及び図１８に示したようにブロック出力選択レジスタ１４８及びパーシャル表示選択レジスタ１５０において、ブロック単位にブロック出力をするか否か、パーシャル表示をするか否かを選択することができる。
【０２３３】
ブロック出力選択レジスタ１４８でブロック出力非選択（ＢＬＫ＝０）を設定した場合、当該ブロックのパーシャル表示データの設定値にかかわらず、シフトレジスタにおいて画像データのバイパスを行うとともに、当該ブロックの信号ラインに対応して設けられている駆動電圧生成回路及び信号ライン駆動回路の動作を停止させる。
【０２３４】
一方、ブロック出力選択レジスタ１４８でブロック出力選択（ＢＬＫ＝１）を設定した場合、当該ブロックのパーシャル表示データの設定値にかかわらず、シフトレジスタにおいて画像データのバイパス機能をオフにする。
【０２３５】
この場合、パーシャル表示選択（ＰＡＲＴ＝１）が設定されている場合は、駆動電圧生成回路及びオペアンプを動作させ、非表示レベル電圧供給回路の動作を停止させる。
【０２３６】
また、パーシャル表示非選択（ＰＡＲＴ＝０）が設定されている場合は、駆動電圧生成回路及びオペアンプの動作を停止させ、非表示レベル電圧供給回路で生成した非表示レベル電圧を当該ブロックの信号ラインに供給する。
【０２３７】
図２８に、本実施形態における信号ドライバ３０の動作の一例を示す。
【０２３８】
シフトレジスタは、クロック信号ＣＬＫに同期して、イネーブル入出力信号ＥＩＯがシフトされて、ＥＩＯ１〜ＥＩＯＬ（Ｌは、２以上の自然数）を生成する。そして、各ＥＩＯ１〜ＥＩＯＬに同期してラインラッチに、画像データ（ＤＩＯ）が順次ラッチされる。
【０２３９】
ラインラッチ３６は、水平同期信号ＬＰの立ち上がりに同期して、一水平走査単位の画像データをラッチし、その立ち下がりからＤＡＣ３８及び信号ライン駆動回路４０により信号ラインの駆動を行う。
【０２４０】
本実施形態では、上述したようにブロック単位で画像データに基づいて信号ラインの駆動を行うか否かを選択できるようになっており、これにより表示エリア及び非表示エリアの設定が可能となる。表示エリアに設定されたブロックの信号ラインについては、階調データに基づいて生成された駆動電圧に基づいて信号ラインが駆動される。非表示エリアに設定されたブロックの信号ラインについては、対向電極電圧Ｖｃｏｍ若しくは、階調電圧レベルの両端の電圧のうちの一方が選択出力される。
【０２４１】
また、ブロック出力非選択が選択されたブロックの信号ラインは、ハイインピーダンス状態に設定される（図示せず）。
【０２４２】
このような本実施系形態における信号ドライバを用いることにより、液晶パネルのサイズの種類が変更になっても、柔軟に対応でき、低消費電力化を図る信号駆動回路を提供することができる。しかも、再度設計変更する必要がないので、市場投入を遅らせることなく、製品の提供を行うことができる。
【０２４３】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、上述したＬＣＤパネルの駆動に適用されるものに限らず、エレクトロルミネッセンス、プラズマディスプレイ装置にも適用可能である。
【０２４４】
また、本実施形態では、隣接する２４出力を１ブロックとして分割するものとして説明したが、これに限定されるものではない。２４出力以下であっても良い、２４出力以上であっても良い。また、隣接する複数の信号ラインごとに分割する必要もなく、所与の信号ライン間隔で選択した複数の信号ラインを１ブロックとして扱うようにしても良い。
【０２４５】
さらにまた、本実施形態における信号ドライバは、ライン反転駆動方式に限らず、フレーム反転駆動方式にも適用することができる。
【０２４６】
また、本実施形態では、表示装置に、ＬＣＤパネル、走査ドライバ及び信号ドライバを含むように構成したが、これに限定されるものではない。例えば、ＬＣＤパネルに、走査ドライバ及び信号ドライバを含んで構成するようにしても良い。
【０２４７】
さらに、本実施形態では、ＴＦＴ液晶を用いたアクティブマトリクス型液晶パネルを例に説明したが、これに限定されるものではない。
【図面の簡単な説明】
【図１】本実施形態における信号駆動回路（信号ドライバ）を適用した表示装置の構成の概要を示すブロック図である。
【図２】図１に示した信号ドライバの構成の概要を示すブロック図である。
【図３】図１に示した走査ドライバの構成の概要を示すブロック図である。
【図４】図１に示したＬＣＤコントローラの構成の概要を示すブロック図である。
【図５】図５（Ａ）は、フレーム反転駆動方式による信号ラインの駆動電圧及び対向電極電圧Ｖｃｏｍの波形を模式的に示す模式図である。図５（Ｂ）は、フレーム反転駆動方式を行った場合に、フレームごとに、各画素に対応した液晶容量に印加される電圧の極性を模式的に示す模式図である。
【図６】図６（Ａ）は、ライン反転駆動方式による信号ラインの駆動電圧及び対向電極電圧Ｖｃｏｍの波形を模式的に示す模式図である。図６（Ｂ）は、ライン反転駆動方式を行った場合に、フレームごとに、各画素に対応した液晶容量に印加される電圧の極性を模式的に示す模式図である。
【図７】液晶装置のＬＣＤパネルの駆動波形の一例を示す説明図である。
【図８】図８（Ａ）、（Ｂ）は、ＬＣＤパネルと信号ドライバとの接続関係を模式的に示す説明図である。
【図９】１フレーム分の画像をＬＣＤパネルに表示させる場合の問題点を説明するための説明図である。
【図１０】図１０（Ａ）、（Ｂ）は、本実施形態における画像データのバイパス動作の一例を示す説明図である。
【図１１】図１１（Ａ）、（Ｂ）、（Ｃ）は、本実施形態における信号ドライバにより実現したパーシャル表示の一例を模式的に示す説明図である。
【図１２】図１２（Ａ）、（Ｂ）、（Ｃ）は、本実施形態における信号ドライバにより実現したパーシャル表示の他の例を模式的に示す説明図である。
【図１３】図１３（Ａ）、（Ｂ）、（Ｃ）は、本実施形態における信号ライン駆動回路の制御内容を模式的に示す説明図である。
【図１４】図１４（Ａ）、（Ｂ）は、ＬＣＤパネルに対して異なる位置に実装される信号ドライバを模式的に示す説明図である。
【図１５】図１５（Ａ）、（Ｂ）、（Ｃ）は、ラインラッチに保持された画像データと、ブロックの対応関係を模式的に示す説明図である。
【図１６】本実施形態における信号ドライバにおいて制御されるブロック単位の構成の概要を示す構成図である。
【図１７】本実施形態における信号ドライバが有するブロック出力選択レジスタを示す説明図である。
【図１８】本実施形態における信号ドライバが有するパーシャル表示選択レジスタを示す説明図である。
【図１９】本実施形態におけるブロックデータ入れ替え回路の構成の一例を示す構成図である。
【図２０】図２０（Ａ）、（Ｂ）は、本実施形態におけるデータバイパス回路の動作の一例を模式的に示す説明図である。
【図２１】図２１（Ａ）、（Ｂ）は、本実施形態におけるデータバイパス回路の動作の他の例を模式的に示す説明図である。
【図２２】本実施形態におけるシフトレジスタを構成するＳＲの構成の一例を示す構成図である。
【図２３】本実施形態におけるＤＡＣによって生成される階調電圧を説明するための説明図である。
【図２４】本実施形態におけるボルテージフォロワ接続されたオペアンプＯＰの構成の一例を示す回路構成図である。
【図２５】本実施形態におけるボルテージフォロワ接続されたオペアンプＯＰの第１及び第２の差動増幅回路に供給される基準電圧選択信号生成回路の構成の一例を示す回路構成図である。
【図２６】本実施形態における非表示レベル電圧供給回路の構成の一例を示す構成図である。
【図２７】本実施形態における信号ドライバの制御内容を示す説明図である。
【図２８】本実施形態における信号ドライバの動作波形の一例を示すタイミング図である。
【符号の説明】
１０ 液晶装置（表示装置）
２０ ＬＣＤパネル（電気光学装置）
２２nm ＴＦＴ
２４nm 液晶容量
２６nm 画素電極
２８nm 対向電極
３０ 信号ドライバ
３２、５２、１４０、１４０0 シフトレジスタ
３４、３６、３６0 ラインラッチ
３８、３８0 駆動電圧生成回路（ＤＡＣ）
４０、４０0 信号ライン駆動回路
５０ 走査ドライバ
５４、５６ Ｌ／Ｓ
５８ 走査ライン駆動回路
６０ ＬＣＤコントローラ
６２ 制御回路
６４ ＲＡＭ
６６ ホストＩ／Ｏ
６８ ＬＣＤＩ／Ｏ
７０ コマンドシーケンサ
７２ コマンド設定レジスタ
７４ コントロール信号生成回路
８０ 電源回路
１００Ｂ、１０８Ｂ、１２０Ｂ、１２８Ｂ 非表示エリア
１０２Ａ、１０６Ａ、１２２Ａ、１２６Ａ 表示エリア
１４２0 データバイパス回路
１４８ ブロック出力選択レジスタ
１５０ パーシャル表示選択レジスタ
１６０0 差動増幅部
１６２0 第１の差動増幅回路
１６４0 第２の差動増幅回路
１６６0、１６８0 電流源
１７０0 出力増幅部
１８０0 トランスファー回路
１８２0 インバータ回路
１８４0 ＸＯＲ回路
ＣＬＫ クロック信号
ＤＡＣｅｎ ＤＡＣイネーブル信号
ｄａｃｅｎ ＤＡＣ制御信号
ＥＩＯ イネーブル入出力信号
ＬＥＶｅｎ 非表示レベル電圧供給イネーブル信号
ｌｅｖｅｎ 非表示レベル電圧供給回路制御信号
ＬＰ 水平同期信号
ＯＰｅｎ オペアンプイネーブル信号
ｏｐｅｎ オペアンプ制御信号
ＰＯＬ 極性反転信号
ＳＨＬ シフト方向切り替え信号
ＸＯＥＶ 出力イネーブル信号
Claims (18)
- 互いに交差する複数の走査ライン及び複数の信号ラインにより特定される画素を有する電気光学装置の信号ラインを、画像データに基づいて駆動する信号駆動回路であって、
水平走査周期で、画像データをラッチするラインラッチと、
前記ラインラッチにラッチされた画像データに基づいて、信号ラインごとに駆動電圧を生成する駆動電圧生成手段と、
前記駆動電圧生成手段によって生成された駆動電圧に基づいて、各信号ラインを駆動する信号ライン駆動手段と、
を含み、
前記信号ライン駆動手段は、
前記画像データに基づく信号ラインの駆動期間であるか否かにかかわらず、所与の複数の信号ラインごとに分割されたブロックを単位として、その出力をハイインピーダンス制御し、
前記駆動電圧生成手段は、
前記駆動期間であるか否かにかかわらず、前記ブロック単位で動作停止制御することを特徴とする信号駆動回路。 - 互いに交差する複数の走査ライン及び複数の信号ラインにより特定される画素を有する電気光学装置の信号ラインを、画像データに基づいて駆動する信号駆動回路であって、
水平走査周期で、画像データをラッチするラインラッチと、
信号ラインに対応するフリップフロップが順次接続され、前記ラインラッチにラッチされる一水平走査単位の画像データを一旦保持するためのシフトレジスタと、
前記ラインラッチにラッチされた画像データに基づいて、信号ラインごとに駆動電圧を生成する駆動電圧生成手段と、
前記駆動電圧生成手段によって生成された駆動電圧に基づいて、各信号ラインを駆動する信号ライン駆動手段と、
所与の複数の信号ラインごとに分割されたブロックを単位としてハイインピーダンス制御されるブロックの信号ラインをバイパスして、入力された画像データを順次隣りのブロックのフリップフロップに供給するための入力切り替え手段と、
を含み、
前記信号ライン駆動手段は、
前記画像データに基づく信号ラインの駆動期間であるか否かにかかわらず、前記ブロック単位で、その出力をハイインピーダンス制御することを特徴とする信号駆動回路。 - 互いに交差する複数の走査ライン及び複数の信号ラインにより特定される画素を有する電気光学装置の信号ラインを、画像データに基づいて駆動する信号駆動回路であって、
水平走査周期で、画像データをラッチするラインラッチと、
前記ラインラッチにラッチされた画像データに基づいて、信号ラインごとに駆動電圧を生成する駆動電圧生成手段と、
前記駆動電圧生成手段によって生成された駆動電圧に基づいて、各信号ラインを駆動する信号ライン駆動手段と、
所与の複数の信号ラインごとに分割されたブロックを単位として制御指示データを保持する制御指示データ保持手段と、
を含み、
前記画像データに基づく信号ラインの駆動期間であるか否かにかかわらず、前記制御指示データに基づいて、前記ブロック単位で、前記信号ライン駆動手段の出力のハイインピーダンス制御又は前記駆動電圧生成手段の動作停止制御を行うことを特徴とする信号駆動回路。 - 互いに交差する複数の走査ライン及び複数の信号ラインにより特定される画素を有する電気光学装置の信号ラインを、画像データに基づいて駆動する信号駆動回路であって、
水平走査周期で、画像データをラッチするラインラッチと、
前記ラインラッチにラッチされた画像データに基づいて、信号ラインごとに駆動電圧を生成する駆動電圧生成手段と、
前記駆動電圧生成手段によって生成された駆動電圧に基づいて、各信号ラインを駆動する信号ライン駆動手段と、
を含み、
前記信号ライン駆動手段は、
前記画像データに基づく信号ラインの駆動期間であるか否かにかかわらず、所与の複数の信号ラインごとに分割されたブロックを単位として、その出力をハイインピーダンス制御し、
前記信号ライン駆動手段の出力がハイインピーダンス制御されない１又は複数のブロックについて、前記ブロック単位に信号ラインの駆動電圧の出力制御が行われることを特徴とする信号駆動回路。 - 請求項４において、
前記ブロック単位に画像データに基づく信号ラインへの出力可否を示すパーシャル表示データを保持するパーシャル表示データ保持手段を含み、
前記信号ライン駆動手段の出力がハイインピーダンス制御されない１又は複数のブロックの信号ライン駆動手段は、前記パーシャル表示データに基づいて前記ブロック単位に信号ラインの駆動電圧の出力制御を行うことを特徴とする信号駆動回路。 - 請求項５において、
前記信号ライン駆動手段は、
前記駆動電圧生成手段によって生成された駆動電圧をインピーダンス変換し、各信号ラインに出力するインピーダンス変換手段と、
前記信号ラインに所与の非表示レベル電圧を供給する非表示レベル電圧供給手段と、
を含み、
前記信号ライン駆動手段の出力がハイインピーダンス制御されない１又は複数のブロックの各信号ラインは、前記パーシャル表示データに基づいて、前記インピーダンス変換手段又は前記非表示レベル電圧供給手段のうち、いずれか一方によりブロック単位で駆動されることを特徴とする信号駆動回路。 - 請求項６において、
前記インピーダンス変換手段は、
前記パーシャル表示データにより出力がオンに指定されたブロックの信号ラインに対し、前記駆動電圧をインピーダンス変換して出力し、
前記パーシャル表示データにより出力がオフに指定されたブロックの信号ラインを、ハイインピーダンス状態にし、
前記非表示レベル電圧供給手段は、
前記パーシャル表示データにより出力がオンに指定されたブロックの信号ラインを、ハイインピーダンス状態にし、
前記パーシャル表示データにより出力がオフに指定されたブロックの信号ラインに対し、所与の非表示レベル電圧を供給することを特徴とする信号駆動回路。 - 請求項６又は７において、
前記駆動電圧生成手段は、
前記パーシャル表示データにより出力がオフに指定されたブロックの信号ラインを駆動するための駆動電圧の生成動作を停止することを特徴とする信号駆動回路。 - 請求項６乃至８のいずれかにおいて、
前記電気光学装置は、画素に対応して、前記走査ラインと前記信号ラインに接続されたスイッチング手段を介して設けられた画素電極を有し、
前記非表示レベルの電圧は、
前記画素電極の印加電圧と、前記画素電極と電気光学素子を介して設けられた対向電極との電圧差を、所与の閾値より小さくする電圧であることを特徴とする信号駆動回路。 - 請求項６乃至８のいずれかにおいて、
前記電気光学装置は、画素に対応して、前記走査ラインと前記信号ラインに接続されたスイッチング手段を介して設けられた画素電極を有し、
前記非表示レベルの電圧は、
前記画素電極と電気光学素子を介して設けられた対向電極と同等の電圧であることを特徴とする信号駆動回路。 - 請求項６乃至８のいずれかにおいて、
前記非表示レベルの電圧は、前記画像データに基づいて生成可能な階調電圧の最大値及び最小値のいずれか一方であることを特徴とする信号駆動回路。 - 請求項１乃至１１のいずれかにおいて、
前記ブロック単位は、８ピクセル単位であることを特徴とする信号駆動回路。 - 互いに交差する複数の走査ライン及び複数の信号ラインにより特定される画素を有する電気光学装置と、
前記走査ラインを走査駆動する走査駆動回路と、
画像データに基づいて、前記信号ラインを駆動する請求項１乃至１２いずれか記載の信号駆動回路と、
を含むことを特徴とする表示装置。 - 請求項１３において、
前記電気光学装置の信号ラインの配置と、前記信号駆動回路の信号ライン駆動手段の配置との関係に応じて、前記信号駆動回路の信号ライン駆動手段の出力をハイインピーダンス制御するブロックを異ならせることを特徴とする表示装置。 - 請求項１４において、
前記信号駆動回路は、
左側端部と右側端部を除く中央部付近に配置される信号ライン駆動手段の出力をハイインピーダンス制御することを特徴とする表示装置。 - 互いに交差する複数の走査ライン及び複数の信号ラインにより特定される画素と、
前記走査ラインを走査駆動する走査駆動回路と、
画像データに基づいて、前記信号ラインを駆動する請求項１乃至１２いずれか記載の信号駆動回路と、
を含むことを特徴とする電気光学装置。 - 請求項１６において、
前記信号ラインの配置と、前記信号駆動回路の信号ライン駆動手段の配置との関係に応じて、前記信号駆動回路の信号ライン駆動手段の出力をハイインピーダンス制御するブロックを異ならせることを特徴とする電気光学装置。 - 水平走査周期で、画像データをラッチするラインラッチと、
前記ラインラッチにラッチされた画像データに基づいて、信号ラインごとに駆動電圧を生成する駆動電圧生成手段と、
前記駆動電圧生成手段によって生成された駆動電圧に基づいて、各信号ラインを駆動する信号ライン駆動手段と、
を有し、
互いに交差する複数の走査ライン及び複数の信号ラインにより特定される画素を有する電気光学装置の信号ラインを、画像データに基づいて駆動する信号駆動回路の信号駆動方法であって、
前記画像データに基づく信号ラインの駆動期間であるか否かにかかわらず、所与の複数の信号ラインごとに分割されたブロックを単位に設定される制御指示データに基づいて、ブロック単位に前記信号ライン駆動手段の出力をハイインピーダンス制御すると共に、前記駆動期間であるか否かにかかわらず、前記ブロック単位で前記駆動電圧生成手段の動作停止制御を行うことを特徴とする信号駆動方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001155194A JP3744819B2 (ja) | 2001-05-24 | 2001-05-24 | 信号駆動回路、表示装置、電気光学装置及び信号駆動方法 |
| TW091109822A TW580669B (en) | 2001-05-24 | 2002-05-10 | Signal drive circuit, display device, electro-optical device and signal driving method |
| KR10-2002-0028595A KR100488863B1 (ko) | 2001-05-24 | 2002-05-23 | 신호 구동 회로, 표시 장치, 전기 광학 장치 및 신호 구동방법 |
| US10/154,436 US7030869B2 (en) | 2001-05-24 | 2002-05-23 | Signal drive circuit, display device, electro-optical device, and signal drive method |
| CNB021201986A CN1197050C (zh) | 2001-05-24 | 2002-05-24 | 信号驱动电路、显示装置、电光装置及信号驱动方法 |
| US11/053,097 US7030850B2 (en) | 2001-05-24 | 2005-02-08 | Signal drive circuit, display device, electro-optical device, and signal drive method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001155194A JP3744819B2 (ja) | 2001-05-24 | 2001-05-24 | 信号駆動回路、表示装置、電気光学装置及び信号駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002351413A JP2002351413A (ja) | 2002-12-06 |
| JP3744819B2 true JP3744819B2 (ja) | 2006-02-15 |
Family
ID=18999430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001155194A Expired - Lifetime JP3744819B2 (ja) | 2001-05-24 | 2001-05-24 | 信号駆動回路、表示装置、電気光学装置及び信号駆動方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7030869B2 (ja) |
| JP (1) | JP3744819B2 (ja) |
| KR (1) | KR100488863B1 (ja) |
| CN (1) | CN1197050C (ja) |
| TW (1) | TW580669B (ja) |
Families Citing this family (79)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3704003B2 (ja) * | 1999-08-16 | 2005-10-05 | 株式会社東芝 | 無線基地局装置、無線端末装置及び情報通信方法 |
| KR100932379B1 (ko) * | 2002-12-30 | 2009-12-16 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
| JP3783686B2 (ja) | 2003-01-31 | 2006-06-07 | セイコーエプソン株式会社 | 表示ドライバ、表示装置及び表示駆動方法 |
| JP2004264720A (ja) * | 2003-03-04 | 2004-09-24 | Seiko Epson Corp | 表示ドライバ及び電気光学装置 |
| JP3783691B2 (ja) * | 2003-03-11 | 2006-06-07 | セイコーエプソン株式会社 | 表示ドライバ及び電気光学装置 |
| JP3786100B2 (ja) * | 2003-03-11 | 2006-06-14 | セイコーエプソン株式会社 | 表示ドライバ及び電気光学装置 |
| TW591589B (en) * | 2003-04-02 | 2004-06-11 | Toppoly Optoelectronics Corp | Driving circuit for display and the operating method thereof |
| US7839860B2 (en) | 2003-05-01 | 2010-11-23 | Genesis Microchip Inc. | Packet based video display interface |
| US8059673B2 (en) | 2003-05-01 | 2011-11-15 | Genesis Microchip Inc. | Dynamic resource re-allocation in a packet based video display interface |
| US7068686B2 (en) | 2003-05-01 | 2006-06-27 | Genesis Microchip Inc. | Method and apparatus for efficient transmission of multimedia data packets |
| JP4405174B2 (ja) * | 2003-05-01 | 2010-01-27 | パナソニック株式会社 | 画像表示制御方法および画像表示装置 |
| US7567592B2 (en) * | 2003-05-01 | 2009-07-28 | Genesis Microchip Inc. | Packet based video display interface enumeration method |
| US7733915B2 (en) | 2003-05-01 | 2010-06-08 | Genesis Microchip Inc. | Minimizing buffer requirements in a digital video system |
| US7424558B2 (en) * | 2003-05-01 | 2008-09-09 | Genesis Microchip Inc. | Method of adaptively connecting a video source and a video display |
| US7620062B2 (en) | 2003-05-01 | 2009-11-17 | Genesis Microchips Inc. | Method of real time optimizing multimedia packet transmission rate |
| US8204076B2 (en) | 2003-05-01 | 2012-06-19 | Genesis Microchip Inc. | Compact packet based multimedia interface |
| US7405719B2 (en) * | 2003-05-01 | 2008-07-29 | Genesis Microchip Inc. | Using packet transfer for driving LCD panel driver electronics |
| US8068485B2 (en) | 2003-05-01 | 2011-11-29 | Genesis Microchip Inc. | Multimedia interface |
| US7088741B2 (en) | 2003-05-01 | 2006-08-08 | Genesis Microchip Inc. | Using an auxilary channel for video monitor training |
| JP3821110B2 (ja) * | 2003-05-12 | 2006-09-13 | セイコーエプソン株式会社 | データドライバ及び電気光学装置 |
| JP2004341251A (ja) * | 2003-05-15 | 2004-12-02 | Renesas Technology Corp | 表示制御回路及び表示駆動回路 |
| JP4082282B2 (ja) * | 2003-06-06 | 2008-04-30 | ソニー株式会社 | 液晶表示装置および携帯端末 |
| JP4602646B2 (ja) * | 2003-06-20 | 2010-12-22 | 名古屋電機工業株式会社 | 情報表示装置 |
| US7800623B2 (en) | 2003-09-18 | 2010-09-21 | Genesis Microchip Inc. | Bypassing pixel clock generation and CRTC circuits in a graphics controller chip |
| US7487273B2 (en) * | 2003-09-18 | 2009-02-03 | Genesis Microchip Inc. | Data packet based stream transport scheduler wherein transport data link does not include a clock line |
| JP4059180B2 (ja) * | 2003-09-26 | 2008-03-12 | セイコーエプソン株式会社 | 表示ドライバ、電気光学装置及び電気光学装置の駆動方法 |
| US7634090B2 (en) | 2003-09-26 | 2009-12-15 | Genesis Microchip Inc. | Packet based high definition high-bandwidth digital content protection |
| US7613300B2 (en) | 2003-09-26 | 2009-11-03 | Genesis Microchip Inc. | Content-protected digital link over a single signal line |
| KR100598740B1 (ko) * | 2003-12-11 | 2006-07-10 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| KR100982121B1 (ko) * | 2003-12-23 | 2010-09-14 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
| KR100619412B1 (ko) * | 2004-05-04 | 2006-09-08 | 매그나칩 반도체 유한회사 | 평판표시장치용 드라이버 |
| JP4371006B2 (ja) * | 2004-08-17 | 2009-11-25 | セイコーエプソン株式会社 | ソースドライバ及び電気光学装置 |
| JP4082398B2 (ja) | 2004-09-07 | 2008-04-30 | セイコーエプソン株式会社 | ソースドライバ、電気光学装置、電子機器及び駆動方法 |
| JP4111185B2 (ja) * | 2004-10-19 | 2008-07-02 | セイコーエプソン株式会社 | 電気光学装置、その駆動方法及び電子機器 |
| KR100649884B1 (ko) * | 2005-06-22 | 2006-11-27 | 삼성전자주식회사 | 구동 전압 편차를 보상하는 ａｍｏｌｅｄ용 구동 회로 및그 구동 방법 |
| US7167120B1 (en) * | 2006-02-09 | 2007-01-23 | Chunghwa Picture Tubes, Ltd. | Apparatus for digital-to-analog conversion and the method thereof |
| US8264466B2 (en) * | 2006-03-31 | 2012-09-11 | 3M Innovative Properties Company | Touch screen having reduced visibility transparent conductor pattern |
| JP5137321B2 (ja) * | 2006-04-20 | 2013-02-06 | ルネサスエレクトロニクス株式会社 | 表示装置、ｌｃｄドライバ及び駆動方法 |
| JP4915841B2 (ja) * | 2006-04-20 | 2012-04-11 | ルネサスエレクトロニクス株式会社 | 階調電圧発生回路、ドライバｉｃ、及び液晶表示装置 |
| JP5087891B2 (ja) * | 2006-09-12 | 2012-12-05 | セイコーエプソン株式会社 | 駆動回路、電気光学装置及び電子機器 |
| KR100759697B1 (ko) * | 2006-09-18 | 2007-09-17 | 삼성에스디아이 주식회사 | 액정표시장치 및 그 구동방법 |
| JP4285567B2 (ja) * | 2006-09-28 | 2009-06-24 | エプソンイメージングデバイス株式会社 | 液晶装置の駆動回路、駆動方法、液晶装置および電子機器 |
| GB0622900D0 (en) * | 2006-11-16 | 2006-12-27 | Liquavista Bv | Display of electro-optic displays |
| JP4386116B2 (ja) * | 2007-08-27 | 2009-12-16 | セイコーエプソン株式会社 | インピーダンス変換回路、ソースドライバ、電気光学装置及び電子機器 |
| JP5238230B2 (ja) * | 2007-11-27 | 2013-07-17 | ルネサスエレクトロニクス株式会社 | ドライバ及び表示装置 |
| JP4973482B2 (ja) * | 2007-12-20 | 2012-07-11 | セイコーエプソン株式会社 | 集積回路装置、電気光学装置及び電子機器 |
| JP5354899B2 (ja) * | 2007-12-26 | 2013-11-27 | ルネサスエレクトロニクス株式会社 | 表示パネルのデータ線駆動回路、ドライバ回路、表示装置 |
| US20090292837A1 (en) * | 2008-05-26 | 2009-11-26 | Hisaaki Katagiri | Propagation path specifying device, propagation path specifying method and computer program product |
| KR20100083934A (ko) * | 2009-01-15 | 2010-07-23 | 삼성모바일디스플레이주식회사 | 데이터구동부 및 그를 이용한 유기전계발광표시장치 |
| US8760461B2 (en) * | 2009-05-13 | 2014-06-24 | Stmicroelectronics, Inc. | Device, system, and method for wide gamut color space support |
| US8860888B2 (en) | 2009-05-13 | 2014-10-14 | Stmicroelectronics, Inc. | Method and apparatus for power saving during video blanking periods |
| US8156238B2 (en) | 2009-05-13 | 2012-04-10 | Stmicroelectronics, Inc. | Wireless multimedia transport method and apparatus |
| US8429440B2 (en) | 2009-05-13 | 2013-04-23 | Stmicroelectronics, Inc. | Flat panel display driver method and system |
| US8370554B2 (en) | 2009-05-18 | 2013-02-05 | Stmicroelectronics, Inc. | Operation of video source and sink with hot plug detection not asserted |
| US8582452B2 (en) | 2009-05-18 | 2013-11-12 | Stmicroelectronics, Inc. | Data link configuration by a receiver in the absence of link training data |
| US8468285B2 (en) | 2009-05-18 | 2013-06-18 | Stmicroelectronics, Inc. | Operation of video source and sink with toggled hot plug detection |
| US8291207B2 (en) | 2009-05-18 | 2012-10-16 | Stmicroelectronics, Inc. | Frequency and symbol locking using signal generated clock frequency and symbol identification |
| TWI420480B (zh) * | 2009-05-19 | 2013-12-21 | Au Optronics Corp | 光電裝置及其顯示器 |
| KR101117646B1 (ko) * | 2009-08-27 | 2012-03-16 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 구동 방법 |
| JP5293532B2 (ja) * | 2009-09-24 | 2013-09-18 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
| TWI395193B (zh) * | 2009-10-09 | 2013-05-01 | Orise Technology Co Ltd | 液晶顯示器驅動電路及其驅動方法 |
| US8671234B2 (en) | 2010-05-27 | 2014-03-11 | Stmicroelectronics, Inc. | Level shifting cable adaptor and chip system for use with dual-mode multi-media device |
| JP5431290B2 (ja) * | 2010-10-29 | 2014-03-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | クロック・ドメイン・クロッシングのデータ転送回路および方法 |
| JP2012103501A (ja) * | 2010-11-10 | 2012-05-31 | Rohm Co Ltd | 液晶表示パネル、液晶駆動装置、液晶表示装置 |
| KR101986708B1 (ko) | 2011-01-05 | 2019-06-11 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 |
| CN102651185A (zh) * | 2011-02-23 | 2012-08-29 | 联咏科技股份有限公司 | 显示驱动电路与其操作方法 |
| US8947413B2 (en) * | 2011-05-24 | 2015-02-03 | Apple Inc. | Changing display artifacts across frames |
| TWI486932B (zh) * | 2013-04-03 | 2015-06-01 | Himax Tech Inc | 面板驅動電路 |
| US10192508B2 (en) * | 2014-03-19 | 2019-01-29 | Sakai Display Products Corporation | Display apparatus and three-dimensional image display system |
| CN104599654B (zh) | 2015-02-05 | 2016-10-19 | 京东方科技集团股份有限公司 | 信号转换装置及方法、信号生成系统和显示设备 |
| CN106157902A (zh) * | 2015-03-26 | 2016-11-23 | 群创光电股份有限公司 | 显示装置及感测装置 |
| US10803824B2 (en) * | 2017-04-11 | 2020-10-13 | Sharp Kabushiki Kaisha | Driving circuit for non-rectangular display unit |
| US10804860B2 (en) * | 2018-04-02 | 2020-10-13 | Novatek Microelectronics Corp. | Gain amplifier for reducing inter-channel error |
| TW201944379A (zh) * | 2018-04-19 | 2019-11-16 | 瑞鼎科技股份有限公司 | 顯示面板驅動裝置及其驅動方法 |
| TWI713013B (zh) * | 2018-08-28 | 2020-12-11 | 瑞鼎科技股份有限公司 | 源極驅動電路及其移位暫存器 |
| JP7225908B2 (ja) * | 2019-02-27 | 2023-02-21 | セイコーエプソン株式会社 | 駆動回路、データ線駆動回路、電気光学装置、電子機器、及び移動体 |
| JP7354735B2 (ja) * | 2019-09-30 | 2023-10-03 | セイコーエプソン株式会社 | 駆動回路、表示モジュール、及び移動体 |
| KR20210045169A (ko) * | 2019-10-16 | 2021-04-26 | 엘지디스플레이 주식회사 | 발광표시장치 및 이의 구동방법 |
| JP2022098574A (ja) * | 2020-12-22 | 2022-07-04 | ラピステクノロジー株式会社 | ソースドライバ及び表示装置 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3142319B2 (ja) * | 1991-09-12 | 2001-03-07 | 富士通株式会社 | 制御回路 |
| JP3630489B2 (ja) | 1995-02-16 | 2005-03-16 | 株式会社東芝 | 液晶表示装置 |
| KR100305874B1 (ko) * | 1995-06-02 | 2001-11-30 | 모리시타 요이찌 | 다방식 텔레비전수상기 |
| JP3342995B2 (ja) | 1995-08-17 | 2002-11-11 | シャープ株式会社 | 画像表示装置およびそれを用いたプロジェクタ |
| US6262704B1 (en) | 1995-12-14 | 2001-07-17 | Seiko Epson Corporation | Method of driving display device, display device and electronic apparatus |
| JP3675071B2 (ja) | 1996-11-27 | 2005-07-27 | 関西日本電気株式会社 | 液晶駆動装置 |
| TW373115B (en) | 1997-02-07 | 1999-11-01 | Hitachi Ltd | Liquid crystal display device |
| JP3593448B2 (ja) | 1997-02-07 | 2004-11-24 | 株式会社 日立ディスプレイズ | 液晶表示装置及びデータ信号線ドライバ |
| US6380917B2 (en) * | 1997-04-18 | 2002-04-30 | Seiko Epson Corporation | Driving circuit of electro-optical device, driving method for electro-optical device, and electro-optical device and electronic equipment employing the electro-optical device |
| JPH11183880A (ja) | 1997-12-22 | 1999-07-09 | Sony Corp | 液晶ディスプレイ装置及び液晶ディスプレイ制御方法 |
| JP2001125071A (ja) | 1998-02-09 | 2001-05-11 | Seiko Epson Corp | 電気光学装置及びその駆動方法、液晶表示装置及びその駆動方法、電気光学装置の駆動回路、並びに電子機器 |
| JP3644240B2 (ja) * | 1998-03-24 | 2005-04-27 | セイコーエプソン株式会社 | 電気光学装置用のデジタルドライバ回路及びこれを備えた電気光学装置 |
| JP3305283B2 (ja) * | 1998-05-01 | 2002-07-22 | キヤノン株式会社 | 画像表示装置及び前記装置の制御方法 |
| TW530287B (en) | 1998-09-03 | 2003-05-01 | Samsung Electronics Co Ltd | Display device, and apparatus and method for driving display device |
| JP3317263B2 (ja) * | 1999-02-16 | 2002-08-26 | 日本電気株式会社 | 表示装置の駆動回路 |
| JP3622592B2 (ja) * | 1999-10-13 | 2005-02-23 | 株式会社日立製作所 | 液晶表示装置 |
| JP3822060B2 (ja) * | 2000-03-30 | 2006-09-13 | シャープ株式会社 | 表示装置用駆動回路、表示装置の駆動方法、および画像表示装置 |
| JP3767315B2 (ja) * | 2000-04-17 | 2006-04-19 | セイコーエプソン株式会社 | 電気光学パネルの駆動方法、そのデータ線駆動回路、電気光学装置、及び電子機器 |
| JP3835113B2 (ja) * | 2000-04-26 | 2006-10-18 | セイコーエプソン株式会社 | 電気光学パネルのデータ線駆動回路、その制御方法、電気光学装置、および電子機器 |
| JP2002196732A (ja) * | 2000-04-27 | 2002-07-12 | Toshiba Corp | 表示装置、画像制御半導体装置、および表示装置の駆動方法 |
| EP1296174B1 (en) * | 2000-04-28 | 2016-03-09 | Sharp Kabushiki Kaisha | Display unit, drive method for display unit, electronic apparatus mounting display unit thereon |
| JP2003195815A (ja) * | 2000-11-07 | 2003-07-09 | Sony Corp | アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置 |
| JP2002162946A (ja) | 2000-11-28 | 2002-06-07 | Toshiba Corp | 平面表示装置 |
| US7136058B2 (en) * | 2001-04-27 | 2006-11-14 | Kabushiki Kaisha Toshiba | Display apparatus, digital-to-analog conversion circuit and digital-to-analog conversion method |
-
2001
- 2001-05-24 JP JP2001155194A patent/JP3744819B2/ja not_active Expired - Lifetime
-
2002
- 2002-05-10 TW TW091109822A patent/TW580669B/zh not_active IP Right Cessation
- 2002-05-23 US US10/154,436 patent/US7030869B2/en not_active Expired - Lifetime
- 2002-05-23 KR KR10-2002-0028595A patent/KR100488863B1/ko not_active IP Right Cessation
- 2002-05-24 CN CNB021201986A patent/CN1197050C/zh not_active Expired - Fee Related
-
2005
- 2005-02-08 US US11/053,097 patent/US7030850B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US7030850B2 (en) | 2006-04-18 |
| CN1197050C (zh) | 2005-04-13 |
| CN1388512A (zh) | 2003-01-01 |
| US7030869B2 (en) | 2006-04-18 |
| US20050156850A1 (en) | 2005-07-21 |
| US20020190974A1 (en) | 2002-12-19 |
| KR100488863B1 (ko) | 2005-05-11 |
| KR20020090313A (ko) | 2002-12-02 |
| JP2002351413A (ja) | 2002-12-06 |
| TW580669B (en) | 2004-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3744819B2 (ja) | 信号駆動回路、表示装置、電気光学装置及び信号駆動方法 | |
| JP3744818B2 (ja) | 信号駆動回路、表示装置、及び電気光学装置 | |
| JP3743503B2 (ja) | 走査駆動回路、表示装置、電気光学装置及び走査駆動方法 | |
| US7079103B2 (en) | Scan-driving circuit, display device, electro-optical device, and scan-driving method | |
| JP3744826B2 (ja) | 表示制御回路、電気光学装置、表示装置及び表示制御方法 | |
| JP5019668B2 (ja) | 表示装置及びその制御方法 | |
| KR101182538B1 (ko) | 액정표시장치 | |
| JPH11175028A (ja) | 液晶表示装置、液晶表示装置の駆動回路、および液晶表示装置の駆動方法 | |
| JP2003044004A (ja) | 走査ライン駆動回路、電気光学装置、電子機器及び半導体装置 | |
| US20080062027A1 (en) | Source driving circuit and liquid crystal display apparatus including the same | |
| JP3613942B2 (ja) | 画像表示装置、画像表示方法及びそれを用いた電子機器並びに投写型表示装置 | |
| JP3726910B2 (ja) | 表示ドライバ及び電気光学装置 | |
| JP3882844B2 (ja) | 表示制御回路、電気光学装置、表示装置及び表示制御方法 | |
| JP4674985B2 (ja) | 液晶表示装置ならびにそれを備える携帯電話機および携帯情報端末機器 | |
| JP2008304489A (ja) | 表示装置の駆動装置、駆動方法、及び電子機器 | |
| JPH10161592A (ja) | 液晶表示装置の駆動装置 | |
| JP2007219048A (ja) | 電気光学装置および電子機器 | |
| JP2004061985A (ja) | 液晶表示装置の駆動回路 | |
| JP2009075298A (ja) | 電気光学装置、駆動回路、駆動方法および電子機器 | |
| JP5026550B2 (ja) | 液晶表示装置 | |
| WO2011077825A1 (ja) | 液晶表示装置、液晶表示装置の駆動方法並びに電子機器 | |
| KR20070063641A (ko) | 액정 표시 패널의 게이트 구동 방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050719 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050810 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051102 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051115 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3744819 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131202 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |