KR100488863B1 - 신호 구동 회로, 표시 장치, 전기 광학 장치 및 신호 구동방법 - Google Patents

신호 구동 회로, 표시 장치, 전기 광학 장치 및 신호 구동방법 Download PDF

Info

Publication number
KR100488863B1
KR100488863B1 KR10-2002-0028595A KR20020028595A KR100488863B1 KR 100488863 B1 KR100488863 B1 KR 100488863B1 KR 20020028595 A KR20020028595 A KR 20020028595A KR 100488863 B1 KR100488863 B1 KR 100488863B1
Authority
KR
South Korea
Prior art keywords
signal
signal line
voltage
driving
output
Prior art date
Application number
KR10-2002-0028595A
Other languages
English (en)
Other versions
KR20020090313A (ko
Inventor
모리타아키라
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20020090313A publication Critical patent/KR20020090313A/ko
Application granted granted Critical
Publication of KR100488863B1 publication Critical patent/KR100488863B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0421—Horizontal resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0464—Positioning
    • G09G2340/0471—Vertical positioning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0464—Positioning
    • G09G2340/0478—Horizontal positioning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 패널 사이즈의 변화에 유연하게 대응하고 또한 저소비 전력화를 도모할 수 있는 신호 구동 회로, 이것을 이용한 표시 장치, 전기 광학 장치 및 신호 구동 방법을 제공한다. 신호 드라이버(신호 구동 회로)는 복수의 신호 라인마다 분할한 블록을 단위로 하여 해당 블록의 신호 라인에 대응하여 화상 데이터를 순차 시프트하는 시프트 레지스터(140), 수평 동기 신호 LP와 동기하여 화상 데이터를 래치하는 라인 래치(36), 화상 데이터에 근거하여 구동 전압을 생성하는 구동 전압 생성 회로(38) 및 신호 라인 구동 회로(40)를 포함하고, 블록 단위로 지정된 블록 출력 선택 데이터 BLK에 근거하여 신호 라인으로의 출력의 하이 임피던스 제어, 더나아가서는 부분 표시 데이터 PART에 근거하여 부분 표시 제어된다. 블록 출력 선택 데이터 BLK는 부분 표시 데이터 PART보다 우선하여 블록 단위로 표시 제어된다.

Description

신호 구동 회로, 표시 장치, 전기 광학 장치 및 신호 구동 방법{SIGNAL DRIVE CIRCUIT, DISPLAY DEVICE, ELECTRO-OPTICAL DEVICE AND SIGNAL DRIVE METHOD}
본 발명은 신호 구동 회로, 이것을 이용한 표시 장치, 전기 광학 장치 및 신호 구동 방법에 관한 것이다.
최근의 휴대 전화기나 기타 휴대형의 전자 기기의 보급에 의해, 여러가지 사이즈의 액정 패널이 이용되도록 되고 있다. 이러한 액정 패널로서 STN(Super Twisted Nematic) 액정을 이용한 단순 매트릭스형 액정 패널과, 박막 트랜지스터(Thin Film Transistor: 이하, TFT라고 약칭한다) 액정을 이용한 액티브 매트릭스형 액정 패널이 알려져 있다. STN 액정을 이용한 단순 매트릭스형 액정 패널은 구동 방법을 고안(연구)하는 것에 의해 프레임 응답의 저하를 방지하는 것에 의해서 콘트라스트의 저하를 방지하여 저소비 전력화를 실현할 수 있다. 이것에 대해서, TFT 액정을 이용한 액티브 매트릭스형 액정 패널은 본래의 고속 프레임 응답에 따른 고콘트라스트에 의해, 동화상 표시에는 TFT 액정 쪽이 적합하다.
일반적으로, 이러한 액정 패널을 탑재하는 전자 기기에는 적어도 액정 패널의 사이즈에 따라서 결정된 라인수 분의 신호 라인 구동 회로를 갖는 구동 회로가 실장되어 소형 경량화의 최적화가 도모된다.
그러나, TFT 액정을 이용한 액티브 매트릭스형 액정 패널은 제조 공정의 복잡함 등에 기인하여, STN 액정을 이용한 단순 매트릭스형 액정 패널에 비해 제조 비용이 높아진다. 게다가, 액정 패널의 사이즈마다 구동 회로의 설계 변경을 하고 있던 것에서는 점점 개발 공정수의 증가에 따른 제품의 비용 상승이나, 제품의 시장 투입의 지연 등을 초래한다고 하는 문제가 있다. 또, TFT 액정을 이용한 액티브 매트릭스형 액정 패널은 소비 전력이 커서 저소비 전력화를 도모할 필요가 있다.
본 발명은 이상과 같은 기술적 과제를 감안해서 이루어진 것으로서, 그 목적으로 하는 바는 패널 사이즈의 종류에 따른 라인수 분의 신호 라인 구동 회로를 구동 제어 하는 것에 의해, 패널 사이즈의 변화에 유연하게 대응하고 또한 저소비 전력화를 도모할 수 있는 신호 구동 회로, 이것을 이용한 표시 장치, 전기 광학 장치 및 신호 구동 방법을 제공하는 점에 있다.
상기 과제를 해결하기 위해서, 본 발명은 서로 교차하는 복수의 주사 라인 및 복수의 신호 라인에 의해 특정되는 화소를 갖는 전기 광학 장치의 신호 라인을 화상 데이터에 근거하여 구동하는 신호 구동 회로로서, 수평 주사 주기로 화상 데이터를 래치하는 라인 래치와, 상기 라인 래치에 래치된 화상 데이터에 근거하여 신호 라인마다 구동 전압을 생성하는 구동 전압 생성 수단과, 상기 구동 전압 생성 수단에 의해서 생성된 구동 전압에 근거하여, 각 신호 라인을 구동하는 신호 라인 구동 수단을 포함하고, 상기 신호 라인 구동 수단은 복수의 신호 라인을 포함하는 블록을 단위로 하여 그의 출력을 하이 임피던스 제어하는 신호 구동 회로에 관계한다.
여기서, 전기 광학 장치로서는, 예를 들면 서로 교차하는 복수의 주사 라인 및 복수의 신호 라인과, 상기 주사 라인과 상기 신호 라인에 접속된 스위칭 수단과, 상기 스위칭 수단에 접속된 화소 전극을 갖도록 구성하더라도 좋다.
또, 블록 단위로 분할되는 신호 라인은 서로 인접한 복수의 신호 라인이더라도 좋고, 임의로 선택된 복수의 신호 라인이더라도 좋다.
본 발명에 따르면, 전기 광학 장치의 신호 라인을 화상 데이터에 근거하여 구동하는 신호 구동 회로에 의해, 복수의 신호 라인을 포함하는 블록을 단위로 하여 신호 라인 구동 수단의 출력을 하이 임피던스 제어하도록 했으므로, 패널 사이즈의 종류의 다양화에도 유연하게 적용 가능한 신호 구동 회로를 제공할 수 있다. 따라서, 패널 사이즈의 변경에 수반하는 신호 구동 회로의 설계 변경 등이 불필요하게 되어 저비용화와 조기의 시장 투입을 도모할 수가 있다.
또, 본 발명에 따른 신호 구동 회로는, 상기 구동 전압 생성 수단은 상기 블록 단위로 동작 정지 제어할 수 있다.
본 발명에 따르면, 패널 사이즈의 종류에 따라서, 불필요해진 신호 라인에 대응하는 구동 전압 생성 수단의 동작을 정지시키는 것이 가능해지므로, 상기한 효과에 부가하여 효과적인 저소비화를 실현할 수 있다.
또, 본 발명에 따른 신호 구동 회로는 신호 라인에 대응하여 순차 접속된 플립플롭을 포함하고, 상기 라인 래치에 래치되는 1수평 주사 단위의 화상 데이터를 일단 유지하기 위한 시프트 레지스터와, 하이 임피던스 제어되는 블록의 신호 라인을 바이패스하여 입력된 화상 데이터를 인접 블록의 플립플롭으로 공급하기 위한 입력 전환 수단을 포함할 수 있다.
본 발명에 따르면, 실장 상태에 따라 출력이 하이 임피던스 제어된 블록의 설정이 변경된 경우라도, 해당 블록을 바이패스하여 대응하는 신호 라인으로 화상 데이터를 공급할 수 있으므로, 화상 데이터의 공급측에 있어서 출력이 하이 임피던스 제어된 블록의 설정에 따라 화상 데이터를 변경할 필요가 없어지고, 사용자에게 있어서는 사용상 편리함을 향상시킬 수 있다.
또, 본 발명에 따른 신호 구동 회로는 상기 블록 단위로의 제어 지시 데이터를 유지하는 제어 지시 데이터 유지 수단을 포함하고, 상기 제어 지시 데이터에 근거하여 상기 블록 단위로 상기 신호 라인 구동 수단의 출력의 하이 임피던스 제어 또는 상기 구동 전압 생성 수단의 동작 정지 제어를 실행할 수 있다.
본 발명에 따르면, 제어 지시 데이터 유지 수단을 구비하고, 블록 단위로 설정된 제어 지시 데이터에 근거하여 신호 라인 구동 수단의 출력 제어 또는 구동 전압 생성 수단의 동작 정지 제어를 실행하도록 했으므로, 용이하게 패널 사이즈의 종류의 변화에 대응할 수 있고 저비용화를 도모할 수가 있다.
또, 본 발명에 따른 신호 구동 회로는 상기 신호 라인 구동 수단의 출력이 하이 임피던스 제어되지 않는 1 또는 복수의 블록에 대해서, 상기 블록 단위로 신호 라인의 구동 전압의 출력 제어가 실행되더라도 좋다.
본 발명에 따르면, 신호 라인 구동 수단의 출력이 하이 임피던스 제어되지 않는 1 또는 복수의 블록에 대해서, 블록 단위로 신호 라인의 구동 전압의 출력 제어를 실행하도록 했으므로, 표시 에리어(영역) 및 비표시 에리어의 설정에 의한 부분(partial) 표시 제어가 가능해져 가일층의 저소비 전력화를 도모할 수 있다.
또, 본 발명에 따른 신호 구동 회로는 상기 블록 단위로 화상 데이터에 근거하는 신호 라인으로의 출력 가부를 나타내는 부분 표시 데이터를 유지하는 부분 표시 데이터 유지 수단을 포함하고, 상기 신호 라인 구동 수단의 출력이 하이 임피던스 제어되지 않는 1 또는 복수의 블록의 신호 라인 구동 수단은 상기 부분 표시 데이터에 근거하여 상기 블록 단위로 신호 라인의 구동 전압의 출력 제어를 실행할 수 있다.
본 발명에 따르면, 전기 광학 장치의 신호 라인을 화상 데이터에 근거하여 구동하는 신호 구동 회로에, 복수의 신호 라인을 포함하는 블록을 단위로 하여 화상 데이터에 근거하는 신호 라인으로의 출력 가부를 나타내는 부분 표시 데이터를 유지하는 부분 표시 데이터 유지 수단을 구비시킴과 동시에, 이 블록 단위로 지정된 부분 표시 데이터에 근거하여, 1수평 주사 단위의 화상 데이터를 블록 단위로 출력 제어하도록 했으므로, 임의로 설정 가능한 부분 표시 제어를 실행할 수 있게 된다. 이것에 의해, 비표시 에리어의 신호 구동에 의한 전력 소비를 삭감할 수 있다.
또, 본 발명에 따른 신호 구동 회로는, 상기 신호 라인 구동 수단은 상기 구동 전압 생성 수단에 의해서 생성된 구동 전압을 임피던스 변환하고 각 신호 라인으로 출력하는 임피던스 변환 수단과, 상기 신호 라인으로 소정의 비표시 레벨 전압을 공급하는 비표시 레벨 전압 공급 수단을 포함하고, 상기 신호 라인 구동 수단의 출력이 하이 임피던스 제어되지 않는 1 또는 복수의 블록의 각 신호 라인은 상기 부분 표시 데이터에 근거하여 상기 임피던스 변환 수단 또는 상기 비표시 레벨 전압 공급 수단중의 어느 한쪽에 의해 블록 단위로 구동되더라도 좋다.
본 발명에 따르면, 부분 표시 데이터에 설정된 내용에 근거하여 블록 단위로 임피던스 변환 수단에 의한 화상 데이터에 근거하는 신호 라인의 구동, 혹은 비표시 레벨 전압 공급 수단에 의한 신호 라인으로의 소정의 비표시 레벨 전압의 공급 중의 어느 하나를 실행하도록 했으므로, 비표시 에리어를 소정의 통상적인 색으로 설정할 수 있다. 이것에 의해, 상술한 효과에 부가하여 부분 표시 제어에 의해 설정되는 표시 에리어를 두드러지게(눈에 띄게) 할 수 있다.
또, 본 발명에 따른 신호 구동 회로는, 상기 임피던스 변환 수단은 상기 부분 표시 데이터에 의해 출력이 온으로 지정된 블록의 신호 라인에 대해서 상기 구동 전압을 임피던스 변환하여 출력하고, 상기 부분 표시 데이터에 의해 출력이 오프로 지정된 블록의 신호 라인을 하이 임피던스 상태로 하며, 상기 비표시 레벨 전압 공급 수단은 상기 부분 표시 데이터에 의해 출력이 온으로 지정된 블록의 신호 라인을 하이 임피던스 상태로 하고, 상기 부분 표시 데이터에 의해 출력이 오프로 지정된 블록의 신호 라인에 대해서 소정의 비표시 레벨 전압을 공급할 수 있다.
본 발명에 따르면, 부분 표시 데이터에 근거하여 블록 단위로 비표시 에리어로 설정된 블록의 임피던스 변환 수단 및 비표시 레벨 전압 공급 수단을 제어할 수 있고, 비표시 에리어로 설정된 블록의 전력 소비를 효과적으로 억제할 수 있다.
또, 본 발명에 따른 신호 구동 회로는, 상기 구동 전압 생성 수단은 상기 부분 표시 데이터에 의해 출력이 오프로 지정된 블록의 신호 라인을 구동하기 위한 구동 전압의 생성 동작을 정지할 수 있다.
본 발명에 따르면, 부분 표시 데이터에 근거하여 블록 단위로 비표시 에리어로 설정된 블록의 구동 전압 생성 수단을 제어할 수 있고, 비표시 에리어로 설정된 블록의 전력 소비를 효과적으로 억제할 수 있다.
또, 본 발명에 따른 신호 구동 회로는, 상기 전기 광학 장치는 화소에 대응하여 상기 주사 라인과 상기 신호 라인에 접속된 스위칭 수단을 거쳐서 마련된 화소 전극을 갖고, 상기 비표시 레벨의 전압은 상기 화소 전극의 인가 전압과 상기 화소 전극과 전기 광학 소자를 거쳐서 마련된 대향 전극의 전압차를 소정의 임계값보다 작게 하는 전압이더라도 좋다.
본 발명에 따르면, 주사 라인과 신호 라인에 접속된 스위칭 수단을 거쳐서 마련된 화소 전극의 인가 전압과, 이 화소 전극과 전기 광학 소자를 거쳐서 마련된 대향 전극의 전압차를, 소정의 임계값보다 작게 하는 비표시 레벨 전압을 설정하도록 했으므로, 적어도 전기 광학 장치의 화소의 투과율이 변화하지 않는 범위에서 비표시 에리어를 설정할 수 있고, 부분 비표시 레벨 전압의 정밀도에 의존하는 일 없이 부분 표시 제어의 간소화를 도모할 수 있다.
또, 본 발명에 따른 신호 구동 회로는, 상기 전기 광학 장치는 화소에 대응하여 상기 주사 라인과 상기 신호 라인에 접속된 스위칭 수단을 거쳐서 마련된 화소 전극을 갖고, 상기 비표시 레벨의 전압은 상기 화소 전극과 전기 광학 소자를 거쳐서 마련된 대향 전극과 동등한 전압이더라도 좋다.
본 발명에 따르면, 화소 전극과 이것에 대향하는 대향 전극의 전압차가 거의 0으로 되도록 비표시 레벨 전압을 설정하도록 했으므로, 부분 표시 제어의 간소화를 도모함과 동시에 비표시 에리어의 표시색을 일정하게 하여 표시 에리어를 두드러지게 하는 화상 표시가 가능해진다.
또, 본 발명에 따른 신호 구동 회로는, 상기 비표시 레벨의 전압은 상기 화상 데이터에 근거하여 생성되는 계조 전압의 최대값 및 최소값 중의 어느 한쪽이더라도 좋다.
본 발명에 따르면, 비표시 레벨의 전압으로서 구동 전압 생성 수단에 의해 생성 가능한 계조 전압의 양단의 전압 중의 어느 한쪽을 공급하도록 했으므로, 사용자는 임의로 비표시 에리어의 정상적인 색(통상 색)을 지정할 수 있어 사용자에게 있어서의 사용상 편리함을 향상시킬 수 있다.
또, 본 발명에 따른 신호 구동 회로는, 상기 블록은 8픽셀(화소)분의 신호 라인마다 분할되어 있는 것을 특징으로 한다.
본 발명에 따르면, 캐릭터(character) 문자 단위로 표시 에리어와 비표시 에리어의 설정이 가능해져 부분 표시 제어의 간소화와 효과적인 부분 표시에 따른 화상을 제공할 수 있다.
또, 본 발명에 따른 표시 장치는 서로 교차하는 복수의 주사 라인 및 복수의 신호 라인에 의해 특정되는 화소를 갖는 전기 광학 장치와, 상기 주사 라인을 주사 구동하는 주사 구동 회로와, 화상 데이터에 근거하여 상기 신호 라인을 구동하는 상기한 것 중의 어느 하나에 기재된 신호 구동 회로를 포함할 수 있다.
본 발명에 따르면, 패널 사이즈의 종류가 변경된 경우라도 적절한 신호 라인 구동과 소비 전력의 저감을 저비용으로 실현할 수 있는 표시 장치의 시장 투입을 재빨리(신속하게) 실행할 수 있다.
또, 본 발명에 따른 표시 장치는 상기 전기 광학 장치의 신호 라인의 배치와 상기 신호 구동 회로의 신호 라인 구동 수단의 배치의 관계에 따라서, 상기 신호 구동 회로의 신호 라인 구동 수단의 출력을 하이 임피던스 제어하는 블록을 서로 다르게 할 수가 있다.
본 발명에 따르면, 전기 광학 장치의 신호 라인의 구동에 필요한 신호 구동 회로를 전기 광학 장치의 사이즈에 따라 최적한 위치에 배치시킬 수 있으므로, 실장면의 융통성을 향상시킬 수가 있다.
또, 본 발명에 따른 표시 장치는, 상기 신호 구동 회로는 좌측 단부와 우측 단부를 제외한 중앙부 부근에 배치되는 신호 라인 구동 수단의 출력을 하이 임피던스 제어할 수 있다.
본 발명에 따르면, 전기 광학 장치와 신호 구동 회로의 배선 거리를 짧게 하여 이들이 배치되었을 때의 간격을 좁힐 수 있으므로, 실장 면적의 축소화도 도모할 수 있다.
또, 본 발명에 따른 전기 광학 장치는 서로 교차하는 복수의 주사 라인 및 복수의 신호 라인에 의해 특정되는 화소와, 상기 주사 라인을 주사 구동하는 주사 구동 회로와, 화상 데이터에 근거하여 상기 신호 라인을 구동하는 상기한 것 중의 어느 하나에 기재된 신호 구동 회로를 포함할 수 있다.
본 발명에 따르면, 패널 사이즈의 종류가 변경된 경우라도, 적절한 신호 라인 구동과 소비 전력의 저감을 저비용으로 실현할 수 있는 전기 광학 장치의 시장투입을 재빨리 실행할 수 있다.
또, 본 발명에 따른 전기 광학 장치는 상기 신호 라인의 배치와 상기 신호 구동 회로의 신호 라인 구동 수단의 배치의 관계에 따라서, 상기 신호 구동 회로의 신호 라인 구동 수단의 출력을 하이 임피던스 제어하는 블록을 서로 다르게 할 수 있다.
본 발명에 따르면, 전기 광학 장치의 신호 라인의 구동에 필요한 신호 구동 회로를, 화소를 특정하는 신호 라인의 배치에 따라 최적한 위치에 배치시킬 수 있으므로, 실장면의 융통성을 향상시킬 수 있다.
또, 본 발명은 수평 주사 주기로 화상 데이터를 래치하는 라인 래치와, 상기 라인 래치에 래치된 화상 데이터에 근거하여 신호 라인마다 구동 전압을 생성하는 구동 전압 생성 수단과, 상기 구동 전압 생성 수단에 의해서 생성된 구동 전압에 근거하여 각 신호 라인을 구동하는 신호 라인 구동 수단을 갖고, 서로 교차하는 복수의 주사 라인 및 복수의 신호 라인에 의해 특정되는 화소를 갖는 전기 광학 장치의 신호 라인을 화상 데이터에 근거하여 구동하는 신호 구동 회로의 신호 구동 방법으로서, 복수의 신호 라인을 포함하는 블록을 단위로 설정되는 제어 지시 데이터에 근거하여 블록 단위로 상기 신호 라인 구동 수단을 하이 임피던스 제어할 수 있다.
본 발명에 따르면, 블록 단위로 신호 라인으로의 출력을 하이 임피던스 제어할 수 있으므로, 패널 사이즈의 종류의 변화에 유연하게 대응할 수 있고, 또 저소비 전력화를 도모할 수 있다.
이하, 본 발명의 바람직한 실시예에 대해서 도면을 이용하여 상세하게 설명한다.
1. 표시 장치
1.1 표시 장치의 구성
도 1에 본 실시예에 따른 신호 구동 회로(신호 드라이버)를 적용한 표시 장치의 구성의 개요를 도시한다.
표시 장치로서의 액정 장치(10)는 액정 디스플레이(Liquid Crystal Display: 이하, LCD라고 약칭한다) 패널(20), 신호 드라이버(신호 구동 회로)(협의로는 소스 드라이버)(30), 주사 드라이버(주사 구동 회로)(협의로는 게이트 드라이버)(50), LCD 컨트롤러(60), 전원 회로(80)를 포함한다.
LCD 패널(광의로는 전기 광학 장치)(20)은 예를 들면 유리 기판상에 형성된다. 이 유리 기판상에는 Y방향으로 복수 배열되어 각각 X방향으로 연장하는 주사 라인(협의로는 게이트라인) G1∼GN(N은 2 이상의 자연수)과, X방향으로 복수 배열되어 각각 Y방향으로 연장하는 신호 라인(협의로는 소스 라인) 신호 라인 S1∼SM (M은 2 이상의 자연수)이 배치되어 있다. 또, 주사 라인 Gn(1≤n≤N, n은 자연수)과 신호 라인 Sm(1≤m≤M, m은 자연수)의 교차점에 대응하여 TFT(22nm)(광의로는 스위칭 수단)가 마련되어 있다.
TFT(22nm)의 게이트 전극은 주사 라인 Gn에 접속되어 있다. TFT(22nm)의 소스 전극은 신호 라인 Sm에 접속되어 있다. TFT(22nm)의 드레인 전극은 액정 용량(광의로는 액정 소자)(24nm)의 화소 전극(26nm)에 접속되어 있다.
액정 용량(24nm)에 있어서는 화소 전극(26nm)에 대향하는 대향 전극(28nm)과의 사이에 액정이 봉입되어 형성되고, 이들 전극 사이의 인가 전압에 따라 투과율이 변화하도록 되어 있다.
대향 전극(28nm)으로는 전원 회로(80)에 의해 생성된 대향 전극 전압 Vcom이 공급되고 있다.
신호 드라이버(30)는 1수평 주사 단위의 화상 데이터에 근거하여 LCD 패널(20)의 신호 라인 S1∼SM을 구동한다.
주사 드라이버(50)는 1수직 주사 기간내에, 수평 동기 신호와 동기해서 LCD 패널(20)의 주사 라인 G1∼GN을 순차 주사 구동한다.
LCD 컨트롤러(60)는 도시하지 않은 중앙 처리 장치(Central Processing Unit: 이하 CPU라고 약칭한다) 등의 호스트에 의해 설정된 내용에 따라서 신호 드라이버(30), 주사 드라이버(50) 및 전원 회로(80)를 제어한다. 보다 구체적으로는, LCD 컨트롤러(60)는 신호 드라이버(30) 및 주사 드라이버(50)에 대해서, 예를 들면 동작 모드의 설정이나 내부에서 생성한 수직 동기 신호나 수평 동기 신호의 공급을 실행하고, 전원 회로(80)에 대해서는 대향 전극 전압 Vcom의 극성 반전 타이밍의 공급을 실행한다.
전원 회로(80)는 외부로부터 공급되는 기준 전압에 근거하여, LCD 패널(20)의 액정 구동에 필요한 전압 레벨이나 대향 전극 전압 Vcom을 생성한다. 이러한 각종 전압 레벨은 신호 드라이버(30), 주사 드라이버(50) 및 LCD 패널(20)로 공급된다. 또, 대향 전극 전압 Vcom은 LCD 패널(20)의 TFT의 화소 전극에 대향하여 마련된 대향 전극으로 공급된다.
이러한 구성의 액정 장치(10)는 LCD 컨트롤러(60)의 제어하에서 외부로부터 공급되는 화상 데이터에 근거하여 신호 드라이버(30), 주사 드라이버(50) 및 전원 회로(80)가 협조하여 LCD 패널(20)을 표시 구동한다.
또한, 도 1에서는 액정 장치(10)에 LCD 컨트롤러(60)를 포함시켜 구성하도록 하고 있지만, LCD 컨트롤러(60)를 액정 장치(10)의 외부에 마련하여 구성하도록 해도 좋다. 혹은, LCD 컨트롤러(60)와 함께 호스트를 액정 장치(10)에 포함시키도록 구성하는 것도 가능하다.
(신호 드라이버)
도 2에 도 1에 도시한 신호 드라이버의 구성의 개요를 도시한다.
신호 드라이버(30)는 시프트 레지스터(32), 라인 래치(34, 36), 디지털-아날로그 변환 회로(광의로는 구동 전압 생성 회로)(38), 신호 라인 구동 회로(40)를 포함한다.
시프트 레지스터(32)는 복수의 플립플롭을 갖고 있고, 이들 플립플롭이 순차 접속된다. 이 시프트 레지스터(32)는 클럭 신호 CLK와 동기하여 인에이블 입출력 신호 EIO를 유지하면, 순차 클럭 신호 CLK와 동기하여 인접하는 플립플롭으로 인에이블 입출력 신호 EIO를 시프트한다.
또, 이 시프트 레지스터(32)로는 시프트 방향 전환 신호 SHL이 공급된다. 시프트 레지스터(32)는 이 시프트 방향 전환 신호 SHL에 의해, 화상 데이터(DIO)의 시프트 방향과 인에이블 입출력 신호 EIO의 입출력 방향이 전환된다. 따라서, 이 시프트 방향 전환 신호 SHL에 의해 시프트 방향을 전환하는 것에 의해서, 신호 드라이버(30)의 실장 상태에 따라 신호 드라이버(30)에 대해서 화상 데이터를 공급하는 LCD 컨트롤러(60)의 위치가 다른 경우라도, 그 배선의 레이아웃에 의해서 실장 면적이 확대되는 일없이 유연한 실장을 가능하게 할 수 있다.
라인 래치(34)는 LCD 컨트롤러(60)로부터 예를 들면 18비트(6비트(계조 데이터)×3(RGB 각 색)) 단위로 화상 데이터(DIO)가 입력된다. 라인 래치(34)는 이 화상 데이터(DIO)를 시프트 레지스터(32)의 각 플립플롭으로 순차 시프트된 인에이블 입출력 신호 EIO와 동기하여 래치한다.
라인 래치(36)는 LCD 컨트롤러(60)로부터 공급되는 수평 동기 신호 LP와 동기해서 라인 래치(34)에 의해 래치된 1수평 주사 단위의 화상 데이터를 래치한다.
DAC(38)는 신호 라인마다 화상 데이터에 근거하여 아날로그화된 구동 전압을 생성한다.
신호 라인 구동 회로(40)는 DAC(38)에 의해서 생성된 구동 전압에 근거하여 신호 라인을 구동한다.
이러한 신호 드라이버(30)는 LCD 컨트롤러(60)로부터 순차 입력되는 소정의 단위(예를 들면 18비트 단위)의 화상 데이터를 순차 취입하고, 수평 동기 신호 LP와 동기하여 1수평 주사 단위의 화상 데이터를 라인 래치(36)에 의해 일단 유지한다. 그리고, 이 화상 데이터에 근거하여 각 신호 라인을 구동한다. 이 결과, LCD 패널(20)의 TFT의 소스 전극으로는 화상 데이터에 근거하는 구동 전압이 공급된다.
(주사 드라이버)
도 3에, 도 1에 도시한 주사 드라이버의 구성의 개요를 도시한다.
주사 드라이버(50)는 시프트 레지스터(52), 레벨 시프터(Level Shifter: 이하, L/S라고 약칭한다)(54, 56), 주사 라인 구동 회로(58)를 포함한다.
시프트 레지스터(52)에는 각 주사 라인에 대응하여 마련된 플립플롭이 순차 접속된다. 이 시프트 레지스터(52)는 클럭 신호 CLK와 동기하여 인에이블 입출력 신호 EIO를 플립플롭에 유지하면, 순차 클럭 신호 CLK와 동기하여 인접하는 플립플롭으로 인에이블 입출력 신호 EIO를 시프트한다. 여기서 입력되는 인에이블 입출력 신호 EIO는 LCD 컨트롤러(60)로부터 공급되는 수직 동기 신호이다.
L/S(54)는 LCD 패널(20)의 액정재와 TFT의 트랜지스터 능력에 따른 전압 레벨로 시프트한다. 이 전압 레벨로서는 예를 들면 20V∼50V의 높은 전압 레벨이 필요로 되기 때문에, 다른 로직 회로부와는 다른 고내압 프로세스가 이용된다.
주사 라인 구동 회로(58)는 L/S(54)에 의해서 시프트된 구동 전압에 근거하여 CMOS 구동을 실행한다. 또, 이 주사 드라이버(50)는 L/S(56)를 갖고 있고, LCD 컨트롤러(60)로부터 공급되는 출력 인에이블 신호 XOEV의 전압 시프트가 실행된다. 주사 라인 구동 회로(58)는 L/S(56)에 의해서 시프트된 출력 인에이블 신호 XOEV에 의해 온오프 제어가 실행된다.
이러한 주사 드라이버(50)는 수직 동기 신호로서 입력된 인에이블 입출력 신호 EIO가 클럭 신호 CLK와 동기하여 시프트 레지스터(52)의 각 플립플롭으로 순차 시프트된다. 시프트 레지스터(52)의 각 플립플롭은 각 주사 라인에 대응하여 마련되어 있기 때문에, 각 플립플롭에 유지된 수직 동기 신호의 펄스에 의해 주사 라인이 택일적으로 순차 선택된다. 선택된 주사 라인은 L/S(54)에 의해서 시프트된 전압 레벨로 주사 라인 구동 회로(58)에 의해 구동된다. 이것에 의해, LCD 패널(20)의 TFT의 게이트 전극으로는, 1수직 주사 주기로 소정의 주사 구동 전압이 공급되게 된다. 이 때, LCD 패널(20)의 TFT의 드레인 전극은 소스 전극에 접속되는 신호 라인의 전위에 대응하여 거의 동등한 전위로 된다.
(LCD 컨트롤러)
도 4에, 도 1에 도시한 LCD 컨트롤러의 구성의 개요를 도시한다.
LCD 컨트롤러(60)는 제어 회로(62), 랜덤 액세스 메모리 (Random Access Memory: 이하, RAM이라고 약칭한다) (광의로는 기억 수단)(64), 호스트 입출력 회로(I/O)(66), LCD 입출력 회로(68)를 포함한다. 또, 제어 회로(62)는 커맨드 시퀀서(순서기)(70), 커맨드 설정 레지스터(72), 컨트롤 신호 생성 회로(74)를 포함한다.
제어 회로(62)는 호스트에 의해서 설정된 내용에 따라서 신호 드라이버(30), 주사 드라이버(50) 및 전원 회로(80)의 각종 동작 모드 설정이나 동기 제어 등을 실행한다. 보다 구체적으로는, 커맨드 시퀀서(70)가 호스트로부터의 지시에 따라 커맨드 설정 레지스터(72)에 의해 설정된 내용에 근거하여, 컨트롤 신호 생성 회로(74)에 의해 동기 타이밍을 생성하거나 신호 드라이버 등에 대해서 소정의 동작 모드를 설정하거나 한다.
RAM(64)은 화상 표시를 실행하기 위한 프레임 버퍼로서의 기능을 가짐과 동시에, 제어 회로(62)의 작업 영역으로도 된다.
이 LCD 컨트롤러(60)로는 호스트 I/O(66)를 거쳐서 화상 데이터나, 신호 드라이버(30) 및 주사 드라이버(50)를 제어하기 위한 커맨드 데이터가 공급된다. 호스트 I/O(66)에는 도시하지 않은 CPU나, 디지털 신호 처리 장치(Digital Signal Processor:DSP) 혹은 마이크로 프로세서 유닛(Micro Processor Unit: MPU)이 접속된다.
LCD 컨트롤러(60)에는 화상 데이터로서 도시하지 않은 CPU로부터 정지 화상 데이터가 공급되거나, DSP 혹은 MPU로부터 동화상 데이터가 공급된다. 또, LCD 컨트롤러(60)로는 커맨드 데이터로서 도시하지 않은 CPU로부터, 신호 드라이버(30) 또는 주사 드라이버(50)를 제어하기 위한 레지스터의 내용이나, 각종 동작 모드를 설정하기 위한 데이터가 공급된다.
화상 데이터와 커맨드 데이터는 각각 별개의 데이터 버스를 거쳐서 데이터를 공급하도록 해도 좋고, 데이터 버스를 공용화하더라도 좋다. 이 경우, 예를 들면 커맨드(CoMmanD: CMD) 단자에 입력된 신호 레벨에 따라서 데이터 버스상의 데이터가 화상 데이터인지 혹은 커맨드 데이터인지를 식별할 수 있도록 하는 것에 의해서, 화상 데이터와 커맨드 데이터의 공용화를 용이하게 도모할 수 있어 실장 면적의 축소화가 가능해진다.
LCD 컨트롤러(60)는 화상 데이터가 공급된 경우, 이 화상 데이터를 프레임 버퍼로서의 RAM(64)에 유지한다. 한편, 커맨드 데이터가 공급된 경우, LCD 컨트롤러(60)는 커맨드 설정 레지스터(72) 혹은 RAM(64)에 유지한다.
커맨드 시퀀서(70)는 커맨드 설정 레지스터(72)에 설정된 내용에 따라서, 컨트롤 신호 생성 회로(74)에 의해 각종 타이밍 신호를 생성시킨다. 또, 커맨드 시퀀서(70)는 커맨드 설정 레지스터(72)에 설정된 내용에 따라서, LCD 입출력 회로(68)를 거쳐서 신호 드라이버(30), 주사 드라이버(50) 혹은 전원 회로(80)의 모드 설정을 실행한다.
또한, 커맨드 시퀀서(70)는 컨트롤 신호 생성 회로(74)에 의해 생성된 표시 타이밍에 따라 RAM(64)에 기억된 화상 데이터로부터 소정의 형식의 화상 데이터를 생성하고, LCD 입출력 회로(68)를 거쳐서 신호 드라이버(30)로 공급하도록 되어 있다.
1. 2 반전 구동 방식
그런데, 액정을 표시 구동하는 경우, 액정의 내구성이나 콘트라스트의 관점에서, 주기적으로 액정 용량에 축적되는 전하를 방전할 필요가 있다. 그 때문에, 상술한 액정 장치(10)에서는 교류화 구동에 의해서 소정의 주기로 액정에 인가되는 전압의 극성을 반전시키는 것이 실행된다. 이 교류화 구동 방식으로서는, 예를 들면 프레임 반전 구동 방식이나 라인 반전 구동 방식이 있다.
프레임 반전 구동 방식은 프레임마다 액정 용량에 인가되는 전압의 극성을 반전하는 방식이다. 한편, 라인 반전 구동 방식은 라인마다 액정 용량에 인가되는 전압의 극성을 반전하는 방식이다. 또한, 라인 반전 구동 방식의 경우도 각 라인에 착안하면, 프레임 주기로 액정 용량에 인가되는 전압의 극성도 반전된다.
도 5의 (a), 도 5의 (b)에 프레임 반전 구동 방식의 동작을 설명하기 위한 도면을 도시한다. 도 5의 (a)는 프레임 반전 구동 방식에 의한 신호 라인의 구동 전압 및 대향 전극 전압 Vcom의 파형을 모식적으로 도시한 것이다. 도 5의 (b)는 프레임 반전 구동 방식을 실행한 경우에, 프레임마다 각 화소에 대응한 액정 용량에 인가되는 전압의 극성을 모식적으로 도시한 것이다.
프레임 반전 구동 방식에서는 도 5의 (a)에 도시하는 바와 같이, 신호 라인에 인가되는 구동 전압의 극성이 1프레임 주기마다 반전되고 있다. 즉, 신호 라인에 접속되는 TFT의 소스 전극으로 공급되는 전압 Vs는 프레임 f1에서는 정(正)극성 「+V」, 후속의 프레임 f2에서는 부(負)극성의「-V」로 된다. 한편, TFT의 드레인 전극에 접속되는 화소 전극에 대향하는 대향 전극으로 공급되는 대향 전극 전압 Vcom도 신호 라인의 구동 전압의 극성 반전 주기와 동기하여 반전된다.
액정 용량에는 화소 전극과 대향 전극의 전압의 차가 인가되기 때문에, 도 5의 (b)에 도시하는 바와 같이 프레임 f1에서는 정극성, 프레임2에서는 부극성의 전압이 각각 인가되게 된다.
도 6의 (a), 도 6의 (b)에 라인 반전 구동 방식의 동작을 설명하기 위한 도면을 도시한다.
도 6의 (a)는 라인 반전 구동 방식에 의한 신호 라인의 구동 전압 및 대향 전극 전압 Vcom의 파형을 모식적으로 도시한 것이다. 도 6의 (b)는 라인 반전 구동 방식을 실행한 경우에, 프레임마다 각 화소에 대응한 액정 용량에 인가되는 전압의 극성을 모식적으로 도시한 것이다.
라인 반전 구동 방식에서는 도 6의 (a)에 도시하는 바와 같이 신호 라인에 인가되는 구동 전압의 극성이, 각 수평 주사 주기(1H) 마다, 또한 1프레임 주기마다 반전되고 있다. 즉, 신호 라인에 접속되는 TFT의 소스 전극으로 공급되는 전압 Vs는 프레임 f1의 1H에서는 정극성「+V」, 2H에서는 부극성의「-V」로 된다. 또한, 해당 전압 Vs는 프레임 f2의 1H에서는 부극성「-V」, 2H에서는 정극성의 「+V」 로 된다.
한편, TFT의 드레인 전극에 접속되는 화소 전극에 대향하는 대향 전극으로 공급되는 대향 전극 전압 Vcom도 신호 라인의 구동 전압의 극성 반전 주기와 동기하여 반전된다.
액정 용량에는 화소 전극과 대향 전극의 전압의 차가 인가되기 때문에, 주사 라인마다 극성을 반전하는 것에 의해서, 도 6의 (b)에 도시하는 바와 같이 프레임 주기로 각 라인마다 극성이 반전하는 전압이 각각 인가되게 된다.
일반적으로, 프레임 반전 구동 방식에 비해 라인 반전 구동 방식 쪽이 변화의 주기가 1라인 주기로 되기 때문에, 화질의 향상에 공헌할 수 있지만 소비 전력이 커진다.
1. 3 액정 구동 파형
도 7에, 상술한 구성의 액정 장치(10)의 LCD 패널(20)의 구동 파형의 1예를 도시한다. 여기서는 라인 반전 구동 방식에 의해 구동하는 경우를 도시하고 있다.
상술한 바와 같이, 액정 장치(10)에서는 LCD 컨트롤러(60)에 의해서 생성된 표시 타이밍에 따라서 신호 드라이버(30), 주사 드라이버(50) 및 전원 회로(80)가 제어된다. LCD 컨트롤러(60)는 신호 드라이버(30)에 대해서는 1수평 주사 단위의 화상 데이터를 순차 전송함과 동시에, 내부에서 생성한 수평 동기 신호나 반전 구동 타이밍을 나타내는 극성 반전 신호 POL을 공급한다. 또, LCD 컨트롤러(60)는 주사 드라이버(50)에 대해서는 내부에서 생성한 수직 동기 신호를 공급한다. 또, LCD 컨트롤러(60)는 전원 회로(80)에 대해서 대향 전극 전압 극성 반전 신호 VCOM을 공급한다.
이것에 의해, 신호 드라이버(30)는 수평 동기 신호와 동기해서 1수평 주사 단위의 화상 데이터에 근거하여 신호 라인의 구동을 실행한다. 주사 드라이버(50)는 수직 동기 신호를 트리거로 하여 LCD 패널(20)에 매트릭스 형상으로 배치된 TFT의 게이트 전극에 접속되는 주사 라인을 순차 구동 전압 Vg로 주사 구동한다. 전원 회로(80)는 내부에서 생성한 대향 전극 전압 Vcom을 대향 전극 전압 극성 반전 신호 VCOM과 동기하여 극성 반전을 실행하면서, LCD 패널(20)의 각 대향 전극으로 공급한다.
액정 용량에는 TFT의 드레인 전극에 접속되는 화소 전극과 대향 전극의 전압 Vcom의 전압에 따른 전하가 충전된다. 따라서, 액정 용량에 축적된 전하에 의해서 유지된 화소 전극 전압 Vp가 소정의 임계값 VCL을 넘으면 화상 표시가 가능해진다. 화소 전극 전압 Vp가 소정의 임계값 VCL을 넘으면, 그의 전압 레벨에 따라 화소의 투과율이 변화되어 계조 표현이 가능해진다.
2. 신호 드라이버
2. 1 블록 단위의 하이 임피던스 제어
도 8의 (a), 도 8의 (b)에 LCD 패널(20)의 사이즈와 본 실시예에 따른 신호 드라이버(30)의 접속 관계를 모식적으로 도시한다.
LCD 패널(20)의 Y축 방향으로 연장하는 복수의 신호 라인이 X축 방향을 따라 배열되는 경우, 이들 신호 라인을 구동하는 신호 드라이버(30)는 일반적으로 긴변 방향을 따라 각 신호 라인을 구동하는 신호 라인 구동 회로(40)가 배치된다. 여기서, LCD 패널(20)의 신호 라인수 N보다 신호 드라이버(30)의 출력 개수 D가 많은 경우, 좌측 단부와 우측 단부를 제외한 중앙부 부근의 신호 라인 구동 회로(94A)를 비우고, LCD 패널(20)의 신호 라인과 신호 드라이버(30)의 신호 라인 구동 회로를 배선에 의해 접속한다. 이렇게 하는 것에 의해, 배선 거리를 짧게 하여 LCD 패널(20)과 신호 드라이버(30)의 간격을 좁힐 수 있고, 배선 에리어(90A)를 유효 활용할 수 있으므로 실장 면적의 축소화도 도모할 수 있다.
또, 도 8의 (a)에 도시하는 바와 같이 LCD 패널(20)의 사이즈가 큰 경우, 패널 사이즈에 따른 신호 라인수 분만큼 신호 라인 구동 회로를 이용할 때, 좌측 단부와 우측 단부를 제외한 중앙부 부근의 신호 라인 구동 회로(94A)의 출력을 하이 임피던스 제어한다.
한편, 도 8의 (b)에 도시하는 바와 같이 LCD 패널(20)의 사이즈가 작은 경우도 마찬가지로, 도 8의 (a)의 경우에 비해 증가한 여분의 신호 라인 구동 회로를 좌측 단부와 우측 단부를 제외한 중앙부 부근에 배치시키는 것에 의해서, 신호 라인 구동 회로(94B)의 출력을 하이 임피던스 제어한다.
그 때문에, 본 실시예에 따른 신호 드라이버(30)는 소정의 복수의 신호 라인마다 분할된 블록을 단위로 하여 임의로 선택한 블록의 신호 라인 구동 회로의 출력을 하이 임피던스 제어할 수 있도록 되어 있다.
그래서, 본 실시예에 따른 신호 드라이버(30)는 블록 출력 선택 레지스터를 갖고 있고, 블록 단위로 각 블록의 신호 라인을 구동하는 신호 라인 구동 회로의 출력을 하이 임피던스 제어할지 하지 않을지를 설정하기 위한 블록 출력 선택 데이터(광의로는 제어 지시 데이터)를 유지하도록 되어 있다. 블록 출력 선택 데이터에 의해 온으로 설정된 블록의 신호 라인은 신호 라인 구동 회로에 의해 신호 구동되고, 오프로 설정된 블록의 신호 라인은 하이 임피던스 상태로 된다. 따라서, 그의 출력을 하이 임피던스 제어하는 신호 라인 구동 회로를 변경하는 것만으로 LCD 패널(20)의 사이즈 변경에 대해서 용이하게 대응할 수 있고, 구동 불필요한 신호 라인 구동 회로에 의해 실행되는 임피던스 변환에 수반하는 소비 전류를 삭감할 수 있다. 또, 좌측 단부와 우측 단부를 제외한 중앙부 부근에 그의 출력을 하이 임피던스 제어하는 신호 라인 구동 회로를 배치시키는 것에 의해서, LCD 패널(20)의 신호 라인에 접속되는 각 배선층의 길이를 보다 균등화시키는 것도 가능해진다.
2. 2 화상 데이터의 바이패스 입력
상술한 바와 같이, 실장하는 LCD 패널(20)의 사이즈에 맞춰 선택된 블록의 신호 라인 구동 회로의 출력이 하이 임피던스 상태로 되도록 설정된 경우, 이하와 같은 문제가 발생한다.
도 9에 1프레임분의 화상을 LCD 패널(20)에 표시시키는 경우의 문제점을 설명하기 위한 도면을 도시한다.
예를 들면, 도 8에 도시하는 바와 같이 신호 드라이버(30)의 중앙부 부근의 신호 라인 구동 회로(94)를 비우고, LCD 패널(20)의 신호 라인과 신호 드라이버(30)의 신호 라인 구동 회로가 배선에 의해 접속되어 있는 경우를 고려한다.
이러한 신호 드라이버(30)에 대해서, 예를 들면 사용자가 작성한 1프레임분의 화상 데이터(96A)에 근거하여 신호 라인을 구동했다고 해도, 본래 LCD 패널(20)에는 화상(96B)과 같이 표시시킨 바, 중앙부 부근에 출력이 하이 임피던스 상태로 된 신호 라인 구동 회로(94)에 의해, 실제로는 LCD 패널(20)에는 화상(96C)이 표시되고, LCD 패널(20)의 단부(端部)에는 비표시 에리어(98)가 형성되어 버린다.
즉, 공급하지 않을 신호 라인에 대응하는 신호 라인 구동 회로(94)에 대해서 화상 데이터가 공급되고, 공급할 신호 라인에 대응하는 신호 라인 구동 회로로 화상 데이터가 공급되지 않는 상태에서 신호 라인을 구동하면, 사용자가 의도하지 않는 화상이 표시되어 버리는 것을 의미한다. 따라서, 이러한 화상을 LCD 패널(20)에 표시시키는 경우, 사용자는 출력이 하이 임피던스 상태로 된 블록을 인식하여 신호 드라이버(30)로 화상 데이터를 공급할 필요가 있다.
그러나, 사용자에게 있어서 그 실장 상태에 따라 공급할 화상 데이터를 변경하는 것은 매우 적당치 못한 것(불합리한 것)으로 된다.
그래서, 본 실시예에 따른 신호 드라이버(30)는 1수평 주사 단위의 화상 데이터를 래치하기 위해서, 화상 데이터를 순차 시프트하여 취입할 때에 상술한 바와 같이 출력이 하이 임피던스 상태로 되도록 설정된 블록의 신호 라인에 대응하는 플립플롭을 바이패스하여, 순차적으로 다음의 블록의 주사 라인에 대응한 플립플롭으로 화상 데이터를 시프트하도록 되어 있다.
도 10의 (a), 도 10의 (b)에 이러한 화상 데이터의 바이패스 동작의 1예를 도시한다.
예를 들면, 도 10의 (a)에 도시하는 바와 같이 각 블록의 출력이 하이 임피던스 제어되지 않도록 설정되어 있는 경우, 신호 드라이버(30)에 취입된 화상 데이터는 시프트 레지스터(32)에 있어서 순차 시프트된다.
한편, 본 실시예에서는 도 10의 (b)에 도시하는 바와 같이 출력이 하이 임피던스 제어되는 블록의 신호 라인에 대응하는 시프트 레지스터는 바이패스되고, 출력이 하이 임피던스 제어되지 않는 블록의 신호 라인에 대응하는 시프트 레지스터로 공급된다.
이렇게 하는 것에 의해, 사용자는 그의 실장 상태에 따라 출력이 하이 임피던스 제어된 블록의 설정이 변경된 경우라도, 공급할 화상 데이터를 변경할 필요가 없어져 사용자에게 있어서 사용하기 편리한 액정 장치를 제공할 수 있다.
2. 3 블록 단위의 출력 제어
본 실시예에 따른 신호 드라이버(30)는 소정의 복수의 신호 라인마다 분할된 블록을 단위로하여 화상 데이터에 근거하는 신호 구동을 실행하여 부분 표시를 실현할 수 있도록 되어 있다. 그 때문에, 신호 드라이버(30)는 부분 표시 선택 레지스터를 갖고 있고, 블록 단위로 각 블록의 출력 가부를 나타내는 부분 표시 데이터를 유지하도록 되어 있다. 부분 표시 데이터에 의해 출력이 온으로 설정된 블록은 해당 블록의 신호 라인에 대해서 화상 데이터에 근거하는 신호 구동을 실행하는 표시 에리어로서 설정되게 된다. 한편, 부분 표시 데이터에 의해 표시가 오프로 설정된 블록은 해당 블록의 신호 라인에 대해서 소정의 비표시 레벨 전압이 공급되는 비표시 에리어로서 설정되게 된다.
본 실시예에서는 이 블록을 8픽셀 단위로 하고 있다. 여기서, 1픽셀은 RGB 신호의 3비트로 이루어진다. 따라서, 신호 드라이버(30)는 계24 출력(예를 들면 S1∼S24)을 1블록으로 하고 있다. 이것에 의해, LCD 패널(20)의 표시 에리어를 캐릭터 문자(1바이트) 단위로 설정할 수 있으므로, 휴대 전화기와 같은 캐릭터 문자의 표시를 실행하는 전자 기기에 있어서 효율적인 표시 에리어의 설정 및 그 화상 표시가 가능해진다.
도 11의 (a), 도 11의 (b), 도 11의 (c)에 이러한 본 실시예에 따른 신호 드라이버에 의해 실현한 부분 표시의 1예를 모식적으로 도시한다.
예를 들면, 도 11의 (a)에 도시하는 바와 같이 LCD 패널(20)에 대해서 Y방향으로 복수의 신호 라인이 배열되도록 신호 드라이버(30)를 배치하고, X방향으로 복수의 주사 라인이 배열되도록 주사 드라이버(50)를 배치한 경우, 도 11의 (b)에 도시하는 바와 같이 블록 단위로 비표시 에리어(100B)를 설정한다. 이렇게 하는 것에 의해, 표시 에리어(102A, 104A)에 대응하는 블록의 신호 라인만을 화상 데이터에 근거하여 구동하면 좋다.
혹은, 도 11의 (c)에 도시하는 바와 같이 블록 단위로 표시 에리어(106A)를 설정하는 것에 의해, 비표시 에리어(108B, 110B)에 대응하는 블록의 신호 라인을 화상 데이터에 근거하여 구동할 필요가 없어진다. 또, 도 11의 (b), 도 11의 (c)에 있어서 복수의 비표시 에리어 혹은 표시 에리어를 설정하도록 해도 좋다.
도 12의 (a), 도 12의 (b), 도 12의 (c)에 본 실시예에 따른 신호 드라이버에 의해 실현한 부분 표시의 다른 예를 모식적으로 도시한다.
이 경우, 도 12의 (a)에 도시하는 바와 같이 LCD 패널(20)에 대해서 X방향으로 복수의 신호 라인이 배열되도록 신호 드라이버(30)를 배치하고, Y방향으로 복수의 주사 라인이 배열되도록 주사 드라이버(50)를 배치하면, 도 12의 (b)에 도시하는 바와 같이 블록 단위로 비표시 에리어(120B)를 설정하는 것에 의해, 표시 에리어(122A, 124A)에 대응하는 블록의 신호 라인만을 화상 데이터에 근거하여 구동하면 좋다.
혹은, 도 12의 (c)에 도시하는 바와 같이 블록 단위로 표시 에리어(126A)를 설정하는 것에 의해, 비표시 에리어(128B, 130B)에 대응하는 블록의 신호 라인을 화상 데이터에 근거하여 구동할 필요가 없다. 또한, 도 12의 (b), 도 12의 (c)에 있어서 복수의 비표시 에리어 혹은 표시 에리어를 설정하도록 해도 좋다.
또, 각 표시 에리어는, 예를 들면 정지 화상 표시 에리어와 동화상 표시 에리어를 구분하도록 해도 좋다. 이렇게 하는 것에 의해, 사용자에게 있어서 보기 쉬운 화면을 제공할 수 있음과 동시에, 저소비 전력화를 도모하는 것이 가능해진다.
본 실시예에 따른 신호 드라이버(30)에 있어서, 신호 라인 구동 회로(40)는 블록 단위로 제어되고, 블록의 신호 라인을 볼티지 폴로워 접속된 OP 앰프(operational amplifier) 혹은 비표시 레벨 전압 공급 회로에 의해 구동한다.
도 13의 (a), 도 13의 (b), 도 13의 (c)에 본 실시예에 따른 신호 라인 구동 회로의 제어 내용을 모식적으로 도시한다.
블록 출력 선택 데이터(제어 지시 데이터)에 의해 출력이 하이 임피던스 제어되도록 설정된 블록의 신호 라인에 대해서, 도 13의 (a)에 도시하는 바와 같이 DAC(38A)에 의한 구동 전압의 생성 제어를 정지시킴과 동시에, 신호 라인 구동 회로(40A)에 있어서 볼티지 폴로워 접속된 OP 앰프의 출력을 하이 임피던스 제어한다. 그리고, 신호 라인 구동 회로(40A)의 비표시 레벨 전압 공급 회로는 그의 출력이 하이 임피던스 제어된다.
또, 블록 출력 선택 데이터(제어 지시 데이터)에 의해 출력이 하이 임피던스 제어되지 않도록 설정되고, 부분 표시 데이터에 의해 출력이 온으로 설정된 표시 에리어에 대응하는 블록의 신호 라인을 화상 데이터에 근거하여 구동하는 경우, 도 13의 (b)에 도시하는 바와 같이 DAC(38B)에 의해 구동 전압을 생성시키고, 신호 라인 구동 회로(40B)에 있어서 볼티지 폴로워 접속된 OP 앰프에 의해 임피던스 변환을 실행하고, 해당 블록에 할당된 1 또는 복수의 신호 라인을 구동한다. 이 때, 신호 라인 구동 회로(40B)의 비표시 레벨 전압 공급 회로는 그의 출력이 하이 임피던스 제어된다.
또, 블록 출력 선택 데이터(제어 지시 데이터)에 의해 출력이 하이 임피던스 제어되지 않도록 설정되고, 부분 표시 데이터에 의해 출력이 오프로 설정된 비표시 에리어에 대응하는 블록의 신호 라인에 대해서는 도 13의 (c)에 도시하는 바와 같이 DAC(38C)에 의한 구동 전압의 생성 제어를 정지시킴과 동시에, 신호 라인 구동 회로(40C)에 있어서 볼티지 폴로워 접속된 OP 앰프의 출력을 하이 임피던스 제어한다. 그리고, 신호 라인 구동 회로(40C)의 비표시 레벨 전압 공급 회로에 의해 생성한 비표시 레벨 전압으로, 해당 블록에 할당된 1 또는 복수의 신호 라인을 구동한다. 이 비표시 레벨 전압은 TFT에 접속되는 액정 용량에 인가되는 전압을 적어도 화소의 투과율이 변화해서 표시 가능해지는 소정의 임계값 VCL보다 작게 하는 전압 레벨로 설정된다.
이것에 의해, 상술한 화상 표현에 의한 효과에 부가하여, OP 앰프의 정상적인 전류 소비를 삭감할 수 있으므로, 종래부터 문제로 되고 있던 TFT 액정을 이용한 액티브 매트릭스형 액정 패널의 소비 전력을 저감하고, 배터리 구동의 휴대형의 전자 기기에의 탑재가 가능해진다.
2. 4 시프트 방향에 따른 블록의 교체
본 실시예에 따른 신호 드라이버(30)는 도 11의 (a)∼도 11의 (c), 도 12의 (a)∼도 12의 (c)에 도시하는 바와 같이, 실장 대상으로 되는 전자 기기에 따라서, LCD 패널(20)에 대해서 배치되는 위치가 다른 경우가 있다.
도 14의 (a), 도 14의 (b)에 LCD 패널(20)에 대해서 다른 위치에 실장되는 신호 드라이버(30)를 모식적으로 도시한다.
즉, 도 14의 (a)에 도시하는 경우에서는 LCD 패널(20)에 대해서 하측에 신호 드라이버(30)가 배치되어 있다. 한편, 도 14의 (b)에 도시하는 경우에서는 LCD 패널(20)에 대해서 상측에 신호 드라이버(30)가 배치되어 있다.
신호 드라이버(30)의 신호 라인 구동 출력측은 고정되어 있기 때문에, 도 14의 (a)에 도시하는 바와 같이 LCD 패널(20)에 대해서 하측에 신호 드라이버(30)가 배치되었을 때의 구동측의 순번이, 도 14의 (b)에 도시하는 바와 같이 LCD 패널(20)에 대해서 상측에 배치되었을 때 구동측의 순번과는 반대(역)로 된다. 따라서, 실장 상태에 따라서 신호 드라이버(30)에의 배선의 레이아웃으로 인해 실장 면적이 증대해 버린다. 이 때문에, 시프트 방향 교체 신호 SHL에 의해서 화상 데이터의 시프트 방향을 전환하도록 하고 있다.
도 15의 (a), 도 15의 (b), 도 15의 (c)에 라인 래치에 유지된 화상 데이터와 블록의 대응 관계를 모식적으로 도시한다.
예를 들면, 도 14의 (a)에 도시하는 위치에 신호 드라이버(30)가 배치된 경우, 시프트 방향 전환 신호 SHL을「H」로 하는 것에 의해서, 도 15의 (a)에 도시하는 바와 같이 시프트 레지스터에 의해 순차 유지되어 라인 래치(36)에 의해 래치된 1수평 주사 단위의 화상 데이터가 신호 라인 S1∼SM에 대응하여 화상 데이터 P1∼PM의 배열(나열)의 순번으로 되는 것으로 한다.
이것에 대해서, 도 14의 (b)에 도시하는 위치에 신호 드라이버(30)가 배치된 경우, 시프트 방향 전환 신호 SHL을 「L」로 하는 것에 의해서, 도 15의 (b)에 도시하는 바와 같이 도 15의 (a)와 동일한 배열의 순번으로 LCD 컨트롤러(60)로부터 공급되는 화상 데이터에 대해서, 라인 래치(36)에는 신호 라인 S1∼SM에 대응하여 화상 데이터 PM, …, P3, P2, P1의 배열의 순번으로 유지된다.
그런데, 사용자에게 있어서는 도 15의 (a), 도 15의 (b)에 도시하는 바와 같이, 복수의 신호 라인을 분할한 블록의 배열의 순번은 변하지 않는다. 따라서, 블록 단위로 상술한 화상 데이터를 제어하는 경우, 사용자도 시프트 방향에 따라 블록의 순번의 배열이 변경되는 것을 인식하여 화상 표시 제어를 실행하지 않으면 안되게 된다.
그래서, 본 실시예에서는 사용자가 시프트 방향에 따라서 교체되는 블록의 배열의 순번을 걱정하지 않고 상술한 블록 단위의 부분 표시 제어를 가능하게 하기 위해서, 도 15의 (c)에 도시하는 바와 같이 이들 블록 단위로 지정되는 부분 표시 데이터에 대해서도 시프트 방향에 따라 전환하도록 하고 있다. 즉, 본 실시예에 따른 신호 드라이버(30)는 시프트 방향을 전환한 경우에 상술한 부분 표시 선택 레지스터에 기억된 부분 표시 데이터의 순번을 반대로 교체할 수 있는 블록 데이터 교체 회로를 포함한다.
이것에 의해, 표시 에리어 및 비표시 에리어가 설정된 블록과 실제의 패널의 구동 회로의 대응 관계를 유지하고, 신호 드라이버(30)의 실장 상태에 의존하는 일없이 블록 단위의 부분 표시 전환을 실현시킬 수가 있다.
이하에서는 이러한 본 실시예에 따른 신호 드라이버(30)의 구체적인 구성예에 대해서 설명한다.
3. 본 실시예에 따른 신호 드라이버의 구성의 구체예
3. 1 신호 드라이버의 구성(블록 단위)
도 16에 본 실시예에 따른 신호 드라이버(30)에 있어서 제어되는 블록 단위의 구성의 개요를 도시한다.
본 실시예에 따른 신호 드라이버(30)는 288개의 신호 라인 출력(S1∼S288)을 갖고 있는 것으로 한다.
즉, 본 실시예에 따른 신호 드라이버(30)는 24 출력단자 단위(S1∼S24, S 25∼S48, …, S265∼S288)로 도 16에 도시하는 구성을 구비하고 있고, 계12 블록(B0∼B11)을 갖고 있다. 이하에서는, 도 16은 블록 B0을 나타내는 것으로 하여 설명하겠지만, 다른 블록 B1∼B11에 대해서도 마찬가지이다.
신호 드라이버(30)의 블록 B0은 신호 라인 S1∼S24의 각 신호 라인에 대응하여 시프트 레지스터(1400)를 포함하는 데이터 바이패스 회로(1420), 라인 래치(360), 구동 전압 생성 회로(380), 신호 라인 구동 회로(400)를 포함한다. 여기서, 시프트 레지스터(1400)는 도 2에 도시하는 시프트 레지스터(32) 및 라인 래치(34)의 기능을 갖는다.
데이터 바이패스 회로(1420)는 시프트 레지스터(1400)를 포함한다. 시프트 레지스터(1400)는 각 신호 라인에 대응하여 SR0-1∼SR0-24를 포함한다. 라인 래치(360)는 각 신호 라인에 대응하여 LAT0-1∼LAT0-24를 포함한다. 구동 전압 생성 회로(380)는 각 신호 라인에 대응하여 DAC0-1∼DAC0-24를 포함한다. 신호 라인 구동 회로(400)는 각 신호 라인에 대응하여 SDRV0-1∼SDRV0-24를 포함한다.
3. 2 블록 출력 선택 레지스터
상술한 바와 같이, 본 실시예에 따른 신호 드라이버(30)는 블록 단위로 신호 라인 구동 회로의 출력이 하이 임피던스 제어된다. 그 때문에, 신호 드라이버(30)는 도 17에 도시하는 바와 같이 블록 출력 선택 레지스터(148)를 갖는다.
이 블록 출력 선택 레지스터(148)는 LCD 컨트롤러(60)에 의해서 설정된다. LCD 컨트롤러(60)는 호스트(CPU)로부터의 제어에 의해서, 소정의 타이밍에서 신호 드라이버(30)의 블록 출력 선택 레지스터(148)의 내용을 갱신할 수 있도록 되어 있고, 그 때마다 실장 상태에 따라 최적한 신호 구동 회로를 구성할 수 있다.
블록 출력 선택 레지스터(148)는 블록 B0∼B11에 대응하여 각 블록의 신호 라인 구동 회로의 출력을 하이 임피던스 상태로 할지 하지 않을지를 나타내는 블록 출력 선택 데이터 BLK0∼BLK11을 포함한다. 본 실시예에서는 블록 출력 선택 데이터 BLK0∼BLK11중 「1」로 설정된 블록의 신호 라인 구동 회로에는 LCD 패널(20)의 신호 라인이 접속되어 화상 데이터에 근거하는 신호 구동을 실행하고, 「0」으로 설정된 블록의 신호 라인 구동 회로의 LCD 패널(20)의 신호 라인 구동 회로에는 LCD 패널(20)의 신호 라인이 접속되지 않거나 혹은 접속되더라도 신호 구동이 실행되지 않는다.
3. 3 부분 표시 선택 레지스터
본 실시예에 따른 신호 드라이버(30)는 도 18에 도시하는 바와 같이 부분 표시 선택 레지스터(150)를 갖고 있다. 이 부분 표시 선택 레지스터(150)는 LCD 컨트롤러(60)에 의해서 설정된다. LCD 컨트롤러(60)는 호스트(CPU)로부터의 제어에 의해서 소정의 타이밍에서 신호 드라이버(30)의 부분 표시 선택 레지스터(150)의 내용을 갱신할 수 있도록 되어 있고, 그 때마다 최적한 부분 표시를 실현할 수 있다.
부분 표시 선택 레지스터(150)는 블록 B0∼B11에 대응하여 각 블록의 신호 라인을 화상 데이터에 근거하여 신호 구동할지 하지 않을지를 나타내는 부분 표시 데이터 PART0∼PART11을 포함한다. 본 실시예에서는 부분 표시 데이터 PART0∼PART11중 출력이 온인 것을 나타내는 「1」로 설정된 블록을 표시 에리어, 출력이 오프인 것을 나타내는 「0」으로 설정된 블록을 비표시 에리어로 하여 표시 제어를 실행한다.
상술한 바와 같이, 신호 드라이버(30)의 실장 상태에 따라서 사용자에게 블록의 순번을 걱정하게 할 필요없고, 블록 단위의 부분 표시를 실현시키기 위해서 부분 표시 데이터를 블록 단위로 전환할 필요가 있다.
그래서, 본 실시예에서는 이하에 나타내는 블록 데이터 교체 회로에 의해 블록 출력 선택 레지스터 및 부분 표시 선택 레지스터의 블록의 배열 순을 시프트 방향을 따라 전환하도록 되어 있다.
도 19에 블록 데이터 교체 회로의 구성의 1예를 도시한다.
여기서는 부분 표시 데이터를 교체하는 경우를 도시한다. 이 블록 데이터 교체 회로는 부분 표시 데이터 선택 레지스터에 설정된 부분 표시 데이터 PART0∼PART11의 배열을 시프트 방향 전환 신호 SHL에 따라 전환한다. 보다 구체적으로는, 블록 데이터 교체 회로는 시프트 방향 전환 신호 SHL에 따라서 부분 표시 데이터 PART0 및 PART11 중의 어느 한쪽을 PART0'로서 선택 출력한다. 마찬가지로, 시프트 방향 전환 신호 SHL에 따라서, 부분 표시 데이터 PART1 및 PART10 중의 어느 한쪽을 PART1', 부분 표시 데이터 PART2 및 PART9 중의 어느 한쪽을 PART2', …, 부분 표시 데이터 PART11 및 PART0 중의 어느 한쪽을 PART11'로서 각각 선택 출력한다.
이와 같이, 시프트 방향을 따라 블록 단위의 배열 순이 전환된 부분 표시 데이터 PART0'∼PART11'는 시프트 방향을 따라 PART0, PART1, …, PART11 또는 PART11, PART10, …, PART0 중의 어느 하나의 데이터로서 각각 대응하는 각 블록 B0∼B11로 공급된다. 각 블록 B0∼B11은 부분 표시 데이터 PART0'∼PARTl1'에 근거하여 부분 표시 제어를 실행한다.
블록 B0은 부분 표시 데이터 PART0'에 근거하여 부분 표시 제어가 실행된다.
또, 블록 B0은 블록 출력 선택 데이터 BLK0'에 근거하여 각 신호 라인을 구동하는 구동 회로의 출력의 하이 임피던스 제어가 실행된다.
3. 4 데이터 바이패스 회로
블록 B0의 데이터 바이패스 회로(1420)는 도 16에 도시하는 바와 같이 인접하는 블록으로부터 입력되는 화상 데이터를 블록 출력 선택 데이터 BLK (BLK0')에 의해 마스크하는 AND 회로(1520, 1540)를 포함한다.
AND 회로(1520)는 왼쪽(좌) 방향 데이터 입력 신호 LIN을 블록 출력 선택 데이터 BLK(BLK0')에 의해 마스크한다. AND 회로(1540)는 오른쪽(우) 방향 데이터 입력 신호 RIN을 블록 출력 선택 데이터 BLK(BLK0')에 의해 마스크한다. 시프트 레지스터(1400)로는 AND 회로(1520, 1540)에 의해 마스크된 화상 데이터가 공급된다.
또, 데이터 바이패스 회로(1420)는 전환 회로 SWB0-0, SWB1-0을 포함한다.
전환 회로 SWB0-0은 블록 출력 선택 데이터 BLK(BLK0')가 「1」(논리 레벨「H」)일 때 SR0-1의 출력 데이터를 왼쪽 방향 데이터 출력 신호 LOUT로서 출력한다. 한편, 전환 회로 SWB0-0은 블록 출력 선택 데이터 BLK(BLK0')가 「0」 (논리 레벨「L」)일 때 오른쪽 방향 데이터 입력 신호 RIN으로서 입력된 블록 B1로부터 시프트된 화상 데이터를 왼쪽 방향 데이터 출력 신호 LOUT로서 출력한다.
전환 회로 SWB1-0은 블록 출력 선택 데이터 BLK(BLK0')가 「1」( 논리 레벨「H」)일 때 SR0-24의 출력 데이터를 오른쪽 방향 데이터 출력 신호 ROUT로서 출력한다. 한편, 전환 회로 SWB0-0은 블록 출력 선택 데이터 BLK (BLK0')가 「0」(논리 레벨「L」)일 때 왼쪽 방향 데이터 입력 신호 LIN으로서 입력된 블록으로부터 시프트된 화상 데이터(블록 B0의 경우는 DIO)를 오른쪽 방향 데이터 출력 신호 ROUT로서 출력한다.
블록 B0의 시프트 레지스터(1400)는 클럭 신호 CLK와 동기해서, 인접하는 블록의 시프트 레지스터로부터 시프트된 화상 데이터를 순차 각 SR에 있어서 시프트한다. 또, 시프트 레지스터(1400)는 시프트 방향 전환 신호 SHL에 따라서, 왼쪽 방향 데이터 입력 신호 LIN 혹은 오른쪽 방향 데이터 입력 신호 RIN으로서 인접하는 블록의 시프트 레지스터로부터 입력된 화상 데이터를 순차 시프트한다. 또한, 블록 B0의 왼쪽 방향 데이터 입력 신호 LIN 및 왼쪽 방향 데이터 출력 신호 LOUT, 블록 B11의 오른쪽 방향 데이터 입력 신호 RIN 및 오른쪽 방향 데이터 출력 신호 ROUT는 시프트 전환 신호 SHL에 의해서 입출력 방향이 전환된다.
도 20의 (a), 도 20 (b)에 이러한 데이터 바이패스 회로의 동작의 1예를 모식적으로 도시한다.
여기서는, 도 20의 (a)에 도시하는 바와 같이 블록 SB1∼SB5에 대응하여 마련된 시프트 레지스터 SR1∼SR5에 있어서, 시프트 레지스터 SR1로부터 화상 데이터(DIO)가 순차 시프트되는 경우에 대해서 설명한다. 이 때, 블록 SB3이 블록 출력 선택 데이터에 의해 블록 출력 비선택이 설정되어 있는 것으로 한다.
클럭 신호 CLK와 동기해서 블록 SB5, SB4, SB2, SB1의 신호 라인으로 구동될 화상 데이터(DIO)가 순차 시프트된다. 이 때, 시프트 레지스터 SR3은 블록 단위로 바이패스되기 때문에, 시프트 레지스터 SR1로부터 순차 시프트되는 화상 데이터는 시프트 레지스터 SR2의 다음에 시프트 레지스터 SR4로 바이패스된다.
이 결과, 블록 SB5, SB4, SB2, SB1에 대응하는 시프트 레지스터 SR5, SR4, SR2, SR1에는 각각 화상 데이터 A, B, C, D가 순차 유지된다. 이 상태에서, 수평 동기 신호 LP에 의해 1수평 주사 단위로 하여 라인 래치에 래치하는 것에 의해, 사용자는 블록 출력 비선택을 설정한 블록을 의식하는 일없이 화상 데이터를 신호 드라이버로 공급할 수 있게 된다.
또한, 데이터 바이패스 회로는 상술한 바와 같은 동작에 한정되는 것은 아니다.
도 21의 (a), 도 21의 (b)에 데이터 바이패스 회로의 동작의 다른 예를 모식적으로 도시한다.
여기서는, 도 21의 (a)에 도시하는 바와 같이 블록 SB1∼SB5에 대응하여 마련된 시프트 레지스터 SR1∼SR5와 래치 LT1∼LT5를 구비하고, 시프트 레지스터 SR1∼SR5에 있어서, 인에이블 입출력 신호 EIO가 클럭 신호 CLK와 동기하여 시프트된다. 각 시프트 레지스터의 출력은 시프트 레지스터 클럭 SRCK1∼SRCK5로서 래치 LT1∼LT5로 공급된다.
화상 데이터(DIO)는 시프트 레지스터 클럭 SRCK와 동기하여 입력된다.
여기서, 블록 SB3이 블록 출력 선택 데이터에 의해 블록 출력 비선택이 설정되어 있는 것으로 한다.
클럭 신호 CLK와 동기해서 시프트된 인에이블 입출력 신호 EIO는 시프트 레지스터 SR3에 있어서 블록 단위로 바이패스되기 때문에, 시프트 레지스터 SR1로부터 순차 시프트되는 인에이블 입출력 신호는 시프트 레지스터 SR2의 다음에 시프트 레지스터 SR4로 바이패스된다.
따라서, 시프트 레지스터 클럭 SRCK1, SRCK2, SRCK4, SRCK5에 따라서 화상 데이터(DIO)를 공급 하는 것에 의해, 래치 LT1, LT2, LT4, LT5에 화상 데이터 A, B, C, D가 래치된다.
이 상태에서, 수평 동기 신호 LP에 의해 1수평 주사 단위로 하여 라인 래치에 래치하는 것에 의해서, 사용자는 블록 출력 비선택을 설정한 블록을 의식하는 일없이 화상 데이터를 신호 드라이버로 공급할 수 있게 된다.
다음에, 이러한 화상 데이터를 순차 시프트하는 시프트 레지스터(1400)에 대해서 설명한다.
도 22에 시프트 레지스터(1400)를 구성하는 SR0-1의 구성을 모식적으로 도시한다.
여기서는 SR0-1의 구성에 대해서 나타내지만, 다른 SR0-2∼SR0-24에 관해서도 마찬가지로 구성할 수 있다.
SR0-1은 FFL-R, FFR-L, SW1을 포함한다.
FFL-R은, 예를 들면 D단자에 입력되는 왼쪽 방향 데이터 입력 신호 LIN을 CK 단자에 입력되는 클럭 신호의 상승 에지와 동기하여 래치하고, Q단자로부터 오른쪽 방향 데이터 출력 신호 ROUT로서 SR0-2의 D단자에 대해서 왼쪽 방향 데이터 입력 신호 LIN을 공급한다.
FFR-L은, 예를 들면 D단자에 입력되는 오른쪽 방향 데이터 입력 신호 RIN을 CK 단자에 입력되는 클럭 신호의 상승 에지와 동기하여 래치하고, Q단자로부터 왼쪽 방향 데이터 출력 신호 LOUT를 출력한다.
FFL-R의 Q단자로부터 출력되는 오른쪽 방향 데이터 출력 신호 ROUT와, FFR-L의 Q단자로부터 출력되는 왼쪽 방향 출력 신호 LOUT는 SW1로도 공급된다. SW1은 시프트 방향 전환 신호 SHL에 따라서 오른쪽 방향 데이터 출력 신호 ROUT와 FFR-L의 Q단자로부터 출력되는 왼쪽 방향 출력 신호 LOUT중 어느 한쪽을 선택하여 라인 래치(360)의 LAT0-1로 공급한다.
이렇게 하여, 시프트 레지스터(1400)의 각 SR0-1∼SR0-24에 유지된 화상 데이터는 수평 동기 신호 LP와 동기하여 각각 라인 래치(360)의 각 LAT0-1∼LAT0-24 에 래치된다.
3. 5 라인 래치
라인 래치 LAT0-1에 래치된 신호 라인 S1에 대응하는 화상 데이터는 구동 전압 생성 회로의 DAC0-1로 공급된다. DAC0-1은 DAC 인에이블 신호 DACen이 논리 레벨「H」일 때에 LAT0-1로부터 공급된 예를 들면 6비트의 계조 데이터에 근거하여, 64 레벨의 계조 전압을 발생한다.
3. 6 구동 전압 생성 회로
도 23에 DAC0-1에 의해서 생성되는 계조 전압을 설명하기 위한 도면을 도시한다.
DAC0-1로는 전원 회로(80)로부터 예를 들면 V0∼V8의 각 레벨의 기준 전압이 공급되고 있다. DAC0-1은 DAC 인에이블 신호 DACen이 논리 레벨「H」로 되면, 각 신호 라인의 화상 데이터로서의 6비트의 계조 데이터중 예를 들면 상위 3비트로부터 V0∼V8에 의해서 분할된 전압범위 중의 하나를 선택한다. 여기서, 예를 들면 기준 전압 V2와 V3 사이를 선택하면, 6비트의 계조 데이터중 예를 들면 하위 3비트에 의해서 특정되는 V2와 V3 사이의 8레벨 중 어느 하나인 V23을 선택한다.
이와 같이, 신호 라인 S1에 대응하는 DAC0-1에 선택된 구동 전압은 신호 라인 구동 회로(400)의 SDRV0-1로 공급된다. 마찬가지로, 다른 신호 라인 S2∼S 24에 대해서도 구동 전압의 공급이 실행된다.
본 실시예에서는 DAC 인에이블 신호 DACen이 인에이블 신호 dacen0과, 블록 출력 선택 레지스터의 블록 B0의 신호 라인을 하이임피던스 상태로 할지 하지 않을지를 나타내는 블록 출력 선택 데이터 BLK (BLK0')와의 논리곱에 의해 생성된다. 이 인에이블 신호 dacen0은 신호 드라이버(30)의 도시하지 않은 제어 회로에 의해 생성된 DAC 제어 신호 dacen과, 부분 표시 선택 레지스터의 블록 B0의 부분 표시의 가부를 나타내는 부분 표시 데이터 PART(PART0')와의 논리곱에 의해 생성된다.
즉, DAC 인에이블 신호 DACen은 블록 출력 선택 데이터 BLK(BLK0′)가「0」인 경우에는 부분 표시 데이터 PART(PART0′)의 설정값에 관계 없이 BLK0의 구동 전압 생성 회로(380)는 동작을 정지한다. 또, 블록 출력 선택 데이터 BLK(BLK0′)가「1」인 경우에는 부분 표시 에리어로서 설정된 경우에만 DAC 동작을 실행하는 한편, 부분 비표시 에리어로서 설정된 경우에 DAC 동작을 정지하여 래더 저항에 흐르는 전류 소비를 삭감한다.
또한, 이 DAC 인에이블 신호 DACen은 다른 신호 라인 S2∼S24에 대응하는 DAC0-2∼DAC0-24로도 마찬가지로 공급되고, 블록 단위로 DAC의 동작 제어가 실행된다.
3. 7 신호 구동 회로
신호 라인 구동 회로(400)의 SDRV0-1은 임피던스 변환 수단으로서의 볼티지 폴로워 접속된 OP 앰프 OP0-1과 부분 비표시 레벨 전압 공급 회로 VG0-1을 포함한다.
3. 7. 1 OP 앰프
볼티지 폴로워 접속된 OP 앰프 OP0-1은 그의 출력 단자가 부귀환되고, OP 앰프의 입력 임피던스도 매우 커지고, 입력 전류는 거의 흐르지 않게 된다. 그리고, OP 앰프 인에이블 신호 OPen이 논리 레벨「H」일 때에 DAC0-1에 의해서 생성된 구동 전압을 임피던스 변환하여 신호 라인 S1을 구동한다. 이것에 의해, 신호 라인 S1의 출력 부하에 의존하는 일없이 신호 구동을 실행할 수 있다.
본 실시예에서는 OP 앰프 인에이블 신호 OPen이 인에이블 신호 open0과 블록 출력 선택 레지스터의 블록 B0의 신호 라인을 하이 임피던스 상태로 할지 하지 않을지를 나타내는 블록 출력 선택 데이터 BLK(BLK0′)와의 논리곱에 의해 생성된다. 이 인에이블 신호 open0은 신호 드라이버(30)의 도시하지 않은 제어 회로에 의해 생성된 OP 앰프 제어 신호 open과, 부분 표시 선택 레지스터의 블록 B0의 부분 표시의 가부를 나타내는 부분 표시 데이터 PART(PART0′)의 논리곱에 의해 생성된다.
즉, OP 앰프 인에이블 신호 OPen은 블록 출력 선택 데이터 BLK(BLK0′)가「0」인 경우에는 부분 표시 데이터 PART(PART0′)의 설정값에 관계없이 BLK0의 OP 앰프는 동작을 정지한다(OP 앰프의 전류원을 정지하여 소비 전류를 삭감한다). 또, 블록 출력 선택 데이터 BLK(BLK0′)가 「1」인 경우에는 부분 표시 에리어로서 설정된 경우에만 구동 전압 생성 회로에 의해 생성된 구동 전압을 임피던스 변환하여 대응하는 신호 라인을 구동하는 한편, 부분 비표시 에리어로서 설정된 경우에는 OP 앰프의 동작을 정지하여 전류 소비를 삭감한다.
도 24에 볼티지 폴로워 접속된 OP 앰프 OP0-1의 구성의 1예를 도시한다.
이 OP 앰프 OP0-1은 차동 증폭부(1600-1)와 출력 증폭부(1700-1)를 포함한다. 이 OP 앰프 OP0-1은 OP 앰프 인에이블 신호 OPen에 따라서, DAC0-1로부터 공급된 입력 전압 VIN을 임피던스 변환하여 출력 전압 VOUT를 출력한다.
차동 증폭부(1600-1)는 제1 및 제2 차동 증폭 회로(1620-1, 1640-1)를 포함한다.
제1 차동 증폭 회로(1620-1)는 p형 트랜지스터 QP1, QP2와, n형 트랜지스터 QN1, QN2를 적어도 포함한다.
제1 차동 증폭 회로(1620-1)에 있어서 p형 트랜지스터 QP1, QP2의 소스 단자는 전원 전압 레벨 VDD에 접속되어 있다. 또, p형 트랜지스터 QP1, QP2의 게이트 단자는 서로 접속되고, 이들 게이트 단자는 또 p형 트랜지스터 QP1의 드레인 단자에 접속되어 커런트(전류) 미러 구조로 되어 있다. p형 트랜지스터 QP1의 드레인 단자는 n형 트랜지스터 QN1의 드레인 단자에 접속된다. p형 트랜지스터 QP2의 드레인 단자는 n형 트랜지스터 QN2의 드레인 단자에 접속된다.
n형 트랜지스터 QN1의 게이트 단자로는 출력 전압 VOUT가 공급되고, 부귀환되어 있다. n형 트랜지스터 QN2의 게이트 단자로는 입력 전압 VIN이 공급되어 있다.
n형 트랜지스터 QN1, QN2의 소스 단자는 기준 전압 선택 신호 VREFN1∼VREFN3 중의 어느 하나가 논리 레벨「H」로 되는 것에 의해 형성되는 전류원(1660-1)을 거쳐서 접지 레벨 VSS에 접속된다.
제2 차동 증폭 회로(1640-1)는 p형 트랜지스터 QP3, QP4와, n형 트랜지스터 QN3, QN4를 적어도 포함한다.
제2 차동 증폭 회로(1640-1)에 있어서 n형 트랜지스터 QN3, QN4의 소스 단자는 접지 레벨 VSS에 접속되어 있다. 또, n형 트랜지스터 QN3, QN4의 게이트 단자는 서로 접속되고, 이들 게이트 단자는 또 n형 트랜지스터 QN3의 드레인 단자에 접속되어 커런트 미러 구조로 되어 있다. n형 트랜지스터 QN3의 드레인 단자는 p형 트랜지스터 QP3의 드레인 단자에 접속된다. n형 트랜지스터 QN4의 드레인 단자는 p형 트랜지스터 QP4의 드레인 단자에 접속된다.
p형 트랜지스터 QP3의 게이트 단자로는 출력 전압 VOUT가 공급되고, 부귀환되어 있다. p형 트랜지스터 QP4의 게이트 단자로는 입력 전압 VIN이 공급되고 있다.
p형 트랜지스터 QP3, QP4의 소스 단자는 기준 전압 선택 신호 VREFP1∼VREFP3 중의 어느 하나가 논리 레벨「L」로 되는 것에 의해 형성되는 전류원(1680-1)을 거쳐서 전원 전압 레벨 VDD에 접속된다.
또, 출력 증폭부(1700-1)는 p형 트랜지스터 QP11, QP12, n형 트랜지스터 QNl1, QN12를 포함한다.
출력 증폭부(1700-1)에 있어서 p형 트랜지스터 QP11의 소스 단자에는 전원 전압 레벨 VDD가 접속되고, 게이트 단자로는 OP 앰프 인에이블 신호 OPen이 공급된다. 또, p형 트랜지스터 QP11의 드레인 단자는 p형 트랜지스터 QP2의 드레인 단자와 p형 트랜지스터 QP12의 게이트 단자에 접속된다.
p형 트랜지스터 QP12의 소스 단자는 구동 전압 레벨 VDD_DRV에 접속되고, 드레인 단자로부터 출력 전압 VOUT가 출력된다.
또, n형 트랜지스터 QN11의 소스 단자에 접지 레벨 VSS가 접속되고, 게이트 단자로 OP 앰프 인에이블 신호 OPen의 반전 신호가 공급된다. 또, n형 트랜지스터 QN11의 드레인 단자는 n형 트랜지스터 QN4의 드레인 단자와 n형 트랜지스터 NP12의 게이트 단자에 접속된다.
n형 트랜지스터 QN12의 소스 단자는 구동 접지 레벨 VSS_DRV에 접속되고, 드레인 단자로부터 출력 전압 VOUT가 출력된다.
도 25에 제1 및 제2 차동 증폭 회로(1620-1, 1640-1)로 공급되는 기준 전압 선택 신호 생성 회로의 구성의 개요를 도시한다.
본 실시예에서는 기준 전압 선택 신호 VREF1∼VREF3에 의해, 출력 부하에 따른 최적한 전류 구동 능력을 갖는 전류원을 형성할 수 있도록 되어 있다. 그 때문에, 기준 전압 선택 신호 생성 회로는 기준 전압 선택 신호 VREF1∼VREF3에 의해 p형 트랜지스터용의 기준 전압 선택 신호 VREFP1∼VREFP3과, n형 트랜지스터용의 기준 전압 선택 신호 VREFN1∼VREFN3을 생성한다.
이 때, OP 앰프 인에이블 신호 OPen의 논리 레벨이「H」일 때에만 기준 전압 선택 신호 VREF1∼VREF3의 상태에 따라서, p형 트랜지스터용의 기준 전압 선택 신호 VREFP1∼VREFP3과, n형 트랜지스터용의 기준 전압 선택 신호 VREFN1∼VREFN3에 의해 전류원(1660-1, 1680-1)을 제어한다. 한편, OP 앰프 인에이블 신호 OPen의 논리 레벨이「L」일 때에는 기준 전압 선택 신호 VREF1∼VREF3을 마스크한다. 그 때문에, 전류원(1660-1, 1680-1)은 전류원에 흐르는 전류가 없어져 차동 증폭 동작을 정지한다.
다음에, 이러한 구성의 볼티지 폴로워 접속된 OP 앰프 OP0-1의 동작의 개요를 설명한다.
OP 앰프 인에이블 신호 OPen의 논리 레벨이「H」인 경우, 출력 전압 VOUT가 입력 전압 VIN보다 낮을 때, 제1 차동 증폭 회로(1620-1)에 있어서 n형 트랜지스터 QN2의 드레인 단자가 낮아지고, p형 트랜지스터 QP12를 거쳐서 출력 전압 VOUT의 전위를 높게 한다.
이것에 대해서, 출력 전압 VOUT가 입력 전압 VIN보다 높은 경우, 제2 차동 증폭 회로(1640-1)에 있어서 p형 트랜지스터 QP4의 드레인 단자의 전위가 높아지고, n형 트랜지스터 QN12를 거쳐서 출력 전압 VOUT의 전위를 낮게 한다.
한편, OP 앰프 인에이블 신호 OPen의 논리 레벨이「L」인 경우, 도 25에 도시한 바와 같이 기준 전압 선택 신호 VREF1∼VREF3이 마스크되기 때문에, 전류원(1660-1, 1680-1)의 각 트랜지스터는 오프로 됨과 동시에 p형 트랜지스터 QP11의 드레인 단자가 전원 전압 레벨 VDD에 접속되며, n형 트랜지스터 QN11의 드레인 단자가 접지 레벨 VSS에 접속된다. 따라서, 출력 전압 VOUT는 하이 임피던스 상태로 된다. 이 경우, 본래 출력 전압 VOUT가 공급되는 신호 라인에는, 후술하는 부분 비표시 레벨 전압 공급 회로 VG0-1에 의해 생성된 소정의 부분 비표시 레벨 전압이 공급되게 된다.
3. 7. 2 부분 비표시 레벨 전압 공급 회로
부분 비표시 레벨 전압 공급 회로 VG0-1은 비표시 레벨 전압 공급 인에이블 신호 LEVen이 논리 레벨「H」인 경우에, 상술한 부분 표시 선택 레지스터에 있어서 비표시 에리어(출력이 오프)로 설정되었을 때, 신호 라인으로 공급하는 소정의 비표시 레벨 전압 VPART-LEVEL을 생성한다.
여기서, 비표시 레벨 전압 VPART-LEVEL은 화소의 투과율이 변화하는 소정의 임계값 VCL과, 이 화소 전극에 대향하는 대향 전극의 대향 전극 전압 Vcom에 대해서, 다음의 식 1의 관계를 갖는다.
즉, 비표시 레벨 전압 VPART-LEVEL은 구동 대상의 신호 라인에 접속된 TFT의 드레인 전극에 접속되는 화소 전극에 인가된 경우, 액정 용량의 인가 전압이 소정의 임계값 VCL을 넘지 않는 전압 레벨로 되어 있다.
또한, 이 비표시 레벨 전압 VPART-LEVEL은 전압 레벨의 생성 및 제어의 용이함 면에서 대향 전극 전압 Vcom과 동등한 전압 레벨인 것이 바람직하다. 따라서, 본 실시예에서는 대향 전극 전압 Vcom과 동등한 전압 레벨을 공급한다. 이 경우, LCD 패널(20)의 비표시 에리어에는 액정이 오프일 때의 색이 표시된다.
또, 본 실시예에 따른 비표시 레벨 전압 공급 회로 VG0-1은 계조 레벨 전압의 양단의 전압 레벨 V0 혹은 V8 중의 어느 하나를 비표시 레벨 전압 VPART-LEVEL로서 선택 출력할 수 있도록 되어 있다. 여기서, 계조 전압 레벨의 양단의 전압 레벨 V0 혹은 V8은 반전 구동 방식에 따라 프레임마다 교대로 출력하기 위한 전압 레벨이다. 본 실시예에서는 사용자에 의해서 지정된 선택 신호 SEL에 의해, 비표시 레벨 전압 VPART-LEVEL로서, 상술한 대향 전극 전압 Vcom이나, 계조 레벨 전압의 양단의 전압 레벨 V0 혹은 V8을 선택할 수 있도록 한다. 이것에 의해, 사용자는 비표시 에리어의 색의 선택의 자유도를 높일 수 있다.
본 실시예에서는 비표시 레벨 전압 공급 인에이블 신호 LEVen이 신호 드라이버(30)의 도시하지 않은 제어 회로에 의해 생성된 비표시 레벨 전압 공급 회로 제어 신호 1even과, 부분 표시 선택 레지스터의 블록 B0의 부분 표시의 가부를 나타내는 부분 표시 데이터 PART(PART0′)의 반전의 논리곱에 의해 생성된다. 즉, 비표시 에리어(출력이 오프)로서 설정된 경우에만 소정의 비표시 레벨 전압을 신호 라인으로 구동하고, 표시 에리어(출력이 온)로 설정된 경우, 비표시 레벨 전압 공급 회로 VG0-1의 출력은 하이 임피던스 상태로 되어 신호 라인의 구동을 실행하지 않는다.
또한, 이 OP 앰프 인에이블 신호 OPen 및 비표시 레벨 전압 공급 인에이블 신호 LEVen은 다른 신호 라인 S2∼S24에 대응하는 SDRV0-2∼SDRV0-24 로도 마찬가지로 공급되고, 블록 단위로 신호 라인의 구동 제어가 실행된다.
도 26에 본 실시예에 따른 비표시 레벨 전압 공급 회로 VG0-1의 구성의 1예를 도시한다.
비표시 레벨 전압 공급 회로 VG0-1은 비표시 레벨 전압 공급 인에이블 신호 LEVen에 의해 대향 전극 전압과 동등한 전압 Vcom을 출력하기 위한 트랜스퍼 회로(1800-1), 인버터 회로(1820-1) 및 스위치 회로 SW2를 포함한다.
인버터 회로(1820-1)는 서로 드레인 단자가 접속된 n형 트랜지스터 QN21 및 p형 트랜지스터 QP21을 포함한다. n형 트랜지스터 QN21의 소스 단자에는 전압 레벨 V8이 접속된다. p형 트랜지스터 QP21의 소스 단자에는 전압 레벨 V0이 접속된다. n형 트랜지스터 QN21의 게이트 단자 및 p형 트랜지스터 QP21의 게이트 단자는 XOR 회로(1840-1)가 접속된다. XOR 회로(1840-1)는 극성 반전의 타이밍을 나타내는 극성 반전 신호 POL과 현재의 위상을 나타내는 Phase의 배타적 논리합이 연산된다.
이러한 인버터 회로(1820-1)는 극성 반전 신호 POL의 타이밍에 따라서, 현재의 위상을 나타내는 Phase의 논리 레벨이 반전하고, 전압 레벨 V0 혹은 V8 중의 어느 하나가 스위치 회로 SW2로 공급된다.
스위치 회로 SW2는 선택 신호 SEL에 의해서, 트랜스퍼 회로(1800-1)의 출력, 인버터 회로(1820-1)의 출력 또는 하이 임피던스 상태 중의 어느 하나를 비표시 레벨 전압 VPART-LEVEL로서 출력한다.
3. 8 동작예
도 27에 본 실시예에 따른 신호 드라이버(30)의 각 부의 상술한 제어 내용을 도시한다.
본 실시예에 따른 신호 드라이버(30)에서는 도 17 및 도 18에 도시한 바와 같이, 블록 출력 선택 레지스터(148) 및 부분 표시 선택 레지스터(150)에 있어서, 블록 단위로 블록 출력을 할지 하지 않을지, 부분 표시를 할지 하지 않을지를 선택할 수 있다.
블록 출력 선택 레지스터(148)에 의해 블록 출력 비선택(BLK=0)을 설정한 경우, 해당 블록의 부분 표시 데이터의 설정값에 관계없이 시프트 레지스터에 있어서 화상 데이터의 바이패스를 실행함과 동시에, 해당 블록의 신호 라인에 대응하여 마련되어 있는 구동 전압 생성 회로 및 신호 라인 구동 회로의 동작을 정지시킨다.
한편, 블록 출력 선택 레지스터(148)에 의해 블록 출력 선택(BLK=1)을 설정한 경우, 해당 블록의 부분 표시 데이터의 설정값에 관계없이 시프트 레지스터에 있어서 화상 데이터의 바이패스 기능을 오프로 한다.
이 경우, 부분 표시 선택(PART=1)이 설정되어 있는 경우는 구동 전압 생성 회로 및 OP 앰프를 동작시키고, 비표시 레벨 전압 공급 회로의 동작을 정지시킨다.
또, 부분 표시 비선택(PART=0)이 설정되어 있는 경우는 구동 전압 생성 회로 및 OP 앰프의 동작을 정지시키고, 비표시 레벨 전압 공급 회로에 의해 생성한 비표시 레벨 전압을 해당 블록의 신호 라인으로 공급한다.
도 28에 본 실시예에 따른 신호 드라이버(30)의 동작의 1예를 도시한다.
시프트 레지스터는 클럭 신호 CLK와 동기해서 인에이블 입출력 신호 EIO가 시프트되어, EIO1∼EIOL(L은 2이상의 자연수)을 생성한다. 그리고, 각 EIO1∼EIOL과 동기하여 라인 래치에 화상 데이터(DIO)가 순차 래치된다.
라인 래치(36)는 수평 동기 신호 LP의 상승과 동기해서 1수평 주사 단위의 화상 데이터를 래치하고, 그의 하강시부터 DAC(38) 및 신호 라인 구동 회로(40)에 의해 신호 라인의 구동을 실행한다.
본 실시예에서는 상술한 바와 같이 블록 단위로 화상 데이터에 근거하여 신호 라인의 구동을 실행할지 하지 않을지를 선택할 수 있도록 되어 있고, 이것에 의해 표시 에리어 및 비표시 에리어의 설정이 가능해진다. 표시 에리어로 설정된 블록의 신호 라인에 대해서는 계조 데이터에 근거하여 생성된 구동 전압에 근거하여 신호 라인이 구동된다. 비표시 에리어로 설정된 블록의 신호 라인에 대해서는, 대향 전극 전압 Vcom 혹은 계조 전압 레벨의 양단의 전압중의 한쪽이 선택 출력된다.
또, 블록 출력 비선택이 선택된 블록의 신호 라인은 하이 임피던스 상태로 설정된다(도시하지 않음).
이러한 본 실시예에 따른 신호 드라이버를 이용하는 것에 의해, 액정 패널의 사이즈의 종류가 변경되더라도 유연하게 대응할 수 있고, 저소비 전력화를 도모하는 신호 구동 회로를 제공할 수 있다. 게다가, 재차 설계 변경할 필요가 없으므로, 시장 투입을 지연시키는 일없이 제품의 제공을 실행할 수 있다.
또한, 본 발명은 상술한 실시예에 한정되는 것은 아니고, 본 발명의 요지의 범위내에서 여러가지의 변형실시가 가능하다. 예를 들면, 상술한 LCD 패널의 구동에 적용되는 것에 한정되지 않고 전계발광(electroluminescence), 플라즈마 디스플레이 장치에도 적용 가능하다.
또, 본 실시예에서는 인접하는 24 출력을 1블록으로 하여 분할하는 것으로서 설명했지만, 이것에 한정되는 것은 아니다. 24 출력 이하이더라도 좋고 24 출력 이상이더라도 좋다. 또, 인접하는 복수의 신호 라인마다 분할할 필요도 없고, 소정의 신호 라인 간격으로 선택한 복수의 신호 라인을 1블록으로서 취급하도록 해도 좋다.
또한, 본 실시예에 따른 신호 드라이버는 라인 반전 구동 방식에 한정되지 않고, 프레임 반전 구동 방식에도 적용할 수 있다.
또, 본 실시예에서는 표시 장치에 LCD 패널, 주사 드라이버 및 신호 드라이버를 포함하도록 구성했지만, 이것에 한정되는 것은 아니다. 예를 들면, LCD 패널에 주사 드라이버 및 신호 드라이버를 포함하여 구성하도록 해도 좋다.
또, 본 실시예에서는 TFT 액정을 이용한 액티브 매트릭스형 액정 패널을 예로 설명했지만, 이것에 한정되는 것은 아니다.
본 발명에 의하면, 패널 사이즈의 종류에 따른 라인수 분의 신호 라인 구동 회로를 구동 제어 하는 것에 의해, 패널 사이즈의 변화에 유연하게 대응하고 또한 저소비 전력화를 도모할 수 있는 신호 구동 회로, 이것을 이용한 표시 장치, 전기 광학 장치 및 신호 구동 방법을 제공할 수 있다.
도 1은 본 실시예에 따른 신호 구동 회로(신호 드라이버)를 적용한 표시 장치의 구성의 개요를 도시한 블록도,
도 2는 도 1에 도시한 신호 드라이버의 구성의 개요를 도시한 블록도,
도 3은 도 1에 도시한 주사 드라이버의 구성의 개요를 도시한 블록도,
도 4는 도 1에 도시한 LCD 컨트롤러의 구성의 개요를 도시한 블록도,
도 5의 (a)는 프레임 반전 구동 방식에 의한 신호 라인의 구동 전압 및 대향 전극 전압 Vcom의 파형을 모식적으로 도시한 모식도, 도 5의 (b)는 프레임 반전 구동 방식을 실행한 경우에 프레임마다 각 화소에 대응한 액정 용량에 인가되는 전압의 극성을 모식적으로 도시한 모식도,
도 6의 (a)는 라인 반전 구동 방식에 의한 신호 라인의 구동 전압 및 대향 전극 전압 Vcom의 파형을 모식적으로 도시한 모식도, 도 6의 (b)는 라인 반전 구동 방식을 실행한 경우에 프레임마다 각 화소에 대응한 액정 용량에 인가되는 전압의 극성을 모식적으로 도시한 모식도,
도 7은 액정 장치의 LCD 패널의 구동 파형의 1예를 도시한 설명도,
도 8의 (a), 도 8의 (b)는 LCD 패널과 신호 드라이버의 접속 관계를 모식적으로 도시한 설명도,
도 9는 1프레임분의 화상을 LCD 패널에 표시시키는 경우의 문제점을 설명하기 위한 설명도,
도 10의 (a), 도 10의 (b)는 본 실시예에 따른 화상 데이터의 바이패스 동작의 1예를 도시한 설명도,
도 11의 (a), 도 11의 (b), 도 11의 (c)는 본 실시예에 따른 신호 드라이버에 의해 실현한 부분 표시의 1예를 모식적으로 도시한 설명도,
도 12의 (a), 도 12의 (b), 도 12의 (c)는 본 실시예에 따른 신호 드라이버에 의해 실현한 부분 표시의 다른 예를 모식적으로 도시한 설명도,
도 13의 (a), 도 13의 (b), 도 13의 (c)는 본 실시예에 따른 신호 라인 구동 회로의 제어 내용을 모식적으로 도시한 설명도,
도 14의 (a), 도 14의 (b)는 LCD 패널에 대해서 다른 위치에 실장되는 신호 드라이버를 모식적으로 도시한 설명도,
도 15의 (a), 도 15의 (b), 도 15의 (c)는 라인 래치에 유지된 화상 데이터와 블록의 대응 관계를 모식적으로 도시한 설명도,
도 16은 본 실시예에 따른 신호 드라이버에 있어서 제어되는 블록 단위의 구성의 개요를 도시한 구성도,
도 17은 본 실시예에 따른 신호 드라이버가 갖는 블록 출력 선택 레지스터를 도시한 설명도,
도 18은 본 실시예에 따른 신호 드라이버가 갖는 부분 표시 선택 레지스터를 도시한 설명도,
도 19는 본 실시예에 따른 블록 데이터 교체 회로의 구성의 1예를 도시한 구성도,
도 20의 (a), 도 20의 (b)는 본 실시예에 따른 데이터 바이패스 회로의 동작의 1예를 모식적으로 도시한 설명도,
도 21의 (a), 도 21의 (b)는 본 실시예에 따른 데이터 바이패스 회로의 동작의 다른 예를 모식적으로 도시한 설명도,
도 22는 본 실시예에 따른 시프트 레지스터를 구성하는 SR의 구성의 1예를 도시한 구성도,
도 23은 본 실시예에 따른 DAC에 의해서 생성되는 계조 전압을 설명하기 위한 설명도,
도 24는 본 실시예에 따른 볼티지 폴로워 접속된 OP 앰프 OP의 구성의 1예를 도시한 회로 구성도,
도 25는 본 실시예에 따른 볼티지 폴로워 접속된 OP 앰프 OP의 제1 및 제2 차동 증폭 회로로 공급되는 기준 전압 선택 신호 생성 회로의 구성의 1예를 도시한 회로 구성도,
도 26은 본 실시예에 따른 비표시 레벨 전압 공급 회로의 구성의 1예를 도시한 구성도,
도 27은 본 실시예에 따른 신호 드라이버의 제어 내용을 도시한 설명도,
도 28은 본 실시예에 따른 신호 드라이버의 동작 파형의 1예를 도시한 타이밍도.

Claims (19)

  1. 서로 교차하는 복수의 주사 라인 및 복수의 신호 라인에 의해 특정되는 화소를 갖는 전기 광학 장치의 신호 라인을 화상 데이터에 근거하여 구동하는 신호 구동 회로로서,
    수평 주사 주기로, 화상 데이터를 래치하는 라인 래치와,
    상기 라인 래치에 래치된 화상 데이터에 근거하여, 신호 라인마다 구동 전압을 생성하는 구동 전압 생성 수단과,
    상기 구동 전압 생성 수단에 의해서 생성된 구동 전압에 근거하여, 각 신호 라인을 구동하는 신호 라인 구동 수단과,
    신호 라인에 대응하여 순차 접속된 플립플롭을 포함하고, 상기 라인 래치에 래치되는 1수평 주사 단위의 화상 데이터를 일단 유지하기 위한 시프트 레지스터와,
    블록마다 마련되고, 하이 임피던스 제어되는 블록의 신호 라인을 바이패스하여, 입력된 화상 데이터를 인접 블록의 플립플롭으로 공급하기 위한 입력 전환 수단을 포함하며,
    상기 신호 라인 구동 수단은 복수의 신호 라인을 포함하는 블록을 단위로 하여, 그의 출력을 하이 임피던스 제어하는 것을 특징으로 하는 신호 구동 회로.
  2. 제 1 항에 있어서,
    상기 구동 전압 생성 수단은,
    상기 블록 단위로 동작 정지 제어하는 것을 특징으로 하는 신호 구동 회로.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 블록 단위로의 제어 지시 데이터를 유지하는 제어 지시 데이터 유지 수단을 포함하고,
    상기 제어 지시 데이터에 근거하여, 상기 블록 단위로, 상기 신호 라인 구동 수단의 출력의 하이 임피던스 제어 또는 상기 구동 전압 생성 수단의 동작정지 제어를 실행하는 것을 특징으로 하는 신호 구동 회로.
  5. 제 1 항에 있어서,
    상기 신호 라인 구동 수단의 출력이 하이 임피던스 제어되지 않는 1 또는 복수의 블록에 대해서, 상기 블록 단위로 신호 라인의 구동 전압의 출력 제어가 실행되는 것을 특징으로 하는 신호 구동 회로.
  6. 제 5 항에 있어서,
    상기 블록 단위로 화상 데이터에 근거하는 신호 라인으로의 출력 가부를 나타내는 부분 표시 데이터를 유지하는 부분 표시 데이터 유지 수단을 포함하고,
    상기 신호 라인 구동 수단의 출력이 하이 임피던스 제어되지 않는 1 또는 복수의 블록의 신호 라인 구동 수단은, 상기 부분 표시 데이터에 근거하여 상기 블록 단위로 신호 라인의 구동 전압의 출력 제어를 실행하는 것을 특징으로 하는 신호 구동 회로.
  7. 제 6 항에 있어서,
    상기 신호 라인 구동 수단은,
    상기 구동 전압 생성 수단에 의해서 생성된 구동 전압을 임피던스 변환하고, 각 신호 라인으로 출력하는 임피던스 변환 수단과,
    상기 신호 라인으로 소정의 비표시 레벨 전압을 공급하는 비표시 레벨 전압 공급 수단을 포함하고,
    상기 신호 라인 구동 수단의 출력이 하이 임피던스 제어되지 않는 1 또는 복수의 블록의 각 신호 라인은, 상기 부분 표시 데이터에 근거하여, 상기 임피던스 변환 수단 또는 상기 비표시 레벨 전압 공급 수단중, 어느 한쪽에 의해 블록 단위로 구동되는 것을 특징으로 하는 신호 구동 회로.
  8. 제 7 항에 있어서,
    상기 임피던스 변환 수단은,
    상기 부분 표시 데이터에 의해 출력이 온으로 지정된 블록의 신호 라인에 대해서, 상기 구동 전압을 임피던스 변환하여 출력하고,
    상기 부분 표시 데이터에 의해 출력이 오프로 지정된 블록의 신호 라인을 하이 임피던스 상태로 하고,
    상기 비표시 레벨 전압 공급 수단은,
    상기 부분 표시 데이터에 의해 출력이 온으로 지정된 블록의 신호 라인을 하이 임피던스 상태로 하고,
    상기 부분 표시 데이터에 의해 출력이 오프로 지정된 블록의 신호 라인에 대하여, 소정의 비표시 레벨 전압을 공급하는 것을 특징으로 하는 신호 구동 회로.
  9. 제 7 항에 있어서,
    상기 구동 전압 생성 수단은,
    상기 부분 표시 데이터에 의해 출력이 오프로 지정된 블록의 신호 라인을 구동하기 위한 구동 전압의 생성 동작을 정지하는 것을 특징으로 하는 신호 구동 회로.
  10. 제 7 항에 있어서,
    상기 전기 광학 장치는, 화소에 대응하여, 상기 주사 라인과 상기 신호 라인에 접속된 스위칭 수단을 거쳐서 마련된 화소 전극을 갖고,
    상기 비표시 레벨의 전압은,
    상기 화소 전극의 인가 전압과 상기 화소 전극과 전기 광학 소자를 거쳐서 마련된 대향 전극의 전압차를, 소정의 임계값보다 작게 하는 전압인 것을 특징으로 하는 신호 구동 회로.
  11. 제 7 항에 있어서,
    상기 전기 광학 장치는, 화소에 대응하여, 상기 주사 라인과 상기 신호 라인에 접속된 스위칭 수단을 거쳐서 마련된 화소 전극을 갖고,
    상기 비표시 레벨의 전압은,
    상기 화소 전극과 전기 광학 소자를 거쳐서 마련된 대향 전극과 동등한 전압인 것을 특징으로 하는 신호 구동 회로.
  12. 제 7 항에 있어서,
    상기 비표시 레벨의 전압은, 상기 화상 데이터에 근거하여 생성되는 계조 전압의 최대값 및 최소값 중의 어느 한쪽인 것을 특징으로 하는 신호 구동 회로.
  13. 제 1 항에 있어서,
    상기 블록은, 8픽셀 분의 신호 라인마다 분할되어 있는 것을 특징으로 하는 신호 구동 회로.
  14. 서로 교차하는 복수의 주사 라인 및 복수의 신호 라인에 의해 특정되는 화소를 갖는 전기 광학 장치와,
    상기 주사 라인을 주사 구동하는 주사 구동 회로와,
    화상 데이터에 근거하여 상기 신호 라인을 구동하는 청구항 1 내지 13 중 어느 한 항에 기재된 신호 구동 회로를 포함하는 것을 특징으로 하는 표시 장치.
  15. 제 14 항에 있어서,
    상기 전기 광학 장치의 신호 라인의 배치와, 상기 신호 구동 회로의 신호 라인 구동 수단의 배치의 관계에 따라서, 상기 신호 구동 회로의 신호 라인 구동 수단의 출력을 하이 임피던스 제어하는 블록을 서로 다르게 한 것을 특징으로 하는 표시 장치.
  16. 제 15 항에 있어서,
    상기 신호 구동 회로는,
    좌측 단부와 우측 단부를 제외한 중앙부 부근에 배치되는 신호 라인 구동 수단의 출력을 하이 임피던스 제어하는 것을 특징으로 하는 표시 장치.
  17. 서로 교차하는 복수의 주사 라인 및 복수의 신호 라인에 의해 특정되는 화소와,
    상기 주사 라인을 주사 구동하는 주사 구동 회로와,
    화상 데이터에 근거하여, 상기 신호 라인을 구동하는 청구항 1 내지 13 중 어느 한 항에 기재된 신호 구동 회로를 포함하는 것을 특징으로 하는 전기 광학 장치.
  18. 제 17 항에 있어서,
    상기 신호 라인의 배치와, 상기 신호 구동 회로의 신호 라인 구동 수단의 배치의 관계에 따라서, 상기 신호 구동 회로의 신호 라인 구동 수단의 출력을 하이 임피던스 제어하는 블록을 서로 다르게 한 것을 특징으로 하는 전기 광학 장치.
  19. 삭제
KR10-2002-0028595A 2001-05-24 2002-05-23 신호 구동 회로, 표시 장치, 전기 광학 장치 및 신호 구동방법 KR100488863B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00155194 2001-05-24
JP2001155194A JP3744819B2 (ja) 2001-05-24 2001-05-24 信号駆動回路、表示装置、電気光学装置及び信号駆動方法

Publications (2)

Publication Number Publication Date
KR20020090313A KR20020090313A (ko) 2002-12-02
KR100488863B1 true KR100488863B1 (ko) 2005-05-11

Family

ID=18999430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0028595A KR100488863B1 (ko) 2001-05-24 2002-05-23 신호 구동 회로, 표시 장치, 전기 광학 장치 및 신호 구동방법

Country Status (5)

Country Link
US (2) US7030869B2 (ko)
JP (1) JP3744819B2 (ko)
KR (1) KR100488863B1 (ko)
CN (1) CN1197050C (ko)
TW (1) TW580669B (ko)

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3704003B2 (ja) * 1999-08-16 2005-10-05 株式会社東芝 無線基地局装置、無線端末装置及び情報通信方法
KR100932379B1 (ko) * 2002-12-30 2009-12-16 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
JP3783686B2 (ja) 2003-01-31 2006-06-07 セイコーエプソン株式会社 表示ドライバ、表示装置及び表示駆動方法
JP2004264720A (ja) * 2003-03-04 2004-09-24 Seiko Epson Corp 表示ドライバ及び電気光学装置
JP3786100B2 (ja) * 2003-03-11 2006-06-14 セイコーエプソン株式会社 表示ドライバ及び電気光学装置
JP3783691B2 (ja) * 2003-03-11 2006-06-07 セイコーエプソン株式会社 表示ドライバ及び電気光学装置
TW591589B (en) * 2003-04-02 2004-06-11 Toppoly Optoelectronics Corp Driving circuit for display and the operating method thereof
US7620062B2 (en) 2003-05-01 2009-11-17 Genesis Microchips Inc. Method of real time optimizing multimedia packet transmission rate
US7567592B2 (en) * 2003-05-01 2009-07-28 Genesis Microchip Inc. Packet based video display interface enumeration method
US8068485B2 (en) 2003-05-01 2011-11-29 Genesis Microchip Inc. Multimedia interface
US7405719B2 (en) * 2003-05-01 2008-07-29 Genesis Microchip Inc. Using packet transfer for driving LCD panel driver electronics
US7424558B2 (en) * 2003-05-01 2008-09-09 Genesis Microchip Inc. Method of adaptively connecting a video source and a video display
US8059673B2 (en) 2003-05-01 2011-11-15 Genesis Microchip Inc. Dynamic resource re-allocation in a packet based video display interface
US8204076B2 (en) 2003-05-01 2012-06-19 Genesis Microchip Inc. Compact packet based multimedia interface
JP4405174B2 (ja) * 2003-05-01 2010-01-27 パナソニック株式会社 画像表示制御方法および画像表示装置
US7068686B2 (en) 2003-05-01 2006-06-27 Genesis Microchip Inc. Method and apparatus for efficient transmission of multimedia data packets
US7088741B2 (en) 2003-05-01 2006-08-08 Genesis Microchip Inc. Using an auxilary channel for video monitor training
US7733915B2 (en) 2003-05-01 2010-06-08 Genesis Microchip Inc. Minimizing buffer requirements in a digital video system
US7839860B2 (en) 2003-05-01 2010-11-23 Genesis Microchip Inc. Packet based video display interface
JP3821110B2 (ja) * 2003-05-12 2006-09-13 セイコーエプソン株式会社 データドライバ及び電気光学装置
JP2004341251A (ja) * 2003-05-15 2004-12-02 Renesas Technology Corp 表示制御回路及び表示駆動回路
JP4082282B2 (ja) * 2003-06-06 2008-04-30 ソニー株式会社 液晶表示装置および携帯端末
JP4602646B2 (ja) * 2003-06-20 2010-12-22 名古屋電機工業株式会社 情報表示装置
US7487273B2 (en) * 2003-09-18 2009-02-03 Genesis Microchip Inc. Data packet based stream transport scheduler wherein transport data link does not include a clock line
US7800623B2 (en) 2003-09-18 2010-09-21 Genesis Microchip Inc. Bypassing pixel clock generation and CRTC circuits in a graphics controller chip
JP4059180B2 (ja) * 2003-09-26 2008-03-12 セイコーエプソン株式会社 表示ドライバ、電気光学装置及び電気光学装置の駆動方法
US7634090B2 (en) 2003-09-26 2009-12-15 Genesis Microchip Inc. Packet based high definition high-bandwidth digital content protection
US7613300B2 (en) 2003-09-26 2009-11-03 Genesis Microchip Inc. Content-protected digital link over a single signal line
KR100598739B1 (ko) * 2003-12-11 2006-07-10 엘지.필립스 엘시디 주식회사 액정표시장치
KR100982121B1 (ko) * 2003-12-23 2010-09-14 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR100619412B1 (ko) * 2004-05-04 2006-09-08 매그나칩 반도체 유한회사 평판표시장치용 드라이버
JP4371006B2 (ja) * 2004-08-17 2009-11-25 セイコーエプソン株式会社 ソースドライバ及び電気光学装置
JP4082398B2 (ja) * 2004-09-07 2008-04-30 セイコーエプソン株式会社 ソースドライバ、電気光学装置、電子機器及び駆動方法
JP4111185B2 (ja) * 2004-10-19 2008-07-02 セイコーエプソン株式会社 電気光学装置、その駆動方法及び電子機器
KR100649884B1 (ko) * 2005-06-22 2006-11-27 삼성전자주식회사 구동 전압 편차를 보상하는 ａｍｏｌｅｄ용 구동 회로 및그 구동 방법
US7167120B1 (en) * 2006-02-09 2007-01-23 Chunghwa Picture Tubes, Ltd. Apparatus for digital-to-analog conversion and the method thereof
US8264466B2 (en) * 2006-03-31 2012-09-11 3M Innovative Properties Company Touch screen having reduced visibility transparent conductor pattern
JP4915841B2 (ja) * 2006-04-20 2012-04-11 ルネサスエレクトロニクス株式会社 階調電圧発生回路、ドライバｉｃ、及び液晶表示装置
JP5137321B2 (ja) * 2006-04-20 2013-02-06 ルネサスエレクトロニクス株式会社 表示装置、ｌｃｄドライバ及び駆動方法
JP5087891B2 (ja) * 2006-09-12 2012-12-05 セイコーエプソン株式会社 駆動回路、電気光学装置及び電子機器
KR100759697B1 (ko) * 2006-09-18 2007-09-17 삼성에스디아이 주식회사 액정표시장치 및 그 구동방법
JP4285567B2 (ja) * 2006-09-28 2009-06-24 エプソンイメージングデバイス株式会社 液晶装置の駆動回路、駆動方法、液晶装置および電子機器
GB0622900D0 (en) * 2006-11-16 2006-12-27 Liquavista Bv Display of electro-optic displays
JP4386116B2 (ja) * 2007-08-27 2009-12-16 セイコーエプソン株式会社 インピーダンス変換回路、ソースドライバ、電気光学装置及び電子機器
JP5238230B2 (ja) * 2007-11-27 2013-07-17 ルネサスエレクトロニクス株式会社 ドライバ及び表示装置
JP4973482B2 (ja) * 2007-12-20 2012-07-11 セイコーエプソン株式会社 集積回路装置、電気光学装置及び電子機器
JP5354899B2 (ja) * 2007-12-26 2013-11-27 ルネサスエレクトロニクス株式会社 表示パネルのデータ線駆動回路、ドライバ回路、表示装置
US20090292837A1 (en) * 2008-05-26 2009-11-26 Hisaaki Katagiri Propagation path specifying device, propagation path specifying method and computer program product
KR20100083934A (ko) * 2009-01-15 2010-07-23 삼성모바일디스플레이주식회사 데이터구동부 및 그를 이용한 유기전계발광표시장치
US8156238B2 (en) 2009-05-13 2012-04-10 Stmicroelectronics, Inc. Wireless multimedia transport method and apparatus
US8760461B2 (en) * 2009-05-13 2014-06-24 Stmicroelectronics, Inc. Device, system, and method for wide gamut color space support
US8429440B2 (en) 2009-05-13 2013-04-23 Stmicroelectronics, Inc. Flat panel display driver method and system
US8860888B2 (en) 2009-05-13 2014-10-14 Stmicroelectronics, Inc. Method and apparatus for power saving during video blanking periods
US8370554B2 (en) 2009-05-18 2013-02-05 Stmicroelectronics, Inc. Operation of video source and sink with hot plug detection not asserted
US8468285B2 (en) 2009-05-18 2013-06-18 Stmicroelectronics, Inc. Operation of video source and sink with toggled hot plug detection
US8291207B2 (en) 2009-05-18 2012-10-16 Stmicroelectronics, Inc. Frequency and symbol locking using signal generated clock frequency and symbol identification
US8582452B2 (en) 2009-05-18 2013-11-12 Stmicroelectronics, Inc. Data link configuration by a receiver in the absence of link training data
TWI420480B (zh) * 2009-05-19 2013-12-21 Au Optronics Corp 光電裝置及其顯示器
KR101117646B1 (ko) 2009-08-27 2012-03-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 구동 방법
JP5293532B2 (ja) * 2009-09-24 2013-09-18 セイコーエプソン株式会社 集積回路装置及び電子機器
TWI395193B (zh) * 2009-10-09 2013-05-01 Orise Technology Co Ltd 液晶顯示器驅動電路及其驅動方法
US8671234B2 (en) 2010-05-27 2014-03-11 Stmicroelectronics, Inc. Level shifting cable adaptor and chip system for use with dual-mode multi-media device
JP5431290B2 (ja) * 2010-10-29 2014-03-05 インターナショナル・ビジネス・マシーンズ・コーポレーション クロック・ドメイン・クロッシングのデータ転送回路および方法
JP2012103501A (ja) * 2010-11-10 2012-05-31 Rohm Co Ltd 液晶表示パネル、液晶駆動装置、液晶表示装置
KR101986708B1 (ko) 2011-01-05 2019-06-11 삼성디스플레이 주식회사 유기전계발광 표시장치
CN102651185A (zh) * 2011-02-23 2012-08-29 联咏科技股份有限公司 显示驱动电路与其操作方法
US8947413B2 (en) * 2011-05-24 2015-02-03 Apple Inc. Changing display artifacts across frames
TWI486932B (zh) * 2013-04-03 2015-06-01 Himax Tech Inc 面板驅動電路
US10192508B2 (en) * 2014-03-19 2019-01-29 Sakai Display Products Corporation Display apparatus and three-dimensional image display system
CN104599654B (zh) 2015-02-05 2016-10-19 京东方科技集团股份有限公司 信号转换装置及方法、信号生成系统和显示设备
CN106157902A (zh) * 2015-03-26 2016-11-23 群创光电股份有限公司 显示装置及感测装置
WO2018190206A1 (ja) * 2017-04-11 2018-10-18 シャープ株式会社 表示装置
CN110349535B (zh) * 2018-04-02 2021-01-12 联咏科技股份有限公司 增益放大器
TW201944379A (zh) * 2018-04-19 2019-11-16 瑞鼎科技股份有限公司 顯示面板驅動裝置及其驅動方法
CN110867153B (zh) * 2018-08-28 2023-03-14 瑞鼎科技股份有限公司 源极驱动电路及其移位寄存器
JP7225908B2 (ja) * 2019-02-27 2023-02-21 セイコーエプソン株式会社 駆動回路、データ線駆動回路、電気光学装置、電子機器、及び移動体
JP7354735B2 (ja) * 2019-09-30 2023-10-03 セイコーエプソン株式会社 駆動回路、表示モジュール、及び移動体
KR102706505B1 (ko) * 2019-10-16 2024-09-12 엘지디스플레이 주식회사 발광표시장치 및 이의 구동방법
JP2022098574A (ja) * 2020-12-22 2022-07-04 ラピステクノロジー株式会社 ソースドライバ及び表示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0572992A (ja) * 1991-09-12 1993-03-26 Fujitsu Ltd 制御回路
JPH0955909A (ja) * 1995-08-17 1997-02-25 Sharp Corp 画像表示装置およびそれを用いたプロジェクタ
JPH10282939A (ja) * 1997-02-07 1998-10-23 Hitachi Ltd 液晶表示装置
KR20000076676A (ko) * 1999-02-16 2000-12-26 가네코 히사시 디스플레이 장치의 구동 회로
WO2001084226A1 (fr) * 2000-04-28 2001-11-08 Sharp Kabushiki Kaisha Unite d'affichage, procede d'excitation pour unite d'affichage, et appareil electronique de montage d'une unite d'affichage
KR20020004810A (ko) * 2000-04-26 2002-01-16 구사마 사부로 전기 광학 패널의 데이터선 구동 회로, 그 제어 방법,전기 광학 장치 및 전자기기
KR20020069241A (ko) * 2000-11-07 2002-08-29 소니 가부시끼 가이샤 액티브 매트릭스형 표시 장치 및 액티브 매트릭스형 유기일렉트로 루미네센스 표시 장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3630489B2 (ja) 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
KR100305874B1 (ko) * 1995-06-02 2001-11-30 모리시타 요이찌 다방식 텔레비전수상기
JP3648742B2 (ja) * 1995-12-14 2005-05-18 セイコーエプソン株式会社 表示装置及び電子機器
JP3675071B2 (ja) 1996-11-27 2005-07-27 関西日本電気株式会社 液晶駆動装置
TW373115B (en) * 1997-02-07 1999-11-01 Hitachi Ltd Liquid crystal display device
CN1145064C (zh) * 1997-04-18 2004-04-07 精工爱普生株式会社 电光装置及其驱动电路、驱动方法和相关电子设备
JPH11183880A (ja) 1997-12-22 1999-07-09 Sony Corp 液晶ディスプレイ装置及び液晶ディスプレイ制御方法
JP2001125071A (ja) 1998-02-09 2001-05-11 Seiko Epson Corp 電気光学装置及びその駆動方法、液晶表示装置及びその駆動方法、電気光学装置の駆動回路、並びに電子機器
JP3644240B2 (ja) * 1998-03-24 2005-04-27 セイコーエプソン株式会社 電気光学装置用のデジタルドライバ回路及びこれを備えた電気光学装置
JP3305283B2 (ja) * 1998-05-01 2002-07-22 キヤノン株式会社 画像表示装置及び前記装置の制御方法
TW530287B (en) * 1998-09-03 2003-05-01 Samsung Electronics Co Ltd Display device, and apparatus and method for driving display device
JP3622592B2 (ja) * 1999-10-13 2005-02-23 株式会社日立製作所 液晶表示装置
JP3822060B2 (ja) * 2000-03-30 2006-09-13 シャープ株式会社 表示装置用駆動回路、表示装置の駆動方法、および画像表示装置
JP3767315B2 (ja) * 2000-04-17 2006-04-19 セイコーエプソン株式会社 電気光学パネルの駆動方法、そのデータ線駆動回路、電気光学装置、及び電子機器
JP2002196732A (ja) * 2000-04-27 2002-07-12 Toshiba Corp 表示装置、画像制御半導体装置、および表示装置の駆動方法
JP2002162946A (ja) 2000-11-28 2002-06-07 Toshiba Corp 平面表示装置
US7136058B2 (en) * 2001-04-27 2006-11-14 Kabushiki Kaisha Toshiba Display apparatus, digital-to-analog conversion circuit and digital-to-analog conversion method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0572992A (ja) * 1991-09-12 1993-03-26 Fujitsu Ltd 制御回路
JPH0955909A (ja) * 1995-08-17 1997-02-25 Sharp Corp 画像表示装置およびそれを用いたプロジェクタ
JPH10282939A (ja) * 1997-02-07 1998-10-23 Hitachi Ltd 液晶表示装置
KR20000076676A (ko) * 1999-02-16 2000-12-26 가네코 히사시 디스플레이 장치의 구동 회로
KR20020004810A (ko) * 2000-04-26 2002-01-16 구사마 사부로 전기 광학 패널의 데이터선 구동 회로, 그 제어 방법,전기 광학 장치 및 전자기기
WO2001084226A1 (fr) * 2000-04-28 2001-11-08 Sharp Kabushiki Kaisha Unite d'affichage, procede d'excitation pour unite d'affichage, et appareil electronique de montage d'une unite d'affichage
KR20020069241A (ko) * 2000-11-07 2002-08-29 소니 가부시끼 가이샤 액티브 매트릭스형 표시 장치 및 액티브 매트릭스형 유기일렉트로 루미네센스 표시 장치

Also Published As

Publication number Publication date
JP3744819B2 (ja) 2006-02-15
CN1197050C (zh) 2005-04-13
CN1388512A (zh) 2003-01-01
KR20020090313A (ko) 2002-12-02
TW580669B (en) 2004-03-21
US7030869B2 (en) 2006-04-18
JP2002351413A (ja) 2002-12-06
US20050156850A1 (en) 2005-07-21
US7030850B2 (en) 2006-04-18
US20020190974A1 (en) 2002-12-19

Similar Documents

Publication Publication Date Title
KR100488863B1 (ko) 신호 구동 회로, 표시 장치, 전기 광학 장치 및 신호 구동방법
KR100497881B1 (ko) 신호 구동 회로, 표시 장치, 전기 광학 장치 및 신호 구동방법
US7079103B2 (en) Scan-driving circuit, display device, electro-optical device, and scan-driving method
JP3743503B2 (ja) 走査駆動回路、表示装置、電気光学装置及び走査駆動方法
JP3417514B2 (ja) 液晶表示装置
KR101252854B1 (ko) 액정 패널, 데이터 드라이버, 이를 구비한 액정표시장치 및그 구동 방법
JP4985020B2 (ja) 液晶装置、その駆動方法および電子機器
KR100884993B1 (ko) 액정표시장치 및 그 구동방법
JP4466710B2 (ja) 電気光学装置および電子機器
JPH11175028A (ja) 液晶表示装置、液晶表示装置の駆動回路、および液晶表示装置の駆動方法
KR20060043875A (ko) 표시장치의 구동장치, 표시장치, 및 표시장치의 구동 방법
JP2002108303A (ja) 液晶表示装置の駆動装置および駆動方法
KR20070002417A (ko) 쉬프트 레지스터와 이를 이용한 액정표시장치
KR20090002994A (ko) 표시 장치의 구동 장치 및 구동 방법과 표시 장치
JP3613942B2 (ja) 画像表示装置、画像表示方法及びそれを用いた電子機器並びに投写型表示装置
JP2003255910A (ja) 表示駆動回路及びこれを備えた表示パネル
JP3726910B2 (ja) 表示ドライバ及び電気光学装置
KR20070068984A (ko) 액정표시소자의 구동 장치 및 방법
JP2008304489A (ja) 表示装置の駆動装置、駆動方法、及び電子機器
JPH07114001A (ja) 液晶表示装置
JP2009075298A (ja) 電気光学装置、駆動回路、駆動方法および電子機器
KR20020065991A (ko) 액정 표시 장치
KR20080064434A (ko) 시프트 레지스터 및 이를 포함하는 표시 장치
KR20070081711A (ko) 크로스토크가 감소된 액정 표시 장치
WO2011077825A1 (ja) 液晶表示装置、液晶表示装置の駆動方法並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150417

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee