KR20080064434A

KR20080064434A - 시프트 레지스터 및 이를 포함하는 표시 장치

Info

Publication number: KR20080064434A
Application number: KR1020070001359A
Authority: KR
Inventors: 마원석
Original assignee: 삼성전자주식회사
Priority date: 2007-01-05
Filing date: 2007-01-05
Publication date: 2008-07-09

Abstract

본 발명은 시프트 레지스터 및 이를 포함하는 표시 장치에 관한 것이다. 본 발명의 한 실시예에 따른 시프트 레지스터는 복수의 레지스터 출력 신호를 출력하는 시프트 레지스터로서, 제1 플립 플롭, 상기 제1 플립 플롭과 이웃하는 제2 플립 플롭, 그리고 상기 제2 플립 플롭과 이웃하는 제3 플립 플롭을 포함하고, 상기 제1 내지 제3 플립 플롭은 각각 입력 단자, 출력 단자 및 클록 단자를 포함하고, 상기 제1 및 제3 플립 플롭의 클록 단자에는 동일한 제1 클록 신호가 입력되고, 상기 제2 플립 플롭의 클록 단자에는 상기 제1 클록 신호에 반전된 제2 클록 신호가 입력된다.

플립플롭, 시프트 레지스터, 홀드타임, 셋업타임

Description

시프트 레지스터 및 이를 포함하는 표시 장치{SHIFT RESISTOR AND DISPLAY DEVICE COMPRISING THE SAME}

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도.

도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도.

도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 게이트 구동부의 한 예를 도시하는 블록도.

도 4는 본 발명의 한 실시예에 따른 액정 표시 장치의 데이터 구동부의 한 예를 도시하는 블록도.

도 5는 본 발명의 한 실시예에 따른 시프트 레지스터를 도시하는 회로도.

도 6은 도 5에 도시한 시프트 레지스터의 입력 데이터와 클록 신호를 도시하는 파형도.

본 발명은 시프트 레지스터 및 이를 포함하는 표시 장치에 관한 것이다.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로 서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.

액정 표시 장치는 또한 각 화소 전극에 연결되어 있는 스위칭 소자 및 스위칭 소자를 제어하여 화소 전극에 전압을 인가하기 위한 게이트선과 데이터선 등 다수의 신호선을 포함한다. 게이트선은 게이트 구동 회로가 생성한 게이트 신호를 생성하며, 데이터선은 데이터 구동 회로가 생성한 데이터 전압을 전달하며, 스위칭 소자는 게이트 신호에 따라 데이터 전압을 화소 전극에 전달한다.

이러한 게이트 구동 회로 및 데이터 구동 회로 등은 시프트 레지스터를 포함하며, 시프트 레지스터는 복수의 스테이지를 포함하여 각 스테이지는 입력 데이터를 이동시켜 시프트 레지스터 전체에 입력 데이터를 저장한 후에 출력한다.

본 발명이 이루고자 하는 기술적 과제는 동작 속도 및 정확성을 향상시킬 수 있는 시프트 레지스터 및 이를 포함하는 표시 장치를 제공하는 것이다.

본 발명의 한 실시예에 따른 시프트 레지스터는 복수의 레지스터 출력 신호를 출력하는 시프트 레지스터로서, 제1 플립 플롭, 상기 제1 플립 플롭과 이웃하는 제2 플립 플롭, 그리고 상기 제2 플립 플롭과 이웃하는 제3 플립 플롭을 포함하고, 상기 제1 내지 제3 플립 플롭은 각각 입력 단자, 출력 단자 및 클록 단자를 포함하 고, 상기 제1 및 제3 플립 플롭의 클록 단자에는 동일한 제1 클록 신호가 입력되고, 상기 제2 플립 플롭의 클록 단자에는 상기 제1 클록 신호에 반전된 제2 클록 신호가 입력된다.

상기 제1 내지 제3 플립 플롭은 D 플립 플롭(delay flip flop)일 수 있다.

상기 제2 플립 플롭의 클록 단자와 상기 제1 및 제2 플립 플롭의 클록 단자 사이에 연결되어 있는 반전기를 더 포함할 수 있다.

상기 제1 플립 플롭의 출력 단자와 상기 제2 플립 플롭의 입력 단자는 서로 연결되어 있으며, 상기 제2 플립 플롭의 출력 단자와 상기 제3 플립 플롭의 입력 단자는 서로 연결되어 있을 수 있다.

상기 복수의 레지스터 출력 신호는 상기 제1 및 제3 플립 플롭의 출력 단자로부터 출력될 수 있다.

본 발명의 다른 실시예에 따른 표시 장치는 복수의 스위칭 소자를 포함하는 화소, 상기 스위칭 소자에 연결되어 있는 복수의 데이터선 및 게이트선, 그리고 상기 신호선에 구동 신호를 인가하며 시프트 레지스터를 포함하는 구동부를 포함하고, 상기 시프트 레지스터는 제1 플립 플롭, 상기 제1 플립 플롭과 이웃하는 제2 플립 플롭, 그리고 상기 제2 플립 플롭과 이웃하는 제3 플립 플롭을 포함하고, 상기 제1 내지 제3 플립 플롭은 각각 입력 단자, 출력 단자 및 클록 단자를 포함하고, 상기 제1 및 제3 플립 플롭의 클록 단자에는 동일한 제1 클록 신호가 입력되고, 상기 제2 플립 플롭의 클록 단자에는 상기 제1 클록 신호에 반전된 제2 클록 신호가 입력된다.

상기 구동부는 상기 게이트선에 게이트 신호를 인가하는 게이트 구동부, 상기 데이터선에 데이터 전압을 인가하는 데이터 구동부, 상기 게이트 구동부 및 상기 데이터 구동부를 제어하는 신호 제어부를 포함하고, 상기 게이트 구동부, 상기 데이터 구동부 및 상기 신호 제어부 중 적어도 어느 하나는 상기 시프트 레지스터를 포함할 수 있다.

상기 복수의 출력 신호는 상기 제1 및 제3 플립 플롭의 출력 단자로부터 출력될 수 있다.

그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

이제 본 발명의 한 실시에에 따른 액정 표시 장치에 대하여 도 1 및 도 2를 참고로 하여 상세하게 설명한다.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이며, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.

도 1 및 도 2를 참고하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300)와 이에 연결된 한 쌍의 게이트 구동부(400) 및 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.

액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 신호선(G₁-G_n,D₁-D_m)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다. 반면, 도 2에 도시한 구조로 볼 때 액정 표시판 조립체(300)는 서로 마주하는 하부 및 상부 표시판(100, 200)과 그 사이에 들어 있는 액정층(3)을 포함한다.

신호선은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G₁-G_n)과 데이터 신호를 전달하는 복수의 데이터선(D₁-D_m)을 포함한다. 게이트선(G₁-G_n)은 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 데이터선(D₁-D_m)은 대략 열 방향으로 뻗으며 서로가 거의 평행하다.

각 화소(PX)는 신호선에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(Clc) 및 유지 축전기(storage capacitor)(Cst)를 포함한다. 유지 축전기(Cst)는 필요에 따라 생략할 수 있다.

스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(G_i)과 연결되어 있고, 입력 단자는 데이터선(D_j)과 연결되어 있으며, 출력 단자는 액정 축전기(Clc) 및 유지 축전기(Cst)와 연결되어 있다.

액정 축전기(Clc)는 하부 표시판(100)의 화소 전극(191)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(191, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(191)은 스위칭 소자(Q)와 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가 받는다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(191, 270) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.

액정 축전기(Clc)의 보조적인 역할을 하는 유지 축전기(Cst)는 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(191)이 절연체를 사이에 두고 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(Cst)는 화소 전극(191)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.

한편, 색 표시를 구현하기 위해서는 각 화소(PX)가 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하게(시간 분할) 하여 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색을 들 수 있다. 도 2는 공간 분할의 한 예로서 각 화소(PX)가 화소 전극(191)에 대응하는 상부 표시판(200)의 영역에 기본색 중 하나를 나타내는 색 필터(230)를 구비함을 보여주고 있다. 도 2와는 달리 색 필터(230)는 하부 표시판(100)의 화소 전극(191) 위 또는 아래에 형성할 수도 있다.

액정 표시판 조립체(300)의 바깥 면에는 빛을 편광시키는 적어도 하나의 편광자(도시하지 않음)가 부착되어 있다.

다시 도 1을 참고하면, 게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선(G₁-G_n)과 연결되어 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G₁-G_n)에 인가한다. 게이트 구동부(400)는 실질적으로 시프트 레지스터로서 일렬로 배열된 복수의 스테이지(stage)를 포함한다.

데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D₁-D_m)에 연결되어 있으며, 계조 전압 생성부(800)로부터의 계조 전압을 선택하고 이를 데이터 신호로서 데이터선(D₁-D_m)에 인가한다. 그러나 계조 전압 생성부(800)가 모든 계조에 대한 전압을 모두 제공하는 것이 아니라 정해진 수의 기준 계조 전압만을 제공하는 경우에, 데이터 구동부(500)는 기준 계조 전압을 분압하여 전체 계조에 대한 계조 전압을 생성하고 이 중에서 데이터 신호를 선택한다.

게이트 구동부(400) 및 데이터 구동부(500)는 신호선(G₁-G_n, D₁-D_m) 및 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 동일한 공정으로 액정 표시판 조립체(300) 위에 형성되어 집적되어 있다. 따라서 게이트 구동부(400) 및 데이터 구동부(500) 형성에 소비되는 비용을 감소할 수 있다.

신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등을 제어하며 시프트 레지스터를 포함할 수 있다.

계조 전압 생성부(800)는 화소(PX)의 투과율과 관련된 두 벌의 계조 전압 집합(또는 기준 계조 전압 집합)을 생성한다. 두 벌 중 한 벌은 공통 전압(Vcom)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.

이러한 신호 제어부(600) 및 계조 전압 생성부(800) 각각은 적어도 하나의 집적 회로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다. 이와는 달리, 이들 구동 장치(600, 800)가 신호선(G₁-G_n, D₁-D_m) 및 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 액정 표시판 조립체(300)에 집적될 수도 있다. 또한, 구동 장치(600, 800)는 단일 칩으로 집적될 수 있으며, 이 경우 이들 중 적어도 하나 또는 이들을 이루는 적어도 하나의 회로 소자가 단일 칩 바깥에 있을 수 있다.

그러면 이러한 액정 표시 장치의 동작에 대하여 상세하게 설명한다.

신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등이 있다.

신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 입력 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)를 데이터 구동부(500)로 내보낸다.

게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력 주기를 제어하는 적어도 하나의 클록 신호를 포함한다. 게이트 제어 신호(CONT1)는 또한 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 더 포함할 수 있다.

데이터 제어 신호(CONT2)는 한 행의 화소(PX)에 대한 영상 데이터의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D₁-D_m)에 데이터 신호를 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에 대한 데이터 신호의 전압 극성(이하 "공통 전 압에 대한 데이터 신호의 전압 극성"을 줄여 "데이터 신호의 극성"이라 함)을 반전시키는 반전 신호(RVS)를 더 포함할 수 있다.

신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)는 한 행의 화소(PX)에 대한 디지털 영상 신호(DAT)를 수신하고, 각 디지털 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 디지털 영상 신호(DAT)를 아날로그 데이터 신호로 변환한 다음, 이를 해당 데이터선(D₁-D_m)에 인가한다.

게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G₁-G_n)에 인가하여 이 게이트선(G₁-G_n)에 연결된 스위칭 소자(Q)를 턴온시킨다. 그러면, 데이터선(D₁-D_m)에 인가된 데이터 신호가 턴온된 스위칭 소자(Q)를 통하여 해당 화소(PX)에 인가된다.

화소(PX)에 인가된 데이터 신호의 전압과 공통 전압(Vcom)의 차이는 액정 축전기(Clc)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판 조립체(300)에 부착된 편광자에 의하여 빛의 투과율 변화로 나타난다.

1 수평 주기["1H"라고도 쓰며, 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)의 한 주기와 동일함]를 단위로 하여 이러한 과정을 되풀이함으로써, 모든 게이트선(G₁-G_n)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 화소(PX)에 데이터 신호를 인가하여 한 프레임(frame)의 영상을 표시한다.

한 프레임이 끝나면 다음 프레임이 시작되고 각 화소(PX)에 인가되는 데이터 신호의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 신호의 극성이 바뀌거나(보기: 행 반전, 점 반전), 한 화소행에 인가되는 데이터 신호의 극성도 서로 다를 수 있다(보기: 열 반전, 점 반전).

그러면 본 발명의 한 실시예에 따른 게이트 구동부에 대하여 도 3을 참고하여 상세하게 설명한다.

도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 게이트 구동부를 도시하는 블록도이다.

도 3을 참고하면, 게이트 구동부(400)는 배선부(LS) 및 회로부(CS)를 포함한다. 회로부(CS)는 연속하여 형성되어 있는 복수의 스테이지(ST1-STK)로 이루어진다. 배선부(LS)는 복수의 배선을 포함하며, 각 스테이지(ST1-STK)와 연결되어 스테이지 구동에 필요한 신호를 전달한다.

배선부(LS)로부터 인가받은 시작 신호에 따라 첫번째 스테이지(ST1)는 캐리 신호 및 게이트 신호(Gout1)를 생성한다. 캐리 신호는 두번째 스테이지(ST2)로 전달되고, 두번째 스테이지(ST2)는 캐리 신호 및 게이트 신호(Gout2)를 생성한다. 이러한 과정을 통해 모든 스테이지(ST1-STK)는 순차적으로 게이트 신호(Gout1- Gout K)를 생성하여 출력한다.

이제 도 4를 참고하여 본 발명의 한 실시예에 따른 액정 표시 장치의 데이터 구동부에 대하여 더욱 상세하게 설명한다.

도 4는 본 발명의 한 실시예에 따른 액정 표시 장치의 데이터 구동부를 도시하는 블록도이다.

데이터 구동부(500)는 도 4에 도시한 데이터 구동 IC(540)를 적어도 하나 포함하며, 데이터 구동 IC(540)는 차례로 연결되어 있는 시프트 레지스터(541), 래치(543), 디지털-아날로그 변환기(545), 그리고 버퍼(547)를 포함한다.

시프트 레지스터(541)는 수평 동기 시작 신호(STH)를 인가 받으면 데이터 클록 신호(HCLK)에 따라 입력된 영상 데이터(DAT)를 차례로 시프트시켜 래치(543)에 전달한다. 데이터 구동부(500)가 복수의 데이터 구동 IC(540)를 포함하는 경우 시프트 레지스터(541)는 시프트 레지스터(541)가 담당하는 영상 데이터(DAT)를 전부 시프트시킨 후 시프트 클록 신호(SC)를 이웃하는 데이터 구동 IC의 시프트 레지스터로 내보낸다.

래치(543)는 제1 및 제2 래치(도시하지 않음)를 포함한다. 제1 래치는 시프트 레지스터(541)로부터 영상 데이터(DAT)를 차례로 입력받아 기억하며, 제2 래치는 로드 신호(LOAD)에 따라 제1 래치로부터 영상 데이터(DAT)를 동시에 입력받아 기억하며 이를 디지털-아날로그 변환기(545)에 내보낸다.

디지털-아날로그 변환기(545)는 래치(543)로부터의 디지털 영상 데이터(DAT)를 아날로그 데이터 전압으로 변환하여 버퍼(547)로 내보낸다. 데이터 전압은 극성 신호(POL)에 따라 공통 전압(Vcom)에 대하여 양의 값을 가지거나 음의 값을 가진다.

버퍼(547)는 디지털-아날로그 변환기(545)로부터의 데이터 전압을 출력 단자(Y1-Yr)를 통하여 내보낸다. 이웃하는 출력 단자(Y1-Yr)를 통하여 출력되는 데이터 전압의 극성은 서로 다르다. 출력 단자(Y1-Yr)는 해당 데이터선(D₁-D_m)에 연결된다.

그러면 본 발명에 따른 게이트 구동부(400) 및 데이터 구동부(500)에 포함되어 있는 시프트 레지스터의 한 예에 대하여 도 5 및 도 6을 참고하여 상세하게 설명한다.

도 5는 본 발명의 한 실시예에 따른 시프트 레지스터를 도시하는 회로도이며, 도 6은 도 5에 도시한 시프트 레지스터의 신호 파형도이다.

도 5를 참고하면, 본 발명의 한 실시예에 따른 시프트 레지스터는 복수의 플립 플롭(51, 52, 53, 61, 62, 63)을 포함한다. 각 플립 플롭(51, 52, 53, 61, 62, 63)은 D 플립 플롭(delay flip flop)이다.

각 플립 플롭(51, 52, 53, 61, 62, 63)은 입력 데이터(d_i)를 입력 받는 입력 단자(D), 출력 단자(Q) 및 클록 단자(CK)를 포함한다. 이웃하는 각 플립 플롭(51, 52, 53, 61, 62, 63)의 출력 단자(Q)와 입력 단자(D)는 서로 연결되어 있다.

도 5에서 홀수 번째 배열되어 있는 플립 플롭(51, 52, 53)의 클록 단자(CK)는 서로 연결되어 있으며, 클록 신호(CLK)를 직접 입력 받는다. 이하, 이러한 플립 플롭을 제1 플립 플롭(51, 52, 53)이라 한다.

짝수 번째 배열되어 있는 플립 플롭(61, 62, 63)의 클록 단자(CK)는 서로 연 결되어 있으며, 반전기(70)가 연결되어 있다. 클록 신호(CLK)는 반전기(70)를 통하여 반전된 후 짝수 번째 배열되어 있는 플립 플롭(61, 62, 63) 각각의 클록 단자(CK)로 입력된다. 이하 이러한 플립 플롭을 제2 플립 플롭(61, 62, 63)이라 한다.

즉, 서로 다른 종류의 플립 플롭, 즉 제1 플립 플롭(51, 52, 53) 및 제2 플립 플롭(61, 62, 63)이 서로 번갈아 가며 이웃하여 배치되어 있다.

한편, 시프트 레지스터의 출력 신호(do₁, do₂, do₃)는 제1 플립 플롭(51, 52, 53)의 출력 단자(Q)로부터 출력된다.

도 6을 참고하면, 차례로 연속하는 제1 플립 플롭(51), 제2 플립 플롭(61) 및 또 다른 제1 플립 플롭(52)에 인가되는 제1, 제2 및 제3 입력 데이터(di_s, di_s ₊₁, di_s+2) 및 제1, 제2 및 제3 클록 신호(CLK_s, CLK_s+1, CLK_s+2)가 차례대로 도시되어 있다. 도 6에 도시한 신호에서 레벨이 낮은 부분은 0이라 하고 레벨이 높은 부분은 1이라 한다.

제2 클록(CLK_s+1)이 0 에서 1로 전환될 때, 제1 입력 데이터(di_s)가 제1 플립플롭(51)의 출력 단자(Q)로 출력된다. 즉, 제2 클록(CLK_s+1)의 상승 에지(edge)에서 제1 플립 플롭(51)이 트리거(trigger)된다. 이 때 제1 입력 데이터(di_s)는 데이터 파형을 안정화 시키는 구간인 셋업 타임(S)과 데이터 파형을 일정하게 유지하는 홀드 타임(H)을 갖는다. 도 6에 도시한 바와 같이 제2 클록(CLK_s+1)이 0 에서 1로 전환될 때는 제1 입력 데이터(di_s)는 셋업 타임(S)과 홀드 타임(H)의 사이 정도가 된다. 즉, 제2 클록(CLK_s+1)의 상승 에지(edge)에서 제1 입력 데이터(di_s)의 레벨은 1로 안정적으로 유지된다. 따라서 제2 클록(CLK_s+1)의 상승 에지(edge)에서 제1 입력 데이터(di_s)의 값이 정해 지지 못하여 발생하는 셋업 타임 바이올레이션(setup time violation)이나, 플립 플롭이 제1 입력 데이터(di_s)의 값이 인지하기 전에 제1 입력 데이터(di_s)가 바뀌는 경우 발생하는 홀드 타임 바이올레이션(hold time violation)이 발생하지 않는다.

또한 제3 클록(CLK_s+2)이 0 에서 1로 전환될 때 제2 입력 데이터(di_s+1)가 제2 플립플롭(61)의 출력 단자(Q)로 출력된다. 즉, 제3 클록(CLK_s+2)의 상승 에지(edge)에서 제2 플립 플롭(61)이 트리거(trigger)된다.

연속하여 배열되어 있는 플립 플롭(51, 52, 53, 61, 62, 63)에서 이러한 동작이 반복하여 이루어 진다.

이 때 제1 플립 플롭(51, 52, 53)의 출력 단자(Q)로 출력되는 출력값은 시프트 레지스터의 출력 신호(do₁, do₂, do₃)가 되며, 제2 플립 플롭(61, 62, 63)의 클록 단자(CK)로 입력되는 클록 신호(CLK)의 반전 신호는 각각 제1 플립 플롭(51, 52, 53)의 입력 단자(D)로 입력되는 제1, 제2 및 제3 입력 데이터(di_s, di_s+1, di_s+2)를 트리거하는 역할을 한다.

본 발명의 한 실시예에 따른 시프트 레지스터는 연속하여 배열되어 있는 제1 플립 플롭(51, 52, 53)에 각각 인가되는 클록 신호(CLK)가 다소 지연되더라도, 시프트 레지스터의 출력 신호를 출력하는 제1 플립 플롭(51, 52, 53)을 안정적으로 트리거되도록 제2 플립 플롭(61, 62, 63)가 배치되어 있으므로 시프트 레지스터의 동작이 정확하게 이루어진다. 즉 제1, 제2 및 제3 입력 데이터(di_s, di_s+1, di_s+2)의 셋업 타임(S) 및 홀드 타임(H)을 충분히 확보할 수 있다.

이러한 시프트 레지스터는 게이트 구동부(400) 또는 데이터 구동부(500) 뿐만 아니라 신호 제어부(600)에도 포함될 수 있다.

또한 본 발명의 한 실시예에 따른 시프트 레지스터는 본 발명의 한 실시예로 액정 표시 장치에 포함되는 것으로 설명하였지만 이에 한정되지 않으며, 유기 발광 표시 장치의 각 구동부에도 포함될 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

본 발명에 따르면 시프트 레지스터의 동작 속도 및 정확성을 향상시킬 수 있다.

Claims

복수의 레지스터 출력 신호를 출력하는 시프트 레지스터로서,

제1 플립 플롭,

상기 제1 플립 플롭과 이웃하는 제2 플립 플롭, 그리고

상기 제2 플립 플롭과 이웃하는 제3 플립 플롭

을 포함하고,

상기 제1 내지 제3 플립 플롭은 각각 입력 단자, 출력 단자 및 클록 단자를 포함하고,

상기 제1 및 제3 플립 플롭의 클록 단자에는 동일한 제1 클록 신호가 입력되고, 상기 제2 플립 플롭의 클록 단자에는 상기 제1 클록 신호에 반전된 제2 클록 신호가 입력되는

시프트 레지스터.
제1항에서,

상기 제1 내지 제3 플립 플롭은 D 플립 플롭(delay flip flop)인 시프트 레지스터.
제1항에서,

상기 제2 플립 플롭의 클록 단자와 상기 제1 및 제2 플립 플롭의 클록 단자 사이에 연결되어 있는 반전기를 더 포함하는 시프트 레지스터.
제1항에서,

상기 제1 플립 플롭의 출력 단자와 상기 제2 플립 플롭의 입력 단자는 서로 연결되어 있으며, 상기 제2 플립 플롭의 출력 단자와 상기 제3 플립 플롭의 입력 단자는 서로 연결되어 있는 시프트 레지스터.
제4항에서,

상기 복수의 레지스터 출력 신호는 상기 제1 및 제3 플립 플롭의 출력 단자로부터 출력되는 시프트 레지스터.
복수의 스위칭 소자를 포함하는 화소,

상기 스위칭 소자에 연결되어 있는 복수의 데이터선 및 게이트선, 그리고

상기 신호선에 구동 신호를 인가하며 시프트 레지스터를 포함하는 구동부

를 포함하고,

상기 시프트 레지스터는

제1 플립 플롭,

상기 제1 플립 플롭과 이웃하는 제2 플립 플롭, 그리고

상기 제2 플립 플롭과 이웃하는 제3 플립 플롭

을 포함하고,

상기 제1 내지 제3 플립 플롭은 각각 입력 단자, 출력 단자 및 클록 단자를 포함하고,

상기 제1 및 제3 플립 플롭의 클록 단자에는 동일한 제1 클록 신호가 입력되고, 상기 제2 플립 플롭의 클록 단자에는 상기 제1 클록 신호에 반전된 제2 클록 신호가 입력되는

표시 장치.
제6항에서,

상기 구동부는 상기 게이트선에 게이트 신호를 인가하는 게이트 구동부, 상기 데이터선에 데이터 전압을 인가하는 데이터 구동부, 상기 게이트 구동부 및 상기 데이터 구동부를 제어하는 신호 제어부를 포함하고,

상기 게이트 구동부, 상기 데이터 구동부 및 상기 신호 제어부 중 적어도 어느 하나는 상기 시프트 레지스터를 포함하는 표시 장치.
제7항에서,

상기 제1 내지 제3 플립 플롭은 D 플립 플롭(delay flip flop)인 표시 장치.
제7항에서,

상기 제2 플립 플롭의 클록 단자와 상기 제1 및 제2 플립 플롭의 클록 단자 사이에 연결되어 있는 반전기를 더 포함하는 표시 장치.
제7항에서,

상기 제1 플립 플롭의 출력 단자와 상기 제2 플립 플롭의 입력 단자는 서로 연결되어 있으며, 상기 제2 플립 플롭의 출력 단자와 상기 제3 플립 플롭의 입력 단자는 서로 연결되어 있는 표시 장치.
제10항에서,

상기 복수의 출력 신호는 상기 제1 및 제3 플립 플롭의 출력 단자로부터 출력되는 표시 장치.