KR101286514B1

KR101286514B1 - 액정표시장치

Info

Publication number: KR101286514B1
Application number: KR1020060097081A
Authority: KR
Inventors: 문태웅; 박권식
Original assignee: 엘지디스플레이 주식회사
Priority date: 2006-10-02
Filing date: 2006-10-02
Publication date: 2013-07-16
Also published as: KR20080030779A

Abstract

본 발명은 데이터 드라이브 집적회로의 수를 줄이고 데이터라인의 부하를 줄임과 아울러 수직 2 도트 인버젼 방식 또는 1 도트 인버젼 방식으로 구동이 가능하도록 한 액정표시장치에 관한 것이다. 이 액정표시장치는 극성제어신호를 발생하는 제어기; 상기 극성제어신호에 응답하여 제1 출력채널과 제2 출력채널을 통해 서로 상반되는 극성의 데이터전압을 출력하는 데이터 구동회로; 상기 제1 출력채널에 접속되는 다수의 데이터라인들을 포함하고 상기 다수의 데이터라인들의 상단과 하단이 서로 접속되어 상기 제1 출력채널을 통해 제1 극성의 데이터전압이 공급되는 제1 폐루프형 데이터라인; 상기 제2 출력채널에 접속되는 다수의 데이터라인들을 포함하고 상기 다수의 데이터라인들의 상단과 하단이 서로 접속되어 상기 제2 출력채널을 통해 상기 제1 극성과는 상반된 제2 극성의 데이터전압이 공급되며 상기 제1 폐루프형 데이터라인과 교차하는 제2 폐루프형 데이터라인; 상기 폐루프형 데이터라인들과 교차되는 다수의 게이트라인들; 상기 게이트라인들에 스캔펄스를 순차적으로 공급하는 게이트 구동회로; 및 상기 폐루프형 데이터라인들과 상기 게이트라인들의 교차부에 형성되어 상기 상기 스캔펄스에 응답하여 상기 폐루프형 데이터라인들로부터의 데이터전압을 액정셀의 화소전극들에 공급하는 다수의 스위치소자를 구비한다.

Description

액정표시장치{Liquid Crystal Display}

도 1은 액정표시장치를 나타내는 도면이다.

도 2는 도 1에 도시된 액정표시패널에 액정셀들에 공급되는 구동신호와 그 액정셀에 공급되는 데이터 전압을 보여 주는 파형도이다.

도 3은 데이터라인 수를 줄이기 위한 종래 기술을 설명하기 위한 도면.

도 4는 1 도트 인버젼 방식을 설명하기 위한 도면.

도 5는 수직 2 도트 인버젼 방식을 설명하기 위한 도면.

도 6은 수평 2 도트 인버젼 방식을 설명하기 위한 도면.

도 7은 본 발명의 실시예에 따른 액정표시장치를 나타내는 도면.

도 8은 도 7에 도시된 액정표시패널을 상세히 나타내는 도면.

도 9는 도 7에 도시된 데이터 구동회로를 상세히 보여 주는 블록도.

도 10은 도 9에 도시된 디지털/아날로그 변환기를 상세히 보여 주는 회로도.

도 11은 본 발명의 제1 실시예에 따른 액정표시장치의 구동방법을 설명하기 위한 파형도로써 1 도트 인버젼 방식으로 액정표시패널을 구동하기 위한 파형도.

도 12는 도 11과 같은 구동파형에 의해 액정셀들에 공급되는 데이터전압의 극성을 나타내는 도면.

도 13은 본 발명의 제2 실시예에 따른 액정표시장치의 구동방법을 설명하기 위한 파형도로써 수평 2 도트 인버젼 방식으로 액정표시패널을 구동하기 위한 파형도.

도 14는 도 13과 같은 구동파형에 의해 액정셀들에 공급되는 데이터전압의 극성을 나타내는 도면.

도 15는 도 8에 도시된 액정표시패널에서 데이터라인이 단선된 예를 보여 주는 도면.

< 도면의 주요 부분에 대한 부호의 설명 >

11, 71 : 데이터 구동회로 12, 72 : 게이트 구동회로

13, 73 : 액정표시패널 73 : 타이밍 콘트롤러

91 : 쉬프트레지스터 92 : 데이터 레지스터

93, 94 : 래치 95 : 디지털/아날로그 변환기

96 : 출력회로 101 : PDEC

102 : NDEC 103 : 멀티플렉서

본 발명은 액정표시장치에 관한 것으로 특히, 데이터 드라이브 집적회로의 수를 줄이고 데이터라인의 부하를 줄임과 아울러 수직 2 도트 인버젼 방식 또는 1 도트 인버젼 방식으로 구동이 가능하도록 한 액정표시장치에 관한 것이다.

최근의 정보화 사회에서 표시소자는 시각정보 전달매체로서 그 중요성이 어느 때보다 강조되고 있다. 현재 주류를 이루고 있는 음극선관(Cathode Ray Tube) 또는 브라운관은 무게와 부피가 큰 문제점이 있었다. 이러한 음극선관의 한계를 극복할 수 있는 많은 종류의 평판표시소자(Flat Panel Display)가 개발되고 있다.

평판표시소자에는 액정표시소자(Liquid Crystal Display : LCD), 전계 방출 표시소자(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 일렉트로루미네센스(Electroluminescence : EL) 등이 있고 이들 대부분이 실용화되어 시판되고 있다.

액정표시소자는 전자제품의 경박단소 추세를 만족할 수 있고 양산성이 향상되고 있어 많은 응용분야에서 음극선관을 빠른 속도로 대체하고 있다.

특히, 박막트랜지스터(Thin Film Transistor : 이하, "TFT"라 한다)를 이용하여 액정셀을 구동하는 액티브 매트릭스 타입의 액정표시소자는 화질이 우수하고 소비전력이 낮은 장점이 있으며, 최근의 양산기술 확보와 연구개발의 성과로 대형화와 고해상도화로 급속히 발전하고 있다.

도 1 및 도 2는 액티브 매트릭스 타입의 액정표시장치와 그 구동신호를 나타낸 것이다.

도 1 및 도 2를 참조하면, 액티브 매트릭스 타입의 액정표시장치는 m×n 개의 액정셀들(Clc)이 매트릭스 타입으로 배열되고 m 개의 데이터라인들(D1 내지 Dm) 과 n 개의 게이트라인들(G1 내지 Gn)이 교차되며 그 교차부에 TFT가 형성된 액정표시패널(13)과, 액정표시패널(13)의 데이터라인들(D1 내지 Dm)에 데이터를 공급하기 위한 데이터 구동회로(11)와, 게이트라인들(G1 내지 Gn)에 스캔펄스를 공급하기 위한 게이트 구동회로(12)를 구비한다.

액정표시패널(13)은 두 장의 유리기판 사이에 액정분자들이 주입된다. 이 액정표시패널(13)의 하부 유리기판 상에 형성된 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)은 상호 직교된다. 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)의 교차부에 형성된 TFT는 게이트라인(G1 내지 Gn)으로부터의 스캔펄스에 응답하여 데이터라인들(D1 내지 Dn)을 경유하여 공급되는 데이터 전압을 액정셀(Clc)에 공급하게 된다. 이를 위하여, TFT의 게이트전극은 게이트라인(G1 내지 Gn)에 접속되며, 드레인전극은 데이터라인(D1 내지 Dm)에 접속된다. 그리고 TFT의 소스전극은 액정셀(Clc)의 화소전극에 접속된다. 액정표시패널(13)의 상부 유리기판 상에는 도시하지 않은 블랙매트릭스, 컬러필터 및 공통전극이 형성된다.

액정표시패널(13)의 상부 유리기판과 하부 유리기판 상에는 광축이 직교하는 편광판이 부착되고 액정과 접하는 내측 면 상에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다.

액정표시패널(13)의 액정셀(Clc) 각각에는 스토리지 캐패시터(Cst)가 형성된다. 스토리지 캐패시터(Cst)는 액정셀(Clc)의 화소전극과 전단 게이트라인 사이에 형성되거나, 액정셀(Clc)의 화소전극과 도시하지 않은 공통전극라인 사이에 형성되어 액정셀(Clc)의 전압을 일정하게 유지시킨다.

데이터 구동회로(11)는 쉬프트 레지스터, 래치, 디지털-아날로그 변환기 및 출력 버퍼를 각각 포함하는 다수의 데이터 드라이브 집적회로들로 구성된다. 이 데이터 구동회로(11)는 디지털 비디오 데이터를 래치하고 그 디지털 비디오 데이터를 아날로그 감마보상전압으로 변환하여 데이터라인들(D1 내지 Dm)에 공급한다.

게이트 구동회로(12)는 1 수평주기마다 스타트펄스를 순차적으로 쉬프트시켜 스캔펄스를 발생하는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀(Clc)의 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터 및 레벨 쉬프터와 게이트라인(G1 내지 Gn) 사이에 접속되는 출력 버퍼를 각각 포함하는 다수의 게이트 드라이브 집적회로들로 구성된다. 이 게이트 구동회로(12)는 스캔펄스를 게이트라인들(G1 내지 Gn)에 순차적으로 공급하여 데이터가 공급되는 액정표시패널(13)의 수평라인을 선택한다.

도 2에서, 'Vd'는 데이터 구동회로(11)에 의해 출력되어 데이터라인들(D1 내지 Dm)에 공급되는 데이터전압이며, 'Vlc'는 액정셀(Clc)에서 충방전되는 데이터전압이다. 그리고 'Scp'는 1 수평기간으로 발생되는 스캔펄스이다. 'Vcom'은 액정셀들(Clc)의 공통전극에 공급되는 공통전압이다.

이 액정표시장치는 액정표시패널(13)에 형성되는 데이터라인들(D1 내지 Dm)이 많고 그 데이터라인들(D1 내지 Dm)에 데이터전압을 공급하기 위한 데이터 구동회로(11)의 드라이브 집적회로들로 인하여 코스트 부담이 큰 문제점이 있다. 이러한 코스트 부담은 해상도가 높아지거나 액정표시패널(13)이 대화면화될수록 더 가중된다.

데이터 드라이브 집적회로의 증가로 인한 문제점을 해결하기 위하여, 하나의 데이터라인으로 두 개의 액정셀 열을 구동함으로써 데이터 드라이브 집적회로의 수를 줄일 수 있는 기술이 개발된다. 이러한 데이터 드라이브 집적회로 저감 기술의 일예는 도 3과 같다. 도 3과 같은 액정표시장치는 화소 어레이에서 데이터라인들(D1, D2, D3)의 좌우에 서로 다른 액정셀을 구동하기 위한 TFT를 접속시키고, 데이터에 동기되는 스캔펄스를 1/2 수평기간 동안 순차적으로 두 개의 게이트라인들에 인가하여 좌우에 배치된 두 개의 액정셀들을 시분할 구동함으로써 데이터라인 수를 줄인다.

도 3과 같은 액정표시장치는 데이터라인의 수를 줄일 수는 있으나 데이터라인의 좌우에 TFT들이 접속되어 데이터라인의 부하가 증가하는 단점이 있다.

한편, 데이터 드라이브 집적회로의 수를 줄이기 위하여 하나의 데이터라인을 분리하여 두 열의 액정셀들에 데이터전압을 분배할 수 있지만 이 경우, 수평으로 이웃하는 두 개의 액정셀들에 1수평기간 동안 동일한 극성의 데이터전압이 공급되므로 수직 및 수평방향으로 이웃하는 액정셀들에 서로 다른 극성을 인가하는 도트 인버젼 방식으로 동작하기가 어렵고, 데이터전압의 극성을 1 수평기간마다 반전시키더라도 수평으로 이웃하는 두 개의 액정셀들에 1수평기간 동안 동일한 극성의 데이터전압이 공급되므로 액정표시패널에 수평 2 도트 형태로 데이터 전압이 공급될 수 밖에 없다.

참고로, 1 도트 인버젼 방식은 도 4와 같이 수직방향으로 인접하는 액정셀들에 각각 공급되는 데이터의 극성이 1 도트 주기로 상반됨과 아울러 수평방향으로 인접하는 액정셀들에 각각 공급되는 데이터의 극성이 1 도트 주기로 상반된다. 그리고 그 데이터의 극성은 매 프레임(Ft-1,Ft)마다 반전된다. 이러한 1 도트 인버젼 방식은 수직 및 수평방향 모두에서 플리커가 거의 나타나지 않는 장점이 있지만, 특정 데이터 패턴에서 플리커가 관찰되고 데이터의 극성 반전 주기가 짧기 때문에 데이터 구동회로의 극성제어신호 및 구동주파수가 높기 때문에 구동회로의 소비전력이 큰 단점이 있다.

수직 2 도트 인버젼 방식은 도 5와 같이 수직방향으로 인접하는 액정셀들에 각각 공급되는 데이터의 극성이 2 도트 주기로 상반됨과 아울러 수평방향으로 인접하는 액정셀들에 각각 공급되는 데이터의 극성이 1 도트 주기로 상반된다. 그리고 그 데이터의 극성은 매 프레임(Ft-1,Ft)마다 반전된다. 이와 같은 수직 2 도트 인버젼 방식은 1 도트 인버젼 방식을 보완하기 위하여 개발된 인버젼 방식으로써 수직 및 수평방향 모두에서 플리커가 거의 나타나지 않고 1 도트 인버젼 방식에 비하여 데이터 구동회로의 극성제어신호 및 구동주파수가 낮아 소비전력이 낮은 장점이 있다.

현재 액정표시장치는 대부분 상기와 같은 1 도트 인버젼 방식이나 수직 2 도트 인버젼 방식이 적용되고 있다.

수평 2 도트 인버젼 방식은 도 6과 같이 수직방향으로 인접하는 액정셀들에 각각 공급되는 데이터의 극성이 1 도트 주기로 상반됨과 아울러 수평방향으로 인접하는 액정셀들에 각각 공급되는 데이터의 극성이 2 도트 주기로 상반된다. 이러한 수평 2 도트 인버젼 방식은 수직 2 도트 인버젼 방식에 비하여 데이터전압의 극성 반전주기가 더 빠르므로 데이터 구동회로의 데이터 전압 출력을 제어하기 위한 극성제어신호의 주파수가 더 높기 때문에 소비전력이 더 큰 단점이 있고 또한, 수직 2 도트 인버젼 방식에 비하여 플리커가 나타나는 주기가 더 길게 되어 수직 2 도트 인버젼 방식에 비하여 육안으로 플리커가 더 쉽게 관찰되는 문제점이 있다. 이러한 수평 2 도트 인버젼 방식을 적용하는 액정표시장치는 거의 없다. 따라서, 데이터라인의 수를 줄이기 위하여 하나의 데이터라인을 분리하여 두 열의 액정셀들에 데이터전압을 분배할 때, 수평 2 도트 형태로 데이터 전압이 공급될 수 밖에 없다면 액정표시패널의 소비전력이 높아지고 대부분의 액정표시장치에 호환되기가 어려운 문제점이 있다.

따라서, 본 발명의 목적은 데이터 드라이브 집적회로의 수를 줄이고 데이터라인의 부하를 줄임과 아울러 수직 2 도트 인버젼 방식 또는 1 도트 인버젼 방식으로 구동이 가능하도록 한 액정표시장치를 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 극성제어신호를 발생하는 제어기; 상기 극성제어신호에 응답하여 제1 출력채널과 제2 출력채널을 통해 서로 상반되는 극성의 데이터전압을 출력하는 데이터 구동회로; 상기 제1 출력채널에 접속되는 다수의 데이터라인들을 포함하고 상기 다수의 데이터라인들의 상단과 하단이 서로 접속되어 상기 제1 출력채널을 통해 제1 극성의 데이터전압이 공급되는 제1 폐루프형 데이터라인; 상기 제2 출력채널에 접속되는 다수의 데이터라인들을 포함하고 상기 다수의 데이터라인들의 상단과 하단이 서로 접속되어 상기 제2 출력채널을 통해 상기 제1 극성과는 상반된 제2 극성의 데이터전압이 공급되며 상기 제1 폐루프형 데이터라인과 교차하는 제2 폐루프형 데이터라인; 상기 폐루프형 데이터라인들과 교차되는 다수의 게이트라인들; 상기 게이트라인들에 스캔펄스를 순차적으로 공급하는 게이트 구동회로; 및 상기 폐루프형 데이터라인들과 상기 게이트라인들의 교차부에 형성되어 상기 상기 스캔펄스에 응답하여 상기 폐루프형 데이터라인들로부터의 데이터전압을 액정셀의 화소전극들에 공급하는 다수의 스위치소자를 구비한다.

상기 제1 폐루프형 데이터라인은 4n(n은 0 이상의 정수)+1 번째 수직 화소열에 공급될 상기 데이터전압이 공급되는 제1 데이터라인; 및 4n+3 번째 수직 화소열에 공급될 상기 데이터전압이 공급되는 제2 데이터라인을 구비한다.

상기 제1 폐루프형 데이터라인은 4n+2 번째 수직 화소열에 공급될 상기 데이터전압이 공급되는 제3 데이터라인; 및 4n+4 번째 수직 화소열에 공급될 상기 데이터전압이 공급되는 제2 데이터라인을 구비한다.

상기 게이트라인들은 지그재그 형태로 패터닝되어 4n(n은 0 이상의 정수)+3 번째 수직 화소열의 화소전극들과 4n+4 번째 수직 화소열의 화소전극들에 중첩되는 다수의 기수 게이트라인들; 지그재그 형태로 패터닝되어 4n+1 번째 수직 화소열의 화소전극들과 4n+2 번째 수직 화소열의 화소전극들에 중첩되는 다수의 우수 게이트 라인들; 및 지그재그 형태로 패터닝되어 최상단의 수평라인에 배치된 수평 화소열 중에서 4n+1 번째 화소의 화소전극과 4n+2 번째 화소의 화소전극에 중첩되는 더미 게이트라인을 구비한다.

상기 스위치소자들은 상기 기수 게이트라인으로부터의 스캔펄스에 응답하여 상기 제1 폐루프형 데이터라인으로부터의 전압을 상기 4n+1 번째 수직 화소열의 화소전극들에 공급하는 다수의 제1 박막트랜지스터들; 상기 기수 게이트라인으로부터의 스캔펄스에 응답하여 상기 제2 폐루프형 데이터라인으로부터의 전압을 상기 4n+2 번째 수직 화소열의 화소전극들에 공급하는 다수의 제2 박막트랜지스터들; 상기 우수 게이트라인으로부터의 스캔펄스에 응답하여 상기 제1 폐루프형 데이터라인으로부터의 전압을 상기 4n+3 번째 수직 화소열의 화소전극들에 공급하는 다수의 제3 박막트랜지스터들; 및 상기 우수 게이트라인으로부터의 스캔펄스에 응답하여 상기 제2 폐루프형 데이터라인으로부터의 전압을 상기 4n+4 번째 수직 화소열의 화소전극들에 공급하는 다수의 제4 박막트랜지스터들을 구비한다.

상기 스캔펄스의 펄스폭은 대략 1/2 수평기간이다.

상기 극성제어신호는 1 수평기간 단위로 논리값이 반전되고, 상기 데이터 구동회로는, 상기 1 수평기간 단위로 논리값이 반전되는 상기 극성제어신호에 응답하여 상기 제1 출력채널을 통해 출력되는 데이터전압과 상기 제2 출력채널을 통해 출력되는 데이터전압의 극성을 1 수평기간 단위로 반전시킨다.

상기 극성제어신호는 2 수평기간 단위로 논리값이 반전되고, 상기 데이터 구동회로는, 상기 2 수평기간 단위로 논리값이 반전되는 상기 극성제어신호에 응답하 여 상기 제1 출력채널을 통해 출력되는 데이터전압과 상기 제2 출력채널을 통해 출력되는 데이터전압의 극성을 2 수평기간 단위로 반전시킨다.

상기 더미 게이트라인에는 액정셀의 공통전극에 공급되는 공통전압과 같은 전압이 공급되고 상기 스캔펄스가 공급되지 않는다.

이하, 도 7 내지 도 15를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 7 및 도 8은 본 발명의 실시예에 따른 액정표시장치를 나타낸다.

도 7 및 도 8을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 매트릭스 타입으로 배열된 다수개의 액정셀(Clc)을 포함하는 액정표시패널(73), y/2 개의 데이터 출력 채널들(C1 내지 Cy/2)을 통해 데이터를 출력하는 데이터 구동회로(71), 2x+1 개의 게이트라인들(G0 내지 G2x)에 스캔펄스를 공급하기 위한 게이트 구동회로(72), 데이터 구동회로(71)와 게이트 구동회로(72)를 제어하기 위한 타이밍 콘트롤러(74)를 구비한다.

액정표시패널(73)은 상호 대향 합착되는 두 장의 유리기판, 및 이들 사이에 주입된 액정분자들을 포함한다. 이에, 액정표시패널(73)은 다수개의 화소에 대응하는 다수개의 액정 셀(Clc)을 포함한다.
그리고, 액정 셀(Clc)의 화소전극(1)은 게이트라인(Gi, 1≤i≤2x+1)과 데이터라인(Sj, 1≤j≤y) 사이의 교차부에 형성되는 TFT에 연결되고, 스토리지 커패시터(Cst)와 병렬로 연결된다. 그리고, 액정 셀(Clc)의 공통전극(2)은 공통전원(Vcom)에 연결된다.
액정표시패널(73)은 두 장의 유리기판 중 하부 유리기판에, 상호 교차하도록 형성되는 y 개의 데이터라인(S1 내지 Sy)과 2x+1 개의 게이트라인(G0 내지 G2x)을 포함한다. 여기서, y 개의 데이터라인(S1 내지 Sy)은 y개의 수직 화소열에 대응하고, 2x+1개의 게이트라인(G0 내지 G2x)은 x개의 수평 화소열에 대응한다.
즉, 2x+1개의 게이트라인(G0 내지 G2x)은 최상단의 수평 라인인 더미 게이트라인(G0)을 제외하고, 연속하는 한 쌍의 기수 게이트라인(G1, G3, … G2x-1)과 우수 게이트라인(G2, G4,… G2x)은 하나의 수평 화소열에 대응한다. 이때, 각 수평 화소열에 있어서, 4n+1(여기서, n은 0 이상, y/4-1 이하의 정수, 즉 0≤n≤((y/4)-1)) 번째 화소 및 4n+2 번째 화소는 기수 게이트라인(G1, G3, … G2x-1)에 대응하고, 4n+3 번째 화소 및 4n+4 번째 화소는 우수 게이트라인(G2, G4, … G2x)에 대응한다.
일 예로, 다수개의 액정셀이 x개의 수평 화소열 및 y개의 수직 화소열을 이루도록, P(1,1), P(1,2), … P(1, y) | P(2,1), … P(2,y) | … | P(x,1), P(x,2),… P(x,y)으로 매트릭스 배열되는 경우, 제 1 게이트라인(G1)과 제 2 게이트라인(G2)은 첫번째 수평 화소열(P(1,1), P(1,2) … P(1, y))에 대응하되, 제 1 게이트라인(G1)은 P(1,1), P(1,2), P(1,5), P(1,6), … P(1,y-3), P(1,y-2)의 TFT에 연결되고, 제 2 게이트라인(G2)은 P(1,3), P(1,4), P(1,7), P(1,8), … P(1,y-1), P(1,y)의 TFT에 연결된다.

액정표시패널(73)에서, 4n+1(여기서, n은 0 이상, (y/4)-1 이하의 정수, 즉 0≤n≤((y/4)-1)) 번째 데이터라인(S1, S5, S9, … Sy-3)과 4n+3 번째 데이터라인(S3, S7, S11, … Sy-1)은 상단과 하단 각각에서 전기적으로 접속되어 4n+1 번째 수직 화소열과 4n+2 번째 수직 화소열을 감싸는 형태의 폐루프를 형성한다. 4n+2 번째 데이터라인(S2, S6, S10, … Sy-2)과 4n+4 번째 데이터라인(S4, S8, S12, … Sy)은 상단과 하단 각각에서 전기적으로 접속되어 4n+2 번째 수직 화소열과 4n+3 번째 수직 화소열을 감싸는 형태의 폐루프를 형성한다. 즉, 이웃하는 기수 데이터라인들은 데이터 구동회로(71)에 형성된 하나의 기수 데이터 출력 채널에 공통으로 또는 병렬로 접속됨과 아울러 이웃하는 기수 수직 화소열 및 우수 수직 화소열을 사이에 두고 폐루프 형태로 접속되어 상기 하나의 기수 데이터 출력 채널을 통해 데이터 전압을 공급받는다. 또한, 이웃하는 우수 데이터라인들은 데이터 구동회로(71)에 형성된 하나의 우수 데이터 출력 채널에 공통으로 또는 병렬로 접속됨과 아울러 이웃하는 우수 수직 화소열 및 기수 수직 화소열을 사이에 두고 폐루프 형태로 접속되어 상기 하나의 우수 데이터 출력 채널을 통해 데이터 전압을 공급받는다. 액정표시패널(74)에서 이웃한 폐루프형 데이터라인들이 상단과 하단에서 서로 교차한다. 이 교차부에서 어느 한 폐루프형 데이터라인은 절연층을 관통하여 그 데이터라인의 양측을 노출시키는 콘택홀을 통해 콘택 금속패턴으로 접속되어 다른 폐루프형 데이터라인으로부터 전기적으로 분리된다. 즉, 본 발명의 액정표시패널에는 기수 데이터라인들을 포함한 기수 폐루프형 데이터라인들과 우수 데이터라인들을 포함한 우수 폐루프형 데이터라인들이 상단과 하단에서 서로 교차한다.

게이트라인들(G0 내지 G2x)은 지그재그 형태로 패터닝된다. 이러한 지그재그 패턴 구조에 의해, 기수 게이트라인들(G1, G3, … G2x-1)은 4n+1 번째 수직 화소열과 4n+2 번째 수직 화소열에 배치된 TFT들의 게이트전극에 접속되고, 절연층을 사이에 두고 4n+3 번째 수직 화소열과 4n+4 번째 수직 화소열에 배치된 화소전극들에 중첩된다. 4n+3 번째 수직 화소열과 4n+4 번째 수직 화소열의 스토리지 커패시터(Cst)는 절연층을 사이에 두고 중첩된 기수 게이트라인들(G1, G3, … G2x-1)과 화소전극들에 의해 형성된다. 이 스토리지 커패시터(Cst)는 화소전극에 충전된 데이터전압을 일정하게 유지시키는 역할을 한다.

우수 게이트라인들(G2, G4, … G2x)은 4n+3 번째 수직 화소열과 4n+4 번째 수직 화소열에 배치된 TFT들의 게이트전극에 접속되고, 절연층을 사이에 두고 4n+1 번째 수직 화소열과 4n+2 번째 수직 화소열에 배치된 화소전극들에 중첩된다. 4n+1 번째 수직 화소열과 4n+2 번째 수직 화소열의 스토리지 커패시터(Cst)는 절연층을 사이에 두고 중첩된 우수 게이트라인들(더미 게이트라인 포함)(G0, G2, G4, … G2x)과 화소전극들에 의해 형성된다. 이 스토리지 커패시터(Cst)는 화소전극에 충전된 데이터전압을 일정하게 유지시키는 역할을 한다.
더미 게이트라인(G0)은 최상단의 수평 라인에 배치된 액정셀들 중에서, 4n+1 번째 수직 화소열과 4n+2 번째 수직 화소열의 액정셀들에 스토리지 커패시터를 형성한다.

데이터라인들(S1 내지 Sy)과 게이트라인들(G0 내지 G2x)의 교차부들에는 TFT들이 접속된다.
즉, 4n+1 번째 수직 화소열에 배치된 TFT의 게이트전극은 기수 게이트라인(G1, G3, … G2x-1)에 접속되고, 소스전극은 4n+1 번째 데이터라인(S1, S5, S9, … Sy-3)에 접속되고, 그리고 드레인전극은 4n+1 번째 수직 화소열의 화소전극들에 접속된다. 4n+2 번째 수직 화소열에 배치된 TFT의 게이트전극은 기수 게이트라인(G1, G3, … G2x-1)에 접속되고, 소스전극은 4n+2 번째 데이터라인(S2, S6, S10, … Sy-2)에 접속되고, 그 드레인전극은 4n+2 번째 수직 화소열의 화소전극들에 접속된다. 4n+3 번째 수직 화소열에 배치된 TFT의 게이트전극은 우수 게이트라인(G0, G3, … G2x)에 접속되고, 소스전극은 4n+3 번째 데이터라인(S3, S7, S11, … Sy-1)에 접속되고, 그 드레인전극은 4n+3 번째 수직 화소열의 화소전극들에 접속된다. 4n+4 번째 수직 화소열에 배치된 TFT의 우수 게이트라인(G0, G3, … G2x)에 접속되고, 소스전극은 4n+4 번째 데이터라인(S4, S8, S12, … Sy)에 접속되고, 그 드레인전극은 4n+4 번째 수직 화소열의 화소전극들에 접속된다.

액정표시패널의 유효화면에서 최상단 수평라인에 형성된 더미 게이트라인(G0)에는 스캔펄스가 공급되지 않고 공통전압(Vcom)이 공급된다. 한편, 스캔펄스의 로우논리전압은 공통전압(Vcom)과 동일하다.

액정표시패널(73)의 상부 유리기판 상에는 도시하지 않은 블랙매트릭스, 컬러필터 및 공통전극이 형성된다. 한편, 공통전극은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다.

액정표시패널(73)의 상부 유리기판과 하부 유리기판 상에는 광축이 직교하는 편광판이 부착되고 액정과 접하는 내측 면 상에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다.

데이터 구동회로(71)는 타이밍 콘트롤러(74)의 제어 하에 디지털 비디오 데이터를 래치하고 그 디지털 비디오 데이터를 타이밍 콘트롤러(74)로부터의 극성제어신호에 응답하여 아날로그 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 데이터전압으로써 데이터 출력채널들(C1 내지 Cy/2)을 통해 출력된다. 데이터 출력채널들(C1 내지 Cy/2)은 데이터라인들(S1 내지 Sy)과 1 : 2로 접속된다. 즉, 하나의 데이터 출력 채널은 폐루프로 접속된 두 개의 데이터라인들에 접속된다. 데이터전압들은 스캔신호들에 동기되어 대략 1/2 수평기간을 주기로 출력되어 폐루프로 접속된 두 개의 데이터라인들에 공급된다. 데이터 구동회로(71)로부터 출력되는 정극성/부극성 데이터전압은 1 수평기간 단위 또는 2 수평기간 단위로 극성이 반전된다.

게이트 구동회로(72)는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀의 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터 및 레벨 쉬프터와 게이트라인(G0 내지 G2x) 사이에 접속되는 출력 버퍼를 각각 포함하는 다수의 게이트 드라이브 집적회로들로 구성되어 대략 1/2 수평기간 단위로 스캔펄스들을 순차적으로 출력한다.

타이밍 콘트롤러(74)는 수직/수평 동기신호와 클럭신호를 입력받아 게이트 구동회로(72)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동회로(71)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 게이트 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse : GSP), 쉬프트 레지스터를 구동하기 위한 게이트 쉬프트 클럭신호(Gate Shift Clock : GSC), 게이트 출력 신호(Gate Output Enable : GOE) 등을 포함한다. 여기서, 스캔펄스의 펄스폭이 대략 1/2 수평기간이 되도록 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC) 등은 대략 1/2 수평기간의 펄스폭으로 발생된다. 데이터 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse : GSP), 소스 쉬프트 클럭(Source Shift Clock : SSC), 소스 출력 신호(Source Output Enable : SOE), 극성제어신호(Polarity : POL) 등을 포함한다. 극성제어신호(POL)는 1 수평기간 단위로 논리값이 반전되는 제1 극성 제어신호(POL1) 또는 2 수평기간 단위로 논리값이 반전되는 제2 극성 제어신호(POL2)를 포함한다. 여기서, 극성제어신호(POL)는 정극성/부극성 데이터전압이 대략 1/2 수평기간 동안 출력되도록 대략 1/2 수평주기로 발생된다. 구동회로들(71, 72)의 타이밍 제어와 함께 타이밍 콘트롤러(74)는 디지털 비디오 데이터(RGB)를 샘플링한 후에 재정렬하여 데이터 구동회로(71)에 공급하는 역할을 겸한다.

이러한 본 발명의 액정표시장치는 데이터라인들(S1 내지 Sy)에 접속되는 TFT의 개수가 작고 폐루프 구조에 의해 데이터라인의 폭이 넓어지므로 부하 특히, 전기적 저항이 작아지게 된다. 따라서, 본 발명의 액정표시장치는 데이터라인들의 부하 즉, RC 부하를 줄여 데이터전압의 전압강하와 지연을 줄일 수 있다.

도 9 및 도 10은 데이터 구동회로(71)를 상세히 나타내는 회로도이다.

도 9 및 도 10을 참조하면, 데이터 구동회로(71)는 각각 k(k는 y보다 작은 정수) 개의 데이터라인들(S1 내지 Sk)을 구동하는 다수의 집적회로(Integrated Circuit, IC)를 포함하며, 집적회로 각각은 타이밍 콘트롤러(74)와 데이터라인(S1 내지 Sk) 사이에 종속적으로 접속된 쉬프트레지스터(91), 데이터 레지스터(92), 제1 래치(93), 제2 래치(94), 디지털/아날로그 변환기(이하, "DAC"라 한다)(95) 및 출력회로(96)를 포함한다. 쉬프트레지스터(91)는 타이밍 콘트롤러(74)로부터의 소스 스타트 펄스(SSP)를 소스 쉬프트 클럭(SSC)에 따라 쉬프트시켜 샘플링신호를 발생하게 된다. 또한, 쉬프트 레지스터(91)는 소스 스타트 펄스(SSP)를 쉬프트시켜 다음 단 집적회로의 쉬프트 레지스터(91)에 캐리신호(CAR)를 전달하게 된다. 데이터 레지스터(92)는 타이밍 콘트롤러(74)에 의해 분리된 기수 디지털 비디오 데이터(RGBodd)와 우수 디지털 비디오 데이터(RGBeven)를 일시 저장하고 저장된 데이터들(RGBodd,RGBeven)을 제1 래치(93)에 공급한다. 제1 래치(93)는 쉬프트 레지스터(91)로부터 순차적으로 입력되는 샘플링신호에 응답하여 데이터 레지스터(92)로부터의 디지털 비디오 데이터들(RGBeven, RGBodd)을 샘프링하고 1 수평라인 분씩 래치한 다음, 1 수평라인 분의 데이터를 동시에 출력한다. 제2 래치(94)는 제1 래치(93)로부터 입력되는 1 수평라인분의 데이터를 래치한 다음, 타이밍 콘트롤러(74)로부터의 소스출력신호(SOE)에 응답하여 다른 집적회로들의 제2 래치(94)와 동시에 래치된 디지털 비디오 데이터들을 출력한다. DAC(95)는 도 10과 같이 정극성 감마기준전압(GH)이 공급되는 P-디코더(PDEC)(101), 부극성 감마기준전압(GL)이 공급되는 N-디코더(NDEC)(102), P-디코더(101)의 출력과 N-디코더(102)의 출력 중 어느 하나를 선택하기 위한 멀티플렉서(103)를 포함한다. P-디코더(101)는 제2 래치(94)로부터 입력되는 디지털 비디오 데이터를 디코드하여 그 데이터의 계조값에 해당하는 정극성 감마보상전압을 출력하고, N-디코더(104)는 제2 래치(94)로부터 입력되는 디지털 비디오 데이터를 디코드하여 그 데이터의 계조값에 해당하는 부극성 감마보상전압을 출력한다. 멀티플렉서(103)는 제1 극성제어신호(POL1) 또는 제2 극성제어신호(POL2)에 응답하여 정극성의 감마보상전압과 부극성의 감마보상전압을 교대로 선택하고 선택된 정극성/부극성 감마보상전압을 아날로그 데이터전압으로써 출력한다. 제1 극성제어신호(POL1)는 1 도트 인버젼 방식으로 아날로그 데이터전압의 극성을 제어하는 신호이며, 제2 극성제어신호(POL1)는 수직 2 도트 인버젼 방식으로 아날로그 데이터전압의 극성을 제어하는 신호이다. 출력회로(96)는 버퍼를 포함하여 데이터라인(S1 내지 Sk)로 공급되는 아날로그 데이터전압의 신호감쇠를 최소화한다.

도 11은 본 발명의 제1 실시예에 따른 액정표시장치의 구동파형으로써 1 도트 인버젼 방식으로 데이터전압을 액정표시패널에 공급하기 위한 구동파형을 나타낸다. 도 12는 도 11의 구동파형에 의해 액정표시패널(73)의 액정셀들에 공급되는 데이터전압의 극성을 보여주는 도면이다.

도 8, 11 및 12를 참조하면, 데이터 구동회로(71)는 타이밍 콘트롤러(74)로부터의 제1 극성제어신호(POL1)에 응답하여 출력채널들(C1 내지 Cy/2)을 통해 1 수평기간(1H) 단위로 극성이 반전되는 데이터전압을 출력한다. 제1 극성제어신호(POL1)는 대략 1 수평기간 단위로 논리가 반전된다.

데이터 구동회로(71)의 DAC(95)는 t-1 번째 프레임기간(Ft-1) 동안 제1 극성제어신호(POL1)에 응답하여 기수 데이터 출력채널들(C1, C3, … Cy/2-1)을 통해 출력되는 아날로그 데이터전압과 우수 데이터 출력채널들(C2, C4, … Cy/2)을 통해 출력되는 아날로그 데이터전압의 극성을 서로 상반되게 함과 아울러 그 데이터전압의 극성을 1 수평기간 단위로 반전시킨다.

t-1 번째 프레임기간(Ft-1) 동안, 제1 게이트라인(G1)에 제1 스캔펄스(SP1)가 공급되는 대략 1/2 수평기간(1/2 H)의 제1 스캔기간 동안, 제1 수평라인의 정극성 아날로그 데이터전압이 4n+1 번째 데이터라인들(S1, S5, … Sy-3)에 공급됨과 동시에 제1 수평라인의 부극성 아날로그 데이터전압이 4n+2 번째 데이터라인들(S2, S6, … Sy-2)에 공급된다. 이때, 제1 스캔펄스(SP1)에 의해 제1 수평라인에서 4n+1 번째 수직 화소열과 4n+2 번째 수직 화소열에 배치된 TFT들만이 턴-온되므로 제11 액정셀(P11)의 화소전극에 정극성 아날로그 데이터전압이 공급됨과 동시에 제12 액정셀(P12)의 화소전극에 부극성 아날로그 데이터전압이 공급된다.
이어서, 제2 게이트라인(G2)에 제2 스캔펄스(SP2)가 공급되는 대략 1/2 수평기간(1/2 H)의 제2 스캔기간 동안, 제1 수평라인의 정극성 아날로그 데이터전압이 4n+3 번째 데이터라인들(S3, S7, … Sy-1)에 공급됨과 동시에 제1 수평라인의 부극성 아날로그 데이터전압이 4n+4 번째 데이터라인들(S4, S8, … Sy)에 공급된다. 이때, 제2 스캔펄스(SP2)에 의해 제1 수평라인에서 4n+3 번째 수직 화소열과 4n+4 번째 수직 화소열에 배치된 TFT들만이 턴-온되므로 그 TFT들에 접속된 제13 액정셀(P13)의 화소전극에 정극성 아날로그 데이터전압이 공급됨과 동시에 제14 액정셀(P14)의 화소전극에 부극성 아날로그 데이터전압이 공급된다.
다음, 제3 게이트라인(G3)에 제3 스캔펄스(SP3)가 공급되는 대략 1/2 수평기간(1/2 H)의 제3 스캔기간 동안, 제2 수평라인의 정극성 아날로그 데이터전압이 4n+1 번째 데이터라인들(S1, S5, … Sy-3)에 공급됨과 동시에 제2 수평라인의 부극성 아날로그 데이터전압이 4n+2 번째 데이터라인들(S2, S6, … Sy-2)에 공급된다. 이때, 제3 스캔펄스(SP3)에 의해 제2 수평라인에서 4n+1 번째 수직 화소열과 4n+2 번째 수직 화소열에 배치된 TFT들만이 턴-온되므로 제21 액정셀(P21)의 화소전극에 정극성 아날로그 데이터전압이 공급됨과 동시에 제22 액정셀(P22)의 화소전극에 부극성 아날로그 데이터전압이 공급된다.
그리고, 제4 게이트라인(G4)에 제4 스캔펄스(SP4)가 공급되는 대략 1/2 수평기간(1/2 H)의 제4 스캔기간 동안, 제2 수평라인의 정극성 아날로그 데이터전압이 4n+3 번째 데이터라인들(S3, S7, … Sy-1)에 공급됨과 동시에 제2 수평라인의 부극성 아날로그 데이터전압이 4n+4 번째 데이터라인들(S4, S8, … Sy)에 공급된다. 이때, 제4 스캔펄스(SP4)에 의해 제2 수평라인에서 4n+3 번째 수직 화소열과 4n+4 번째 수직 화소열에 배치된 TFT들만이 턴-온되므로 그 TFT들에 접속된 제23 액정셀(P23)의 화소전극에 정극성 아날로그 데이터전압이 공급됨과 동시에 제24 액정셀(P24)의 화소전극에 부극성 아날로그 데이터전압이 공급된다.

t 번째 프레임기간 동안, 제1 극성제어신호(POL1)는 t-1 번째 프레임기간 동안 발생되었던 제1 극성제어신호(POL1)에 비하여 역위상으로 발생된다. 따라서, t 번째 프레임기간 동안, 액정표시패널에 공급되는 데이터전압의 극성은 t-1 번째 프레임기간 동안과는 상반되는 1 도트 인버젼 형태로 제어된다.
이상과 같이, 본 발명의 제1 실시예에 따른 액정표시장치는 매트릭스 배열된 다수개의 액정셀(Clc)을 포함하되, 다수 개의 액정셀 중 동일 수평라인에 연속 배열되는 제1, 제2, 제3 및 제4 액정셀에 있어서, 제1 및 제3 액정셀은 기수 데이터 출력채널(C1, C3, … Cy/2-1) 중 어느 하나와 연결된 서로 다른 데이터라인에 대응하고, 제2 및 제4 액정셀은 오수 데이터 출력채널(C2, C4, … Cy/2) 중 어느 하나와 연결된 서로 다른 데이터라인에 대응하며, 제1 및 제2 액정셀은 기수 게이트라인(G1, G3, … G2x-1) 중 어느 하나와 공통으로 대응하고, 제3 및 제4 액정셀은 오수 게이트라인(G2, G4, … G2x) 중 어느 하나와 공통으로 대응한다.

결과적으로, 본 발명의 제1 실시예에 따른 액정표시장치와 그 구동방법은 도 8과 같이 데이터 구동회로(71)의 기수 데이터 출력채널(C1, C3, … Cy/2-1)에 4n+1 번째 데이터라인(S1, S5, … Sy-3)과 4n+2 번째 데이터라인(S2, S6, … Sy-2)을 접속시키고, 우수 데이터 출력채널(C2, C3, … Cy/2-1)에 4n+3 번째 데이터라인(S3, S7, … Sy-1)과 4n+4 번째 데이터라인(S4, S8, … Sy)을 접속시키며, 도 11과 같이 기수 게이트라인들에 공급되는 스캔펄스로 4n+1 번째 수직 화소열의 액정셀들과 4n+2 번째 수직 화소열의 액정셀들을 선택하고 우수 게이트라인들에 공급되는 스캔펄스로 4n+3 번째 수직 화소열의 액정셀들과 4n+4 번째 수직 화소열의 액정셀들을 선택한다. 그리고 본 발명의 제1 실시예에 따른 액정표시장치와 그 구동방법은 도 11과 같이 1 수평기간 단위로 반전되는 제1 극성제어신호(POL1)로 데이터 구동회로(71)를 제어함으로써 도 12와 같이 액정표시패널(73)의 액정셀들에 공급되는 데이터전압의 극성을 수직 및 수평방향에서 1 도트 단위로 반전시켜 1 도트 인버젼 방식으로 액정표시패널을 구동한다.

도 13은 본 발명의 제2 실시예에 따른 액정표시장치의 구동파형으로써 수직 2 도트 인버젼 방식으로 데이터전압을 액정표시패널에 공급하기 위한 구동파형을 나타낸다. 도 14는 도 13의 구동파형에 의해 액정표시패널(73)의 액정셀들에 공급되는 데이터전압의 극성을 보여주는 도면이다.

도 8, 13 및 14를 참조하면, 데이터 구동회로(71)는 타이밍 콘트롤러(74)로부터의 제2 극성제어신호(POL2)에 응답하여 출력채널들(C1 내지 Cy/2)을 통해 2 수평기간(2H) 단위로 극성이 반전되는 데이터전압을 출력한다. 제2 극성제어신호(POL2)는 대략 2 수평기간 단위로 논리가 반전된다.

데이터 구동회로(71)의 DAC(95)는 t-1 번째 프레임기간(Ft-1) 동안 제2 극성제어신호(POL2)에 응답하여 기수 데이터 출력채널들(C1, C3, … Cy/2-1)을 통해 출력되는 아날로그 데이터전압과 우수 데이터 출력채널들(C2, C4, … Cy/2)을 통해 출력되는 아날로그 데이터전압의 극성을 서로 상반되게 함과 아울러 그 데이터전압의 극성을 2 수평기간 단위로 반전시킨다.

t-1 번째 프레임기간(Ft-1) 동안, 제1 내지 제4 게이트라인(G1 내지 G4)에 대략 1/2 수평기간(1/2 H)의 펄스폭을 가지는 스캔펄스들(SP1 내지 SP4)이 순차적으로 공급된다. 이러한 스캔펄스들(SP1 내지 SP4)에 동기되어 2 수평기간(2H) 동안 제1 및 제2 수평라인에 해당하는 정극성 아날로그 데이터전압이 4n+1 번째 데이터라인들(S1, S5, … Sy-3)과 4n+3 번째 데이터라인들(S3, S7, … Sy-1)에 순차적으로 공급되고 제1 및 제2 수평라인에 해당하는 부극성 아날로그 데이터전압이 4n+2 번째 데이터라인들(S2, S6, … Sy-2)과 4n+4 번째 데이터라인들(S4, S8, … Sy)에 순차적으로 공급된다. 그 결과, 도 14와 같이 제1 및 제2 수평라인에 포함된 4n+1 번째 수직 화소열과 4n+2 번째 수직 화소열의 액정셀들(P11, P13, P21, P23)에 정극성 아날로그 데이터전압이 공급되는 반면, 제1 및 제2 수평라인에 포함된 4n+3 번째 수직 화소열과 4n+4 번째 수직 화소열의 액정셀들(P12, P14, P22, P24)에 부극성 아날로그 데이터전압이 공급된다.
이어서, 제2 극성제어신호(POL2)의 논리값이 반전되고 제5 내지 제8 게이트라인(G5 내지 G8)에 대략 1/2 수평기간(1/2 H)의 펄스폭을 가지는 스캔펄스들(SP5 내지 SP8)이 순차적으로 공급된다. 이러한 스캔펄스들(SP5 내지 SP8)에 동기되어 2 수평기간(2H) 동안 제3 및 제4 수평라인에 해당하는 부극성 아날로그 데이터전압이 4n+1 번째 데이터라인들(S1, S5, … Sy-3)과 4n+3 번째 데이터라인들(S3, S7, … Sy-1)에 순차적으로 공급되고 제3 및 제4 수평라인에 해당하는 정극성 아날로그 데이터전압이 4n+2 번째 데이터라인들(S2, S6, … Sy-2)과 4n+4 번째 데이터라인들(S4, S8, … Sy)에 순차적으로 공급된다. 그 결과, 도 14와 같이 제3 및 제4 수평라인에 포함된 4n+1 번째 수직 화소열과 4n+2 번째 수직 화소열의 액정셀들(P31, P33, P41, P43)에 부극성 아날로그 데이터전압이 공급되는 반면, 제3 및 제4 수평라인에 포함된 4n+3 번째 수직 화소열과 4n+4 번째 수직 화소열의 액정셀들(P32, P34, P42, P44)에 정극성 아날로그 데이터전압이 공급된다.

t 번째 프레임기간 동안, 제2 극성제어신호(POL2)는 t-1 번째 프레임기간 동안 발생되었던 제2 극성제어신호(POL2)에 비하여 역위상으로 발생된다. 따라서, t 번째 프레임기간 동안, 액정표시패널에 공급되는 데이터전압의 극성은 t-1 번째 프레임기간 동안과는 상반되는 수직 2 도트 인버젼 형태로 제어된다.

결과적으로, 본 발명의 제2 실시예에 따른 액정표시장치와 그 구동방법은 도 8과 같이 데이터 구동회로(71)의 기수 데이터 출력채널(C1, C3, … Cy/2-1)에 4n+1 번째 데이터라인(S1, S5, … Sy-3)과 4n+2 번째 데이터라인(S2, S6, … Sy-2)을 접속시키고, 우수 데이터 출력채널(C2, C3, … Cy/2-1)에 4n+3 번째 데이터라인(S3, S7, … Sy-1)과 4n+4 번째 데이터라인(S4, S8, … Sy)을 접속시키며, 도 13과 같이 기수 게이트라인들에 공급되는 스캔펄스로 4n+1 번째 수직 화소열의 액정셀들과 4n+2 번째 수직 화소열의 액정셀들을 선택하고 우수 게이트라인들에 공급되는 스캔펄스로 4n+3 번째 수직 화소열의 액정셀들과 4n+4 번째 수직 화소열의 액정셀들을 선택한다. 그리고 본 발명의 제2 실시예에 따른 액정표시장치와 그 구동방법은 도 13과 같이 2 수평기간 단위로 반전되는 제2 극성제어신호(POL2)로 데이터 구동회로(71)를 제어함으로써 도 14와 같이 액정표시패널(73)의 액정셀들에 공급되는 데이터전압의 극성을 수직방향에서 2 도트 단위로 반전시킴과 아울러 수평방향에서 1 도트 단위로 반전시켜 수직 2 도트 인버젼 방식으로 액정표시패널을 구동한다.

한편, 본 발명은 다른 실시예로써 제2 극성제어신호(POL2)의 반전 주기를 다르게 제어하여 수직 2 도트 인버젼 이외의 수직 p 도트 인버젼 방식으로 액정표시패널을 구동할 수 있다. 예컨대, 제2 극성제어신호(POL2)의 반전주기를 4 수평기간으로 제어하면 본 발명은 수직방향에서 4 도트 단위로 극성이 반전되고 수평방향에서 1 도트 단위로 극성이 반전되는 데이터전압을 액정표시패널(73)에 공급하여 수직 4 도트 인버젼 방식으로 액정표시패널을 구동할 수 있다. 즉, 본 발명은 극성제어신호의 반전주기를 p 수평기간으로 제어함으로써 액정표시패널을 수직 p 도트 인버젼으로 구동할 수 있다.

한편, 게이트라인들에 공급되는 스캔펄스는 TFT의 문턱전압 이상의 게이트 하이 전압(VGH)과 TFT의 문턱전압 미만의 게이트 로우 전압(VGH) 사이에서 스윙한다. 여기서, 게이트 로우 전압(VGDL)은 액정셀(Clc)에서 데이터전압이 일정하게 유지되도록 공통전극(2)에 공급되는 공통전압(Vcom)과 동일한 전압으로 발생되어야 한다.

본 발명의 액정표시패널(73)은 제조공정에서의 공정 불량으로 인하여, 도 15와 같이 데이터라인(S1 내지 Sy)의 일부가 개방(open)되는 경우에도 데이터라인들(S1 내지 Sy)이 폐루프 회로를 형성하고 있어, 정상적으로 데이터전압이 전달될 수 있다. 따라서, 본 발명에 따른 액정표시패널은 데이터라인이 화살표 부분에서 단선되었다 하더라도 그 데이터라인의 모든 위치에서 데이터전압이 공급되므로 별도의 리페어공정없이 정상적으로 구동될 수 있다.

전술한 실시예는 데이터 구동회로(71)의 한 출력채널이 두 개의 데이터라인에 접속되는 것을 중심으로 설명하였지만, 데이터 구동회로(71)의 한 출력채널은 두 개 이상의 데이터라인들에 접속될 수 있다. 예컨대, 본 발명에서 데이터 전압을 1/3 수평기간 주기로 시분할하여 데이터 구동회로(71)의 한 출력채널로부터 순차적으로 발생되는 3 개의 데이터전압을 3 개의 데이터라인으로 시분할 공급할 수 있다. 이 경우, 데이터 구동회로(71)의 채널 수는 종래에 비하여 1/3로 줄어든다.

상술한 바와 같이, 본 발명에 따른 액정표시장치는 데이터 드라이브 집적회로의 한 출력채널에 액정표시패널에 형성된 2 이상의 데이터라인을 연결하여 데이터 드라이브 집적회로의 수를 줄이고 상기 2 이상의 데이터라인을 폐루프 형태로 연결하여 데이터라인의 부하를 줄임과 아울러 이웃하는 폐루프 형태의 데이터라인들을 교차시키고 극성제어신호의 주기를 제어함으로써 수직 2 도트 인버젼 방식 또는 1 도트 인버젼 방식으로 액정표시패널을 구동할 수 있다. 나아가, 본 발명은 상기 폐루프로 연결된 데이터라인들의 일부가 단선되어도 데이터전압을 모든 화소 어레이에 정상적으로 공급할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims

매트릭스 타입으로 배열된 다수의 액정셀을 포함하는 액정표시장치에 있어서,

극성제어신호를 발생하는 제어기;

상기 극성제어신호에 응답하여 제1 출력채널과 제2 출력채널을 통해 서로 상반되는 극성의 데이터전압을 출력하는 데이터 구동회로;

상기 제1 출력채널에 접속되는 다수의 데이터라인들을 포함하고 상기 다수의 데이터라인들의 상단과 하단이 서로 접속되어 상기 제1 출력채널을 통해 제1 데이터전압이 공급되는 제1 폐루프형 데이터라인;

상기 제2 출력채널에 접속되는 다수의 데이터라인들을 포함하고 상기 다수의 데이터라인들의 상단과 하단이 서로 접속되어 상기 제2 출력채널을 통해 상기 제1 데이터전압과는 상반된 극성의 제2 데이터전압이 공급되는 제2 폐루프형 데이터라인;

상기 제1 및 제2 폐루프형 데이터라인과 교차되는 다수의 게이트라인;

상기 다수의 게이트라인에 스캔펄스를 순차적으로 공급하는 게이트 구동회로;

상기 다수의 액정셀에 대응하여 형성되고, 상기 제1 및 제2 폐루프형 데이터라인 각각에 포함된 다수의 데이터라인 중 어느 하나와, 상기 다수의 게이트라인 중 어느 하나에 연결되는 다수의 스위치소자; 및

상기 다수의 액정셀에 대응하여 형성되고, 상기 다수의 스위치소자에 연결되는 다수의 화소전극을 포함하고,

상기 제1 폐루프형 데이터라인은

4n+1 번째(n은 0 이상의 정수) 수직 화소열의 스위치소자들에 상기 제1 극성의 데이터전압을 공급하는 제1 데이터라인; 및

4n+3 번째 수직 화소열의 스위치소자들에 상기 제1 데이터전압을 공급하는 제2 데이터라인을 포함하며,

상기 제2 폐루프형 데이터라인은

4n+2 번째 수직 화소열의 스위치소자들에 상기 제2 데이터전압을 공급하는 제3 데이터라인; 및

4n+4 번째 수직 화소열의 스위치소자들에 상기 제2 데이터전압을 공급하는 제4 데이터라인을 포함하고,

상기 다수의 게이트라인은,

상기 4n+1 번째 수직 화소열의 스위치 소자와 상기 4n+2 번째 수직 화소열의 스위치소자에 상기 스캔신호를 공급하는 기수 게이트라인; 및

상기 4n+3 번째 수직 화소열의 스위치 소자와 상기 4n+4번째 수직 화소열의 스위치소자에 상기 스캔신호를 공급하는 우수 게이트라인을 포함하는 것을 특징으로 하는 액정표시장치.
삭제
제 1 항에 있어서,

상기 기수 게이트라인은 지그재그 형태로 패터닝되어 상기 4n+3 번째 수직 화소열의 화소전극과 상기 4n+4 번째 수직 화소열의 화소전극에 중첩되고,

상기 우수 게이트라인은 지그재그 형태로 패터닝되어 상기 4n+1 번째 수직 화소열의 화소전극과 상기 4n+2 번째 수직 화소열의 화소전극에 중첩되며,

상기 다수의 게이트라인은

지그재그 형태로 패터닝되어 최상단의 수평라인에 배치된 수평 화소열 중에서 상기 4n+1 번째 수직 화소열의 화소전극과 상기 4n+2 번째 수직 화소열의 화소전극에 중첩되는 더미 게이트라인을 더 포함하는 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,

상기 다수의 스위치소자는,

상기 기수 게이트라인과 상기 제1 데이터라인 사이의 교차부에 형성되고, 상기 기수 게이트라인으로부터의 스캔펄스에 응답하여 상기 제1 데이터전압을 상기 4n+1 번째 수직 화소열의 화소전극에 공급하는 다수의 제1 박막트랜지스터;

상기 기수 게이트라인과 상기 제3 데이터라인 사이의 교차부에 형성되고, 상기 기수 게이트라인으로부터의 스캔펄스에 응답하여 상기 제2 데이터전압을 상기 4n+2 번째 수직 화소열의 화소전극에 공급하는 다수의 제2 박막트랜지스터;

상기 우수 게이트라인과 상기 제2 데이터라인 사이의 교차부에 형성되고, 상기 우수 게이트라인으로부터의 스캔펄스에 응답하여 상기 제1 데이터전압을 상기 4n+3 번째 수직 화소열의 화소전극에 공급하는 다수의 제3 박막트랜지스터; 및

상기 우수 게이트라인과 상기 제4 데이터라인 사이의 교차부에 형성되고, 상기 우수 게이트라인으로부터의 스캔펄스에 응답하여 상기 제2 데이터전압을 상기 4n+4 번째 수직 화소열의 화소전극에 공급하는 다수의 제4 박막트랜지스터을 포함하는 것을 특징으로 하는 액정표시장치.
제 4 항에 있어서,

상기 스캔펄스의 펄스폭은 1/2 수평기간인 것을 특징으로 하는 액정표시장치.
제 5 항에 있어서,

상기 극성제어신호는 1 수평기간 단위로 논리값이 반전되고

상기 데이터 구동회로는, 상기 1 수평기간 단위로 논리값이 반전되는 상기 극성제어신호에 응답하여 상기 제1 출력채널을 통해 출력되는 데이터전압과 상기 제2 출력채널을 통해 출력되는 데이터전압의 극성을 1 수평기간 단위로 반전시키는 것을 특징으로 하는 액정표시장치.
제 5 항에 있어서,

상기 극성제어신호는 2 수평기간 단위로 논리값이 반전되고

상기 데이터 구동회로는, 상기 2 수평기간 단위로 논리값이 반전되는 상기 극성제어신호에 응답하여 상기 제1 출력채널을 통해 출력되는 데이터전압과 상기 제2 출력채널을 통해 출력되는 데이터전압의 극성을 2 수평기간 단위로 반전시키는 것을 특징으로 하는 액정표시장치.
제 3 항에 있어서,

상기 더미 게이트라인에는 액정셀의 공통전극에 공급되는 공통전압과 같은 전압이 공급되고 상기 스캔펄스가 공급되지 않는 것을 특징으로 하는 액정표시장치.