KR20100067389A - 액정표시장치와 그 구동방법 - Google Patents

Abstract

본 발명은 액정표시장치와 그 구동방법에 관한 것으로, 다수의 데이터라인들, 상기 데이터라인들과 교차되는 다수의 게이트라인들, 상기 데이터라인들과 게이트라인들의 교차부에 접속된 다수의 TFT들, 및 다수의 컬럼들과 다수의 라인들을 포함한 매트릭스 형태로 배치되고 상기 TFT들에 접속된 다수의 액정셀들을 포함하여 60×n(n은 2 이상의 정수) Hz의 프레임 주파수로 구동되는 액정표시패널; 상기 액정셀들에 충전되는 데이터전압의 극성을 제어하기 위한 극성제어신호를 발생하고 상기 극성제어신호의 주파수를 상기 프레임 주파수보다 낮게 제어하는 타이밍 콘트롤러; 상기 극성제어신호에 응답하여 상기 데이터전압의 극성을 반전시키는 데이터 구동회로; 및 상기 타이밍 콘트롤러의 제어 하에 상기 게이트라인들에 상기 데이터전압에 동기되는 게이트펄스를 순차적으로 공급하는 게이트 구동회로를 구비한다.

Description

액정표시장치와 그 구동방법{LIQUID CRYSTAL DISPLAY AND DRIVING METHOD THEREOF}

본 발명은 액정표시장치와 그 구동방법에 관한 것이다.

액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 동영상을 표시하고 있다. 이 액정표시장치는 음극선관(Cathode Ray Tube, CRT)에 비하여 소형화가 가능하여 휴대용 정보기기, 사무기기, 컴퓨터 등에서 표시기에 응용됨은 물론, 텔레비젼에도 응용되어 음극선관을 빠르게 대체하고 있다.

최근, 액정표시장치는 프레임 주파수를 높여 동영상 응답속도(MPRT:Motion Picture Response Time)를 개선함으로써 모션 블러없는 화상을 구현하고 있다. 그런데, 이렇게 프레임 주파수를 높이면 액정표시패널에 아날로그 데이터전압을 공급하기 위한 소스 드라이브 집적회로들(Source Drive Integrated Circuit 이하, "소스 드라이브 IC"라 함)의 아날로그 데이터전압 스위칭 속도가 빨라지고 그로 인하 여, 소스 드라이브 IC의 발열 현상이 심해진다. 또한, 프레임 주파수 체배기술은 프레임 주파수가 빠를수록 액정셀들의 데이터전압 충전시간이 작아지므로 액정셀이 데이터전압을 충분히 충전할 수 없는 문제가 있다.

본 발명의 목적은 상기 종래 기술의 문제점들을 해결하고자 안출된 발명으로써 동영상 응답속도를 빠르게 하면서도 데이터 구동회로의 발열양을 줄이고 액정셀의 데이터 충전특성을 향상시키도록 한 액정표시장치와 그 구동방법을 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명의 액정표시장치는 다수의 데이터라인들, 상기 데이터라인들과 교차되는 다수의 게이트라인들, 상기 데이터라인들과 게이트라인들의 교차부에 접속된 다수의 TFT들, 및 다수의 컬럼들과 다수의 라인들을 포함한 매트릭스 형태로 배치되고 상기 TFT들에 접속된 다수의 액정셀들을 포함하여 60×n(n은 2 이상의 정수) Hz의 프레임 주파수로 구동되는 액정표시패널; 상기 액정셀들에 충전되는 데이터전압의 극성을 제어하기 위한 극성제어신호를 발생하고 상기 극성제어신호의 주파수를 상기 프레임 주파수보다 낮게 제어하는 타이밍 콘트롤러; 상기 극성제어신호에 응답하여 상기 데이터전압의 극성을 반전시키는 데이터 구동회로; 및 상기 타이밍 콘트롤러의 제어 하에 상기 게이트라인들에 상기 데이터전압에 동기되는 게이트펄스를 순차적으로 공급하는 게이트 구동회로를 구비한다.

상기 액정표시장치의 구동방법은 60×n Hz의 프레임 주파수로 상기 액정표시패널을 구동하는 단계; 상기 액정셀들에 충전되는 데이터전압의 극성을 제어하기 위한 극성제어신호를 발생하고 상기 극성제어신호의 주파수를 상기 프레임 주파수보다 낮게 제어하는 단계; 상기 데이터 구동회로를 이용하여 상기 데이터라인들에 상기 데이터전압을 공급하는 단계; 및 상기 게이트 구동회로를 이용하여 상기 게이트라인들에 상기 데이터전압에 동기되는 게이트펄스를 순차적으로 공급하는 단계를 포함한다.

본 발명의 실시예에 따른 액정표시장치와 그 메모리 제어방법은 60×n Hz의 프레임 주파수로 액정표시패널을 구동하고 프레임 주파수보다 극성제어신호의 주파수를 낮게 제어하여 동영상 응답속도를 빠르게 하면서도 데이터 구동회로의 발열양을 줄이고 액정셀의 데이터 충전특성을 향상시킬 수 있다.

이하, 도 1 내지 도 7을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 1을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패 널(10), 타이밍 콘트롤러(11), 데이터 구동회로(12), 및 게이트 구동회로(13)를 구비한다. 데이터 구동회로(12)는 다수의 소스 드라이브 IC들을 포함한다. 게이트 구동회로(13)는 다수의 게이트 드라이브 IC들을 포함한다.

액정표시패널(10)은 두 장의 유리기판 사이에 액정층이 형성된다. 액정표시패널은 데이터라인들(D1~Dm)과 게이트라인들(G1~Gn)의 교차 구조에 의해 매트릭스 형태로 배치된 액정셀들(Clc)을 포함한다.

액정표시패널(10)의 하부 유리기판에는 데이터라인들(D1~Dm), 게이트라인들(G1~Gn), TFT들, 및 스토리지 커패시터(Cst) 등을 포함한 화소 어레이가 형성된다. 액정셀들(Clc)은 TFT에 접속되어 화소전극들(1)과 공통전극(2) 사이의 전계에 의해 구동된다. 액정표시패널(10)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극(2)이 형성된다.

공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다.

액정표시패널(10)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.

본 발명에서 적용 가능한 액정표시패널(10)의 액정모드는 전술한 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다. 또한, 본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사 형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 도면에서 생략된 백라이트 유닛이 필요하다.

타이밍 콘트롤러(11)는 데이터 구동회로(12)에 디지털 비디오 데이터(RGB)를 공급한다. 타이밍 콘트롤러(11)는 데이터 구동회로(12)에 mini LVDS(low-voltage differential signaling) 방식으로 디지털 비디오 데이터와 mini LVDS 클럭을 전송할 수 있다.

타이밍 콘트롤러(11)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 타이밍신호를 n 배 체배하여 60Hz의 입력 프레임 주파수 대비 n(n은 2 이상의 양의 정수) 배로 체배된 프레임 주파수로 데이터 구동회로(12)와 게이트 구동회로(13)의 동작 타이밍을 제어하고 프레임 이미지 사이에 보간 프레임 이미지를 삽입한다. 타이밍 콘트롤러(11)는 1 수평기간의 데이터 인에이블신호를 카운트하여 프레임기간을 판단할 수 있으므로 타이밍 콘트롤러(11)에 입력되는 타이밍 신호들 중에서 수직 동기신호(Vsync)와 수평 동기신호(Hsync)가 생략될 수 있다. 액정표시표널(10)은 타이밍 콘트롤러(11)의 프레임 주파수 체배에 의해 120Hz의 프레임 주파수, 180Hz의 프레임 주파수, 240Hz의 프레임 주파수 등의 60×n Hz의 프레임 주파수로 비디오 데이터를 표시하여 동영상 응답속도를 빠르게 할 수 있다. 타이밍 콘트롤러(11)의 프레임 배속 구동 기술은 본원 출원인에 의해 기 제안된 대한민국 공개특허공보 10-2008-0002304, 대한민국 공개특허공보 10-2008-0063435, 대한민국 특허출원 10-2008-0112933 등에서 제안된 프레임 배속 구속 구동 기술로 적용될 수 있다. 타이밍 콘 트롤러(11)에서 생성되는 구동회로들(12, 13)의 제어신호들은 게이트 구동회로(13)의 동작 타임을 제어하기 위한 게이트 타이밍 제어신호, 및 데이터 구동회로(12)의 동작 타이밍과 데이터전압의 극성을 제어하기 위한 데이터 타이밍 제어신호를 포함한다.

게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE1 내지 GOE3) 등을 포함한다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트펄스(또는 스캔펄스)를 발생하는 게이트 드라이브 IC에 인가된다. 게이트 쉬프트 클럭(GSC)은 게이트 드라이브 IC들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이브 IC들의 출력을 제어한다. 이러한 게이트 타이밍 제어신호는 타이밍 콘트롤러(11)에 의해 프레임 주파수에 따라 n 배 체배된다.

데이터 타이밍 제어신호는 소스 스타트 펄스(Source, Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity : POL), 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 샘플링 클럭(SSC)과 소스 출력 인에이블신호(SOE)는 타이밍 콘트롤러(11)에 의해 프레임 주파수에 따라 체배되지만 극성제어신호(POL)는 n 으로 분주되어 그 주파수가 프레임 주파수보다 늦게 된다. 소스 스타트 펄스(SSP)는 데이터 구동회로(12)의 데이터 샘플링 시작 시점을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 데이터 구동회로(12) 내에서 데이터의 샘플링 동작을 제어하는 클럭 신호이다. 극성제어신호(POL)는 데이터 구동회로(12)로부터 출력되는 데이터전압의 수직 극성을 제어한다. 소스 출력 인에이블신호(SOE)는 데이터 구동회로(12)의 출력을 제어한다. 타이밍 콘트롤러(11)와 데이터 구동회로(12) 사이에서 mini LVDS 방식으로 디지털 비디오 데이터와 mini LVDS 클럭이 전송된다면 mini LVDS 클럭의 리셋신호 이후에 발생되는 첫 번째 클럭이 스타트 펄스 역할을 하므로 소스 스타트 펄스(SSP)는 생략될 수 있다.

도 2 및 도 3은 데이터 구동회로(12)를 상세히 나타내는 회로도이다.

도 2 및 도 3을 참조하면, 데이터 구동회로(12)는 각각 k(k는 m보다 작은 정수) 개의 데이터라인들(D1 내지 Dk)을 구동하는 다수의 소스 드라이브 IC들를 포함한다.

소스 드라이브 IC들 각각은 쉬프트 레지스터(21), 데이터 레지스터(22), 제1 래치(23), 제2 래치(24), 디지털/아날로그 변환기(이하, "DAC"라 함)(25), 출력회로 등을 포함한다.

쉬프트레지스터(21)는 타이밍 콘트롤러(11)로부터의 소스 샘플링 클럭(SSC)에 따라 데이터 샘플링 클럭을 쉬프트 시킨다. 또한, 쉬프트 레지스터(21)는 이웃하는 다음 단의 소스 드라이브 IC의 쉬프트 레지스터(21)에 캐리신호(CAR)를 전달한다. 데이터 레지스터(22)는 타이밍 콘트롤러(11)로부터의 디지털 비디오 데이터(RGB를 일시 저장하고 그 데이터(RGB)를 제1 래치(23)에 공급한다. 제1 래치(23)는 쉬프트 레지스터(21)로부터 순차적으로 입력되는 데이터 샘플링 클럭에 따라 디지털 비디오 데이터들(RGB)을 샘프링하여 래치한 다음, 래치한 데이터 들(RGB)을 동시에 출력한다. 제2 래치(24)는 제1 래치(23)로부터 입력되는 데이터들(RGB)을 래치한 다음, 소스 출력 인에이블신호(SOE)에 응답하여 다른 소스 드라이브 IC들의 제2 래치(24)와 동기하여 래치한 데이터들(RGB)을 동시에 출력한다.

DAC(25)는 도 3과 같이 정극성 감마기준전압(GH)이 공급되는 P-디코더(PDEC)(31), 부극성 감마기준전압(GL)이 공급되는 N-디코더(NDEC)(32), 극성제어신호(POL)에 응답하여 P-디코더(31)의 출력과 N-디코더(32)의 출력를 선택하는 멀티플렉서(33)를 포함한다. P-디코더(31)는 제2 래치(24)로부터 입력되는 디지털 비디오 데이터(RGB)를 디코드하여 그 데이터의 계조값에 해당하는 정극성 감마보상전압을 출력하고, N-디코더(32)는 제2 래치(24)로부터 입력되는 디지털 비디오 데이터(RGB)를 디코드하여 그 데이터의 계조값에 해당하는 부극성 감마보상전압을 출력한다. 멀티플렉서(33)는 극성제어신호(POL)에 응답하여 정극성의 감마보상전압과 부극성의 감마보상전압을 교대로 선택하고 선택된 정극성/부극성 감마보상전압을 정극성/부극성 아날로그 비디오 데이터전압으로써 출력한다.

출력회로(26)는 소스 출력 인에이블신호(SOE)의 하이논리기간 동안 이웃한 데이터 출력채널들을 단락(short)시켜 이웃한 데이터전압들의 평균값을 출력하여 출력 버퍼를 통해 차지쉐어전압(Charge share voltage)을 데이터라인들(D1~Dk)에 공급한 후에 정극성/부극성 아날로그 비디오 데이터전압(+Data1~-Ddatak)을 데이터라인들(D1~Dk)에 공급한다. 출력회로(26)는 소스 출력 인에이블신호(SOE)의 하이논리기간 동안 차지쉐어전압 대신에 공통전압(Vcom)을 출력 버퍼를 통해 데이터라인들(D1~Dk)에 공급한 후에 정극성/부극성 아날로그 비디오 데이터전압(+Data1~- Ddatak)을 데이터라인들(D1~Dk)에 공급할 수도 있다.

도 4는 게이트 구동회로(13)를 상세히 나타내는 회로도이다.

도 4를 참조하면, 게이트 구동회로(13)는 데이터라인들(D1~Dm)에 공급되는 데이터전압에 동기되는 게이트펄스를 게이트라인들(G1~Gn)에 순차적으로 공급하기 위한 다수의 게이트 드라이브 IC들를 포함한다.

게이트 드라이브 IC들 각각은 쉬프트 레지스터(40), 레벨 쉬프터(42), 쉬프트 레지스터(40)와 레벨 쉬프터(42) 사이에 접속된 다수의 논리곱 게이트(이하, "AND 게이트"라 함)(41) 및 게이트 출력 인에이블신호(GOE)를 반전시키기 위한 인버터(43)를 구비한다.

쉬프트 레지스터(40)는 종속적으로 접속된 다수의 D-플립플롭을 이용하여 게이트 스타트 펄스(GSP)를 게이트 쉬프트 클럭(GSC)에 따라 순차적으로 쉬프트시킨다. AND 게이트들(41) 각각은 쉬프트 레지스터(40)의 출력신호와 게이트 출력 인에이블신호(GOE1 내지 GOE3)의 반전신호를 논리곱하여 출력을 발생한다. 인버터(43)는 게이트 출력 인에이블신호(GOE1 내지 GOE3)를 반전시켜 AND 게이트들(41)에 공급한다.

레벨 쉬프터(42)는 AND 게이트(41)의 출력전압 스윙폭을 액정표시패널의 TFT의 동작이 가능한 스윙폭으로 쉬프트시킨다. 레벨 쉬프터(42)의 출력신호(G1 내지 Gk)는 k(k는 정수) 개의 게이트라인들에 순차적으로 공급된다.

쉬프트 레지스터(40)는 액정표시패널(10)의 화소 어레이 제조공정에서 그 화화 어레이와 유리기판에 동시에 형성될 수 있다. 이 경우에, 레벨 쉬프터(42)는 유리기판에 형성되지 않고 타이밍 콘트롤러(11)와 함께 콘트롤 보드 또는 소스 인쇄회로보드(Source Printed Circuit Board) 상에 형성될 수 있다.

데이터 구동회로(12)는 전술한 바와 같이 극성제어신호(POL)의 논리에 따라 데이터라인들(D1~Dm)에 공급될 아날로그 비디오 데이터 전압의 극성을 반전시킨다. 따라서, 프레임 주파수의 체배에 맞추어 극성제어신호(POL)의 논리 반전 주기를 빠르게 하면 즉, 극성제어신호(POL)의 주파수를 프레임 주파수에 맞추어 높이면 데이터 구동회로(12)에서 정극성/부극성 아날로그 비디오 데이터전압의 스위칭 속도를 빠르게 하므로 그 만큼 데이터 구동회로(12)의 발영양이 높아진다. 극성제어신호(POL)의 논기 반전 주기가 지나치게 느리면 즉, 극성제어신호(POL)의 주파수가 지나치네 낮아지면 데이터 구동회로(12)의 발열양을 낮출 수 있으나 액정셀들에 충전되는 데이터전압의 극성 반전주기가 지나치게 늦어지므로 관찰자가 플리커를 느낄 수 있을 정도록 액정셀의 휘도가 주기적으로 변동될 수 있다. 따라서, 관찰자가 플리커를 느끼지 않을 정도로 액정셀에 충전되는 데이터전압의 극성을 빠르게 반전시키면서도 데이터 구동회로(12)의 발열양을 줄이기 위하여, 타이밍 콘트롤러(11)는 프레임 주파수보다 극성제어신호(POL)의 주파수를 낮게 제어하되, 그 극성제어신호(POL)의 논리를 2 프레임기간 이상 동일하게 제어하고 그 시간을 20 ms 이내로 제어한다.

본 발명은 극성제어신호(POL)를 도 8과 같이 2 프레임기간 이상(2FR. 3FR. 4FR.) 동일한 논리로 발생하고 액정표시패널(10)을 도트 인버젼 방식으로 구동한다. 이를 위하여, 액정표시패널(10)의 화소 어레이는 도 5 내지 도 7과 같이 구현 된다. 기수 라인들(LINE#1, LINE#3)의 액정셀들을 구동하기 위한 TFT들은 기수 게이트라인들(G1, G3)과 데이터라인들(D1~Dm-1)의 교차부에 접속되어 N(N은 양의 정수) 번째 데이터라인(D1~Dm-1)으로부터의 데이터전압을 기수 라인들(LINE#1, LINE#3)의 화소전극들(1)에 공급한다. 우수 라인들(LINE#2, LINE#4)의 액정셀들을 구동하기 위한 TFT들은 우수 게이트라인들(G2, G4)과 데이터라인들(D2~Dm)의 교차부에 접속되어 N+1 번째 데이터라인(D2~Dm)으로부터의 데이터전압을 우수 라인들(LINE#1, LINE#3)의 화소전극들(1)에 공급한다.

도 5 내지 도 7을 참조하면, 극성제어신호의 논리가 하이 논리로 유지되는 2 프레임 기간 이상 4 프레임기간 이하의 기간 동안, 데이터 구동회로(12)는 정극성 아날로그 비디오 데이터전압을 기수 데이터라인들(D1, D3... Dm-1)에 공급하고, 부극성 아날로그 비디오 데이터전압을 우수 데이터라인들(D2, D4, ... Dm)에 공급한다. 이 2 프레임 기간 이상의 기간 동안, 기수 컬럼과 기수 라인들(LINE#1, LINE#3)의 교차부에 배치된 액정셀들과, 우수 컬럼과 우수 라인들(LINE#2, LINE#4)의 교차부에 배치된 액정셀들은 정극성 아날로그 비디오 데이터전압을 충전한다. 반면에, 기수 컬럼과 우수 라인들(LINE#2, LINE#4)의 교차부에 배치된 액정셀들과, 우수 컬럼과 기수 라인들(LINE#1, LINE#3)의 교차부에 배치된 액정셀들은 부극성 아날로그 비디오 데이터전압을 충전한다.

이어서, 극성제어신호가 로우 논리로 반전되고 그 극성제어신호가 로우 논리로 유지되는 2 프레임 기간 이상 4 프레임기간 이하의 기간 동안, 데이터 구동회로(12)는 부극성 아날로그 비디오 데이터전압을 기수 데이터라인들(D1, D3... Dm- 1)에 공급하고, 정극성 아날로그 비디오 데이터전압을 우수 데이터라인들(D2, D4, ... Dm)에 공급한다. 이 2 프레임 이상의 기간 동안, 기수 컬럼과 기수 라인들(LINE#1, LINE#3)의 교차부에 배치된 액정셀들과, 우수 컬럼과 우수 라인들(LINE#2, LINE#4)의 교차부에 배치된 액정셀들은 부극성 아날로그 비디오 데이터전압을 충전한다. 반면에, 기수 컬럼과 우수 라인들(LINE#2, LINE#4)의 교차부에 배치된 액정셀들과, 우수 컬럼과 기수 라인들(LINE#1, LINE#3)의 교차부에 배치된 액정셀들은 정극성 아날로그 비디오 데이터전압을 충전한다.

이렇게 극성 제어신호의 논리가 동일하게 유지되는 동안 수직 및 수평으로 이웃한 액정셀들에 서로 반대 극성의 데이터전압이 충전되는 액정표시패널(10)은 도 5 내지 도 7에 한정되는 것이 아니라 도 5 내지 도 7과 같이 각 컬럼 방향에서 TFT들이 지그재그 형태로 배치되는 어떠한 액정표시패널로도 구현될 수 있다. 예컨대, 액정표시패널(10)은 본원 출원인에 의해 출원된 대한민국 특허출원 10-2008-0048295에 개시된 액정표시패널로 구현될 수 있다.

도 5 내지 도 7과 같이 액정셀들은 2 프레임 이상의 기간 동안 동일 극성의 데이터전압을 충전할 수 있다. 따라서, 본 발명의 실시예에 따른 액정표시장치는 액정셀의 데이터전압 충전타임을 충분히 길게 할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

도 1은 본 발명의 실시예에 따른 액정표시장치를 나타내는 블록도이다.

도 2 및 도 3은 도 1에 도시된 데이터 구동회로를 상세히 나타내는 회로도이다.

도 4는 도 1에 도시된 게이트 구동회로를 상세히 나타내는 회로도이다.

도 5 내지 도 7은 본 발명의 실시예에 따른 액정표시장치에서 액정셀들에 공급되는 데이터전압의 극성을 보여 주는 도면들이다.

도 8은 도 1 내지 도 3에 도시된 극성제어신호를 보여 주는 파형도이다.

〈도면의 주요 부분에 대한 부호의 설명〉

10 : 액정표시패널 11 : 타이밍 콘트롤러

12 : 데이터 구동회로 13 : 게이트 구동회로

Claims (6)

1. 다수의 데이터라인들, 상기 데이터라인들과 교차되는 다수의 게이트라인들, 상기 데이터라인들과 게이트라인들의 교차부에 접속된 다수의 TFT들, 및 다수의 컬럼들과 다수의 라인들을 포함한 매트릭스 형태로 배치되고 상기 TFT들에 접속된 다수의 액정셀들을 포함하여 60×n(n은 2 이상의 정수) Hz의 프레임 주파수로 구동되는 액정표시패널;

   상기 액정셀들에 충전되는 데이터전압의 극성을 제어하기 위한 극성제어신호를 발생하고 상기 극성제어신호의 주파수를 상기 프레임 주파수보다 낮게 제어하는 타이밍 콘트롤러;

   상기 극성제어신호에 응답하여 상기 데이터전압의 극성을 반전시키는 데이터 구동회로; 및

   상기 타이밍 콘트롤러의 제어 하에 상기 게이트라인들에 상기 데이터전압에 동기되는 게이트펄스를 순차적으로 공급하는 게이트 구동회로를 구비하는 것을 특징으로 하는 액정표시장치.
2. 제 1 항에 있어서,

   상기 타이밍 콘트롤러는,

   상기 극성제어신호의 논리를 2 프레임기간 이상 4 프레임기간 이하의 시간 동안 동일하게 제어하고,

   상기 극성제어신호의 논리가 동일하게 유지되는 시간을 20 ms 이내로 제어하는 것을 특징으로 하는 액정표시장치.
3. 제 1 항에 있어서,

   상기 극성제어신호의 논리가 제1 논리로 유지되는 상기 2 프레임기간 이상 4 프레임기간 이하의 시간 동안,

   기수 컬럼과 기수 라인들의 교차부에 배치된 상기 액정셀들과, 우수 컬럼과 우수 라인들의 교차부에 배치된 상기 액정셀들은 제1 극성의 아날로그 비디오 데이터전압을 충전하고,

   상기 기수 컬럼과 상기 우수 라인들의 교차부에 배치된 상기 액정셀들과, 상기 우수 컬럼과 상기 기수 라인들의 교차부에 배치된 상기 액정셀들은 제2 극성의 아날로그 비디오 데이터전압을 충전하며,

   상기 극성제어신호의 논리가 제2 논리로 유지되는 상기 2 프레임기간 이상 4 프레임기간 이하의 시간 동안,

   상기 기수 컬럼과 상기 기수 라인들의 교차부에 배치된 상기 액정셀들과, 상기 우수 컬럼과 상기 우수 라인들의 교차부에 배치된 상기 액정셀들은 상기 제2 극성의 아날로그 비디오 데이터전압을 충전하고,

   상기 기수 컬럼과 상기 우수 라인들의 교차부에 배치된 상기 액정셀들과, 상기 우수 컬럼과 상기 기수 라인들의 교차부에 배치된 상기 액정셀들은 상기 제2 극성의 아날로그 비디오 데이터전압을 충전하는 것을 특징으로 하는 액정표시장치.
4. 다수의 데이터라인들, 상기 데이터라인들과 교차되는 다수의 게이트라인들, 상기 데이터라인들과 게이트라인들의 교차부에 접속된 다수의 TFT들, 및 다수의 컬럼들과 다수의 라인들을 포함한 매트릭스 형태로 배치되고 상기 TFT들에 접속된 다수의 액정셀들을 포함하는 액정표시패널을 구비하는 액정표시장치의 구동방법에 있어서,

   60×n(n은 2 이상의 정수) Hz의 프레임 주파수로 상기 액정표시패널을 구동하는 단계;

   상기 액정셀들에 충전되는 데이터전압의 극성을 제어하기 위한 극성제어신호를 발생하고 상기 극성제어신호의 주파수를 상기 프레임 주파수보다 낮게 제어하는 단계;

   상기 극성제어신호에 응답하여 상기 데이터전압의 극성을 반전시키는 데이터 구동회로를 이용하여 상기 데이터라인들에 상기 데이터전압을 공급하는 단계; 및

   게이트 구동회로를 이용하여 상기 게이트라인들에 상기 데이터전압에 동기되는 게이트펄스를 순차적으로 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
5. 제 4 항에 있어서,

   상기 액정셀들에 충전되는 데이터전압의 극성을 제어하기 위한 극성제어신호를 발생하고 상기 극성제어신호의 주파수를 상기 프레임 주파수보다 낮게 제어하는 단계는,

   상기 극성제어신호의 논리를 2 프레임기간 이상 4 프레임기간 이하의 시간 동안 동일하게 제어하는 단계; 및

   상기 극성제어신호의 논리가 동일하게 유지되는 시간을 20 ms 이내로 제어하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
6. 제 4 항에 있어서,

   상기 극성제어신호의 논리가 제1 논리로 유지되는 상기 2 프레임기간 이상 4 프레임기간 이하의 시간 동안,

   기수 컬럼과 기수 라인들의 교차부에 배치된 상기 액정셀들과, 우수 컬럼과 우수 라인들의 교차부에 배치된 상기 액정셀들은 제1 극성의 아날로그 비디오 데이터전압을 충전하고,

   상기 기수 컬럼과 상기 우수 라인들의 교차부에 배치된 상기 액정셀들과, 상기 우수 컬럼과 상기 기수 라인들의 교차부에 배치된 상기 액정셀들은 제2 극성의 아날로그 비디오 데이터전압을 충전하며,

   상기 극성제어신호의 논리가 제2 논리로 유지되는 상기 2 프레임기간 이상 4 프레임기간 이하의 시간 동안,

   상기 기수 컬럼과 상기 기수 라인들의 교차부에 배치된 상기 액정셀들과, 상기 우수 컬럼과 상기 우수 라인들의 교차부에 배치된 상기 액정셀들은 상기 제2 극성의 아날로그 비디오 데이터전압을 충전하고,

   상기 기수 컬럼과 상기 우수 라인들의 교차부에 배치된 상기 액정셀들과, 상기 우수 컬럼과 상기 기수 라인들의 교차부에 배치된 상기 액정셀들은 상기 제2 극성의 아날로그 비디오 데이터전압을 충전하는 것을 특징으로 하는 액정표시장치의 구동방법.

Images