KR101615772B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101615772B1
KR101615772B1 KR1020090121418A KR20090121418A KR101615772B1 KR 101615772 B1 KR101615772 B1 KR 101615772B1 KR 1020090121418 A KR1020090121418 A KR 1020090121418A KR 20090121418 A KR20090121418 A KR 20090121418A KR 101615772 B1 KR101615772 B1 KR 101615772B1
Authority
KR
South Korea
Prior art keywords
pixel group
data
liquid crystal
data voltage
supplied
Prior art date
Application number
KR1020090121418A
Other languages
English (en)
Other versions
KR20110064710A (ko
Inventor
이상훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090121418A priority Critical patent/KR101615772B1/ko
Publication of KR20110064710A publication Critical patent/KR20110064710A/ko
Application granted granted Critical
Publication of KR101615772B1 publication Critical patent/KR101615772B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은, 액정패널; 액정패널에 정극성 데이터전압과 부극성 데이터전압을 공급하는 데이터구동부; 및 적어도 3개의 주기로 생성된 극성제어신호와 데이터전압의 반전 극성을 두 개의 모드 중 하나로 변환하는 모드제어신호를 데이터구동부에 공급하는 타이밍구동부를 포함하는 액정표시장치를 제공한다.
액정표시장치, 도트, 인버전

Description

액정표시장치{Liquid Crystal Display Device}
본 발명은 액정표시장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 액정표시장치(Liquid Crystal Display: LCD), 유기전계발광소자(Organic Light Emitting Diodes: OLED) 및 플라즈마 디스플레이 패널(Plasma Display Panel: PDP) 등과 같은 평판 표시장치(Flat Panel Display: FPD)의 사용이 증가하고 있다. 그 중 고해상도를 구현할 수 있고 소형화뿐만 아니라 대형화가 가능한 액정 표시장치가 널리 사용되고 있다.
액정표시장치는 박막 트랜지스터, 스토리지 커패시터 및 화소전극 등이 형성된 트랜지스터기판과 컬러필터 및 블랙매트릭스 등이 형성된 컬러필터기판 사이에 위치하는 액정층을 포함한다. 액정표시장치는 화소전극과 트랜지스터기판 또는 컬러필터기판에 형성된 공통전극에 걸리는 전계에 액정층의 배열 방향을 조절하여 백라이트유닛으로부터 입사된 광을 출사하는 방식으로 영상을 표시한다.
액정표시장치 중 일부는 데이터구동부에서 출력되는 데이터전압을 반전하여 공급하는 인버전(Inversion) 방식이 있다. 종래 인버전 방식이 적용된 액정표시장 치는 데이터구동부의 출력단의 차지를 나누어 갖는 차지쉐어를 미실시할 때보다 많은 극성의 변동에 의해 소비전류 증가와 데이터구동부의 발열이 증가하는 문제가 있다. 또한, 종래 인버전 방식이 적용된 액정표시장치는 특정 패턴을 표시할 경우 플리커(Flicker)가 발생하는 문제가 있어 이의 개선이 요구된다.
상술한 배경기술의 문제점을 해결하기 위한 본 발명은, 소비전류 및 구동 온도 저감과 더불어 플리커(Flicker)를 개선하여 표시품질을 향상시킬 수 있는 액정표시장치를 제공하는 것이다. 또한, 본 발명은 시스템 셧다운시 구동 모드를 변경할 수 있는 액정표시장치를 제공하는 것이다.
상술한 과제 해결 수단으로 본 발명은, 액정패널; 액정패널에 정극성 데이터전압과 부극성 데이터전압을 공급하는 데이터구동부; 및 적어도 3개의 주기로 생성된 극성제어신호와 데이터전압의 반전 극성을 두 개의 모드 중 하나로 변환하는 모드제어신호를 데이터구동부에 공급하는 타이밍구동부를 포함하는 액정표시장치를 제공한다.
극성제어신호는, 정극성, 부극성, 부극성, 부극성, 정극성, 정극성의 주기로 생성될 수 있다.
모드제어신호는, 데이터전압이 수평 2 도트 인버전(dot inversion) 형태로 액정패널의 서브 픽셀들에 충전되도록 제어하는 제1모드제어신호와, 데이터전압이 스퀘어 인버전(square inversion) 형태로 액정패널의 서브 픽셀들에 충전되도록 제어하는 제2모드제어신호를 포함할 수 있다.
데이터구동부는, 제1모드제어신호가 공급되면 2 도트 인버전 형태(정극성, 정극성, 부극성, 부극성)의 데이터전압을 출력하고, 제2모드제어신호가 공급되면 1 도트 인버전 형태(정극성, 부극성, 정극성, 부극성)의 데이터전압을 출력할 수 있다.
액정패널에 데이터전압이 공급되면, 제N+1수평라인에 위치하며 적어도 3개의 서브 픽셀들을 포함하는 제11픽셀군과 제N+4수평라인에 위치하며 적어도 3개의 서브 픽셀들을 포함하는 제41픽셀군에 동일한 패턴의 데이터전압이 충전되고, 제N+2수평라인에 위치하며 적어도 3개의 서브 픽셀들을 포함하는 제21픽셀군과 제N+3수평라인에 위치하며 적어도 3개의 서브 픽셀들을 포함하는 제31픽셀군에 동일한 패턴의 데이터전압이 충전될 수 있다.
액정패널에 데이터전압이 공급되면, 제N+1수평라인에 위치하고 제11픽셀군에 인접하며 적어도 3개의 서브 픽셀들을 포함하는 제12픽셀군과 제N+4수평라인에 위치하고 제41픽셀군에 인접하며 적어도 3개의 서브 픽셀들을 포함하는 제42픽셀군에는 제11픽셀군 및 제41픽셀군과 반전된 패턴의 데이터전압이 충전되고, 제N+2수평라인에 위치하고 제21픽셀군에 인접하며 적어도 3개의 서브 픽셀들을 포함하는 제22픽셀군과 제N+3수평라인에 위치하고 제31픽셀군에 인접하며 적어도 3개의 서브 픽셀들을 포함하는 제32픽셀군에는 제21픽셀군 및 제31픽셀군과 반전된 패턴의 데이터전압이 충전될 수 있다.
데이터구동부에 제1모드제어신호가 공급되면, 제11픽셀군 및 제41픽셀군에는 정극성, 부극성, 정극성 데이터전압이 충전되고, 제21픽셀군 및 제31픽셀군에는 부극성, 정극성, 부극성 데이터전압이 충전될 수 있다.
데이터구동부에 제2모드제어신호가 공급되면, 제11픽셀군 및 제41픽셀군에는 정극성, 부극성, 부극성 데이터전압이 충전되고, 제21픽셀군 및 제31픽셀군에는 부극성, 정극성, 정부극성 데이터전압이 충전될 수 있다.
액정패널은, 제N+1게이트라인을 통해 공급된 제N+1게이트신호에 응답하여 제N+1데이터라인을 통해 공급된 데이터전압으로 충전되는 제1서브 픽셀과 제N+2게이트라인을 통해 공급된 제N+2게이트신호에 응답하여 제N+1데이터라인을 통해 공급된 데이터전압으로 충전되는 제2서브 픽셀과 제N+1게이트라인을 통해 공급된 제N+1게이트신호에 응답하여 제N+2데이터라인을 통해 공급된 데이터전압으로 충전되는 제3서브 픽셀을 포함하는 제11픽셀군과, 제N+3게이트라인을 통해 공급된 제N+3게이트신호에 응답하여 제N+1데이터라인을 통해 공급된 데이터전압으로 충전되는 제21서브 픽셀과 제N+2게이트라인을 통해 공급된 제N+2게이트신호에 응답하여 제N+2데이터라인을 통해 공급된 데이터전압으로 충전되는 제22서브 픽셀과 제N+3게이트라인을 통해 공급된 제N+3게이트신호에 응답하여 제N+2데이터라인을 통해 공급된 데이터전압으로 충전되는 제23서브 픽셀을 포함하는 제21픽셀군을 포함할 수 있다.
액정패널은, 동일한 색을 발광하는 서브 픽셀들이 데이터라인 방향으로 나열되도록 배치될 수 있다.
본 발명은, 구동 모드 변경의 용이성에 따른 데이터구동부의 소비전류 및 구동 온도 저감과 액정패널에 배치된 서브 픽셀들의 충전 순서 변경을 통한 플리 커(Flicker) 개선으로 표시품질을 향상시킬 수 있는 액정표시장치를 제공하는 효과가 있다. 또한, 본 발명은 시스템 셧다운(셧다운 패턴) 인식이 가능하므로 시스템 셧다운시 구동 모드를 변경할 수 있는 액정표시장치를 제공하는 효과가 있다.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
도 1은 액정표시장치의 블록도 이고, 도 2는 게이트구동부의 블록도 이며, 도 3은 데이터구동부의 블록도 이다.
도 1에 도시된 바와 같이, 액정표시장치는, 타이밍구동부(TCN), 게이트구동부(SDRV), 데이터구동부(DDRV), 백라이트유닛(BLU) 및 액정패널(PNL)을 포함한다.
타이밍구동부(TCN)는 외부로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 클럭신호(CLK), 데이터신호(DATA)를 공급받는다. 타이밍구동부(TCN)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 클럭신호(CLK) 등의 타이밍신호를 이용하여 데이터구동부(DDRV)와 게이트구동부(SDRV)의 동작 타이밍을 제어한다. 타이밍구동부(TCN)는 1 수평기간의 데이터 인에이블 신호(DE)를 카운트하여 프레임기간을 판단할 수 있으므로 외부로부터 공급되는 수직 동기신호(Vsync)와 수평 동기신호(Hsync)는 생략될 수 있다. 타이밍구동부(TCN)에서 생성되는 제어신호들에는 게이트구동부(SDRV)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신 호(GDC)와 데이터구동부(DDRV)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)가 포함될 수 있다. 게이트 타이밍 제어신호(GDC)에는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 시프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등이 포함된다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트신호가 발생하는 게이트 드라이브 IC(Integrated Circuit)에 공급된다. 게이트 시프트 클럭(GSC)은 게이트 드라이브 IC들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 시프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이브 IC들의 출력을 제어한다. 데이터 타이밍 제어신호(DDC)에는 소스 스타트 펄스(Source, Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블신호(Source Output Enable, SOE), 극성제어신호(POL) 등이 포함된다. 소스 스타트 펄스(SSP)는 데이터구동부(DDRV)의 데이터 샘플링 시작 시점을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 데이터구동부(DDRV) 내에서 데이터의 샘플링 동작을 제어하는 클럭신호이다. 소스 출력 인에이블신호(SOE)는 데이터구동부(DDRV)의 출력을 제어한다. 극성제어신호(POL)는 데이터전압의 극성을 제어한다. 한편, 데이터구동부(DDRV)에 공급되는 소스 스타트 펄스(SSP)는 데이터전송 방식에 따라 생략될 수도 있다.
액정패널(PNL)은 트랜지스터기판(이하 TFT기판으로 약칭)과 컬러필터 기판 사이에 위치하는 액정층을 포함하며 매트릭스형태로 배치된 서브 픽셀을 포함한다. TFT기판에는 데이터라인, 게이트라인, TFT, 스토리지 커패시터 등이 형성되고, 컬 러필터 기판에는 블랙매트릭스, 컬러필터 등이 형성된다. 하나의 서브 픽셀(SP)은 상호 교차하는 데이터라인(D1)과 게이트라인(G1)에 의해 정의된다. 서브 픽셀(SP)에는 게이트라인(G1)을 통해 공급된 게이트신호에 의해 구동하는 TFT, 데이터라인(D1)을 통해 공급된 데이터신호를 데이터전압으로 저장하는 스토리지 커패시터(Cst), 스토리지 커패시터(Cst)에 저장된 데이터전압에 의해 구동하는 액정셀(Clc)이 포함된다. 액정셀(Clc)은 화소전극(1)에 공급된 데이터전압과 공통전극(2)에 공급된 공통전압(Vcom)에 의해 구동된다. 공통전극은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 컬러필터 기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극과 함께 TFT기판 상에 형성된다. 액정패널(PNL)의 TFT기판과 컬러필터 기판에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. 액정패널(PNL)의 액정모드는 전술한 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다.
게이트구동부(SDRV)는 타이밍구동부(TCN)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 표시패널(PNL)에 포함된 서브 픽셀들(SP)의 트랜지스터들이 동작 가능한 게이트 구동전압의 스윙폭으로 신호의 레벨을 시프트시키면서 게이트신호를 순차적으로 생성한다. 게이트구동부(SDRV)는 게이트라인들(G1~Gn)을 통해 생성된 게이트신호를 표시패널(PNL)에 포함된 서브 픽셀들(SP)에 공급한다. 도 2에 도시된 바와 같이, 게이트구동부(SDRV)는 게이트 드라이브 IC들로 구성된다. 게이 트 드라이브 IC들은 각각 쉬프트레지스터(61), 레벨쉬프터(63), 쉬프트레지스터(61)와 레벨쉬프터(63) 사이에 접속된 다수의 논리곱 게이트(이하, "AND 게이트"라 함)(62) 및 게이트 출력 인에이블신호(GOE)를 반전시키기 위한 인버터(64) 등을 포함한다. 쉬프트레지스터(61)는 종속적으로 접속된 다수의 D-플립플롭을 이용하여 게이트 스타트 펄스(GSP)를 게이트 쉬프트 클럭(GSC)에 따라 순차적으로 쉬프트시킨다. AND 게이트들(62)은 각각 쉬프트레지스터(61)의 출력신호와 게이트 출력 인에이블신호(GOE)의 반전신호를 논리곱하여 출력을 발생한다. 인버터(64)는 게이트 출력 인에이블신호(GOE)를 반전시켜 AND 게이트들(62)에 공급한다. 레벨쉬프터(63)는 AND 게이트(62)의 출력전압 스윙폭을 표시패널(PNL)에 포함된 트랜지스터들이 동작 가능한 게이트전압의 스윙폭으로 쉬프트시킨다. 레벨쉬프터(63)로부터 출력되는 게이트신호는 게이트라인들(G1~Gn)에 순차적으로 공급된다.
데이터구동부(DDRV)는 타이밍구동부(TCN)로부터 공급된 소스 타이밍 제어신호(DDC)에 응답하여 표시패널(PNL)에 포함된 서브 픽셀들(SP)에 충전할 데이터전압을 생성한다. 데이터구동부(DDRV)는 데이터라인들(D1~Dm)을 통해 생성된 데이터전압을 표시패널(PNL)에 포함된 서브 픽셀들(SP)에 공급한다. 도 3에 도시된 바와 같이, 데이터구동부(DDRV)는 소스 드라이브 IC들로 구성된다. 소스 드라이브 IC들은 각각 쉬프트 레지스터(51), 데이터 수신부(52), 제1 래치 어레이(53), 제2 래치 어레이(54), 디지털/아날로그 변환기(이하, "DAC"라 한다)(55), 차지쉐어회로(Charge Share Circuit)(56) 및 출력회로(57) 등을 구비한다. 데이터 수신부(52)는 타이밍콘트롤러(TCN)로부터 입력된 mini LVDS 데이터(RGB)와 mini LVDS 클럭을 수신하여 mini LVDS 인터페이스의 복원 방법으로 TTL 레벨의 RGB 디지털 비디오 데이터를 복원하고 TTL 레벨의 소스 샘플링 클럭(SSC)을 발생한다. 쉬프트레지터(51)는 소스 샘플링 클럭(SSC)을 쉬프트시켜 샘플링 클럭을 발생하고, 제1 래치 어레이(53)의 래치 수를 초과하는 데이터가 공급될 때 캐리신호(Carry, CAR)를 발생한다. 제1 래치 어레이(53)는 쉬프트 레지스터(51)로부터 순차적으로 입력되는 샘플링 클럭에 응답하여 데이터 수신부(52)로부터 복원된 디지털 비디오 데이터들(DATA)을 샘플링하고, 그 데이터들(DATA)을 1 수평라인 분씩 래치한 다음, 1 수평라인 분의 데이터를 동시에 출력한다. 제2 래치 어레이(54)는 제1 래치 어레이(53)로부터 입력되는 1 수평라인분의 디지털 비디오 데이터를 래치한 다음, 소스 출력 인에이블신호(SOE)의 로우논리기간 동안 제2 래치 어레이(54)에 래치된 디지털 비디오 데이터들을 출력한다. 제2 래치 어레이(54)는 디지털 비디오 데이터들을 이븐 데이터와 오드 데이터로 출력한다. DAC(55)는 정극성 감마보상전압(GH)이 공급되는 P-디코더, 부극성 감마보상전압(GL)이 공급되는 N-디코더, 극성제어신호(POL)에 응답하여 P-디코더의 출력과 N-디코더의 출력을 선택하는 멀티플렉서를 포함한다. P-디코더는 제2 래치 어레이(54)로부터 입력되는 디지털 비디오 데이터들(DATA)을 디코드하여 그 데이터의 계조값에 해당하는 정극성 감마보상전압(GH)을 출력하고, N-디코더는 제2 래치 어레이(54)로부터 입력되는 디지털 비디오 데이터들(DATA)을 디코드하여 그 데이터의 계조값에 해당하는 부극성 감마보상전압(GL)을 출력한다. 멀티플렉서는 극성제어신호(POL)에 응답하여 정극성의 감마보상전압과 부극성의 감마보상전압을 선택한다. 차지쉐어회로(56)는 소스 출력 인에이블신호(SOE)의 하이논리기간 동안 이웃한 데이터 출력채널들을 단락(short)시켜 이웃한 데이터전압들의 평균값을 차지쉐어전압으로 출력하거나, 공통전압(Vcom)을 출력하여 정극성 데이터전압과 부극성 데이터전압의 급격한 변화를 줄인다. 출력회로(57)는 버퍼를 이용하여 데이터라인들(D1~Dm)으로 출력되는 정극성/부극성 아날로그 데이터전압의 신호 감쇠를 줄인다.
이하, 본 발명의 일 실시예에 따른 액정표시장치에 대해 더욱 자세히 설명한다.
도 4는 본 발명의 일 실시예에 따른 액정표시장치의 일부 블록도 이고, 도 5는 도 4에 도시된 액정패널의 구성도이다.
도 4 및 도 5에 도시된 바와 같이, 타이밍구동부(TCN)는 극성생성부(POLG)와 모드설정부(MDSP)를 포함한다. 극성생성부(POLG)는 적어도 3개의 주기(3 cycle)로 극성제어신호(POL)를 생성하고 이를 데이터구동부(DDRV)에 공급한다. 그리고 모드설정부(MDSP)는 데이터전압의 반전 극성을 두 개의 모드 중 하나로 변환하는 모드제어신호(MDS)를 생성하고 이를 데이터구동부(DDRV)에 공급한다. 한편, 극성생성부(POLG)의 경우 외부로부터 공급된 선택신호(OPT)에 따라 3개 주기는 물론 4개의 주기 예컨대, 정극성(+), 부극성(-), 정극성(+), 부극성(-), 정극성(+), 부극성(-), 정극성(+), 부극성(-)로 구성된 주기 등의 극성제어신호(POL)를 생성할 수도 있다.
타이밍구동부(TCN)로부터 생성된 3개의 주기의 극성제어신호(POL)는 정극 성(+), 부극성(-), 부극성(-), 부극성(-), 정극성(+), 정극성(+)로 구성된 주기를 갖는다. 타이밍구동부(TCN)로부터 생성된 모드제어신호(MDS)는 데이터전압이 수평 2 도트 인버전(dot inversion) 형태로 액정패널(PNL)의 서브 픽셀들(SP)에 충전되도록 제어하는 제1모드제어신호(MDS1)와, 데이터전압이 스퀘어 인버전(square inversion) 형태로 액정패널(PNL)의 서브 픽셀들(SP)에 충전되도록 제어하는 제2모드제어신호(MDS2)를 포함한다.
제1모드제어신호(MDS1)가 데이터구동부(DDRV)에 공급되면 액정패널(PNL)은 노말 모드(Normal Mode)로 구동을 하게 된다. 이 경우, 데이터구동부(DDRV)는 수평 2 도트 인버전(dot inversion) 구동을 하게 된다. 이때 데이터구동부(DDRV)는 적어도 2개의 데이터라인(D1, D2)으로 적어도 3개의 서브 픽셀을 구동하게 된다. 그리고 게이트구동부(SDRV)는 수직 3 도트 인버전 구동을 하게 된다. 이와 달리, 제2모드제어신호(MDS2)가 데이터구동부(DDRV)에 공급되면 액정패널(PNL)은 셧다운 모드(Shutdown Mode)로 구동을 하게 된다. 셧다운 모드란 액정표시장치가 종료될 때 하나의 픽셀은 온(On) 상태가 되고 하나의 픽셀은 오프(Off) 상태가 되는 모드로, 이는 윈도우 운영체제 등을 종료하는 구간에 나타나는 화면 모드를 일례로 들 수 있다. 이 경우, 데이터구동부(DDRV)는 수평 1 도트 인버전 구동을 하게 된다. 이때 데이터구동부(DDRV)는 적어도 2개의 데이터라인(D1, D2)으로 적어도 3개의 서브 픽셀을 구동하도록 하게 된다. 그리고 게이트구동부(SDRV)는 수직 3 도트 인버전 구동을 하게 된다. 다만, 셧다운 모드로 구동할 경우 액정패널(PNL)의 서브 픽셀들(SP)은 4개의 서브 픽셀이 동일한 전압으로 충전되는 스퀘어 인버전(Square inversion) 구동을 하게 된다. 즉, 본 발명의 일 실시예에 따른 제1 및 제2모드제어신호(MDS1, MDS2)는 액정패널(PNL)의 서브 픽셀에 충전되는 데이터전압의 충전 순서를 변경할 수 있는 구조이다. 한편, 셧다운 모드의 경우 외부로부터 시스템 종료 신호 등이 공급되면 타이밍구동부(TCN)는 이를 기초로 제2모드제어신호(MDS2)를 데이터구동부(DDRV)에 공급하도록 구성될 수 있으나 이에 한정되지 않는다.
액정패널(PNL)은 동일한 색을 발광하는 서브 픽셀들이 데이터라인 방향으로 나열되도록 배치된다. 예컨대, 적색 서브 픽셀들(R)의 경우 제N+1 및 제N+4수직라인(V1, V4) 방향으로, 녹색 서브 픽셀들(G)의 경우 제N+2 및 제N+5수직라인(V2, V5) 방향으로, 청색 서브 픽셀들(B)의 경우 제N+3 및 제N+6수직라인(V3, V6) 방향으로 배치된다. 액정패널(PNL)은 제N+1수평라인(H1)에 위치하며 적어도 3개의 서브 픽셀들(SP1, SP2, SP3)로 구성된 제11픽셀군(P11)과 제N+2수평라인(H2)에 위치하며 적어도 3개의 서브 픽셀들(SP21, SP22, SP23)로 구성된 제21픽셀군(P21)의 형태로 배치된다. 여기서, "Vcom"은 서브 픽셀들(SP1~SPm6)에 공통전압이 공급되는 공통전압라인이다.
제11픽셀군(P11)은 서로 다른 색을 발광하는 제1서브 픽셀(SP1), 제2서브 픽셀(SP2) 및 제3서브 픽셀(SP3)을 포함한다. 제1서브 픽셀(SP1)은 제N+1게이트라인(G1)을 통해 공급된 게이트신호에 응답하여 제N+1데이터라인(D1)을 통해 공급된 데이터전압으로 충전된다. 제2서브 픽셀(SP2)은 제N+2게이트라인(G2)을 통해 공급된 게이트신호에 응답하여 제N+1데이터라인(D1)을 통해 공급된 데이터전압으로 충전된다. 제3서브 픽셀(SP3)은 제N+1게이트라인(G1)을 통해 공급된 게이트신호에 응답하여 제N+2데이터라인(D2)을 통해 공급된 데이터전압으로 충전된다. 제21픽셀 군(P21)은 제21서브 픽셀(SP21), 제22서브 픽셀(SP22) 및 제23서브 픽셀(SP23)을 포함한다. 제21서브 픽셀(SP21)은 제N+3게이트라인(G3)을 통해 공급된 게이트신호에 응답하여 제N+1데이터라인(D1)을 통해 공급된 데이터전압으로 충전된다. 제22서브 픽셀(SP22)은 제N+2게이트라인(G2)을 통해 공급된 게이트신호에 응답하여 제N+2데이터라인(D2)을 통해 공급된 데이터전압으로 충전된다. 제23서브 픽셀(SP23)은 제N+3게이트라인(G3)을 통해 공급된 게이트신호에 응답하여 제N+2데이터라인(D2)을 통해 공급된 데이터전압으로 충전된다.
이하, 본 발명의 일 실시예의 구동 모드에 따른 서브 픽셀들의 데이터전압 충전 상태에 대해 더욱 자세히 설명한다.
도 6은 노말 모드 구동시의 액정패널을 나타낸 도면이고, 도 7은 노말 모드 구동시 서브 픽셀들에 충전되는 흐름을 나타낸 도면이다.
도 6에 도시된 바와 같이, 본 발명의 일 실시예에 따른 액정표시장치는 데이터구동부(DDRV)에 제1모드제어신호(MDS1)가 공급되면 노말 모드로 구동된다.
액정패널(PNL)에 데이터전압이 공급되면, 제N+1수평라인(H1)에 위치하며 적어도 3개의 서브 픽셀들(SP1, SP2, SP3)을 포함하는 제11픽셀군(P11)과 제N+4수평라인(H4)에 위치하며 적어도 3개의 서브 픽셀들(SP41, SP42, SP43)을 포함하는 제41픽셀군(P41)에 동일한 패턴의 데이터전압이 충전된다. 그리고 제N+2수평라인(H2)에 위치하며 적어도 3개의 서브 픽셀들(SP21, SP22, SP23)을 포함하는 제21픽셀군(P21)과 제N+3수평라인(H3)에 위치하며 적어도 3개의 서브 픽셀들(SP31, SP32, SP33)을 포함하는 제31픽셀군(P31)에 동일한 패턴의 데이터전압이 충전된다. 그리고 제N+1수평라인(H1)에 위치하고 제11픽셀군(P11)에 인접하며 적어도 3개의 서브 픽셀들(SP4, SP5, SP6)을 포함하는 제12픽셀군(P12)과 제N+4수평라인(H4)에 위치하고 제41픽셀군(P41)에 인접하며 적어도 3개의 서브 픽셀들(SP44, SP45, SP46)을 포함하는 제42픽셀군(P42)에는 제11픽셀군(P11) 및 제41픽셀군(P41)과 반전된 패턴의 데이터전압이 충전된다. 그리고 제N+2수평라인(H2)에 위치하고 제21픽셀군(P21)에 인접하며 적어도 3개의 서브 픽셀들(SP24, SP25, SP26)을 포함하는 제22픽셀군(P22)과 제N+3수평라인(H3)에 위치하고 제31픽셀군(P31)에 인접하며 적어도 3개의 서브 픽셀들(SP34, SP35, SP36)을 포함하는 제32픽셀군(P32)에는 제21픽셀군(P21) 및 제31픽셀군(P31)과 반전된 패턴의 데이터전압이 충전된다.
앞서 설명한 바와 같이, 데이터구동부에 제1모드제어신호(MDS1)가 공급되면, 액정패널(PNL)은 제1모드제어신호(MDS1)에 의해 노말 모드로 구동하게 된다. 이에 따라, 제11픽셀군(P11) 및 제41픽셀군(P41)에는 정극성(+), 부극성(-), 정극성(+) 데이터전압이 충전되고, 제21픽셀군(P21) 및 제31픽셀군(P31)에는 부극성(-), 정극성(+), 부극성(-) 데이터전압이 충전된다.
위의 설명과 같이 노말 모드로 구동할 경우, 액정패널(PNL)의 서브 픽셀들(SP1~SPm6)에는 도 7과 같은 흐름으로 데이터전압이 충전된다.
도 8은 셧다운 모드 구동시의 액정패널을 나타낸 도면이고, 도 9는 셧다운 모드 구동시 서브 픽셀들에 충전되는 흐름을 나타낸 도면이다.
도 8에 도시된 바와 같이, 본 발명의 일 실시예에 따른 액정표시장치는 데이터구동부(DDRV)에 제2모드제어신호(MDS2)가 공급되면 셧다운 모드로 구동된다.
액정패널(PNL)에 데이터전압이 공급되면, 제N+1수평라인(H1)에 위치하며 적어도 3개의 서브 픽셀들(SP1, SP2, SP3)을 포함하는 제11픽셀군(P11)과 제N+4수평라인(H4)에 위치하며 적어도 3개의 서브 픽셀들(SP41, SP42, SP43)을 포함하는 제41픽셀군(P41)에 동일한 패턴의 데이터전압이 충전된다. 그리고 제N+2수평라인(H2)에 위치하며 적어도 3개의 서브 픽셀들(SP21, SP22, SP23)을 포함하는 제21픽셀군(P21)과 제N+3수평라인(H3)에 위치하며 적어도 3개의 서브 픽셀들(SP31, SP32, SP33)을 포함하는 제31픽셀군(P31)에 동일한 패턴의 데이터전압이 충전된다. 그리고 제N+1수평라인(H1)에 위치하고 제11픽셀군(P11)에 인접하며 적어도 3개의 서브 픽셀들(SP4, SP5, SP6)을 포함하는 제12픽셀군(P12)과 제N+4수평라인(H4)에 위치하고 제41픽셀군(P41)에 인접하며 적어도 3개의 서브 픽셀들(SP44, SP45, SP46)을 포함하는 제42픽셀군(P42)에는 제11픽셀군(P11) 및 제41픽셀군(P41)과 반전된 패턴의 데이터전압이 충전된다. 그리고 제N+2수평라인(H2)에 위치하고 제21픽셀군(P21)에 인접하며 적어도 3개의 서브 픽셀들(SP24, SP25, SP26)을 포함하는 제22픽셀군(P22)과 제N+3수평라인(H3)에 위치하고 제31픽셀군(P31)에 인접하며 적어도 3개의 서브 픽셀들(SP34, SP35, SP36)을 포함하는 제32픽셀군(P32)에는 제21픽셀군(P21) 및 제31픽셀군(P31)과 반전된 패턴의 데이터전압이 충전된다.
앞서 설명한 바와 같이, 데이터구동부(DDRV)에 제2모드제어신호(MDS2)가 공급되면, 제11픽셀군(P11) 및 제41픽셀군(P41)에는 정극성(+), 부극성(-), 부극성 (-) 데이터전압이 충전되고, 제21픽셀군(P21) 및 제31픽셀군(P31)에는 부극성(-), 정극성(+), 정극성(+) 데이터전압이 충전된다.
위의 설명과 같이 셧다운 모드로 구동할 경우, 액정패널(PNL)의 서브 픽셀들(SP1~SPm6)에는 도 9와 같은 흐름으로 데이터전압이 충전된다. 앞서 설명하였듯이, 실시예와 같이 액정패널(PNL)이 셧다운 모드로 구동할 경우, 4개의 인접된 서브 픽셀들 예컨대, "SP22, SP23, SP32, SP33" 과 "SP24, SP25, SP34, SP35" 등과 같이 동일한 전압으로 충전되는 스퀘어 인버전 구동을 하게 됨을 알 수 있다.
이상 본 발명은 구동 모드 변경의 용이성에 따른 데이터구동부의 소비전류 및 구동 온도 저감과 액정패널에 배치된 서브 픽셀들의 충전 순서 변경을 통한 플리커(Flicker) 개선으로 표시품질을 향상시킬 수 있는 액정표시장치를 제공하는 효과가 있다. 또한, 본 발명은 시스템 셧다운(셧다운 패턴) 인식이 가능하므로 시스템 셧다운시 구동 모드를 변경할 수 있는 액정표시장치를 제공하는 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진 다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 일 실시예에 따른 액정표시장치의 블록도.
도 2는 게이트구동부의 블록도.
도 3은 데이터구동부의 블록도.
도 4는 본 발명의 일 실시예에 따른 액정표시장치의 일부 블록도.
도 5는 도 4에 도시된 액정패널의 구성도.
도 6은 노말 모드 구동시의 액정패널을 나타낸 도면.
도 7은 노말 모드 구동시 서브 픽셀들에 충전되는 흐름을 나타낸 도면.
도 8은 셧다운 모드 구동시의 액정패널을 나타낸 도면.
도 9는 셧다운 모드 구동시 서브 픽셀들에 충전되는 흐름을 나타낸 도면.
<도면의 주요 부분에 관한 부호의 설명>
TCN: 타이밍구동부 SDRV: 게이트구동부
DDRV: 데이터구동부 BLU: 백라이트유닛
PNL: 액정패널 POLG: 극성생성부
MDSP: 모드설정부

Claims (10)

  1. 액정패널;
    상기 액정패널에 정극성 데이터전압과 부극성 데이터전압을 공급하는 데이터구동부; 및
    정극성, 부극성, 부극성, 부극성, 정극성, 정극성의 주기로 생성된 극성제어신호와 데이터전압의 반전 극성을 두 개의 모드 중 하나로 변환하는 모드제어신호를 상기 데이터구동부에 공급하는 타이밍구동부를 포함하되,
    상기 모드제어신호는,
    상기 액정패널의 서브 픽셀들을 노말 모드로 구동하는 제1모드제어신호와,
    상기 액정패널의 서브 픽셀들을 셧다운 모드로 구동하는 제2모드제어신호를 포함하는 액정표시장치.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 데이터구동부는,
    상기 제1모드제어신호가 공급되면 수평 2 도트 인버전 형태(정극성, 정극성, 부극성, 부극성)의 데이터전압을 출력하고,
    상기 제2모드제어신호가 공급되면 수평 1 도트 인버전 형태(정극성, 부극성, 정극성, 부극성)의 데이터전압을 출력하는 것을 특징으로 하는 액정표시장치.
  5. 제1항에 있어서,
    상기 액정패널에 상기 데이터전압이 공급되면,
    제N+1수평라인에 상호 인접 위치하며 적어도 3개의 서브 픽셀들을 포함하는 제11픽셀군과 제N+4수평라인에 상호 인접 위치하며 적어도 3개의 서브 픽셀들을 포함하는 제41픽셀군에 동일한 패턴의 데이터전압이 충전되고,
    제N+2수평라인에 상호 인접 위치하며 적어도 3개의 서브 픽셀들을 포함하는 제21픽셀군과 제N+3수평라인에 상호 인접 위치하며 적어도 3개의 서브 픽셀들을 포함하는 제31픽셀군에 동일한 패턴의 데이터전압이 충전되는 것을 특징으로 하는 액정표시장치.
  6. 제5항에 있어서,
    상기 액정패널에 상기 데이터전압이 공급되면,
    상기 제N+1수평라인에 상호 인접 위치하고 상기 제11픽셀군에 인접하며 적어도 3개의 서브 픽셀들을 포함하는 제12픽셀군과 상기 제N+4수평라인에 상호 인접 위치하고 상기 제41픽셀군에 인접하며 적어도 3개의 서브 픽셀들을 포함하는 제42픽셀군에는 상기 제11픽셀군 및 상기 제41픽셀군과 반전된 패턴의 데이터전압이 충전되고,
    상기 제N+2수평라인에 상호 인접 위치하고 상기 제21픽셀군에 인접하며 적어도 3개의 서브 픽셀들을 포함하는 제22픽셀군과 상기 제N+3수평라인에 상호 인접 위치하고 상기 제31픽셀군에 인접하며 적어도 3개의 서브 픽셀들을 포함하는 제32픽셀군에는 상기 제21픽셀군 및 상기 제31픽셀군과 반전된 패턴의 데이터전압이 충전되는 것을 특징으로 하는 액정표시장치.
  7. 제6항에 있어서,
    상기 데이터구동부에 상기 제1모드제어신호가 공급되면,
    상기 제11픽셀군 및 상기 제41픽셀군에는 정극성, 부극성, 정극성 데이터전압이 충전되고,
    상기 제21픽셀군 및 상기 제31픽셀군에는 부극성, 정극성, 부극성 데이터전압이 충전되는 것을 특징으로 하는 액정표시장치.
  8. 제6항에 있어서,
    상기 데이터구동부에 상기 제2모드제어신호가 공급되면,
    상기 제11픽셀군 및 상기 제41픽셀군에는 정극성, 부극성, 부극성 데이터전압이 충전되고,
    상기 제21픽셀군 및 상기 제31픽셀군에는 부극성, 정극성, 정극성 데이터전압이 충전되는 것을 특징으로 하는 액정표시장치.
  9. 제1항에 있어서,
    상기 액정패널은,
    제N+1게이트라인을 통해 공급된 제N+1게이트신호에 응답하여 제N+1데이터라인을 통해 공급된 데이터전압으로 충전되는 제1서브 픽셀과 제N+2게이트라인을 통해 공급된 제N+2게이트신호에 응답하여 상기 제N+1데이터라인을 통해 공급된 데이터전압으로 충전되는 제2서브 픽셀과 상기 제N+1게이트라인을 통해 공급된 제N+1게이트신호에 응답하여 제N+2데이터라인을 통해 공급된 데이터전압으로 충전되는 제3서브 픽셀을 포함하는 제11픽셀군과,
    제N+3게이트라인을 통해 공급된 제N+3게이트신호에 응답하여 상기 제N+1데이터라인을 통해 공급된 데이터전압으로 충전되는 제21서브 픽셀과 상기 제N+2게이트라인을 통해 공급된 상기 제N+2게이트신호에 응답하여 상기 제N+2데이터라인을 통해 공급된 데이터전압으로 충전되는 제22서브 픽셀과 상기 제N+3게이트라인을 통해 공급된 상기 제N+3게이트신호에 응답하여 상기 제N+2데이터라인을 통해 공급된 데이터전압으로 충전되는 제23서브 픽셀을 포함하는 제21픽셀군을 포함하는 액정표시장치.
  10. 제1항에 있어서,
    상기 액정패널은,
    동일한 색을 발광하는 서브 픽셀들이 데이터라인 방향으로 나열되도록 배치된 것을 특징으로 하는 액정표시장치.
KR1020090121418A 2009-12-08 2009-12-08 액정표시장치 KR101615772B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090121418A KR101615772B1 (ko) 2009-12-08 2009-12-08 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090121418A KR101615772B1 (ko) 2009-12-08 2009-12-08 액정표시장치

Publications (2)

Publication Number Publication Date
KR20110064710A KR20110064710A (ko) 2011-06-15
KR101615772B1 true KR101615772B1 (ko) 2016-04-26

Family

ID=44398091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090121418A KR101615772B1 (ko) 2009-12-08 2009-12-08 액정표시장치

Country Status (1)

Country Link
KR (1) KR101615772B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101924417B1 (ko) * 2011-11-24 2019-02-21 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR101992162B1 (ko) * 2012-06-29 2019-06-24 엘지디스플레이 주식회사 액정표시장치
KR102571353B1 (ko) * 2018-09-20 2023-08-28 엘지디스플레이 주식회사 표시장치 및 이의 구동방법

Also Published As

Publication number Publication date
KR20110064710A (ko) 2011-06-15

Similar Documents

Publication Publication Date Title
KR101872987B1 (ko) 분할 패널을 포함하는 표시장치 및 그 구동방법
JP4988692B2 (ja) 液晶表示装置及びその駆動方法
US8416232B2 (en) Liquid crystal display capable of reducing number of output channels of data driving circuit and preventing degradation of picture quality
KR101322002B1 (ko) 액정표시장치
US8803778B2 (en) Liquid crystal display device capable of reducing number of output channels of data driving circuit
KR20070121318A (ko) 액정표시장치 및 이의 구동방법
US8791892B2 (en) Liquid crystal display capable of rendering video data in accordance with a rendering structure of a double rate driving panel
KR20070109296A (ko) 액정표시장치와 그 구동방법
KR101510905B1 (ko) 액정표시장치
KR101660977B1 (ko) 액정표시장치
KR101615772B1 (ko) 액정표시장치
KR20100067389A (ko) 액정표시장치와 그 구동방법
US20070176878A1 (en) Liquid crystal display device and driving method thereof
KR20070098365A (ko) 액정표시장치의 감마보정전압 보상회로
KR101264697B1 (ko) 액정표시장치의 구동장치 및 구동방법
KR101585683B1 (ko) 액정표시장치
KR101788869B1 (ko) 액정표시장치
KR101470624B1 (ko) 액정표시장치
KR20170025650A (ko) 액정 표시 장치 및 그 구동 방법
KR101520492B1 (ko) 액정표시장치와 이의 구동방법
KR101902561B1 (ko) 액정표시장치
KR101311677B1 (ko) 액정표시장치와 그 구동방법
KR20070070639A (ko) 표시 장치의 구동 장치
KR20040002295A (ko) 액정표시장치의 구동방법
KR101635214B1 (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 4