KR20080002384A

KR20080002384A - 액정표시장치 및 데이터 구동회로

Info

Publication number: KR20080002384A
Application number: KR1020060061187A
Authority: KR
Inventors: 황광희; 이경훈
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 2006-06-30
Filing date: 2006-06-30
Publication date: 2008-01-04

Abstract

본 발명은 도트-인버젼(dot inversion) 구동방식에 있어서 플리커(flicker) 문제를 최소화하기 위한 액정표시장치(Liquid Crystal Display; LCD)에 관한 것으로서, 컬러필터층의 R, G, B 서브컬러필터가 "RGBGBRBRG"의 패턴을 반복하여 형성된 액정패널과; 상기 액정패널로 화소 전압을 공급함에 있어서, 위치 변경된 상기 액정패널의 R, G, B 서브컬러필터에 매칭되게 인가하는 출력제어부를 추가적으로 구성한 데이터 구동부와; 상기 액정패널의 게이트 라인에 게이트 펄스를 공급하는 게이트 구동부; 및 상기 데이터 구동부, 게이트 구동부를 제어하는 타이밍 컨트롤러를 포함하여 구성되는 것을 특징으로 한다.

액정패널, 데이터 구동부, 도트-인버젼(dot inversion), 플리커

Description

액정표시장치 및 데이터 구동회로{LIQUID CRYSTAL DISPLAY DEVICE AND DATA DRIVING CIRCUIT THEREOF}

도 1은 종래기술에 따른 액정표시장치의 시스템을 나타내는 도면

도 2는 도 1의 데이터 구동부를 구성하는 데이터 구동 IC의 내부 구조를 나타내는 도면

도 3은 도 1의 액정패널의 구성을 나타내는 도면

도 4a 및 도 4b는 도 3의 액정패널을 1 도트-인버젼으로 구동하여 N번째 및 N+1번째 프레임에서의 1 도트 플리커 패턴 결과를 보여주는 도면

도 5는 본 발명에 따른 데이터 구동 IC의 내부 구조를 나타내는 도면

도 6은 본 발명에 따른 액정패널의 구성을 나타내는 도면

도 7은 본 발명의 하나의 예로서 라인이 변경되는 출력제어부와 본 발명에 따른 서브컬러필터의 연결상태를 나타내는 도면

도 8∼ 도 9는 본 발명의 다른 예로서 내부에 스위칭 소자가 일부 구성되는 출력제어부와 본 발명에 따른 서브컬러필터의 연결상태를 나타내는 도면

도 10a 및 도 10b는 도 6의 액정패널을 1도트-인버젼으로 구동하여 N번째 및 N+1번째 프레임에서의 1 도트 플리커 패턴의 결과를 보여주는 도면

도 11a 및 도 11b는 도 6의 액정패널을 2도트-인버젼으로 구동하여 N번째 및 N+1번째 프레임에서의 2도트 플리커 패턴의 결과를 보여주는 도면

※※도면의 주요부분에 대한 부호의 설명※※

129: 출력제어부 130: 박막트랜지스터 배열기판

132: 게이트 라인 134: 데이터 라인

136: 화소전극 138: 액정층

140: 컬러필터기판 142: 블랙매트릭스

144: 컬러필터 146: 공통전극

본 발명은 액정표시장치(Liquid Crystal Display; LCD) 및 데이터 구동회로에 관한 것으로서, 더 자세하게는 도트-인버젼(dot inversion) 구동방식에 있어서 플리커(flicker) 문제를 최소화하기 위하여 액정패널의 적(Red), 녹(Green), 청(Blue)의 서브컬러필터의 배열을 변경하여 형성하고, 그 서브컬러필터의 배열에 매칭시켜 화소전압을 인가할 수 있도록 데이터 구동회로를 변형하려는 것에 관계된다.

일반적으로 액정표시장치는 매트릭스(matrix) 형태로 배열된 화소들에 화상 정보에 따른 데이터 신호를 개별적으로 공급하고, 화소들의 광 투과율을 조절함으로써 원하는 화상을 표시할 수 있도록 한 표시장치이다.

이와 관련해 도 1은 종래기술에 따른 액정표시장치의 시스템을 나타내는 도 면이다. 우선적으로 데이터 라인(DL1~DLm)과 게이트 라인들(GL1~GLn)이 서로 교차하고, 그 교차부에 액정셀을 구동시키기 위한 TFT(Thin Film Transistor)가 형성되어 있는 액정패널(15)이 존재하게 되고, 이 액정패널(15)의 주변에는 데이터 라인들(DL1~DLm)에 데이터를 공급하기 위한 데이터 구동부(12), 액정패널(15)의 게이트 라인(GL1~GLn)에 스캔 펄스를 공급하기 위한 게이트 구동부(13), 전원전압생성부(14)로부터의 전압을 분압하여 감마기준전압을 생성하고 이를 데이터 구동부(12)로 인가하는 기준전압생성부(16), 전원전압생성부(14)에 접속되고 게이트 구동부(13) 및 데이터 구동부(12)를 제어하기 위한 타이밍 컨트롤러(11)를 구비한다.

그러면 좀더 구체적으로 데이터의 이동 경로에 따라 위의 구성요소들의 구성 및 기능을 살펴보고자 한다. 우선 타이밍 컨트롤러(11)는 외부의 디지털 비디오 카드(미도시)로부터 공급되는 디지털 비디오 데이터(RGB)를 데이터 구동부(12)에 공급한다. 또한, 수평/수직 동기신호(H,V)와 클럭 신호(CLK)를 이용하여 데이터 구동 제어신호(DDC)와 게이트 구동 제어신호(GDC)를 발생한다. 여기에서 데이터 구동 제어신호(DDC)란 소스 시프트 클럭(SSC), 소스 스타트 펄스(SSP), 극성 제어신호(POL) 및 소스 출력 인에이블 신호(SOE) 등을 의미하는데, 이 데이터 구동 제어신호(DDC)는 데이터 구동부(2)에 공급된다. 반면, 게이트 구동 제어신호(GDC)는 게이트 스타트 펄스(GSP), 게이트 시프트 클럭(GSC) 및 게이트 출력 인에이블(GOE) 등을 포함하고, 이 게이트 구동 제어신호(GDC)는 게이트 구동부(13)에 공급된다.

게이트 구동부(13)는 타이밍 컨트롤러(11)로부터 공급되는 게이트 구동 제어신호(GDC)에 응답하여 스캔 펄스, 즉 게이트 하이 펄스를 순차적으로 발생하게 된 다. 또한 게이트 구동부(13)는 스캔 펄스를 순차적으로 발생하는 시프트 레지스터(shift register)와, 스캔 펄스 전압의 스윙 폭을 TFT의 문턱전압 이상으로 시프트 시키기 위한 레벨 시프터(level shifter)를 포함하고 있다.

데이터 구동부(12)는 타이밍 컨트롤러(11)로부터 공급되는 데이터 구동 제어신호(DDC)에 응답하여 데이터를 데이터 라인들(DL1~DLm)에 공급한다. 다시 말해, 데이터 구동부(12)는 타이밍 컨트롤러(11)로부터의 디지털 비디오 데이터(RGB)를 샘플링하고 그 데이터를 래치한 다음, 감마전압을 이용하여 액정셀에서 계조를 표현할 수 있는 아날로그 전압으로 변환하여 액정패널(15)에 인가한다.

도 2는 데이터 구동부를 이루는 복수 개의 데이터 구동 IC(Data Driving Integrated Circuit)의 내부구조를 나타낸 것이다. 다시 말해, 서로 동일하게 형성되는 데이터 IC(12a)는 타이밍 컨트롤러(11)로부터 데이터(RGB)가 입력되는 데이터 레지스터(21)와, 샘플링 클럭을 발생하기 위한 시프트 레지스터(22)와, 시프트 레지스터(22) 및 m개의 데이터 라인들(DL1~DLm) 사이에 접속된 제1래치(23), 제2래치(24), 디지털/아날로그 컨버터(Digital to Analog Converter; DAC; 26), 출력부(28) 및 전원전압생성부로부터의 감마기준전압들을 분압하여 DAC(26)에 공급하는 감마계조전압회로(25)를 구비한다.

데이터 레지스터(21)는 타이밍 컨트롤러(11)로부터의 데이터(RGB)를 일시 저장한 후에 저장된 데이터(RGB)를 제1래치(63)에 공급한다.

시프트 레지스터(22)는 타이밍 컨트롤러(11)로부터의 소스 스타트 펄스(SSP)를 소스 샘플링 클럭신호(SSC)에 따라 시프트시켜 샘플링신호를 발생하게 된다. 또 한, 시프트 레지스터(22)는 소스 스타트 펄스(SSP)를 시프트시켜 다음 단의 시프트 레지스터(22)에 캐리 신호(CAR)를 전달하게 된다.

제1래치(23)는 시프트 레지스터(22)로부터 순차적으로 입력되는 샘플링신호에 응답하여 데이터 레지스터(21)로부터의 디지털 비디오 데이터(RGB)를 1라인씩 래치한다.

제2래치(24)는 제1래치(23)로부터 입력되는 디지털 데이터(RGB)를 래치한 후, 래치된 디지털 비디오 데이터(RGB)를 타이밍 컨트롤러로부터의 소스 출력 인에이블신호(SOE)에 응답하여 동시에 출력한다.

감마계조전압회로(25)는 외부의 (감마)기준전압들을 분압하여 각 계조에 대응하는 감마계조전압들을 발생하게 된다.

DAC(26)는 제2래치(24)로부터의 비디오 데이터에 대응하여 감마계조전압 회로(25)로부터 공급되는 해당 레벨의 계조전압을 출력하게 된다. 물론 여기에서의 계조전압은 타이밍 컨트롤러로부터의 극성제어신호에 따라 정극성과 부극성 중 어느 하나의 전압으로 출력하게 된다.

출력회로(28)는 데이터 라인들(DL1~DLm) 각각에 접속된 버퍼(Buffer)를 포함하며 데이터 라인들(DL1~DLm)에 공급되는 전압의 감쇠를 최소화한다.

이와 같은 과정을 통하여 버퍼에 일시 저장된 아날로그 형태의 계조 전압은 게이트 구동부로부터의 스캔 펄스에 동기되어 데이터 라인들(DL1~DLm)을 따라 액정패널로 동시에 인가되고, 결국 액정패널의 TFT를 동작시키게 된다.

도 3은 이러한 액정패널에 구성되는 각각의 서브화소에 계조전압 혹은 화소 전압을 인가하는 방법 및 그 구조를 보다 세부적으로 나타낸 것이다. 먼저 그 구조에 대하여 살펴보면, 액정패널(15)은 박막트랜지스터 배열기판(30)과 컬러필터기판(40)이 서로 대향하여 일정 간격으로 합착되고, 그 두 기판 사이의 공간에 액정 층(38)을 형성하고 있는데, 이때 컬러필터기판(40)은 색상을 구현하는 서브컬러필터(R, G, B)를 포함하는 컬러필터(44)와 그 서브컬러필터 사이를 구분하고 액정층(38)의 투과 광을 차단하는 블랙매트릭스(black matrix; 42), 그리고 위의 액정층(38)에 전압을 인가하는 투명한 공통전극(46)으로 이루어져 있다.

또한, 위의 배열기판(30)상에는 데이터 라인(34)과 게이트 라인(32)이 직교하게 되고, 데이터 라인(34)과 게이트 라인(32)들의 교차부에는 스위칭소자인 TFT(T)가 형성되어 있는데, 각 화소영역(P)에는 화소전극(36)이 형성되어 있고, 위의 화소영역(P)은 컬러필터기판(40)의 하나의 서브컬러필터에 대응하는 서브화소(sub-pixel)로서 컬러 화상은 세 종류의 R, G, B 서브컬러필터를 조합하여 얻어진다. 즉, 3개의 R, G, B 서브화소가 모여서 한 개의 화소를 이루며 TFT(T)는 R, G, B 서브화소에 각각 연결되어 있다.

한편, 액정패널은 스캔 펄스인 게이트 온(On) 신호가 게이트 라인(32)들에 순차적으로 인가되면 게이트 라인(32)에 연결된 TFT(T)를 순차적으로 턴-온(Turn-On) 시키고, 이와 동시에 게이트 라인(32)에 대응하는 서브화소 행에 인가할 화상 신호, 즉 화소 전압이 버퍼로 구성된 출력부로부터 데이터 라인(34)을 따라 공급된다. 이때, 이 데이터 라인(34)에 공급된 화상 신호는 턴-온된 TFT(T)를 통해 각 서브화소에 동시에 인가된다.

이는 한 프레임(frame) 주기 동안 모든 게이트 라인(32)들에 순차적으로 게이트 온 신호를 인가하여 모든 서브화소 행에 화소 전압을 인가함으로써, 결국 하나의 프레임의 화상을 표시하게 된다.

그런데 액정이라는 물질은 그 특성상 계속해서 같은 방향의 전계가 인가되면 액정물질 자체가 열화(劣化)되는 문제점이 있다. 따라서 공통전압에 대한 계조전압의 극성을 반전시켜 구동할 필요성이 제기되는데, 예를 들어 어느 한 서브화소의 인가전압의 극성이 정(+) 극성의 신호전압을 받았으면 그 다음 프레임에서는 반드시 부(-) 극성의 신호전압을 받아야 한다. 이러한 이유에 기인한 것이 바로 액정패널을 인버젼 구동하기 위한 극성 인버젼 구동방식으로 여기에는 프레임-인버젼(frame inversion), 라인-인버젼(line inversion) 및 도트-인버젼(dot inversion) 구동방식 등이 있다.

그러나 이러한 인버젼 구동방법들도 최근의 고해상도 경향에 따라 한계에 부딪치고 있다. 다시 말해 프레임 인버젼 구동방식은 정극성 부극성의 투과율 비대칭 현상에 의한 플리커(flecker) 현상에 민감하고 데이터간 간섭에 의한 크로스-토크(cross-talk)에 매우 취약한 단점을 갖게 된다. 또한 라인 인버젼 구동방식은 액정패널이 대형화될 경우 저항(resistance) 및 용량(capacitance)의 증가에 기인하여 신호의 왜곡 및 인접한 화소전극들에서 크로스토크 현상이 발생되어 화질이 저하되는 단점이 있다. 그리고, 도트 인버젼 구동에서는 크로스토크 측면에서는 양호하나 플리커 문제가 취약한데, 이는 액정패널이 컴퓨터와 같이 그래픽 환경에서 주로 사용되어 지고 화면 구성을 표시하는 경우가 많기 때문이다.

여기에서 플리커 현상은 액정의 충전 극성을 정극성과 부극성을 주기적으로 반전시키는 과정에서 두 극성간의 투과율 차이가 발생할 때 나타나는 화질 특성으로서, 각 도트들이 면적적으로 분포하고, 또 각각의 도트들을 제어하기 위한 전압의 인가가 한쪽으로만 이루어지므로 패널의 길이에 따라 RC 지연이 발생하여 각 도트에 동일한 전압을 인가할 수 없기 때문에 발생하는 현상이다.

이와 관련해서는 도면을 참조하여 좀더 상세히 설명하고자 한다. 도 4a 및 도 4b는 일반적인 1 도트-인버젼 구동방식을 나타내는 도면으로, 각각 N번째 프레임 및 N+1번째 프레임에서의 1 도트 플리커 패턴을 실행하였을 경우의 결과를 나타내고 있다. 여기에서, 도면은 1 도트 플리커 패턴의 일부를 나타내고 있으며, 매트릭스 형태의 서브화소(P)에 대해 행은 데이터 라인의 순서, 즉 R, B, B의 서브컬러필터 순서를 의미하며, 열은 상기 서브화소(P)에 차례대로 주사신호가 인가되는 게이트 라인(G1~G12)의 순서를 의미한다.

일반적인 컬러필터 패턴은 그 배열이 R, G, B로 동일하게 구성되어 있으며, 도트 인버젼으로 구동하는 액정패널에 1 도트 플리커 패턴을 테스트했을 경우 도면에 나타낸 바와 같이 동작하게 된다. 여기에서, 각 서브화소(P)에서의 +, - 부호는 도트 인버젼 극성을 나타내며, 해칭(hatching)이 되어있지 않은 R, G, B의 서브 화소(P)는 블랙, 즉 그레이 0을 표현하고 해칭이 되어있는 G의 서브화소(P)는 8비트인 경우 그레이 127의 녹색을 표현한다.

즉, 1 도트 플리커 패턴에서는 G 색상의 서브화소(P)가 N번째 프레임에서 모두 부극성을 가지고, 그 다음 N+1번째 프레임에서 모두 정극성을 가진다. 이는 G 색상이 각 프레임별로 치우친 극성을 가지고 프레임이 바뀔 때마다 극성의 전환을 가져와 화면의 깜박임, 즉 플리커 현상으로 작용한다.

따라서, 본 발명은 한 프레임에서 G 색상이 양극성과 음극성을 동시에 가지도록 하는 방법의 일환으로서 1화소의 구조를 "RGBGBRBRG"의 패턴으로 반복하여 구성하고, 아울러 이에 대응하는 데이터 구동 IC의 내부 출력구조를 변경하여 계조전압을 인가함으로써 위의 문제점을 개선하려는데 그 목적이 있다.

그리고 위의 목적달성은 본 발명에 의하여 더욱 구체화될 수 있다. 즉, 본 발명에 따른 액정표시장치는 프레임마다 이전 프레임과는 다른 극성이 되도록 매 프레임을 인버젼 구동하는 방식에 있어서, 컬러필터층의 R, G, B 서브컬러필터가 "RGBGBRBRG"의 패턴을 반복하며 형성된 액정패널과; 상기 액정패널로 화소 전압을 공급함에 있어서, 위치 변경된 상기 액정패널의 R, G, B 서브컬러필터에 매칭되게 인가하는 출력제어부를 추가적으로 구성한 데이터 구동부와; 상기 액정패널의 게이트 라인에 게이트 펄스를 공급하는 게이트 구동부; 및 상기 데이터 구동부, 게이트 구동부를 제어하는 타이밍 컨트롤러를 포함하여 구성되는 것을 특징으로 한다.

또한, 본 발명에 따른 액정표시장치의 데이터 구동회로는 타이밍 컨트롤러로부터의 소스 스타트 펄스(SSP)를 소스 샘플링 클럭신호(SSC)에 따라 시프트시켜 샘플링신호를 발생시키는 시프트 레지스터와; 상기 타이밍 컨트롤러로부터의 디지털 비디오 데이터(RGB)를 일시 저장한 후에 그 데이터를 다시 제1래치에 공급하는 데 이터 레지스터와; 상기 시프트 레지스터로부터 순차적으로 입력되는 샘플링신호에 응답하여 데이터 레지스터로부터의 디지털 비디오 데이터를 1라인씩 래치하는 제1래치와; 상기 제1래치로부터 입력되는 디지털 데이터를 래치한 후, 래치된 데이터를 타이밍 컨트롤러로부터의 소스 출력 인에이블신호(SOE)에 응답하여 동시에 출력하는 제2래치와; 상기 타이밍 컨트롤러부터 입력되는 계조전압 선택 데이터에 상응하여 감마전압들을 출력시키는 감마계조전압회로와; 상기 타이밍 컨트롤러로부터의 극성제어신호(POLC1)에 따라 상기 제2래치로부터 입력된 데이터에 대응하는 상기 감마계조전압회로부터의 감마전압을 선택·출력하는 DAC와; 상기 DAC로부터의 화소 전압을 버퍼에서 홀딩하는 출력부; 및 상기 출력부의 화소전압 출력경로를 변경하여 액정패널의 R, G, B 서브컬러필터에 매칭되게 인가하는 출력제어부를 포함하여 구성되는 것을 특징으로 한다.

그리고, 본 발명에 따른 액정표시장치의 액정패널은 유리기판상에 종횡으로 배열하여 복수 개의 화소영역을 정의하는 복수 개의 게이트 및 데이터 라인이 교차하고, 그 교차부에 스위칭소자가 형성되는 제1기판과; 상기 제1기판에 대향하여 합착되고, 상기 제1기판의 화소영역에 대응하는 화소영역이 정의되는 제2기판; 및 상기 제2기판의 화소영역에 R, G, B의 서브컬러필터가 "RGBGBRBRG"의 패턴을 반복하여 형성된 컬러 필터층으로 구성되는 것을 특징으로 한다.

이제부터는 위의 구성 및 동작원리와 관련해 외부로부터의 데이터 정보가 최종적으로 액정패널의 서브컬러필터에 이르는 과정을 중심으로 기술해 보고자 한다. 별도의 도면으로 나타내지는 않았으나, 우선 타이밍 컨트롤러는 외부의 디지털 비 디오 카드(미도시)로부터 공급되는 디지털 비디오 데이터를 데이터 구동부에 공급한다. 이와 더불어, 타이밍 컨트롤러는 수평/수직 동기신호와 클럭 신호를 이용하여 데이터 구동 제어신호와 게이트 구동 제어신호를 발생한다. 여기에서 데이터 구동 제어신호는 소스 시프트 클럭, 소스 스타트 펄스, 극성 제어신호 및 소스 출력 인에이블 신호 등을 의미하는 것으로서 데이터 구동부에 공급된다. 반면, 게이트 구동 제어신호는 게이트 스타트 펄스, 게이트 시프트 클럭 및 게이트 출력 인에이블 등을 포함하고, 게이트 구동부에 공급된다.

게이트 구동부는 타이밍 컨트롤러로부터 공급되는 게이트 구동 제어신호에 응답하여 스캔 펄스, 즉 게이트 하이 펄스를 순차적으로 발생하게 된다. 또한 게이트 구동부는 스캔 펄스를 순차적으로 발생하는 시프트 레지스터와, 스캔 펄스 전압의 스윙 폭을 TFT의 문턱전압 이상으로 시프트 시키기 위한 레벨 시프터를 포함한다.

데이터 구동부는 복수 개의 데이터 구동 IC들로 구성되어 있다. 그 중에서 하나의 IC는 대략 수십 개의 데이터 라인들을 관장하게 되는데, 이 라인들을 통해 타이밍 컨트롤러로부터 데이터 구동 제어신호가 공급된다. 이후에 자세히 설명되겠지만, 간략하게 살펴보면 데이터 구동부는 타이밍 컨트롤러로부터의 디지털 비디오 데이터(R, G, B)를 샘플링하고 그 데이터를 래치한 다음, 감마전압을 이용하여 액정셀에서 계조를 표현할 수 있는 아날로그 전압으로 변환하고, 변환된 그 전압 즉 화소 전압은 다시 액정패널에 소정 패턴으로 형성된 서브컬러필터와 대응되도록 하는 출력제어부를 거쳐 인가된다.

도 5는 위의 데이터 구동부를 구성하는 하나의 데이터 구동 IC(112a)의 내부 구조를 나타낸 것이다. 도면에서도 볼 수 있는 바와 같이 액정패널에 소정의 배열 군을 이루며 반복되어 형성된 R, G, B 서브컬러필터와 이에 대응하여 타이밍 컨트롤러로부터의 데이터 정보에 따라 얻게 되는 화소 전압을 매칭(matching)시키기 위하여 추가적으로 출력제어부가 구성된다. 구체적으로 설명하면, 타이밍 컨트롤러로부터 데이터(RGB)가 입력되는 데이터 레지스터(121)와, 샘플링 클럭을 발생하기 위한 시프트 레지스터(122)와, 시프트 레지스터(122) 및 m개의 데이터 라인들(DL1~DLm) 사이에 접속된 제1래치(123), 제2래치(124), 감마기준전압들을 분압하여 DAC(126)에 공급하는 감마계조전압회로(125), 디지털/아날로그 컨버터(Digital to Analog Converter; DAC; 126), 출력부(128) 및 그 출력부(128)에 일시 저장된 R, G, B의 화소 전압을 액정패널의 R, G, B 서브컬러필터와 매칭시키는 출력제어부(129)를 구비한다.

데이터 레지스터(121)는 타이밍 컨트롤러로부터의 데이터(RGB)를 일시 저장한 후에 저장된 데이터(RGB)를 제1래치(163)에 공급한다.

시프트 레지스터(122)는 타이밍 컨트롤러로부터의 소스 스타트 펄스(SSP)를 소스 샘플링 클럭신호(SSC)에 따라 시프트시켜 샘플링신호를 발생하게 된다. 또한, 시프트 레지스터(22)는 소스 스타트 펄스(SSP)를 시프트시켜 다음 단의 시프트 레지스터(22)에 캐리 신호(CAR)를 전달하게 된다.

제1래치(123)는 시프트 레지스터(122)로부터 순차적으로 입력되는 샘플링신호에 응답하여 데이터 레지스터(21)로부터의 디지털 비디오 데이터(RGB)를 샘플링 하고, 그 디지털 비디오 데이터(RGB)를 1라인씩 래치한다.

제2래치(124)는 제1래치(123)로부터 입력되는 디지털 데이터(RGB)를 래치한 후, 래치된 디지털 비디오 데이터(RGB)를 타이밍 컨트롤러로부터의 소스 출력 인에이블신호(SOE)에 응답하여 동시에 출력한다.

감마계조전압회로(125)는 전원전압생성부로부터 입력된 전압을 이용하여 기준전압생성부에서 1차적으로 분압한 감마기준전압들을 또다시 분압하여 각 계조에 대응하는 감마계조전압들을 발생하게 된다.

DAC(126)는 제2래치(124)로부터의 비디오 데이터(RGB)에 대응하여 감마계조전압회로(125)로부터 공급되는 해당 레벨의 계조 전압을 출력하게 된다. 물론 여기에서의 계조전압은 타이밍 컨트롤러로부터의 극성제어신호에 따라 정극성과 부극성 중 어느 하나의 전압으로 출력하게 된다.

출력회로(128)는 DAC(126)에서 선택, 출력한 아날로그 형태의 R, G, B 화소 전압을 내부의 버퍼(Buffer)에 일시 저장한다.

출력제어부(130)는 출력회로(128)로부터의 R, G, B 화소 전압들을 입력받아 그 배열을 바꾸어 액정패널로 인가한다. 물론 여기에서의 배열 변경이란 공정을 통한 라인의 변경일 수 있고, 혹은 스위칭소자에 의한 변경일 수 있다. 그리고 이와 관련한 자세한 내용은 이후에 자세히 다루기로 한다.

우선, 도 6을 참조하여 위의 출력제어부(129)의 화소 전압에 각각 매칭된 소정 패턴의 서브컬러필터를 컬러필터층에 형성한 액정패널의 구성 및 동작원리를 살펴본다. 즉, 액정패널(115)은 박막트랜지스터 배열기판(130)과 컬러필터기판(140) 이 서로 대향하여 일정 간격으로 합착되고, 그 두 기판 사이의 공간에 액정 층(138)을 형성하고 있다. 이때 컬러필터기판(140)은 색상을 구현하는 서브컬러필터(R, G, B)를 포함하는 컬러필터(144)와 그 서브컬러필터 사이를 구분하고 액정층(138)의 투과 광을 차단하는 블랙매트릭스(black matrix; 142), 그리고 위의 액정층(138)에 전압을 인가하는 투명한 공통전극(146)으로 이루어져 있다.

물론 여기에서의 컬러필터기판(140)은 소정의 공정단계를 거쳐 제조되는 것이긴 하지만, 무엇보다 색상을 구현하는 서브컬러필터(R, G, B)를 포함하는 컬러필터(144)의 패턴을 바꾸어 반복해서 형성하는 것에 주목할 필요가 있다. 다시 말해, 도 6에 나타낸 바와 같이 하나의 수평 라인을 기준으로 할 때 제1군에 해당하는 최초의 서브컬러필터는 R, G, B의 순으로 형성하고, 제2군에 해당하는 서브컬러필터는 제1군의 R, G, B 중 R 색상을 B 색상의 앞에 두는 G, B, R의 순으로 형성한다. 또한 제3군의 서브컬러필터는 제2군의 G, B, R 중 G 색상을 R 색상의 앞에 두어 B, R, G의 순으로 형성한다. 결국 본 발명에서는 이와 같은 과정을 통해 하나의 수평 라인 각각에 "RGBGBRBRG"의 패턴을 반복하여 형성하지만, 이는 어디까지나 데이터 라인의 수에 따라 결정되므로 액정패널의 마지막에 형성되는 소정 패턴은 마지막 데이터 라인이 어느 서브컬러필터와 대응하여 공정이 끝나느냐에 따라 얼마든지 쪼개어질 수는 있는 것이다.

또한, 위의 배열기판(130)상에는 데이터 라인(134)과 게이트 라인(132)이 직교하여 형성되고, 데이터 라인(134)과 게이트 라인들(132)의 교차부에는 스위칭소자인 TFT(T)가 형성되어 있는데, 각 화소영역(P)에는 화소전극(136)이 형성되어 있 고, 위의 화소영역(P)은 컬러필터기판(140)의 하나의 서브컬러필터에 대응하는 서브화소(sub-pixel)로서 컬러 화상은 적절하게 배열되어 형성된 3종류의 R, G, B 서브컬러필터를 조합하여 얻어진다. 즉, 3개의 R, G, B 서브화소가 모여서 한 개의 화소를 이루며, TFT(T)는 R, G, B의 서브화소에 각각 연결된다.

이와 관련해서 도 7은 하나의 예로서 라인이 변경된 출력제어부와 본 발명에 따른 서브컬러필터의 연결 상태를 나타낸다. 앞서 언급한 바 있듯이 실질적으로 액정패널의 컬러필터기판에 형성되는 R, G, B의 서브컬러필터는 무수히 많이 형성될 수 있는데, 도면에서는 기술(記述)의 편의상 본 발명의 소정 패턴, 즉 "RGBGBRBRG"에 대응하는 부분만을 도시하였다. 그 내용을 살펴보면, 예를 들어 출력회로(128)의 내부에는 반복되는 R, G, B의 순서에 대응하는 화소 전압이 임시 저장되는데, 본 발명에서는 출력제어부(130)를 통하여 액정패널(115)에 소정 패턴으로 형성된 R, G, B의 서브컬러필터와 매칭된다.

도 8 및 도 9는 다른 예로서 내부에 스위칭 소자가 일부 구성되어 있는 출력제어부와 본 발명에 따른 서브컬러필터의 연결 상태를 나타낸다. 물론 도 8에서 볼 수 있는 스위칭 소자(230)는 여러 가지가 있을 수 있는데, 예를 들어 도 9에서와 같이 데이터 구동 IC의 제조시 CMOS(Complementary Metal-Oxide Semiconductor) 공정에 의하여 형성되는 것이 바람직할 수 있다. 그 동작원리를 설명하면, 최초 출력회로(128)에 R, G, B의 순서로 저장된 화소 전압 "RGBRGBRGB"에 있어서, 앞서 언급한 바 있는 "RGBGBRBRG"의 패턴에 대응시키기 위하여 제1군에 대응하는 출력회로(128)의 최초 RGB의 화소전압은 그대로 본 발명의 출력제어부(130)를 경유하여 액정패널(115)의 서브컬러필터(RGB)로 인가된다. 그리고 제2군의 GBR와 대응되는 출력회로(128)에 저장된 두 번째 RGB 화소 전압은 외부의 전압(Vdd)에 의하여 턴-온(turn-on)된 N채널의 Q₂, Q₄, Q₆를 통하여 각각 액정패널(115)의 서브컬러필터(GBR)로 인가된다. 이와 마찬가지로 제3군의 BRG와 대응되는 출력회로(128)에 저장된 세 번째 RGB 화소 전압은 위와 마찬가지로 외부 전압(Vdd)에 의하여 턴-온(turn-on)된 N채널의 Q₈, Q₁₀, Q₁₂를 통하여 각각 액정패널(115)의 서브컬러필터(BRG)로 인가된다.

그러나, 이와 같은 스위칭 소자로 출력제어부(330)를 구성한 데이터 구동 IC는 서브컬러필터를 "RGB"로 반복하여 형성한 액정패널에도 사용될 수 있다. 이러한 경우를 가정해, 본 발명에서는 도 9에서와 같이 P채널의 Q₁, Q₃, Q₅ 및 Q₇, Q₉, Q₁₁도 위의 N채널의 CMOS 소자들과 적절하게 결합하여 구성하게 된다. 물론 이와 같은 경우에는 N채널의 CMOS 소자들과 턴-온 전압이 다르게 되므로 이를 고려하여 외부전압(Vdd)을 조정하게 된다. 결국 이와 같은 점을 제외하면 앞서서의 N채널 CMOS 동작원리와 크게 다르지 않을 것이다.

또 다른 한편으로, 이미 도 7 및 도 9를 통하여 살펴본 실시 예에서와 같이 라인 변경 및 CMOS와 같은 스위칭 소자로 구성된 출력제어부는 데이터 구동 IC와 분리된 별도의 IC를 통하여 FPC(Flexible Printed Circuit)상에 형성될 수도 있다. 이와 같은 경우 데이터 구동 IC와 본 발명에 따른 별도의 출력제어부가 구성된 IC는 상호 연동을 고려하여 FPC상에 부착되어야 하는 것은 당연하다.

지금까지의 구성 결과, 도 10a 및 도 10b에서는 실질적으로 1도트 인버젼 방식을 통하여 각각 N번째 프레임과 N+1번째 프레임에서의 1도트 플리커 패턴을 확인해 보았다. 그 결과 1도트 플리커 패턴에서는 G 색상의 서브화소가 한 프레임별로 치우진 극성을 가지지 않고 정극성과 부극성이 균일하게 분포하고 있다는 것을 확인할 수 있다.

또한 도 11a 및 도 11b에서는 2도트 인버젼 구동 방식을 통한 N번째 프레임과 N+1번째 프레임에서의 플리커 패턴을 확인하였다. 그 결과, 액정패널의 N번째 프레임에서 상하 2개의 도트를 하나의 단위로 하여 칼럼-인버젼하고 N+1번째 프레임에서 위의 N번째 프레임의 극성을 반전시켜, 각 프레임에서 주된 극성을 가지지 않고 한 극성이 다른 극성을 보상하여 프레임 변화시 플리커 현상을 줄일 수 있다.

뿐만 아니라, 본 발명에 따른 데이터 구동 IC는 컬러필터층의 서브컬러필터를 "RGB"로 반복하여 형성한 액정패널에도 병행해서 사용될 수 있다.

Claims

유리기판상에 종횡으로 배열하여 복수 개의 화소영역을 정의하는 복수 개의 게이트 및 데이터 라인이 교차하고, 그 교차부에 스위칭소자가 형성되는 제1기판;

상기 제1기판에 대향하여 합착되고, 상기 제1기판의 화소영역에 대응하는 화소영역이 정의되는 제2기판; 및

상기 제2기판의 화소영역에 R, G, B의 서브컬러필터가 "RGBGBRBRG"의 패턴을 반복하며 형성된 컬러 필터층으로 구성되는 액정표시장치의 액정패널.
타이밍 컨트롤러로부터의 소스 스타트 펄스(SSP)를 소스 샘플링 클럭신호(SSC)에 따라 시프트시켜 샘플링신호를 발생시키는 시프트 레지스터;

상기 타이밍 컨트롤러로부터의 디지털 비디오 데이터(RGB)를 일시 저장한 후에 그 데이터를 다시 제1래치에 공급하는 데이터 레지스터;

상기 시프트 레지스터로부터 순차적으로 입력되는 샘플링신호에 응답하여 데이터 레지스터로부터의 디지털 비디오 데이터를 1라인씩 래치하는 제1래치;

상기 제1래치로부터 입력되는 디지털 데이터를 래치한 후, 래치된 데이터를 타이밍 컨트롤러로부터의 소스 출력 인에이블신호(SOE)에 응답하여 동시에 출력하는 제2래치;

상기 타이밍 컨트롤러부터 입력되는 계조전압 선택 데이터에 상응하여 감마전압들을 출력시키는 감마계조전압회로;

상기 타이밍 컨트롤러로부터의 극성제어신호(POLC1)에 따라 상기 제2래치로부터 입력된 데이터에 대응하는 상기 감마계조전압회로부터의 감마전압을 선택·출력하는 DAC;

상기 DAC로부터의 화소 전압을 버퍼에서 홀딩하는 출력부; 및

상기 출력부의 화소전압 출력경로를 변경하여 액정패널의 R, G, B 서브컬러필터에 매칭하여 인가되는 출력제어부로 포함하여 구성되는 액정표시장치의 데이터 구동회로.
제2항에 있어서, 상기 출력제어부는 변경 라인 혹은 CMOS((Complementa-ry Metal-Oxide Semiconductor) 소자로 구성되는 것을 특징으로 하는 액정표시장치의 데이터 구동회로.
제1항 혹은 제2항의 어느 한 항에 있어서, 상기 출력제어부는 별도의 IC(Integrated Circuit)로 구성될 수도 있는 것을 특징으로 하는 액정표시장치의 데이터 구동회로.
제2항에 있어서, 상기 CMOS 소자는 N채널과 P채널의 CMOS 소자가 서로 결합하여 구성되는 것을 특징으로 하는 액정표시장치의 데이터 구동회로.
컬러필터층의 R, G, B 서브컬러필터가 "RGBGBRBRG"의 패턴을 반복하며 형성 된 액정패널;

상기 액정패널로 화소 전압을 공급함에 있어서, 위치 변경된 상기 액정패널의 R, G, B 서브컬러필터에 매칭하여 인가되는 출력제어부를 추가적으로 구성한 데이터 구동부;

상기 액정패널의 게이트 라인에 게이트 펄스를 공급하는 게이트 구동부; 및

상기 데이터 구동부, 게이트 구동부를 제어하는 타이밍 컨트롤러를 포함하여 구성되는 액정표시장치.
제6항에 있어서, 상기 액정패널은 유리기판상에 종횡으로 배열하여 복수 개의 화소영역을 정의하는 복수 개의 게이트 라인과 데이터 라인이 교차하고, 그 교차부에 스위칭소자가 형성되는 제1기판과; 상기 제1기판에 대향하여 합착되고, 상기 제1기판의 화소영역에 대응하는 화소영역이 정의되는 제2기판을 포함하여 구성되는 액정표시장치.
제6항에 있어서, 상기 데이터 구동부는 타이밍 컨트롤러로부터의 소스 스타트 펄스(SSP)를 소스 샘플링 클럭신호(SSC)에 따라 시프트시켜 샘플링신호를 발생시키는 시프트 레지스터와; 상기 타이밍 컨트롤러로부터의 디지털 비디오 데이터(RGB)를 일시 저장한 후에 그 데이터를 다시 제1래치에 공급하는 데이터 레지스터와; 상기 시프트 레지스터로부터 순차적으로 입력되는 샘플링신호에 응답하여 데이터 레지스터로부터의 디지털 비디오 데이터를 1라인씩 래치하는 제1래치와; 상기 제1래치로부터 입력되는 디지털 데이터를 래치한 후, 래치된 데이터를 타이밍 컨트롤러로부터의 소스 출력 인에이블신호(SOE)에 응답하여 동시에 출력하는 제2래치와; 상기 타이밍 컨트롤러부터 입력되는 계조전압 선택 데이터에 상응하여 감마전압들을 출력시키는 감마계조전압회로와; 상기 타이밍 컨트롤러로부터의 극성제어신호(POLC1)에 따라 상기 제2래치로부터 입력된 데이터에 대응하는 상기 감마계조전압회로부터의 감마전압을 선택·출력하는 DAC; 및 상기 DAC로부터의 화소 전압을 버퍼에서 홀딩하는 출력부를 포함하여 구성되는 액정표시장치.
제6항에 있어서, 상기 출력제어부는 변경 라인 혹은 CMOS((Complementa-ry Metal-Oxide Semiconductor) 소자로 구성되는 것을 특징으로 하는 액정표시장치.
제6항에 있어서, 상기 출력제어부는 별도의 IC(Integrated Circuit)로 구성되는 것을 특징으로 하는 액정표시장치.
제6항에 있어서, 상기 CMOS 소자는 N채널과 P채널의 CMOS 소자가 서로 결합하여 구성되는 것을 특징으로 하는 액정표시장치.