KR101396937B1 - 액정표시장치 및 그 구동방법 - Google Patents

Abstract

본 발명은 멀티플렉서를 구비한 폴리 실리콘형 액정표시장치의 흑백 영상구현을 가능케 하려는 액정표시장치에 관한 것으로서, 외부로부터의 데이터 및 수직/수평동기신호를 인가받아 데이터의 재정렬 및 제어신호를 생성하는 타이밍 컨트롤러와; 상기 타이밍 컨트롤러로부터의 제어신호에 따라 1수평기간동안 도트 단위의 서브 픽셀별로 각각 순차적으로 게이트 전압을 공급하는 게이트 드라이버와; 상기 타이밍 컨트롤러로부터의 제어신호에 따라 데이터를 출력하는 데이터 드라이버와; 상기 데이터 드라이버의 출력부에 접속하는 복수 개의 스위칭소자가 그룹을 이루어 구비되고, 상기 서브 픽셀들에 인가되는 게이트 전압에 동기되어 그 스위칭소자 중 적어도 하나의 스위칭소자가 제어될 때 상기 게이트 전압이 인가된 서브 픽셀별로 데이터를 출력하는 멀티플렉서; 및 상기 멀티플렉서로부터의 출력 데이터에 따라 화상을 구현하는 액정패널을 포함하여 구성되는 것을 특징으로 한다.

흑백 액정표시장치, 멀티플렉서, 딤(dim)

Description

액정표시장치 및 그 구동방법{LIQUID CRYSTAL DISPLAY DEVICE AND DRIVING METHOD THEREOF}

본 발명은 액정표시장치 및 그 구동방법에 관한 것으로서, 더 자세하게는 멀티플렉서(Multiplexer)를 구비한 폴리 실리콘형 액정표시장치의 흑백 영상구현을 가능케 하려는 액정표시장치 및 그 구동방법에 관련된다.

일반적으로 액정표시장치는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 구현하게 된다. 이를 위해, 액정표시장치는 액정 셀들이 매트릭스 형태로 배열된 액정패널과, 상기 액정패널을 구동하기 위한 구동회로를 구비한다. 여기에서, 액정패널상에는 게이트 라인들과 데이터 라인들이 교차하여 배열되고, 그 게이트 라인들과 데이터 라인들이 교차하여 정의되는 영역에는 액정셀들이 위치하게 된다. 또한, 상기 액정패널에는 각각의 액정셀들에 전계를 인가하기 위한 화소전극과 공통전극이 마련된다. 각각의 화소전극들은 스위칭소자인 박막트랜지스터(Thin Film Transistor: TFT)의 소스 및 드레인 단자들을 경유하여 데이터 라인들 중 어느 하나에 접속되고, TFT의 게이트 단자는 화소전압신호가 1라인분씩의 화소전극들에 인가되도록 하는 게이트 라인들 중 어느 하나에 접속된다.

상기 구동회로는 게이트 라인들을 구동하기 위한 게이트 드라이버와, 데이터 라인들을 구동하기 위한 데이터 드라이버, 그리고 공통전극을 구동하기 위한 공통전압 발생부를 구비한다. 상기 게이트 드라이버는 스캐닝 신호를 게이트 라인들에 순차적으로 공급하여 액정패널상의 액정셀들을 수평 라인의 1라인분씩 순차적으로 구동하고, 데이터 드라이버는 게이트 라인들 중 어느 하나에 게이트 신호가 공급될 때마다 각각의 데이터 라인들에 비디오신호를 공급하며, 공통전압 발생부는 공통전극에 공통전압신호를 공급한다. 그 결과, 액정표시장치는 액정셀별로 비디오신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광 투과율을 조절함으로써 화상을 표시한다.

이와 같은 액정표시장치에 적용되는 TFT는 반도체층으로 아몰퍼스 실리콘(Amorphous Silicon)과 폴리 실리콘(Poly Silicon) 중 어느 것을 사용하느냐에 따라 아몰퍼스 실리콘형과 폴리 실리콘형 액정표시장치로 구분된다. 상기 아몰퍼스 실리콘형 TFT는 아몰퍼스 실리콘막이 비교적 균일성이 좋고 특성이 안정된 장점은 있으나, 전하 이동도가 비교적 작아 화소 밀도를 향상시키는 경우에는 적용이 어려운 단점이 있다. 또한, 아몰퍼스 실리콘형 TFT를 사용하는 경우에는 상기 게이트 드라이버 및 데이터 드라이버와 같은 주변 구동회로를 별도로 제작하여 액정패널상에 실장시켜야 하므로 액정표시장치의 제조비용이 높다는 단점이 있다. 반면, 폴리 실리콘형 TFT는 전하 이동도가 높음에 따라 화소 밀도 증가에 어려움이 없을 뿐만 아니라 주변 구동회로들을 액정패널상에 내장하여 실장하게 되므로 제조단가를 낮출 수 있는 장점을 지닌다. 이러한 점에서 폴리 실리콘형 TFT를 적용한 액정표시장 치가 각광받고 있다.

이하, 도면을 참조하여 폴리 실리콘을 적용한 액정표시장치에 대하여 살펴보고자 한다.

도 1은 일반적인 폴리 실리콘형 액정표시장치의 개략적인 구성도이다.

도 1에 도시된 바와 같이, 폴리 실리콘형 액정표시장치는 폴리 실리콘으로 형성되는 게이트 드라이버(13)와 화상표시부(11)를 포함하는 액정패널(10)과, 별도의 제조공정에 의하여 형성된 구동 IC(Integrated Circuit)가 고분자 필름상에 TCP 방식으로 실장되어 이루는 데이터 드라이버(20), 그리고 게이트 드라이버(13) 및 데이터 드라이버(20)를 제어하기 위한 제어부(30)를 구비한다.

먼저, 화상표시부(11)에는 액정셀들(Clc)이 매트릭스 형태로 배열되어 화상을 표시한다. 각각의 액정셀(Clc)은 게이트 라인(gate line: GL)과 데이터 라인(data line: DL)의 교차영역에 형성된 스위칭소자, 즉 TFT를 포함한다. 이러한 TFT는 아몰퍼스 실리콘보다 전하 이동도가 100배 정도 빠른 폴리 실리콘을 이용하게 되므로 신호에 대한 응답속도가 빠르다. 또한, 데이터 라인(DL)들은 데이터 드라이버(20)로부터 비디오신호를 공급받고 게이트 라인(GL)들은 게이트 드라이버(13)로부터 스캔 펄스를 공급받는다.

제어부(30)는 외부로부터 공급되는 화소 데이터들을 데이터 드라이버(20)로 전송함과 아울러 데이터 드라이버(20) 및 게이트 드라이버(13)에 필요한 구동제어신호들을 제공한다.

데이터 드라이버(20)는 데이터 라인(DL)들에 출력단이 각각 접속된 다수의 쉬프트 레지스터들(미도시)로 구성되어 데이터 펄스를 순차적으로 공급한다.

게이트 드라이버(13)는 게이트 라인(GL)들에 출력단이 각각 접속된 다수의 쉬프트 레지스터들(미도시)로 구성된다. 쉬프트 레지스터들은 제어부(30)로부터의 스타트 펄스를 쉬프트시킴으로써 게이트 라인(GL)들에 순차적으로 스캔펄스를 공급한다.

그러나, 상기의 구성을 갖는 종래의 액정표시장치는 영상을 구현하기 위한 화상표시부가 증가하면 할수록 그에 비례하여 데이터 라인의 수가 증가하게 되고, 그에 따라 데이터 드라이브 IC의 개수 또한 증가하게 된다. 그 결과 액정표시장치의 제조비용을 감소시키는 데에 한계가 뒤따르고 있다.

뿐만 아니라, 고해상도 액정표시장치의 경우에는 서브 픽셀간 피치(pitch)가 작으므로 이에 대응하여 고분자 필름상에 TCP(Tape Carrier Package) 방식으로 실장되는 데이터 드라이브 IC의 출력 피치를 줄이는데 한계가 있고, 따라서 적정 간격의 출력 피치를 유지하기 위하여는 데이터 드라이브 IC가 실장된 고분자 필름을 더블 뱅크(double bank) 타입으로 액정패널의 양측에 부착시킬 수밖에 없어 그에 따른 작업의 번거로움이 또한 동반되고 있다.

본 발명은 상기의 문제점을 개선하기 위하여 안출된 것으로서, 그 제1목적은 전하이동도가 뛰어난 폴리 실리콘형 액정표시장치의 1수평기간동안 1수평라인분에 해당하는 도트 단위의 서브 픽셀별로 분할된 화소 데이터를 출력하는 멀티플렉서가 구비된 액정표시장치를 제공하려는데 있다.

그러나, 제1목적에 따른 액정표시장치는 흑백 영상 구현시 인접한 데이터 라인의 충·방전 때마다 데이터 라인간의 커플링 영향으로 인해 서브 픽셀별로 저장된 데이터들이 약간의 차이를 보이게 되어 화면상에 주기적인 세로 딤(dim) 형태의 화질 불량을 발생할 수 있다.

따라서, 제2목적은 액정표시장치의 1수평라인마다 도트 단위의 서브 픽셀 수에 일치하는 복수 개의 게이트 라인을 형성하여 서브 픽셀별로 접속하고, 상기 게이트 라인에 게이트 전압이 인가됨과 동시에 멀티플렉서를 구성하는 적어도 하나의 스위칭소자를 제어하여 그 게이트 전압이 인가된 서브 픽셀별로 화소 데이터를 출력하는 액정표시장치를 제공하려는데 있다.

상기의 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 도트 단위로 행렬을 이루어 형성되는 복수개의 서브 픽셀과, 상기 복수개의 서브 픽셀이 이루는 수평 라인마다 도트 단위의 서브 픽셀 개수와 동일하게 형성되어 상기 복수의 서브 픽셀에 각각 접속된 복수의 서브 게이트라인이 그룹을 이루는 게이트 라인 및 상기 복수의 서브 게이트라인에 교차하여 형성되고, 상기 복수개의 서브 픽셀에 각각 접속하는 복수의 데이터 라인을 구비하는 액정패널; 상기 복수의 서브 게이트라인에 각각 접속되고, 각각의 서브 게이트 라인에 순차적으로 게이트 전압을 인가하는 게이트 드라이버; 상기 복수의 데이터라인에 데이터를 출력하는 데이터 드라이버; 및 상기 데이터 드라이버의 출력부와 상기 복수의 데이터라인 사이에 접속되는 복수개의 스위칭소자로 구성되고, 상기 복수의 서브 게이트라인 각각에 인가되는 상기 게이트전압에 동기되어 상기 복수개의 스위칭소자 중 적어도 하나의 스위칭소자가 제어될 때, 상기 게이트전압이 인가된 서브 픽셀에 상기 데이터 드라이버로부터 제공된 상기 데이터를 출력하는 멀티플렉서를 포함하여 구성되는 것을 특징으로 한다.

또한, 상기 액정표시장치의 구동방법은 1수평기간동안 1수평라인분에 해당하는 제1서브픽셀(sub-pixel)상에 제1게이트전압을 인가하는 단계와; 상기 제1서브픽셀상에 제1데이터를 인가하는 단계와; 상기 제1게이트전압에 쉬프트(shift)되어 제2게이트전압을 1수평기간동안 1수평라인분에 해당하는 제2서브픽셀상에 인가하는 단계와; 상기 제2서브픽셀상에 제2데이터를 인가하는 단계와; 상기 제2게이트전압에 쉬프트되어 제3게이트전압을 1수평기간동안 1수평라인분에 해당하는 제3서브픽셀상에 인가하는 단계; 및 상기 제3서브픽셀상에 제3데이터를 인가하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

본 발명에 따른 액정표시장치는 멀티플렉서를 구비함으로써 데이터 드라이브 IC의 개수 감소에 따른 제조비용을 절약할 수 있고, 고해상도 액정표시장치의 경우 데이터 드라이브 IC를 싱글 뱅크 타입으로 구비할 수 있어 작업의 편이성(便易性)을 도모할 수 있다.

또한, 본 발명의 제2실시예에 따른 액정표시장치는 흑백 영상구현시 도트 단위의 서브 픽셀별로 해당 화소 데이터들을 충·방전할 때마다 발생하는 인접하는 데이터 라인간 커플링(coupling) 영향을 배제함으로써 화질을 개선할 수 있다.

이하, 도면을 참조하여 상기 구성과 관련해 구체적으로 살펴보고자 한다.

도 2는 본 발명의 제1실시예에 따른 액정표시장치의 구성도이고, 도 3은 도 2에 나타낸 A의 부분 확대도이다.

도 2 및 도 3에 도시된 바와 같이, 먼저 본 발명의 제1실시예에 따른 액정표시장치의 액정패널(100)은 유리기판상에 다수의 게이트 라인(GL1 내지 GLn)과 데이터 라인(DL1 내지 DLm)이 교차하여 단위화소영역을 정의하고, 상기 게이트 라인(GL1 내지 GLn) 및 데이터 라인(DL1 내지 DLm)의 교차점에 매트릭스 형태로 분포하는 다수의 TFT가 형성된 제1기판과, 상기 제1기판의 단위화소와 일대일 대응하여 흑백을 나타내는 제2기판, 그리고 상기 제1기판 및 제2기판 사이에 충진되어 있는 액정을 포함하여 구성된다.

여기에서, 제2기판상에는 상기 제1기판상의 게이트 라인(GL1 내지 GLn), 데이터 라인(DL1 내지 DLm) 및 TFT로 빛이 투과되는 것을 방지하기 위하여 그 대응하는 부위에 크롬/크롬옥사이드(Cr/CrOx)를 재질로 하는 블랙매트릭스(Black Matrix)가 구비된다. 또한, 상기 블랙매트릭스상에는 블랙매트릭스의 평탄화를 위한 오버코트층(Overcoat layer) 및 그 오버코트층상에 공통전극이 각각 형성되어 있다.

상기 제1기판상에는 게이트 전압(Vgl, Vgh)을 생성하고, 타이밍 컨트롤 러(113)로부터의 제어신호에 따라 그 게이트 전압(Vgl, Vgh)을 인가하는 게이트 드라이버(103)와, 타이밍 컨트롤러(113)로부터의 제어신호에 따라 선택된 스위칭소자(SW1~SW3)를 통하여 R, G, B의 데이터 중 특정 화소 데이터들이 서브 픽셀별로 인가될 수 있도록 하는 멀티플렉서(105), 그리고 P-MOS(혹은 N-MOS)형으로 구성되는 게이트 드라이버(103)에 접속하고 게이트 라인들(GL1 내지 GLn)이 형성되어 상기 게이트 라인(GL1 내지 GLn)과 서로 교차하는 데이터 라인(DL1 내지 DLm)에 의하여 화소 영역이 정의되는 화상표시부(101)를 포함하여 구성된다.

여기에서, 액정패널(100)의 화상표시부(101)는 n개의 게이트 라인들(GL1 내지 GLn)과 m개의 데이터 라인들(DL1 내지 DLm)의 교차부에 각각 형성된 폴리 실리콘형 TFT와, 그 TFT에 접속하고 매트릭스 형태로 배열되어진 액정셀들을 구비한다. 상기 TFT는 게이트 라인들(GL1 내지 GLn)로부터의 게이트 펄스에 응답하여 데이터 라인(DL1 내지 DLm)으로부터의 화소 데이터를 액정셀에 공급한다. 또한, 액정셀은 액정을 사이에 두고 대면하는 제2기판상의 공통전극과 TFT에 접속된 제1기판상의 화소전극으로 구성되므로 등가적으로는 액정커패시터(Clc)로 표시될 수 있고, 이러한 액정셀은 액정커패시터(Clc)에 충전된 데이터 전압을 다음 데이터전압이 충전될 때까지 유지시키기 위하여 이전 단의 게이트 라인(GL1 내지 GLn)에 접속된 스토리지 커패시터를 포함하고 있다.

상기 멀티플렉서(105)는 화소 영역에 정의되는 R, G, B의 서브 픽셀들을 도트(혹은 화소) 단위로 하여 각각의 서브 픽셀에 접속하는 데이터 라인(DL1 내지 DLm)마다 P-MOS(혹은 N-MOS)형 스위칭소자(SW1~SW3)가 구비되어 구성된다. 이러한 멀티플렉서(105)는 복수 개의 스위칭소자(SW1~SW3)가 데이터 드라이버(150) 내에 형성된 각각의 래치단에 병렬 접속, 즉 상기 데이터 라인(DL1 내지 DLm)마다 구비되는 스위칭소자(SW1~SW3)인 FET(Field Effect Transistor) 각각의 드레인 단자는 데이터 드라이버(150) 내의 각 래치에 접속하는 출력부에 공통으로 접속하고, 각각의 소스 단자는 도트 단위를 이루는 각각의 서브 픽셀에 접속하여 연동하게 되므로 화소들 중 R 서브 픽셀의 화소 데이터들, G 서브 픽셀의 화소 데이터들 및 B 서브 픽셀의 화소 데이터들은 각각 순차적으로 래치에 저장되고, 타이밍 컨트롤러(113)로부터의 제어신호에 따라 턴-온된 해당 스위칭소자를 통하여 서브 픽셀별로 출력된다.

물론 상기 스위칭소자(SW1~SW3)는 도면에서와 같이 각각의 래치에 접속하여 도트 단위로 하는 서브 픽셀의 개수에 일치하여 형성되는 것이 바람직하다. 그러나, 그룹을 이루어 멀티플렉서(105)를 구성하는 복수 개의 스위칭소자들은 회로의 구성에 따라 얼마든지 달라질 수 있으므로 그것에 특별히 한정하지는 않을 것이다.

이하에서는 상기의 구성을 갖는 액정패널(100)에 영상을 구현하기 위한 영상구현방법에 대하여 살펴보고자 한다.

상기 액정표시장치에 적합한 화소 데이터(R, G, B)들이 타이밍 컨트롤러(113)의 이전 단에 구성되는 시스템 구동부(미도시)에 의해 공급될 수 있다. 이때 시스템 구동부는 입력되어진 화소 데이터(R, G, B)를 액정표시장치의 해상도에 적합하게 변환하여 액정표시장치로 출력한다. 또한, 시스템 구동부는 액정표시장치의 해상도에 적합한 클럭신호(DCLK)와 수직 및 수평동기신호(Vsync, Hsync) 등의 제어신호들을 발생하게 된다.

DC/DC 컨버터(111)는 외부에서 제공되는 직류전압(Vdc)을 변환하여 적어도 하나의 서로 다른 DC 전압을 생성한다. 다시 말해, DC/DC 컨버터(111)는 LCD 패널부 내의 액정투과율을 조정하기 위한 전원전압(Vdd)을 생성하거나, 또는 DC/DC 컨버터(111)로부터 제공된 공통전압신호를 이용하여 공통전압발생부(미도시)에서는 공통전압(Vcom)을 발생하여 LCD 패널로 제공한다. 뿐만 아니라, 게이트 신호전압을 생성하기 위한 게이트 전압(Vgl, Vgh)을 생성하는 등 LCD 구동에 필요한 다양한 전압을 생성하게 된다. 그 가운데 DC/DC 컨버터(111)로부터 생성된 전원전압(Vdd)은 감마전압발생부(미도시)로 인가되어, 여기에서 액정패널(100)의 화소들을 구동하기 위한 다수개의 감마기준전압(Vref)을 만들어내고, 그 감마기준전압(Vref)은 다시 데이터 드라이버(150)에 제공된다.

타이밍 컨트롤러(113)는 그 내부에 소정 회로로 형성되는 데이터 재정렬부 및 제어신호생성부 등을 포함한다. 여기에서, 데이터 재정렬부는 상기 DC/DC 컨버터(111)로부터의 로직전압(Vlogic)을 이용하여 위의 시스템 구동부로부터의 화소 데이터(R, G, B)를 입력받아 재정렬하고, 그 재정렬된 데이터를 데이터 드라이버(150)에 공급하며, 또 제어신호생성부는 시스템 구동부로부터의 제어신호에 응답하여 게이트 드라이버(103) 및 데이터 드라이버(150)의 타이밍을 제어하기 위한 제어신호들을 발생하게 된다.

더 구체적으로 말해, 상기 타이밍 컨트롤러(113) 내의 제어신호생성부는 게이트 드라이버(103)를 제어하기 위한 제어신호로서 게이트시프트클럭(Gate Shift Clock: GSC), 게이트출력인에이블(Gate Output Enable: GOE), 게이트 시작펄스(Gate Start Pulse: GSP) 등을 발생시킨다. 여기에서 GSC는 TFT의 게이트가 온/오프(On/Off)되는 시간을 결정하는 신호이다. GOE는 게이트 드라이버의 출력을 제어하는 신호이며, GSP는 하나의 수직동기신호 중에서 화면의 첫 번째 구동라인을 알려주는 신호이다.

또한, 제어신호생성부는 데이터 드라이버(150)를 위해 필요한 제어신호로서 소스샘플링클럭(Source Sampling Clock: SSC), 소스출력인에이블(Source Output Enable: SOE), 소스시작펄스(Source Start Pulse: SSP), 액정극성반전(Polarity Reverse: POL), 데이터 극성선택(Data Reverse: REV), 홀수/짝수 화소데이터(Odd/Even Data) 신호 등을 생성한다. 여기에서 SSC는 데이터 드라이버에서 데이터를 래치시키기 위한 샘플링 클럭으로 사용되며, 데이터 드라이브 IC의 구동주파수를 결정한다. SOE는 SSC에 의해 래치된 데이터들을 액정패널로 전달하게 한다. SSP는 1수평동기기간중에 데이터의 래치 또는 샘플링 시작을 알리는 신호이다. POL은 액정의 인버젼(inversion) 구동을 위해 액정을 정 및 부극성으로 구동하기 위해 극성을 알려주는 신호이다. REV는 전송되는 데이터의 극성을 선택하는 신호이고, 홀수/짝수 화소데이터는 홀수 번째 화소의 기수데이터, 짝수 번째 화소의 우수데이터를 나타내는 신호이다.

이에 더해, 상기 제어신호생성부는 데이터 드라이버(150)에 연동하여 액정패널(100)상에 형성되는 멀티플렉서(105)의 개별 스위칭소자(SW1, SW2, SW3)들을 제어하기 위한 제어신호들도 함께 생성한다. 예컨대, 상기 먹스 제어신호들(MUX1, MUX2, MUX3)은 제1게이트 라인(GL1)에 게이트 전압이 인가되는 1수평기간동안 도트 단위를 이루는 각각의 서브 픽셀에 대응하여 그룹을 이루는 복수 개의 스위칭소자들(SW1~ SW3)을 순차적으로 제어하게 된다. 이를 통해 제1수평라인분에 해당하는 화소 중 R 서브 픽셀의 화소 데이터들이 멀티플렉서(105)로부터 동시에 출력되고, 이어 G 서브 픽셀의 화소 데이터들 및 B 서브 픽셀의 화소 데이터들의 순으로 각각 출력된다.

상기 게이트 드라이버(103)는 타이밍 컨트롤러(113)로부터 입력되는 제어신호들에 응답하여 액정패널(100)상에 배열된 TFT들의 게이트 단자를 1라인씩 온/오프 제어하여 데이터 드라이버로(150)부터 멀티플렉서(105)의 선택된 스위칭소자를 통해 공급되는 화소 전압이 TFT들에 접속된 각각의 픽셀들에 인가될 수 있도록 한다.

상기 데이터 드라이버(150)는 타이밍 컨트롤러(113)로부터의 디지털 화소 데이터(R, G, B)를 샘플링하고 그 데이터를 래치한 다음, 감마전압을 이용하여 액정셀에서 계조를 표현할 수 있는 아날로그 전압으로 변환하고 그 변환된 전압을 액정패널(100)로 인가하게 된다. 더 구체적으로 말해, 상기 데이터 드라이버(150)는 외부(혹은 내부)에 타이밍 컨트롤러(113)로부터 데이터(R, G, B)가 입력되는 메모리(115)와, 샘플링 클럭을 발생하기 위한 시프트 레지스터와, 그 시프트 레지스터 및 m개의 데이터 라인들(DL1 내지 DLm) 사이에 접속된 제1래치, 제2래치, 그리고 감마기준전압들을 분압하여 디지털/아날로그 컨버터(Digital to Analog Convertor: DAC)에 공급하는 감마계조전압회로, 디지털/아날로그 컨버터 등을 포함한다.

여기에서, 메모리(115)는 타이밍 컨트롤러(113)로부터의 데이터(R, G, B)를 일시 저장한 후에 그 저장된 1수평라인분에 해당하는 화소 중 R, G, B의 서브 픽셀별로 화소 데이터들을 제1래치에 순차적으로 공급한다.

상기 시프트 레지스터는 타이밍 컨트롤러(113)로부터의 소스시작펄스(SSP)를 소스샘플링클럭(SSC)에 따라 시프트시켜 샘플링신호를 발생하게 된다. 또한, 시프트 레지스터는 소스시작펄스(SSP)를 시프트시켜 다음 단의 시프트 레지스터에 캐리신호(CAR)를 전달하게 된다.

제1래치는 시프트 레지스터로부터 순차적으로 입력되는 샘플링신호에 응답하여 메모리(115)부터의 디지털 화소 데이터(R, G, B)를 샘플링하고, 그 디지털 화소 데이터(R, G, B)를 1수평라인분에 해당하는 화소들 중 R 서브 픽셀의 화소 데이터들, G 서브 픽셀의 화소 데이터들 및 B 서브 픽셀의 화소 데이터들의 순으로 각각 래치한다.

제2래치는 제1래치로부터 입력되는 서브 픽셀별 화소 데이터(R, G, B)를 래치한 후, 래치된 디지털 화소 데이터(R, G, B)를 타이밍 컨트롤러(113)로부터의 SOE 신호에 응답하여 동시에 데이터가 출력될 수 있도록 한다. 즉, 제2래치는 저장되어 있는 R 화소 데이터들을 액정패널(100)의 1수평라인분에 해당하는 화소들 중 R 서브 픽셀상에 동시에 출력하고, 이어 제2래치에 다시 저장되는 G 화소 데이터들을, 그리고 다시 제2래치에 저장되는 B 화소 데이터들을 각각 순차적으로 해당 서브 픽셀들에 출력한다.

감마계조전압회로는 DC/DC 컨버터(111)로부터 입력된 전압을 이용하여 기준 전압생성부에서 1차적으로 분압한 감마기준전압들을 또다시 분압하여 각 계조에 대응하는 감마계조전압들을 발생하게 된다.

DAC는 제2래치로부터의 화소 데이터(R, G, B)에 대응하여 감마계조전압회로로부터 공급되는 해당 레벨의 계조전압을 출력하게 된다. 물론 여기에서의 계조전압은 타이밍 컨트롤러(113)로부터의 극성제어신호에 따라 정극성과 부극성중 어느 하나의 전압으로 출력될 수 있다.

도 4는 도 2의 구동방법을 나타내는 도면으로서, 게이트 라인의 1수평기간동안 게이트 전압 대비 멀티플렉서의 동작상태를 나타내는 파형도이다.

도 4에 도시된 바와 같이, 스위칭 소자인 FET가 P-MOS형으로 형성될 때 타이밍 컨트롤러(113)로부터의 제어신호를 따라 게이트 드라이버(103)에서 생성된 게이트 로우 전압이 제1게이트 라인(GL1)에 인가된다. 이와 같이 게이트 로우 전압이 인가되고 나면, 1수평기간동안 제1스위칭소자(SW1) 내지 제3스위칭소자(SW3)가 순차적으로 동작하게 된다. 즉, 하나의 수평라인상에 형성되어 도트 단위를 이루는 R, G, B의 서브 픽셀들에 대응하는 모든 제1스위칭소자(SW1)들이 동시에 턴-온(Turn-on) 되었다가 턴-오프(Turn-off)되고, 모든 제1스위칭소자(SW1)들이 턴-오프됨과 동시에 모든 제2스위칭소자(SW2)들이 턴-온되는 방식으로 구동하게 된다. 이때 도트 단위를 이루는 R, G, B의 서브 픽셀들에는 게이트 전압이 계속 인가되어 있다.

예컨대, 제1수평라인상의 모든 제1스위칭소자(SW1)들이 턴-온되면 이와 동시에 데이터 드라이버(150)에 저장되어있던 제1수평라인분에 해당하는 화소들 중 R 서브 픽셀의 화소 데이터들이 출력된다. 이어 제1수평라인분에 해당하는 R 서브 픽셀의 화소 데이터들이 출력되면 제1스위칭소자(SW1)는 턴-오프되고 이와 동시에 제2스위칭소자(SW2)가 턴-온되어 데이터 드라이버(150)에 저장되어있던 제1수평라인분에 해당하는 화소들 중 G 서브 픽셀의 화소 데이터들이 출력된다. 또 제1수평라인분에 해당하는 G 서브 픽셀의 화소 데이터들이 출력되고 나면 제2스위칭소자(SW2)는 턴-오프되고 이와 동시에 제3스위칭소자(SW3)가 턴-온되어 데이터 드라이버(150)에 저장되어있던 제1수평라인분에 해당하는 화소들 중 B 서브 픽셀의 화소 데이터들이 출력된다.

이와 같은 방식으로 제1게이트 라인(GL1)에 게이트 전압이 인가되어 유지되는 동안 제1수평라인분에 해당하는 R 서브 픽셀의 화소 데이터들, G 서브 픽셀의 화소 데이트들 및 B 서브 픽셀의 화소 데이터들이 해당 서브 픽셀들에 각 각 순차적으로 인가되고, 이와 같은 방식으로 다시 제2게이트 라인(GL2) 내지 제(n-1)게이트 라인(GLn-1)까지 순차적으로 쉬프트되어 상기의 동작이 반복되며, 제n번째 게이트 라인(GLn)에 게이트 전압이 인가되어 유지되는 동안 제1수평라인분에 해당하는 화소들 중 R 서브 픽셀의 화소 데이터들, G 서브 픽셀의 화소 데이트들 및 B 서브 픽셀의 화소 데이터들이 해당 서브 픽셀들에 인가되면 이때 단위프레임 영상이 구현된다.

그러나, 상기의 구성을 갖는 액정표시장치는 흑백 영상구현시 멀티플렉서(105)의 모든 제1스위칭소자(SW1)가 턴-온되면 데이터 드라이버(150)로부터 데이터가 출력되어 해당 서브 픽셀들에 인가되고, 그 후 제1스위칭소자(SW1)가 턴-오프 됨과 동시에 제2스위칭소자(SW2)가 턴-온되어 데이터 드라이버(150)로부터의 새로운 데이터가 출력되어 해당 서브 픽셀들에 인가될 때, 제1스위칭소자(SW1)를 통해 입력된 데이터는 데이터 라인(DL1 내지 DLm)을 통하여 스토리지 커패시터에 저장된 상태에서 전기적으로 플로팅(floating) 상태가 된다.

이로 인해 서브 픽셀별로 최초 입력된 화소 데이터 값은 인접하는 데이터 라인(DL1 내지 DLm)을 통한 화소 데이터들의 충·방전시 데이터 라인(DL1 내지 DLm)간의 커플링(coupling) 영향으로 인해 약간의 차이를 보이게 되고, 결국 흑백 액정표시장치의 경우 서브 픽셀별로 저장된 화소 데이터마다 그 값의 차이가 발생하여 화면 전체적으로는 주기적인 세로 딤(dim) 형태의 화질 불량이 발생할 수 있다.

위의 해결책의 일환으로서 이하에서는 도면을 참조하여 본 발명의 제2실시예에 따른 액정표시장치를 제안하고자 한다.

도 5는 본 발명의 제2실시예에 따른 액정표시장치의 구성도이고, 도 6은 도 5에 나타낸 B의 부분 확대도이다.

도 5 및 도 6에 도시된 바와 같이, 본 발명의 제2실시예에 따른 액정표시장치의 액정패널(200)은 유리기판상에 다수의 게이트 라인(GL1 내지 GLn)과 데이터 라인(DL1 내지 DLm)이 교차하여 단위화소영역을 정의하고, 상기 게이트 라인(GL1 내지 GLn) 및 데이터 라인(DL1 내지 DLm)의 교차점에 매트릭스 형태로 분포하는 다수의 TFT가 형성된 제1기판과, 상기 제1기판의 단위화소와 일대일 대응하여 흑백을 구현하는 제2기판, 그리고 상기 제1기판 및 제2기판 사이에 충진되어 있는 액정을 포함하여 구성된다.

여기에서, 상기 제2기판상에는 제1기판상의 게이트 라인(GL1 내지 GLn), 데이터 라인(DL1 내지 DLm) 및 TFT로 빛이 투과되는 것을 방지하기 위하여 그 대응하는 부위에 크롬/크롬옥사이드(Cr/CrOx)를 재질로 하는 블랙매트릭스가 구비된다. 또한, 상기 블랙매트릭스상에는 블랙매트릭스의 평탄화를 위한 오버코트 및 그 오버코트층상에 공통전극이 각각 형성되어 있다.

상기 제1기판상에는 게이트 전압(Vgl, Vgh)을 생성하고, 타이밍 컨트롤러(213)로부터의 제어신호에 따라 그 게이트 전압(Vgl, Vgh)을 인가하는 게이트 드라이버(203)와, 타이밍 컨트롤러(213)로부터의 제어신호에 따라 선택된 스위칭소자(SW1~SW3)를 통하여 R, G, B의 데이터 중 특정 데이터의 화소 전압이 서브 픽셀별로 인가될 수 있도록 하는 멀티플렉서(205), 그리고 P-MOS(혹은 N-MOS)형으로 구성되는 게이트 드라이버(203)에 접속하고, 각각의 수평 라인마다 복수 개의 게이트 라인들(GL1a, GL1b, GL1c)이 그룹을 이루어 형성되며, 그 복수 개의 게이트 라인들(GL1a, GL1b, GL1c)과 서로 교차하는 데이터 라인(DL1 내지 DLm)에 의하여 화소 영역이 정의되는 화상표시부(201)를 포함하여 구성된다.

좀더 구체적으로, 액정패널(200)의 화상표시부(201)는 다수개의 서브 픽셀들이 매트릭스 형태로 배열되어 다수개의 수평 라인을 이루는데 각각의 수평 라인마다 도트 단위를 이루는 서브 픽셀의 개수, 예컨대 "RGB"인 경우 3개, "RGGB"인 경우 4개와 일치하는 복수 개의 게이트 라인들(GL1a, GL1b, GL1c)이 그룹을 이루어 형성됨으로써 전체적으로는 n개의 그룹을 이루는 게이트 라인들(GL1 내지 GLn)이 형성되어 있다. 이때 그룹을 이루는 각각의 서브 게이트 라인(GL1a, GL1b, GL1c)은 도트 단위로 하는 서브 픽셀별로 접속하게 되므로 제1군의 게이트 라인(GL1)을 이루는 각각의 제1서브게이트라인(GL1a), 제2서브게이트라인(GL1b) 및 제3서브게이트라인(GL1c)은 전기적으로 각각 분리되어 게이트 전압이 인가된다. 또한, 상기 n개의 그룹을 이루어 형성되는 게이트 라인들(GL1 내지 GLn)과 서로 교차해서는 m개의 데이터 라인들(DL1 내지 DLm)이 형성된다.

또한, 본 발명의 제2실시예에 따른 액정패널(200)의 화상표시부(201)는 n개의 그룹을 이루는 게이트 라인들(GL1 내지 GLn)과 m개의 데이터 라인들(DL1 내지 DLm)의 교차부에 각각 형성된 폴리-실리콘형 TFT와, 그 TFT에 접속되고 매트릭스 형태로 배열되어진 액정셀들을 구비한다. 여기에서, TFT는 게이트 라인들(GL1 내지 GLn)의 게이트 펄스에 응답하여 데이터 라인(DL1 내지 DLm)으로부터의 화소 데이터를 액정셀에 순차적으로 공급한다. 또한, 액정셀은 액정을 사이에 두고 대면하는 제2기판상의 공통전극과 TFT에 접속된 제1기판상의 화소전극으로 구성되므로 등가적으로는 액정커패시터(Clc)로 표시될 수 있고, 이러한 액정셀은 액정커패시터(Clc)에 충전된 데이터 전압을 다음 데이터 전압이 충전될 때까지 유지시키기 위하여 이전 단의 게이트 라인(GL1 내지 GLn)에 접속된 스토리지 커패시터를 포함하고 있다.

상기 멀티플렉서(205)는 화소 영역에 정의되는 R, G, B의 서브 픽셀을 도트 단위로 하여 각각의 서브 픽셀에 접속하는 데이터 라인(DL1 내지 DLm)마다 P-MOS(혹은 N-MOS)형 스위칭소자가 연결되어 구성된다. 이러한 멀티플렉서(205)는 복수 개의 스위칭소자가 데이터 드라이버(250) 내에 형성된 각각의 래치단에 병렬 접 속, 즉 상기 데이터 라인(DL1 내지 DLm)마다 구비되는 스위칭소자(SW1~SW3)인 FET의 드레인 단자는 데이터 드라이버(250) 내의 각각의 래치와 접속하는 출력부에 공통으로 접속하고, 소스 단자는 도트 단위로 하는 각각의 서브 픽셀에 접속하여 연동하게 되므로, 화소들 중 R 서브 픽셀의 화소 데이터들, G 서브 픽셀의 화소 데이터들 및 B 서브 픽셀의 화소 데이터들은 순차적으로 래치에 저장되고, 타이밍 컨트롤러(213)로부터의 제어신호에 따라 턴-온된 해당 스위칭소자를 통하여 서브 픽셀별로 출력된다.

물론 앞서와 마찬가지로 상기 스위칭소자(SW1~SW3)는 각각의 래치에 접속하여 도트 단위로 하는 서브 픽셀의 개수에 일치하여 형성되는 것이 바람직하다. 그러나 그 이하 혹은 그 이상의 스위칭소자를 형성하여 멀티플렉서(205)를 구성할 수 있으므로 그것에 특별히 한정하지는 않을 것이다.

도 7은 도 5의 구동방법을 나타내는 도면으로서, 그룹별 게이트 라인의 1수평기간 대비 멀티플렉서의 동작상태를 나타내는 파형도이다.

도 5 내지 도 7을 참조하면, 스위칭 소자(SW1~SW3)인 FET가 P-MOS형으로 형성될 때 타이밍 컨트롤러(213)로부터의 제어신호를 따라 게이트 드라이버(203)에서 생성된 게이트 로우 전압이 1수평기간동안 제1군의 서브 게이트 라인(GL1a, GL1b, GL1c)들 각각에 순차적으로 인가되면, 각각의 서브 게이트 라인(GL1a, GL1b, GL1c)의 게이트 로우 전압에 동기되어 하나의 수평라인상의 모든 제1스위칭소자 내지 제3스위칭소자(SW1~SW3)들이 순차적으로 턴-온되었다가 턴-오프되는 방식으로 구동하게 된다.

예컨대, 제1군의 제1서브게이트라인(GL1a)에 게이트 로우 전압이 인가됨과 동시에 제1수평라인상의 모든 제1스위칭소자(SW1)들이 턴-온되면 이와 동시에 데이터 드라이버(250)에 저장되어있던 제1수평라인분에 해당하는 화소들 중 R 서브 픽셀의 화소 데이터들이 출력된다. 이어 제1군의 제1서브게이트라인(GL1a)에 게이트 하이 전압이 인가됨과 동시에 제1스위칭소자(SW1)가 턴-오프되면 제1군의 제2서브게이트라인(GL1b)에 게이트 로우 전압이 인가됨과 동시에 제2스위칭소자(SW2)가 턴-온되어 데이터 드라이버(250)에 저장되어있던 제1수평라인분에 해당하는 화소들 중 G 서브 픽셀의 화소 데이터들이 출력된다. 또한 제1군의 제2서브게이트라인(GL1b)에 게이트 하이 전압이 인가됨과 동시에 제2스위칭소자(SW2)가 턴-오프되면 제1군의 제3서브게이트라인(GL1c)에 게이트 로우 전압이 인가됨과 동시에 제3스위칭소자(SW3)가 턴-온되어 데이터 드라이버(250)에 저장되어 있던 제1수평라인분에 해당하는 화소들 중 B 서브 픽셀의 화소 데이터들이 출력되어 해당 서브 픽셀들로 인가된다.

이와 같은 방식으로 제1군의 제1서브게이트라인(GL1a)에서 시작되어 제n군의 제3서브게이트라인(GLnc)까지 순차적으로 쉬프트되어 게이트 로우 전압이 인가되면 그와 동시에 제1수평라인분에 해당하는 화소들 중 R 서브 픽셀의 화소 데이터들, G 서브 픽셀의 화소 데이터 및 B 서브 픽셀의 화소 데이터들이 각각 순차적으로 데이터 드라이버(250)로부터 화상표시부(201)로 출력되어 단위프레임 영상이 구현된다.

이상의 내용들에 근거해 볼 때, 멀티플렉서(105, 205)의 먹스 회로를 구동하는 스위칭소자의 채널은 전자 이동도가 10㎠/Vsec 이상으로 높은 폴리실리콘 또는 이와 유사한 미소결정(micro crystalline)으로 구성되는 것이 바람직하다.

그러나 액정패널(100, 200)의 화상표시부(101, 201)의 각 화소를 구성하는 스위칭소자의 채널이 아몰퍼스 실리콘을 사용하는 경우에는 먹스 회로의 구성을 위하여 국부적으로 레이저 또는 열처리를 행함으로써 아몰퍼스 실리콘을 폴리실리콘 또는 미소결정으로 형성할 수도 있을 것이다.

도 1은 종래기술에 따른 폴리 실리콘형 액정표시장치의 구성도

도 2는 본 발명의 제1실시예에 따른 액정표시장치의 구성도

도 3은 도 2에 나타낸 A의 부분 확대도

도 4는 도 2의 구동방법을 나타내는 도면으로서, 게이트 라인의 1수평기간 대비 멀티플렉서의 동작상태를 나타내는 파형도

도 5는 본 발명의 제2실시예에 따른 액정표시장치의 구성도

도 6은 도 5에 나타낸 B의 부분 확대도

도 7은 도 5의 구동방법을 나타내는 도면으로서, 그룹별 게이트 라인의 1수평기간 대비 멀티플렉서의 동작상태를 나타내는 파형도

Claims (12)

1. 삭제
2. 삭제
3. 삭제
4. 삭제
5. 도트 단위로 행렬을 이루어 형성되는 복수개의 서브 픽셀과, 상기 복수개의 서브 픽셀이 이루는 수평 라인마다 도트 단위의 서브 픽셀 개수와 동일하게 형성되어 상기 복수의 서브 픽셀에 각각 접속된 복수의 서브 게이트라인이 그룹을 이루는 게이트 라인 및 상기 복수의 서브 게이트라인에 교차하여 형성되고, 상기 복수개의 서브 픽셀에 각각 접속하는 복수의 데이터 라인을 구비하는 액정패널;

   상기 복수의 서브 게이트라인에 각각 접속되고, 각각의 서브 게이트 라인에 순차적으로 게이트 전압을 인가하는 게이트 드라이버;

   상기 복수의 데이터라인에 데이터를 출력하는 데이터 드라이버; 및

   상기 데이터 드라이버의 출력부와 상기 복수의 데이터라인 사이에 접속되는 복수개의 스위칭소자로 구성되고, 상기 복수의 서브 게이트라인 각각에 인가되는 상기 게이트전압에 동기되어 상기 복수개의 스위칭소자 중 적어도 하나의 스위칭소자가 제어될 때, 상기 게이트전압이 인가된 서브 픽셀에 상기 데이터 드라이버로부터 제공된 상기 데이터를 출력하는 멀티플렉서를 포함하여 구성되는 액정표시장치.
6. 제5항에 있어서, 상기 액정패널의 TFT, 상기 게이트 드라이버 및 상기 멀티플렉서는 폴리 실리콘으로 형성되는 것을 특징으로 하는 액정표시장치.
7. 제5항에 있어서, 상기 복수 개의 스위칭소자 각각의 드레인 단자는 상기 데이터 드라이버의 래치에 공통으로 접속되고, 소스 단자는 상기 다수개의 서브픽셀 각각에 접속되는 것을 특징으로 하는 액정표시장치.
8. 제5항에 있어서, 상기 도트 단위의 서브 픽셀은 R, G, B의 픽셀인 것을 특징으로 하는 액정표시장치.
9. 1수평기간동안 1수평라인분에 해당하는 제1서브픽셀상에 제1게이트전압을 인가하는 단계;

   상기 제1서브픽셀상에 제1데이터를 인가하는 단계;

   상기 제1게이트전압에 쉬프트(shift)되어 제2게이트전압을 1수평기간동안 1수평라인분에 해당하는 제2서브픽셀상에 인가하는 단계;

   상기 제2서브픽셀상에 제2데이터를 인가하는 단계;

   상기 제2게이트전압에 쉬프트되어 제3게이트전압을 1수평기간동안 1수평라인분에 해당하는 제3서브픽셀상에 인가하는 단계;

   상기 제3서브픽셀상에 제3데이터를 인가하는 단계를 포함하여 이루어지는 액정표시장치의 구동방법.
10. 제9항에 있어서, 상기 제1서브픽셀상의 제1데이터는 R 데이터인 것을 특징으 로 하는 액정표시장치의 구동방법.
11. 제9항에 있어서, 상기 제2서브픽셀상의 제2데이터는 G 데이터인 것을 특징으로 하는 액정표시장치의 구동방법.
12. 제9항에 있어서, 상기 제3서브픽셀상의 제3데이터는 B 데이터인 것을 특징으로 하는 액정표시장치의 구동방법.

Images