KR100934093B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100934093B1
KR100934093B1 KR1020030024056A KR20030024056A KR100934093B1 KR 100934093 B1 KR100934093 B1 KR 100934093B1 KR 1020030024056 A KR1020030024056 A KR 1020030024056A KR 20030024056 A KR20030024056 A KR 20030024056A KR 100934093 B1 KR100934093 B1 KR 100934093B1
Authority
KR
South Korea
Prior art keywords
gate
shift registers
selection signal
resolution
liquid crystal
Prior art date
Application number
KR1020030024056A
Other languages
English (en)
Other versions
KR20040090128A (ko
Inventor
박재덕
이창환
장정우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030024056A priority Critical patent/KR100934093B1/ko
Publication of KR20040090128A publication Critical patent/KR20040090128A/ko
Application granted granted Critical
Publication of KR100934093B1 publication Critical patent/KR100934093B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

본 발명은 비디오 데이터의 해상도에 따라 게이트 드라이버의 출력파형을 변경하여 소비전력을 감소시킬 수 있도록 한 액정표시장치에 관한 것이다.
본 발명은 게이트 라인들과 데이터 라인들이 매트릭스 형태로 형성된 액정패널과, 영상신호의 해상도에 기초하여 상기 게이트 라인들에 서로 다른 스캔펄스를 공급하는 게이트 구동부와, 상기 서로 다른 스캔펄스를 선택하기 위해 해상도에 따라 서로 다른 전압레벨을 갖는 선택신호를 생성함과 아울러 상기 선택신호를 상기 게이트 구동부에 공급하는 타이밍 컨트롤러를 포함하고, 상기 게이트 구동부는 상기 타이밍 컨트롤러로부터 공급되는 선택신호를 승압하는 승압 회로를 더 구비하고, 상기 서로 다른 스캔펄스는 상기 게이트 라인들 각각에 순차적으로 공급되는 제 1 스캔펄스와, 상기 게이트 라인들중 두개의 게이트 라인을 하나의 단위로 하여 동시에 출력됨과 아울러 순차적으로 공급되는 제 2 스캔펄스인 것을 특징으로 한다.
이러한 구성에 의하여, 본 발명은 해상도에 따라 또는 사용자의 해상도 선택에 따라 게이트 드라이버에서 출력되는 스캔펄스를 다르게하여 해상도를 구현함으로써 소비전력을 감소시킬 수 있다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 블록도.
도 2는 본 발명의 제 1 실시 예에 따른 액정표시장치를 나타내는 블록도.
도 3은 도 2에 도시된 게이트 드라이버를 나타내는 회로도.
도 4는 비디오 데이터를 고해상도로 구현시 도 3에 도시된 게이트 드라이버에서 출력되는 스캔펄스를 나타내는 파형도.
도 5는 비디오 데이터를 저해상도로 구현시 도 3에 도시된 게이트 드라이버에서 출력되는 스캔펄스를 나타내는 파형도.
도 6은 본 발명의 제 2 실시 예에 따른 액정표시장치를 나타내는 블록도.
도 7은 도 6에 도시된 제 1 게이트 드라이버를 나타내는 회로도.
도 8은 도 6에 도시된 제 2 게이트 드라이버를 나타내는 회로도.
< 도면의 주요 부분에 대한 부호의 설명 >
2,102,202 : 액정패널 4,104,204 : 데이터 드라이버
6,106,206,216 : 게이트 드라이버 8,108,208 : 타이밍 컨트롤러
110,210 : 클럭 발생기 136 : 제 1 스위치 어레이
132,232,252 : 쉬프트 레지스터 어레이 138 : 제 2 스위치 어레이
134,234,254 : 레벨 쉬프터 어레이 150 : 승압회로
본 발명은 액정표시장치에 관한 것으로, 특히 비디오 데이터의 해상도에 따라 게이트 드라이버의 출력파형을 변경하여 소비전력을 감소시킬 수 있도록 한 액정표시장치에 관한 것이다.
액정표시장치(Liquid Crystal Display ; 이하 "LCD"라 함)는 경량, 박형, 저소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 이러한 추세에 따라, LCD는 사무자동화 기기, 오디오/비디오 기기 등에 이용되고 있다. 한편, LCD는 매트릭스 형태로 배열되어진 다수의 제어용 스위치들에 인가되는 영상신호에 따라 광빔의 투과량이 조절되어 화면에 원하는 화상을 표시하게 된다.
도 1을 참조하면, 종래의 LCD는 액정셀들(Clc)이 매트릭스형으로 배열된 액정패널(2)과, 액정패널(2)의 게이트 라인들(GL)에 접속되어 게이트 라인들(GL)에 스캔펄스를 공급하기 위한 게이트 드라이버(6)와, 액정패널(2)의 데이터 라인들(DL)에 비디오 데이터를 공급하기 위한 데이터 드라이버(4)와, 게이트 드라이버(6)와 데이터 드라이버(4)를 제어하기 위한 타이밍 컨트롤러(8)를 구비한다.
액정패널(2)은 상부기판 및 하부기판 사이에 액정이 주입되고 상부기판과 하부기판 사이의 간격을 일정하게 유지시키기 위한 도시하지 않은 스페이서를 구비한다. 이러한, 액정패널(2)의 상부기판에는 도시하지 않은 컬러필터, 공통전극, 블랙 매트릭스 등이 형성된다. 또한, 액정패널(2)의 하부기판에는 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 형성된 박막 트랜지스터(TFT)와 액정셀(Clc)들을 구비한다.
박막 트랜지스터(TFT)는 게이트 라인(GL1 내지 GLn)으로부터의 스캔 신호, 즉 게이트 하이 전압(VGH)이 공급되는 경우 턴-온되어 데이터 라인(DL1 내지 DLn)으로부터의 화소 신호를 액정셀(Clc)에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트 라인(GL1 내지 GLn)으로부터 게이트 로우 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀(Clc)에 충전된 화소 신호가 유지되게 한다.
액정셀(Clc)은 등가적으로 커패시터로 표현되며, 액정을 사이에 두고 대면하는 공통 전극과 박막 트랜지스터(TFT)에 접속된 화소 전극으로 구성된다. 그리고, 액정셀(Clc)은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 커패시터(Cst)를 추가로 구비한다. 이 스토리지 커패시터(Cst)는 이전단 게이트 라인과 화소 전극 사이에 형성된다. 이러한 액정셀(Clc)은 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 그레이를 구현하게 된다.
타이밍 컨트롤러(8)는 도시하지 않은 디지털 비디오 카드로부터 공급되는 디 지털 비디오 데이터를 적색(R), 녹색(G) 및 청색(B) 별로 재정렬하게 된다. 타이밍 컨트롤러(8)에 의해 재정렬된 비디오 데이터(R, G, B)는 데이터 드라이버(4)에 공급된다. 또한, 타이밍 컨트롤러(8)는 자신에게 입력되는 수평/수직 동기신호(H,V)를 이용하여 데이터 제어신호와 게이트 제어신호를 발생한다. 데이터 제어신호는 도트클럭(Dclk), 소스쉬프트클럭(SSC), 소스인에이블신호(SOE), 극성반전신호(POL) 등을 포함하며 데이터 드라이버(4)에 공급된다. 게이트 제어신호는 게이트 스타트 펄스(GSP), 게이트쉬프트클럭(GSC), 게이트출력인에이블(GOE) 등을 포함하며 게이트 드라이버(6) 각각에 공급된다.
데이터 드라이버(4)는 타이밍 컨트롤러(8)로부터의 데이터 제어 신호들(SSP, SSC, SOE, POL)에 응답하여 수평 기간(H1, H2, ...)마다 1라인분씩의 화소 신호를 데이터 라인들(DL)에 공급한다. 특히, 데이터 드라이버(4)는 타이밍 컨트롤러(8)로부터의 디지털 비디오 데이터(R, G, B)를 도시하지 않은 감마 전압 발생부로부터의 감마전압을 이용하여 아날로그 비디오 신호로 변환하여 공급한다. 이러한 데이터 드라이버(4)는 데이터 라인들(DL)을 분리 구동하는 다수개의 데이터 드라이브 IC들로 구성된다.
게이트 드라이버(6)는 타이밍 컨트롤러(8)로부터의 게이트 제어 신호들(GSP, GSC, GOE)에 응답하여 게이트 라인들(GL)에 순차적으로 게이트 하이 전압(VGH)을 공급한다. 이에 따라, 게이트 드라이버(6)는 게이트 라인(GL1 내지 GLn)에 접속된 박막 트랜지스터(TFT)가 게이트 라인(GL1 내지 GLn) 단위로 구동되게 한다. 그리고, 게이트 드라이버(6)는 게이트 라인들(GL)에 게이트 하이 전압(VGH)이 공급되지 않는 나머지 기간에서는 게이트 로우 전압(VGL)을 공급하게 된다.
이와 같은, 종래의 액정표시장치에서 액정패널(2)을 고해상도로 구현할 경우 게이트 드라이버(6)는 순차적인 스캔펄스를 발생하여 게이트 라인들(GL)에 공급하게 된다. 반면에, 종래의 액정표시장치에서 액정패널(2)을 저해상도로 구현할 경우 게이트 드라이버(6)는 두개의 게이트 라인들(GL1, GL2)에 동시에 스캔펄스를 공급하여야만 한다. 그러나, 종래의 게이트 드라이버(6)는 쉬프트 레지스터(SR)가 순차적으로 구동되기 때문에 동일 위상을 가지는 두개의 스캔펄스의 출력이 불가능하게 된다.
따라서, 본 발명의 목적은 비디오 데이터의 해상도에 따라 게이트 드라이버의 출력파형을 변경하여 소비전력을 감소시킬 수 있도록 한 액정표시장치를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 액정표시장치는, 게이트 라인들과 데이터 라인들이 매트릭스 형태로 형성된 액정패널과, 영상신호의 해상도에 기초하여 상기 게이트 라인들에 서로 다른 스캔펄스를 공급하는 게이트 구동부와, 상기 서로 다른 스캔펄스를 선택하기 위해 해상도에 따라 서로 다른 전압레벨을 갖는 선택신호를 생성함과 아울러 상기 선택신호를 상기 게이트 구동부에 공급하는 타이밍 컨트롤러를 포함하고, 상기 게이트 구동부는 상기 타이밍 컨트롤러로부터 공급되는 선택신호를 승압하는 승압 회로를 더 구비하고, 상기 서로 다른 스캔펄스는 상기 게이트 라인들 각각에 순차적으로 공급되는 제 1 스캔펄스와, 상기 게이트 라인들중 두개의 게이트 라인을 하나의 단위로 하여 동시에 출력됨과 아울러 순차적으로 공급되는 제 2 스캔펄스인 것을 특징으로 한다.
또한, 본 발명의 다른 실시 예에 따른 액정표시장치는, 게이트 라인들과 데이터 라인들이 매트릭스 형태로 형성된 액정패널과, 영상신호의 해상도에 기초하여 상기 게이트 라인들에 제 1 스캔펄스을 공급하기 위한 제 1 게이트 구동부와, 제 2 스캔펄스를 공급하기 위한 제 2 게이트 구동부와, 상기 제 1, 2 스캔펄스를 선택하기 위한 선택신호를 생성함과 아울러 상기 선택신호를 상기 제 1, 2 게이트 구동부에 공급하는 타이밍 컨트롤러를 포함하고, 상기 타이밍 컨트롤러는 다수의 클럭신호를 생성하는 클럭 발생기를 구비하고, 상기 제 1, 2 게이트 구동부의 구동을 제어하기 위한 게이트 스타트 펄스를 포함하는 제어신호들을 생성하며, 상기 제 1 스캔펄스는 상기 게이트 라인들 각각에 순차적으로 공급되고, 상기 제 2 스캔펄스는 상기 게이트 라인들 중 두개의 게이트 라인을 하나의 단위로 하여 동시에 출력됨과 아울러 순차적으로 공급되는 것을 특징으로 한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 2 내지 도 8을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 2를 참조하면, 본 발명의 실시 예에 따른 액정표시장치(Liquid Crystal Display ; 이하 "LCD"라 함)는 액정셀들(Clc)이 매트릭스형으로 배열된 액정패널(102)과, 액정패널(102)의 게이트 라인들(GL)에 접속되고 액정패널(102)에 표시되는 비디오 데이터의 해상도 구현에 따라 다른 스캔펄스를 게이트 라인들(GL)에 공급하기 위한 게이트 드라이버(106)와, 액정패널(102)의 데이터 라인들(DL)에 비디오 데이터를 공급하기 위한 데이터 드라이버(104)와, 데이터 드라이버(104)및 게이트 드라이버(106)를 제어하기 위한 타이밍 컨트롤러(108)를 구비한다.
액정패널(102)은 상부기판 및 하부기판 사이에 액정이 주입되고 상부기판과 하부기판 사이의 간격을 일정하게 유지시키기 위한 도시하지 않은 스페이서를 구비한다. 이러한, 액정패널(102)의 상부기판에는 도시하지 않은 컬러필터, 공통전극, 블랙 매트릭스 등이 형성된다. 또한, 액정패널(102)의 하부기판에는 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 형성된 박막 트랜지스터(TFT)와 액정셀(Clc)들을 구비한다.
박막 트랜지스터(TFT)는 게이트 라인(GL1 내지 GLn)으로부터의 스캔 신호, 즉 게이트 하이 전압(VGH)이 공급되는 경우 턴-온되어 데이터 라인(DL1 내지 DLn)으로부터의 화소 신호를 액정셀(Clc)에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트 라인(GL1 내지 GLn)으로부터 게이트 로우 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀(Clc)에 충전된 화소 신호가 유지되게 한다.
액정셀(Clc)은 등가적으로 커패시터로 표현되며, 액정을 사이에 두고 대면하는 공통 전극과 박막 트랜지스터(TFT)에 접속된 화소 전극으로 구성된다. 그리고, 액정셀(Clc)은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 커패시터(Cst)를 추가로 구비한다. 이 스토리지 커패시터(Cst)는 이전단 게이트 라인과 화소 전극 사이에 형성된다. 이러한 액정셀(Clc)은 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 그레이를 구현하게 된다.
타이밍 컨트롤러(108)는 도시하지 않은 디지털 비디오 카드로부터 공급되는 디지털 비디오 데이터를 적색(R), 녹색(G) 및 청색(B) 별로 재정렬하게 된다. 타이밍 컨트롤러(108)에 의해 재정렬된 비디오 데이터(R, G, B)는 데이터 드라이버(104)에 공급된다. 또한, 타이밍 컨트롤러(108)는 자신에게 입력되는 수 평/수직 동기신호(H,V)를 이용하여 데이터 제어신호와 게이트 제어신호를 발생한다. 데이터 제어신호는 도트클럭(Dclk), 소스쉬프트클럭(SSC), 소스인에이블신호(SOE), 극성반전신호(POL) 등을 포함하며 데이터 드라이버(104)에 공급된다. 게이트 제어신호는 게이트 스타트 펄스(GSP), 게이트쉬프트클럭(GSC), 게이트출력인에이블(GOE) 등을 포함하며 제 1 및 제 2 게이트 드라이버(106, 116) 각각에 공급된다. 이 때, 타이밍 컨트롤러(108)는 사용자의 조작에 의해 액정패널(102)에 표시되는 비디오 데이터의 해상도 또는 비디오 데이터의 해상도 구현에 따라 게이트 드라이버(106)에서 출력되는 스캔펄스를 변경시키기 위한 제 1 및 제 2 게이트 펄스 선택신호(MS1, MS2)를 생성한다. 또한, 타이밍 컨트롤러(108)의 내부에는 상기 스캔펄스를 생성하기 위한 제 1 내지 제 4 클럭들(Clk1 내지 Clk4)을 생성하는 클럭 발생기(110)가 설치된다.
데이터 드라이버(104)는 타이밍 컨트롤러(108)로부터의 데이터 제어 신호들(SSP, SSC, SOE, POL)에 응답하여 수평 기간(H1, H2, ...)마다 1라인분씩의 화소 신호를 데이터 라인들(DL)에 공급한다. 특히, 데이터 드라이버(4)는 타이밍 컨트롤러(108)로부터의 디지털 비디오 데이터(R, G, B)를 도시하지 않은 감마 전압 발생부로부터의 감마전압을 이용하여 아날로그 비디오 신호로 변환하여 공급한다. 이러한 데이터 드라이버(104)는 데이터 라인들(DL)을 분리 구동하는 다수개의 데이터 드라이브 IC들로 구성된다.
게이트 드라이버(106)는 도 3에 도시된 바와 같이 타이밍 컨트롤러(108)로부터 스타트 펄스(Vst)가 공급되는 스타트 펄스 입력라인에 종속 접속되고, 타이밍 컨트롤러(108)의 클럭 발생기(110)로부터 제 1 내지 제 4 클럭들(Clk1 내지 Clk4)이 공급되는 n개의 쉬프트 레지스터들(SR1 내지 SRn)로 구성된 쉬프트 레지스터 어레이(132)와; 쉬프트 레지스터들(SR1 내지 SRn)의 출력단에 각각 접속된 n개의 레벨 쉬프터들(LS1 내지 LSn)로 구성된 레벨 쉬프터 어레이(134)와, 타이밍 컨트롤러(108)로부터의 게이트 펄스 선택신호(MS)를 승압하는 승압회로(150)와, 제 1 내지 제 4 클럭들(Clk1 내지 Clk4) 입력라인과 쉬프트 레지스터들(SR) 사이에 각각에 접속되며 승압회로(150)로부터의 승압된 게이트 펄스 선택신호(MS)에 응답하여 제 1 내지 제 4 클럭들(Clk1 내지 Clk4)를 선택적으로 쉬프트 레지스터들(SR)에 공급하는 제 1 스위치 어레이(136)와, 쉬프트 레지스터들(SR) 사이에 접속되며 승압된 게이트 펄스 선택신호(MS)에 응답하여 이전단 쉬프트 레지스터(SR)로부터 출력되는 쉬프트 캐리신호(CS1 내지 CSn-1)를 다음단 쉬프트 레지스터(SR)로 절환하기 위한 제 2 스위치 어레이(138)를 구비한다. 여기서, 제 1 스위치 어레이(136) 및 제 2 스위치 어레이(138) 각각은 다수의 PMOS 박막트랜지스터들로 구성된다.
승압회로(150)는 타이밍 컨트롤러(108)로부터 해상도에 따라 다른 전압레벨을 가지는 제 1 및 제 2 게이트 펄스 선택신호(MS1, MS2) 각각을 고해상도용 게이트 펄스 선택신호(HGS)와 저해상도용 게이트 펄스 선택신호(LGS)로 승압하게 된다. 이에 따라, 승압회로(150)로부터 출력되는 고해상도용 게이트 펄스 선택신호(HGS)와 저해상도용 게이트 펄스 선택신호(LGS) 각각은 제 1 내지 제 4 클럭들(Clk1 내지 Clk4)이 전압강하 없이 PMOS 박막트랜지스터를 경유하도록 한다.
쉬프트 레지스터 어레이(132)에서 제 1 및 제 2 쉬프트 레지스터(SR1, SR2) 에는 타이밍 컨트롤러(108)로부터 스타트 펄스(Vst)가 입력된다. 이 때, 스타트 펄스 입력라인과 제 2 쉬프트 레지스터(SR2) 사이에는 승압회로(150)로부터의 저해상도용 게이트 펄스 선택신호(LGS)에 응답하여 스타트 펄스(Vst)를 제 2 쉬프트 레지스터(SR2)로 절환하는 스타트 펄스 절환용 스위치(QS)가 접속된다. 여기서, 스타트 펄스 절환용 스위치(QS)는 PMOS 박막트랜지스터이다.
또한, 쉬프트 레지스터 어레이(132)에서 제 2 내지 제 n 쉬프트 레지스터들(SR2 내지 SRn)에는 이전단 쉬프트 레지스터의 쉬프트 캐리신호(CS1 내지 CSn-1)가 입력된다. 이러한 쉬프트 레지스터들(SR1 내지 SRn)은 순차적으로 위상이 지연되는 제 1 내지 제 4 클럭신호(Clk1 내지 Clk4) 중 3개의 클럭신호를 입력받는다. 입력받은 3개의 클럭신호를 이용하여 쉬프트 레지스터들(SR1 내지 SRn)은 스타트 펄스(Vst)를 쉬프트시켜 순차적으로 출력하게 된다. 이 때, 제 1 내지 제 4 클럭신호(Clk1 내지 Clk4) 중 나머지 1개의 클럭신호는 레벨 쉬프터(LS1 내지 LSn)에 공급된다.
제 1 스위치 어레이(136)는 승압회로(150)로부터의 승압된 고해상도용 게이트 펄스 선택신호(HGS)에 응답하여 제 1 내지 제 4 클럭신호(Clk1 내지 Clk4)를 쉬프트 레지스터들(SR1 내지 SRn)로 절환하는 다수의 고해상도용 스위치들(QH1 내지 QHn)과, 승압회로(150)로부터의 저해상도용 게이트 펄스 선택신호(LGS)에 응답하여 제 1 내지 제 4 클럭신호(Clk1 내지 Clk4)를 쉬프트 레지스터들(SR1 내지 SRn)로 절환하는 다수의 저해상도용 스위치들(QL1 내지 QLn)을 구비한다.
다수의 고해상도용 스위치들(QH1 내지 QHn) 중 하나의 스위치는 제 1 내지 제 4 클럭신호(Clk1 내지 Clk4) 각각을 절환하기 위한 4개의 스위치들로 구성된다. 또한, 다수의 저해상도용 스위치들(QL1 내지 QLn) 중 하나의 스위치는 제 1 내지 제 4 클럭신호(Clk1 내지 Clk4) 각각을 절환하기 위한 4개의 스위치들로 구성된다.
제 2 스위치 어레이(138)는 쉬프트 레지스터들(SR1 내지 SRn) 사이마다 각각 접속되어 이전단 쉬프트 레지스터들로부터 출력되는 쉬프트 캐리신호(CS1 내지 CSn-1)를 다음단 쉬프트 레지스터(SR)에 공급하는 캐리신호용 스위치들(QC1 내지 QCn-1)과, 기수번째 쉬프트 레지스터들(SR1, SR3 내지 SRn-1) 사이마다 각각 접속되어 기수번째 이전단 쉬프트 레지스터들로부터 출력되는 쉬프트 캐리신호(CS1 내지 CSn-1)를 기수번째 다음단 쉬프트 레지스터(SR)에 공급하는 기수번째 캐리신호용 스위치들(Qo1 내지 Qon/2)과, 우수번째 쉬프트 레지스터들(SR2, SR4 내지 SRn) 사이마다 각각 접속되어 우수번째 이전단 쉬프트 레지스터들로부터 출력되는 쉬프트 캐리신호(CS1 내지 CSn-1)를 우수번째 다음단 쉬프트 레지스터(SR)에 공급하는 우수번째 캐리신호용 스위치들(Qe1 내지 Qen/2)을 구비한다.
캐리신호용 스위치들(QC1 내지 QCn-1) 각각은 승압회로(150)로부터의 고해상도용 게이트 펄스 선택신호(HGS)에 응답하여 이전단 쉬프트 레지스터(SR)로부터 출력되는 쉬프트 캐리신호(CS1 내지 CSn-1)를 다음단 쉬프트 레지스터(SR)로 공급하게 된다.
기수번째 캐리신호용 스위치들(Qo1 내지 Qon/2) 각각은 승압회로(150)로부터의 저해상도용 게이트 펄스 선택신호(LGS)에 응답하여 기수번째 이전단 쉬프트 레지스터로(SR)부터 출력되는 쉬프트 캐리신호(CS1 내지 CSn-1)를 기수번째 다음단 쉬프트 레지스터(SR)로 공급하게 된다.
우수번째 캐리신호용 스위치들(Qe1 내지 Qen/2) 각각은 승압회로(150)로부터의 저해상도용 게이트 펄스 선택신호(LGS)에 응답하여 우수번째 이전단 쉬프트 레지스터(SR2, SR4 내지 SRn)로부터 출력되는 쉬프트 캐리신호(CS1 내지 CSn-1)를 기수번째 다음단 쉬프트 레지스터(SR)로 공급하게 된다.
레벨 쉬프터들(LS1 내지 LSn) 각각은 4개의 클럭신호(Clk1 내지 Clk4) 중 나머지 1개의 클럭신호에 응답하여 쉬프트 레지스터들(SR1 내지 SRn)에서 출력되는 신호들을 레벨 쉬프팅시켜 신호들(GL1, GL2, 내지 GLn)을 순차적으로 출력하게 된다.
이와 같은 본 발명의 제 1 실시 예에 따른 액정표시장치는 우선 사용자의 조작에 의해서 액정패널(102)에 표시되는 비디오 데이터의 해상도가 선택되어진다. 이에 따라, 타이밍 컨트롤러(108)는 사용자의 조작에 의한 해상도에 따라 게이트 펄스 선택신호(MS)를 생성하여 게이트 드라이버(106)의 승압회로(150)에 공급한다.
승압회로(150)는 타이밍 컨트롤러(108)로부터의 게이트 펄스 선택신호(MS)를 승압하여 고해상도용 게이트 펄스 선택신호(HGS) 및 저해상도용 게이트 펄스 선택신호(LGS) 각각을 생성하여 각각의 출력라인을 통해 출력하게 된다.
이 때, 사용자가 액정패널(102)에 표시되는 비디오 데이터의 해상도 구현을 고해상도로 설정한 경우 또는 비디오 데이터의 해상도 구현을 고해상도로 설정한 경우에 게이트 드라이버(106)의 동작을 설명하면 다음과 같다.
게이트 드라이버(106)의 다수의 고해상도용 스위치들(QH1 내지 QHn) 각각은 승압회로(150)로부터의 고해상도용 게이트 펄스 선택신호(HGS)에 의해 턴-온하게 된다. 이 때, 다수의 저해상도용 스위치들(QL1 내지 QLn) 각각은 승압회로(150)로부터의 저해상도용 게이트 펄스 선택신호(LGS)에 의해 턴-오프하게 된다. 이 때, 스타트 펄스 절환용 스위치(QS)의 게이트 단자는 저해상도용 게이트 펄스 선택신호(LGS)가 공급됨으로 턴-오프된다.
이에 따라, 타이밍 컨트롤러(108)의 클럭 발생부(110)로부터 순차적으로 위상이 지연되는 제 1 내지 제 4 클럭신호들(Clk1 내지 Clk4) 중 3개의 클럭신호는 다수의 고해상도용 스위치들(QH1 내지 QHn)을 통해 n 개의 쉬프트 레지스터들(SR1 내지 SRn) 각각에 공급된다. 이 때, 제 1 쉬프트 레지스터(SR1)에는 타이밍 컨트롤러(108)로부터의 스타트 펄스(Vst)가 공급된다.
또한, 게이트 드라이버(106)의 캐리신호용 스위치들(QC1 내지 QCn-1) 각각은 승압회로(150)로부터의 고해상도용 게이트 펄스 선택신호(HGS)에 응답하여 턴-온하게 되고, 기수번째 캐리신호용 스위치들(Qo1 내지 Qon/2) 및 우수번째 캐리신호용 스위치들(Qe1 내지 Qen/2) 각각은 저해상도용 게이트 펄스 선택신호(LGS)에 응답하여 턴-오프된다.
이에 따라, 제 1 쉬프트 레지스터(SR1)는 4개의 클럭신호(Clk1 내지 Clk4) 중 3개의 클럭신호를 이용하여 스타트펄스(Vst)를 쉬프트시켜 출력하게 되고, 제 2 내지 제 n 쉬프트 레지스터들(SR2 내지 SRn) 각각은 4개의 클럭신호(Clk1 내지 Clk4) 중 3개의 클럭신호를 이용하여 캐리신호용 스위치들(QC1 내지 QCn-1) 각각을 통해 공급되는 이전단 쉬프트 레지스터로부터의 쉬프트 캐리신호를 쉬프트시켜 출 력하게 된다. 이로 인하여, 쉬프트 레지스터들(SR1 내지 SRn) 각각으로부터의 출력되는 출력신호는 순차적으로 출력되게 된다. 레벨 쉬프터들(LS1 내지 LSn) 각각은 4개의 클럭신호(Clk1 내지 Clk4) 중 나머지 1개의 클럭신호를 이용하여 쉬프트 레지스터들(SR1 내지 SRn) 각각으로부터 출력되는 신호들을 레벨 쉬프팅시켜 도 4에 도시된 바와 같이 제 1 폭을 가지는 스캔펄스들(GL)을 순차적으로 출력하게 된다. 이로 인하여, 액정패널(102)의 게이트 라인(GL1 내지 GLn)에 접속된 박막 트랜지스터(TFT)가 하나의 게이트 라인(GL1 내지 GLn) 단위로 구동되게 된다. 따라서, 액정패널(102)에 표시되는 비디오 데이터는 고해상도로 구현되게 된다.
반면에, 사용자가 액정패널(102)에 표시되는 비디오 데이터의 해상도 구현을 저해상도로 설정한 경우 또는 비디오 데이터의 해상도 구현을 고해상도로 설정한 경우에 게이트 드라이버(106)의 동작을 설명하면 다음과 같다.
게이트 드라이버(106)의 다수의 저해상도용 스위치들(QL1 내지 QLn) 각각은 승압회로(150)로부터의 저해상도용 게이트 펄스 선택신호(LGS)에 의해 턴-온하게 된다. 이 때, 다수의 고해상도용 스위치들(QH1 내지 QHn) 각각은 승압회로(150)로부터의 고해상도용 게이트 펄스 선택신호(HGS)에 의해 턴-오프하게 된다. 이 때, 스타트 펄스 절환용 스위치(QS)의 게이트 단자는 저해상도용 게이트 펄스 선택신호(LGS)가 공급됨으로 턴-온된다.
이에 따라, 타이밍 컨트롤러(108)의 클럭 발생부(110)로부터 순차적으로 위상이 지연되는 제 1 내지 제 4 클럭신호들(Clk1 내지 Clk4) 중 3개의 클럭신호는 다수의 저해상도용 스위치들(QL1 내지 QLn)을 통해 n 개의 쉬프트 레지스터들(SR1 내지 SRn) 각각에 공급된다. 이 때, 타이밍 컨트롤러(108)로부터의 스타트 펄스(Vst)는 제 1 쉬프트 레지스터(SR1)에 공급됨과 동시에 스타트 펄스 절환용 스위치(QS)를 통해 제 2 쉬프트 레지스터(SR2)에 공급된다.
또한, 게이트 드라이버(106)의 기수번째 캐리신호용 스위치들(Qo1 내지 Qon/2) 및 우수번째 캐리신호용 스위치들(Qe1 내지 Qen/2) 각각은 저해상도용 게이트 펄스 선택신호(LGS)에 의해 턴-온 되고, 캐리신호용 스위치들(QC1 내지 QCn-1) 각각은 승압회로(150)로부터의 고해상도용 게이트 펄스 선택신호(HGS)에 의해 턴-오프된다.
이에 따라, 제 1 및 제 2 쉬프트 레지스터(SR1, SR2) 각각은 4개의 클럭신호(Clk1 내지 Clk4) 중 3개의 클럭신호를 이용하여 스타트펄스(Vst)를 쉬프트시켜 출력하게 된다. 이 때, 제 1 및 제 2 쉬프트 레지스터(SR1, SR2) 각각으로부터 출력되는 출력신호는 동일위상을 가지며 동시에 출력된다. 쉬프트 레지스터들(SR1 내지 SRn) 중 제 1 쉬프트 레지스터(SR1)를 제외한 기수번째 쉬프트 레지스터(SR3, SR5 내지 SRn-1) 각각은 4개의 클럭신호(Clk1 내지 Clk4) 중 3개의 클럭신호를 이용하여 기수번째 캐리신호용 스위치들(Qo1 내지 Qon/2) 각각으로부터 공급되는 이전단 기수번째 쉬프트 레지스터들 각각으로부터의 쉬프트 캐리신호를 순차적으로 출력하게 된다. 이와 동시에 쉬프트 레지스터들(SR1 내지 SRn) 중 제 2 쉬프트 레지스터(SR2)를 제외한 우수번째 쉬프트 레지스터(SR2, SR4 내지 SRn) 각각은 4개의 클럭신호(Clk1 내지 Clk4) 중 3개의 클럭신호를 이용하여 우수번째 캐리신호용 스위치들(Qe1 내지 Qen/2) 각각으로부터 공급되는 이전단 우수번째 쉬프트 레지스터들 각각으로부터의 쉬프트 캐리신호를 순차적으로 출력하게 된다.
이로 인하여, 쉬프트 레지스터들(SR1 내지 SRn) 중 인접한 기수번째 및 우수번째 쉬프트 레지스터들 각각으로부터의 출력되는 출력신호는 동일 위상을 가지고 동시에 출력된다. 레벨 쉬프터들(LS1 내지 LSn) 각각은 4개의 클럭신호(Clk1 내지 Clk4) 중 나머지 1개의 클럭신호를 이용하여 쉬프트 레지스터들(SR1 내지 SRn) 각각으로부터 출력되는 신호들을 레벨 쉬프팅시켜 도 5에 도시된 바와 같이 상기 제 1 폭의 2배의 폭을 가지는 두 개의 스캔펄스들을 동시에 출력됨과 아울러 두개의 스캔펄스들을 순차적으로 출력하게 된다. 이로 인하여, 액정패널(102)의 게이트 라인(GL1 내지 GLn)에 접속된 박막 트랜지스터(TFT)가 두개의 게이트 라인(GL1 내지 GLn) 단위로 구동되게 된다. 따라서, 액정패널(102)에 표시되는 비디오 데이터는 저해상도로 구현되게 된다.
이와 같은 본 발명의 제 1 실시 예에 따른 LCD는 사용자의 해상도 선택 또는 비디오 데이터의 해상도에 따라 제 1 폭을 가지는 게이트 펄스를 하나의 게이트 라인 단위로 순차적으로 공급하거나 제 1폭의 2배의 폭을 가지는 게이트 펄스를 두 개의 게이트 라인 단위로 순차적으로 공급하게 된다. 이에 따라, 본 발명은 사용자가 원하는 해상도를 선택적으로 구동시킬 수 있으며, 특히 저해상도 구현시 메인 주파수의 크기를 감소시켜 소비전력을 감소시킬 수 있게 된다.
한편, 이와 같은 본 발명의 제 1 실시 예에 따른 LCD에 이용되는 박막트랜지스터의 반도체층은 아몰퍼스(Amorphous) 실리콘과 폴리(Poly) 실리콘 중 어느 하나를 이용하게 된다. 이에 따라, 본 발명의 제 1 실시 예에 따른 LCD에서 게이트 드 라이버와 데이터 드라이버와 같은 주변 구동회로들은 아몰퍼스 실리콘형 박막트랜지스터를 이용하는 경우 별도로 제작되어 액정패널에 실장되고, 폴리 실리콘형 박막트랜지스터를 이용하는 경우 액정패널에 내장된다.
도 6을 참조하면, 본 발명의 제 2 실시 예에 따른 LCD는 액정셀들(Clc)이 매트릭스형으로 배열된 액정패널(202)과, 액정패널(202)의 게이트 라인들(GL) 양끝단에 각각 접속되며 게이트 라인들(GL)에 서로 다른 스캔펄스를 공급하기 위한 제 1 및 제 2 게이트 드라이버(206, 216)와, 액정패널(202)의 데이터 라인들(DL)에 비디오 데이터를 공급하기 위한 데이터 드라이버(204)와, 데이터 드라이버(204)를 제어함과 아울러 액정패널(202)의 해상도 구현에 따라 제 1 및 제 2 게이트 드라이버(206, 216)를 선택적으로 제어하기 위한 타이밍 컨트롤러(208)를 구비한다.
액정패널(202) 및 데이터 드라이버(204) 각각에 대한 설명은 상술한 본 발명의 제 1 실시 예에 따른 LCD에 대한 설명으로 대신한다.
타이밍 컨트롤러(208)는 도시하지 않은 디지털 비디오 카드로부터 공급되는 디지털 비디오 데이터를 적색(R), 녹색(G) 및 청색(B) 별로 재정렬하게 된다. 타이밍 컨트롤러(208)에 의해 재정렬된 비디오 데이터(R, G, B)는 데이터 드라이버(204)에 공급된다. 또한, 타이밍 컨트롤러(208)는 자신에게 입력되는 수평/수직 동기신호(H,V)를 이용하여 데이터 제어신호와 게이트 제어신호를 발생한다. 데이터 제어신호는 도트클럭(Dclk), 소스쉬프트클럭(SSC), 소스인에이블신호(SOE), 극성반전신호(POL) 등을 포함하며 데이터 드라이버(204)에 공급된다. 게이트 제어신호는 게이트 스타트 펄스(GSP), 게이트쉬프트클럭(GSC), 게이트출력인에이블(GOE) 등을 포함하며 제 1 및 제 2 게이트 드라이버(206, 216) 각각에 공급된다. 이 때, 타미잉 컨트롤러(208)는 사용자의 조작에 의해 액정패널(202)에 표시되는 비디오 데이터의 해상도에 따라 제 1 및 제 2 게이트 드라이버(206, 216) 각각을 선택적으로 구동시키기 위한 제 1 및 제 2 선택신호(Ven1, Ven2)를 생성한다.
데이터 드라이버(204)는 타이밍 컨트롤러(208)로부터의 데이터 제어 신호들(SSP, SSC, SOE, POL)에 응답하여 수평 기간(H1, H2, ...)마다 1라인분씩의 화소 신호를 데이터 라인들(DL)에 공급한다. 특히, 데이터 드라이버(4)는 타이밍 컨트롤러(208)로부터의 디지털 비디오 데이터(R, G, B)를 도시하지 않은 감마 전압 발생부로부터의 감마전압을 이용하여 아날로그 비디오 신호로 변환하여 공급한다. 이러한 데이터 드라이버(204)는 데이터 라인들(DL)을 분리 구동하는 다수개의 데이터 드라이브 IC들로 구성된다.
제 1 게이트 드라이버(206)는 액정패널(202)의 일측에 배치되고 게이트 라인들(GL)에 접속된다. 이러한, 제 1 게이트 드라이버(206)는 타이밍 컨트롤러(208)로부터의 게이트 제어 신호들(GSP, GSC, GOE)에 응답하여 게이트 라인들(GL)마다 순차적으로 게이트 하이 전압(VGH)을 공급한다. 이에 따라, 제 1 게이트 드라이버(206)는 게이트 라인(GL1 내지 GLn)에 접속된 박막 트랜지스터(TFT)가 게이트 라인(GL1 내지 GLn) 단위로 구동되게 한다. 그리고, 제 1 게이트 드라이버(206)는 게이트 라인들(GL)에 게이트 하이 전압(VGH)이 공급되지 않는 나 머지 기간에서는 게이트 로우 전압(VGL)을 공급하게 된다.
이를 위해, 제 1 게이트 드라이버(206)는 도 7에 도시된 바와 같이 스타트 펄스(Vst) 입력라인에 종속 접속된 n개의 쉬프트 레지스터들(7SR1 내지 7SRn)로 구성된 쉬프트 레지스터 어레이(232)와, 쉬프트 레지스터들(7SR1 내지 7SRn)의 출력단에 각각 접속된 n개의 레벨 쉬프터들(7LS1 내지 7LSn)로 구성된 레벨 쉬프터 어레이(234)를 구비한다.
쉬프트 레지스터 어레이(232)에서 제 1 쉬프트 레지스터(7SR1)에는 타이밍 컨트롤러(208)로부터 스타트 펄스(Vst)가 입력되고, 제 2 내지 제 n 쉬프트 레지스터들(7SR2 내지 7SRn)에는 이전단 쉬프트 레지스터의 출력신호(SP01 내지 SP0n)가 입력된다. 이러한 쉬프트 레지스터들(7SR1 내지 7SRn)은 순차적으로 위상이 지연되는 제 1 내지 제 4 클럭신호(Clk1 내지 Clk4) 중 3개의 클럭신호를 입력받는다. 쉬프트 레지스터들(7SR1 내지 7SRn)은 입력받은 3개의 클럭신호를 이용하여 스타트 펄스(Vst)를 쉬프트시켜 순차적으로 출력하게 된다.
레벨 쉬프터들(7LS1 내지 7LSn) 각각은 타이밍 컨트롤러(208)로부터의 공급되는 제 1 선택신호(Ven1)에 응답하여 쉬프트 레지스터들(7SR1 내지 7SRn)로부터의 출력신호를 레벨 쉬프팅시켜 도 4에 도시된 바와 같이 신호들(GL)을 순차적으로 출력하게 된다. 즉, 레벨 쉬프터들(7LS1 내지 7LSn) 각각은 타이밍 컨트롤러(208)로부터의 공급되는 제 1 선택신호(Ven1)에 의해 구동되어 4개의 클럭신호(Clk1 내지 Clk4) 중 나머지 1개의 클럭신호를 이용하여 쉬프트 레지스터들(7SR1 내지 7SRn)에서 출력되는 신호들을 레벨 쉬프팅시켜 도 4에 도시된 바와 같이 신호들(GL)을 순 차적으로 출력하게 된다. 이렇게 레벨 쉬프터들(7LS1 내지 7LSn)로부터 출력되는 신호들(GL)은 게이트라인들에 공급되는 제 1 펄스폭을 가지는 스캔펄스로 이용된다. 따라서, 액정패널(202)의 게이트 라인 단위로 스캔펄스가 순차적으로 공급된다. 이와 같은, 레벨 쉬프터들(7LS1 내지 7LSn) 각각은 하나의 쉬프트 레지스터에 접속된다.
제 2 게이트 드라이버(126)는 액정패널(202)의 일측에 배치된 제 1 게이트 드라이버(206)의 반대측에 배치되어 게이트 라인들(GL)에 접속된다. 이러한, 제 2 게이트 드라이버(216)는 타이밍 컨트롤러(208)로부터의 게이트 제어 신호들(GSP, GSC, GOE)에 응답하여 인접한 두개의 게이트 라인들(GL)에 동일한 위상을 가지는 게이트 하이 전압(VGH)을 동시에 공급한다. 이에 따라, 제 2 게이트 드라이버(216)는 인접한 두개의 게이트 라인(GL1 내지 GLn) 각각에 접속된 박막 트랜지스터(TFT)들이 두개의 게이트 라인(GL1 내지 GLn) 단위로 구동되게 한다. 그리고, 제 2 게이트 드라이버(216) 각각은 게이트 라인들(GL)에 게이트 하이 전압(VGH)이 공급되지 않는 나머지 기간에서는 게이트 로우 전압(VGL)을 공급하게 된다.
이를 위해, 제 2 게이트 드라이버(216)는 도 8에 도시된 바와 같이 스타트 펄스(Vst) 입력라인에 종속 접속된 n개의 쉬프트 레지스터들(8SR1 내지 8SRn)로 구성된 쉬프트 레지스터 어레이(252)와, 쉬프트 레지스터들(8SR1 내지 8SRn)의 출력단에 각각 접속된 m(단, m은 2n이고, 1 이상의 양의 정수이다.)개의 레벨 쉬프터들(8LS1 내지 8LSm)로 구성된 레벨 쉬프터 어레이(254)를 구비한다.
쉬프트 레지스터 어레이(252)에서 제 1 쉬프트 레지스터(8SR1)에는 타이밍 컨트롤러(208)로부터 스타트 펄스(Vst)가 입력되고, 제 2 내지 제 n 쉬프트 레지스터들(8SR2 내지 8SRn)에는 이전단 쉬프트 레지스터로부터의 캐리신호(C1 내지 Cn-1)가 입력된다. 또한, 쉬프트 레지스터들(8SR1 내지 8SRn) 각각의 출력신호(SP01 내지 SP0n)는 두개의 레벨 쉬프터들에 공급된다. 이러한 쉬프트 레지스터들(8SR1 내지 8SRn)은 순차적으로 위상이 지연되는 제 1 내지 제 4 클럭신호(Clk1 내지 Clk4) 중 3개의 클럭신호를 입력받는다. 쉬프트 레지스터들(8SR1 내지 8SRn)은 입력받은 3개의 클럭신호를 이용하여 스타트 펄스(Vst)를 쉬프트시켜 순차적으로 출력하게 된다.
레벨 쉬프터 어레이(254)는 하나의 쉬프트 레지스터에 의해 두 개의 레벨 쉬프터들(8LS1 및 8LS2)이 구동된다. 이러한, 레벨 쉬프터들(8LS1 내지 8LSm) 각각은 4개의 클럭신호(Clk1 내지 Clk4) 중 나머지 1개의 클럭신호를 입력받는다. 이러한 레벨 쉬프터들(8LS1 내지 8LSm)은 쉬프트 레지스터들(8SR1 내지 8SRn)에서 출력되는 신호들을 레벨 쉬프팅시켜 도 5에 도시된 바와 같이 동일 위상을 가지며 두개의 게이트 라인들로 동시에 출력되는 신호들(GL1, GL2)을 순차적으로 출력하게 된다. 이렇게 레벨 쉬프터들(8LS1 내지 8LSm)로부터 동시에 출력되는 신호들은 게이트라인들(GL)에 공급되는 제 1 펄스폭보다 2배의 펄스폭을 가지는 스캔펄스로 이용된다.
이와 같은 본 발명의 제 2 실시 예에 따른 액정표시장치는 우선 사용자의 조작에 의해서 액정패널(202)에 표시되는 비디오 데이터의 해상도가 선택되어진다. 이에 따라, 타이밍 컨트롤러(208)는 사용자의 조작에 의한 해상도에 따라 선택신호(Ven1, Ven2)를 생성하여 제 1 및 제 2 게이트 드라이버(206, 216)에 공급한다.
이 때, 사용자가 액정패널(202)에 표시되는 비디오 데이터의 해상도 구현을 고해상도로 설정한 경우 또는 비디오 데이터의 해상도 구현을 고해상도로 설정한 경우에 제 1 및 제 2 게이트 드라이버(206, 216) 각각의 동작을 설명하면 다음과 같다.
제 1 게이트 드라이버(206)의 레벨 쉬프터들(7LS1 내지 7LSn) 각각은 타이밍 컨트롤러(208)로부터 공급되는 제 1 선택신호(Ven1)에 의해 턴-온 상태가 된다. 반면에 제 2 게이트 드라이버(216)의 레벨 쉬프터들(8LS1 내지 8LSm) 각각은 타이밍 컨트롤러(208)로부터 공급되는 제 2 선택신호(Ven2)에 의해 턴-오프 상태가 된다. 이에 따라, 제 1 게이트 드라이버(206)의 쉬프트 레지스터들(7SR1 내지 7SRn) 각각은 입력받은 3개의 클럭신호를 이용하여 스타트 펄스(Vst)를 쉬프트시켜 순차적으로 출력하게 된다. 레벨 쉬프터들(7LS1 내지 7LSn)은 쉬프트 레지스터들(7SR1 내지 7SRn)에서 출력되는 신호들을 레벨 쉬프팅시켜 도 4에 도시된 바와 같이 순차적으로 출력하게 된다. 이에 따라, 레벨 쉬프터들(7LS1 내지 7LSn)로부터 순차적으로 출력되는 신호들은 제 1 펄스폭을 가지는 스캔펄스로 레벨 쉬프팅디어 게이트라인들(GL) 단위로 공급된다. 이로 인하여, 액정패널(202)의 게이트 라인(GL1 내지 GLn)에 접속된 박막 트랜지스터(TFT)가 하나의 게이트 라인(GL1 내지 GLn) 단위로 구동되게 된다. 따라서, 액정패널(202)에 표시되는 비디오 데이터는 고해상도 로 구현되게 된다.
한편, 사용자가 액정패널(202)에 표시되는 비디오 데이터의 해상도 구현을 저해상도로 설정한 경우 또는 비디오 데이터의 해상도 구현을 고해상도로 설정한 경우에 제 1 및 제 2 게이트 드라이버(206, 216) 각각의 동작을 설명하면 다음과 같다.
제 2 게이트 드라이버(216)의 레벨 쉬프터들(8LS1 내지 8LSm) 각각은 타이밍 컨트롤러(208)로부터 공급되는 제 2 선택신호(Ven2)에 의해 턴-온 상태가 된다. 반면에 제 1 게이트 드라이버(206)의 레벨 쉬프터들(7LS1 내지 7LSn) 각각은 타이밍 컨트롤러(208)로부터 공급되는 제 1 선택신호(Ven1)에 의해 턴-오프 상태가 된다. 이에 따라, 제 2 게이트 드라이버(216)의 쉬프트 레지스터들(8SR1 내지 8SRn) 각각은 입력받은 3개의 클럭신호를 이용하여 스타트 펄스(Vst)를 쉬프트시켜 도 4에 도시된 바와 같이 제 1 폭을 가지는 스캔펄스들(GL)을 순차적으로 출력하게 된다. 레벨 쉬프터들(8LS1 내지 8LSm) 각각은 4개의 클럭신호(Clk1 내지 Clk4) 중 나머지 1개의 클럭신호를 이용하여 쉬프트 레지스터들(8SR1 내지 8SRn) 각각으로부터 출력되는 신호들을 레벨 쉬프팅시켜 도 5에 도시된 바와 같이 상기 제 1 폭의 2배의 폭을 가지는 두 개의 스캔펄스들을 동시에 출력됨과 아울러 두개의 스캔펄스들을 순차적으로 출력하게 된다. 이로 인하여, 액정패널(202)의 게이트 라인(GL1 내지 GLn)에 접속된 박막 트랜지스터(TFT)가 두개의 게이트 라인(GL1 내지 GLn) 단위로 구동되게 된다. 따라서, 액정패널(202)에 표시되는 비디오 데이터는 저해상도로 구현되게 된다.
한편, 이와 같은 본 발명의 제 2 실시 예에 따른 LCD에 이용되는 박막트랜지스터의 반도체층은 아몰퍼스(Amorphous) 실리콘과 폴리(Poly) 실리콘 중 어느 하나를 이용하게 된다. 이에 따라, 본 발명의 제 1 실시 예에 따른 LCD에서 게이트 드라이버와 데이터 드라이버와 같은 주변 구동회로들은 아몰퍼스 실리콘형 박막트랜지스터를 이용하는 경우 별도로 제작되어 액정패널에 실장되고, 폴리 실리콘형 박막트랜지스터를 이용하는 경우 액정패널에 내장된다.
상술한 바와 같이, 본 발명의 실시 예에 따른 액정표시장치는 해상도에 따라 또는 사용자의 해상도 선택에 따라 게이트 드라이버에서 출력되는 스캔펄스를 다르게하여 해상도를 구현함으로써 소비전력을 감소시킬 수 있다. 또한, 본 발명의 실시 예에 따른 액정표시장치는 액정패널의 양 가장자리에 서로 다른 스캔펄스를 출력하는 두 개의 게이트 드라이버를 배치하고, 해상도에 따라 또는 사용자의 해상도 선택에 따라 게이트 드라이버를 선택하여 액정패널에 공급되는 스캔펄스를 다르게하여 해상도를 구현함으로써 소비전력을 감소시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (15)

  1. 게이트 라인들과 데이터 라인들이 매트릭스 형태로 형성된 액정패널과,
    영상신호의 해상도에 기초하여 상기 게이트 라인들에 서로 다른 스캔펄스를 공급하는 게이트 구동부와,
    상기 서로 다른 스캔펄스를 선택하기 위해 해상도에 따라 서로 다른 전압레벨을 갖는 선택신호를 생성함과 아울러 상기 선택신호를 상기 게이트 구동부에 공급하는 타이밍 컨트롤러를 포함하고,
    상기 게이트 구동부는 상기 타이밍 컨트롤러로부터 공급되는 선택신호를 승압하는 승압 회로를 더 구비하고,
    상기 서로 다른 스캔펄스는 상기 게이트 라인들 각각에 순차적으로 공급되는 제 1 스캔펄스와, 상기 게이트 라인들중 두개의 게이트 라인을 하나의 단위로 하여 동시에 출력됨과 아울러 순차적으로 공급되는 제 2 스캔펄스인 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 타이밍 컨트롤러는,
    다수의 클럭신호를 생성하는 클럭 발생기를 구비하고,
    상기 게이트 구동부의 구동을 제어하기 위한 게이트 스타트 펄스를 포함하는 제어신호들을 생성하는 것을 특징으로 하는 액정표시장치.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제 2 스캔펄스는 상기 제 1 스캔펄스의 2배의 펄스폭을 가지는 것을 특징으로 하는 액정표시장치.
  5. 제 2 항에 있어서,
    상기 게이트 구동부는,
    상기 다수의 클럭신호 중 적어도 3개의 클럭신호를 이용하여 상기 게이트 스타트 펄스를 순차적으로 쉬프트시키는 다수의 쉬프트 레지스터들과,
    상기 타이밍 컨트롤러로부터의 게이트 스타트 펄스를 상기 다수의 쉬프트 레지스터들 중 어느 하나로 절환하는 게이트 스타트 펄스 절환용 스위치와,
    상기 다수의 클럭신호 중 나머지 1개의 클럭신호를 이용하여 상기 쉬프트 레지스터들로부터의 출력신호를 레벨 쉬프팅시켜 상기 게이트 라인들에 순차적으로 공급하는 다수의 레벨 쉬프터들과,
    상기 클럭신호의 입력라인과 상기 다수의 쉬프트 레지스터들 사이에 접속되며 상기 승압회로로부터의 선택신호에 응답하여 상기 클럭신호들을 상기 쉬프트 레지스터들로 절환하는 다수의 제 1 스위치 어레이와,
    상기 쉬프트 레지스터들 사이에 접속되며 상기 승압회로로부터의 선택신호에 응답하여 이전단 쉬프트 레지스터로부터의 쉬프트 캐리신호를 다음단 쉬프트 레지스터로 절환하는 다수의 제 2 스위치 어레이를 더 구비하는 것을 특징으로 하는 액정표시장치.
  6. 제 5 항에 있어서,
    상기 타이밍 컨트롤러로부터의 상기 게이트 스타트 펄스는 상기 쉬프트 레지스터들 중 제 1 쉬프트 레지스터에 공급됨과 아울러 상기 게이트 스타트 펄스 절환용 스위치의 절환에 의해 제 2 쉬프트 레지스터에 공급되는 것을 특징으로 하는 액정표시장치.
  7. 제 5 항에 있어서,
    상기 선택신호는,
    상기 영상신호를 고해상도로 표시하기 위한 제 1 선택신호와,
    상기 영상신호를 저해상도로 표시하기 위한 제 2 선택신호를 구비하는 것을 특징으로 하는 액정표시장치.
  8. 제 7 항에 있어서,
    상기 제 1 스위치 어레이는,
    상기 제 1 선택신호에 응답하여 상기 다수의 클럭신호를 상기 쉬프트 레지스터들 각각으로 절환하는 다수의 제 1 클럭절환용 스위치들과,
    상기 제 2 선택신호에 응답하여 상기 다수의 클럭신호를 상기 쉬프트 레지스 터들 각각으로 절환하는 다수의 제 2 클럭절환용 스위치들을 구비하는 것을 특징으로 하는 액정표시장치.
  9. 제 7 항에 있어서,
    상기 제 2 스위치 어레이는,
    상기 제 1 선택신호에 응답하여 상기 이전단 쉬프트 레지스터들로부터 출력되는 상기 쉬프트 캐리신호를 상기 다음단 쉬프트 레지스터들로 절환하는 다수의 캐리절환용 스위치들과,
    상기 제 2 선택신호에 응답하여 기수번째 상기 이전단 쉬프트 레지스터들로부터 출력되는 상기 쉬프트 캐리신호를 기수번재 상기 다음단 쉬프트 레지스터들로 절환하는 다수의 기수 캐리절환용 스위치들과,
    상기 제 2 선택신호에 응답하여 우수번째 상기 이전단 쉬프트 레지스터들로부터 출력되는 상기 쉬프트 캐리신호를 우수번재 상기 다음단 쉬프트 레지스터들로 절환하는 다수의 우수 캐리절환용 스위치들을 구비하는 것을 특징으로 하는 액정표시장치.
  10. 게이트 라인들과 데이터 라인들이 매트릭스 형태로 형성된 액정패널과,
    영상신호의 해상도에 기초하여 상기 게이트 라인들에 제 1 스캔펄스을 공급하기 위한 제 1 게이트 구동부와, 제 2 스캔펄스를 공급하기 위한 제 2 게이트 구동부와,
    상기 제 1, 2 스캔펄스를 선택하기 위한 선택신호를 생성함과 아울러 상기 선택신호를 상기 제 1, 2 게이트 구동부에 공급하는 타이밍 컨트롤러를 포함하고,
    상기 타이밍 컨트롤러는 다수의 클럭신호를 생성하는 클럭 발생기를 구비하고, 상기 제 1, 2 게이트 구동부의 구동을 제어하기 위한 게이트 스타트 펄스를 포함하는 제어신호들을 생성하며,
    상기 제 1 스캔펄스는 상기 게이트 라인들 각각에 순차적으로 공급되고, 상기 제 2 스캔펄스는 상기 게이트 라인들 중 두개의 게이트 라인을 하나의 단위로 하여 동시에 출력됨과 아울러 순차적으로 공급되는 것을 특징으로 하는 액정표시장치.
  11. 제 10 항에 있어서,
    상기 제 2 스캔펄스는 상기 제 1 스캔펄스의 2배의 펄스폭을 가지는 것을 특징으로 하는 액정표시장치.
  12. 제 10 항에 있어서,
    상기 제 1 게이트 구동부는,
    상기 다수의 클럭신호 중 적어도 3개의 클럭신호를 이용하여 상기 게이트 스타트 펄스를 순차적으로 쉬프트시키는 다수의 제 1 쉬프트 레지스터들과,
    상기 타이밍 컨트롤러로부터의 선택신호에 따라 상기 다수의 클럭신호 중 나머지 1개의 클럭신호를 이용하여 상기 쉬프트 레지스터들로부터의 출력신호를 레벨 쉬프팅시켜 상기 게이트 라인들에 순차적으로 공급하는 다수의 제 1 레벨 쉬프터들을 구비하는 것을 특징으로 하는 액정표시장치.
  13. 제 10 항에 있어서,
    상기 제 2 게이트 구동부는,
    상기 다수의 클럭신호 중 적어도 3개의 클럭신호를 이용하여 상기 게이트 스타트 펄스를 순차적으로 쉬프트시키는 n개의 제 2 쉬프트 레지스터들과,
    상기 타이밍 컨트롤러로부터의 선택신호에 따라 상기 다수의 클럭신호 중 나머지 1개의 클럭신호를 이용하여 상기 쉬프트 레지스터들로부터의 출력신호를 레벨 쉬프팅시켜 상기 게이트 라인들에 순차적으로 공급하는 m개의 제 2 레벨 쉬프터들을 구비하는 것을 특징으로 하는 액정표시장치.
    (여기서, n은 양의 정수이고 m은 2n이다.)
  14. 제 13 항에 있어서,
    상기 제 2 레벨 쉬프트의 개수는 상기 제 2 쉬프트 레지스터의 2배인 것을 특징으로 하는 액정표시장치.
  15. 제 13 항에 있어서,
    상기 제 2 쉬프트 레지스터들 각각의 출력신호는 상기 제 2 레벨 쉬프트들 중 두 개의 레벨 쉬프터들에 동시에 공급되는 것을 특징으로 하는 액정표시장치.
KR1020030024056A 2003-04-16 2003-04-16 액정표시장치 KR100934093B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030024056A KR100934093B1 (ko) 2003-04-16 2003-04-16 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030024056A KR100934093B1 (ko) 2003-04-16 2003-04-16 액정표시장치

Publications (2)

Publication Number Publication Date
KR20040090128A KR20040090128A (ko) 2004-10-22
KR100934093B1 true KR100934093B1 (ko) 2009-12-24

Family

ID=37371294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030024056A KR100934093B1 (ko) 2003-04-16 2003-04-16 액정표시장치

Country Status (1)

Country Link
KR (1) KR100934093B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101243788B1 (ko) * 2006-06-26 2013-03-18 엘지디스플레이 주식회사 표시장치의 구동장치와 그의 구동방법
KR102119695B1 (ko) * 2013-11-29 2020-06-05 엘지디스플레이 주식회사 게이트 드라이버를 포함하는 디스플레이 장치
CN111696471A (zh) * 2020-07-13 2020-09-22 京东方科技集团股份有限公司 驱动电路，显示面板及显示驱动方法
CN114519977B (zh) * 2020-11-19 2023-07-25 上海和辉光电股份有限公司 阵列基板及显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000322032A (ja) * 1999-05-10 2000-11-24 Sharp Corp 平面型表示器の駆動方法
JP3342995B2 (ja) * 1995-08-17 2002-11-11 シャープ株式会社 画像表示装置およびそれを用いたプロジェクタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3342995B2 (ja) * 1995-08-17 2002-11-11 シャープ株式会社 画像表示装置およびそれを用いたプロジェクタ
JP2000322032A (ja) * 1999-05-10 2000-11-24 Sharp Corp 平面型表示器の駆動方法

Also Published As

Publication number Publication date
KR20040090128A (ko) 2004-10-22

Similar Documents

Publication Publication Date Title
CN106097988B (zh) 显示装置
US8044908B2 (en) Liquid crystal display device and method of driving the same
KR101211219B1 (ko) 액정표시장치와 그 구동방법
KR101351387B1 (ko) 표시장치
US8159444B2 (en) Gate driver, display device having the same and method of driving the same
KR101167663B1 (ko) 게이트 구동 회로 및 이를 포함하는 액정 표시 장치
US20070091050A1 (en) Display device
US8803778B2 (en) Liquid crystal display device capable of reducing number of output channels of data driving circuit
KR101773522B1 (ko) 액정표시장치
KR20110070178A (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101396937B1 (ko) 액정표시장치 및 그 구동방법
KR20080109159A (ko) 액정 표시장치 및 그의 구동방법
KR100934093B1 (ko) 액정표시장치
KR20080072149A (ko) 액정 표시장치
KR101284940B1 (ko) 액정표시소자의 구동 장치 및 방법
KR101308442B1 (ko) 액정표시장치 및 그의 구동 방법
KR20040016029A (ko) 액정표시장치의 구동방법 및 구동장치
KR20080109158A (ko) 액정 표시장치 및 그의 구동방법
KR20080060681A (ko) 액정 표시 장치의 게이트 구동 장치 및 방법
KR20050000991A (ko) 액정표시장치 및 그 구동방법
KR100477598B1 (ko) 2도트 인버젼 방식의 액정표시기 구동 방법 및 장치
KR101376655B1 (ko) 액정표시장치의 공통전압 공급 회로
KR20080018607A (ko) 게이트 구동회로와 이를 갖는 액정표시장치
KR102480834B1 (ko) 저속 구동이 가능한 표시장치
KR20090041787A (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 10