KR102119695B1 - 게이트 드라이버를 포함하는 디스플레이 장치 - Google Patents

게이트 드라이버를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR102119695B1
KR102119695B1 KR1020130147760A KR20130147760A KR102119695B1 KR 102119695 B1 KR102119695 B1 KR 102119695B1 KR 1020130147760 A KR1020130147760 A KR 1020130147760A KR 20130147760 A KR20130147760 A KR 20130147760A KR 102119695 B1 KR102119695 B1 KR 102119695B1
Authority
KR
South Korea
Prior art keywords
increase
decrease
switch
switches
capacitor
Prior art date
Application number
KR1020130147760A
Other languages
English (en)
Other versions
KR20150062773A (ko
Inventor
김동언
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130147760A priority Critical patent/KR102119695B1/ko
Publication of KR20150062773A publication Critical patent/KR20150062773A/ko
Application granted granted Critical
Publication of KR102119695B1 publication Critical patent/KR102119695B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은, 영상이 표시되는 표시영역과 표시영역을 감싸는 비표시영역을 포함하는 디스플레이 패널과; 상기 디스플레이 패널 일측에 부착되며, 게이트 입력전압을 증폭 또는 감소시키는 증감회로를 포함하는 집적회로를 구비하는 게이트 드라이버와; 상기 게이트 드라이버를 통해 상기 디스플레이 패널 일측에 연결되는 인쇄회로 기판과; 상기 게이트 드라이버 외부에 위치하며, 상기 증감회로와 연결되는 다수의 커패시터를 포함하는 디스플레이 장치를 제공한다.

Description

게이트 드라이버를 포함하는 디스플레이 장치{Display Device Including Gate drive}
본 발명은 외장 커패시터를 구비한 게이트 드라이버를 포함하는 디스플레이 장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(liquid crystal display: LCD), 플라즈마표시장치(plasma display panel: PDP), 유기발광표시장치(organic light emitting diode: OLED)와 같은 여러 가지 디스플레이장치(display device)가 활용되고 있다.
이와 같은, 디스플레이 장치의 디스플레이 패널은 영상이 표시되는 표시영역과, 표시영역을 둘러싸는 비표시영역을 포함한다.
디스플레이 장치는 일반적으로 연산 장치인 타이밍 제어부를 구비하여 디스플레이 패널에 연결된 데이터 드라이버와 게이트 드라이버에 데이터 신호와 제어 신호를 전송함으로써 화면을 표현한다.
그리고, 표시영역에는 다수의 게이트 배선 및 데이터 배선이 매트릭스 형태로 교차하며 형성되어 다수의 화소영역을 정의하며, 각 화소영역에는 스위칭 및 구동 박막트랜지스터, 스토리지 커패시터 그리고 유기발광 다이오드 또는 액정층이 형성된다.
그리고, 비표시영역에는 다수의 게이트 및 데이터 드라이버가 연결되는데, 게이트 및 데이터 드라이버에는 인쇄회로기판(PCB)이 연결된다.
게이트 및 데이터 드라이버는 게이트 배선 및 데이터 배선과 각각 연결되어 게이트 신호 및 데이터 신호를 공급한다.
이때, 게이트 신호 및 데이터 신호는 게이트 배선과 데이터 배선 각각의 자체의 저항과, 게이트 배선과 데이터 배선에 연결된 다수의 커패시터로 인해 제어신호 및 데이터 신호의 지연이 발생한다.
이로 인해, 디스플레이 장치에서 표시되는 영상의 휘도가 불균일 해지는 문제가 발생한다.
본 발명은, 상기한 문제점을 해결하기 위하여 제시된 것으로, 디스플레이 장치의 게이트 신호의 지연이 발생하는 문제와, 집적회로의 크기가 대형화되는 것을 해결하고자 한다.
상기의 목적을 달성하기 위하여, 본 발명은, 영상이 표시되는 표시영역과 표시영역을 감싸는 비표시영역을 포함하는 디스플레이 패널과; 상기 디스플레이 패널 일측에 부착되며, 게이트 입력전압을 증폭 또는 감소시키는 증감회로를 포함하는 집적회로를 구비하는 게이트 드라이버와; 상기 게이트 드라이버를 통해 상기 디스플레이 패널 일측에 연결되는 인쇄회로 기판과; 상기 게이트 드라이버 외부에 위치하며, 상기 증감회로와 연결되는 다수의 커패시터를 포함하는 디스플레이 장치를 제공한다.
이때, 상기 다수의 커패시터는 상기 비표시영역 또는 상기 인쇄회로기판 상부에 위치하는 것을 포함한다.
이때, 상기 증감회로는 다수의 스위치 소자를 포함하며, 상기 다수의 커패시터는 상기 다수의 스위치소자에 연결되는 것을 특징으로 한다.
그리고, 상기 집적회로는 출력버퍼를 포함하며, 상기 출력버퍼의 출력단에 상기 증감회로를 선택적으로 연결시켜 상기 게이트 입력전압을 증감한 증감 출력 전압 또는 상기 게이트 입력전압을 출력한다.
그리고, 상기 증감회로는 제1 내지 제7 증감 스위치와, 제1 내지 제6 커패시터 스위치를 포함하고, 상기 다수의 커패시터는 제1 내지 제5 커패시터를 포함한다.
이때, 상기 제1 증감 스위치 및 제3 증감 스위치에 인가되는 제1 입력전압과, 상기 제2 증감 스위치에 인가되는 제2 입력전압을 포함하고, 상기 제1 증감 스위치는 상기 제1 입력전압과 제1 노드 사이의 연결을 제어하고, 상기 제2 증감 스위치는 상기 제2 입력전압과 제2 노드 사이의 연결을 제어하고, 상기 제3 증감 스위치는 상기 제1 입력전압과 상기 제5 커패시터의 일단 사이의 연결을 제어하고, 상기 제5 증감 스위치는 상기 제1 노드와 상기 제2 노드 사이의 연결을 제어하고, 상기 제6 증감 스위치는 상기 제5 커패시터의 일단과 접지 사이의 연결을 제어하고, 상기 제7 증감 스위치는 상기 제5 커패시터의 타단과 상기 제2 노드 사이의 연결을 제어하고, 상기 제1, 제3, 제5 커패시터 스위치는 각각 상기 제2 노드와 상기 제1 내지 제3 커패시터 사이의 연결을 제어하고, 상기 제2, 제4, 제6 커패시터 스위치는 각각 상기 제1 노드와 상기 제1 내지 제3 커패시터 사이의 연결을 제어하고, 상기 제4 커패시터(C)는 상기 제2 노드에 연결되고, 상기 제4 증감 스위치는 출력단에 위치하여 증감전압(Vout)을 출력한다.
이때, 상기 제1 입력전압은 게이트 하이 전압 또는 게이트 로우 전압이고, 상기 제2 입력전압은 전원전압 또는 기저전압인 것을 특징으로 한다.
그리고, 상기 제1 내지 제4 증감 스위치와, 상기 제2, 제4, 제6 커패시터 스위치를 제어하는 제1 스위치 제어신호와, 상기 제5 내지 제7 증감 스위치와, 상기 제1, 제3, 제5 커패시터스위치를 제어하는 제2 스위치 제어신호를 포함하고, 제1 주기동안, 상기 제1 스위치 제어신호는 상기 제1 내지 제4 증감 스위치와, 상기 제2, 제4, 제6 커패시터 스위치를 턴 온하고, 상기 제2 스위치 제어신호는 상기 제5 내지 제7 증감 스위치와, 상기 제1, 제3, 제5 커패시터스위치를 턴 오프하고, 제2 주기동안 상기 제1 스위치 제어신호는 상기 제1 내지 제4 증감 스위치와, 상기 제2, 제4, 제6 커패시터 스위치를 턴 오프하고, 상기 제2 스위치 제어신호는 상기 제5 내지 제7 증감 스위치와, 상기 제1, 제3, 제5 커패시터스위치를 턴 온하는 것을 특징으로 한다.
본 발명에서는, 디스플레이 장치의 게이트 드라이버용 집적회로에 다수의 외장형 커패시터를 연결함으로써, 집적회로의 크기를 축소시키는 효과와, 신호의 증폭을 크게 할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 증감회로를 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 증감회로의 하이(high) 출력 동작 시의 타이밍도이다.
도 4는 본 발명의 일 실시예에 따른 증감회로의 로우(low) 출력 동작 시의 타이밍도이다.
도 5는 본 발명의 일 실시예에 따른 집적회로의 출력단을 개략적으로 도시한 회로도이다.
도 6은 본 발명의 일 실시예에 따른 집적회로의 채널을 도시한 회로도이다.
도 7은 본 발명의 일 실시예에 따른 채널의 동작 타이밍을 도시한 타이밍도이다.
이하, 도면을 참조하여 본 발명의 실시예를 설명한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 도면이다.
도시한 바와 같이, 영상표시장치는 화상을 표현하는 장치로서, 영상이 표시되는 표시영역(113)과 표시영역(113)을 감싸는 비표시영역(115)을 포함하는 디스플레이 패널(110)과, 영상 표시를 위한 제어신호 및 영상 데이터를 제공하는 제1 및 제2 인쇄회로기판(printed circuit board: PCB)(120, 122)과, 디스플레이 패널(110)과 제1 및 제2 인쇄회로기판(120, 122) 사이에 위치하여 제1 및 제2 인쇄회로기판(120, 122)에서 인가되는 제어신호 및 영상 데이터를 변환하여 디스플레이 패널(110)에 게이트 신호 및 데이터 신호를 인가하는 게이트 드라이버(130) 및 데이터 드라이버(132)를 포함한다.
이때, 제1 인쇄회로기판(120)은 게이트 드라이버(130)를 통해 디스플레이 패널의 일측에 연결된다.
그리고, 제2 인쇄회로기판(122)은 제1 인쇄회로기판(120)과 수직방향으로 데이터 드라이버(132)를 통해 디스플레이 패널(110)의 일측에 연결된다.
좀 더 상세하게는, 게이트 드라이버(130)의 일측은 디스플레이 패널(110)의 비표시영역(115)에 부착되고, 게이트 드라이버(130)의 타측은 제1 인쇄회로기판(120)에 부착되며, 게이트 드라이버(130)는 제1 인쇄회로기판(120)으로부터 인가되는 게이트 제어신호를 이용하여 게이트 신호를 생성하고, 생성된 게이트 신호를 디스플레이 패널(110)의 게이트 배선(GL)으로 인가한다.
그리고, 데이터 드라이버(132)의 일측은 디스플레이 패널(110)의 비표시영역(115)에 부착되고, 데이터 드라이버(132)의 타측은 제2 인쇄회로기판(122)에 부착되며, 데이터 드라이버(130)는 제2 인쇄회로기판(122)으로부터 인가되는 데이터 제어신호 및 영상 데이터를 이용하여 데이터 신호를 생성하고, 생성된 데이터 신호를 디스플레이 패널(110)의 데이터 배선(DL)으로 인가한다.
이때, 게이트 드라이버(130)는 디스플레이 패널(110)의 일측에 데이터 드라이버(132)의 수직 방향으로 부착된다.
그리고, 디스플레이 패널(110)의 표시영역에는, 게이트배선(GL)과 데이터배선(DL)이 서로 교차하여 정의되는 다수의 화소영역이 형성되고, 다수의 화소영역 각각에는 화소 박막트랜지스터(Thin Film Transistor, T)가 형성된다.
한편, 각각의 게이트 드라이버(130)에는 게이트 배선(GL)에 게이트 신호를 인가하기 위해 집적회로(144)가 실장되며, 집적회로에는 다수의 회로가 실장된다.
특히, 집적회로(144)는 신호 감쇄 특성을 고려하여 게이트 신호의 전압 레벨을 제어하여 게이트 신호의 파형을 미리 왜곡시켜 출력함으로써, 출력된 게이트 신호가 게이트 배선(GL)의 자체 저항과 같은 신호 감쇄 특성을 거쳐서 박막트랜지스터에 인가됐을 때, 이상적인 신호를 유지하도록 설정된 전압만큼 게이트 신호를 증폭시키거나 또는 감소시키는 증감회로를 포함한다.
이와 같은 증감회로는 집적회로(144) 내부에 형성되는 부분과 게이트 드라이버(130) 외부에 형성된 다수의 커패시터(146)를 포함한다.
이때, 다수의 커패시터(146)은 예를들어 제1 인쇄회로기판(130) 상부에 위치할 수 있으며, 도시하지 않았지만, 본 발명의 다른 실시예에서는 디스플레이 패널(110) 상부의 비표시영역에 형성될 수 있다.
이하 도면을 참조하여 증감회로를 설명한다.
도 2는 본 발명의 일 실시예에 따른 증감회로를 도시한 도면이고, 도 3은 본 발명의 일 실시예에 따른 증감회로의 게이트 하이(gate high) 출력 동작 시의 타이밍도이고, 도 4는 본 발명의 일 실시예에 따른 증감회로의 게이트 로우(gate low) 출력 동작 시의 타이밍도이다.
도 2에 도시한 바와 같이, 본 발명의 일 실시예에 따른 증감회로는 제1 내지 제7 증감 스위치(Psw1 내지 Psw7)와, 제1 내지 제6 커패시터 스위치(Csw1 내지 Csw6)와, 제1 내지 제5 커패시터(C1 내지 C5)를 포함한다.
이때, 제1 증감 스위치(Psw1) 및 제3 증감 스위치(Psw3)에는 제1 입력전압(Vin1)이 인가되며, 제1 증감 스위치(Psw1)는 제1 입력전압(Vin1)과 제2 노드(B) 사이의 연결을 제어하고, 제3 증감 스위치(Psw3)는 제1 입력전압(Vin1)과 제5 커패시터(C5)의 일단 사이의 연결을 제어한다.
그리고, 제2 증감 스위치(Psw2)에는 제2 입력전압(Vin2)이 인가되며, 제2 입력전압(Vin2)과 제1 노드(A) 사이의 연결을 제어한다.
이때, 제1 입력전압(Vin1)은 게이트 하이 전압(VGH) 또는 게이트 로우 전압(VGL)일 수 있다.
그리고, 제2 입력전압(Vin2)는 전원전압(Vcc) 또는 기저전압(GND)일 수 있다.
한편, 제5 증감 스위치(Psw5)는 제1 노드(A)와 제2 노드(B) 사이의 연결을 제어한다.
그리고, 제6 증감 스위치(Psw6)는 제5 커패시터(C5)의 일단과 접지 사이의 연결을 제어하고, 제7 증감 스위치(Psw7)는 제5 커패시터의 타단과 제1 노드(A) 사이의 연결을 제어한다.
한편, 제1, 제3, 제5 커패시터 스위치(Csw1, Csw3, Vsw5)는 각각 제1 노드(A)와 제1 내지 제3 커패시터(C1 내지 C3) 사이의 연결을 제어한다.
그리고, 제2, 제4, 제6 커패시터 스위치(Csw2, Csw4, Csw6)는 각각 제2 노드(B)와 제1 내지 제3 커패시터(C1 내지 C3) 사이의 연결을 제어한다.
이때, 제4 커패시터(C)는 제1 노드(A)에 연결되고, 제4 증감 스위치(Psw4)은 출력단에 위치하여 증감전압(Vout)을 출력한다.
이와 같은 증감회로의 제1 내지 제7 증감 스위치(Psw1 내지 Psw7)와, 제1 내지 제 6 커패시터 스위치(Csw1 내지 Csw6)는 제1 및 제2 스위치 제어신호(Φ1, Φ2) 또는 제3 및 제4 스위치 제어신호(Φ3, Φ4)로 제어된다.
이때, 제1 스위치 제어신호(Φ1) 또는 제3 스위치 제어신호(Φ3)는 제1 내지 제 4 증감 스위치(Psw1 내지 Psw4)와, 제2, 제4, 제6 커패시터 스위치(Csw2 Csw4, Csw6)을 제어한다.
그리고, 제2 스위치 제어신호(Φ2) 또는 제4 스위치 제어신호(Φ4)는 제5 내지 제7 증감 스위치(Psw5 내지 Psw7)와 제1, 제3, 제5 커패시터 스위치(Csw1, Csw3, Csw5)를 제어한다.
이하, 도 3 및 도 4를 참조하여 제1 입력전압(Vin1)으로 게이트 하이 전압(VGH)이 인가되고, 제2 입력전압(Vin2)으로 전원전압(Vcc)가 인가될 때의 증감회로의 동작과 제1 입력전압(Vin1)으로 게이트 로우 전압(VGL)이 인가되고, 제2 입력전압(Vin2)으로 기저전압(GND)이 인가될 때의 증감회로의 동작을 설명한다.
도 3을 참조하면, 게이트 하이 전압(VGH, Vin1)이 증감회로에 인가될 때, 제1 및 제 2 스위치 제어신호(Φ1, Φ2)는 제2, 제4, 제6 커패시터 스위치(Csw2 Csw4, Csw6)를 제1 주기(T1)동안 턴 온하고, 제1, 제3, 제5 커패시터스위치(Csw1, Csw3, Csw5)를 턴 오프하여 제1 내지 제4 커패시터(C1 내지 C4)에 게이트 하이 전압(VGH, Vin)을 충전시킨다.
그리고, 제1, 제3, 제5 커패시터 스위치(Csw1, Csw3, Csw5)를 제2 주기(T2)동안 턴 온(on)하고, 제2, 제4, 제6 커패시터 스위치(Csw2 Csw4, Csw6)를 턴 오프하여 제1 내지 제 4 커패시터(C1 내지 C4)에 충전된 전압을 제5 커패시터(C5)에 인가한다.
이때, 게이트 하이 전압(VGH, Vin)이 제1 내지 제4 커패시터(C1 내지 C4)에 충전된 만큼 증폭되어 제5 커패시터(C5)에 충전된다.
이와 같이 제1 및 제2 스위치제어신호(Φ1, Φ2)의 제1 주기(T1)와 제2 주기(T2)에서의 제1 내지 제7 증감 스위치(Psw1 내지 Psw7)와, 제1 내지 제 6 커패시터 스위치(Csw1 내지 Csw6)를 온, 오프(on, off)하는 타이밍이 상이하다.
이로 인해, 제1 주기(T1)동안 제1 노드(A)에서의 노드전압(VA)은 전원전압(Vcc, vin2)이 되고, 제1 내지 제4 커패시터(C1 내지 C4)가 충전된다.
그리고, 제2 주기(T2)동안 제1 노드(A)에서의 노드전압(VA)은 제1 내지 제4 커패시터(C1 내지 C4)에 충전된 증감 하이 전압(Vpreh)이 되고, 증감 하이 전압(Vpreh)은 제5 커패시터(C5)에 충전된다.
이때, 증감 하이 전압(Vpreh)은 제1 내지 제4 커패시터(C1 내지 C4)의 개수와 용량 및 충전용량에 따라 달라질 수 있으며, 예를들어 제1 내지 제4 커패시터(C1 내지 C4)의 전압의 합에 따라 달라질 수 있다.
한편, 증감 하이 출력전압(Vouth)은 초기 게이트 하이 전압(VGH, Vin)이 첫 제1 주기(T1)에서 출력되고, 이후의 제1 주기(T1)에서는 게이트 하이 전압(VGH, Vin)에 제 5 커패시터(C5)에 충전된 증감 하이 전압(Vpreh)이 더해진 값으로 출력된다.
그리고, 제2 주기(T2)에서는 제4 증감 스위치(Psw4)가 오프(off)되어 출력이 나오지 않는다.
따라서, 게이트 하이 전압(VGH, Vin)이 증감회로에 인가되면, 게이트 하이 전압(VGH, Vin)은 증감 하이 전압(Vpreh)만큼 증폭되어 증감 하이 출력전압(Vouth)으로 출력된다.
그리고, 도 4를 참조하면, 게이트 로우 전압(VGL, Vin1)이 증감회로에 인가될 때, 제3 및 제4 스위치 제어신호(Φ3, Φ4)는 제2, 제4, 제6 커패시터 스위치(Csw2 Csw4, Csw6)를 제1 주기(T1)동안 턴 온하고, 제1, 제3, 제5 커패시터스위치(Csw1, Csw3, Csw5)를 턴 오프하여 제1 내지 제4 커패시터(C1 내지 C4)에 게이트 로우 전압(VGL, Vin1)을 충전시킨다.
그리고, 제1, 제3, 제5 커패시터 스위치(Csw1, Csw3, Csw5)를 제2 주기(T2)동안 턴 온(on)하고, 제2, 제4, 제6 커패시터 스위치(Csw2 Csw4, Csw6)를 턴 오프하여 제1 내지 제 4 커패시터(C1 내지 C4)에 충전된 전압을 제5 커패시터(C5)에 인가한다.
이때, 게이트 로우 전압(VGL, Vin1)이 제1 내지 제4 커패시터(C1 내지 C4)에 충전된 만큼 감소되어 제5 커패시터(C5)에 충전된다.
이와 같이 제3 및 제4 스위치 제어신호(Φ3, Φ4)가 제1 주기(T1)와 제2 주기(T2)에서 제1 내지 제7 증감 스위치(Psw1 내지 Psw7)와, 제1 내지 제 6 커패시터 스위치(Csw1 내지 Csw6)를 온, 오프(on, off)하는 타이밍이 상이하다.
이로 인해, 제1 주기(T1)동안 제1 노드(A)에서의 노드전압(VA)은 기저전압(GND, Vin2)이 되고, 제1 내지 제4 커패시터(C1 내지 C4)가 충전된다.
그리고, 제2 주기(T2)동안 제1 노드(A)에서의 노드전압(VA)은 제1 내지 제4 커패시터(C1 내지 C4)에 충전된 증감 로우 전압(Vprel)이 되고, 증감 로우 전압(Vprel)는 제5 커패시터(C5)에 충전된다.
이때, 증감 로우 전압(Vprel)은 제1 내지 제4 커패시터(C1 내지 C4)의 개수와 용량에 따라 달라질 수 있다.
한편, 증감 로우 출력 전압(Voutl)은 게이트 로우 전압(VGL, Vin1)이 첫 제1 주기(T1)에서 출력되고, 이후의 제1 주기(T1)에서는 게이트 로우 전압(VGL, Vin1)에 제 5 커패시터(C5)에 충전된 증감 로우 전압(Vprel)이 더해진 값으로 출력된다.
그리고, 제2 주기(T2)에서는 제4 증감 스위치(Psw4)가 오프(off)되어 출력이 나오지 않는다.
따라서, 게이트 로우 전압(VGL, Vin1)이 증감회로에 인가되면, 게이트 로우 전압(VGL, Vin1)은 증감 로우 전압(Vprel)만큼 감소되어 증감 로우 출력전압(Voutl)으로 출력된다.
이와 같이 증감회로는, 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)이 인가될 때, 제1 및 제2 스위치 제어신호(Φ1, Φ2) 또는 제3 및 제4 스위치 제어신호(Φ3, Φ4)가 제1 내지 제7 증감 스위치(Psw1 내지 Psw7)와, 제1 내지 제 6 커패시터 스위치(Csw1 내지 Csw6)를 제어하여 증감 하이 출력전압(Vouth)과, 증감 로우 출력전압(Voutl)을 출력한다.
이와 같은 출력을 갖는 증감회로를 포함하는 집적회로(도 1의 144)는 증감회로의 증감 하이 전압(Vpreh)과 증감 로우 전압(Vprel)을 각 채널의 출력단에 다수의 스위치 소자를 연결하여 게이트 하이 전압(VGH, Vin1)과, 게이트 로우 전압(VGL, Vin1)을 출력할 때, 증감 하이 출력전압(Vouth)과 증감 로우 출력전압(Voutl) 또는 게이트 하이 전압(VGH, Vin1)과, 게이트 로우 전압(VGL, Vin1)을 선택적으로 출력할 수 있다.
이하 도면을 참조하여 본 발명의 증감회로를 적용한 집적회로의 각 채널 출력단을 설명한다.
도 5는 본 발명의 일 실시예에 따른 집적회로의 출력단을 개략적으로 도시한 회로도이고, 도 6은 본 발명의 일 실시예에 따른 집적회로의 채널을 도시한 회로도이고, 도 7은 본 발명의 일 실시예에 따른 채널의 동작 타이밍을 도시한 타이밍도이다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 집적회로(도 1의 144)의 출력단의 다수의 채널 각각의 제1 내지 제n 출력버퍼(Ob1 내지 Obn)에 게이트 신호전압(Vin)이 비반전단자(+)에 입력되고, 전원공급단자에는 전원전압(Vdd)과, 기저전압(Vss)이 인가된다.
그리고, 제1 내지 제n 출력버퍼(Ob1 내지 Obn)의 출력 일부가 각각 제1 내지 제n 출력버퍼(Ob1 내지 Obn)의 반전단자(-)로 입력되며, 제1 내지 제n 출력버퍼(Ob1 내지 Obn)의 나머지 출력은 제1-1 내지 제n-1 출력제어 스위치(Osw 1-1 내지 Osw n-1) 에 입력된다.
그리고, 제1-1 내지 제n-1 출력제어 스위치(Osw 1-1 내지 Osw n-1)는 각각 제1-2 및 제 1-3 출력제어 스위치(Osw 1-2 내지 Osw 1-3)의 출력단 내지 제n-2 및 제n-3 출력제어 스위치(Osw n-2 내지 Osw n-3)의 출력단에 연결된다.
이때, 제1-2 내지 제n-2 출력제어 스위치(Osw 1-2 내지 Osw n-2)는 증감 하이 출력전압(Vouth)과 연결되고, 제1-3 내지 제n-3 출력제어 스위치(Osw 1-3 내지 Oswn-3)는 증감 로우 출력전압(Voutl)과 연결된다.
한편, 제1-1 내지 제n-1 출력제어 스위치(Osw 1-1 내지 Osw n-1)는 제1 및 제3 스위치 제어신호(Φ1, Φ3)으로 제어되며, 제1-2 내지 제n-2 출력제어 스위치(Osw 1-2 내지 Osw n-2)는 제2 스위치 제어신호(Φ2)로 제어된다.
그리고, 제1-3 내지 제n-3 출력제어 스위치(Osw 1-3 내지 Osw n-3)는 제4 스위치 제어신호(Φ4)으로 제어된다.
이때, 도 6 및 도 7을 참조하면, 게이트 입력전압(Vgin)이 비반전단자(+)에 입력되고, 전원공급단자에는 전원전압(Vdd)과, 기저전압(Vss)이 인가되며, 출력 일부가 반전단자(-)로 입력되는 제1 출력버퍼(Ob1)에서, 제1 출력버퍼(Ob1)의 나머지 출력이 입력되는 제1-1 출력제어 스위치(Osw1)는 제1 및 제3 스위치 제어신호(Φ1, Φ3)중 어느 하나의 신호가 제1-1 출력제어 스위치(Osw 1-1)를 턴 온시키는 신호일 때, 다른 신호에 관계없이 턴 온되어 게이트 출력 전압(Vgout)이 출력된다.
그리고, 제1-1 출력제어 스위치(Osw 1-1)와 연결되는 제1-2 출력제어 스위치(Osw 1-2)와 제1-3 출력제어 스위치(Osw 1-3) 중 제1-2 출력제어 스위치(Osw 1-2)는 제2 스위치 제어신호(Φ2)가 제어하며, 제1-2 출력제어 스위치(Osw1-2)가 턴 온되면, 증감 하이 출력전압(Vouth)이 출력된다.
그리고, 제1-3 출력제어 스위치(Osw1-3) 스위치는 제4 스위치 제어신호(Φ4) 가 제어하며, 제1-3 출력제어 스위치(Osw1-3)가 턴 온 되면, 증감 로우 출력전압(Voutl)이 출력된다.
이와 같이, 본 발명의 일 실시예에 따른 증감회로는 제1 내지 제4 스위치 제어신호(Φ1 내지 Φ4)를 통해 다수의 스위치를 조작함으로써 증감회로의 커패시터를 이용하여 게이트 입력전압(Vgin)을 증폭 또는 감소 시킬 수 있으며, 게이트 배선(도 1의 GL)에 인가되는 제어신호를 증폭된 증감 하이 신호전압(Vouth) 또는 감소된 증감 로우 신호전압(Voutl)과, 게이트 입력전압(Vgin)을 선택하여 출력할 수 있는 장점이 있다.
그리고, 증감회로를 동작시키기 위한, 제1 내지 제5 커패시터(C1 내지 C5)는 제1 인쇄회로기판(도 1의 120) 상에 형성된 외장형으로, 집적회로(도 1의144)에는 증감회로의 배선과 스위치소자만 형성하고, 집적회로(도 1의 144) 외부에 실장된 커패시터의 개수를 조절함으로써 증감회로의 출력의 증폭 또는 감소을 조절할 수 있는 장점이 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
120 : 제1 인쇄회로기판 130: 게이트 드라이버
144 : 게이트 집적회로 146 : 다수의 커패시터

Claims (8)

  1. 영상이 표시되는 표시영역과 표시영역을 감싸는 비표시영역을 포함하는 디스플레이 패널과;
    상기 디스플레이 패널 일측에 부착되며, 게이트 입력전압을 증폭 또는 감소시키는 증감회로를 포함하는 집적회로를 구비하는 게이트 드라이버와;
    상기 게이트 드라이버를 통해 상기 디스플레이 패널 일측에 연결되는 인쇄회로기판과;
    상기 게이트 드라이버 외부에 위치하며, 상기 증감회로와 연결되는 다수의 커패시터를 포함하고,
    상기 집적회로는 출력버퍼를 포함하며, 상기 출력버퍼의 출력단은 상기 증감회로를 선택적으로 연결시켜 상기 게이트 입력전압을 증감한 증감 출력 전압을 출력하거나, 상기 게이트 입력전압을 그대로 출력하는 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 다수의 커패시터는 상기 비표시영역 또는 상기 인쇄회로기판 상부에 위치하는 것을 포함하는 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 증감회로는 다수의 스위치 소자를 포함하며, 상기 다수의 커패시터는 상기 다수의 스위치소자에 연결되는 것을 특징으로 하는 디스플레이 장치.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 증감회로는 제1 내지 제7 증감 스위치와, 제1 내지 제6 커패시터 스위치를 포함하고,
    상기 다수의 커패시터는 제1 내지 제5 커패시터를 포함하는 디스플레이 장치.
  6. 제 5 항에 있어서,
    상기 제1 증감 스위치 및 제3 증감 스위치에는 제1 입력전압이 입력되고, 상기 제2 증감 스위치에는 제2 입력전압이 인가되고,
    상기 제1 증감 스위치는 상기 제1 입력전압과 제1 노드 사이의 연결을 제어하고, 상기 제2 증감 스위치는 상기 제2 입력전압과 제2 노드 사이의 연결을 제어하고, 상기 제3 증감 스위치는 상기 제1 입력전압과 상기 제5 커패시터의 일단 사이의 연결을 제어하고, 상기 제5 증감 스위치는 상기 제1 노드와 상기 제2 노드 사이의 연결을 제어하고, 상기 제6 증감 스위치는 상기 제5 커패시터의 일단과 접지 사이의 연결을 제어하고, 상기 제7 증감 스위치는 상기 제5 커패시터의 타단과 상기 제2 노드 사이의 연결을 제어하고,
    상기 제1, 제3, 제5 커패시터 스위치는 각각 상기 제2 노드와 상기 제1 내지 제3 커패시터 사이의 연결을 제어하고, 상기 제2, 제4, 제6 커패시터 스위치는 각각 상기 제1 노드와 상기 제1 내지 제3 커패시터 사이의 연결을 제어하고, 상기 제4 커패시터는 상기 제2 노드에 연결되고, 상기 제4 증감 스위치은 출력단에 위치하여 증감전압을 출력하는 디스플레이 장치.
  7. 제 6 항에 있어서,
    상기 제1 입력전압은 게이트 하이 전압 또는 게이트 로우 전압이고, 상기 제2 입력전압은 전원전압 또는 기저전압인 것을 특징으로 하는 디스플레이 장치.
  8. 제 6 항에 있어서,
    상기 제1 내지 제4 증감 스위치와, 상기 제2, 제4, 제6 커패시터 스위치를 제어하는 제1 스위치 제어신호와, 상기 제5 내지 제7 증감 스위치와, 상기 제1, 제3, 제5 커패시터스위치를 제어하는 제2 스위치 제어신호를 포함하고,
    제1 주기동안, 상기 제1 스위치 제어신호는 상기 제1 내지 제4 증감 스위치와, 상기 제2, 제4, 제6 커패시터 스위치를 턴 온하고, 상기 제2 스위치 제어신호는 상기 제5 내지 제7 증감 스위치와, 상기 제1, 제3, 제5 커패시터스위치를 턴 오프하고,
    제2 주기동안 상기 제1 스위치 제어신호는 상기 제1 내지 제4 증감 스위치와, 상기 제2, 제4, 제6 커패시터 스위치를 턴 오프하고, 상기 제2 스위치 제어신호는 상기 제5 내지 제7 증감 스위치와, 상기 제1, 제3, 제5 커패시터스위치를 턴 온하는 것을 특징으로 하는 디스플레이 장치.
KR1020130147760A 2013-11-29 2013-11-29 게이트 드라이버를 포함하는 디스플레이 장치 KR102119695B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130147760A KR102119695B1 (ko) 2013-11-29 2013-11-29 게이트 드라이버를 포함하는 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130147760A KR102119695B1 (ko) 2013-11-29 2013-11-29 게이트 드라이버를 포함하는 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20150062773A KR20150062773A (ko) 2015-06-08
KR102119695B1 true KR102119695B1 (ko) 2020-06-05

Family

ID=53500715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130147760A KR102119695B1 (ko) 2013-11-29 2013-11-29 게이트 드라이버를 포함하는 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR102119695B1 (ko)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000316274A (ja) * 1999-03-11 2000-11-14 Seiko Epson Corp 昇圧回路、昇圧方法および電子機器
KR100289452B1 (ko) 1996-06-28 2001-05-02 씨. 필립 채프맨 통합된 lcd 제어 모듈과 스위칭 커패시터 드라이버 회로를 갖는 마이크로컨트롤러 칩
KR100713995B1 (ko) 2005-11-07 2007-05-04 삼성에스디아이 주식회사 Ｄｃ­ｄｃ 변환기 및 그를 이용한 유기발광표시장치
KR100942837B1 (ko) * 2002-12-28 2010-02-18 엘지디스플레이 주식회사 액정표시장치
KR101013854B1 (ko) 2004-06-30 2011-02-14 엘지디스플레이 주식회사 액정표시장치
KR101044920B1 (ko) 2004-07-28 2011-06-28 엘지디스플레이 주식회사 액정표시장치용 게이트 구동회로 및 이를 이용한액정표시장치
JP4803637B2 (ja) 2005-03-08 2011-10-26 東北パイオニア株式会社 アクティブマトリクス型発光表示パネルの駆動装置および駆動方法
JP2013174889A (ja) 2004-12-06 2013-09-05 Semiconductor Energy Lab Co Ltd 表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100934093B1 (ko) * 2003-04-16 2009-12-24 엘지디스플레이 주식회사 액정표시장치
KR100607516B1 (ko) * 2004-02-03 2006-08-02 엘지전자 주식회사 일렉트로-루미네센스 표시소자의 구동장치 및 방법
KR100645701B1 (ko) * 2005-04-28 2006-11-14 삼성에스디아이 주식회사 발광 표시장치
KR101925993B1 (ko) * 2011-12-13 2018-12-07 엘지디스플레이 주식회사 방전회로를 포함하는 액정표시장치 및 액정표시장치 구동방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100289452B1 (ko) 1996-06-28 2001-05-02 씨. 필립 채프맨 통합된 lcd 제어 모듈과 스위칭 커패시터 드라이버 회로를 갖는 마이크로컨트롤러 칩
JP2000316274A (ja) * 1999-03-11 2000-11-14 Seiko Epson Corp 昇圧回路、昇圧方法および電子機器
KR100942837B1 (ko) * 2002-12-28 2010-02-18 엘지디스플레이 주식회사 액정표시장치
KR101013854B1 (ko) 2004-06-30 2011-02-14 엘지디스플레이 주식회사 액정표시장치
KR101044920B1 (ko) 2004-07-28 2011-06-28 엘지디스플레이 주식회사 액정표시장치용 게이트 구동회로 및 이를 이용한액정표시장치
JP2013174889A (ja) 2004-12-06 2013-09-05 Semiconductor Energy Lab Co Ltd 表示装置
JP4803637B2 (ja) 2005-03-08 2011-10-26 東北パイオニア株式会社 アクティブマトリクス型発光表示パネルの駆動装置および駆動方法
KR100713995B1 (ko) 2005-11-07 2007-05-04 삼성에스디아이 주식회사 Ｄｃ­ｄｃ 변환기 및 그를 이용한 유기발광표시장치

Also Published As

Publication number Publication date
KR20150062773A (ko) 2015-06-08

Similar Documents

Publication Publication Date Title
US9406272B2 (en) Gate driving circuit having forward and reverse scan directions and display apparatus implementing the gate driving circuit
KR102376490B1 (ko) 표시 장치
KR102114155B1 (ko) 표시 장치 및 그 구동 방법
KR101146990B1 (ko) 주사 구동부와 그 구동 방법 및 이를 포함하는 유기 전계 발광 표시 장치
US20100079443A1 (en) Apparatus, shift register unit, liquid crystal display device and method for eliminating afterimage
US20150279272A1 (en) Gate driver integrated circuit, and image display apparatus including the same
US10181276B2 (en) Gate driving circuit and display device including the same
JP2014071451A (ja) 液晶表示装置
JP2009015291A (ja) 表示装置及びその駆動方法
KR20190079855A (ko) 시프트 레지스터 및 이를 포함하는 표시 장치
US20150042550A1 (en) Display panel having repairing structure
KR102170087B1 (ko) 구동회로 및 이를 포함하는 표시장치
KR102575436B1 (ko) 표시장치, 표시패널, 구동방법 및 게이트 구동회로
KR102225185B1 (ko) 게이트구동부 및 이를 포함하는 터치표시장치
KR102428239B1 (ko) 게이트구동부 및 이를 포함하는 표시장치
CN107204168B (zh) 用于显示面板的驱动方法
KR101969411B1 (ko) 액정표시장치 및 이의 클록신호 발생회로
KR20170079057A (ko) 게이트 드라이브 ic와 이를 포함한 표시장치
US9711538B2 (en) Display device
KR20170072512A (ko) 액정 표시 장치
KR102119695B1 (ko) 게이트 드라이버를 포함하는 디스플레이 장치
KR102525558B1 (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
KR102461390B1 (ko) 게이트 펄스 변조 회로 및 이를 이용한 표시장치
CN113299215B (zh) 栅极驱动电路
KR102067243B1 (ko) 표시 장치, 게이트 드라이버 및 패널

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant