KR102279280B1 - 표시 장치 및 이의 구동 방법 - Google Patents

표시 장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR102279280B1
KR102279280B1 KR1020140195237A KR20140195237A KR102279280B1 KR 102279280 B1 KR102279280 B1 KR 102279280B1 KR 1020140195237 A KR1020140195237 A KR 1020140195237A KR 20140195237 A KR20140195237 A KR 20140195237A KR 102279280 B1 KR102279280 B1 KR 102279280B1
Authority
KR
South Korea
Prior art keywords
data
signal
control signal
interface control
pixel row
Prior art date
Application number
KR1020140195237A
Other languages
English (en)
Other versions
KR20160081424A (ko
Inventor
황정태
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140195237A priority Critical patent/KR102279280B1/ko
Publication of KR20160081424A publication Critical patent/KR20160081424A/ko
Application granted granted Critical
Publication of KR102279280B1 publication Critical patent/KR102279280B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 저주파수 구동시 타이밍 컨트롤러에서 나오는 출력을 제어하여 소비 전력을 최소화 한 표시 장치 및 이의 구동 방법에 관한 것으로, 본 발명의 표시 장치의 구동 방법은 시스템으로부터 들어오는 화소행별 영상 데이터를 저장하는 제 1 단계와, 상기 화소행별 리프레쉬 레이트에 따라 데이터의 홀딩 또는 출력을 선택하는 인터페이스 제어 신호를 출력하는 제 2 단계와, 상기 인터페이스 제어 신호의 상태에 따라 데이터 드라이버로 데이터 공급을 제어하는 제 3 단계를 포함하는 것을 특징으로 한다.

Description

표시 장치 및 이의 구동 방법 {Display Device and Driving Method for the Same}
본 발명은 표시 장치에 관한 것으로, 특히 저주파수 구동시 타이밍 컨트롤러에서 나오는 출력을 제어하여 소비 전력을 최소화 한 표시 장치 및 이의 구동 방법에 관한 것이다.
최근 본격적인 정보화 시대로 접어듦에 따라 전기적 정보신호를 시각적으로 표현하는 디스플레이 분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저소비 전력화의 우수한 성능을 지닌 여러가지 다양한 평판 표시 장치 (Flat Display Device)가 개발되어 기존의 브라운관(CRT: Cathode Ray Tube)을 빠르게 대체하고 있다.
이 같은 평판 표시 장치의 구체적인 예로는 액정 표시 장치(Liquid Crystal Display: LCD), 플라즈마 표시 장치(Plasma Display Panel Device: PDP), 전계방출 표시 장치(Field Emission Display Device: FED), 전기발광 표시 장치 (Electro Luminescence Display Device: ELD) 등을 들 수 있는데, 이들은 공통적으로 화상을 구현하는 평판 표시 패널을 필수적인 구성요소로 하는 바, 평판 표시 패널은 고유의 발광 또는 광학 이방성을 갖는 물질층을 사이에 두고 한쌍의 투명 절연기판을 대면 합착시킨 구성을 갖는다.
한편, 상술한 평판 표시 장치는 표시를 위해 60Hz와 같이 특정의 주파수로 구동하는데, 최근에는 영상의 종류에 따라 구동 주파수를 달리하여 소비 전력을 저감하고자 하는 요구가 제기되고 있다.
그런데, 저주파수로 구동시 게이트 라인별 펄스 주기가 길어지기 때문에, 서로 다른 극성으로 반전되는 프레임 간의 방전 시간이 길고, 화소에서 전하 누설 값이 커, 잔류 DC 값이 크게 되고, 이에 따라 화면 상의 플리커가 발생되는 현상이 있다. 그리고, 이러한 플리커(flicker)는 ΔVp에 비례하므로, 방전 시간이 길수록, 즉, 주기가 길수록 플리커 현상이 두드러지는 문제가 있다.
이와 같이, 저주파수 구동이 소비 전력 감소의 이점이 있지만, 플리커 현상의 해결이 어려워 적용이 곤란한 문제가 있다.
또한, 프레임별 주파수를 조절하는 방식은 화면 상에 표시되는 영상이 일부는 동영상, 일부는 정지 영상일 때, 일관되어 고주파수로 구동되어야 하는데, 이 경우 고주파수일 때 여전히 타이밍 컨트롤러 및 데이터 드라이버 IC 에서 고속 구동 및 고주파수에 대응된 데이터 처리가 요구되어 소비 전력이 큰 문제가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 저주파수 구동시 타이밍 컨트롤러에서 나오는 출력을 제어하여 소비 전력을 최소화 한 표시 장치의 구동 방법에 관한 것이다.
본 발명의 표시 장치는, 서로 교차하여 화소를 정의하는 복수개의 게이트 라인 및 데이터 라인을 포함하는 표시 패널과, 시스템으로부터 복수개의 화소행별 영상 데이터를 받아 각 화소행별 리프레쉬 레이트에 따라 데이터 출력을 제어하는 인터페이스 제어 신호를 생성하는 타이밍 컨트롤러와, 상기 각 화소행별 리프레쉬 레이트에 따라 상기 화소행과 연결된 게이트 라인에 게이트 신호를 공급하는 게이트 드라이버 및 상기 인터페이스 제어 신호의 상태에 따라 상기 타이밍 컨트롤러로부터 데이터를 선택적으로 인가받아 각 데이터 라인들에 영상 신호를 공급하는 데이터 드라이버를 포함하여 이루어진 것에 그 특징이 있다.
상기 타이밍 컨트롤러는 상기 시스템으로부터 영상 데이터 및 타이밍 신호를 인가받는 제 1 인터페이스와, 상기 제 1 인터페이스를 통해 각 화소행별 영상 데이터를 저장하는 라인 메모리와, 상기 각 화소행별 리프레쉬 레이트에 따라 데이터 출력 인에이블 신호 및 게이트 출력 인에이블 신호를 출력하는 타이밍 생성부 및 상기 라인 메모리를 통해 저장된 영상 데이터를, 상기 인터페이스 제어 신호의 상태에 따라 상기 데이터 드라이버로 전달하는 제 2 인터페이스를 포함하여 이루어질 수 있다.
또한, 상기 제 2 인터페이스는 상기 인터페이스 제어 신호의 로우 레벨동안에만 상기 데이터 드라이버로 화소행별 영상 데이터를 전달하는 것을 특징으로 한다. 그리고, 상기 타이밍 컨트롤러는 리프레쉬 신호가 없는 프레임들에서 상기 인터페이스 제어 신호를 하이 레벨로 출력할 수 있다. 경우에 따라, 상기 타이밍 컨트롤러는 리프레쉬 신호가 없는 화소행의 프레임들에서 상기 인터페이스 제어 신호를 하이 레벨로 출력한다.
한편, 상기 인터페이스 제어 신호는 상기 데이터 드라이버의 풀다운 단자에 인가될 수 있다.
또한, 동일한 목적을 달성하기 위한 본 발명의 표시 장치의 구동 방법은, 상술한 장치를 개시하고, 시스템으로부터 들어오는 화소행별 영상 데이터를 저장하는 제 1 단계와, 상기 화소행별 리프레쉬 레이트에 따라 데이터의 홀딩 또는 출력을 선택하는 인터페이스 제어 신호를 출력하는 제 2 단계와, 상기 인터페이스 제어 신호의 상태에 따라 데이터 드라이버로 데이터 공급을 제어하는 제 3 단계를 포함하는 것에 또 다른 특징이 있다.
그리고, 상기 화소행별 리프레쉬 레이트에 따라 게이트 출력 인에이블 신호 및 데이터 출력 인에이블 신호를 출력하는 제 4 단계를 더 포함할 수도 있다.
한편, 상기 제 3 단계에서, 리프레쉬 신호가 발생하지 않는 화소행에 대하여, 상기 인터페이스 제어 신호는 데이터 출력을 홀딩하는 하이 레벨 신호를 발생하고, 리프레쉬 신호가 발생된 화소행에 대하여, 상기 인터페이스 제어 신호는 로우 레벨 신호를 발생할 수 있다.
그리고, 상기 제 3 단계에서, 상기 인터페이스 제어 신호의 로우 레벨동안에만 상기 데이터 드라이버로 화소행별 데이터를 공급할 수 있다.
상기 제 3 단계에서, 상기 인터페이스 제어 신호의 하이 레벨동안에는 상기 데이터 드라이버로 영상 데이터가 공급되지 않을 수 있다.
또한, 상기 인터페이스 제어 신호의 하이 레벨동안 상기 데이터 드라이버를 오프시키는 것을 특징으로 할 수 있다.
그리고, 상기 제 3 단계에서, 상기 인터페이스 제어 신호의 하이 레벨동안 상기 게이트 드라이버로 게이트 로우 전압 및 공통 전압이 공급되는 것이 바람직할 수 있다.
본 발명의 표시 장치 및 이의 구동 방법은 다음과 같은 효과가 있다.
첫째, 타이밍 컨트롤러로부터 인터페이스 제어 신호를 발생하여, 각 화소행의 리프레쉬 레이트에 맞추어 타이밍 컨트롤러에서 데이터 드라이버로 들어가는 신호를 제어할 수 있다.
둘째, 리프레쉬 신호가 인가되지 않는 화소행들에 대해 타이밍 컨트롤러에서 출력되는 데이터를 차단하여 타이밍 컨트롤러의 소비 전력을 줄일 수 있다.
셋째, 상기 타이밍 컨트롤러에서 발생된 인터페이스 제어 신호가 데이터 드라이버의 풀 다운 단자로 인가되고, 이 때, 인터페이스 제어 신호가 하이 레벨일 때, 데이터 공급이 없어 타이밍 컨트롤러와 데이터 드라이버간 내부 인터페이스에서 발생될 수 있는 소비 전력을 방지할 수 있다.
넷째, 리프레쉬 신호가 인가되지 않는 화소행들에 대해서는 데이터 드라이버 구동을 방지하여, 데이터 드라이버의 내부 소비 전력을 줄일 수 있다.
도 1은 본 발명의 표시 장치를 나타낸 블럭도
도 2는 도 1의 타이밍 컨트롤러와 데이터 드라이버의 관계를 나타낸 블럭도
도 3은 본 발명의 표시 장치의 구동 방법을 나타낸 타이밍도
도 4는 본 발명의 표시 장치의 구동 방법에 있어서, 액티브 구간과 스킵 구간의 데이터 출력과 인터페이스 제어 신호의 관계를 나타낸 타이밍도
이하, 첨부된 도면을 참조하여 본 발명의 표시 장치 및 이의 구동 방법에 대해 설명한다.
이하, 설명하는 표시 장치는 대표적으로 액정 표시 장치에 관하여 설명하나, 이에 한정되지 않고, 다른 형태의 평판 표시 장치로, 유기 발광 표시 장치(Organic Light Emitting Display Device)나, 플라즈마 표시 장치(Plasma Display Panel Device: PDP), 전계방출 표시 장치(Field Emission Display Device: FED), 전기 영동 표시 장치 등에도 적용 가능하다.
본 발명은 화소 행별(수평 라인)로 리프레쉬 레이트를 설정하는 것으로, 입력되는 화소 행별로 리프레쉬 레이트를 달리할 수 있는 것이며, 저주파수에서 화소 행별로 타이밍 컨트롤러에서 데이터 드라이버로 인가되는 데이터 전달을 방지하여 이로써, 타이밍 컨트로러와 데이터 드라이버의 소비 전력을 감소한다.
또한, 본 발명에 있어서, 화소행별 리프레쉬 레이트는 전체 화소행을 저주파(low refresh rate)와 고주파(high refresh rate)를 선택적으로 조절할 수도 있고, 혹은 복수개의 화소행을 단위로 한 블럭으로 구분하여 저주파와 고주파를 선택적으로 조절할 수 있고, 혹은 화소행 단위로 나누어 리프레쉬 레이트의 주기를 달리할 수 있다. 그리고, 이용되는 리프레쉬 레이트의 종류는 2종(고주파, 저주파) 뿐만 아니라 3종 이상으로 구분할 수 있고, 이 리프레쉬 레이트는 고정적으로 이용될 수 있지만, 시스템에서 들어오는 영상 데이터의 상태(동영상, 정지 영상 여부)를 판별하여 변경될 수도 있다.
이러한 본 발명의 표시 장치의 구동 방법은, 서로 교차하여 화소를 정의하는 복수개의 게이트 라인과 데이터 라인을 구비하며 이들의 구동 드라이버를 갖는 구조에는 모두 적용할 수 있는 것이다.
도 1은 본 발명의 표시 장치를 나타낸 블럭도이며, 도 2는 도 1의 타이밍 컨트롤러와 이의 인터페이스를 나타낸 블럭도이다.
도 1과 같이, 본 발명의 표시 장치는 표시부(DSP), 시스템(300), 타이밍 컨트롤러(22), 데이터 드라이버(24), 게이트 드라이버(30)를 포함한다.
표시부(DSP)는 일종의 패널 내에, i*j (i, j는 1보다 큰 자연수)개의 화소(PX)들과, i개의 데이터 라인들과, 그리고 j개의 게이트 라인들(GL1 내지 GLj)을 포함한다. 여기서, 제 1 내지 제 j 게이트 라인들(GL1 내지 GLj)로는 각각 제 1 내지 제 j 게이트 신호가 인가되며, 제 1 내지 제 i 데이터 라인들(DL1 내지 DLj)로는 각각으로는 데이터전압이 입력된다.
상기 표시부(DSP)는 액정 패널, 유기 발광 표시 패널, 전기 영동 표시 패널일 수 있다.
이 화소(PX)들은 매트릭스 형태로 표시부(DSP)에 배열되어 있다. 이 화소(PX)들은 적색을 표시하는 적색 화소(R), 녹색을 표시하는 녹색 화소(G) 및 청색을 표시하는 청색 화소(B)로 구분된다. 이때, 수평 방향으로 인접한 적색 화소, 녹색 화소 및 청색 화소(R, G, B)는 하나의 단위 영상을 표시하기 위한 단위 화소가 된다.
여기서, 본 발명의 표시장치가 액정표시장치일 경우, 이 화소는 박막트랜지스터, 화소전극, 공통전극 및 액정 등으로 구성될 수 있다.
제 n 수평라인 (n은 1 내지 j 중 어느 하나)을 따라 배열된 i개의 화소들(이하, 제 n 수평라인 화소들)은 제 1 내지 제 i 데이터 라인들(DL1 내지 DLi) 각각에 개별적으로 TFT(Thin Film Transistor)(미도시)를 통해 접속된다. 아울러, 이 제 n 수평라인 화소들은 각각의 TFT를 통해 제 n 게이트 라인에 공통으로 접속된다. 이에 따라, 제 n 수평라인 화소들은 제 n 게이트 신호를 공통으로 공급받는다. 즉, 동일 수평라인에 배열된 i개의 화소들은 모두 동일한 게이트 신호를 공급받지만, 서로 다른 수평라인에 위치한 화소들은 서로 다른 게이트 신호를 공급받는다. 예를 들어, 제 1 수평라인(HL1)에 위치한 적색 화소(R), 녹색 화소(G) 및 청색 화소(B)는 모두 제 1 게이트 신호를 공급받는 반면, 제 2 수평라인(HL2)에 위치한 적색 화소(R), 녹색 화소(G) 및 청색 화소(B)는 이들과는 다른 타이밍을 갖는 제 2 게이트 신호를 공급받는다. 즉, 각 게이트 신호의 라이징 시점이 다르다.
전술된 j개의 게이트 신호들은 동일한 시간 폭의 게이트 온 타임(gate on time)을 가진 것이나, 각각 타이밍 컨트롤러(22)로부터 인가되는 게이트 라인별 게이트 출력 인에이블 신호(GOE)의 로우 레벨의 주기를 조절하여, 각각의 리프레쉬 레이트(refresh rate)를 달리할 수 있다. 예를 들어, 타이밍 컨트롤러(22)에서의 수평 라인 화소(화소 행)별 입력될 영상 데이터의 상태 (예를 들어, 동영상 또는 정지 영상 여부와, 동영상의 경우 영상의 속도)와 주파수를 달리할 수 있다.
한편, 시스템(300)은 그래픽 컨트롤러의 송신기를 통하여 수직동기신호(Vsync), 수평 동기신호(Hsync), 클럭신호(DCLK) 및 영상 데이터들(R/G/B)을 인터페이스회로를 통해 출력한다. 이 시스템(300)으로부터 출력된 수직/수평 동기신호 및 클럭신호는 타이밍 컨트롤러(22)에 공급된다. 또한, 이 시스템(300)으로부터 순차적으로 출력된 영상 데이터들(Image data)은 타이밍 컨트롤러(22)에 공급된다.
본 발명의 표시 장치는 타이밍 컨트롤러(22)와 데이터 드라이버(24)간 내부 인터페이스(Intra interface)에서 전달되는 신호를 온/오프 또는 홀딩하는 것으로, 구체적으로 하기 도면을 통해 신호 인가 상태를 살펴본다.
도 2는 도 1의 타이밍 컨트롤러와 데이터 드라이버 IC의 관계를 나타낸 블럭도이다.
도 2와 같이, 상기 타이밍 컨트롤러(22)는, 상기 시스템(300)으로부터 영상 데이터(Image Data) 및 타이밍 신호(Hysnc, Vync, DE, RS)를 인가받는 제 1 인터페이스(210)와, 상기 제 1 인터페이스(210)를 통해 각 화소행별 영상 데이터를 저장하는 라인 메모리(220)와, 상기 각 화소행별 리프레쉬 레이트(refresh rate)에 따라 데이터 출력 인에이블 신호(SOE) 및 게이트 출력 인에이블 신호(GOE)를 출력하는 타이밍 생성부(230) 및 상기 라인 메모리(220)를 통해 저장된 영상 데이터를, 인터페이스 제어 신호(ICS)의 상태에 따라 상기 데이터 드라이버(24)로 전달하는 제 2 인터페이스(240)를 포함하여 이루어진다.
여기서, 상기 타이밍 컨트롤러(22)는 시스템으로부터 복수개의 화소행별 영상 데이터를 받아 각 화소행별 리프레쉬 레이트에 따라 데이터 출력을 제어하는 인터페이스 제어 신호(ICS)를 생성하는 것으로, 특히, 상기 도 1의 내부 인터페이스(intra interface)를 제어하는 인터페이스 제어 신호(ICS)를 상기 제 2 인터페이스(240)에서 생성한다.
상기 인터페이스 제어 신호(ICS)는 타이밍 컨트롤러(22)에서 데이터 드라이버(24)로 인가되는 데이터(Data), 극성 신호(POL) 및 데이터 출력 제어 신호(SOE)의 공급 여부를 결정하는 것으로, 하이 레벨 상태에서는 타이밍 컨트롤러(22)에서 데이터 드라이버(24)로 이러한 신호 전달이 없고, 로우 레벨 상태에서 비로소 데이터를 비롯한 극성 신호(POL) 및 데이터 출력 신호(SOE) 등이 전달된다.
그리고, 상기 타이밍 컨트롤러(22)는, 상기 타이밍 생성부(230)를 통해 상기 각 화소행별 리프레쉬 레이트에 따라 상기 화소행과 연결된 게이트 라인에 게이트 신호를 공급할 수 있도록 게이트 드라이버(30)를 제어하는 게이트 출력 인에이블 신호(GOE)와, 상기 데이터 드라이버(24)가 화소행별 리프레쉬 레이트 따라 상기 화소행과 연결된 데이터 라인들에 영상 신호를 공급하도록 그 제어를 위한 데이터 출력 인에이블 신호(SOE)를 생성한다.
한편, 타이밍 컨트롤러(22)는 시스템(300)으로부터 바로 영상 데이터 및 타이밍 신호가 들어와 내부 가공을 통해 각각의 게이트 드라이버(30) 및 데이터 드라이버(24)의 타이밍 및 구동을 신호를 생성할 수도 있지만, 일반적으로 여러 종류의 시스템과 호환하도록 시리얼 방식으로 신호를 인가받는 도 2와 같이, 제 1 인터페이스(210)를 입력단에 구비하는 것이 바람직할 수 있다. 유사하게, 제 2 인터페이스(240)도 상기 타이밍 컨트롤러(22)의 영상 데이터를 데이터 드라이버(24)에 호환되는 신호로 시리얼 방식으로 전달하도록 포함된다.
상기 제 1 인터페이스, 제 2 인터페이스 (210, 240)는 일종의 LVDS(Low Voltage Differential Signaling), eRVDS(enhanced Reduced Differential Signaling), EPI, Mipi (Mobilie Industry Processor Interface)등의 송신 또는 수신부이며, 상기 타이밍 컨트롤러(22)의 입력단과 출력단에 상당하거나 이에 인접하여 내부로 구성되어 있다.
상기 시스템(300)으로부터 제 1 인터페이스(210)를 통해 수평동기신호(Hsync), 수직동기신호(Vsync), 데이터 인에이블(DE), 클럭(DCLK) 및 화상 데이터(Data)를 입력받는다. 상기 클럭(DCCL)에는 각 화소 행에 대한 리프레쉬 레이트정보를 갖는 리프레쉬 신호(RS)를 포함할 수 있다. 또한, 수직동기신호(Vsync)는 한 프레임의 화면을 디스플레이 하는데 필요한 시간을 나타낸다. 수평동기신호(Hsync)는 화면의 한 수평라인, 즉 하나의 화소행을 디스플레이 하는데 필요한 시간을 나타낸다. 데이터 인에이블 신호(DE)는 각 화소 행들에 대해 유효 영상 데이터가 위치한 기간을 나타낸다.
일반적으로 각 화소행들에 대해 동일 리프레쉬 레이트로 구동되는 방식에 있어서는, 각 게이트 출력 인에이블신호(GOE)가 각 게이트 라인들에 대해 동일한 펄스 폭의 펄스 신호를 쉬프트한 형태로 인가하겠지만, 본 발명의 표시 장치에 있어서는, 영상의 종류에 따라, 리프레쉬 레이트를 달리할 수 있는 것으로, 각 화소행별 라인 메모리(220)에서 입력 영상의 판별하에, 각 게이트 라인의 게이트 출력 인에이블 신호(GOE) 및 데이터 출력 인에이블 신호(SOE)의 주기를 달리할 수 있다. 또한, 예를 들어, 상기 타이밍 생성부(230)는 게이트 라인들을 복수개로 묶어 블락별로 구분하여, 이에 연결된 화소행들에 대해 저 리프레쉬 레이트(low refresh rate), 중간 리프레쉬 레이트(intermediate refresh rate), 혹은 고 리프레쉬 레이트(high refresh rate)로 나누어 각 화소행별 게이트 출력 인에이블 신호(GOE) 및 데이터 출력 인에이블 신호(SOE)를 생성할 수 있다.
예를 들어, 60Hz의 프레임과 동률의 고 리프레쉬 레이트로 게이트 출력 인에이블 신호가 인가되는 게이트 라인은 1초라는 시간에서 비교하여 보면, 60Hz의 고 리프레쉬 레이트로 총 60번의 게이트 출력 인에이블 신호(GOE)가 발생하나, 이에 대해, 1Hz의 저 리프레쉬 레이트로 게이트 출력 인에이블 신호(GOE)가 인가되는 게이트 라인은 1번의 게이트 출력 인에이블 신호가 발생한다. 이에 따라, 각 게이트 라인에 연결된 화소 행들의 데이터는 각각 60번과 1번의 횟수로 인가되는 것으로, 영역별 구동 (spatial)이 가능하며, 상대적으로 저 리프레쉬 레이트의 블럭에 대해, 타이밍 컨트롤러(22)에서 데이터 드라이버(24)로 입력되는 데이터 전달량을 줄이고, 데이터 드라이버(24) 내의 처리량을 줄여 소비 전력을 줄일 수 있다.
한편, 상기 제 2 인터페이스(240)로부터 나오는 인터페이스 제어 신호는 상기 데이터 드라이버(24)의 풀다운(pull-down) 단자에 인가되어, 데이터 드라이버(24)의 온/오프를 제어할 수 있다.
이하, 상기 데이터 드라이버(24)의 내부 구성을 설명한다.
도시된 도면에서는 데이터 드라이버(24)가 화소 행에 대응하여 하나 구비된 형태를 나타내지만, 각 데이터 라인과 연결된 배선을 갖는 복수개의 필름 상에 데이터 드라이브 IC를 구비한 형태로 나뉘어 표시 패널에 구비될 수도 있다.
상기 데이터 드라이버(24)는 쉬프트 레지스터(SR)(310), 래치부(LT)(320), 멀티플렉서(MUX)(330) 및 디지털-아날로그 변환부(DAC)(340) 및 버퍼부(BFU)(350)를 포함한다.
상기 데이터 드라이버(24)로 공급되는 데이터제어신호(DCS)는 소스샘플링클럭신호(SSC : Source Sampling Clock), 데이터 출력 인에이블 신호(SOE : Source Output Enable), 소스스타트펄스신호(SSP : Source Start Pulse), 극성반전신호(POL : Polarity reverse) 신호등이 있다.
상기 쉬프트 레지스터(SR)(310)는 소스 스타트 펄스 신호(SSP) 및 소스 샘플링 신호(SSC)를 근거로 샘플링 신호를 순차 발생시킨다.
소스샘플링클럭신호(SSC)는 데이터 드라이버(24)에서 영상 데이터들을 래치시키기 위한 샘플링 클럭으로 사용되며, 화소행의 인가되는 리프레쉬 레이트 중 가장 고 리프레쉬 레이트에 맞추어 설정한다.
래치부(LT)(320)는 쉬프트 레지스터(SR)로부터의 샘플링 신호에 따라 한 화소행의 영상 데이터(Data)를 순차 샘플링하고, 이 샘플링된 영상 데이터를 래치한다. 또한, 이어, 데이터 출력 인에이블 신호(SOE)의 라이징에지에 맞춰 샘플링된 영상 데이터들을 동시에 래치하고, 그 데이터 출력 인에이블 신호(SOE)의 폴링에지 시점에 맞춰 래치된 샘플링 영상 데이터들을 동시에 출력한다. 여기서, 각 화소행별 리프레쉬 레이트가 다를 수 있으므로, 이에 따라 데이터 출력 인에이블 신호(SOE)의 주기가 각 라인별로 다를 수 있다. 즉, 저 리프레쉬 레이트로 구동되는 화소행들에 대해서는, 소스출력인에이블 신호(SOE)가 다른 고 리프레쉬 레이트로 구동되는 화소행들에 대해 수배 혹은 수십배의 주기로 인가할 수 있다.
멀티플렉서(MUX)(330)는 래치부(LT)(320)로부터 샘플링 영상 데이터들을 동시에 공급받고, 극성반전신호(POL)에 따라 이 샘플링 영상 데이터들의 출력 위치를 재배치한다.
한편, 데이터 출력 인에이블 신호(SOE)는 소스샘플링클럭신호(SSC)에 의해 래치된 영상 데이터들을 표시부로 전달하게 한다. 소스스타트펄스신호(SSP)는 한 수평기간 중에 영상 데이터들의 래치 또는 샘플링시작을 알리는 신호인데, 소정의 게이트 라인이 저 리프레쉬 레이트로 게이트 출력 인에이블 신호(GOE)가 인가된다면, 복수회의 수평기간에 대해 한번만 소스출력인에이블 신호(SOE)가 하이레벨 신호로 인가될 수 있다. 극성반전신호(POL)는 표시장치의 인버전(Inversion) 구동을 위해 화소에 공급될 데이터전압(영상 데이터에 대한 아날로그 신호)의 극성을 알려주는 신호이며, 리프레쉬 레이트가 다른 화소행들에 대해, 다른 회수로 극성반전신호(POL)가 인가될 수 있다. 즉, 고 리프레쉬 레이트의 화소 행들이 저 리프레쉬 레이트의 화소행들에 비해 극성반전신호(POL)의 반전이 더 많이 발생한다.
디지털-아날로그 변환부(DAC)(340)는 멀티플렉서(MUX)(330)로부터 제공된 샘플링 영상 데이터들을 아날로그 신호인 데이터 전압들로 변경한다. 내부에 정극성 디지털 아날로그 변환부와 부극성 디지털 아날로그 변환부를 포함하여, 입력된 해당 극성의 계조전압(GMA)들을 이용하여 정극성 또는 부극성의 데이터 전압으로 변환시킨다.
또한, 버퍼부(BFU)(350)는 디지털-아날로그 변환부(DAC)(340)로부터 제공된 정극성의 데이터 전압들 및 부극성의 데이터 전압들을 버퍼링하여 출력한다.
도 3은 본 발명의 표시 장치의 구동 방법을 나타낸 타이밍도이다.
도 3과 같이, 본 발명의 표시 장치의 구동 방법은, 타이밍 컨트롤러에서 화소행별 저장된 영상 데이터들의 리프레쉬 레이트에 따라 상기 타이밍 컨트롤러(22)의 제 2 인터페이스(240)에서 인터페이스 제어 신호(ICS)를 생성하여 데이터 드라이버와의 사이의 내부 인터페이스로 전달되는 데이터 공급 여부를 제어한다.
이 때, 인터페이스 제어 신호(ICS)가 하이 레벨 상태인 저주파 구동시 상기 제 2 인터페이스(240)에서 데이터 출력이 없게 되어, 상기 데이터 드라이버는 오프될 수 있다.
즉, 인터페이스 제어 신호(ICS)가 로우 레벨동안에만 도 1의 타이밍 컨트롤러(22)와 데이터 드라이버(24)간 내부 인터페이스에서, 상기 데이터 드라이버(24)로 화소행별 영상 데이터가 공급되며, 이 구간이 액티브 구간이 된다.
여기서, 상기 인터페이스 제어 신호(ICS)가 로우 레벨 구간의 앞과 뒤에 타이밍 컨트롤러(22)에서 나오는 데이터 신호의 클럭 신호가 포함될 수 있다.
상기 인터페이스 제어 신호(ICS)가 하이 레벨은 데이터 드라이버(24)로 데이터 공급이 스킵되는 것으로, 이 구간은 스킵 구간이며, 이 때 데이터 드라이버는 오프될 수 있다.
상기 인터페이스 제어 신호(ICS)의 하이 레벨동안에도 상기 게이트 드라이버(도 1의 30)로 게이트 로우 전압(VGL) 및 공통 전압(Vcom)이 공급되는 것이 바람직하다. 이는 데이터 드라이버로부터 데이터 출력이 구간에도 표시 패널의 각 화소가 충분히 화소 전압 및 액정 전압(액정 패널의 경우)을 유지하게 하여, 표시 패널의 홀딩 상태를 유지하게 하기 위함이다.의 상태에 따라 데이터 공급의 홀딩 상태를 전환함을 나타낸다.
저주파 구동시 구동 휴지 기간(스킵 구간)에서, 다시 정상 구동(액티브 구간)으로 돌아올 때는, 데이터 드라이버의 파워 시퀀스(power sequence)에 따라 일정 시간(wake-up time) 실제 액티브 구간에 앞서 데이터 드라이버를 먼저 온 상태로 복귀시키고, 그와 동시에 상기 타이밍 컨트롤러에서 나오는 데이터 출력도 정상 상태(on state)로 복귀시킨다.
상술한 과정을 반복하여, 내부 인터페이스 제한 조절(Intra Interface Prohibition Control) 기술을 구현한다.
한편, 본 발명의 표시 장치의 구동 방법에 있어서, 액티브 구간과 스킵 구간은 각 화소행이 구동되는 리프레쉬 레이트(refresh rate)에 의해 그 주기가 결정될 수 있다.
예를 들어, 복수개의 화소행들을 총 4개의 블럭을 구분하고, 차례대로 1Hz, 20Hz, 30Hz, 60Hz로 리프레쉬 레이트를 설정하면, 총 60개의 프레임에서, 제 1 블럭의 화소행들은 1Hz로 구동되므로, 첫번째 프레임에서 타이밍 컨트롤러에서 영상 데이터가 공급되고, 나머지 59개의 프레임에서 영상 데이터 공급이 없게 된다. 20Hz로 구동되는 제 2 블럭의 화소행들은, 총 60개의 프레임에서 첫번째, 4번째, 7번째 프레임 같이, 3k-2 (k는 자연수, 1≤k≤20)번째의 프레임들에서 3번 영상 데이터가 공급되는 것으로, 타이밍 컨트롤러에서 영상 데이터 공급이 없다. 같은 방식으로, 제 3 블럭은 30Hz로 구동되는 것으로, 총 60개의 프레임에서, 첫번째 프레임, 3번째 프레임, 5번째 프레임과 같이, 홀수번째 프레임들에서 타이밍 컨트롤러에서 영상 데이터가 공급되고, 짝수번째 프레임들에서 영상 데이터 공급이 없다. 마지막으로 60Hz로 구동되는 제 4 블럭의 화소행들은, 총 60개의 프레임에서 각각 타이밍 컨트롤러에서 영상 데이터 공급을 하게 된다.
상술한 예는 일 예이며, 블럭들의 수는, 2개 내지 전체 화면에 구비된 화소행의 수까지 변경될 수 있다. 또한, 이용될 수 있는 리프레쉬 레이트도 240Hz 까지 이용할 수 있을 것이다.
그리고, 상기 타이밍 컨트롤러는 리프레쉬 신호가 없는 화소행의 프레임들에서 상기 인터페이스 제어 신호(ICS)를 하이 레벨로 출력한다.
경우에 따라, 상기 타이밍 컨트롤러는 전체 화면의 화소행들을 저주파로 구동시 리프레쉬 신호(RS)가 없는 프레임들에서 상기 인터페이스 제어 신호를 하이 레벨로 출력할 수 있다. 이 경우, 상기 인터페이스 제어 신호가 하이 레벨 상태로 타이밍 컨트롤러로부터 데이터 공급이 없게 되어, 데이터 드라이버는 오프된다. 리프레쉬 신호가 발생된 화소행에 대하여, 상기 인터페이스 제어 신호는 로우 레벨 신호를 발생하여 상기 타이밍 컨트롤러에서 데이터 드라이버로 데이터를 공급받는다.
도 4는 본 발명의 표시 장치의 구동 방법에 있어서, 액티브 구간과 스킵 구간의 데이터 출력과 인터페이스 제어 신호의 관계를 나타낸 타이밍도이다.
상기 데이터 드라이버가 타이밍 컨트롤러로부터 인터페이스 제어 신호(ICS)는 데이터 드라이버 풀 다운 단자에 연결시킨다.
도 4와 같이, 이전 프레임에서 데이터 드라이버의 출력을 하지 않고, 다음 프레임에서 데이터 드라이버의 출력(DO)을 할 때, 상기 인터페이스 제어 신호(ICS)는 데이터 드라이버 구동에 필요한 웨이크 업(wake-up) 시간을 감안하여, 데이터 드라이버의 액티브 구간에 앞서 상태(하이 레벨에서 로우 레벨로)를 전환한다. 그리고, 상기 데이터 드라이버의 로우 레벨 상태에서 상기 타이밍 컨트롤러에서 영상 데이터를 상기 데이터 드라이버로 공급하게 된다.
상기 데이터 드라이버에서, 상기 화소행별 데이터 인가의 조절은 상기 타이밍 컨트롤러(22)에서 데이터 출력 인에이블 신호(SOE)의 하이 레벨 및 로우 레벨의 변화에 따라 이루어질 수 있다. 예를 들어, 데이터 출력 인에이블 신호(SOE)가 하이 레벨일 경우, 데이터 드라이버(24) 내 디지털 아날로그 컨버터(340)에서, 상기 데이터 라인들에 데이터 공급을 하며, 로우 레벨일 경우는, 데이터 라인들에 데이터 공급이 방지된다. 각 화소행별 소스 출력 인에이블 신호(SOE)는 해당 게이트출력인에이블 신호(GOE)의 발생에 대응되며, 각각 일정시간 쉬프트되어 나타날 수 있다.
상술한 본 발명의 표시 장치의 구동 방법은, 타이밍 컨트롤러로부터 인터페이스 제어 신호를 발생하여, 각 화소행의 리프레쉬 레이트에 맞추어 타이밍 컨트롤러에서 데이터 드라이버로 들어가는 신호를 제어할 수 있다.
또한, 리프레쉬 신호가 인가되지 않는 화소행들에 대해 타이밍 컨트롤러에서 출력되는 데이터를 차단하여 타이밍 컨트롤러의 소비 전력을 줄일 수 있다.
그리고, 상기 타이밍 컨트롤러에서 발생된 인터페이스 제어 신호가 데이터 드라이버의 풀 다운 단자로 인가되고, 이 때, 인터페이스 제어 신호가 하이 레벨일 때, 데이터 공급이 없어 타이밍 컨트롤러와 데이터 드라이버간 내부 인터페이스에서 발생될 수 있는 소비 전력을 방지할 수 있다.
또한, 리프레쉬 신호가 인가되지 않는 화소행들에 대해서는 데이터 드라이버 구동을 방지하여, 데이터 드라이버의 내부 소비 전력을 줄일 수 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
22: 타이밍 컨트롤러 24: 데이터 드라이버
30: 게이트 드라이버 210: 제 1 인터페이스
220: 라인 메모리 230: 타이밍 생성부
240: 제 2 인터페이스 300: 시스템

Claims (13)

  1. 서로 교차하여 화소를 정의하는 복수개의 게이트 라인 및 데이터 라인을 포함하는 표시 패널;
    시스템으로부터 복수개의 화소행별 영상 데이터를 받아 각 화소행별 리프레쉬 레이트에 따라 데이터 출력을 제어하는 인터페이스 제어 신호를 생성하는 타이밍 컨트롤러;
    상기 각 화소행별 리프레쉬 레이트에 따라 상기 화소행과 연결된 게이트 라인에 게이트 신호를 공급하는 게이트 드라이버; 및
    상기 인터페이스 제어 신호의 상태에 따라 상기 타이밍 컨트롤러로부터 데이터를 선택적으로 인가받아 각 데이터 라인들에 영상 신호를 공급하는 데이터 드라이버를 포함하고,
    상기 타이밍 컨트롤러는
    상기 시스템으로부터 영상 데이터 및 타이밍 신호를 인가받는 제 1 인터페이스;
    상기 제 1 인터페이스를 통해 각 화소행별 영상 데이터를 저장하는 라인 메모리;
    상기 각 화소행별 리프레쉬 레이트에 따라 데이터 출력 인에이블 신호 및 게이트 출력 인에이블 신호를 출력하는 타이밍 생성부; 및
    상기 라인 메모리를 통해 저장된 영상 데이터를, 상기 인터페이스 제어 신호의 상태에 따라 상기 데이터 드라이버로 전달하는 제 2 인터페이스를 포함하는 것을 특징으로 하는 표시 장치.
  2. 삭제
  3. 제 1항에 있어서,
    상기 제 2 인터페이스는 상기 인터페이스 제어 신호의 로우 레벨동안에만 상기 데이터 드라이버로 화소행별 영상 데이터를 전달하는 것을 특징으로 하는 표시 장치.
  4. 제 1항에 있어서,
    상기 타이밍 컨트롤러는 리프레쉬 신호가 없는 프레임들에서 상기 인터페이스 제어 신호를 하이 레벨로 출력하는 것을 특징으로 하는 표시 장치.
  5. 제 1항에 있어서,
    상기 타이밍 컨트롤러는 리프레쉬 신호가 없는 화소행의 프레임들에서 상기 인터페이스 제어 신호를 하이 레벨로 출력하는 것을 특징으로 하는 표시 장치.
  6. 제 1항에 있어서,
    상기 인터페이스 제어 신호는 상기 데이터 드라이버의 풀다운 단자에 인가되는 것을 특징으로 하는 표시 장치.
  7. 서로 교차하여 화소를 정의하는 복수개의 게이트 라인 및 데이터 라인을 포함하는 표시 장치의 구동 방법에 있어서,
    시스템으로부터 들어오는 화소행별 영상 데이터를 저장하는 제 1 단계;
    상기 화소행별 리프레쉬 레이트에 따라 데이터의 홀딩 또는 출력을 선택하는 인터페이스 제어 신호를 출력하는 제 2 단계;
    상기 인터페이스 제어 신호의 상태에 따라 데이터 드라이버로 데이터 공급을 제어하는 제 3 단계를 포함하며,
    상기 제 3 단계에서,
    리프레쉬 신호가 발생하지 않는 화소행에 대하여, 상기 인터페이스 제어 신호는 데이터 출력을 홀딩하는 하이 레벨 신호를 발생하고,
    리프레쉬 신호가 발생된 화소행에 대하여, 상기 인터페이스 제어 신호는 로우 레벨 신호를 발생하는 것을 특징으로 하는 표시 장치의 구동 방법.
  8. 제 7항에 있어서,
    상기 화소행별 리프레쉬 레이트에 따라 게이트 출력 인에이블 신호 및 데이터 출력 인에이블 신호를 출력하는 제 4 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  9. 삭제
  10. 제 7항에 있어서,
    상기 제 3 단계에서, 상기 인터페이스 제어 신호의 로우 레벨동안에만 상기 데이터 드라이버로 화소행별 데이터를 공급하는 것을 특징으로 하는 표시 장치의 구동 방법.
  11. 제 7항에 있어서,
    상기 제 3 단계에서, 상기 인터페이스 제어 신호의 하이 레벨동안에는 상기 데이터 드라이버로 데이터가 공급되지 않는 것을 특징으로 하는 표시 장치의 구동 방법.
  12. 제 11항에 있어서,
    상기 인터페이스 제어 신호의 하이 레벨동안 상기 데이터 드라이버를 오프시키는 것을 특징으로 하는 표시 장치의 구동 방법.
  13. 제 7항에 있어서,
    상기 제 3 단계에서, 상기 인터페이스 제어 신호의 하이 레벨동안 게이트 드라이버로 게이트 로우 전압 및 공통 전압이 공급되는 것을 특징으로 하는 표시 장치의 구동 방법.
KR1020140195237A 2014-12-31 2014-12-31 표시 장치 및 이의 구동 방법 KR102279280B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140195237A KR102279280B1 (ko) 2014-12-31 2014-12-31 표시 장치 및 이의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140195237A KR102279280B1 (ko) 2014-12-31 2014-12-31 표시 장치 및 이의 구동 방법

Publications (2)

Publication Number Publication Date
KR20160081424A KR20160081424A (ko) 2016-07-08
KR102279280B1 true KR102279280B1 (ko) 2021-07-20

Family

ID=56503669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140195237A KR102279280B1 (ko) 2014-12-31 2014-12-31 표시 장치 및 이의 구동 방법

Country Status (1)

Country Link
KR (1) KR102279280B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023008606A1 (ko) * 2021-07-28 2023-02-02 엘지전자 주식회사 영상표시장치
WO2023008605A1 (ko) * 2021-07-28 2023-02-02 엘지전자 주식회사 영상표시장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102618425B1 (ko) 2016-12-07 2023-12-26 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
US11482185B2 (en) 2017-08-01 2022-10-25 Sharp Kabushiki Kaisha Method for driving display device, and display device
KR20220014389A (ko) 2020-07-24 2022-02-07 삼성디스플레이 주식회사 표시 장치
KR20220017180A (ko) 2020-08-04 2022-02-11 삼성전자주식회사 디스플레이를 포함하는 전자 장치 및 그의 동작 방법
CN114141189B (zh) * 2021-12-09 2023-11-14 奕力科技股份有限公司 显示驱动电路及其显示驱动方法
CN114882846B (zh) * 2022-06-06 2023-12-19 京东方科技集团股份有限公司 显示面板的驱动方法、显示面板的驱动装置及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101677761B1 (ko) * 2009-12-23 2016-11-18 엘지디스플레이 주식회사 액정표시장치
KR102072781B1 (ko) * 2012-09-24 2020-02-04 삼성디스플레이 주식회사 표시 장치의 구동 방법 및 표시 장치의 구동 장치
KR101978797B1 (ko) * 2012-12-14 2019-08-28 엘지디스플레이 주식회사 유기발광 표시장치 및 이의 구동방법
KR102008912B1 (ko) * 2013-04-22 2019-08-09 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102003734B1 (ko) * 2013-05-14 2019-10-01 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 구동방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023008606A1 (ko) * 2021-07-28 2023-02-02 엘지전자 주식회사 영상표시장치
WO2023008605A1 (ko) * 2021-07-28 2023-02-02 엘지전자 주식회사 영상표시장치

Also Published As

Publication number Publication date
KR20160081424A (ko) 2016-07-08

Similar Documents

Publication Publication Date Title
KR102279280B1 (ko) 표시 장치 및 이의 구동 방법
US10242634B2 (en) Display device
KR102081131B1 (ko) 저속 구동이 가능한 표시장치
KR102081135B1 (ko) 저속 구동이 가능한 표시장치
US8063876B2 (en) Liquid crystal display device
US20170025068A1 (en) Display device
US9171517B2 (en) Display device, driving device, and driving method
US10650761B2 (en) Displaying image on low refresh rate mode and device implementing thereof
KR102279278B1 (ko) 표시 장치 및 이의 구동 방법
KR102050380B1 (ko) 저속 구동용 표시장치와 그 구동방법
US9123306B2 (en) Gamma voltage generating device, LCD device, and method of driving the LCD device
KR20070121318A (ko) 액정표시장치 및 이의 구동방법
US20140320478A1 (en) Display Device For Low Speed Drive And Method For Driving The Same
US9330618B2 (en) Driving circuit for display device and method of driving the same
KR101696474B1 (ko) 액정표시장치
US8913046B2 (en) Liquid crystal display and driving method thereof
KR20140098406A (ko) 액정표시장치 및 그 구동방법
KR101988526B1 (ko) 저속 구동용 표시장치와 그 구동방법
KR101985245B1 (ko) 액정표시장치
KR20160025695A (ko) Ｄｒｄ 방식을 이용한 표시장치
KR20080026278A (ko) 데이터 구동 장치 및 그 구동 방법
KR20120118963A (ko) 공통전압 드라이버 및 이를 포함하는 액정표시장치
KR102480834B1 (ko) 저속 구동이 가능한 표시장치
KR101246571B1 (ko) 2도트 인버젼 방식의 액정표시장치
KR100831284B1 (ko) 액정표시장치의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant