CN114882846B - 显示面板的驱动方法、显示面板的驱动装置及显示装置 - Google Patents

Abstract

本公开实施例提供的显示面板的驱动方法、显示面板的驱动装置及显示装置，通过确定显示面板中的刷新区域和非刷新区域，可以根据确定出的刷新区域和非刷新区域，对栅极驱动电路输入第一时钟信号，以使栅极驱动电路可以对非刷新区域和刷新区域中的栅线输出不同的栅极扫描信号，即对非刷新区域中的栅线输出第一栅极扫描信号，对刷新区域中的栅线输出第二栅极扫描信号。并且使第一栅极扫描信号的有效电平的维持时长小于第二栅极扫描信号的有效电平的维持时长，这样可以缩短非刷新区域进行扫描的时间，从而缩短整体的扫描时间。

Description

显示面板的驱动方法、显示面板的驱动装置及显示装置

技术领域

本公开涉及显示技术领域，特别涉及显示面板的驱动方法、显示面板的驱动装置及显示装置。

背景技术

现今电子纸仍多是采用EPD(electrophoresis Display,电泳显示器)作为显示面板。对于消费者来说，EPD具有几大优势。一是能耗低，二是EPD属于反射型，因此具有良好的日光可读性。通常，EPD是利用有颜色的带电球，藉由外加电场，在液态环境中移动，呈现显示效果。

发明内容

本公开实施例提供的显示面板的驱动方法、显示面板的驱动装置及显示装置，可以降低刷新时间。

本公开实施例提供的显示面板的驱动方法，包括：

在第一驱动模式时，确定所述显示面板中的刷新区域和非刷新区域；

根据所述刷新区域和所述非刷新区域，对所述显示面板中的栅极驱动电路输入第一时钟信号，以使所述栅极驱动电路对所述非刷新区域中的栅线输出第一栅极扫描信号，以及对所述刷新区域中的栅线输出第二栅极扫描信号；其中，所述第一栅极扫描信号的有效电平的维持时长小于所述第二栅极扫描信号的有效电平的维持时长。

在一些示例中，所述第一时钟信号的有效电平用于输出所述第一栅极扫描信号和所述第二栅极扫描信号的有效电平；

输出所述第一栅极扫描信号的有效电平的第一时钟信号的有效电平定义为第一有效电平，输出所述第二栅极扫描信号的有效电平的第一时钟信号的有效电平定义为第二有效电平，所述第一有效电平的维持时长小于所述第二有效电平的维持时长。

在一些示例中，所述第一有效电平所在的时钟周期小于所述第二有效电平所在的时钟周期。

在一些示例中，所述栅极驱动电路包括多个移位寄存器，一个移位寄存器耦接一条栅线，将所述多个移位寄存器分为多个寄存器组，同一所述寄存器组接收同一第一时钟信号；并且，同一所述寄存器组中相邻的两个移位寄存器耦接的栅线之间具有至少一条耦接其他寄存器组的栅线；

所述根据所述刷新区域和所述非刷新区域，对所述显示面板中的栅极驱动电路输入第一时钟信号，以使所述栅极驱动电路对所述非刷新区域中的栅线输出第一栅极扫描信号，以及对所述刷新区域中的栅线输出第二栅极扫描信号，包括：

根据所述刷新区域和所述非刷新区域，对同一所述寄存器组输入具有所述第一有效电平和所述第二有效电平的第一时钟信号，以使同一所述寄存器组对耦接的位于所述非刷新区域中的栅线输出所述第一栅极扫描信号，以及对耦接的位于所述刷新区域中的栅线输出所述第二栅极扫描信号。

在一些示例中，针对同一所述寄存器组输入的第一时钟信号，所述第一有效电平的维持时长不大于所述第二有效电平的1/2。

在一些示例中，不同所述寄存器组输入的第一时钟信号的第一有效电平的维持时长相同；

和/或，不同所述寄存器组输入的第一时钟信号的第二有效电平的维持时长相同。

在一些示例中，所述第一时钟信号包括第1第一时钟信号至第8第一时钟信号；

所述多个寄存器组包括第1寄存器组至第8寄存器组；其中，所述第1寄存器组与第8k-7条栅线耦接；所述第2寄存器组与第8k-6条栅线耦接；所述第3寄存器组与第8k-5条栅线耦接；所述第4寄存器组与第8k-4条栅线耦接；所述第5寄存器组与第8k-3条栅线耦接；所述第6寄存器组与第8k-2条栅线耦接；所述第7寄存器组与第8k-1条栅线耦接；所述第8寄存器组与第8k条栅线耦接；k为大于0的整数；

所述第1第一时钟信号至所述第8第一时钟信号中的至少一个第一时钟信号具有所述第一有效电平和所述第二有效电平。

在一些示例中，所述驱动方法，还包括：

在对所述非刷新区域中的栅线输出第一栅极扫描信号的有效电平时，对数据线加载设定固定电压，以使像素保持显示画面；以及，在对所述刷新区域中的栅线输出第二栅极扫描信号的有效电平时，对数据线加载驱动数据电压，以使像素刷新显示画面。

在一些示例中，所述显示面板包括公共电极；

所述驱动方法，还包括：对所述公共电极加载公共电极电压；

所述设定固定电压为所述公共电极电压。

在一些示例中，所述驱动方法还包括：

在第二驱动模式时，对所述显示面板中的栅极驱动电路输入第二时钟信号，以使所述栅极驱动电路对各所述栅线输出第三栅极扫描信号，并在对所述栅线输出第三栅极扫描信号的有效电平时，对数据线加载驱动数据电压，以使像素刷新显示画面；其中，各所述第三栅极扫描信号的有效电平的维持时长相同。

在一些示例中，所述显示面板包括电泳显示器。

本公开实施例提供的显示面板的驱动装置，包括：

确定电路，被配置为在第一驱动模式时，确定所述显示面板中的刷新区域和非刷新区域；

时钟输出电路，被配置为根据所述刷新区域和所述非刷新区域，对所述显示面板中的栅极驱动电路输入第一时钟信号，以使所述栅极驱动电路对所述非刷新区域中的栅线输出第一栅极扫描信号，以及对所述刷新区域中的栅线输出第二栅极扫描信号；其中，所述第一栅极扫描信号的有效电平的维持时长小于所述第二栅极扫描信号的有效电平的维持时长。

在一些示例中，所述驱动装置还包括：源极驱动电路；

所述源极驱动电路被配置为在对所述非刷新区域中的栅线输出第一栅极扫描信号的有效电平时，对数据线加载设定固定电压，以使像素保持显示画面；以及，在对所述刷新区域中的栅线输出第二栅极扫描信号的有效电平时，对数据线加载驱动数据电压，以使像素刷新显示画面。

本公开实施例提供的显示装置，包括显示面板和上述的显示面板的驱动装置。

本公开实施例提供的显示面板的驱动方法、显示面板的驱动装置及显示装置，通过确定显示面板中的刷新区域和非刷新区域，可以根据确定出的刷新区域和非刷新区域，对栅极驱动电路输入第一时钟信号，以使栅极驱动电路可以对非刷新区域和刷新区域中的栅线输出不同的栅极扫描信号，即对非刷新区域中的栅线输出第一栅极扫描信号，对刷新区域中的栅线输出第二栅极扫描信号。并且使第一栅极扫描信号的有效电平的维持时长小于第二栅极扫描信号的有效电平的维持时长，这样可以缩短非刷新区域进行扫描的时间，从而缩短整体的扫描时间。

附图说明

图1为本公开实施例中的显示装置的结构示意图；

图2为本公开实施例中的显示面板的结构示意图；

图3为本公开实施例中的显示面板的局部剖视结构示意图；

图4为本公开实施例中的移位寄存器的一些结构示意图；

图5为本公开实施例中的一些信号时序图；

图6为本公开实施例中的栅极驱动电路的结构示意图；

图7为本公开实施例中的栅极驱动电路的一些具体结构示意图；

图8a为本公开实施例中的栅极驱动电路的另一些具体结构示意图；

图8b为本公开实施例中的栅极驱动电路的又一些具体结构示意图；

图8c为本公开实施例中的栅极驱动电路的又一些具体结构示意图；

图8d为本公开实施例中的栅极驱动电路的又一些具体结构示意图；

图9为本公开实施例中的另一些信号时序图；

图10为本公开实施例中的驱动方法的流程图；

图11为本公开实施例中的又一些信号时序图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的耦接，而是可以包括电性的耦接，不管是直接的还是间接的。

需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本公开内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。

参见图1与图2，显示装置可以包括显示面板100和显示面板的驱动装置200。其中，显示面板100可以包括多个阵列排布的像素，多条栅线GA(例如，GA1、GA2、GA3、GA4)、多条数据线DA(例如，DA1、DA2、DA3)、栅极驱动电路110。栅极驱动电路110分别与栅线GA1、GA2、GA3、GA4耦接。驱动装置200可以包括：确定电路210、时钟输出电路220以及源极驱动电路230。源极驱动电路230分别与数据线DA1、DA2、DA3耦接。示例性地，源极驱动电路230可以设置为2个，其中一个源极驱动电路230耦接一半数量的数据线，另一个源极驱动电路230耦接另一半数量的数据线。当然，源极驱动电路230也可以设置3个、4个、或更多个，其可以根据实际应用的需求进行设计确定，在此不作限定。

参见图2与图3所示，每个像素SPX中包括晶体管11和驱动电极12。其中，一行像素SPX对应一条栅线，一列像素SPX对应一条数据线。晶体管11的栅极与对应的栅线耦接，晶体管11的源极与对应的数据线耦接，晶体管11的漏极与驱动电极12耦接，需要说明的是，本公开中对具体像素排布结构和数据线，扫描线的排布方式不限定。

在本公开一些实施例中，栅极驱动电路可以包括多个移位寄存器，一个移位寄存器耦接一条栅线。示例性地，如图4所示，移位寄存器可以包括：开关晶体管M1～M11以及存储电容CST。并且，移位寄存器耦接输入信号端IP、复位信号端RE、时钟信号端CLK、参考电压端VREF、第一扫描控制端VDS、第二扫描控制端VSD、下拉控制端GCH、降噪控制端GCL、帧复位信号端STVO、驱动输出端GOUT，第一节点PU和第二节点PD。图4所示的移位寄存器在第n帧Fn中工作对应的信号时序图，如图5所示，具体工作过程与现有技术中的基本相同，在此不作赘述。其中，TS代表扫描阶段，BT代表空白时间(Blanking Time)阶段。ip代表输入信号端IP的信号，ck代表时钟信号端CLK的信号，ga代表驱动输出端GOUT的栅极扫描信号，re代表复位信号端RE的信号，vds代表第一扫描控制端VDS的信号，vsd代表第二扫描控制端VSD的信号，gch代表下拉控制端GCH的信号，gcl代表降噪控制端GCL的信号，stvo代表帧复位信号端STVO的信号，vref代表参考电压端VREF的信号。示例性地，驱动输出端GOUT与对应的栅线耦接。栅极扫描信号ga的有效电平可以控制对应栅线耦接的像素中的晶体管导通，无效电平可以控制对应栅线耦接的像素中的晶体管截止。示例性地，开关晶体管M1～M11为N型晶体管，栅极扫描信号ga的有效电平可以为高电平，无效电平为低电平，且信号vref为低电平的固定电压。或者，开关晶体管M1～M11为P型晶体管，栅极扫描信号ga的有效电平也可以为低电平，无效电平为高电平，且信号vref为高电平的固定电压。在此不作限定。

需要说明的是，本公开实施例提供的上述移位寄存器中，开关晶体管M1和M2对称设计，可以实现功能互换，因此本公开实施例提供的上述移位寄存器可以实现双向扫描。在正向扫描时，将开关晶体管M1作为输入用晶体管，开关晶体管M2作为复位用晶体管。并且，以栅极扫描信号ga的有效电平为高电平，无效电平为低电平为例，第一扫描控制端VDS的信号vds为高电平的固定电压，第二扫描控制端VSD的信号vsd为低电平的固定电压。在反向扫描时，将开关晶体管M2作为输入用晶体管，开关晶体管M1作为复位用晶体管。并且，以栅极扫描信号ga的有效电平为高电平，无效电平为低电平为例，第一扫描控制端VDS的信号vds为低电平的固定电压，第二扫描控制端VSD的信号vsd为低电平的固定电压。

在本公开一些实施例中，显示面板还可以包括多条时钟信号线和多条帧起始信号线，并且该多条时钟信号线和多条帧起始信号线分别与栅极驱动电路耦接。这样可以通过时钟信号线向栅极驱动电路输入相应的时钟信号，该时钟信号输入移位寄存器的时钟信号端，从而使移位寄存器对耦接的栅线输出栅极扫描信号。示例性地，如图6所示，显示面板可以包括8条时钟信号线CK1～CK8，该8条时钟信号线CK1～CK8与栅极驱动电路110耦接。需要说明的是，图4仅是以8条时钟信号线为例进行说明，在实际应用中，时钟信号线的具体数量可以根据实际应用的需求进行确定，在此不作限定，例如也可以是2的整数倍的其他数量的时钟信号线，如2、4、6、10、12等条数的时钟信号线。

在本公开一些实施例中，栅极驱动电路中的移位寄存器划分为多个级联组。同一级联组中的移位寄存器级联设置。并且，不同级联组与不同的帧起始信号线耦接。并且，将多个移位寄存器分为多个寄存器组，同一寄存器组耦接同一时钟信号线。且同一寄存器组中相邻的两个移位寄存器耦接的栅线之间具有至少一条耦接其他寄存器组的栅线。示例性地，以栅线GA1～GA24以及时钟信号线CK1～CK8为例，如图7至图8d所示，栅极驱动电路110包括移位寄存器SR1～SR24，移位寄存器SR1的驱动输出端GOUT与栅线GA1耦接，移位寄存器SR2的驱动输出端GOUT与栅线GA2耦接，移位寄存器SR3的驱动输出端GOUT与栅线GA3耦接，……移位寄存器SR23的驱动输出端GOUT与栅线GA23耦接，移位寄存器SR24的驱动输出端GOUT与栅线GA24耦接。移位寄存器SR1～SR24分为4个级联组ZSR1～ZSR4。其中，级联组ZSR1与帧起始信号线STV1耦接，级联组ZSR2与帧起始信号线STV2耦接，级联组ZSR3与帧起始信号线STV3耦接，级联组ZSR4与帧起始信号线STV4耦接。并且，将多个移位寄存器分为8个寄存器组：第1寄存器组至第8寄存器组ZGOA1～ZGOA8，第1寄存器组ZGOA1中的移位寄存器与时钟信号线CK1耦接，第2寄存器组ZGOA2中的移位寄存器与时钟信号线CK2耦接，第3寄存器组ZGOA3中的移位寄存器与时钟信号线CK3耦接，第4寄存器组ZGOA4中的移位寄存器与时钟信号线CK4耦接，第5寄存器组ZGOA5中的移位寄存器与时钟信号线CK5耦接，第6寄存器组ZGOA6中的移位寄存器与时钟信号线CK6耦接，第7寄存器组ZGOA7中的移位寄存器与时钟信号线CK7耦接，第8寄存器组ZGOA8中的移位寄存器与时钟信号线CK8耦接。以及述第1寄存器组ZGOA1与第8k-7条栅线耦接；第2寄存器组ZGOA2与第8k-6条栅线耦接；第3寄存器组ZGOA3与第8k-5条栅线耦接；第4寄存器组ZGOA4与第8k-4条栅线耦接；第5寄存器组ZGOA5与第8k-3条栅线耦接；第6寄存器组ZGOA6与第8k-2条栅线耦接；第7寄存器组ZGOA7与第8k-1条栅线耦接；第8寄存器组ZGOA8与第8k条栅线耦接；k为大于0的整数。

示例性地，如图7与图8a所示，级联组ZSR1包括移位寄存器SR1、SR5、SR9、SR13、SR17以及SR21。移位寄存器SR1的输入信号端IP与帧起始信号线STV1耦接，移位寄存器SR1的驱动输出端GOUT与移位寄存器SR5的输入信号端IP耦接，移位寄存器SR5的驱动输出端GOUT与移位寄存器SR1的复位信号端RE耦接。移位寄存器SR5的驱动输出端GOUT与移位寄存器SR9的输入信号端IP耦接，移位寄存器SR9的驱动输出端GOUT与移位寄存器SR5的复位信号端RE耦接。其余同理，可依此类推，在此不作赘述。并且，第寄存器组ZGOA1包括移位寄存器SR1、SR9、SR17。且移位寄存器SR1、SR9、SR17的时钟信号端均与时钟信号线CK1耦接。第5寄存器组ZGOA5包括移位寄存器SR5、SR13、SR21。且移位寄存器SR5、SR13、SR21的时钟信号端均与时钟信号线CK5耦接。

示例性地，如图7与图8b所示，级联组ZSR2包括移位寄存器SR2、SR6、SR10、SR14、SR18以及SR22。移位寄存器SR2的输入信号端IP与帧起始信号线STV2耦接，移位寄存器SR2的驱动输出端GOUT与移位寄存器SR6的输入信号端IP耦接，移位寄存器SR6的驱动输出端GOUT与移位寄存器SR2的复位信号端RE耦接。移位寄存器SR6的驱动输出端GOUT与移位寄存器SR10的输入信号端IP耦接，移位寄存器SR10的驱动输出端GOUT与移位寄存器SR6的复位信号端RE耦接。其余同理，可依此类推，在此不作赘述。并且，第2寄存器组ZGOA2包括移位寄存器SR2、SR10、SR18。且移位寄存器SR2、SR10、SR18的时钟信号端均与时钟信号线CK2耦接。第6寄存器组ZGOA6包括移位寄存器SR6、SR14、SR22。且移位寄存器SR6、SR14、SR22的时钟信号端均与时钟信号线CK6耦接。

示例性地，如图7与图8c所示，级联组ZSR3包括移位寄存器SR3、SR7、SR11、SR15、SR19以及SR23。移位寄存器SR3的输入信号端IP与帧起始信号线STV3耦接，移位寄存器SR3的驱动输出端GOUT与移位寄存器SR7的输入信号端IP耦接，移位寄存器SR7的驱动输出端GOUT与移位寄存器SR3的复位信号端RE耦接。移位寄存器SR7的驱动输出端GOUT与移位寄存器SR11的输入信号端IP耦接，移位寄存器SR11的驱动输出端GOUT与移位寄存器SR7的复位信号端RE耦接。其余同理，可依此类推，在此不作赘述。并且，第3寄存器组ZGOA3包括移位寄存器SR3、SR11、SR19。且移位寄存器SR3、SR11、SR19的时钟信号端均与时钟信号线CK3耦接。第7寄存器组ZGOA7包括移位寄存器SR7、SR15、SR23。且移位寄存器SR7、SR15、SR23的时钟信号端均与时钟信号线CK7耦接。

示例性地，如图7与图8d所示，级联组ZSR4包括移位寄存器SR4、SR8、SR12、SR16、SR20以及SR24。移位寄存器SR4的输入信号端IP与帧起始信号线STV4耦接，移位寄存器SR4的驱动输出端GOUT与移位寄存器SR8的输入信号端IP耦接，移位寄存器SR8的驱动输出端GOUT与移位寄存器SR4的复位信号端RE耦接。移位寄存器SR8的驱动输出端GOUT与移位寄存器SR12的输入信号端IP耦接，移位寄存器SR12的驱动输出端GOUT与移位寄存器SR8的复位信号端RE耦接。其余同理，可依此类推，在此不作赘述。并且，第4寄存器组ZGOA4包括移位寄存器SR4、SR12、SR20。且移位寄存器SR4、SR12、SR20的时钟信号端均与时钟信号线CK4耦接。第8寄存器组ZGOA8包括移位寄存器SR8、SR16、SR24。且移位寄存器SR8、SR16、SR24的时钟信号端均与时钟信号线CK8耦接。

在本公开一些实施例中，在确定采用第二驱动模式时，可以对显示面板中的栅极驱动电路输入第二时钟信号，以使栅极驱动电路对各栅线输出第三栅极扫描信号，并在对栅线输出第三栅极扫描信号的有效电平时，对数据线加载驱动数据电压，以使像素刷新显示画面；其中，各第三栅极扫描信号的有效电平的维持时长相同。示例性地，第二时钟信号的有效电平用于输出第三栅极扫描信号的有效电平。可选地，各第二时钟信号的有效电平的维持时长相同。可选地，各第二时钟信号的时钟周期相同。

示例性地，在第二驱动模式时，同一寄存器组接收同一第二时钟信号。图7所示的栅极驱动电路对应的信号时序图，如图9所示。其中，ck1_2代表输入到时钟信号线CK1上的第二时钟信号，ck2_2代表输入到时钟信号线CK2上的第二时钟信号，ck3_2代表输入到时钟信号线CK3上的第二时钟信号，ck4_2代表输入到时钟信号线CK4上的第二时钟信号，ck5_2代表输入到时钟信号线CK5上的第二时钟信号，ck6_2代表输入到时钟信号线CK6上的第二时钟信号，ck7_2代表输入到时钟信号线CK7上的第二时钟信号，ck8_2代表输入到时钟信号线CK8上的第二时钟信号。并且，ck1_2作为第1第二时钟信号，ck2_2作为第2第二时钟信号，ck3_2作为第3第二时钟信号，ck4_2作为第4第二时钟信号，ck5_2作为第5第二时钟信号，ck6_2作为第6第二时钟信号，ck7_2作为第7第二时钟信号，ck8_2作为第8第二时钟信号。

并且，信号ga1_3代表栅极驱动电路110输出到栅线GA1上的第三栅极扫描信号，信号ga2_3代表栅极驱动电路110输出到栅线GA2上的第三栅极扫描信号，……信号ga22_3代表栅极驱动电路110输出到栅线GA22上的第三栅极扫描信号，信号ga23_3代表栅极驱动电路110输出到栅线GA23上的第三栅极扫描信号，信号ga24_3代表栅极驱动电路110输出到栅线GA24上的第三栅极扫描信号。并且，以高电平为第三栅极扫描信号的有效电平为例，移位寄存器SR1将第1第二时钟信号ck1_2的第一个高电平输出到栅线GA1上，以产生第三栅极扫描信号ga1_3中的高电平。移位寄存器SR2将第2第二时钟信号ck2_2的第一个高电平输出到栅线GA2上，以产生第三栅极扫描信号ga2_3中的高电平。移位寄存器SR3将第3第二时钟信号ck3_2的第一个高电平输出到栅线GA3上，以产生第三栅极扫描信号ga3_3中的高电平。移位寄存器SR4将第4第二时钟信号ck4_2的第一个高电平输出到栅线GA4上，以产生第三栅极扫描信号ga4_3中的高电平。移位寄存器SR5将第5第二时钟信号ck5_2的第一个高电平输出到栅线GA5上，以产生第三栅极扫描信号ga5_3中的高电平。移位寄存器SR6将第6第二时钟信号ck6_2的第一个高电平输出到栅线GA6上，以产生第三栅极扫描信号ga6_3中的高电平。移位寄存器SR7将第7第二时钟信号ck7_2的第一个高电平输出到栅线GA7上，以产生第三栅极扫描信号ga7_3中的高电平。移位寄存器SR8将第8第二时钟信号ck8_2的第一个高电平输出到栅线GA8上，以产生第三栅极扫描信号ga8_3中的高电平。移位寄存器SR9将第1第二时钟信号ck1_2的第二个高电平输出到栅线GA9上，以产生第三栅极扫描信号ga9_3中的高电平。移位寄存器SR10将第2第二时钟信号ck2_2的第二个高电平输出到栅线GA10上，以产生第三栅极扫描信号ga10_3中的高电平。移位寄存器SR11将第3第二时钟信号ck3_2的第二个高电平输出到栅线GA11上，以产生第三栅极扫描信号ga11_3中的高电平。移位寄存器SR12将第4第二时钟信号ck4_2的第二个高电平输出到栅线GA12上，以产生第三栅极扫描信号ga12_3中的高电平。移位寄存器SR13将第5第二时钟信号ck5_2的第二个高电平输出到栅线GA13上，以产生第三栅极扫描信号ga13_3中的高电平。移位寄存器SR14将第6第二时钟信号ck6_2的第二个高电平输出到栅线GA14上，以产生第三栅极扫描信号ga14_3中的高电平。移位寄存器SR15将第7第二时钟信号ck7_2的第二个高电平输出到栅线GA15上，以产生第三栅极扫描信号ga15_3中的高电平。移位寄存器SR16将第8第二时钟信号ck8_2的第二个高电平输出到栅线GA16上，以产生第三栅极扫描信号ga16_3中的高电平。其余同理，可依此类推，在此不作赘述。

也就是说，各第二时钟信号ck1_2～ck8_2的高电平的维持时长相同，各第二时钟信号ck1_2～ck8_2的时钟周期相同。并且，第二时钟信号ck1_2～ck8_2的高电平可以为其有效电平，低电平为其无效脉冲。当然，在移位寄存器将第二时钟信号的低电平输出，以产生第三栅极扫描信号中控制晶体管导通的低电平信号时，可以将第二时钟信号的低电平作为其有效电平，高电平作为其无效脉冲。

EPD具有几大优势。一是能耗低，二是EPD属于反射型，因此具有良好的日光可读性。本公开实施例提供的显示面板可以设置为电泳显示器。示例性地，如图3所示，EPD一般包括相对设置的阵列基板10和对向基板20，以及设置于阵列基板10和对向基板20之间的多个微胶囊30。其中，阵列基板10上设置有多个像素，每个像素具有驱动电极12和晶体管(图3中未示出)。对向基板20上设置有公共电极21。并且，每个微胶囊30都包含被充上负(-)或正(+)电位的白色油墨颗粒31(图3中以白色油墨颗粒31充上正电位为例)、被充上与白色油墨颗粒31相反电位的黑色油墨颗粒32、以及透明电介质。例如，如果白色油墨颗粒31被充上正电位(+)，则黑色油墨颗粒32被充上负电位(-)。以及，一个像素对应设置一个微胶囊30，在公共电极21上加载公共电极电压，以及在驱动电极12上加载驱动数据电压，以使公共电极21和驱动电极12之间形成电场，若公共电极电压为0V，驱动数据电压为+16V，则白色油墨颗粒31向公共电极21处聚集，黑色油墨颗粒32向驱动电极12处聚集，由于反射环境光的作用，该像素显示白色。若公共电极电压为0V，驱动数据电压为-16V，则白色油墨颗粒31向驱动电极12处聚集，黑色油墨颗粒32向公共电极21处聚集，由于反射环境光的作用，该像素显示黑色。

通常，EPD只在刷新时需要用电，与每秒数十次刷新的高速响应显示器件相比，具有节能的优点。并且不损害视力。目前EPD主要用途是电子价签，而电子价签大部分时间显示的物品名称是不变的，通常只是对相应的物品价格进行调整。因此，对于某些应用需求，只需要进行部分区域刷新即可显示画面，这时，若对整个画面进行刷新既费时又费电。本公开实施例提供的显示面板的驱动方法，通过确定显示面板中的刷新区域和非刷新区域，可以根据确定出的刷新区域和非刷新区域，对栅极驱动电路输入第一时钟信号，以使栅极驱动电路可以对非刷新区域和刷新区域中的栅线输出不同的栅极扫描信号，即对非刷新区域中的栅线输出第一栅极扫描信号，对刷新区域中的栅线输出第二栅极扫描信号。并且使第一栅极扫描信号的有效电平的维持时长小于第二栅极扫描信号的有效电平的维持时长，这样可以缩短非刷新区域进行扫描的时间，从而缩短整体的扫描时间。

本公开实施例提供了显示面板的驱动方法，如图10所示，可以包括如下步骤：

S10、在第一驱动模式时，确定显示面板中的刷新区域和非刷新区域。

在一些示例中，以一行像素对应一条栅线为例，在EPD为电子价签时，通常在电子价签的上部分区域显示物品的名称(即长时间不需要变化的画面)，在电子价签的下部分区域显示物品的价格(即短时间需要变化的画面)，因此，可以将电子价签的上部分区域中长时间不需要变化的画面对应的区域作为非刷新区域，将下部分区域中短时间需要变化的画面对应的区域作为刷新区域。例如，结合图6所示，以栅线GA1～GA24为例，栅线GA1～GA16耦接的像素所在的区域为非刷新区域，栅线GA17～GA24耦接的像素所在的区域为刷新区域。

或者，若电子价签的下部分区域显示物品的名称，上部分区域显示物品的价格，因此，可以将电子价签的上部分区域作为刷新区域，将下部分区域作为非刷新区域。例如，结合图6所示，以栅线GA1～GA24为例，栅线GA1～GA8耦接的像素所在的区域为刷新区域，栅线GA9～GA24耦接的像素所在的区域为非刷新区域。

S20、根据刷新区域和非刷新区域，对显示面板中的栅极驱动电路输入第一时钟信号，以使栅极驱动电路对非刷新区域中的栅线输出第一栅极扫描信号，以及对刷新区域中的栅线输出第二栅极扫描信号。其中，第一栅极扫描信号的有效电平的维持时长小于第二栅极扫描信号的有效电平的维持时长。

在一些示例中，第一栅极扫描信号的有效电平可以控制对应栅线耦接的晶体管导通，无效电平可以控制对应栅线耦接的晶体管截止。示例性地，第一栅极扫描信号的有效电平可以为高电平，无效电平为低电平。或者，第一栅极扫描信号的有效电平也可以为低电平，无效电平为高电平，在此不作限定。

在一些示例中，第二栅极扫描信号的有效电平可以控制对应栅线耦接的晶体管导通，无效电平可以控制对应栅线耦接的晶体管截止。示例性地，第二栅极扫描信号的有效电平可以为高电平，无效电平为低电平。或者，第二栅极扫描信号的有效电平也可以为低电平，无效电平为高电平，在此不作限定。

在一些示例中，第一栅极扫描信号和第二栅极扫描信号的有效电平均为高电平，无效电平均为低电平。或者，第一栅极扫描信号和第二栅极扫描信号的有效电平均为低电平，无效电平均为高电平，在此不作限定。

以栅线GA1～GA16耦接的像素所在的区域为非刷新区域，栅线GA17～GA24耦接的像素所在的区域为刷新区域，以及第一栅极扫描信号和第二栅极扫描信号的有效电平均为高电平，无效电平均为低电平为例进行说明。示例性地，结合图7与图11所示，ga1_1代表栅极驱动电路110对栅线GA1输出的第一栅极扫描信号，ga2_1代表栅极驱动电路110对栅线GA2输出的第一栅极扫描信号，ga3_1代表栅极驱动电路110对栅线GA3输出的第一栅极扫描信号，……ga15_1代表栅极驱动电路110对栅线GA15输出的第一栅极扫描信号，ga16_1代表栅极驱动电路110对栅线GA16输出的第一栅极扫描信号，ga17_2代表栅极驱动电路110对栅线GA17输出的第二栅极扫描信号，ga18_2代表栅极驱动电路110对栅线GA18输出的第二栅极扫描信号，……ga24_2代表栅极驱动电路110对栅线GA24输出的第二栅极扫描信号。并且，第一栅极扫描信号ga1_1～ga16_1的高电平的维持时长均为ts1，第二栅极扫描信号ga17_2～ga24_2的高电平的维持时长均为ts2，第一栅极扫描信号ga1_1～ga16_1的高电平的维持时长ts1小于第二栅极扫描信号ga17_2～ga24_2的高电平的维持时长ts2。

在本公开一些实施例中，对栅极驱动电路输入的第一时钟信号的有效电平用于输出第一栅极扫描信号和第二栅极扫描信号的有效电平。其中，第一时钟信号输入移位寄存器的时钟信号端，移位寄存器可以将第一时钟信号的有效电平通过驱动输出端作为第一栅极扫描信号和第二栅极扫描的有效电平输出。并且，输出第一栅极扫描信号的有效电平的第一时钟信号的有效电平定义为第一有效电平，输出第二栅极扫描信号的有效电平的第一时钟信号的有效电平定义为第二有效电平，如图11所示，第一有效电平的维持时长tcs1小于第二有效电平的维持时长tcs2。例如，以有效电平为高电平为例，作为第一有效电平的高电平的维持时长小于作为第二有效电平的高电平的维持时长。

可选地，如图11所示，第一有效电平所在的时钟周期TCK1小于第二有效电平所在的时钟周期TCK2。例如，以有效电平为高电平为例，作为第一有效电平的高电平所在的时钟周期小于作为第二有效电平的高电平所在的时钟周期。

在本公开一些实施例中，根据刷新区域和非刷新区域，对显示面板中的栅极驱动电路输入第一时钟信号，以使栅极驱动电路对非刷新区域中的栅线输出第一栅极扫描信号，以及对刷新区域中的栅线输出第二栅极扫描信号，包括：根据刷新区域和非刷新区域，对同一寄存器组输入具有第一有效电平和第二有效电平的第一时钟信号，以使同一寄存器组对耦接的位于非刷新区域中的栅线输出第一栅极扫描信号，以及对耦接的位于刷新区域中的栅线输出第二栅极扫描信号。示例性地，针对同一寄存器组输入的第一时钟信号，第一有效电平的维持时长不大于第二有效电平的1/2。可选地，不同寄存器组输入的第一时钟信号的第一有效电平的维持时长相同。可选地，不同寄存器组输入的第一时钟信号的第二有效电平的维持时长相同。

示例性地，在第一驱动模式时，同一寄存器组接收同一第一时钟信号。图7所示的栅极驱动电路对应的信号时序图，如图11所示。其中，ck1_1代表输入到时钟信号线CK1上的第一时钟信号，ck2_1代表输入到时钟信号线CK2上的第一时钟信号，ck3_1代表输入到时钟信号线CK3上的第一时钟信号，ck4_1代表输入到时钟信号线CK4上的第一时钟信号，ck5_1代表输入到时钟信号线CK5上的第一时钟信号，ck6_1代表输入到时钟信号线CK6上的第一时钟信号，ck7_1代表输入到时钟信号线CK7上的第一时钟信号，ck8_1代表输入到时钟信号线CK8上的第一时钟信号。并且，ck1_1作为第1第一时钟信号，ck2_1作为第2第一时钟信号，ck3_1作为第3第一时钟信号，ck4_1作为第4第一时钟信号，ck5_1作为第5第一时钟信号，ck6_1作为第6第一时钟信号，ck7_1作为第7第一时钟信号，ck8_1作为第8第一时钟信号。示例性地，第1第一时钟信号至第8第一时钟信号中的至少一个第一时钟信号具有第一有效电平和第二有效电平。可选地，第1第一时钟信号至第8第一时钟信号中的每一个第一时钟信号具有第一有效电平和第二有效电平。

并且，信号ga1_1代表栅极驱动电路110输出到栅线GA1上的第一栅极扫描信号，信号ga2_1代表栅极驱动电路110输出到栅线GA2上的第一栅极扫描信号，……信号ga15_1代表栅极驱动电路110输出到栅线GA15上的第一栅极扫描信号，信号ga16_1代表栅极驱动电路110输出到栅线GA16上的第一栅极扫描信号，信号ga17_2代表栅极驱动电路110输出到栅线GA17上的第二栅极扫描信号，信号ga18_2代表栅极驱动电路110输出到栅线GA18上的第二栅极扫描信号，……信号ga24_2代表栅极驱动电路110输出到栅线GA24上的第二栅极扫描信号。并且，以高电平为第一栅极扫描信号的有效电平为例，移位寄存器SR1将第1第一时钟信号ck1_1的第一个高电平输出到栅线GA1上，以产生第一栅极扫描信号ga1_1中的高电平。移位寄存器SR2将第2第一时钟信号ck2_1的第一个高电平输出到栅线GA2上，以产生第一栅极扫描信号ga2_1中的高电平。移位寄存器SR3将第3第一时钟信号ck3_1的第一个高电平输出到栅线GA3上，以产生第一栅极扫描信号ga3_1中的高电平。移位寄存器SR4将第4第一时钟信号ck4_1的第一个高电平输出到栅线GA4上，以产生第一栅极扫描信号ga4_1中的高电平。移位寄存器SR5将第5第一时钟信号ck5_1的第一个高电平输出到栅线GA5上，以产生第一栅极扫描信号ga5_1中的高电平。移位寄存器SR6将第6第一时钟信号ck6_1的第一个高电平输出到栅线GA6上，以产生第一栅极扫描信号ga6_1中的高电平。移位寄存器SR7将第7第一时钟信号ck7_1的第一个高电平输出到栅线GA7上，以产生第一栅极扫描信号ga7_1中的高电平。移位寄存器SR8将第8第一时钟信号ck8_1的第一个高电平输出到栅线GA8上，以产生第一栅极扫描信号ga8_1中的高电平。移位寄存器SR9将第1第一时钟信号ck1_1的第二个高电平输出到栅线GA9上，以产生第一栅极扫描信号ga9_1中的高电平。移位寄存器SR10将第2第一时钟信号ck2_1的第二个高电平输出到栅线GA10上，以产生第一栅极扫描信号ga10_1中的高电平。移位寄存器SR11将第3第一时钟信号ck3_1的第二个高电平输出到栅线GA11上，以产生第一栅极扫描信号ga11_1中的高电平。移位寄存器SR12将第4第一时钟信号ck4_1的第二个高电平输出到栅线GA12上，以产生第一栅极扫描信号ga12_1中的高电平。移位寄存器SR13将第5第一时钟信号ck5_1的第二个高电平输出到栅线GA13上，以产生第一栅极扫描信号ga13_1中的高电平。移位寄存器SR14将第6第一时钟信号ck6_1的第二个高电平输出到栅线GA14上，以产生第一栅极扫描信号ga14_1中的高电平。移位寄存器SR15将第7第一时钟信号ck7_1的第二个高电平输出到栅线GA15上，以产生第一栅极扫描信号ga15_1中的高电平。移位寄存器SR16将第8第一时钟信号ck8_1的第二个高电平输出到栅线GA16上，以产生第一栅极扫描信号ga16_1中的高电平。移位寄存器SR17将第1第一时钟信号ck1_1的第三个高电平输出到栅线GA17上，以产生第二栅极扫描信号ga17_2中的高电平。移位寄存器SR18将第2第一时钟信号ck2_1的第三个高电平输出到栅线GA18上，以产生第二栅极扫描信号ga18_2中的高电平。移位寄存器SR19将第3第一时钟信号ck3_1的第三个高电平输出到栅线GA19上，以产生第二栅极扫描信号ga19_2中的高电平。移位寄存器SR20将第4第一时钟信号ck4_1的第三个高电平输出到栅线GA20上，以产生第二栅极扫描信号ga20_2中的高电平。移位寄存器SR21将第5第一时钟信号ck5_1的第三个高电平输出到栅线GA21上，以产生第二栅极扫描信号ga21_2中的高电平。移位寄存器SR22将第6第一时钟信号ck6_1的第三个高电平输出到栅线GA22上，以产生第二栅极扫描信号ga22_2中的高电平。移位寄存器SR23将第7第一时钟信号ck7_1的第三个高电平输出到栅线GA23上，以产生第二栅极扫描信号ga23_2中的高电平。移位寄存器SR24将第8第一时钟信号ck8_1的第三个高电平输出到栅线GA24上，以产生第二栅极扫描信号ga24_2中的高电平。

也就是说，第一时钟信号ck1_1～ck8_1的高电平可以为其有效电平，低电平为其无效脉冲。当然，在移位寄存器将第一时钟信号的低电平输出，以产生第一栅极扫描信号和第二栅极扫描信号中控制晶体管导通的低电平信号时，可以将第一时钟信号的低电平作为其有效电平，高电平作为其无效脉冲。

在本公开一些实施例中，驱动方法，还可以包括：在对非刷新区域中的栅线输出第一栅极扫描信号的有效电平时，对数据线加载设定固定电压，以使像素保持显示画面。示例性地，设定固定电压为公共电极电压。在具体实施时，数据线加载设定固定电压时，第一栅极扫描信号的有效电平可以控制对应栅线耦接的晶体管导通，从而将设定固定电压输入到对应像素的驱动电极上，由于驱动电极上的设定固定电压为公共电极电压，这样可以不用使相对设置的驱动电极和公共电极之间产生电场，因此不会驱动白色油墨颗粒和黑色油墨颗粒运动，从而可以使该像素保持之前的显示状态。例如，若该像素在第n帧显示黑色，则在第n+1帧采用第二驱动模式时，该像素的相对设置的驱动电极和公共电极之间未产生电场，则在第n+1帧中该像素保持黑色显示。若该像素在第n帧显示白色，则在第n+1帧采用第二驱动模式时，该像素的相对设置的驱动电极和公共电极之间未产生电场，则在第n+1帧中该像素保持白色显示。这样可以实现较佳的局部刷新效果。

在本公开一些实施例中，驱动方法，还可以包括：在对刷新区域中的栅线输出第二栅极扫描信号的有效电平时，对数据线加载驱动数据电压，以使像素刷新显示画面。

示例性地，驱动数据电压与公共电极电压不同。在具体实施时，数据线加载驱动数据电压时，第二栅极扫描信号的有效电平可以控制对应栅线耦接的晶体管导通，从而将驱动数据电压输入对应像素的驱动电极上，由于驱动电极上的驱动数据电压与公共电极电压不同，这样可以使相对设置的驱动电极和公共电极之间产生电场，因此可以驱动白色油墨颗粒和黑色油墨颗粒进行运动，从而可以使该像素刷新显示画面。例如，若该像素在第n帧显示黑色，则在第n+1帧采用第二驱动模式时，该像素的相对设置的驱动电极和公共电极之间产生电场，则在第n+1帧中该像素通过刷新可以显示白色。若该像素在第n帧显示白色，则在第n+1帧采用第二驱动模式时，该像素的相对设置的驱动电极和公共电极之间产生电场，则在第n+1帧中该像素通过刷新可以黑色。

需要说明的是，对于常规的EPD电子价签类产品，其尺寸通常在10寸以下，像素行数通常小于1000行，驱动频率通常为50Hz，则每一像素行的充电时间大于20us。示例性地，以2.66寸的EPD产品且有效电平为高电平为例，该EPD产品具有8条时钟信号线，驱动频率为50Hz，像素行总数为320行，每一行时间为62.5us(含相邻行时间间隙)，第一时钟信号中作为第一有效电平的高电平的维持时长约为52us(相邻行有一个时间间隙)，移位寄存器中的第一节点PU在第一次上拉时达到峰值20V，但第一时钟信号的高电平还未出现时，第一节点PU的电压会由于漏电持续下降，导致第一节点PU在第二次进一步上拉时电压为11.8V，但也会使驱动输出端输出高电平，以保持驱动输出端的输出波形正常。也就是说，在第一节点PU的电压为11.8V时，可以控制开关晶体管M3正常导通。示例性地，以6.1寸的EPD产品且有效电平为高电平为例，该EPD产品具有8条时钟信号线，驱动频率为50Hz，像素行总数为600行，每一行时间为30us(含相邻行时间间隙)，第一时钟信号中作为第一有效电平的高电平的维持时长为25us(相邻行有一个时间间隙)，移位寄存器中的第一节点PU在第一次上拉时未达到峰值，其电压为16V。由于第一有效电平的高电平之间的间隔减低，第一节点PU的电压由于漏电下降的较少，第一节点PU在第二次进一步上拉时电压为16V，会使驱动输出端输出高电平，以保持驱动输出端的输出波形正常。也就是说，在第一有效电平的维持时长变短，所在的时钟周期变短，第一节点PU也可以控制开关晶体管M3正常导通。因此，通过上述两种尺寸的EPD产品验证，非刷新区域通过使第一有效电平的维持时长减少是不会影响正常移位寄存器结构正常工作的。

本公开实施例还提供了显示面板的驱动装置，如图1所示，包括：

确定电路210，被配置为在第一驱动模式时，确定显示面板中的刷新区域和非刷新区域。

时钟输出电路220，被配置为根据刷新区域和非刷新区域，对显示面板中的栅极驱动电路输入第一时钟信号，以使栅极驱动电路对非刷新区域中的栅线输出第一栅极扫描信号，以及对刷新区域中的栅线输出第二栅极扫描信号；其中，第一栅极扫描信号的有效电平的维持时长小于第二栅极扫描信号的有效电平的维持时长。

在本公开一些实施例中，时钟输出电路220还被配置为在第二驱动模式时，对显示面板中的栅极驱动电路输入第二时钟信号，以使栅极驱动电路对各栅线输出第三栅极扫描信号，并在对栅线输出第三栅极扫描信号的有效电平时，对数据线加载驱动数据电压，以使像素刷新显示画面；其中，各第三栅极扫描信号的有效电平的维持时长相同。

在本公开一些实施例中，驱动装置200还包括：源极驱动电路230。其中，源极驱动电路230被配置为在对非刷新区域中的栅线输出第一栅极扫描信号的有效电平时，对数据线加载设定固定电压，以使像素保持显示画面；以及，在对刷新区域中的栅线输出第二栅极扫描信号的有效电平时，对数据线加载驱动数据电压，以使像素刷新显示画面。

在本公开一些实施例中，源极驱动电路230还被配置为在对非刷新区域中的栅线输出第三栅极扫描信号的有效电平时，对数据线加载驱动数据电压，以使像素刷新显示画面。

需要说明的是，该驱动装置的驱动原理和具体实施方式与上述实施例驱动方法的原理和实施方式相同，因此，该驱动装置的工作过程可参见上述实施例中驱动方法的具体实施方式进行实施，在此不再赘述。

基于同一公开构思，本公开实施例还提供了一种显示装置，包括本公开实施例提供的上述显示面板和驱动装置。该显示装置解决问题的原理与前述驱动装置相似，因此该显示装置的实施可以参见前述驱动装置的实施，重复之处在此不再赘述。

在具体实施时，在本公开实施例中，显示装置可以为：EPD显示装置。例如，显示装置可以为：电子价签等。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本公开的限制。

本公开实施例提供的显示面板的驱动方法、显示面板的驱动装置及显示装置，通过确定显示面板中的刷新区域和非刷新区域，可以根据确定出的刷新区域和非刷新区域，对栅极驱动电路输入第一时钟信号，以使栅极驱动电路可以对非刷新区域和刷新区域中的栅线输出不同的栅极扫描信号，即对非刷新区域中的栅线输出第一栅极扫描信号，对刷新区域中的栅线输出第二栅极扫描信号。并且使第一栅极扫描信号的有效电平的维持时长小于第二栅极扫描信号的有效电平的维持时长，这样可以缩短非刷新区域进行扫描的时间，从而缩短整体的扫描时间。

显然，本领域的技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样，倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。

Claims (12)

1.一种显示面板的驱动方法，其特征在于，包括：

在第一驱动模式时，确定所述显示面板中的刷新区域和非刷新区域；

根据所述刷新区域和所述非刷新区域，对所述显示面板中的栅极驱动电路输入第一时钟信号，以使所述栅极驱动电路对所述非刷新区域中的栅线输出第一栅极扫描信号，以及对所述刷新区域中的栅线输出第二栅极扫描信号；其中，所述第一栅极扫描信号的有效电平的维持时长小于所述第二栅极扫描信号的有效电平的维持时长；

所述第一时钟信号的有效电平用于输出所述第一栅极扫描信号和所述第二栅极扫描信号的有效电平；输出所述第一栅极扫描信号的有效电平的第一时钟信号的有效电平定义为第一有效电平，输出所述第二栅极扫描信号的有效电平的第一时钟信号的有效电平定义为第二有效电平，所述第一有效电平的维持时长小于所述第二有效电平的维持时长；

所述第一有效电平所在的时钟周期小于所述第二有效电平所在的时钟周期。

2.如权利要求1所述的显示面板的驱动方法，其特征在于，所述栅极驱动电路包括多个移位寄存器，一个移位寄存器耦接一条栅线，将所述多个移位寄存器分为多个寄存器组，同一所述寄存器组接收同一第一时钟信号；并且，同一所述寄存器组中相邻的两个移位寄存器耦接的栅线之间具有至少一条耦接其他寄存器组的栅线；

所述根据所述刷新区域和所述非刷新区域，对所述显示面板中的栅极驱动电路输入第一时钟信号，以使所述栅极驱动电路对所述非刷新区域中的栅线输出第一栅极扫描信号，以及对所述刷新区域中的栅线输出第二栅极扫描信号，包括：

根据所述刷新区域和所述非刷新区域，对同一所述寄存器组输入具有所述第一有效电平和所述第二有效电平的第一时钟信号，以使同一所述寄存器组对耦接的位于所述非刷新区域中的栅线输出所述第一栅极扫描信号，以及对耦接的位于所述刷新区域中的栅线输出所述第二栅极扫描信号。

3.如权利要求2所述的显示面板的驱动方法，其特征在于，针对同一所述寄存器组输入的第一时钟信号，所述第一有效电平的维持时长不大于所述第二有效电平的1/2。

4.如权利要求3所述的显示面板的驱动方法，其特征在于，不同所述寄存器组输入的第一时钟信号的第一有效电平的维持时长相同；

和/或，不同所述寄存器组输入的第一时钟信号的第二有效电平的维持时长相同。

5.如权利要求2-4任一项所述的显示面板的驱动方法，其特征在于，所述第一时钟信号包括第1第一时钟信号至第8第一时钟信号；

所述多个寄存器组包括第1寄存器组至第8寄存器组；其中，所述第1寄存器组与第8k-7条栅线耦接；所述第2寄存器组与第8k-6条栅线耦接；所述第3寄存器组与第8k-5条栅线耦接；所述第4寄存器组与第8k-4条栅线耦接；所述第5寄存器组与第8k-3条栅线耦接；所述第6寄存器组与第8k-2条栅线耦接；所述第7寄存器组与第8k-1条栅线耦接；所述第8寄存器组与第8k条栅线耦接；k为大于0的整数；

所述第1第一时钟信号至所述第8第一时钟信号中的至少一个第一时钟信号具有所述第一有效电平和所述第二有效电平。

6.如权利要求1-4任一项所述的显示面板的驱动方法，其特征在于，所述驱动方法，还包括：

在对所述非刷新区域中的栅线输出第一栅极扫描信号的有效电平时，对数据线加载设定固定电压，以使像素保持显示画面；以及，在对所述刷新区域中的栅线输出第二栅极扫描信号的有效电平时，对数据线加载驱动数据电压，以使像素刷新显示画面。

7.如权利要求6所述的显示面板的驱动方法，其特征在于，所述显示面板包括公共电极；

所述驱动方法，还包括：对所述公共电极加载公共电极电压；

所述设定固定电压为所述公共电极电压。

8.如权利要求1-4任一项所述的显示面板的驱动方法，其特征在于，所述驱动方法还包括：

在第二驱动模式时，对所述显示面板中的栅极驱动电路输入第二时钟信号，以使所述栅极驱动电路对各所述栅线输出第三栅极扫描信号，并在对所述栅线输出第三栅极扫描信号的有效电平时，对数据线加载驱动数据电压，以使像素刷新显示画面；其中，各所述第三栅极扫描信号的有效电平的维持时长相同。

9.如权利要求1-4任一项所述的显示面板的驱动方法，其特征在于，所述显示面板包括电泳显示器。

10.一种显示面板的驱动装置，其特征在于，包括：

确定电路，被配置为在第一驱动模式时，确定所述显示面板中的刷新区域和非刷新区域；

时钟输出电路，被配置为根据所述刷新区域和所述非刷新区域，对所述显示面板中的栅极驱动电路输入第一时钟信号，以使所述栅极驱动电路对所述非刷新区域中的栅线输出第一栅极扫描信号，以及对所述刷新区域中的栅线输出第二栅极扫描信号；其中，所述第一栅极扫描信号的有效电平的维持时长小于所述第二栅极扫描信号的有效电平的维持时长。

11.如权利要求10所述的显示面板的驱动装置，其特征在于，所述驱动装置还包括：源极驱动电路；

所述源极驱动电路被配置为在对所述非刷新区域中的栅线输出第一栅极扫描信号的有效电平时，对数据线加载设定固定电压，以使像素保持显示画面；以及，在对所述刷新区域中的栅线输出第二栅极扫描信号的有效电平时，对数据线加载驱动数据电压，以使像素刷新显示画面。

12.一种显示装置，其特征在于，包括显示面板和如权利要求10或11所述的显示面板的驱动装置。