CN111477159A - 显示基板、显示面板、显示装置和显示驱动方法 - Google Patents

Abstract

本公开提供了一种显示基板，包括：显示区域和位于显示区域周边的周边区域，显示区域内设置有多条栅线、多条数据线以及像素阵列，像素阵列包括多个像素单元，每个像素单元与对应行栅线、对应列数据线耦接；像素阵列包括多个混色像素列，混色像素列包括发出不同颜色光的像素单元，混色像素列中的像素单元按周期结构沿列方向排列，不同混色像素列内周期结构所包含的像素单元数量相等；周边区域内设置有栅极驱动电路，栅极驱动电路包括级联的多个移位寄存器，移位寄存器配置有1个级联信号输出端和多个扫描信号输出端，每个扫描信号端与对应行的栅线耦接，移位寄存器所配置的扫描信号输出端的数量与混色像素列内周期结构所包含的像素单元的数量相等。

Description

显示基板、显示面板、显示装置和显示驱动方法

技术领域

本发明涉及显示技术领域，特别涉及一种显示基板、显示面板、显示装置和显示驱动方法。

背景技术

阵列基板行驱动技术(Gate driver On Array，简称GOA)，是直接将栅极驱动电路(Gate driver ICs)制备于阵列(Array)基板上，此时栅极驱动电路可基于现有阵列工艺得以同时制备，可有效降低生产成本和周期。

栅极驱动电路包括多个级联的移位寄存器，每一级移位寄存器具有1个信号输出端，每一级移位寄存器对应1行栅线，该信号输出端与对应行栅线以及下一级移位寄存器的信号输入端耦接，该信号输出端提供的信号用作级联信号和扫描信号。在相关技术中，一般采用逐行扫描的方式进行显示驱动，即各级移位寄存器的信号输出端依次向对应行栅线输出扫描信号，以完成扫描驱动。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种显示基板、显示面板、显示装置和显示驱动方法。

第一方面，本公开实施例提供了一种显示基板包括：显示区域和位于所述显示区域周边的周边区域，所述显示区域内设置有多条栅线、多条数据线以及由所述栅线和所述数据线限定出的像素阵列，所述像素阵列包括多个像素单元，每个所述像素单元与对应行栅线、对应列数据线耦接；

所述像素阵列包括多个混色像素列，所述混色像素列包括发出不同颜色光的像素单元，所述混色像素列中的像素单元按周期结构沿列方向排列，不同所述混色像素列内周期结构所包含的像素单元数量相等；

所述周边区域内设置有栅极驱动电路，所述栅极驱动电路包括级联的多个移位寄存器，所述移位寄存器配置有1个级联信号输出端和多个扫描信号输出端，每个扫描信号端与对应行的栅线耦接，除位于最后一级的移位寄存器外，位于其他级的移位寄存器的级联信号输出端与各自下一级的移位寄存器的信号输入端耦接，所述移位寄存器所配置的扫描信号输出端的数量与所述混色像素列内周期结构所包含的像素单元的数量相等。

在一些实施例中，在所述像素阵列中，不同所述混色像素列内周期结构所包含的像素单元的种类和排布均相同；

或者，不同所述混色像素列内周期结构所包含的像素单元的种类相同但排列不同；

或者，不同所述混色像素列内周期结构所包含的像素单元的种类和排布均不同。

在一些实施例中，所述像素阵列还包括多个单色像素列，所述单色像素列包括发出相同颜色光的像素单元。

在一些实施例中，所述移位寄存器包括：预充复位电路、电压控制电路、级联输出电路和多个扫描输出电路，多个所示扫描输出电路与多个所述扫描信号输出端一一对应，所述预充复位电路、所述电压控制电路、所述级联输出电路和所述扫描输出电路耦接于第一节点，所述电压控制电路、所述级联输出电路和所述扫描输出电路耦接于第二节点；

所述预充复位电路，与信号输入端、复位信号端、第一电源端、第二电源端耦接，配置为响应于所述信号输入端所提供信号的控制，将所述第一电源端所提供的第一工作电压写入至所述第一节点，以及响应于所述复位信号端所提供信号的控制，将所述第二电源端所提供的第二工作电压写入至所述第一节点；

所述电压控制电路，与第三电源端、第二时钟信号端耦接，配置为响应于所述第一节点处电压的控制，将所述第三电源端所提供的第三工作电压或所述第二时钟信号端所提供的第二时钟信号写入至所述下拉节点；

所述级联输出电路，与第一时钟信号端、所述第三电源端、所述级联信号输出端耦接，配置为响应于所述第一节点处电压的控制，将所述第一时钟信号端所提供的第一时钟信号写入至所述级联信号输出端，以及响应于所述第二节点处电压的控制，将所述第三工作电压写入至所述级联信号输出端；

所述扫描输出电路，与对应的扫描时钟信号端、所述第三电源端、对应的所述扫描信号输出端耦接，配置为响应于所述第一节点处电压的控制，将对应的所述扫描时钟信号端所提供的扫描时钟信号写入至对应的所述扫描信号输出端，以及响应于所述第二节点处电压的控制，将所述第三工作电压写入至所述扫描信号输出端。

在一些实施例中，所述预充复位电路包括：第一晶体管和第二晶体管，所述电压控制电路包括：第三晶体管和第四晶体管、所述级联输出电路包括：第五晶体管、第六晶体管、第一电容和第二电容，所述扫描输出电路包括：第七晶体管和第八晶体管；

所述第一晶体管的控制极与所述信号输入端耦接，所述第一晶体管的第一极与所述第一电源端耦接，所述第一晶体管的第二极与所述第一节点耦接；

所述第二晶体管的控制极与所述复位信号端耦接，所述第二晶体管的第一极与所述第一节点耦接，所述第二晶体管的第二极与所述第二电源端耦接；

所述第三晶体管的控制极、所述第三晶体管的第一极与所述第二时钟信号端耦接，所述第三晶体管的第二极与所述第二节点耦接；

所述第四晶体管的控制极与所述第一节点耦接，所述第四晶体管的第一极与所述第二节点耦接，所述第四晶体管的第二极与所述第三电源端耦接；

所述第五晶体管的控制极与所述第一节点耦接，所述第五晶体管的第一极与所述第一时钟信号端耦接，所述第五晶体管的第二极与所述级联信号输出端耦接；

所述第六晶体管的控制极与所述第二节点耦接，所述第六晶体管的第一极与所述级联信号输出端耦接，所述第六晶体管的第二极与所述第三电源端耦接；

所述第一电容的第一端与所述第一节点耦接，所述第一电容的第二端与所述级联信号输出端耦接；

所述第二电容的第一端与所述第二节点耦接，所述第二电容的第二端与所述第三电源端耦接；

所述第七晶体管的控制极与所述第一节点耦接，所述第七晶体管的第一极与对应的所述扫描时钟信号输出端耦接，所述第七晶体管的第二极与对应的所述扫描信号输出端耦接；

所述第八晶体管的控制极与所述第二节点耦接，所述第八晶体管的第一极与对应的所述扫描时钟信号输出端耦接，所述第八晶体管的第二极与所述第三电源端耦接。

在一些实施例中，所述移位寄存器还包括：降噪电路，与所述第一节点、所述第二节点、所述第三电源端耦接，配置为响应于所述第二节点处电压的控制将所述第三工作电压写入至所述第一节点；

所述降噪电路包括：第九晶体管，所述第九晶体管的控制极与所述第二节点耦接，所述第九晶体管的第一极与所述第一节点耦接，所述第九晶体管的第二极与所述第三电源端耦接；

所述移位寄存器还包括：防漏电电路，设置在所述预充复位电路和所述上拉节点之间，配置为防止所述上拉节点处的电压通过所述预充复位电路进行放电；

所述防漏电电路包括：第十晶体管，所述第十晶体管的控制极与第四电源端耦接，所述第十晶体管的第一极与所述第一节点耦接，所述第十晶体管的第二极与所述预充复位电路耦接。

第二方面，本公开实施例还提供了一种显示面板，包括：如上述第一方面提供的显示基板。

第三方面，本公开实施例还提供了一种显示装置，包括：如上述第二方面提供的显示装置。

第三方面，本公开实施例还提供了一种显示驱动方法，所述显示驱动方法基于第一方面中所提供显示基板，所述移位寄存器所配置的扫描信号输出端的数量为N，N≥2且为整数，一帧时间划分N个驱动阶段，所述显示驱动方法包括：

在一帧时间内的第i个驱动阶段，所述栅极驱动电路中各级所述移位寄存器的级联信号输出端依次输出级联信号，且对于任意一个所述移位寄存器，在该移位寄存器输出级联信号的过程中该移位寄存器的第i个扫描信号输出端OUT_i输出扫描信号，1≤i≤N且i为整数。

在一些实施例中，对于任意一个驱动阶段，在该驱动阶段中各数据线中所加载的数据电压保持不变。

附图说明

图1为本公开实施例提供的一种显示基板的结构示意图；

图2为本公开实施例提供的另一种显示基板的结构示意图；

图3为图2所示显示基板显示红色画面时的一种驱动时序图；

图4为本公开实施例提供的又一种显示基板的结构示意图；

图5为图4所示显示基板显示红色画面时的一种驱动时序图；

图6为本公开实施例提供再一种显示基板的结构示意图；

图7为图6所示显示基板显示蓝色画面时的一种驱动时序图；

图8为本公开实施例提供再一种显示基板的结构示意图；

图9为图8所示显示基板显示红色画面时的一种驱动时序图；

图10为本公开实施例提供再一种显示基板的结构示意图；

图11为本公开实施例中移位寄存器的一种电路结构示意图；

图12为图11所示移位寄存器的一种工作时序图。

具体实施方式

为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的一种显示基板、显示面板、显示装置和显示驱动方法进行详细描述。

在相关技术中，位于栅极驱动电路中的每一级移位寄存器均对应1行栅线，每一级移位寄存器的信号输出端与对应行栅线耦接；在进行显示驱动过程中，采用逐行扫描的方式进行显示驱动(又称为“逐行扫描驱动”)，即各级移位寄存器的信号输出端依次向对应行栅线输出扫描信号，以完成扫描驱动。

在实际应用中发现，若显示装置的显示区域内存在发出不同颜色光的像素单元位于同一列的情况时，在采用相关技术所涉及的技术方案在进行单色画面显示时，数据线中所加载的数据电压需要频繁变化(理论上，在每一个行驱动周期，数据线中所加载的数据电压会变化一次)，导致显示装置的整体功耗较高；另外，数据线中数据电压的频繁变化也会对相邻数据线中的信号造成耦合干扰，从而导致单色画面中会存在明显的云纹(Mura)。

为解决相关技术中存在至少之一的技术问题，本公开实施例提供了一种显示基板、显示面板、显示装置和显示驱动方法。

图1为本公开实施例提供的一种显示基板的结构示意图，如图1所示，该显示基板包括：显示区域和位于显示区域周边的周边区域。

在显示区域内，设置有多条栅线G1～G12、多条数据线D1～D12以及由栅线G1～G12和数据线D1～D12限定出的像素阵列1，像素阵列1包括多个像素单元pix，每个像素单元pix与对应行栅线G1～G12、对应列数据线D1～D12耦接；像素阵列1包括多个混色像素列，混色像素列包括发出不同颜色光的像素单元，混色像素列中的像素单元按周期结构沿列方向排列，不同混色像素列内周期结构所包含的像素单元数量相等。

周边区域内设置有栅极驱动电路2，栅极驱动电路2包括级联的多个移位寄存器A_1～A_4，移位寄存器A_1～A_4配置有1个级联信号输出端CN和多个扫描信号输出端OUT_1～OUT_3，每个扫描信号端OUT_1～OUT_3与对应行的栅线G1～G12耦接，除位于最后一级的移位寄存器外，位于其他级的移位寄存器的级联信号输出端与各自下一级的移位寄存器的信号输入端耦接，移位寄存器所配置的扫描信号输出端的数量与混色像素列内周期结构所包含的像素单元的数量相等。

需要说明的是，附图1中仅示例性画出了12条栅线、12条数据线、4个移位寄存器A_1～A_4，且移位寄存器配置有个扫描信号输出端OUT_1～OUT_3的情况，该情况仅起到示例性作用。

在本公开实施例中，显示区域内存在包含发出不同颜色光的像素单元的混色像素列，且混色像素列中的像素单元按周期结构沿列方向排列，在周边区域内各移位寄存器配置有多个扫描信号输出端，每个扫描信号端与对应行的栅线耦接，基于上述结构可使得栅线能够跳行被驱动；在进行纯色画面显示时，发出相同颜色光的像素单元可以被连续驱动，此时数据线中所加载数据电压可以在较长时间维持不变，在单位时间(例如一帧时间)内数据线中所加载的数据电压的变化次数能够减少，从而能降低功耗以及减少耦合干扰。

下面将结合附图来对本公开技术方案的发明原理进行详细描述。

图2为本公开实施例提供的另一种显示基板的结构示意图，如图2所示，图2所示显示基板为基于图1所示显示基板的一种具体化可选实施方案；具体地，在像素阵列1中，不同混色像素列内周期结构所包含的像素单元的种类和排布均相同。

在一些实施例中，像素阵列1中包括多种发出不同颜色光的像素单元，像素阵列1中每一个像素列均为混色像素列，且每个混色像素列内周期结构3所包含的像素单元的种类和排布均相同。此时，像素阵列1中位于同一行的像素单元的发光颜色相同(同一类像素单元)。

示例性地，参见图2中所示，像素阵列1中包括三种发出不同颜色光的像素单元，分别为：发出红光的红色像素单元R、发出绿光的绿色像素单元G和发出蓝光的蓝色像素单元B。在像素阵列1中，位于第3n-2行像素行中的像素单元全部为红色像素单元R，位于第3n-1行像素行中的像素单元全部为色像素单元全部为绿色像素单元G，位于第3n行像素行中的像素单元全部为色像素单元全部为绿色像素单元G，其中n为正整数。

此时，像素阵列1中的每一个像素列均为混色像素列，每一个混色像素列的周期结构3均包括3个像素单元：1个红色像素单元R、1个绿色像素单元G和1个蓝色像素单元B，且由上至下按照红色像素单元R、绿色像素单元G和蓝色像素单元B的顺序排布。即，每一个混色像素列的周期结构3包含的像素单元的种类和排布均相同。

相应地，栅极驱动电路2内每一级移位寄存器配置所配置扫描信号输出端OUT_1～OUT_3的数量N＝3；示例性地，位于第n级的移位寄存器的第一个扫描信号输出端OUT_1与位于第3n-2行的栅线G1、G4、G7、G10连接，位于第n级的移位寄存器的第二个扫描信号输出端OUT_2与位于第3n-1行的栅线G2、G5、G8、G11连接，位于第n级的移位寄存器的第三个扫描信号输出端OUT_3与位于第3n行的栅线G3、G6、G9、G12连接。

作为一个显示驱动方法，一帧时间划分为N＝3个驱动阶段。在进行显示驱动过程中，依次进行每一个驱动阶段，其中在第i个驱动阶段，栅极驱动电路2中各级移位寄存器A_1～A_4的级联信号输出端CN依次输出级联信号，且对于任意一个移位寄存器A_1～A_4，在该移位寄存器A_1～A_4输出级联信号的过程中该移位寄存器的第i个扫描信号输出端OUT_iOUT_i输出扫描信号，1≤i≤N且i为整数。基于上述方法可实现对显示基板内每一条栅线的驱动。

图3为图2所示显示基板显示红色画面时的一种驱动时序图，如图3所示，其中假定红色画面中各红色像素单元R的显示灰阶为L125，一帧时间包括N＝3个驱动阶段。

在第1个驱动阶段t1，各级移位寄存器A_1～A_4的级联信号输出端CN依次输出级联信号，且各级移位寄存器A_1～A_4中第1个扫描信号输出端OUT_1OUT_1依次输出扫描信号，显示区域内位于第3n-2行的栅线G1、G4、G7、G10依次加载扫描信号，每条数据线D1～D12中所加载的数据电压为Vdata_L125，Vdata_L125表示灰阶L125所对应的数据电压大小。此时，位于第3n-2行的红色像素单元R发光且对应灰阶为L125。

在第2个驱动阶段t2，各级移位寄存器A_1～A_4的级联信号输出端CN依次输出级联信号，且各级移位寄存器A_1～A_4中第2个扫描信号输出端OUT_2OUT_2依次输出扫描信号，显示区域内位于第3n-1行的栅线G2、G5、G8、G11依次加载扫描信号，每条数据线D1～D12中所加载的数据电压为Vdata_L0，Vdata_L0表示灰阶L0所对应的数据电压大小。此时，位于第3n-1行的绿色像素单元G不发光，即灰阶为L0。

在第3个驱动阶段t3，各级移位寄存器A_1～A_4的级联信号输出端CN依次输出级联信号，且各级移位寄存器A_1～A_4中第3个扫描信号输出端OUT_3OUT_3依次输出扫描信号，显示区域内位于第3n行的栅线G3、G6、G9、G12依次加载扫描信号，每条数据线D1～D12中所加载的数据电压为Vdata_L0，Vdata_L0表示灰阶L0所对应的数据电压大小。此时，位于第3n行的蓝色像素单元B不发光，即灰阶为L0。

此时，该帧画面显示为红色画面，且各红色像素单元R的显示灰阶为L125。在该帧红色画面的显示驱动过程中，每条数据线D1～D12中所加载的数据电压变化次数为1，即由Vdata_L255变为Vdata_L0。对于纯色画面为其他颜色画面的情况，本公开的技术方案不再一一举例。基于上述示例可见，本公开的技术可使得单位时间(例如一帧时间)内数据线中所加载的数据电压的变化次数能够减少，从而能降低功耗以及减少耦合干扰。

图4为本公开实施例提供的又一种显示基板的结构示意图，如图4所示，图4所示显示基板为基于图1所示显示基板的一种具体化可选实施方案；具体地，在像素阵列1中，不同混色像素列内周期结构3a、3b所包含的像素单元的种类相同但排列不同。

示例性地，参见图4中所示，像素阵列1中包括四种发出不同颜色光的像素单元，分别为：发出红光的红色像素单元R、发出绿光的绿色像素单元G、发出蓝光的蓝色像素单元B和发出白光的白色像素单元W。

在像素阵列1中，每一个像素列均为混色像素列，每一个混色像素列的周期结构3a、3b均包括4个像素单元：1个红色像素单元R、1个绿色像素单元G、1个蓝色像素单元B和1个白色像素单元W。在位于奇数列的混色像素列所对应的周期结构3a内，由上至下按照红色像素单元R、绿色像素单元G、蓝色像素单元B和白色像素单元W的顺序排布；在位于偶数列的混色像素列所对应的周期结构3b内，由上至下按照蓝色像素单元B、白色像素单元W、红色像素单元R和绿色像素单元G的顺序排布。

相应地，栅极驱动电路2内每一级移位寄存器A_1～A_3配置所配置扫描信号输出端的数量N＝4；示例性地，位于第n级的移位寄存器的第一个扫描信号输出端OUT_1与位于第4n-3行的栅线G1、G5、G9连接，位于第n级的移位寄存器的第二个扫描信号输出端OUT_2与位于第4n-2行的栅线G2、G6、G10连接，位于第n级的移位寄存器的第三个扫描信号输出端OUT_3与位于第4n-1行的栅线G3、G7、G11连接，位于第n级的移位寄存器的第四个扫描信号输出端OUT_4与位于第4n行的栅线G4、G8、G12连接。

作为一个显示驱动方法，一帧时间划分为N＝4个驱动阶段。在进行显示驱动过程中，依次进行每一个驱动阶段，其中在第i个驱动阶段，栅极驱动电路2中各级移位寄存器A_1～A_3的级联信号输出端CN依次输出级联信号，且对于任意一个移位寄存器A_1～A_3，在该移位寄存器A_1～A_3输出级联信号的过程中该移位寄存器的第i个扫描信号输出端OUT_iOUT_i输出扫描信号，1≤i≤N且i为整数。基于上述方法可实现对显示基板内每一条栅线G1～G12的驱动。

图5为图4所示显示基板显示红色画面时的一种驱动时序图，如图5所示，其中假定红色画面中各红色像素单元R的显示灰阶为L125，一帧时间包括N＝4个驱动阶段。

在第1个驱动阶段t1，各级移位寄存器A_1～A_3的级联信号输出端CN依次输出级联信号，且各级移位寄存器A_1～A_3中第1个扫描信号输出端OUT_1依次输出扫描信号，显示区域内位于第4n-3行的栅线G1、G5、G9依次加载扫描信号；位于奇数列的数据线D1、D3、D5、D7、D9、D11中所加载的数据电压为Vdata_L125，位于偶数列的数据线D2、D4、D6、D8、D10、D12中所加载的数据电压为Vdata_L0。

在第2个驱动阶段t2，各级移位寄存器A_1～A_3的级联信号输出端CN依次输出级联信号，且各级移位寄存器A_1～A_3中第2个扫描信号输出端OUT_2依次输出扫描信号，显示区域内位于第4n-2行的栅线G2、G6、G10依次加载扫描信号，位于奇数列的数据线D1、D3、D5、D7、D9、D11中所加载的数据电压为Vdata_L0，位于偶数列的数据线D2、D4、D6、D8、D10、D12中所加载的数据电压为Vdata_L0。

在第3个驱动阶段t3，各级移位寄存器A_1～A_3的级联信号输出端CN依次输出级联信号，且各级移位寄存器A_1～A_3中第3个扫描信号输出端OUT_3依次输出扫描信号，显示区域内位于第4n-1行的栅线G3、G7、G11依次加载扫描信号，位于奇数列的数据线D1、D3、D5、D7、D9、D11中所加载的数据电压为Vdata_L0，位于偶数列的数据线D2、D4、D6、D8、D10、D12中所加载的数据电压为Vdata_L125。

在第4个驱动阶段t4，各级移位寄存器A_1～A_3的级联信号输出端CN依次输出级联信号，且各级移位寄存器A_1～A_3中第4个扫描信号输出端OUT_4依次输出扫描信号，显示区域内位于第4n行的栅线G4、G8、G12依次加载扫描信号，位于奇数列的数据线D1、D3、D5、D7、D9、D11中所加载的数据电压为Vdata_L0，位于偶数列的数据线D2、D4、D6、D8、D10、D12中所加载的数据电压为Vdata_L0。

此时，该帧画面显示为红色画面，且各红色像素单元R的显示灰阶为L125。在该帧红色画面的显示驱动过程中，位于奇数列数据线D1、D3、D5、D7、D9、D11中所加载的数据电压变化次数为1，即由Vdata_L255变为Vdata_L0，位于偶数列数据线D2、D4、D6、D8、D10、D12中所加载的数据电压变化次数为2，即由Vdata_L0变为Vdata_L255，再由Vdata_L255变为Vdata_L0。

对于纯色画面为其他颜色画面的情况，本公开的技术方案不再一一举例。基于上述示例可见，本公开的技术可使得单位时间(例如一帧时间)内数据线中所加载的数据电压的变化次数能够减少，从而能降低功耗以及减少耦合干扰。

图6为本公开实施例提供再一种显示基板的结构示意图，如图6所示，在像素阵列1中，不同混色像素列内周期结构3a、3b所包含的像素单元的种类相同但排列不同。

示例性地，参见图6中所示，像素阵列1中包括四种发出不同颜色光的像素单元，分别为：发出红光的红色像素单元R、发出绿光的绿色像素单元G、发出蓝光的蓝色像素单元B和发出白光的白色像素单元W。在像素阵列1中，每一个像素列均为混色像素列，与图4中所示情况不同的是，在图6所示显示基板中，每一个混色像素列的周期结构3a、3b均包括6个像素单元：2个红色像素单元R、2个绿色像素单元G、1个蓝色像素单元B和1个白色像素单元W。

在位于奇数列的混色像素列所对应的周期结构3a内，由上至下按照红色像素单元R、绿色像素单元G、白色像素单元W、红色像素单元R、绿色像素单元G和蓝色像素单元B的顺序排布；在位于偶数列的混色像素列所对应的周期结构3b内，由上至下按照红色像素单元R、绿色像素单元G、蓝色像素单元B、红色像素单元R、绿色像素单元G和白色像素单元W的顺序排布。

相应地，栅极驱动电路2内每一级移位寄存器配置所配置扫描信号输出端OUT_1～OUT_6的数量N＝6；示例性地，位于第n级的移位寄存器的第一个扫描信号输出端OUT_1与位于第6n-5行的栅线G1、G7连接，位于第n级的移位寄存器的第二个扫描信号输出端OUT_2与位于第6n-4行的栅线G2、G8连接，位于第n级的移位寄存器的第三个扫描信号输出端OUT_3与位于第6n-3行的栅线G3、G9连接，位于第n级的移位寄存器的第四个扫描信号输出端OUT_4与位于第6n-2行的栅线G4、G10连接，位于第n级的移位寄存器的第五个扫描信号输出端OUT_5与位于第6n-1行的栅线G5、G11连接，位于第n级的移位寄存器的第六个扫描信号输出端OUT_6与位于第6n行的栅线G6、G12连接。

作为一个显示驱动方法，一帧时间划分为N＝6个驱动阶段。在进行显示驱动过程中，依次进行每一个驱动阶段，其中在第i个驱动阶段，栅极驱动电路2中各级移位寄存器的级联信号输出端CN依次输出级联信号，且对于任意一个移位寄存器A_1、A_2，在该移位寄存器A_1、A_2输出级联信号的过程中该移位寄存器的第i个扫描信号输出端OUT_i输出扫描信号，1≤i≤N且i为整数。基于上述方法可实现对显示基板内每一条栅线G1～G12的驱动。

图7为图6所示显示基板显示蓝色画面时的一种驱动时序图，如图7所示，其中假定红色画面中各蓝色像素单元B的显示灰阶为L125，一帧时间包括N＝6个驱动阶段。

在第1个驱动阶段t1，各级移位寄存器A_1、A_2的级联信号输出端CN依次输出级联信号，且各级移位寄存器A_1、A_2中第1个扫描信号输出端OUT_1依次输出扫描信号，显示区域内位于第6n-5行的栅线G1、G7依次加载扫描信号；每条数据线D1～D12中所加载的数据电压为Vdata_L0。

在第2个驱动阶段t2，各级移位寄存器A_1、A_2的级联信号输出端CN依次输出级联信号，且各级移位寄存器A_1、A_2中第2个扫描信号输出端OUT_2依次输出扫描信号，显示区域内位于第6n-4行的栅线G2、G8依次加载扫描信号；每条数据线D1～D12中所加载的数据电压为Vdata_L0。

在第3个驱动阶段t3，各级移位寄存器A_1、A_2的级联信号输出端CN依次输出级联信号，且各级移位寄存器A_1、A_2中第3个扫描信号输出端OUT_3依次输出扫描信号，显示区域内位于第6n-3行的栅线G3、G9依次加载扫描信号，位于奇数列的数据线D1、D3、D5、D7、D9、D11中所加载的数据电压为Vdata_L0，位于偶数列的数据线D2、D4、D6、D8、D10、D12中所加载的数据电压为Vdata_L125。

在第4个驱动阶段t4，各级移位寄存器A_1、A_2的级联信号输出端CN依次输出级联信号，且各级移位寄存器A_1、A_2中第4个扫描信号输出端OUT_4依次输出扫描信号，显示区域内位于第6n-2行的栅线G4、G10依次加载扫描信号；每条数据线D1～D12中所加载的数据电压为Vdata_L0。

在第5个驱动阶段t5，各级移位寄存器A_1、A_2的级联信号输出端CN依次输出级联信号，且各级移位寄存器A_1、A_2中第5个扫描信号输出端OUT_5依次输出扫描信号，显示区域内位于第6n-1行的栅线G5、G11依次加载扫描信号；每条数据线D1～D12中所加载的数据电压为Vdata_L0。

在第6个驱动阶段t6，各级移位寄存器A_1、A_2的级联信号输出端CN依次输出级联信号，且各级移位寄存器A_1、A_2中第6个扫描信号输出端OUT_6依次输出扫描信号，显示区域内位于第6n行的栅线G6、G12依次加载扫描信号，位于奇数列的数据线中所加载的数据电压为Vdata_L125，位于偶数列的数据线中所加载的数据电压为Vdata_L0。

此时，该帧画面显示为蓝色画面，且各蓝色像素单元B的显示灰阶为L125。在该帧蓝色画面的显示驱动过程中，位于奇数列数据线中所加载的数据电压变化次数为1，即由Vdata_L0变为Vdata_L255，位于偶数列数据线中所加载的数据电压变化次数为2，即由Vdata_L0变为Vdata_L255，再由Vdata_L255变为Vdata_L0。

对于纯色画面为其他颜色画面的情况，本公开的技术方案不再一一举例。基于上述示例可见，本公开的技术可使得单位时间(例如一帧时间)内数据线中所加载的数据电压的变化次数能够减少，从而能降低功耗以及减少耦合干扰。

图8为本公开实施例提供再一种显示基板的结构示意图，如图8所示，图8所示显示基板为基于图1所示显示基板的一种具体化可选实施方案；具体地，在像素阵列1中，不同混色像素列内周期结构3a、3b、3c、3d所包含的像素单元的种类和排布均不同。

示例性地，参见图8中所示，像素阵列1中包括四种发出不同颜色光的像素单元，分别为：发出红光的红色像素单元R、发出绿光的绿色像素单元G、发出蓝光的蓝色像素单元B和发出白光的白色像素单元W。

在像素阵列1中，每一个像素列均为混色像素列，每一个混色像素列的周期结构3a、3b、3c、3d均包括2个像素单元。在位于第4j-3列的混色像素列所对应的周期结构3a内，周期结构3a包括：1个红色像素单元R和1个蓝色像素单元B，且由上至下按照红色像素单元R和蓝色像素单元B的顺序排布；在位于第4j-2列的混色像素列所对应的周期结构3b内，周期结构3b包括：1个绿色像素单元G和1个白色像素单元W，且由上至下按照绿色像素单元G和白色像素单元W的顺序排布；在位于第4j-1列的混色像素列所对应的周期结构3c内，周期结构3c包括：1个蓝色像素单元B和1个红色像素单元R，且由上至下按照蓝色像素单元B和红色像素单元R的顺序排布；在位于第4j列的混色像素列所对应的周期结构3d内，周期结构3d包括：1个白色像素单元W和1个绿色像素单元G，且由上至下按照白色像素单元W和绿色像素单元G的顺序排布。

相应地，栅极驱动电路2内每一级移位寄存器A_1～A6配置所配置扫描信号输出端OUT_1、OUT_2的数量N＝2；示例性地，位于第n级的移位寄存器的第一个扫描信号输出端OUT_1与位于第2n-1行的栅线G1、G3、G5、G7、G9、G11连接，位于第n级的移位寄存器的第二个扫描信号输出端OUT_2与位于第2n行的栅线G2、G4、G6、G8、G10、G12连接。

作为一个显示驱动方法，一帧时间划分为N＝2个驱动阶段。在进行显示驱动过程中，依次进行每一个驱动阶段，其中在第i个驱动阶段，栅极驱动电路2中各级移位寄存器A_1～A6的级联信号输出端CN依次输出级联信号，且对于任意一个移位寄存器A_1～A6，在该移位寄存器输出级联信号的过程中,该移位寄存器的第i个扫描信号输出端OUT_i输出扫描信号，1≤i≤N且i为整数。基于上述方法可实现对显示基板内每一条栅线G1～G12的驱动。

图9为图8所示显示基板显示红色画面时的一种驱动时序图，如图9所示，其中假定红色画面中各红色像素单元R的显示灰阶为L125，一帧时间包括N＝2个驱动阶段。

在第1个驱动阶段t1，各级移位寄存器的级联信号输出端CN依次输出级联信号，且各级移位寄存器中第1个扫描信号输出端OUT_1依次输出扫描信号，显示区域内位于第2n-1行的栅线依次加载扫描信号；位于第4j-3列的数据线所加载的数据电压为Vdata_L125，位于第4j-2列、第4j-1列、第4j列的数据线所加载的数据电压为Vdata_L0。

在第2个驱动阶段t2，各级移位寄存器的级联信号输出端CN依次输出级联信号，且各级移位寄存器中第2个扫描信号输出端OUT_2依次输出扫描信号，显示区域内位于第2n行的栅线依次加载扫描信号，位于第4j-1列的数据线所加载的数据电压为Vdata_L125，位于第4j-3列、第4j-2列、第4j列的数据线所加载的数据电压为Vdata_L0。

此时，该帧画面显示为红色画面，且各红色像素单元R的显示灰阶为L125。在该帧红色画面的显示驱动过程中，位于第4j-3列数据线中所加载的数据电压变化次数为1，由Vdata_L255变为Vdata_L0；位于位于第4j-2列数据线中所加载的数据电压变化次数为0，保持Vdata_L0；位于位于第4j-1列数据线中所加载的数据电压变化次数为1，由Vdata_L0变为Vdata_L255；位于位于第4j列数据线中所加载的数据电压变化次数为0，保持Vdata_L0。

对于纯色画面为其他颜色画面的情况，本公开的技术方案不再一一举例。基于上述示例可见，本公开的技术可使得单位时间(例如一帧时间)内数据线中所加载的数据电压的变化次数能够减少，从而能降低功耗以及减少耦合干扰。

图10为本公开实施例提供再一种显示基板的结构示意图，如图10所示，图10所示显示基板为基于图1所示显示基板的一种具体化可选实施方案；具体地，在像素阵列1中，不仅包括混色像素列，还包括单色像素列，单色像素列包括发出相同颜色光的像素单元。

示例性地，参见图10中所示，像素阵列1中包括四种发出不同颜色光的像素单元，分别为：发出红光的红色像素单元R、发出绿光的绿色像素单元G、发出蓝光的蓝色像素单元B和发出白光的白色像素单元W。

在像素阵列1中，位于第3j-2列和第3j-1列的像素列为单色像素列，位于第3j列的像素列为混色像素列的周期结构均包括2个像素单元。其中，位于第3j-2列的单色像素列包括红色像素单元R，位于第3j-1列的单色像素列包括绿色像素单元G；位于第3j列的混色像素列所对应的周期结构内，周期结构3a、3b包括：1个蓝色像素单元B和1个白色像素单元W，其中位于第6j-3列的混色像素列所对应的周期结构3a内由上至下按照蓝色像素单元B和白色像素单元W的顺序排布，其中位于第6j列的混色像素列所对应的周期结构3b内由上至下按照白色像素单元W和蓝色像素单元B顺序排布。

相应地，栅极驱动电路2内每一级移位寄存器A_1～A6配置所配置扫描信号输出端OUT_1、OUT_2的数量N＝2；示例性地，位于第n级的移位寄存器A_1～A6的第一个扫描信号输出端OUT_1与位于第2n-1行的栅线连接，位于第n级的移位寄存器的第二个扫描信号输出端OUT_2与位于第2n行的栅线连接。

作为一个显示驱动方法，一帧时间划分为N＝2个驱动阶段。在进行显示驱动过程中，依次进行每一个驱动阶段，其中在第i个驱动阶段，栅极驱动电路2中各级移位寄存器的级联信号输出端CN依次输出级联信号，且对于任意一个移位寄存器，在该移位寄存器输出级联信号的过程中该移位寄存器的第i个扫描信号输出端OUT_i输出扫描信号，1≤i≤N且i为整数。基于上述方法可实现对显示基板内每一条栅线的驱动。

图10所示显示基板显示蓝色画面的驱动时序可采用图9中所示，继续参见图9所示，其中假定蓝色画面中各蓝色像素单元B的显示灰阶为L125，一帧时间包括N＝2个驱动阶段。

在第1个驱动阶段t1，各级移位寄存器的级联信号输出端CN依次输出级联信号，且各级移位寄存器中第1个扫描信号输出端OUT_1依次输出扫描信号，显示区域内位于第2n-1行的栅线G1、G3、G5、G7、G9、G11依次加载扫描信号；位于第6j-3列的数据线D3、D9所加载的数据电压为Vdata_L125，位于第6j-5列、第6j-4列、第6j-2列、第6j-1列、第6j列的数据线D1、D2、D4～D8、D10～D12所加载的数据电压为Vdata_L0。

在第2个驱动阶段t2，各级移位寄存器的级联信号输出端CN依次输出级联信号，且各级移位寄存器中第2个扫描信号输出端OUT_2依次输出扫描信号，显示区域内位于第2n行的栅线G2、G4、G6、G8、G10、G12依次加载扫描信号，位于第6j列的数据线D6、D12所加载的数据电压为Vdata_L125，位于第6j-5列～第6j-1列的数据线D1～D5、D7～D11所加载的数据电压为Vdata_L0。

此时，该帧画面显示为蓝色画面，且各蓝色像素单元B的显示灰阶为L125。在该帧蓝色画面的显示驱动过程中，位于第6j-5列、第6j-4列、第6j-2列、第6j-1列的数据线D1、D2、D4、D5、D7、D8、D10、D11中所加载数据电压，保持Vdata_L0；位于第6j-3列的数据线D3、D9中所加载的数据电压变化次数为1，由Vdata_L255变为Vdata_L0，位于第6j列的数据线D6、D12中所加载的数据电压变化次数为1，由Vdata_L0变为Vdata_L255。

对于纯色画面为其他颜色画面的情况，本公开的技术方案不再一一举例。基于上述示例可见，本公开的技术可使得单位时间(例如一帧时间)内数据线中所加载的数据电压的变化次数能够减少，从而能降低功耗以及减少耦合干扰。

需要说明的是，本公开的技术方案对显示基板中像素单元的种类和排布不作限定，仅需保证存在混色像素列，且每个混色像素列内周期结构所包含的像素单元的数量相等即可。

图11为本公开实施例中移位寄存器的一种电路结构示意图，如图11所示，在一些实施例中，移位寄存器包括：预充复位电路4、电压控制电路5、级联输出电路6和多个扫描输出电路7，多个所示扫描输出电路7与多个扫描信号输出端OUT_1～OUT_3一一对应，预充复位电路4、电压控制电路5、级联输出电路6和扫描输出电路7耦接于第一节点PU，电压控制电路5、级联输出电路6和扫描输出电路7耦接于第二节点PD。

其中，扫描输出电路7的数量与周期结构所包含的像素单元的数量相等；附图12中仅示例性画出了扫描输出电路7的数量为3的情况；相应地，扫描信号输出端OUT_1～OUT_3的数量也为3。

其中，预充复位电路4与信号输入端INPUT、复位信号端RESET、第一电源端、第二电源端耦接，预充复位电路4配置为响应于信号输入端INPUT所提供信号的控制，将第一电源端所提供的第一工作电压写入至第一节点PU，以及响应于复位信号端RESET所提供信号的控制，将第二电源端所提供的第二工作电压写入至第一节点PU；

电压控制电路5与第三电源端、第二时钟信号端CKB耦接，配置为响应于第一节点PU处电压的控制，电压控制电路5将第三电源端所提供的第三工作电压或第二时钟信号端CKB所提供的第二时钟信号写入至下拉节点；

级联输出电路6与第一时钟信号端CK、第三电源端、级联信号输出端CN耦接，级联输出电路6配置为响应于第一节点PU处电压的控制，将第一时钟信号端CK所提供的第一时钟信号写入至级联信号输出端CN，以及响应于第二节点PD处电压的控制，将第三工作电压写入至级联信号输出端CN；

扫描输出电路7与对应的扫描时钟信号端CK_1～CK_3、第三电源端、对应的扫描信号输出端OUT_1～OUT_3耦接，扫描输出电路7配置为响应于第一节点PU处电压的控制，将对应的扫描时钟信号端CK_1～CK_3所提供的扫描时钟信号写入至对应的扫描信号输出端OUT_1～OUT_3，以及响应于第二节点PD处电压的控制，将第三工作电压写入至扫描信号输出端OUT_1～OUT_3。

为方便描述，图12中所示3个扫描信号输出端分别称为第一扫描信号输出端OUT_1、第二扫描信号输出端OUT_2和第三扫描信号输出端OUT_3，3个扫描时钟信号端分别称为第一扫描时钟信号端CK_1、第二扫描时钟信号端CK_2和第三扫描时钟信号端CK_3。第一扫描时钟信号端CK_1、第二扫描时钟信号端CK_2和第三扫描时钟信号端CK_3各自所提供的扫描时钟信号可独立分别进行控制。

在一些实施例中，预充复位电路4包括：第一晶体管T1和第二晶体管T2，电压控制电路5包括：第三晶体管T3和第四晶体管T4、级联输出电路6包括：第五晶体管T5、第六晶体管T6、第一电容C1和第二电容C2，扫描输出电路7包括：第七晶体管T7和第八晶体管T8。

第一晶体管T1的控制极与信号输入端INPUT耦接，第一晶体管T1的第一极与第一电源端耦接，第一晶体管T1的第二极与第一节点PU耦接。

第二晶体管T2的控制极与复位信号端RESET耦接，第二晶体管T2的第一极与第一节点PU耦接，第二晶体管T2的第二极与第二电源端耦接。

第三晶体管T3的控制极、第三晶体管T3的第一极与第二时钟信号端CKB耦接，第三晶体管T3的第二极与第二节点PD耦接。

第四晶体管T4的控制极与第一节点PU耦接，第四晶体管T4的第一极与第二节点PD耦接，第四晶体管T4的第二极与第三电源端耦接。

第五晶体管T5的控制极与第一节点PU耦接，第五晶体管T5的第一极与第一时钟信号端CK耦接，第五晶体管T5的第二极与级联信号输出端CN耦接。

第六晶体管T6的控制极与第二节点PD耦接，第六晶体管T6的第一极与级联信号输出端CN耦接，第六晶体管T6的第二极与第三电源端耦接。

第一电容C1的第一端与第一节点PU耦接，第一电容C1的第二端与级联信号输出端CN耦接。

第二电容C2的第一端与第二节点PD耦接，第二电容C2的第二端与第三电源端耦接。

第七晶体管T7_1、T7_2、T7_3的控制极与第一节点PU耦接，第七晶体管T7_1、T7_2、T7_3的第一极与对应的扫描时钟信号输出端OUT_1～OUT_3耦接，第七晶体管T7_1、T7_2、T7_3的第二极与对应的扫描信号输出端耦接。

第八晶体管T8_1、T8_2、T8_3的控制极与第二节点PD耦接，第八晶体管T8_1、T8_2、T8_3的第一极与对应的扫描时钟信号输出端OUT_1～OUT_3耦接，第八晶体管T8_1、T8_2、T8_3的第二极与第三电源端耦接。

在一些实施例中，移位寄存器还包括：降噪电路8，与第一节点PU、第二节点PD、第三电源端耦接，配置为响应于第二节点PD处电压的控制将第三工作电压写入至第一节点PU。

降噪电路8包括：第九晶体管T9，第九晶体管T9的控制极与第二节点PD耦接，第九晶体管T9的第一极与第一节点PU耦接，第九晶体管T9的第二极与第三电源端耦接。

在一些实施例中，移位寄存器还包括：防漏电电路9，设置在预充复位电路4和上拉节点之间，配置为防止上拉节点处的电压通过预充复位电路4进行放电。

防漏电电路9包括：第十晶体管T10，第十晶体管T10的控制极与第四电源端耦接，第十晶体管T10的第一极与第一节点PU耦接，第十晶体管T10的第二极与预充复位电路4耦接。

此外，在本公开实施例中所涉及的各个晶体管可分别独立选自多晶硅薄膜晶体管、非晶硅薄膜晶体管、氧化物薄膜晶体管以及有机薄膜晶体管中的一种。在本公开中涉及到的“控制极”具体是指晶体管的栅极，“第一极”具体是指晶体管的源极，相应的“第二极”具体是指晶体管的漏极。当然，本领域的技术人员应该知晓的是，该“第一极”与“第二极”可进行互换。

另外，晶体管可以划分为N型晶体管和P型晶体管，本公开中的各晶体管可分别独立选自N型晶体管或P型晶体管；在下述实施例中将以像素单元中的全部晶体管均为N型晶体管为例进行示例性描述，此时像素电路中的晶体管可采用相同的制备工艺得以同时制备。相应地，第一工作电压为高电平工作电压VGH1，第二工作电压为低电平工作电压VGL1，第三工作电压为低电平工作电压VGL2，第四工作电压为低电平工作电压VGH2；其中，VGH1≤VGH2≤2*VGH1，VGL2＜VGL1。

图12为图11所示移位寄存器的一种工作时序图，如图12所示，该移位寄存器的工作过程包括如下几个阶段：

预充阶段s1，信号输入端INPUT提供的输入信号处于高电平状态，复位信号端RESET提供的复位信号处于低电平状态，第一时钟信号端CK提供的时钟信号处于低电平状态，第二时钟信号端CKB提供的时钟信号处于高电平状态。

第一晶体管T1导通，第一工作电压VGH1通过第一晶体管T1写入至节点Q，节点Q处电压于高电平状态，第四晶体管T4导通，第三工作电压VGL2通过第四晶体管T4写入至第二节点PD，第二节点PD处电压处于低电平状态；由于，由于VGH2＞VGH1，因此第十晶体管T10也导通，第一节点PU处电压也处于高电平状态。

由于第一节点PU处于高电平状态，第二节点PD处于低电平状态，因此第五晶体管T5、第七晶体管T7_1、T7_2、T7_3均导通，第六晶体管T6和第八晶体管T8_1、T8_2、T8_3均截止。

由于第一时钟信号端CK提供的时钟信号处于低电平状态，因此级联信号输出端CN输出低电平信号；又由于第一扫描时钟信号端CK_1、第二扫描时钟信号端CK_2和第三扫描时钟信号端CK_3各自所提供的扫描时钟信号均处于低电平状态，因此第一扫描信号输出端OUT_1、第二扫描信号输出端OUT_2和第三扫描信号输出端OUT_3均输出低电平信号。

输出阶段s2，信号输入端INPUT提供的输入信号处于低电平状态，复位信号端RESET提供的复位信号处于低电平状态，第一时钟信号端CK提供的时钟信号处于高电平状态，第二时钟信号端CKB提供的时钟信号处于低电平状态。

由于第一时钟信号端CK提供的时钟信号由低电平状态切换至高电平状态，在第一电容C1的自举作用下，第一节点PU处电压被上拉至更高水平状态，近似为2VGH1，此时第十晶体管T10截止，可有效防止第一节点PU处电压通过预充复位电路4中的第一晶体管T1和第二晶体管T2进行放电。

第五晶体管T5维持导通，第六晶体管T6维持截止，由于第一时钟信号端CK提供的时钟信号处于高电平状态，因此级联信号输出端CN输出高电平信号。第七晶体管T7_1、T7_2、T7_3维持导通，第八晶体管T8_1、T8_2、T8_3维持截止，此时若第一扫描时钟信号端CK_1所提供的扫描时钟信号均处于高电平状态，第二扫描时钟信号端CK_2和第三扫描时钟信号端CK_3各自所提供的扫描时钟信号均处于低电平状态，则第一扫描信号输出端OUT_1输出高电平信号，第二扫描信号输出端OUT_2和第三扫描信号输出端OUT_3均输出低电平信号。

需要说明的是，在实际应用中，可根据实际需要来分别设计第一扫描时钟信号端CK_1、第二扫描时钟信号端CK_2和第三扫描时钟信号端CK_3各自的时序。

复位阶段s3，信号输入端INPUT提供的输入信号处于低电平状态，复位信号端RESET提供的复位信号处于高电平状态，第一时钟信号端CK提供的时钟信号处于低电平状态，第二时钟信号端CKB提供的时钟信号处于高电平状态。

第二晶体管T2导通，第二工作电压VGL1通过第二晶体管T2写入至节点Q，节点Q处电压于低电平状态，第四晶体管T4截止；第二时钟信号端CKB提供的高电平信号通过第三晶体管T3写入至第二节点PD，第二节点PD处电压处于高电平状态。

由于第十晶体管T10导通，第一节点PU处电压也处于低电平状态。

由于第一节点PU处于低电平状态，第二节点PD处于高电平状态，第三工作电压VGL2通过第六晶体管T6写入至级联信号输出端CN，以及通过第八晶体管T8_1、T8_2、T8_3写入至第一扫描信号输出端OUT_1、第二扫描信号输出端OUT_2和第三扫描信号输出端OUT_3，级联信号输出端CN、第一扫描信号输出端OUT_1、第二扫描信号输出端OUT_2和第三扫描信号输出端OUT_3均输出低电平信号。

在下一个预充阶段到来前，由于第二节点PD处电压始终处于高电平状态，第九晶体管T9维持导通，第三工作电压VGL2通过第九晶体管T9写入至节点Q和第一节点PU，以维持对节点Q和第一节点PU处电压始终处于电平状态，从而达到降噪目的。

需要说明的是，在本公开实施例中第九晶体管T9用作降噪，第十晶体管T10用作防止漏电流导致第一节点PU处电压下降，第九晶体管T9和第十晶体管T10的设置为本公开中的一种优选方案，其并不是移位寄存器中的必要结构。

另外，图12所示移位寄存器的电路结构仅仅起到示例性作用，在本公开中移位寄存器还可以采用其他电路结构，此处不再一一举例。

本公开实施例还提供了一种显示面板，该显示面板包括上述实施例提供的显示基板。其中，本公开实施例提供的显示面板可以为液晶显示面板、有机发光二极管显示面板、发光二极管显示面板等。

本公开实施例还提供了一种显示装置，该显示面板包括上述实施例提供的显示面板。

本公开实施例提供的显示装置可以为电子纸、LED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

本公开实施例还提供了一种显示驱动方法，该显示驱动方法基于前面实施例提供的显示基板，对于该显示基板的描述可参见前面实施例的内容，此处不再赘述。在显示基板内，移位寄存器所配置的扫描信号输出端的数量为N，N≥2且为整数，一帧时间划分N个驱动阶段，该显示驱动方法包括：

依次进行各驱动阶段；其中，在一帧时间内的第i个驱动阶段，栅极驱动电路中各级移位寄存器的级联信号输出端依次输出级联信号，且对于任意一个移位寄存器，在该移位寄存器输出级联信号的过程中该移位寄存器的第i个扫描信号输出端OUT_i输出扫描信号，1≤i≤N且i为整数。

在一些实施例中，在进行纯色画面显示时，对于任意一个驱动阶段，在该驱动阶段中各数据线中所加载的数据电压保持不变。

对于显示驱动过程的具体描述，可参见前面实施例中相应内容，此处不再赘述。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种显示基板，其特征在于，包括：显示区域和位于所述显示区域周边的周边区域，所述显示区域内设置有多条栅线、多条数据线以及由所述栅线和所述数据线限定出的像素阵列，所述像素阵列包括多个像素单元，每个所述像素单元与对应行栅线、对应列数据线耦接；

所述像素阵列包括多个混色像素列，所述混色像素列包括发出不同颜色光的像素单元，所述混色像素列中的像素单元按周期结构沿列方向排列，不同所述混色像素列内周期结构所包含的像素单元数量相等；

所述周边区域内设置有栅极驱动电路，所述栅极驱动电路包括级联的多个移位寄存器，所述移位寄存器配置有1个级联信号输出端和多个扫描信号输出端，每个扫描信号端与对应行的栅线耦接，除位于最后一级的移位寄存器外，位于其他级的移位寄存器的级联信号输出端与各自下一级的移位寄存器的信号输入端耦接，所述移位寄存器所配置的扫描信号输出端的数量与所述混色像素列内周期结构所包含的像素单元的数量相等。

2.根据权利要求1所述的显示基板，其特征在于，在所述像素阵列中，不同所述混色像素列内周期结构所包含的像素单元的种类和排布均相同；

或者，不同所述混色像素列内周期结构所包含的像素单元的种类相同但排列不同；

或者，不同所述混色像素列内周期结构所包含的像素单元的种类和排布均不同。

3.根据权利要求1所述的显示基板，其特征在于，所述像素阵列还包括多个单色像素列，所述单色像素列包括发出相同颜色光的像素单元。

4.根据权利要求1所述的显示基板，其特征在于，所述移位寄存器包括：预充复位电路、电压控制电路、级联输出电路和多个扫描输出电路，多个所示扫描输出电路与多个所述扫描信号输出端一一对应，所述预充复位电路、所述电压控制电路、所述级联输出电路和所述扫描输出电路耦接于第一节点，所述电压控制电路、所述级联输出电路和所述扫描输出电路耦接于第二节点；

所述预充复位电路，与信号输入端、复位信号端、第一电源端、第二电源端耦接，配置为响应于所述信号输入端所提供信号的控制，将所述第一电源端所提供的第一工作电压写入至所述第一节点，以及响应于所述复位信号端所提供信号的控制，将所述第二电源端所提供的第二工作电压写入至所述第一节点；

所述电压控制电路，与第三电源端、第二时钟信号端耦接，配置为响应于所述第一节点处电压的控制，将所述第三电源端所提供的第三工作电压或所述第二时钟信号端所提供的第二时钟信号写入至所述下拉节点；

所述级联输出电路，与第一时钟信号端、所述第三电源端、所述级联信号输出端耦接，配置为响应于所述第一节点处电压的控制，将所述第一时钟信号端所提供的第一时钟信号写入至所述级联信号输出端，以及响应于所述第二节点处电压的控制，将所述第三工作电压写入至所述级联信号输出端；

所述扫描输出电路，与对应的扫描时钟信号端、所述第三电源端、对应的所述扫描信号输出端耦接，配置为响应于所述第一节点处电压的控制，将对应的所述扫描时钟信号端所提供的扫描时钟信号写入至对应的所述扫描信号输出端，以及响应于所述第二节点处电压的控制，将所述第三工作电压写入至所述扫描信号输出端。

5.根据权利要求4所述的显示基板，其特征在于，所述预充复位电路包括：第一晶体管和第二晶体管，所述电压控制电路包括：第三晶体管和第四晶体管、所述级联输出电路包括：第五晶体管、第六晶体管、第一电容和第二电容，所述扫描输出电路包括：第七晶体管和第八晶体管；

所述第一晶体管的控制极与所述信号输入端耦接，所述第一晶体管的第一极与所述第一电源端耦接，所述第一晶体管的第二极与所述第一节点耦接；

所述第二晶体管的控制极与所述复位信号端耦接，所述第二晶体管的第一极与所述第一节点耦接，所述第二晶体管的第二极与所述第二电源端耦接；

所述第三晶体管的控制极、所述第三晶体管的第一极与所述第二时钟信号端耦接，所述第三晶体管的第二极与所述第二节点耦接；

所述第四晶体管的控制极与所述第一节点耦接，所述第四晶体管的第一极与所述第二节点耦接，所述第四晶体管的第二极与所述第三电源端耦接；

所述第五晶体管的控制极与所述第一节点耦接，所述第五晶体管的第一极与所述第一时钟信号端耦接，所述第五晶体管的第二极与所述级联信号输出端耦接；

所述第六晶体管的控制极与所述第二节点耦接，所述第六晶体管的第一极与所述级联信号输出端耦接，所述第六晶体管的第二极与所述第三电源端耦接；

所述第一电容的第一端与所述第一节点耦接，所述第一电容的第二端与所述级联信号输出端耦接；

所述第二电容的第一端与所述第二节点耦接，所述第二电容的第二端与所述第三电源端耦接；

所述第七晶体管的控制极与所述第一节点耦接，所述第七晶体管的第一极与对应的所述扫描时钟信号输出端耦接，所述第七晶体管的第二极与对应的所述扫描信号输出端耦接；

所述第八晶体管的控制极与所述第二节点耦接，所述第八晶体管的第一极与对应的所述扫描时钟信号输出端耦接，所述第八晶体管的第二极与所述第三电源端耦接。

6.根据权利要求4所述的显示基板，其特征在于，所述移位寄存器还包括：降噪电路，与所述第一节点、所述第二节点、所述第三电源端耦接，配置为响应于所述第二节点处电压的控制将所述第三工作电压写入至所述第一节点；

所述降噪电路包括：第九晶体管，所述第九晶体管的控制极与所述第二节点耦接，所述第九晶体管的第一极与所述第一节点耦接，所述第九晶体管的第二极与所述第三电源端耦接；

所述移位寄存器还包括：防漏电电路，设置在所述预充复位电路和所述上拉节点之间，配置为防止所述上拉节点处的电压通过所述预充复位电路进行放电；

所述防漏电电路包括：第十晶体管，所述第十晶体管的控制极与第四电源端耦接，所述第十晶体管的第一极与所述第一节点耦接，所述第十晶体管的第二极与所述预充复位电路耦接。

7.一种显示面板，其特征在于，包括：如上述权利要求1-6中任一所述的显示基板。

8.一种显示装置，其特征在于，包括：如上述权利要求7所述的显示面板。

9.一种显示驱动方法，其特征在于，所述显示驱动方法基于权利要求1-6中任一所述的显示基板，所述移位寄存器所配置的扫描信号输出端的数量为N，N≥2且为整数，一帧时间划分N个驱动阶段，所述显示驱动方法包括：

在一帧时间内的第i个驱动阶段，所述栅极驱动电路中各级所述移位寄存器的级联信号输出端依次输出级联信号，且对于任意一个所述移位寄存器，在该移位寄存器输出级联信号的过程中该移位寄存器的第i个扫描信号输出端输出扫描信号，1≤i≤N且i为整数。

10.根据权利要求9所述的显示驱动方法，其特征在于，对于任意一个驱动阶段，在该驱动阶段中各数据线中所加载的数据电压保持不变。

Images