CN110415664B - 移位寄存器及其驱动方法、栅极驱动电路、显示装置 - Google Patents

移位寄存器及其驱动方法、栅极驱动电路、显示装置 Download PDF

Info

Publication number
CN110415664B
CN110415664B CN201910708676.9A CN201910708676A CN110415664B CN 110415664 B CN110415664 B CN 110415664B CN 201910708676 A CN201910708676 A CN 201910708676A CN 110415664 B CN110415664 B CN 110415664B
Authority
CN
China
Prior art keywords
pull
circuit
voltage
node
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910708676.9A
Other languages
English (en)
Other versions
CN110415664A (zh
Inventor
曹诚英
刘幸一
蒋学兵
牟广营
吴鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910708676.9A priority Critical patent/CN110415664B/zh
Publication of CN110415664A publication Critical patent/CN110415664A/zh
Priority to US16/825,842 priority patent/US10971104B2/en
Application granted granted Critical
Publication of CN110415664B publication Critical patent/CN110415664B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Abstract

本发明实施例提供一种移位寄存器及其驱动方法、栅极驱动电路、显示装置，涉及显示技术领域，能够解决因上拉节点的电位不足而导致的输出异常的问题；该移位寄存器包括上拉节点，移位寄存器还包括：补偿子电路和输出子电路；输出子电路与上拉节点、时钟信号端、信号输出端连接；输出子电路配置为：在上拉节点的控制下，将时钟信号端的电压输出至信号输出端；补偿子电路与上拉节点、时钟信号端、信号输出端连接；补偿子电路配置为：在上拉节点和时钟信号端的电压的控制下，将信号输出端的电压输出至上拉节点。

Description

移位寄存器及其驱动方法、栅极驱动电路、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种移位寄存器及其驱动方法、栅极驱动电路、显示装置。
背景技术
GOA(Gate Driver on Array，阵列基板行驱动)是一种将栅极驱动电路集成于阵列基板上的技术，其中，GOA电路的每一级GOA单元作为一个移位寄存器与显示面板中的一行栅线相连接，通过GOA电路逐行开启与显示面板中的栅线连接的TFT(Thin FilmTransistor，薄膜晶体管)开关，以完成像素数据电压的逐行输入。
对于GOA电路中每一级GOA单元(移位寄存器)而言，其一般包括多个晶体管、电容等，然而，随着使用时间的推移，移位寄存器中部分晶体管的阈值电压会发生漂移，从而导致上拉节点(PU)的电位不足，进而造成GOA电路出现输出异常(例如多输出Multi)的问题。
发明内容
本发明的实施例提供一种移位寄存器及其驱动方法、栅极驱动电路、显示装置，能够解决因上拉节点(PU)的电位不足而导致的输出异常的问题。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明实施例提供一种移位寄存器，包括上拉节点，所述移位寄存器还包括：补偿子电路和输出子电路；所述输出子电路与所述上拉节点、时钟信号端、信号输出端连接；所述输出子电路配置为：在所述上拉节点的控制下，将所述时钟信号端的电压输出至所述信号输出端；所述补偿子电路与所述上拉节点、所述时钟信号端、所述信号输出端连接；所述补偿子电路配置为：在所述上拉节点和所述时钟信号端的电压的控制下，将所述信号输出端的电压输出至所述上拉节点。
在一些实施例中，所述补偿子电路包括第一控制子电路和第二控制子电路；所述第一控制子电路与所述上拉节点、所述时钟信号端，所述第二控制子电路连接；所述第二控制子电路还与所述上拉节点、所述信号输出端连接；所述补偿子电路还配置为：在所述上拉节点的电压的控制下，通过所述第一控制子电路将所述时钟信号端的电压输出至所述第二控制子电路，并通过所述第二控制子电路将所述信号输出端的电压输出至所述上拉节点。
在一些实施例中，所述第一控制子电路包括第十五晶体管；所述第二控制子电路包括第十六晶体管；所述第十五晶体管的栅极与所述上拉节点连接，第一极与所述时钟信号端连接，第二极与所述第十六晶体管的栅极连接；所述第十六晶体管的第一极与所述信号输出端连接，第二极与所述上拉节点连接。
在一些实施例中，所述输出子电路包括：扫描输出子电路和级联输出子电路；所述输出子电路配置为：在所述上拉节点的电压的控制下，通过所述扫描输出子电路，将所述时钟信号端的电压作为扫描信号输出至扫描信号输出端；所述输出子电路还配置为：在所述上拉节点的电压的控制下，通过所述级联输出子电路，将所述时钟信号端的电压作为级联信号输出至级联信号输出端；所述信号输出端为所述扫描信号输出端和所述级联信号输出端中的一个。
在一些实施例中，所述信号输出端为所述级联信号输出端。
在一些实施例中，所述移位寄存器还包括下拉节点；所述移位寄存器还包括输入子电路、复位子电路、第一控制子电路、第二控制子电路、初始化子电路；所述输入子电路与信号输入端和所述上拉节点连接；所述输入子电路配置为：在所述信号输入端的电压的控制下，将所述信号输入端的电压输出至所述上拉节点；所述复位子电路与复位信号端、第一电压端、所述上拉节点连接；所述复位子电路配置为：在所述复位信号端的电压的控制下，将所述第一电压端的电压输出至所述上拉节点；所述第一控制子电路与所述第一电压端、第二电压端、所述上拉节点、所述下拉节点连接；所述第一控制子电路配置为：在所述上拉节点的电压的控制下，将所述第一电压端的电压输出至所述下拉节点；所述第一控制子电路还配置为：在所述上拉节点和所述第二电压端的电压的控制下，将所述第二电压端的电压输出至所述下拉节点；所述第二控制子电路与所述第一电压端、所述上拉节点、所述下拉节点连接；所述第二控制子电路配置为：在所述下拉节点的电压的控制下，将所述第一电压端的电压输出至所述上拉节点；所述初始化子电路与初始化信号端、所述上拉节点、所述第一电压端连接；所述初始化子电路配置为：在所述初始化信号端的电压的控制下，将所述第一电压端的电压输出至所述上拉节点；在所述输出子电路包括扫描输出子电路和级联输出子电路的情况下，所述下拉子电路包括第一下拉子电路和第二下拉子电路；所述第一下拉子电路与所述扫描信号输出端、第三电压端、所述下拉节点连接；所述第一下拉子电路配置为：在所述下拉节点的电压的控制下，将所述第三电压端的电压输出至所述扫描信号输出端；所述第二下拉子电路与所述级联信号输出端、所述第一电压端、所述下拉节点连接；所述第二下拉子电路配置为：在所述下拉节点的电压的控制下，将所述第一电压端的电压输出至所述级联信号输出端。
在一些实施例中，所述输入子电路包括第一晶体管；所述第一晶体管的栅极和第一极均与所述信号输入端连接，第二极与所述上拉节点连接；所述复位子电路包括第二晶体管；所述第二晶体管的栅极与所述复位信号端连接，第一极与所述第一电压端连接，第二极与所述上拉节点连接；所述第一控制子电路包括第五晶体管、第六晶体管、第八晶体管、第九晶体管；其中，所述第九晶体管的栅极和第一极均与所述第二电压端连接，第二极与控制节点连接；所述第五晶体管的栅极与所述控制节点连接，第一极与所述第二电压端连接，第二极与所述下拉节点连接；所述第八晶体管的栅极与所述上拉节点连接，第一极与所述第一电压端连接，第二极与所述控制节点连接；所述第六晶体管的栅极与所述上拉节点连接，第一极与所述第一电压端连接，第二极与所述下拉节点连接；所述第二控制子电路包括第十晶体管；所述第十晶体管的栅极与所述下拉节点连接，第一极与所述第一电压端连接，第二极与所述上拉节点连接；所述初始化子电路包括第七晶体管；所述第七晶体管的栅极与所述初始化信号端连接，第一极与所述第一电压端连接，第二极与所述上拉节点连接；在所述输出子电路包括扫描输出子电路和级联输出子电路的情况下，所述扫描输出电路包括第三晶体管和第一电容；所述第三晶体管的栅极与所述上拉节点连接，第一极与所述时钟信号端连接，第二极与所述扫描信号输出端连接；所述第一电容的第一极与所述上拉节点连接，第二极与所述扫描信号输出端连接；所述级联输出子电路包括第十四晶体管；所述第十四晶体管的栅极与所述上拉节点连接，第一极与所述时钟信号端连接，第二极与所述级联信号输出端连接；所述第一下拉子电路包括第十二晶体管；所述第十二晶体管的栅极与所述下拉节点连接，第一极与所述第三电压端连接，第二极与所述扫描信号输出端连接；所述第二下拉子电路包括第十三晶体管；所述第十三晶体管的栅极与所述下拉节点连接，第一极与所述第一电压端连接，第二极与所述级联信号输出端连接。
本发明实施例还提供一种栅极驱动电路，包括多级级联的如前述的移位寄存器。
本发明实施例还提供一种显示装置，包括如前述的栅极驱动电路。
本发明实施例还提供一种如前述的移位寄存器的驱动方法，包括：输出阶段；在所述输出阶段：在上拉节点的电压的控制下，输出子电路开启，将时钟信号端的电压输出至所述信号输出端；在所述上拉节点和所述时钟信号端的电压的控制下，补偿子电路开启，将所述信号输出端的电压输出至所述上拉节点，以对上拉节点的电压进行补偿。
本发明实施例提供一种移位寄存器及其驱动方法、栅极驱动电路、显示装置，该移位寄存器包括上拉节点，移位寄存器还包括：补偿子电路和输出子电路；输出子电路与上拉节点、时钟信号端、信号输出端连接；输出子电路配置为：在上拉节点的控制下，将时钟信号端的电压输出至信号输出端；补偿子电路与上拉节点、时钟信号端、信号输出端连接；补偿子电路配置为：在上拉节点和时钟信号端的电压的控制下，将信号输出端的电压输出至上拉节点。
也就是说，本发明中通过在移位寄存器中设置补偿子电路，并在上拉节点和时钟信号端的电压的控制下，通过该补偿子电路将信号输出端的电压输出至上拉节点进行补偿。示例的，在移位寄存器RS的扫描信号输出阶段，通过该补偿子电路能够将扫描信号输出至上拉节点，从而实现对上拉节点的电压补偿(即维持上拉节点的电位)，以避免了移位寄存器在驱动的过程中，因上拉节点的电位不足(保持不住)，而导致的输出异常的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种显示面板的结构示意图；
图2为本发明实施例提供的一种显示面板的电路结构示意图；
图3为本发明实施例提供的一种移位寄存器的结构示意图；
图4为本发明实施例提供的一种移位寄存器的结构示意图；
图5为本发明实施例提供的一种移位寄存器的结构示意图；
图6为本发明实施例提供的一种移位寄存器的结构示意图；
图7为本发明实施例提供的一种移位寄存器的结构示意图；
图8为本发明实施例提供的一种栅极驱动电路结构示意图；
图9为本发明实施例提供的一种移位寄存器的时序控制示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另外定义，本申请实施例中使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
此外，本申请中，“上”、“下”、“左”、“右”、“水平”以及“竖直”等方位术语是相对于附图中的部件示意置放的方位来定义的，应当理解到，这些方向性术语是相对的概念，它们用于相对于的描述和澄清，其可以根据附图中部件所放置的方位的变化而相应地发生变化。
本发明实施例提供一种显示装置，该显示装置可以为电视、手机、电脑、笔记本电脑、平板电脑、个人数字助理(personal digital assistant，PDA)、车载电脑等。该显示装置包括框架、设置于框架内的显示面板、电路板、显示驱动IC以及其他电子配件等。
上述显示面板可以为：液晶显示面板(Liquid Crystal Display，简称LCD)、有机发光二极管(Organic Light Emitting Diode，简称OLED)显示面板、量子点发光二极管(Quantum Dot Light Emitting Diodes，简称QLED)显示面板、微发光二极管(Micro LightEmitting Diodes，简称Micro LED)显示面板等，本发明对此不做具体限定。
本发明以下实施例均是以液晶显示面板为例，对本发明进行说明的。
如图1所示，上述显示面板001包括：显示区1(active area，AA；简称AA区；也可称为有效显示区)和围绕显示区1一圈设置的周边区2。
另外，如图1所示，上述显示面板001中设置有中多条栅线(Gate Line)GL和多条数据线(Data Line)DL，并且栅线GL和数据线DL在显示区1界定出多个亚像素P。该多个亚像素P至少包括第一颜色亚像素、第二颜色亚像素和第三颜色亚像素，第一颜色、第二颜色和第三颜色为三基色(例如红色、绿色和蓝色)。
为了方便说明，本申请中上述多个亚像素P是以矩阵形式排列为例进行的说明。在此情况下，沿水平方向X排列成一排的亚像素P称为同一行亚像素；沿竖直方向Y排列成一排的亚像素P称为同一列亚像素；栅线GL沿水平方向X延伸，数据线DL沿竖直方向Y延伸。
图2为本发明实施例提供的显示面板001的中的电路结构示意图。如图2所示，每一亚像素P中均设置有像素电路S，该像素电路S包括晶体管T和液晶电容C。该液晶电容C的两个极板分别由像素电极和公共电极构成。其中，位于同行的像素电路S的晶体管T的栅极与同一栅线GL连接，位于同列的像素电路S的晶体管T的一极(例如源极)与同一数据线DL连接，另一极(例如漏极)与所在亚像素P中的像素电极连接。
另外，如图1或图2所示，显示面板001在周边区2还设置有栅极驱动电路01和数据驱动电路02。
在一些实施例中，栅极驱动电路01可以设置在沿栅线GL的延伸方向上的周边区2，数据驱动电路02可以设置在沿数据线线DL的延伸方向上的周边区2。通过栅极驱动电路01逐行开启像素电路S，并在一行像素电路S开启时，通过数据驱动电路02将像素数据电压写入至该行的各像素电路S中，以进行画面显示。
在一些实施例中，上述栅极驱动电路01可以为栅极驱动IC。
在一些实施例中，上述栅极驱动电路01可以为GOA(Gate Driver on Array，GOA)电路，也即上述栅极驱动电路01直接集成在显示面板001的阵列基板中。
相比于将栅极驱动电路01设置为栅极驱动IC而言，将栅极驱动电路01设置为GOA电路，一方面，可以降低显示面板的制作成本；另一方面，还可以窄化显示装置的边框宽度。本发明以下实施例均是以栅极驱动电路01为GOA电路为例进行说明。
需要说明的是的，对于栅极驱动电01而言，图1和图2仅是示意的，以采用单侧驱动(即在显示面板001的周边区2的单侧设置栅极驱动电路01，从单侧逐行依次驱动各栅线GL)为例进行说明的。在另一些实施例中，可以采用双侧同时驱动(即在显示面板001的周边区2中沿栅线GL的延伸方向上的两个侧边分别设置栅极驱动电路10，通过两个栅极驱动电路10同时从两侧逐行依次驱动各栅线GL)。在另一些实施例中，显示面板001可以采用双侧交叉驱动(即在显示面板001的周边区2中沿栅线GL的延伸方向上的两个侧边分别设置栅极驱动电路10，通过两个栅极驱动电路10交替从两侧，逐行依次驱动各栅线GL)。
本发明以下实施例均是以单侧驱动为例，对本发明实施例中提供的栅极驱动电路01进行说明的。下文中的栅极驱动电路01也可以称为GOA电路，移位寄存器也可以称为GOA单元。
如图2所示，本发明的一些实施例中，栅极驱动电路01中包括N级级联的移位寄存器(RS1、RS2……RS(N))，显示面板001中包括与N级级联的移位寄存器(RS1、RS2……RS(N))分别一一对应连接的N条栅线(G1、G2……G(N))，其中，N为正整数。
本领域的技术人员应当理解到，对于移位寄存器本身而言，如图3所示，在移位寄存器RS内部设置有上拉节点PU，以及与上拉节点PU连接的输出子电路10。
在本发明实施例中，上述输出子电路10还与时钟信号端CLK、信号输出端Output(下文以及附图均简写为Oput)连接。该输出子电路10配置为：在上拉节点PU的控制下，将时钟信号端CLK的电压输出至信号输出端Oput。也可以说，移位寄存器的信号输出端Oput输出的扫描信号由时钟信号端CLK的时钟信号提供。
当然，在另一些实施例中，如图4所示，在移位寄存器RS内部除了设置有同前述的上拉节点PU，以及与上拉节点PU连接的输出子电路10以外，还设置有下拉节点PD。在移位寄存器RS的工作过程中，上拉节点PU和下拉节点PD的电位始终互为一组反相电位；示例的，在上拉节点PU为高电位时，下拉节点PD为低电位；在上拉节点PU为低电位时，下拉节点PD为高电位。
本发明以下实施例均是以包括上拉节点PU和下拉节点PD的移位寄存器RS为例，对本发明进行说明的。
如图4所示，本发明实施例的移位寄存器RS还包括有：补偿子电路20。该补偿子电路20与上拉节点PU、时钟信号端CLK、信号输出端Oput连接。该补偿子电路20配置为：在上拉节点PU和时钟信号端CLK的电压的控制下，将信号输出端Oput的电压输出至上拉节点PU。
也就是说，本发明中通过在移位寄存器RS中设置补偿子电路20，并在上拉节点PU和时钟信号端CLK的电压的控制下，通过该补偿子电路20将信号输出端Oput的电压输出至上拉节点PU进行补偿。示例的，在移位寄存器RS的扫描信号输出阶段，通过该补偿子电路20能够将扫描信号输出至上拉节点PU，从而实现对上拉节点PU的电压补偿(即维持上拉节点PU的电位)，以避免了移位寄存器RS在驱动的过程中，因上拉节点PU的电位不足(保持不住)，而导致的输出异常的问题。
以下实施例对上述补偿子电路20的具体设置情况作进一步的说明。
在一些实施例中，如图5所示，上述补偿子电路20可以包括第一控制子电路201和第二控制子电路202。其中，第一控制子电路201与上拉节点PU、时钟信号端CLK，第二控制子电路202连接。第二控制子电路202还与上拉节点PU、信号输出端Oput连接。
在此基础上，补偿子电路20配置为：在上拉节点PU的电压的控制下，通过第一控制子电路201将时钟信号端CLK的电压输出至第二控制子电路202，并通过第二控制子电路202将信号输出端Oput的电压输出至上拉节点PU。
示例的，如图6所示，上述第一控制子电路201包括第十五晶体管M15，第二控制子电路202包括第十六晶体管M16。其中，第十五晶体管M15的栅极与上拉节点PU连接，第十五晶体管M15的第一极与时钟信号端CLK连接，第十五晶体管M15的第二极与第十六晶体管M16的栅极连接；第十六晶体管M16的第一极与信号输出端Oput连接，第十六晶体管M16的第二极与上拉节点PU连接。
这样一来，在移位寄存器RS的驱动过程中，在上拉节点PU的电压的控制下，第十五晶体管M15导通，将时钟信号端CLK的电压输出至第十六晶体管M16的栅极，第十六晶体管M16导通，将信号输出端Oput的电压输出(补回)至上拉节点PU，从而实现对上拉节点PU的电压补偿，以维持上拉节点PU的电位，避免上拉节点PU出现充电不足的现象。
以下对与补偿子电路20连接的信号输出端Oput作进一步的说明。
如图6所示，在一些实施例中，移位寄存器RS中的输出子电路10连接一个信号输出端Oput。在此情况下，该信号输出端Oput与前述补偿子电路20连接。
另外，还可以理解的是，对于移位寄存器RS中的输出子电路10连接一个信号输出端Oput的情况下，该信号输出端Oput必然与显示面板001中的栅线GL连接，以向栅线GL输入扫描信号。同时，该信号输出端Oput还与栅极驱动电路01中的其他移位寄存器连接，以向其他移位寄存器输出级联信号(复位信号、开启信号等)。示例的，该信号输出端Oput可以与位于其前级的移位寄存器连接，用于向其输入复位信号；并且该信号输出端Oput还可以与后级的移位寄存器连接，用于向其输入开启信号。
在另一些实施例中，如图7所示，移位寄存器RS中的输出子电路10连接两个信号输出端：扫描信号输出端Oput_G和级联信号输出端Oput_C。在此情况下，该输出子电路10包括：扫描输出子电路101和级联输出子电路102；其中，扫描输出子电路101与上拉节点PU、时钟信号端CLK、扫描信号输出端Oput_G连接；级联输出子电路102与上拉节点PU、时钟信号端CLK、级联信号输出端Oput_C连接。
在此基础上，输出子电路10配置为：在上拉节点PU的电压的控制下，通过扫描输出子电路101，将时钟信号端CLK的电压作为扫描信号输出至扫描信号输出端Oput_G；该输出子电路10还配置为：在上拉节点PU的电压的控制下，通过级联输出子电路102，将时钟信号端CLK的电压作为级联信号输出至级联信号输出端Oput_C。
在移位寄存器RS包括扫描信号输出端Oput_G和级联信号输出端Oput_C的情况下，扫描信号输出端Oput_G与显示面板001中的栅线GL连接，以向栅线GL输入扫描信号；级联信号输出端Oput_C与栅极驱动电路01中的其他移位寄存器连接，以向其他移位寄存器输出级联信号(复位信号、开启信号等)。
可以理解的是，相比于图6中示出的输出子电路10连接一个信号输出端Oput，将本级移位寄存器的扫描信号，同时作为其他级移位寄存器的控制信号(开启信号或复位信号)，容易出现因一级移位寄存器出现输出异常，而导致其他级移位寄存器也无法正常输出。采用图7中示出的输出子电路10连接两个信号输出端(Oput_G和Oput_C)的移位寄存器，将扫描信号和级联信号独立输出，从而使得在一级移位寄存器因扫描信号输出异常，而其他移位寄存器依然能够正常输出扫描信号；也即提高了栅极驱动电路01的输出稳定性。
另外，对于上述图7中示出的输出子电路10连接两个信号输出端(Oput_G和Oput_C)的情况下，前述与补偿子电路20连接的信号输出端Oput可以为：扫描信号输出端Oput_G和级联信号输出端Oput_C中的任意一个。
由于扫描信号输出端Oput_G上施加的负载较大，为了提高栅极驱动电路01的稳定性，如图7所示，在一些实施例中，可以设置前述与补偿子电路20连接的信号输出端Oput为级联信号输出端Oput_C，通过级联信号输出端Oput_C输出的级联信号对补偿子电路20进行控制，以实现对上拉节点PU的电压补偿。
另外，本领域的技术人员应当理解到，移位寄存器RS在包括前述的输出子电路10、补偿子电路20的基础上，还包括与上拉节点PU、下拉节点PD连接的其他相关的控制电路，本发明对此不作具体限定，实际中可以根据需求选择设置合适的相关电路，只要能够保证移位寄存器正常输出扫描信号等即可。
示例的，本发明实施例提供一种具体的移位寄存器结构，如图7所示，该移位寄存器RS还包括输入子电路30、复位子电路40、第一控制子电路601、第二控制子电路602、初始化子电路70。
另外，如图7所示，在输出子电路10包括扫描输出子电路101和级联输出子电路102(也即输出子电路10连接两个信号输出端)的情况下，该移位寄存器RS还包括：第一下拉子电路501和第二下拉子电路502。当然，对于图6中示出的输出子电路10仅连接一个信号输出端的情况下，该移位寄存器RS可以仅包括一个下拉子电路50。以下实施例均是以图7中示出的包括第一下拉子电路501和第二下拉子电路502为例进行说明的。
以下实施例对上述各子电路的具体设置情况作进一步的说明。
如图7所示，输入子电路30与信号输入端Input(下文以及附图均简写为Iput)和上拉节点PU连接。该输入子电路30配置为：在信号输入端Iput的电压的控制下，将信号输入端Iput的电压输出至上拉节点PU。
示例的，在一些实施例中，如图7所示，上述输入子电路30可以包括第一晶体管M1。第一晶体管M1的栅极和第一极均与信号输入端Iput连接，第一晶体管M1的第二极与上拉节点PU连接。
如图7所示，复位子电路40与复位信号端Reset(下文以及附图均简写为RST)、第一电压端VGL1、上拉节点PU连接。该复位子电路40配置为：在复位信号端RST的电压的控制下，将第一电压端VGL1的电压输出至上拉节点PU。
示例的，在一些实施例中，如图7所示，复位子电路40包括第二晶体管M2。第二晶体管M2的栅极与复位信号端RST连接，第二晶体管M2的第一极与第一电压端VGL1连接，第二晶体管M2的第二极与上拉节点PU连接。
如图7所示，第一控制子电路601与第一电压端VGL1、第二电压端VGH、上拉节点PU、下拉节点PD连接。该第一控制子电路601配置为：在上拉节点PU的电压的控制下，将第一电压端VGL1的电压输出至下拉节点PD。该第一控制子电路601还配置为：在上拉节点PU和第二电压端VGH的电压的控制下，将第二电压端VGH的电压输出至下拉节点PD。
示例的，在一些实施例中，如图7所示，上述第一控制子电路601可以包括：第五晶体管M5、第六晶体管M6、第八晶体管M8、第九晶体管M9。其中，第九晶体管M9的栅极和第一极均与第二电压端VGH连接，第九晶体管M9的第二极与控制节点PD_CN连接；第五晶体管M5的栅极与控制节点PD_CN连接，第五晶体管M5的第一极与第二电压端VGH连接，第五晶体管M5的第二极与下拉节点PD连接；第八晶体管M8的栅极与上拉节点PU连接，第八晶体管M8的第一极与第一电压端VGL1连接，第八晶体管M8的第二极与控制节点PD_CN连接；第六晶体管M6的栅极与上拉节点PU连接，第六晶体管M6的第一极与第一电压端VGL1连接，第六晶体管M6的第二极与下拉节点PD连接。
如图7所示，第二控制子电路602与第一电压端VGL1、上拉节点PU、下拉节点PD连接。第二控制子电路602配置为：在下拉节点PD的电压的控制下，将第一电压端VGL1的电压输出至上拉节点PU。
示例的，在一些实施例中，如图7所示，上述第二控制子电路602可以包括第十晶体管M10。第十晶体管M10的栅极与下拉节点PD连接，第十晶体管M10的第一极与第一电压端VGL1连接，第十晶体管M10的第二极与上拉节点PU连接。
如图7所示，初始化子电路70与初始化信号端Total reset(下文以及附图均简写为TRST)、上拉节点PU、第一电压端VGL1连接。该初始化子电路70配置为：在初始化信号端TRST的电压的控制下，将第一电压端VGL1的电压输出至上拉节点PU。
示例的，在一些实施例中，如图7所示，上述初始化子电路70可以包括第七晶体管M7。第七晶体管M7的栅极与初始化信号端TRST连接，第七晶体管M7的第一极与第一电压端VGL1连接，第七晶体管M7的第二极与上拉节点PU连接。
如图7所示，第一下拉子电路501与扫描信号输出端Oput_G、第三电压端VGL2、下拉节点PD连接。该第一下拉子电路501配置为：在下拉节点PD的电压的控制下，将第三电压端VGL2的电压输出至扫描信号输出端Oput_G。
示例的，在一些实施例中，如图7所示，第一下拉子电路501可以包括第十二晶体管M12。第十二晶体管M12的栅极与下拉节点PD连接，第十二晶体管M12的第一极与第三电压端VGL2连接，第十二晶体管M12的第二极与扫描信号输出端Oput_G连接。
如图7所示，第二下拉子电路502与级联信号输出端Oput_C、第一电压端VGL1、下拉节点PD连接。该第二下拉子电路502配置为：在下拉节点PD的电压的控制下，将第一电压端VGL1的电压输出至级联信号输出端Oput_C。
示例的，在一些实施例中，如图7所示，第二下拉子电路502可以包括第十三晶体管M13。第十三晶体管M13的栅极与下拉节点PD连接，第十三晶体管M13的第一极与第一电压端VGL1连接，第十三晶体管M13的第二极与级联信号输出端Oput_C连接。
此处需要说明的是，对于上述第一电压端VGL1和第三电压端VGL2而言，在一些实施例中，两者可以电连接。在一些实施例中，两者可以为独立设置的电压端。
对于显示装置而言，在将第一电压端VGL1和第三电压端VGL2设置为两个独立电压端的情况下，能够单独对第三电压端VGL2的电压进行控制调整，从而可以在关机时，将第三电压端VGL2的电压(例如将第三电压端VGL2在关机时调整至高电平电压)通过第十二晶体管M12输出至扫描信号输出端Oput_G，开启显示面板001中的所有像素电路S进行放电，以避免残留的电荷对显示面板造成不良影响。
示例的，在一些实施例中，如图7所示，上述扫描输出电路101可以包括：第三晶体管M3和第一电容C1。第三晶体管M3的栅极与上拉节点PU连接，第三晶体管M3的第一极与时钟信号端CLK连接，第三晶体管M3的第二极与扫描信号输出端Oput_G连接。第一电容C1的第一极与上拉节点PU连接，第一电容C1的第二极与扫描信号输出端Oput_G连接。
示例的，在一些实施例中，如图7所示，上述级联输出子电路102包括第十四晶体管M14。第十四晶体管M14的栅极与上拉节点PU连接，第十四晶体管M14的第一极与时钟信号端CLK连接，第十四晶体管M14的第二极与级联信号输出端Oput_G连接。
以下结合前述图4、图5、图6、图7中示出的移位寄存器，对本发明中栅极驱动电路10的具体级联情况作进一步的说明。
参考图8，在栅极驱动电路10中，除前M级移位寄存器的信号输入端Iput与起始信号端STV连接，其中，M为大于或等于1的正整数，例如图8中M＝3。除前M级移位寄存器以外，其他任一级移位寄存器的信号输入端Iput与位于其前级移位寄存器的信号输出端Oput连接；最后一级或多级移位寄存器的复位信号端RST独立设置或者与前述的起始信号端STV连接；除最后一级或多级移位寄存器以外，任一级移位寄存器的复位信号端RST与位于其后级的移位寄存器的信号输出端Oput连接。
另外，在栅极驱动电路10中，对于各级移位寄存器中时钟信号端CLK而言，可以采用多时钟信号模式。例如可以是4时钟信号模型(即4CLK)、6时钟信号模型(即6CLK)、8时钟信号模型(即8CLK)、10时钟信号模型(即10CLK)等，本发明对此不做限定。
此外，本发明中的移位寄存器，可以为直流(AC)模型(参考图7)，也可以为交流(DC)模型；本发明对此不做具体限定。
以下以采用图7中示出的移位寄存器为例，对栅极驱动电路10的具体级联情况以及相关信号端的连接情况进行具体说明。
示例的，在一些实施例中，如图8所示，在栅极驱动电路10中：
第一级移位寄存器RS1、第二级移位寄存器RS2、第三级移位寄存器RS3的信号输入端Iput均与起始信号端STV连接。
在一些实施例中，如图8所示，第一级移位寄存器RS1、第二级移位寄存器RS2、第三级移位寄存器RS3的信号输入端Iput可以与同一起始信号端STV连接。
在一些实施例中，可以针对第一级移位寄存器RS1、第二级移位寄存器RS2、第三级移位寄存器RS3的信号输入端Iput分别设置独立的起始信号端STV连接。
在此基础上，第i级移位寄存器RSi的信号输入端Iput与第i-3级移位寄存器RS(i-3)的级联信号输出端Oput_C连接；其中，4≤i≤N；i为正整数的变量。
第j级移位寄存器RSj的复位信号端RST与第j+4级移位寄存器RS(j+4)的级联信号输出端Oput_C连接；1≤j≤N-4；j为正整数的变量。
最后三级移位寄存器的复位信号端RST单独设置。
另外，如图8所示，该栅极驱动电路10可以采用6时钟信号模型(即6CLK)。也即在阵列基板的周边区2中设置有6条时钟信号线(CK1、CK2、CK3、CK4、CK5、CK6)，该6条时钟信号线周期性的、依次与级联的移位寄存器(RS1、RS2……RS(N))的时钟信号端CLK连接。
此外，阵列基板上还设置有：与各级移位寄存器(RS1、RS2……RS(N))中，与初始化信号端TRST连接的初始化信号线(图8中初始化信号端和初始化信号线均采用TRST表示)，与第一电压端VGL1连接的第一电压信号线(图8中第一电压端VGL1和第一电压信号线均采用VGL1表示)，与第二电压端VGH连接的第二电压信号线(图8中第二电压端VGH和第二电压信号线均采用VGH表示)，与第三电压端VGL2连接的第三电压信号线(图8中第三电压端VGL2和第三电压信号线均采用VGL2表示)。
在此基础上，以下以图8中的栅极驱动电路10采用图7中示出的移位寄存器为例，并参考图9的时序控制图，以第一级移位寄存器RS1为例，对本发明实施例中提供的移位寄存器的驱动方法进行说明。
图9中的Iput1、PU1、PD1、RST1分别表示第一级移位寄存器RS1的信号输入端、上拉节点、下拉节点、复位信号端，第i级移位寄存器RSi的扫描信号输出端表示为Oput_Gi；第i级移位寄存器RSi的级联信号输出端表示为Oput_Ci。其中，第i级移位寄存器RSi的扫描信号输出端Oput_Gi和级联信号输出端Oput_Ci输出的信号相同，因此，图9中为了简单的说明而采用同一波形表示，但不代表两者为同一信号。
结合图8可知，第一级移位寄存器RS1的信号输入端Iput1与起始信号端STV连接，第一级移位寄存器RS1的复位信号端RST1与第四级移位寄存器RS4的级联信号输出端Oput_C4连接；第一级移位寄存器RS1的时钟信号端CLK与第一时钟信号线CK1连接，第四移位寄存器RS4的时钟信号端CLK与第四时钟信号线CK4连接。
在一些实施例中，参考图9，本发明的移位寄存器(以第一级移位寄存器RS为例)的驱动方法，在一显示图像帧F(Frame)内包括：输入阶段T1、输出阶段T2、复位阶段T3(参考图9中的第n图像显示帧F(n))。
在输入阶段T1：
参考图7、图8、图9，在来自起始信号端STV(信号输入端Iput1)的电压的控制下，输入子电路30开启，将起始信号端STV的电压输出至上拉节点PU1。在上拉节点PU1的电压的控制下，输出子电路10开启，将来自时钟信号端CLK(即第一时钟信号线CK1)的电压输出至扫描信号输出端Oput_G和级联信号输出端Oput_C。另外，在上拉节点PU1的电压的控制下，通过第一控制子电路601将第一电压端VGL1的电压输出至下拉节点PD1。
示例的，在一些实施例中，参考图7、图8、图9，在输入阶段T1，在来自起始信号端STV(信号输入端Iput1)的高电平电压的控制下，第一晶体管M1导通，将起始信号端STV的高电平电压输出至上拉节点PU1。在上拉节点PU1的高电平电压的控制下，第十三晶体管M13和第十四晶体管M14导通，将来自时钟信号端CLK(即第一时钟信号线CK1)的低电平电压输出扫描信号输出端Oput_G和级联信号输出端Oput_C；并且在上拉节点PU1的高电平电压的控制下，第一电容C1进行充电。另外，在上拉节点PU1的高电平电压的控制下，第六晶体管M6导通，将第一电压端VGL1的低电平电压输出至下拉节点PD1。
需要说明的是，在该输入阶段T1，尽管第九晶体管M9在第二电压端VGH的高电平电压的控制下，处于常开状态，但是在一些实施例中，可以制作第八晶体管M8的沟道长宽比大于第九晶体管M9的沟道长宽比，以保证第五晶体管M5在该输入阶段T1处于截止状态，从而保证在该输入阶段T1，通过导通的第六晶体管M6，将第一电压端VGL1的低电平电压输出至下拉节点PD1。
在输出阶段T2：
参考图7、图8、图9，在上拉节点PU1的电压的控制下，输出子电路10开启，将时钟信号端CLK(即第一时钟信号线CK1)的电压输出至信号输出端Oput1(Oput_G1、Oput_C1)。并且在上拉节点PU1和时钟信号端CLK的电压的控制下，补偿子电路20开启，并将信号输出端Oput1(例如Oput_C1)的电压输出至上拉节点PU1，以对上拉节点PU1的电压进行补偿。
另外，在上拉节点PU1的电压的控制下，通过第一控制子电路601将第一电压端VGL1的电压输出至下拉节点PD1。
示例的，在一些实施例中，参考图7、图8、图9，在输出阶段T2，第一电容C1将在输入阶段T1存储的电荷释放至上拉节点PU1，在上拉节点PU1的高电平电压的控制下，第十三晶体管M13和第十四晶体管M14导通，将来自时钟信号端CLK(即第一时钟信号线CK1)的高电平电压输出扫描信号输出端Oput_G1和级联信号输出端Oput_C1。即扫描信号输出端Oput_G1在该输出阶段T2输出扫描信号，级联信号输出端Oput_C1在该输出阶段T2输出级联信号。另外，可以理解的是，第一电容C1在扫描信号输出端Oput_G1输出的高电平电压(扫描信号)的作用下，通过自身的耦合自举作用会进一步的抬升上拉节点PU1的电位。
另外，在该输出阶段T2，在上拉节点PU1的高电平电压和时钟信号端CLK的高电平电压的控制下，第十五晶体管M15和第十六晶体管M16导通，并将信号输出端Oput1(Oput_C1)的高电平电压输出至上拉节点PU1，以对上拉节点PU1的电压进行补偿。同时，在上拉节点PU1的高电平电压的控制下，第六晶体管M6导通，将第一电压端VGL1的低电平电压输出至下拉节点PD1。
在复位阶段T3：
参考图7、图8、图9，在来自复位信号端RST1(也即第四级移位寄存器的级联信号输出端Oput_C4的输出信号)的电压的控制下，复位子电路40开启，将第一电压端VGL1的电压输出至上拉节点PU1。在上拉节点PU1和第二电压端VGH的电压的控制下，通过第一控制子电路601将第二电压端VGH的电压输出至下拉节点PD1。在下拉节点PD1的电压的控制下，第二控制子电路602开启，将第一电压端VGL1的电压输出至上拉节点PU1。同时在下拉节点PD1的电压的控制下，第一下拉子电路501开启，将第三电压端VGL2的电压输出至扫描信号输出端Oput_G1，第二下拉子电路502开启，将第一电压端VGL1的电压输出至级联信号输出端Oput_C1。
示例的，在一些实施例中，参考图7、图8、图9，在复位阶段T3，在来自复位信号端RST1(也即第四级移位寄存器的级联信号输出端Oput_C4的输出信号)的高电平电压的控制下，第二晶体管M2导通，将第一电压端VGL1的低电平电压输出至上拉节点PU1。在上拉节点PU1低电平电压和第二电压端VGH的高电平电压的控制下，第六晶体管M6和第八晶体管M8截止，第五晶体管M5和第九晶体管M9导通，将第二电压端VGH的高电平电压输出至下拉节点PD1。在下拉节点PD1的高电平电压的控制下，第十晶体管M10导通，将第一电压端VGL1的低电平电压输出至上拉节点PU1。同时在下拉节点PD1的高电平电压的控制下，第十二晶体管M12导通，将第三电压端VGL2的低电平电压输出至扫描信号输出端Oput_G1，第十三晶体管M13导通，将第一电压端VGL1的电压输出至级联信号输出端Oput_C。
在此基础上，对于栅极驱动电路10(也即各级移位寄存器)而言：如图9所示，在一图像显示F(n)帧结束，下一图像显示帧F(n+1)开始之前，还设置有初始化阶段T’。
如图9所示，在上述初始化阶段T’中，在来自初始化信号端TRST的电压的控制下，各级移位寄存器中的初始化子电路70开启，将第一电压端VGL1的电压输出至上拉节点PU。
示例的，参考图9，在一些实施例中，在初始化阶段T’中，在来自初始化信号端TRST的高电平电压的控制下，各级移位寄存器中的第七晶体管M7导通，将第一电压端VGL1的低电平电压输出至上拉节点PU，以对各级移位寄存器中的上拉节点PU整体初始化，使得显示装置在进入每一图像显示帧时，栅极驱动电路10中的各级移位寄存器的上拉节点PU均处于初始化状态，从而保证在驱动过程中的稳定输出，进而保证显示画面的稳定性。
另外，对于显示装置而言，在每一次关机前还可以设置放电阶段。
在上述放电阶段可以将第三电压端VGL2的电压进行反相；也即第三电压端VGL2在放电阶段和正常的图像显示帧F中的电位相反。例如，在正常图像显示帧F中，第三电压端VGL2的电压为低电平电压，则在放电阶段，可以将第三电压端VGL2的电位调整为高电平电压。
在此情况下，在放电阶段中，在下拉节点PD的电压的控制下，各级移位寄存器的第一下拉子电路501开启，将第三电压端VGL2的电压输出至扫描信号输出端Oput_G，从而将显示面板001中与所有栅线GL连接的像素电路S中的晶体管T开启，释放显示面板中所有像素电路中残留的电荷，以避免残留的电荷对显示面板造成不良影响。
需要说明的是，上述晶体管可以为增强型晶体管，也可以为耗尽型晶体管；上述晶体管的第一极可以为源极，第二极可以为漏极，或者上述晶体管的第一极可以为漏极，第二极为源极，本发明对此不作限定。
还需要说明的是，上述晶体管可以为N型晶体管，也可以为P型晶体管；本发明上述实施例中晶体管的通、断过程均是以所有晶体管为N型晶体管；当所有晶体管均为P型时，需要对各个控制信号进行翻转即可。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种移位寄存器，包括上拉节点，其特征在于，所述移位寄存器还包括：补偿子电路和输出子电路；
所述输出子电路与所述上拉节点、时钟信号端、信号输出端连接；所述输出子电路配置为：在所述上拉节点的控制下，将所述时钟信号端的电压输出至所述信号输出端；
所述补偿子电路与所述上拉节点、所述时钟信号端、所述信号输出端连接；
所述补偿子电路配置为：在所述上拉节点和所述时钟信号端的电压的控制下，将所述信号输出端的电压输出至所述上拉节点；
所述补偿子电路包括第一控制子电路和第二控制子电路；
所述第一控制子电路与所述上拉节点、所述时钟信号端，所述第二控制子电路连接；所述第二控制子电路还与所述上拉节点、所述信号输出端连接；
所述补偿子电路还配置为：在所述上拉节点的电压的控制下，通过所述第一控制子电路将所述时钟信号端的电压输出至所述第二控制子电路，并通过所述第二控制子电路将所述信号输出端的电压输出至所述上拉节点。
2.根据权利要求1所述的移位寄存器，其特征在于，
所述第一控制子电路包括第十五晶体管；
所述第二控制子电路包括第十六晶体管；
所述第十五晶体管的栅极与所述上拉节点连接，第一极与所述时钟信号端连接，第二极与所述第十六晶体管的栅极连接；
所述第十六晶体管的第一极与所述信号输出端连接，第二极与所述上拉节点连接。
3.根据权利要求1所述的移位寄存器，其特征在于，所述输出子电路包括：扫描输出子电路和级联输出子电路；
所述输出子电路配置为：在所述上拉节点的电压的控制下，通过所述扫描输出子电路，将所述时钟信号端的电压作为扫描信号输出至扫描信号输出端；
所述输出子电路还配置为：在所述上拉节点的电压的控制下，通过所述级联输出子电路，将所述时钟信号端的电压作为级联信号输出至级联信号输出端；
所述信号输出端为所述扫描信号输出端和所述级联信号输出端中的一个。
4.根据权利要求3所述的移位寄存器，其特征在于，
所述信号输出端为所述级联信号输出端。
5.根据权利要求1-2任一项所述的移位寄存器，其特征在于，
所述移位寄存器还包括下拉节点；
所述移位寄存器还包括输入子电路、复位子电路、第一控制子电路、第二控制子电路、初始化子电路；
所述输入子电路与信号输入端和所述上拉节点连接；所述输入子电路配置为：在所述信号输入端的电压的控制下，将所述信号输入端的电压输出至所述上拉节点；
所述复位子电路与复位信号端、第一电压端、所述上拉节点连接；所述复位子电路配置为：在所述复位信号端的电压的控制下，将所述第一电压端的电压输出至所述上拉节点；
所述第一控制子电路与所述第一电压端、第二电压端、所述上拉节点、所述下拉节点连接；所述第一控制子电路配置为：在所述上拉节点的电压的控制下，将所述第一电压端的电压输出至所述下拉节点；所述第一控制子电路还配置为：在所述上拉节点和所述第二电压端的电压的控制下，将所述第二电压端的电压输出至所述下拉节点；
所述第二控制子电路与所述第一电压端、所述上拉节点、所述下拉节点连接；所述第二控制子电路配置为：在所述下拉节点的电压的控制下，将所述第一电压端的电压输出至所述上拉节点；
所述初始化子电路与初始化信号端、所述上拉节点、所述第一电压端连接；所述初始化子电路配置为：在所述初始化信号端的电压的控制下，将所述第一电压端的电压输出至所述上拉节点。
6.根据权利要求3-4任一项所述的移位寄存器，其特征在于，
所述移位寄存器还包括下拉节点；
所述移位寄存器还包括输入子电路、复位子电路、第一控制子电路、第二控制子电路、初始化子电路；
所述输入子电路与信号输入端和所述上拉节点连接；所述输入子电路配置为：在所述信号输入端的电压的控制下，将所述信号输入端的电压输出至所述上拉节点；
所述复位子电路与复位信号端、第一电压端、所述上拉节点连接；所述复位子电路配置为：在所述复位信号端的电压的控制下，将所述第一电压端的电压输出至所述上拉节点；
所述第一控制子电路与所述第一电压端、第二电压端、所述上拉节点、所述下拉节点连接；所述第一控制子电路配置为：在所述上拉节点的电压的控制下，将所述第一电压端的电压输出至所述下拉节点；所述第一控制子电路还配置为：在所述上拉节点和所述第二电压端的电压的控制下，将所述第二电压端的电压输出至所述下拉节点；
所述第二控制子电路与所述第一电压端、所述上拉节点、所述下拉节点连接；所述第二控制子电路配置为：在所述下拉节点的电压的控制下，将所述第一电压端的电压输出至所述上拉节点；
所述初始化子电路与初始化信号端、所述上拉节点、所述第一电压端连接；所述初始化子电路配置为：在所述初始化信号端的电压的控制下，将所述第一电压端的电压输出至所述上拉节点；
所述移位寄存器还包括第一下拉子电路和第二下拉子电路；
所述第一下拉子电路与所述扫描信号输出端、第三电压端、所述下拉节点连接；所述第一下拉子电路配置为：在所述下拉节点的电压的控制下，将所述第三电压端的电压输出至所述扫描信号输出端；
所述第二下拉子电路与所述级联信号输出端、所述第一电压端、所述下拉节点连接；所述第二下拉子电路配置为：在所述下拉节点的电压的控制下，将所述第一电压端的电压输出至所述级联信号输出端。
7.根据权利要求6所述的移位寄存器，其特征在于，
所述输入子电路包括第一晶体管；所述第一晶体管的栅极和第一极均与所述信号输入端连接，第二极与所述上拉节点连接；
所述复位子电路包括第二晶体管；所述第二晶体管的栅极与所述复位信号端连接，第一极与所述第一电压端连接，第二极与所述上拉节点连接；
所述第一控制子电路包括第五晶体管、第六晶体管、第八晶体管、第九晶体管；其中，所述第九晶体管的栅极和第一极均与所述第二电压端连接，第二极与控制节点连接；所述第五晶体管的栅极与所述控制节点连接，第一极与所述第二电压端连接，第二极与所述下拉节点连接；所述第八晶体管的栅极与所述上拉节点连接，第一极与所述第一电压端连接，第二极与所述控制节点连接；所述第六晶体管的栅极与所述上拉节点连接，第一极与所述第一电压端连接，第二极与所述下拉节点连接；
所述第二控制子电路包括第十晶体管；所述第十晶体管的栅极与所述下拉节点连接，第一极与所述第一电压端连接，第二极与所述上拉节点连接；
所述初始化子电路包括第七晶体管；所述第七晶体管的栅极与所述初始化信号端连接，第一极与所述第一电压端连接，第二极与所述上拉节点连接；
在所述输出子电路包括扫描输出子电路和级联输出子电路的情况下，
所述扫描输出子电路包括第三晶体管和第一电容；所述第三晶体管的栅极与所述上拉节点连接，第一极与所述时钟信号端连接，第二极与所述扫描信号输出端连接；所述第一电容的第一极与所述上拉节点连接，第二极与所述扫描信号输出端连接；
所述级联输出子电路包括第十四晶体管；所述第十四晶体管的栅极与所述上拉节点连接，第一极与所述时钟信号端连接，第二极与所述级联信号输出端连接；
所述第一下拉子电路包括第十二晶体管；所述第十二晶体管的栅极与所述下拉节点连接，第一极与所述第三电压端连接，第二极与所述扫描信号输出端连接；
所述第二下拉子电路包括第十三晶体管；所述第十三晶体管的栅极与所述下拉节点连接，第一极与所述第一电压端连接，第二极与所述级联信号输出端连接。
8.一种栅极驱动电路，其特征在于，包括多级级联的如权利要求1-7任一项所述的移位寄存器。
9.一种显示装置，其特征在于，包括如权利要求8所述的栅极驱动电路。
10.一种如权利要求1-7任一项所述的移位寄存器的驱动方法，其特征在于，包括：输出阶段；
在所述输出阶段：
在上拉节点的电压的控制下，输出子电路开启，将时钟信号端的电压输出至所述信号输出端；
在所述上拉节点和所述时钟信号端的电压的控制下，补偿子电路开启，将所述信号输出端的电压输出至所述上拉节点，以对上拉节点的电压进行补偿。
CN201910708676.9A 2019-08-01 2019-08-01 移位寄存器及其驱动方法、栅极驱动电路、显示装置 Active CN110415664B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910708676.9A CN110415664B (zh) 2019-08-01 2019-08-01 移位寄存器及其驱动方法、栅极驱动电路、显示装置
US16/825,842 US10971104B2 (en) 2019-08-01 2020-03-20 Shift register and method for driving the same, gate driving circuit, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910708676.9A CN110415664B (zh) 2019-08-01 2019-08-01 移位寄存器及其驱动方法、栅极驱动电路、显示装置

Publications (2)

Publication Number Publication Date
CN110415664A CN110415664A (zh) 2019-11-05
CN110415664B true CN110415664B (zh) 2021-10-08

Family

ID=68365161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910708676.9A Active CN110415664B (zh) 2019-08-01 2019-08-01 移位寄存器及其驱动方法、栅极驱动电路、显示装置

Country Status (2)

Country Link
US (1) US10971104B2 (zh)
CN (1) CN110415664B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111243543B (zh) * 2020-03-05 2021-07-23 苏州华星光电技术有限公司 Goa电路、tft基板、显示装置及电子设备
CN111326096A (zh) * 2020-04-07 2020-06-23 武汉华星光电技术有限公司 Goa电路及显示面板
CN113674708B (zh) * 2020-05-14 2023-04-11 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、显示装置及其驱动方法
CN114067712B (zh) * 2020-07-31 2023-09-15 京东方科技集团股份有限公司 栅极驱动电路及显示面板
TWI774330B (zh) * 2021-04-21 2022-08-11 友達光電股份有限公司 閘極驅動裝置及顯示面板
CN114241971B (zh) * 2021-12-23 2023-07-21 合肥京东方光电科技有限公司 驱动电路和显示装置
CN114420069B (zh) * 2022-02-16 2023-06-02 武汉京东方光电科技有限公司 移位寄存器单元及显示面板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106710507A (zh) * 2017-02-17 2017-05-24 合肥京东方光电科技有限公司 栅极驱动电路、栅极驱动方法和显示装置
CN106847160A (zh) * 2017-04-01 2017-06-13 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN106875913A (zh) * 2017-04-21 2017-06-20 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路
CN108269541A (zh) * 2017-12-27 2018-07-10 南京中电熊猫平板显示科技有限公司 栅极扫描驱动电路
CN108766383A (zh) * 2018-06-12 2018-11-06 京东方科技集团股份有限公司 移位寄存器单元及移位寄存器电路、显示装置
CN109448630A (zh) * 2019-01-11 2019-03-08 合肥鑫晟光电科技有限公司 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN109872699A (zh) * 2019-04-15 2019-06-11 合肥鑫晟光电科技有限公司 移位寄存器、栅极驱动电路和显示装置
CN109935198A (zh) * 2018-05-31 2019-06-25 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN110060645A (zh) * 2019-05-07 2019-07-26 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639390B2 (en) * 2002-04-01 2003-10-28 Texas Instruments Incorporated Protection circuit for miller compensated voltage regulators
KR102412676B1 (ko) * 2017-11-16 2022-06-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
CN108564914B (zh) * 2018-04-24 2021-08-17 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN108665846B (zh) * 2018-07-13 2022-01-28 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106710507A (zh) * 2017-02-17 2017-05-24 合肥京东方光电科技有限公司 栅极驱动电路、栅极驱动方法和显示装置
CN106847160A (zh) * 2017-04-01 2017-06-13 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN106875913A (zh) * 2017-04-21 2017-06-20 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路
CN108269541A (zh) * 2017-12-27 2018-07-10 南京中电熊猫平板显示科技有限公司 栅极扫描驱动电路
CN109935198A (zh) * 2018-05-31 2019-06-25 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN108766383A (zh) * 2018-06-12 2018-11-06 京东方科技集团股份有限公司 移位寄存器单元及移位寄存器电路、显示装置
CN109448630A (zh) * 2019-01-11 2019-03-08 合肥鑫晟光电科技有限公司 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN109872699A (zh) * 2019-04-15 2019-06-11 合肥鑫晟光电科技有限公司 移位寄存器、栅极驱动电路和显示装置
CN110060645A (zh) * 2019-05-07 2019-07-26 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置

Also Published As

Publication number Publication date
US10971104B2 (en) 2021-04-06
CN110415664A (zh) 2019-11-05
US20210035516A1 (en) 2021-02-04

Similar Documents

Publication Publication Date Title
CN110415664B (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN110060645B (zh) 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
US9626922B2 (en) GOA circuit, array substrate, display device and driving method
US11127478B2 (en) Shift register unit and driving method thereof, gate driving circuit, and display device
US11308872B2 (en) OLED display panel for minimizing area of internalconnection line part for connecting GIP dirving circuit located in active area and OLED display device comprising the same
US11315471B2 (en) Shift register unit, driving device, display device and driving method
US11837147B2 (en) Display substrate, display panel, display apparatus and display driving method
US20100315403A1 (en) Display device, method for driving the display device, and scan signal line driving circuit
US11244619B2 (en) Shift register unit, gate driving circuit, display device and driving method
WO2020228628A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
US20130106826A1 (en) Liquid crystal display panel and gate driver circuit
CN109817182B (zh) 一种显示面板及显示装置
CN113192551A (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN112673417B (zh) 显示面板、显示装置以及驱动方法
CN110010054B (zh) 一种栅极驱动电路、显示面板、显示装置
CN109903718B (zh) 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
US11221699B2 (en) Shift register, driving method thereof and device
CN112309335B (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
US20230343285A1 (en) Shift Register Unit and Driving Method Thereof, Gate Driving Circuit, and Display Panel
US11538397B2 (en) First shift register, driving method thereof, gate driving circuit, and display device
US20220310030A1 (en) Display substrate, method for driving same and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant