CN109767739B

CN109767739B - 显示面板、其驱动方法及显示装置

Info

Publication number: CN109767739B
Application number: CN201910174248.2A
Authority: CN
Inventors: 卿辉平; 刘锦
Original assignee: Shanghai Tianma Microelectronics Co Ltd
Current assignee: Shanghai Tianma Microelectronics Co Ltd
Priority date: 2019-03-08
Filing date: 2019-03-08
Publication date: 2021-06-08
Anticipated expiration: 2039-03-08
Also published as: CN109767739A

Abstract

本发明公开了一种显示面板、其驱动方法及显示装置，在一帧时间内的扫描刷新阶段中，通过使每一子像素中与像素电极直接电连接的开关晶体管电连接的栅线加载的栅极开启信号的截止时间早于其余开关晶体管电连接的栅线加载的栅极开启信号的截止时间，可以使每一子像素中的像素电极接收数据电压后，控制该像素电极直接电连接的开关晶体管优先截止，而在其余开关晶体管再截止时，将不会对子像素的电压变化造成影响。这样可以仅使每个子像素的电压变化对应一个跳变电压，即一个ΔV_p。从而使每个子像素的电压变化均一，进而改善显示画面出现的闪烁(Flicker)现象。

Description

显示面板、其驱动方法及显示装置

技术领域

本发明涉及显示技术领域，特别涉及一种显示面板、其驱动方法及显示装置。

背景技术

一般显示面板可以包括多个像素单元，每个像素单元包括多个子像素，每个子像素包括薄膜晶体管(Thin Film Transistor，TFT)和像素电极。在TFT导通时可以将数据电压传输给像素电极。在TFT由导通转换到截止时，液晶两端的电压会产生跳变电压ΔV_p。由于工艺制程等原因，使得ΔV_p存在差异，导致显示画面出现闪烁(Flicker)现象。

发明内容

本发明实施例提供一种显示面板、其驱动方法及显示装置，用以改善闪烁现象。

本发明实施例提供的显示面板，包括：多个子像素，多条栅线以及多条数据线；各所述子像素包括像素电极、至少两个开关晶体管；其中，所述像素电极通过至少两个开关晶体管与所述数据线电连接；一行子像素对应至少两条栅线，同一所述子像素中各所述开关晶体管的栅极电连接不同的栅线；

同一所述子像素中，与所述像素电极直接电连接的开关晶体管电连接的栅线用于在一帧时间内的扫描刷新阶段中，加载的栅极开启信号的截止时间早于其余开关晶体管电连接的栅线加载的栅极开启信号的截止时间；

一行子像素中的一个开关晶体管电连接的栅线加载的栅极开启信号的时序与另一行子像素中的一个开关晶体管电连接的栅线加载的栅极开启信号的时序相同；并且，针对时序相同的栅极开启信号对应的开关晶体管，所述开关晶体管在相邻两行子像素中与所述像素电极电连接的次序不同。

相应地，本发明实施例还提供了一种显示装置，包括上述显示面板。

相应地，本发明实施例还提供了一种上述显示面板的驱动方法，包括：在一帧时间内的扫描刷新阶段中，依次对各所述栅线加载栅极开启信号，控制电连接的开关晶体管导通：其中，同一所述子像素中，对与所述像素电极直接电连接的开关晶体管电连接的栅线加载的栅极开启信号的截止时间早于其余开关晶体管电连接的栅线加载的栅极开启信号的截止时间。

本发明有益效果如下：

本发明实施例提供的显示面板、其驱动方法及显示装置，在一帧时间内的扫描刷新阶段中，通过使每一子像素中与像素电极直接电连接的开关晶体管电连接的栅线加载的栅极开启信号的截止时间早于其余开关晶体管电连接的栅线加载的栅极开启信号的截止时间，可以使每一子像素中的像素电极接收数据电压后，控制该像素电极直接电连接的开关晶体管优先截止，而在其余开关晶体管再截止时，将不会对子像素的电压变化造成影响。这样可以仅使每个子像素的电压变化对应一个跳变电压，即一个ΔV_p。从而使每个子像素的电压变化均一，进而改善显示画面出现的闪烁(Flicker)现象。

附图说明

图1为相关技术中的显示面板的俯视结构示意图之一；

图2为图1对应的信号时序图；

图3为跳变电压ΔV_p的示意图；

图4为相关技术中的显示面板的俯视结构示意图之二；

图5为图4对应的信号时序图；

图6a为本发明实施例提供的显示面板的俯视结构示意图之一；

图6b为本发明实施例提供的一个子像素中的布局结构示意图；

图7为本发明实施例提供的显示面板的俯视结构示意图之二；

图8为本发明实施例提供的信号时序图之一；

图9为本发明实施例提供的信号时序图之二；

图10为本发明实施例提供的彩膜基板的俯视结构示意图之一；

图11为本发明实施例提供的彩膜基板的俯视结构示意图之二；

图12a为本发明实施例提供的显示面板的俯视结构示意图之三；

图12b为本发明实施例提供的彩膜基板的俯视结构示意图之三；

图13为本发明实施例提供的显示面板的俯视结构示意图之四；

图14为本发明实施例提供的信号时序图之三；

图15为本发明实施例提供的显示面板的俯视结构示意图之五；

图16为本发明实施例提供的显示面板的俯视结构示意图之六；

图17为本发明实施例提供的信号时序图之四；

图18为本发明实施例提供的显示面板的俯视结构示意图之七；

图19为本发明实施例提供的显示面板的俯视结构示意图之八；

图20为本发明实施例提供的信号时序图之五；

图21为本发明实施例提供的信号时序图之六；

图22为本发明实施例提供的显示装置的结构示意图。

具体实施方式

为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的显示面板、其驱动方法及显示装置的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本发明内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。

如图1所示，液晶显示面板(Liquid Crystal Display，LCD)可以包括多个像素单元，栅线G_1～G_M(M为显示面板中栅线的总数)，数据线D。每个像素单元包括多个子像素sp，每个子像素sp可以包括一个薄膜晶体管(Thin Film Transistor，TFT)T0以及像素电极110。一行子像素sp可以对应一条栅线，一列子像素sp可以对应一条数据线D。在液晶显示面板进行显示时，其信号时序图如图2所示，g_1～g_4分别代表栅线G_1～G_4上传输的信号。以第一行子像素sp为例，在栅线G_1上传输高电平的栅极开启信号时，薄膜晶体管T0可以导通，以将数据线D上传输的数据电压输入像素电极110。在栅线G_1上传输低电平的栅极截止信号时，薄膜晶体管T0截止，使像素电极110保持接收到的数据电压。其余以此类推，在此不作赘述。其中，以信号g_1为例，栅极开启信号的开启时间可以为信号g_1中由低电平切换到高电平的时间kq，其余同理，在此不作赘述。

然而，在实际应用中，以第一行子像素sp为例，结合图3所示，在TFT由导通转换到截止时，液晶两端的电压会产生跳变，从而产生跳变电压ΔV_p且ΔV_p满足公式：

其中，VGH代表栅极开启信号的电压，VGL代表栅极截止信号的电压，C_gs代表薄膜晶体管T0的栅源电容，C_lc代表液晶电容，C_st代表像素电极的存储电容。

进一步地，由于薄膜晶体管会出现漏电现象，为了降低漏电对显示的影响，可以使每个子像素sp中的TFT设置为两个，如图4所示，每个子像素sp可以包括两个薄膜晶体管：T1和T2。这样使得一行子像素sp可以对应两条不同的栅线，一列子像素sp可以对应一条数据线D。每一行子像素sp中，薄膜晶体管T1的栅极与对应的两条栅线中的一条栅线电连接，薄膜晶体管T2的栅极与另一条栅线电连接，薄膜晶体管T2的源极与对应的数据线D电连接，薄膜晶体管T2的漏极与薄膜晶体管T1的源极电连接，薄膜晶体管T1的漏极与像素电极110电连接。并且，第2k-1行子像素sp中的薄膜晶体管T2与第2k行子像素sp中的薄膜晶体管T2的栅极连接相同的栅线，第2k行子像素sp中的薄膜晶体管T1与第2k+1行子像素sp中的薄膜晶体管T1的栅极连接相同的栅线。其中，k为正整数。例如，第一行子像素sp中，薄膜晶体管T1的栅极与栅线G_1电连接，薄膜晶体管T2的栅极与栅线G_2电连接。第二行子像素sp中，薄膜晶体管T2的栅极与栅线G_2电连接，薄膜晶体管T1的栅极与栅线G_3电连接。第三行子像素sp中，薄膜晶体管T1的栅极与栅线G_3电连接，薄膜晶体管T2的栅极与栅线G_4电连接。第四行子像素sp中，薄膜晶体管T2的栅极与栅线G_4电连接，薄膜晶体管T1的栅极与栅线G_5电连接。第五行子像素sp中，薄膜晶体管T2的栅极与栅线G_6电连接，薄膜晶体管T1的栅极与栅线G_5电连接。其余依次类推，在此不作赘述。

在图4所示的液晶显示面板进行显示时，其信号时序图如图5所示，g_1～g_6代表栅线G_1～G_6上传输的信号。在t1阶段中，第一行子像素sp中的薄膜晶体管T1在栅线G_1上传输的高电平的栅极开启信号的控制下导通，但薄膜晶体管T2在栅线G_2上传输的低电平的栅极截止信号的控制下截止，此时不能将数据线D上传输的数据电压输入到像素电极110中。其余行子像素sp中的薄膜晶体管T1和T2均截止。

之后，在t2阶段中，第一行子像素sp中的薄膜晶体管T1在栅线G_1上传输的高电平的栅极开启信号的控制下导通，薄膜晶体管T2在栅线G_2上传输的高电平的栅极开启信号的控制下导通，以将数据线D上传输的数据电压输入到像素电极110中。第二行子像素sp中的薄膜晶体管T2在栅线G_2上传输的高电平的栅极开启信号的控制下导通，但薄膜晶体管T1在栅线G_3上传输的低电平的栅极截止信号的控制下截止，此时不能将数据线D上传输的数据电压输入到像素电极110中。其余行子像素sp中的薄膜晶体管T1和T2均截止。

之后，在t3阶段中，第一行子像素sp中的薄膜晶体管T1在栅线G_1上传输的低电平的栅极截止信号的控制下截止，薄膜晶体管T2在栅线G_2上传输的高电平的栅极开启信号的控制下导通，不能将数据线D上传输的数据电压输入到像素电极110中。第二行子像素sp中的薄膜晶体管T2在栅线G_2上传输的高电平的栅极开启信号的控制下导通，薄膜晶体管T1在栅线G_3上传输的高电平的栅极开启信号的控制下导通，以将数据线D上传输的数据电压输入到像素电极110中。第三行子像素sp中的薄膜晶体管T1在栅线G_3上传输的高电平的栅极开启信号的控制下导通，但薄膜晶体管T2在栅线G_4上传输的低电平的栅极截止信号的控制下截止，此时不能将数据线D上传输的数据电压输入到像素电极110中。其余行子像素sp中的薄膜晶体管T1和T2均截止。

之后，在t4阶段中，第一行子像素sp中的薄膜晶体管T1在栅线G_1上传输的低电平的栅极截止信号的控制下截止，薄膜晶体管T2在栅线G_2上传输的低电平的栅极截止信号的控制下截止。第二行子像素sp中的薄膜晶体管T2在栅线G_2上传输的低电平的栅极截止信号的控制下截止，薄膜晶体管T1在栅线G_3上传输的高电平的栅极开启信号的控制下导通，此时不能将数据线D上传输的数据电压输入到像素电极110中。第三行子像素sp中的薄膜晶体管T1在栅线G_3上传输的高电平的栅极开启信号的控制下导通，薄膜晶体管T2在栅线G_4上传输的高电平的栅极开启信号的控制下导通，以将数据线D上传输的数据电压输入到像素电极110中。第四行子像素sp中的薄膜晶体管T2在栅线G_4上传输的高电平的栅极开启信号的控制下导通，但薄膜晶体管T1在栅线G_5上传输的低电平的栅极截止信号的控制下截止，此时不能将数据线D上传输的数据电压输入到像素电极110中。其余行子像素sp中的薄膜晶体管T1和T2均截止。其阶段同理，以此类推，在此不作赘述。

之后，在t5阶段中，第一行子像素sp中的薄膜晶体管T1在栅线G_1上传输的低电平的栅极截止信号的控制下截止，薄膜晶体管T2在栅线G_2上传输的低电平的栅极截止信号的控制下截止。第二行子像素sp中的薄膜晶体管T2在栅线G_2上传输的低电平的栅极截止信号的控制下截止，薄膜晶体管T1在栅线G_3上传输的低电平的栅极截止信号的控制下截止。第三行子像素sp中的薄膜晶体管T1在栅线G_3上传输的低电平的栅极截止信号的控制下截止，薄膜晶体管T2在栅线G_4上传输的高电平的栅极开启信号的控制下导通，此时不能将数据线D上传输的数据电压输入到像素电极110中。第四行子像素sp中的薄膜晶体管T2在栅线G_4上传输的高电平的栅极开启信号的控制下导通，薄膜晶体管T1在栅线G_5上传输的高电平的栅极开启信号的控制下导通，以将数据线D上传输的数据电压输入到像素电极110中。其余行子像素sp中的薄膜晶体管T1和T2均截止。其阶段同理，以此类推，在此不作赘述。

由于在t2阶段到t4阶段时，第一行子像素sp中的薄膜晶体管T1先截止，这样使得第一行子像素sp对应的液晶两端的电压会产生跳变，从而产生一个跳变电压ΔV_p。之后第一行子像素sp中的薄膜晶体管T2再截止时，第一行子像素sp对应的液晶两端的电压不会再产生跳变，即第一行子像素sp的电压变化对应1个跳变电压，即ΔV_p。在t3阶段到t5阶段时，第二行子像素sp中的薄膜晶体管T2先截止，这样使得第二行子像素sp对应的液晶两端的电压会产生跳变，从而产生一个跳变电压ΔV_p。之后，第二行子像素sp中的薄膜晶体管T1再截止时，还会使第二行子像素sp对应的液晶两端的电压再产生跳变，从而再产生一个跳变电压ΔV_p，进而使第二行子像素sp的电压变化对应两个跳变电压，即2ΔV_p。其行同理，以此类推，在此不作赘述。

因此，由于奇数行子像素sp中的薄膜晶体管T1先截止，薄膜晶体管T2后截止，使得奇数行子像素sp的电压变化对应1个跳变电压。偶数行子像素sp中的薄膜晶体管T2先截止，薄膜晶体管T1后截止，使得偶数行子像素sp的电压变化对应2个跳变电压。这样导致奇数行子像素sp和偶数行子像素sp的电压变化存在差异，从而导致显示画面出现闪烁(Flicker)现象。

基于此，本发明实施例提供了一种显示面板，如图6a所示，可以包括：多个子像素sp，多条栅线G_n(1≤n≤N，n为整数，N为显示面板中的栅线的总数，图6a以N＝12为例)以及多条数据线D。各子像素sp包括像素电极110以及至少两个开关晶体管；其中，一列子像素sp对应一条数据线，同一子像素sp中，像素电极110通过至少两个开关晶体管与数据线D电连接。一行子像素对应至少两条栅线，即一行子像素对应的栅线的数量与一个子像素sp中具有的开关晶体管的数量相同。同一子像素sp中各开关晶体管的栅极电连接不同的栅线。同一子像素sp中，与像素电极110直接电连接的开关晶体管(例如图6a中的开关晶体管M1)电连接的栅线用于在一帧时间内的扫描刷新阶段中，加载的栅极开启信号的截止时间早于其余开关晶体管电连接的栅线加载的栅极开启信号的截止时间。并且，一行子像素中的一个开关晶体管电连接的栅线加载的栅极开启信号的时序与另一行子像素中的一个开关晶体管电连接的栅线加载的栅极开启信号的时序相同。并且，针对时序相同的栅极开启信号对应的开关晶体管，开关晶体管在相邻两行子像素中与像素电极电连接的次序不同。

本发明实施例提供的上述显示面板，在一帧时间内的扫描刷新阶段中，通过使每一子像素中与像素电极直接电连接的开关晶体管电连接的栅线加载的栅极开启信号的截止时间早于其余开关晶体管电连接的栅线加载的栅极开启信号的截止时间，可以使每一子像素中的像素电极接收数据电压后，控制该像素电极直接电连接的开关晶体管优先截止，而在其余开关晶体管再截止时，将不会对子像素的电压变化造成影响。这样可以仅使每个子像素的电压变化对应一个跳变电压，即一个ΔV_p。从而使每个子像素的电压变化均一，进而改善显示画面出现的闪烁(Flicker)现象。

下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。

实施例一、

在具体实施时，像素电极与开关晶体管直接电连接指的可以是像素电极与该开关晶体管之间未设置其余元器件，可以是直接通过一条导线进行电连接的。在本发明实施例中，将每一子像素中连接于像素电极与数据线之间的开关晶体管依次定义为：第一至第X开关晶体管，其中，X为大于或等于2的整数，第一开关晶体管与像素电极直接电连接，第X开关晶体管与数据线直接电连接，第二开关晶体管至第X-1开关晶体管依次连接于第一开关晶体管与第X开关晶体管之间。在实际应用中，X的具体数值可以根据实际应用环境来设计确定，在此不作限定。

例如图6a所示，可以使X＝2，这样可以使每个子像素包括两个开关晶体管：第一开关晶体管M1和第二开关晶体管M2，其中，第一开关晶体管M1即为与像素电极110直接电连接的开关晶体管，第二开关晶体管M2即为与数据线D直接电连接的开关晶体管。需要说明的是，本公开上述实施例中提到的开关晶体管可以是TFT，也可以是金属氧化物半导体场效应管(MOS，Metal Oxide Scmiconductor)，在此不作限定。在具体实施中，可以根据开关晶体管类型，将上述开关晶体管的第一极作为其源极，第二极作为其漏极；或者，将第一极作为其漏极，第二极作为其源极，在此不做具体区分。

在具体实施时，在本发明实施例中，如图6a所示，一行子像素对应两条栅线，两条栅线包括第一栅线和第二栅线。每个子像素sp包括两个开关晶体管M1和M2；其中，两个开关晶体管中的第一开关晶体管M1的栅极与对应的第一栅线电连接，第二开关晶体管M2的栅极与对应的第二栅线电连接，第二开关晶体管M2的第一极与数据线D电连接，第二开关晶体管M2的第二极与第一开关晶体管M1的第一极电连接，第一开关晶体管M1的第二极与像素电极110电连接。其中，一行子像素对应的第一栅线加载的栅极开启信号的截止时间早于第二栅线加载的栅极开启信号的截止时间，以使每一行的子像素sp中的第一开关晶体管M1可以早于第二开关晶体管M2截止。从而可以使每个子像素sp的电压变化仅对应一个跳变电压，即一个ΔV_p。从而使每个子像素的电压变化均一，进而改善显示画面出现的闪烁(Flicker)现象。

一般通过布局(Layout)在基板上制备开关晶体管，在具体实施时，在本发明实施例中，第一开关晶体管M1和第二开关晶体管M2在阵列基板上的布局图，如图6b所示。第一开关晶体管M1的栅极与对应的第一栅线G_1电连接，第二开关晶体管M2的栅极与对应的第二栅线G_2电连接，第二开关晶体管M2的第一极与数据线D电连接，第二开关晶体管M2的第二极与第一开关晶体管M1的第一极电连接，第一开关晶体管M1的第二极与像素电极110电连接。其中，第二开关晶体管M2的第二极与第一开关晶体管M1的第一极采用同一导电层进行电连接。需要说明的是，图6b仅是以第一行中的一个子像素sp为例进行说明的，其余子像素sp中的布局结构可以参照图6b所示的结构，在此不作赘述。

需要说明的是，加载的栅极开启信号的时序相同指的可以是加载的栅极开启信号的开启时间相同，以及截止时间相同，以使时序相同的栅极开启信号对应的开关晶体管同时导通且同时截止。

在具体实施时，如图6a所示，第y行子像素中的第一开关晶体管M1的栅极与第一栅线G_2y-1电连接，第y行子像素中的第二开关晶体管M2的栅极与第二栅线G_2y电连接。其中，1≤y≤Y，Y为显示面板中所具有的子像素行的总数。图6a以Y＝6为例。在本发明实施例中，可以使同一行子像素对应的第一栅线和第二栅线位于子像素的同侧。例如，第y行子像素对应的第一栅线G_2y-1和第二栅线G_2y均位于第y行子像素的同一侧。

在具体实施时，在本发明实施例中，针对所有行中的奇数行，每相邻两行中，上一行子像素对应的第二栅线与下一行子像素对应的第一栅线电连接。这样使得奇数行中的上一行子像素对应的第二栅线与下一行子像素对应的第一栅线可以传输相同的信号，并且可以降低栅极驱动电路的占用面积。例如，第一行子像素对应的第二栅线G_2与第三行子像素对应的第一栅线G_5电连接。第三行子像素对应的第二栅线G_6与第五行子像素对应的第一栅线G_9电连接。

在具体实施时，在本发明实施例中，如图6a所示，针对所有行中的偶数行，每相邻两行中，上一行子像素对应的第二栅线与下一行子像素对应的第一栅线电连接。这样可以使偶数行中上一行子像素对应的第二栅线与下一行子像素对应的第一栅线传输相同的信号，并且可以降低栅极驱动电路的占用面积。例如，第二行子像素对应的第二栅线G_4与第四行子像素对应的第一栅线G_7电连接。第四行子像素对应的第二栅线G_8与第六行子像素对应的第一栅线G_11电连接。

在具体实施时，例如图6a所示，通过使第一行中的每一子像素内的第二开关晶体管M2连接的第二栅线加载的栅极开启信号的时序与第三行中每一子像素内的第一开关晶体管M1连接的第一栅线加载的栅极开启信号的时序相同，以使第一行中各子像素内的第二开关晶体管M2与第三行中各子像素内的第一开关晶体管M1同时导通和同时截止。以及通过使第二行中的每一子像素内的第二开关晶体管M2连接的第二栅线加载的栅极开启信号的时序与第四行中每一子像素内的第一开关晶体管M1连接的第一栅线加载的栅极开启信号的时序相同，以使第二行中各子像素内的第二开关晶体管M2与第四行中各子像素内的第一开关晶体管M1同时导通和同时截止。并且，第一开关晶体管M1是与像素电极110直接电连接的最近邻的开关晶体管，第二开关晶体管M2是未与像素电极110直接电连接的次近邻的开关晶体管，因此，第一行中的第二开关晶体管M2和第三行中的第一开关晶体管M1与像素电极110电连接的次序不同。第二行中的第二开关晶体管M2和第四行中的第一开关晶体管M1与像素电极110电连接的次序不同。其余同理，在此不作赘述。

在具体实施时，本发明实施例提供的显示面板可以设置为液晶显示面板，该液晶显示面板可以包括相对设置的阵列基板和彩膜基板，以及封装于阵列基板和彩膜基板之间的液晶层。在具体实施时，如图6a所示，每个子像素sp中的像素电极和开关晶体管均设置在阵列基板上。进一步地，可以将每个像素电极的尺寸设置为相同，以降低工艺制备难度。并且，如图10和图11所示，一般一个像素px可以包括3个子像素(例如，红色子像素、绿色子像素、蓝色子像素)。彩膜基板可以包括位于每个子像素中的彩膜层cm。其中，如图10所示，可以使每个子像素中的彩膜层cm的尺寸均相同，这样可以使一个像素中的3个子像素通过混光以实现彩色显示。或者，如图11所示，可以使同一行中的每个子像素中的彩膜层的尺寸设置为相同。针对奇数行子像素，相邻的两行子像素中的彩膜层的尺寸设置为不同。例如，奇数行子像素中，第一行子像素中的彩膜层的尺寸大于第二行中子像素中的彩膜层的尺寸。第三行子像素中的彩膜层的尺寸大于第四行中子像素中的彩膜层的尺寸。第一行子像素中的彩膜层的尺寸与第三行中子像素中的彩膜层的尺寸相同。第二行中子像素中的彩膜层的尺寸与第四行中子像素中的彩膜层的尺寸相同。这样可以使奇数行中的每一列中相邻的两个像素中的所有子像素作为一个发光显示的像素进行色彩显示，例如将奇数行子像素同一列中的第一行像素和第二行像素中的所有子像素作为一个用于发光显示的像素进行色彩显示，从而提高显示效果。

同理，针对偶数行子像素，相邻的两行子像素中的彩膜层的尺寸设置为不同。例如，偶数行子像素中，第一行子像素中的彩膜层的尺寸大于第二行中子像素中的彩膜层的尺寸。第三行子像素中的彩膜层的尺寸大于第四行中子像素中的彩膜层的尺寸。第一行子像素中的彩膜层的尺寸与第三行中子像素中的彩膜层的尺寸相同。第二行中子像素中的彩膜层的尺寸与第四行中子像素中的彩膜层的尺寸相同。这样可以使偶数行中的每一列中相邻的两个像素中的所有子像素作为一个发光显示的像素进行色彩显示，例如将偶数行子像素同一列中的第一行像素和第二行像素中的所有子像素作为一个用于发光显示的像素进行色彩显示，从而提高显示效果。

在具体实施时，在本发明实施例中，如图7所示，显示面板还可以包括：第三栅极驱动电路300：第三栅极驱动电路300可以包括多个级联的第三移位寄存器单元SR(3)_1～SR(3)_P(P代表第三栅极驱动电路中的第三移位寄存器单元的总数)；其中，最后一级第三移位寄存器单元与所有奇数行子像素中的最后一行子像素对应的第二栅线电连接；除最后一级第三移位寄存器单元之外，其余第三移位寄存器单元中，一个第三移位寄存器单元与奇数行子像素对应的第一栅线中的一条第一栅线电连接。例如，以第三栅极驱动电路300包括4个第三移位寄存器单元SR(3)_1～SR(3)_4为例，第三移位寄存器单元SR(3)_1与第一行子像素对应的第一栅线G_1电连接，第三移位寄存器单元SR(3)_2与第三行子像素对应的第一栅线G_5电连接，第三移位寄存器单元SR(3)_3与第五行子像素对应的第一栅线G_9电连接，第三移位寄存器单元SR(1)_4与第五行子像素对应的第二栅线G_10电连接。并且，第三栅极驱动电路300中各第三移位寄存器单元SR(3)_1～SR(3)_4输出的信号可以参见图8中t01阶段内的信号，其中，g_1、g_5、g_9、g_10分别代表栅线G_1、G_5、G_9、G_10上传输的信号。在实际应用中，第三栅极驱动电路的结构可以与相关技术中的结构相同，在此不作赘述。

在具体实施时，在本发明实施例中，如图7所示，显示面板还可以包括：第四栅极驱动电路400：第四栅极驱动电路400可以包括多个级联的第四移位寄存器单元SR(4)_1～SR(4)_Q(Q代表第四栅极驱动电路中的第四移位寄存器单元的总数)；其中，最后一级第四移位寄存器单元与所有偶数行子像素中的最后一行子像素对应的第二栅线电连接；除最后一级第四移位寄存器单元之外，其余第四移位寄存器单元中，一个第四移位寄存器单元与偶数行子像素对应的第一栅线中的一条第一栅线电连接。例如，以第四栅极驱动电路400包括4个第四移位寄存器单元SR(4)_1～SR(4)_4为例，第四移位寄存器单元SR(4)_1与第二行子像素对应的第一栅线G_3电连接，第四移位寄存器单元SR(4)_2与第四行子像素对应的第一栅线G_7电连接，第四移位寄存器单元SR(4)_3与第六行子像素对应的第一栅线G_11电连接，第四移位寄存器单元SR(4)_4与第六行子像素对应的第二栅线G_12电连接。并且，第四栅极驱动电路400中各第四移位寄存器单元SR(4)_1～SR(4)_4输出的信号可以参见图9中t01阶段内的信号，其中，g_3、g_7、g_11、g_12分别代表栅线G_3、G_7、G_11、G_12上传输的信号。在实际应用中，第四栅极驱动电路的结构可以与相关技术中的结构相同，在此不作赘述。

下面以图6a为例，结合图8所示的信号时序图，对本发明实施例提供的显示面板的工作过程作以描述。但读者应知，其具体过程不局限于此。其中，如图8所示，一帧时间可以包括扫描刷新阶段t01和阈值恢复阶段t02。其中，选取扫描刷新阶段t01中的t1～t6阶段。

在t1阶段中，第一行子像素sp中的第一开关晶体管M1在栅线G_1上传输的高电平的栅极开启信号的控制下导通，但第二开关晶体管M2在栅线G_2上传输的低电平的栅极截止信号的控制下截止，此时不能将数据线D上传输的数据电压输入到像素电极110中。其余行子像素sp中的第一开关晶体管M1和第二开关晶体管M2均截止。

之后，在t2阶段中，第一行子像素sp中的第一开关晶体管M1在栅线G_1上传输的高电平的栅极开启信号的控制下导通，第二开关晶体管M2在栅线G_2上传输的高电平的栅极开启信号的控制下导通，以将数据线D上传输的数据电压输入到像素电极110中。第三行子像素sp中的第一开关晶体管M1在栅线G_5上传输的高电平的栅极开启信号的控制下导通，但第二开关晶体管M2在栅线G_6上传输的低电平的栅极截止信号的控制下截止，此时不能将数据线D上传输的数据电压输入到像素电极110中。其余行子像素sp中的第一开关晶体管M1和第二开关晶体管M2均截止。

之后，在t3阶段中，第一行子像素sp中的第一开关晶体管M1在栅线G_1上传输的低电平的栅极截止信号的控制下截止，第二开关晶体管M2在栅线G_2上传输的高电平的栅极开启信号的控制下导通，不能将数据线D上传输的数据电压输入到像素电极110中。第三行子像素sp中的第一开关晶体管M1在栅线G_5上传输的高电平的栅极开启信号的控制下导通，第二开关晶体管M2在栅线G_6上传输的高电平的栅极开启信号的控制下导通，以将数据线D上传输的数据电压输入到像素电极110中。第五行子像素sp中的第一开关晶体管M1在栅线G_9上传输的高电平的栅极开启信号的控制下导通，但第二开关晶体管M2在栅线G_10上传输的低电平的栅极截止信号的控制下截止，此时不能将数据线D上传输的数据电压输入到像素电极110中。其余行子像素sp中的薄膜晶体管T1和T2均截止。

之后，在t4阶段中，第一行子像素sp中的第一开关晶体管M1在栅线G_1上传输的低电平的栅极截止信号的控制下截止，第二开关晶体管M2在栅线G_2上传输的低电平的栅极截止信号的控制下截止。第三行子像素sp中的第一开关晶体管M1在栅线G_5上传输的低电平的栅极截止信号的控制下截止，第二开关晶体管M2在栅线G_6上传输的高电平的栅极开启信号的控制下导通，此时不能将数据线D上传输的数据电压输入到像素电极110中。第五行子像素sp中的第一开关晶体管M1在栅线G_9上传输的高电平的栅极开启信号的控制下导通，第二开关晶体管M2在栅线G_10上传输的高电平的栅极开启信号的控制下导通，以将数据线D上传输的数据电压输入到像素电极110中。其余行子像素sp中的薄膜晶体管T1和T2均截止。

之后，在t5阶段中，第一行子像素sp中的第一开关晶体管M1和第二开关晶体管M2均截止。第三行子像素sp中的第一开关晶体管M1在栅线G_5上传输的低电平的栅极截止信号的控制下截止，第二开关晶体管M2在栅线G_6上传输的低电平的栅极截止信号的控制下截止，此时不能将数据线D上传输的数据电压输入到像素电极110中。第五行子像素sp中的第一开关晶体管M1在栅线G_9上传输的低电平的栅极截止信号的控制下截止，第二开关晶体管M2在栅线G_10上传输的高电平的栅极开启信号的控制下导通，此时不能将数据线D上传输的数据电压输入到像素电极110中。其余行子像素sp中的薄膜晶体管T1和T2均截止。

之后，在t6阶段中，第一行子像素sp和第三行子像素sp中的第一开关晶体管M1和第二开关晶体管M2均截止。第五行子像素sp中的第一开关晶体管M1在栅线G_9上传输的低电平的栅极截止信号的控制下截止，第二开关晶体管M2在栅线G_10上传输的低电平的栅极截止信号的控制下截止，不能将数据线D上传输的数据电压输入到像素电极110中。其余行子像素sp中的薄膜晶体管T1和T2均截止。

之后的工作过程，以此类推，在此不作赘述。

由于在t2阶段到t6阶段时，每一行子像素sp中，第一开关晶体管M1均是优先于第二开关晶体管M2截止，这样可以仅使每一个子像素sp的电压变化对应1个跳变电压，即ΔV_p。从而使每个子像素的电压变化均一，进而改善显示画面出现的闪烁(Flicker)现象。

在阈值恢复阶段t02中，可以对栅线G_1和栅线G_9同时加载与栅极开启电压的电压值相同高电平的阈值恢复信号，以使第一行中的第一开关晶体管M1、第三行中的第二开关晶体管M2、第五行中的第一开关晶体管M1可以同时导通，而此时，栅线G_5和G_10上传输的是低电平的栅极截止信号，以使第一行中的第二开关晶体管M2、第三行中的第一开关晶体管M1、第五行中的第二开关晶体管M2可以同时截止，从而可以控制同一子像素中的第一开关晶体管M1和第二开关晶体管M2分时导通而不是同时导通，进而避免同一子像素sp中的第一开关晶体管M1和第二开关晶体管M2同时导通对像素电极110上存储的电压造成漏电影响。其余同理，在此不作赘述。

由于开关晶体管长时间在同一电压的作用下，其特性可能会漂移。这样通过在阈值恢复阶段t02中对开关晶体管加载高电平的信号，可以使开关晶体管的特性进行恢复，从而改善开关晶体管的性能。其中，可以使阈值恢复信号的维持时长tw1等于栅极开启电压的维持时长tw2。或者也可以使阈值恢复信号的维持时长tw1大于栅极开启电压的维持时长tw2，这样可以进一步提高晶体管特性恢复的时间。当然，阈值恢复信号的维持时长tw1可以根据实际应用环境来设计确定，在此不作限定。

图6a所示的显示面板对应图9所示的信号时序图时的工作过程，可以参照上述工作过程的实施，在此不做赘述。

实施例二、

本实施例对应的显示面板的结构示意图如图12a所示，其针对实施例一中部分实施方式进行了变形。下面仅说明本实施例与实施例一的区别之处，其相同之处在此不作赘述。

在具体实施时，例如图12a所示，可以使相邻两行中第一行中的每一子像素内的第二开关晶体管M2连接的第二栅线加载的栅极开启信号的时序与第二行中每一子像素内的第一开关晶体管M1连接的第一栅线加载的栅极开启信号的时序相同，以使第一行中各子像素内的第二开关晶体管M2与第二行中各子像素内的第一开关晶体管M1同时导通和同时截止。并且，第一开关晶体管M1是与像素电极110直接电连接的最近邻的开关晶体管，第二开关晶体管M2是未与像素电极110直接电连接的次近邻的开关晶体管，因此，相邻两行中，第一行中的第二开关晶体管M2和第二行中的第一开关晶体管M1与像素电极110电连接的次序不同。

在具体实施时，可以将所有子像素行分为至少一个子像素行组，该子像素行组可以包括相邻的至少两个子像素行。其中，如图12a所示，可以将所有子像素行分为一个子像素行组210_1，该子像素行组210_1可以包括显示面板中所有的子像素行。并且，在本发明实施例中，同一子像素行组内的每相邻两行子像素中，上一行子像素对应的第二栅线与下一行子像素对应的第一栅线为同一条栅线。例如图12a所示，第一行子像素sp对应的第二栅线与第二行子像素sp对应的第一栅线为同一条栅线，即第一行子像素sp中的第二开关晶体管M2与第二行子像素sp中的第一开关晶体管M1均与栅线G_2电连接。第二行子像素sp对应的第二栅线与第三行子像素sp对应的第一栅线为同一条栅线，即第二行子像素sp中的第二开关晶体管M2与第三行子像素sp中的第一开关晶体管M1均与栅线G_3电连接。第三行子像素sp对应的第二栅线与第四行子像素sp对应的第一栅线为同一条栅线，即第三行子像素sp中的第二开关晶体管M2与第四行子像素sp中的第一开关晶体管M1均与栅线G_4电连接。其余同理，依次类推，在此不作赘述。

在具体实施时，在本发明实施例中，如图12b所示，一般一个像素px可以包括3个子像素(例如，红色子像素、绿色子像素、蓝色子像素)。彩膜基板可以包括位于每个子像素中的彩膜层cm。其中，如图12b所示，可以使同一行中的每个子像素中的尺寸设置为相同。并且，使奇数行子像素的尺寸大于偶数行子像素的尺寸。这样可以使每一列中相邻的两个像素中的所有子像素作为一个发光显示的像素进行色彩显示，例如将同一列中，第一行像素和第二行像素中的所有子像素作为一个用于发光显示的像素进行色彩显示，第三行像素和第四行像素中的所有子像素作为一个用于发光显示的像素进行色彩显示，第五行像素和第六行像素中的所有子像素作为一个用于发光显示的像素进行色彩显示，从而提高显示效果。其中，将同一列中相邻两行的子像素的尺寸设置为不同，即，开口区域面积不同，因此，将列方向相邻的两个子像素看做一个整体，则，通过让子像素较大的显示、子像素较小的显示、两者都显示或者两者都不显示的方式，实现灰阶的变化，从而减少IC的运算，实现低功耗的显示。

在具体实施时，在本发明实施例中，如图13所示，显示面板还可以包括：第六栅极驱动电路600。其中，第六栅极驱动电路600可以包括多个级联的第六移位寄存器单元SR(6)_n。一个第六移位寄存器单元SR(6)_n与一条栅线G_n电连接。并且，第六栅极驱动电路600中各第六移位寄存器单元SR(6)_n输出的信号可以参见图14中t01阶段内的信号。其中，g_1～g_6分别代表栅线G_1～G_6上传输的信号。在实际应用中，第六栅极驱动电路的结构可以与相关技术中的结构相同，在此不作赘述。

下面以图12a为例，结合图14所示的信号时序图，对本发明实施例提供的显示面板的工作过程作以描述。但读者应知，其具体过程不局限于此。其中，如图14所示，一帧时间可以包括扫描刷新阶段t01和阈值恢复阶段t02。其中，选取扫描刷新阶段t01中的t1～t6阶段。

之后，在t2阶段中，第一行子像素sp中的第一开关晶体管M1在栅线G_1上传输的高电平的栅极开启信号的控制下导通，第二开关晶体管M2在栅线G_2上传输的高电平的栅极开启信号的控制下导通，以将数据线D上传输的数据电压输入到像素电极110中。第二行子像素sp中的第一开关晶体管M1在栅线G_2上传输的高电平的栅极开启信号的控制下导通，但第二开关晶体管M2在栅线G_3上传输的低电平的栅极截止信号的控制下截止，此时不能将数据线D上传输的数据电压输入到像素电极110中。其余行子像素sp中的第一开关晶体管M1和第二开关晶体管M2均截止。

之后，在t3阶段中，第一行子像素sp中的第一开关晶体管M1在栅线G_1上传输的低电平的栅极截止信号的控制下截止，第二开关晶体管M2在栅线G_2上传输的高电平的栅极开启信号的控制下导通，不能将数据线D上传输的数据电压输入到像素电极110中。第二行子像素sp中的第一开关晶体管M1在栅线G_2上传输的高电平的栅极开启信号的控制下导通，第二开关晶体管M2在栅线G_3上传输的高电平的栅极开启信号的控制下导通，以将数据线D上传输的数据电压输入到像素电极110中。第三行子像素sp中的第一开关晶体管M1在栅线G_3上传输的高电平的栅极开启信号的控制下导通，但第二开关晶体管M2在栅线G_4上传输的低电平的栅极截止信号的控制下截止，此时不能将数据线D上传输的数据电压输入到像素电极110中。其余行子像素sp中的薄膜晶体管T1和T2均截止。

之后，在t4阶段中，第一行子像素sp中的第一开关晶体管M1在栅线G_1上传输的低电平的栅极截止信号的控制下截止，第二开关晶体管M2在栅线G_2上传输的低电平的栅极截止信号的控制下截止。第二行子像素sp中的第一开关晶体管M1在栅线G_2上传输的低电平的栅极截止信号的控制下截止，第二开关晶体管M2在栅线G_3上传输的高电平的栅极开启信号的控制下导通，此时不能将数据线D上传输的数据电压输入到像素电极110中。第三行子像素sp中的第一开关晶体管M1在栅线G_3上传输的高电平的栅极开启信号的控制下导通，第二开关晶体管M2在栅线G_4上传输的高电平的栅极开启信号的控制下导通，以将数据线D上传输的数据电压输入到像素电极110中。第四行子像素sp中的第一开关晶体管M1在栅线G_4上传输的高电平的栅极开启信号的控制下导通，但第二开关晶体管M2在栅线G_5上传输的低电平的栅极截止信号的控制下截止，此时不能将数据线D上传输的数据电压输入到像素电极110中。其余行子像素sp中的薄膜晶体管T1和T2均截止。其阶段同理，以此类推，在此不作赘述。

之后，在t5阶段中，第一行子像素sp中的第一开关晶体管M1和第二开关晶体管M2均截止。第二行子像素sp中的第一开关晶体管M1在栅线G_2上传输的低电平的栅极截止信号的控制下截止，第二开关晶体管M2在栅线G_3上传输的低电平的栅极截止信号的控制下截止，此时不能将数据线D上传输的数据电压输入到像素电极110中。第三行子像素sp中的第一开关晶体管M1在栅线G_3上传输的低电平的栅极截止信号的控制下截止，第二开关晶体管M2在栅线G_4上传输的高电平的栅极开启信号的控制下导通，此时不能将数据线D上传输的数据电压输入到像素电极110中。第四行子像素sp中的第一开关晶体管M1在栅线G_4上传输的高电平的栅极开启信号的控制下导通，第二开关晶体管M2在栅线G_5上传输的高电平的栅极开启信号的控制下导通，以将数据线D上传输的数据电压输入到像素电极110中。第五行子像素sp中的第一开关晶体管M1在栅线G_5上传输的高电平的栅极开启信号的控制下导通，但第二开关晶体管M2在栅线G_6上传输的低电平的栅极截止信号的控制下截止，此时不能将数据线D上传输的数据电压输入到像素电极110中。其余行子像素sp中的薄膜晶体管T1和T2均截止。其阶段同理，以此类推，在此不作赘述。

之后，在t6阶段中，第一行子像素sp和第二行子像素sp中的第一开关晶体管M1和第二开关晶体管M2均截止。第三行子像素sp中的第一开关晶体管M1在栅线G_3上传输的低电平的栅极截止信号的控制下截止，第二开关晶体管M2在栅线G_4上传输的低电平的栅极截止信号的控制下截止，不能将数据线D上传输的数据电压输入到像素电极110中。第四行子像素sp中的第一开关晶体管M1在栅线G_4上传输的低电平的栅极截止信号的控制下截止，第二开关晶体管M2在栅线G_5上传输的高电平的栅极开启信号的控制下导通，此时不能将数据线D上传输的数据电压输入到像素电极110中。第五行子像素sp中的第一开关晶体管M1在栅线G_5上传输的高电平的栅极开启信号的控制下导通，第二开关晶体管M2在栅线G_6上传输的高电平的栅极开启信号的控制下导通，以将数据线D上传输的数据电压输入到像素电极110中。其余行子像素sp中的薄膜晶体管T1和T2均截止。其阶段同理，以此类推，在此不作赘述。

之后的工作过程，以此类推，在此不作赘述。

实施例三、

本实施例对应的显示面板的结构示意图如图15所示，其针对实施例一中部分实施方式进行了变形。下面仅说明本实施例与实施例一的区别之处，其相同之处在此不作赘述。

在具体实施时，在本发明实施例中，如图15所示，第y行子像素中的第一开关晶体管M1的栅极与第一栅线G_2y-1电连接，第y行子像素中的第二开关晶体管M2的栅极与第二栅线G_2y电连接。其中，1≤y≤Y，Y为显示面板中所具有的子像素行的总数。图15以Y＝10为例。

在具体实施时，如图15所示，可以将所有子像素行分为一个子像素行组210_1，该子像素行组210_1可以包括显示面板中所有的子像素行。在本发明实施例中，同一行子像素对应的第一栅线和第二栅线位于行子像素的同侧。例如，第y行子像素对应的第一栅线G_2y-1和第二栅线G_2y均位于第y行子像素的同一侧。并且，同一子像素行组内的每相邻两行子像素中，上一行子像素对应的第二栅线与下一行子像素对应的第一栅线电连接。即子像素行组210_1中，第y行子像素对应的第二栅线G_2y与第y+1行子像素对应的第一栅线G_2y+1电连接，以使第y行子像素对应的第二栅线G_2y与第y+1行子像素对应的第一栅线G_2y+1上传输的信号相同，从而可以同时控制第y行子像素中的第二开关晶体管M2和第y+1行子像素中的第一开关晶体管M1。

在具体实施时，在本发明实施例中，如图16所示，显示面板还可以包括：第七栅极驱动电路700。其中，第七栅极驱动电路700可以包括多个级联的第七移位寄存器单元SR(7)_1～SR(7)_Y+1。其中，第七移位寄存器单元SR(7)_Y+1与第二栅线G_2Y电连接。第七移位寄存器单元SR(7)_1～SR(7)_Y分别与第一栅线G_1～G_2Y-1一一电连接。并且，第七栅极驱动电路700中各第七移位寄存器单元SR(7)_1～SR(7)_Y+1输出的信号可以参见图16中t01阶段内的信号，其中，以Y＝5为例，g_1、g_3、g_5、g_7、g_9、g_10分别代表栅线G_1、G_3、G_5、G_7、G_9、G_10上传输的信号。在实际应用中，第七栅极驱动电路的结构可以与相关技术中的结构相同，在此不作赘述。

图15所示的显示面板的结构示意图对应的信号时序图如图17所示。其中，一帧时间可以包括扫描刷新阶段t01和阈值恢复阶段t02。其中，选取扫描刷新阶段t01中的t1～t6阶段。在t1～t6阶段中的工作过程，可以具体参见实施例一中奇数行子像素中第一开关晶体管M1和第二开关晶体管M2的工作过程，在此不作赘述。由于在t2阶段到t6阶段时，每一行子像素sp中，第一开关晶体管M1均是优先于第二开关晶体管M2截止，这样可以仅使每一个子像素sp的电压变化对应1个跳变电压，即ΔV_p。从而使每个子像素的电压变化均一，进而改善显示画面出现的闪烁(Flicker)现象。

实施例四、

本实施例对应的显示面板的结构示意图如图18所示，其针对实施例三中部分实施方式进行了变形。下面仅说明本实施例与实施例三的区别之处，其相同之处在此不作赘述。

在具体实施时，在发明实施例中，所有子像素行分为多个子像素行组，例如2个、3个、4个…等子像素行组。当然，在实际应用中，子像素行组的数量可以根据实际应用环境来设计确定，在此不作限定。

在具体实施时，在发明实施例中，每个子像素行组可以包括相邻的至少两个子像素行。具体地，每个子像素行组可以包括相邻的两个、三个、四个、五个……等数量的子像素行。当然，在实际应用中，每个子像素行组可以包括的子像素行的数量可以根据实际应用环境来设计确定，在此不作限定。

在具体实施时，在发明实施例中，可以使每个子像素行组包括相同数量的子像素行。这样可以使子像素行组均匀设置。

在具体实施时，在发明实施例中，同一行子像素对应的第一栅线和第二栅线位于行子像素的同侧，同一子像素行组内的每相邻两行子像素中，上一行子像素对应的第二栅线与下一行子像素对应的第一栅线电连接。

在具体实施时，在发明实施例中，针对相邻的两个奇数子像素行组，上一个子像素行组中的最后一行子像素对应的第二栅线与下一个子像素行组中的第一行子像素对应的第一栅线电连接。这样可以实现间隔多行的驱动方式。

在具体实施时，在发明实施例中，针对相邻的两个偶数子像素行组，上一个子像素行组中的最后一行子像素对应的第二栅线与下一个子像素行组中的第一行子像素对应的第一栅线电连接。这样可以实现间隔多行的驱动方式。

下面以所有子像素行分为4个子像素行组，每个子像素行组包括2个子像素行为例进行说明。如图18所示，所有子像素行分为4个子像素行组210_1～210_4，并且第y行子像素对应的第一栅线G_2y-1和第二栅线G_2y均位于第y行子像素的同一侧。以及在每个子像素行组210_1～210_4内，上一行子像素对应的第二栅线与下一行子像素对应的第一栅线电连接。例如，以子像素行组210_1为例，第一行子像素对应的第二栅线G_2与第二行子像素对应的第一栅线G_3电连接。子像素行组210_1中的第二行子像素对应的第二栅线G_4与子像素行组210_3中的第一行子像素对应的第一栅线G_9电连接。子像素行组210_2中的第二行子像素对应的第二栅线G_8与子像素行组210_4中的第一行子像素对应的第一栅线G_13电连接。

在具体实施时，在本发明实施例中，如图12b所示，可以使同一行中的每个子像素中的彩膜层的尺寸设置为相同。并且，使奇数行子像素中彩膜层的尺寸大于偶数行子像素中彩膜层的尺寸。这样可以使每一列中相邻的两个像素中的所有子像素作为一个发光显示的像素进行色彩显示，例如将同一列中，第一行像素和第二行像素中的所有子像素作为一个用于发光显示的像素进行色彩显示，第三行像素和第四行像素中的所有子像素作为一个用于发光显示的像素进行色彩显示，第五行像素和第六行像素中的所有子像素作为一个用于发光显示的像素进行色彩显示，从而提高显示效果。

在具体实施时，在发明实施例中，如图19所示，显示面板还可以包括：第一栅极驱动电路100；第一栅极驱动电路100可以包括多个级联的第一移位寄存器单元SR(1)_1～SR(1)_X(X代表第一栅极驱动电路中的第一移位寄存器单元的总数)；最后一级第一移位寄存器单元与所有奇数子像素行组中的最后一个子像素行组中最后一行子像素对应的第二栅线电连接；除最后一级第一移位寄存器单元之外，其余第一移位寄存器单元中，一个第一移位寄存器单元与奇数子像素行组对应的第一栅线中的一条第一栅线电连接。例如，以第一栅极驱动电路100包括5个第一移位寄存器单元SR(1)_1～SR(1)_5为例，第一移位寄存器单元SR(1)_1与子像素行组210_1中的第一行子像素对应的第一栅线G_1电连接，第一移位寄存器单元SR(1)_2与子像素行组210_1中的第二行子像素对应的第一栅线G_3电连接，第一移位寄存器单元SR(1)_3与子像素行组210_2中的第一行子像素对应的第一栅线G_9电连接，第一移位寄存器单元SR(1)_4与子像素行组210_2中的第二行子像素对应的第一栅线G_11电连接，第一移位寄存器单元SR(1)_5与子像素行组210_2中的第二行子像素对应的第二栅线G_12电连接。并且，第一栅极驱动电路100中各第一移位寄存器单元SR(1)_1～SR(1)_5输出的信号可以参见图20中t01阶段内的信号，其中，g_1、g_3、g_9、g_11、g_12分别代表栅线G_1、G_3、G_9、G_11、G_12上传输的信号。在实际应用中，第一栅极驱动电路的结构可以与相关技术中的结构相同，在此不作赘述。

在具体实施时，在发明实施例中，如图19所示，显示面板还可以包括：第二栅极驱动电路200；第二栅极驱动电路200可以包括多个级联的第二移位寄存器单元SR(2)_1～SR(2)_Z(Z代表第二栅极驱动电路中的第二移位寄存器单元的总数)；其中，最后一级第二移位寄存器单元与所有偶数子像素行组中的最后一个子像素行组中最后一行子像素对应的第二栅线电连接；除最后一级第二移位寄存器单元之外，其余第二移位寄存器单元中，一个第二移位寄存器单元与偶数子像素行组对应的第一栅线中的一条第一栅线电连接。例如，以第二栅极驱动电路200包括5个第二移位寄存器单元SR(2)_1～SR(2)_5为例，第二移位寄存器单元SR(2)_1与子像素行组210_2中的第一行子像素对应的第一栅线G_5电连接，第二移位寄存器单元SR(2)_2与子像素行组210_2中的第二行子像素对应的第一栅线G_7电连接，第二移位寄存器单元SR(2)_3与子像素行组210_4中的第一行子像素对应的第一栅线G_13电连接，第二移位寄存器单元SR(2)_4与子像素行组210_4中的第二行子像素对应的第一栅线G_15电连接，第二移位寄存器单元SR(2)_5与子像素行组210_4中的第二行子像素对应的第二栅线G_16电连接。并且，第二栅极驱动电路200中各第二移位寄存器单元SR(2)_1～SR(2)_5输出的信号可以参见图21中t01阶段内的信号，其中，g_5、g_7、g_13、g_15、g_16分别代表栅线G_5、G_7、G_13、G_15、G_16上传输的信号。在实际应用中，第二栅极驱动电路的结构可以与相关技术中的结构相同，在此不作赘述。

图18所示的显示面板的结构示意图对应的信号时序图如图20和图21所示。其中，一帧时间可以包括扫描刷新阶段t01和阈值恢复阶段t02。其中，选取扫描刷新阶段t01中的t1～t6阶段。在t1～t6阶段中的工作过程，可以具体参见实施例三中子像素中第一开关晶体管M1和第二开关晶体管M2的工作过程，在此不作赘述。由于在t2阶段到t6阶段时，每一行子像素sp中，第一开关晶体管M1均是优先于第二开关晶体管M2截止，这样可以仅使每一个子像素sp的电压变化对应1个跳变电压，即ΔV_p。从而使每个子像素的电压变化均一，进而改善显示画面出现的闪烁(Flicker)现象。

基于同一发明构思，本发明实施例提供一种上述显示面板的驱动方法，包括：在一帧时间内的扫描刷新阶段中，依次对各栅线加载栅极开启信号，控制电连接的开关晶体管导通：其中，同一子像素中，对与像素电极直接电连接的开关晶体管电连接的栅线加载的栅极开启信号的截止时间早于其余开关晶体管电连接的栅线加载的栅极开启信号的截止时间。

在具体实施时，在本发明实施例中，在扫描刷新阶段之后，一帧时间还可以包括：阈值恢复阶段；

在阈值恢复阶段中，对至少部分栅线加载阈值恢复信号，控制栅线电连接的开关晶体管导通：其中，对同一子像素中至少两个开关晶体管电连接的栅线加载的阈值恢复信号不同时出现。

在具体实施时，在本发明实施例中，阈值恢复信号的电压值与栅极开启电压的电压值相同。这样可以控制开关晶体管导通，以使其特性进行恢复。

在具体实施时，在本发明实施例中，阈值恢复信号的维持时长不小于栅极开启电压的维持时长。这样可以进一步提高晶体管特性恢复的时间。

基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板。该显示装置解决问题的原理与前述显示面板相似，因此该显示装置的实施可以参见前述显示面板的实施，重复之处在此不再赘述。

在具体实施时，本发明实施例提供的显示装置可以为如图22所示的手机。当然，在具体实施时，本发明实施例提供的显示装置还可以为平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1.一种显示面板，包括：多个子像素，多条栅线以及多条数据线；其特征在于，各所述子像素包括像素电极、至少两个开关晶体管；其中，所述像素电极通过至少两个开关晶体管与所述数据线电连接；一行子像素对应至少两条栅线，同一所述子像素中各所述开关晶体管的栅极电连接不同的栅线；

2.如权利要求1所述的显示面板，其特征在于，一行子像素对应两条栅线，所述两条栅线包括第一栅线和第二栅线；每个所述子像素包括两个开关晶体管；其中，所述两个开关晶体管中的第一开关晶体管的栅极与对应的所述第一栅线电连接，第二开关晶体管的栅极与对应的所述第二栅线电连接，所述第二开关晶体管的第一极与所述数据线电连接，所述第二开关晶体管的第二极与所述第一开关晶体管的第一极电连接，所述第一开关晶体管的第二极与所述像素电极电连接。

3.如权利要求2所述的显示面板，其特征在于，所有子像素行分为至少一个子像素行组，所述子像素行组包括相邻的至少两个子像素行；

同一所述子像素行组内的每相邻两行子像素中，上一行子像素对应的第二栅线与下一行子像素对应的第一栅线为同一条栅线；或者，

同一行子像素对应的第一栅线和第二栅线位于所述行子像素的同侧，同一所述子像素行组内的每相邻两行子像素中，上一行子像素对应的第二栅线与下一行子像素对应的第一栅线电连接。

4.如权利要求3所述的显示面板，其特征在于，所有子像素行分为多个子像素行组，针对相邻的两个奇数子像素行组，上一个所述子像素行组中的最后一行子像素对应的第二栅线与下一个所述子像素行组中的第一行子像素对应的第一栅线电连接。

5.如权利要求4所述的显示面板，其特征在于，所述显示面板还包括：第一栅极驱动电路；所述第一栅极驱动电路包括多个级联的第一移位寄存器单元；其中，最后一级第一移位寄存器单元与所有奇数子像素行组中的最后一个子像素行组中最后一行子像素对应的第二栅线电连接；除所述最后一级第一移位寄存器单元之外，其余第一移位寄存器单元中，一个所述第一移位寄存器单元与所述奇数子像素行组对应的第一栅线中的一条第一栅线电连接。

6.如权利要求3所述的显示面板，其特征在于，所有子像素行分为多个子像素行组，针对相邻的两个偶数子像素行组，上一个所述子像素行组中的最后一行子像素对应的第二栅线与下一个所述子像素行组中的第一行子像素对应的第一栅线电连接。

7.如权利要求6所述的显示面板，其特征在于，所述显示面板还包括：第二栅极驱动电路；所述第二栅极驱动电路包括多个级联的第二移位寄存器单元；其中，最后一级第二移位寄存器单元与所有偶数子像素行组中的最后一个子像素行组中最后一行子像素对应的第二栅线电连接；除所述最后一级第二移位寄存器单元之外，其余第二移位寄存器单元中，一个所述第二移位寄存器单元与所述偶数子像素行组对应的第一栅线中的一条第一栅线电连接。

8.如权利要求2所述的显示面板，其特征在于，同一行子像素对应的第一栅线和第二栅线位于对应的子像素的同侧，针对所有行中的奇数行，每相邻两行中，上一行子像素对应的第二栅线与下一行子像素对应的第一栅线电连接。

9.如权利要求8所述的显示面板，其特征在于，所述显示面板还包括：第三栅极驱动电路：所述第三栅极驱动电路包括多个级联的第三移位寄存器单元；其中，最后一级第三移位寄存器单元与所有奇数行子像素中的最后一行子像素对应的第二栅线电连接；除所述最后一级第三移位寄存器单元之外，其余第三移位寄存器单元中，一个所述第三移位寄存器单元与所述奇数行子像素对应的第一栅线中的一条第一栅线电连接。

10.如权利要求2所述的显示面板，其特征在于，同一行子像素对应的第一栅线和第二栅线位于对应的子像素的同侧，针对所有行中的偶数行，每相邻两行中，上一行子像素对应的第二栅线与下一行子像素对应的第一栅线电连接。

11.如权利要求10所述的显示面板，其特征在于，所述显示面板还包括：第四栅极驱动电路：所述第四栅极驱动电路包括多个级联的第四移位寄存器单元；其中，最后一级第四移位寄存器单元与所有偶数行子像素中的最后一行子像素对应的第二栅线电连接；除所述最后一级第四移位寄存器单元之外，其余第四移位寄存器单元中，一个所述第四移位寄存器单元与所述偶数行子像素对应的第一栅线中的一条第一栅线电连接。

12.一种显示装置，其特征在于，包括如权利要求1-11任一项所述的显示面板。

13.一种用于权利要求1-11任一项所述的显示面板的驱动方法，其特征在于，包括：在一帧时间内的扫描刷新阶段中，依次对各所述栅线加载栅极开启信号，控制电连接的开关晶体管导通：其中，同一所述子像素中，对与所述像素电极直接电连接的开关晶体管电连接的栅线加载的栅极开启信号的截止时间早于其余开关晶体管电连接的栅线加载的栅极开启信号的截止时间。

14.如权利要求13所述的驱动方法，其特征在于，在所述扫描刷新阶段之后，所述一帧时间还包括：阈值恢复阶段；

在所述阈值恢复阶段中，对至少部分所述栅线加载阈值恢复信号，控制所述栅线电连接的开关晶体管导通：其中，对同一所述子像素中至少两个开关晶体管电连接的栅线加载的所述阈值恢复信号不同时出现。

15.如权利要求14所述的驱动方法，其特征在于，所述阈值恢复信号的电压值与所述栅极开启电压的电压值相同。

16.如权利要求14所述的驱动方法，其特征在于，所述阈值恢复信号的维持时长不小于所述栅极开启电压的维持时长。