WO2011092944A1 - 多原色表示装置 - Google Patents

多原色表示装置 Download PDF

Info

Publication number
WO2011092944A1
WO2011092944A1 PCT/JP2010/071910 JP2010071910W WO2011092944A1 WO 2011092944 A1 WO2011092944 A1 WO 2011092944A1 JP 2010071910 W JP2010071910 W JP 2010071910W WO 2011092944 A1 WO2011092944 A1 WO 2011092944A1
Authority
WO
WIPO (PCT)
Prior art keywords
data signal
signal line
pixel
display device
sub
Prior art date
Application number
PCT/JP2010/071910
Other languages
English (en)
French (fr)
Inventor
米丸　政司
正彦 中溝
石井　健一
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US13/574,892 priority Critical patent/US8922603B2/en
Publication of WO2011092944A1 publication Critical patent/WO2011092944A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/52—RGB geometrical arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Definitions

  • the present invention relates to a color display device, and more particularly to a multi-primary color display device that displays a color image based on four or more primary colors.
  • Display of a color image in a display device is usually realized by additive color mixing of three primary colors including red (R), green (G), and blue (B). That is, each pixel in the color display image includes an R subpixel, a G subpixel, and a B subpixel corresponding to red, green, and blue, respectively. Therefore, for example, in a liquid crystal panel for color display, a pixel formation unit for forming one pixel includes an R subpixel formation unit, a G subpixel formation unit that controls the amounts of transmission of red, green, and blue light, respectively. It is composed of a B subpixel forming portion.
  • RGB subpixel formation portion R subpixel formation portion, G subpixel formation portion, and B subpixel formation portion
  • One pixel formation portion is formed side by side in the extending direction of the gate line.
  • the four sub-pixel formation portions Ps (i, j) corresponding to the four primary colors are extended in the direction of the source line Ls (this direction is usually the vertical direction, so the vertical direction is actually Regardless of this, a configuration (hereinafter referred to as “horizontal subpixel configuration”) in which this direction is also referred to as “vertical direction” has been proposed.
  • Patent Documents 1 and 2 describe techniques related to the present invention. That is, in Patent Document 1, a plurality of scan lines and a plurality of data lines are arranged in a matrix, unit pixels arranged in order in the vertical direction of the screen are arranged in a matrix, and each color in the pixels is arranged in a matrix.
  • a matrix type display device having a display area in which corresponding constituent elements R, G, B are arranged at the intersections of scan lines and data lines is described.
  • This matrix type display device corresponds to the above-mentioned display device having a horizontally long sub-pixel structure.
  • a data signal is sent to the data line several times for each color during 1H (three times in the embodiment).
  • the selected pulse is applied to the scan line a plurality of times (in the embodiment, three times) for each color during 1H.
  • one pixel is constituted by four types of color filter elements each corresponding to each pixel electrode, and the four types of color filter elements constituting the one pixel are arranged vertically and horizontally (2 ⁇
  • a color liquid crystal display device (disposed in a matrix of 2) is described.
  • a vertically long subpixel configuration (FIG. 18) is adopted in a four primary color liquid crystal display device, a normal pixel configuration in color image display based on the three primary colors, that is, three vertically long subpixel forming portions corresponding to the three primary colors are arranged in the horizontal direction.
  • first conventional pixel configuration the number of source lines as data signal lines is 4/3 times, and the circuit amount of the source driver increases accordingly.
  • the circuit amount of the source driver is much larger than that of the gate driver, and the operation speed is also much larger than the operation speed of the gate driver. For this reason, it is preferable to minimize the increase in the number of source lines accompanying the increase in the number of primary colors.
  • the number of source lines can be reduced to 1 ⁇ 4 compared to the vertically long sub-pixel configuration.
  • the scanning speed (the number of gate lines scanned per unit time) also quadrupled, and the number of gate driver IC chips as external components and the operating speed increase accordingly.
  • an object of the present invention is to provide a multi-primary color display device capable of increasing the number of primary colors for displaying a color image while reducing the number of external components and suppressing an increase in the circuit amount and operation speed of a drive circuit.
  • a first aspect of the present invention is a multi-primary color display device that displays a color image based on a predetermined number of primary colors of 4 or more,
  • a display panel including a plurality of pixel formation portions arranged in a matrix, a plurality of data signal lines, and a plurality of scanning signal lines intersecting with the plurality of data signal lines;
  • a data signal line driving circuit for applying a plurality of data signals representing an image to be displayed to the plurality of data signal lines;
  • a scanning signal line driving circuit for selectively activating the plurality of scanning signal lines,
  • the scanning signal line driving circuit is formed on the display panel,
  • Each pixel forming portion includes a predetermined number of subpixel forming portions for forming the predetermined number of primary color subpixels,
  • the predetermined number of sub-pixel forming portions included in each pixel forming portion are arranged in a plurality of matrixes in the extending direction of the scanning signal lines and in a plurality of matrixes in the extending direction of the data signal
  • a connection switching circuit formed on the display panel and interposed between the data signal line driving circuit and the plurality of data signal lines;
  • the data signal line driving circuit has a plurality of output terminals respectively corresponding to a plurality of sets of data signal lines obtained by grouping the plurality of data signal lines with two or more data signal lines as a set.
  • the data signal to be transmitted by the data signal line group corresponding to each output terminal is output from the output terminal in a time division manner
  • the connection switching circuit connects each output terminal of the data signal line driving circuit to one of the data signal lines in the corresponding data signal line group, and also connects the data signal line to which each output terminal is connected to the corresponding data. Switching is performed according to the time division within the signal line group.
  • Each sub-pixel forming unit includes a predetermined capacity, and when the scanning signal line passing through the corresponding intersection is activated, takes the voltage of the data signal line passing through the corresponding intersection and applies the voltage to the predetermined capacity.
  • the scanning signal line driving circuit activates the plurality of scanning signal lines sequentially for a predetermined period so that each subpixel forming unit takes in the voltage of the data signal line passing through the corresponding intersection as the subpixel value of the image to be displayed. And in a predetermined period before the predetermined period of activation only for a period corresponding to the vertical color period defined as the number of sub-pixel forming parts in the direction in which the data signal line extends in each pixel forming part.
  • Each scanning signal line is activated.
  • the vertical color period is an even number;
  • the data signal line driving circuit inverts the polarity of the plurality of data signals every number of horizontal periods as a result of division obtained by dividing the vertical color period by an even divisor thereof. To do.
  • the color image is based on four primary colors
  • the four sub-pixel forming portions included in each pixel forming portion are arranged in a matrix of two in the extending direction of the scanning signal lines and two in the extending direction of the data signal lines,
  • the data signal line driving circuit reverses the polarity of the plurality of data signals every horizontal period.
  • Each sub-pixel forming unit includes a predetermined capacity, and when the scanning signal line passing through the corresponding intersection is activated, takes the voltage of the data signal line passing through the corresponding intersection and applies the voltage to the predetermined capacity.
  • the scanning signal line driving circuit activates the plurality of scanning signal lines sequentially for a predetermined period so that each subpixel forming unit takes in the voltage of the data signal line passing through the corresponding intersection as the subpixel value of the image to be displayed.
  • Each scanning signal line is also activated in a predetermined period immediately before the predetermined period of activation.
  • a seventh aspect of the present invention is the sixth aspect of the present invention,
  • the data signal line driving circuit generates the plurality of data signals such that the polarity of the plurality of data signals is inverted every predetermined number of frame periods of 1 or more and does not change within the same frame period. To do.
  • each pixel forming unit includes a predetermined number of sub-pixel forming units corresponding to a predetermined number of primary colors of four or more, that is, multiple primary colors, and the predetermined number of sub-pixel forming units is Since the plurality of scanning signal lines extend in the horizontal direction and the plurality of data signal lines extend in the vertical direction, the number of sub-pixel forming portions corresponding to the number of primary colors is arranged. The number of data signal lines or the number of scanning signal lines can be reduced as compared with the pixel configuration (FIG. 18 or FIG. 19) arranged in one column in the extending direction of the scanning signal lines or the extending direction of the data signal lines.
  • the external signal components are reduced by forming the scanning signal line driving circuit on the display panel. For this reason, in a multi-primary color display device, the number of primary colors for displaying a color image is increased while reducing external parts and suppressing an increase in the frame area in the display panel and an increase in the circuit amount and operating speed of the drive circuit. Display performance such as color reproducibility can be improved.
  • the data signal to be transmitted by the data signal line group corresponding to each output terminal of the data signal line driving circuit is output from the output terminal in a time division manner, and the output terminal is connected.
  • the data signal line to be switched is switched according to the time division within the data signal line group corresponding to the output terminal.
  • connection pitch is narrowed with the increase in the number of primary colors in the multi-primary color display device, and the circuit of the data signal line driving circuit An increase in amount, operation speed, and power consumption can be suppressed.
  • the scanning signal lines of the display panel are sequentially arranged for a predetermined period so that each subpixel forming unit takes in the voltage of the data signal line passing through the corresponding intersection as the subpixel value of the image to be displayed.
  • the scanning signal lines are activated in a predetermined period preceding the predetermined period of activation by a period corresponding to the vertical color period.
  • the liquid crystal display device in the case where an AC driving method that periodically inverts the polarity of the data signal is adopted, such as a driving method for converting the voltage applied to the liquid crystal to AC.
  • the voltage corresponding to the subpixel value of the image to be displayed corresponds to the subpixel value having the same color and the same polarity as the subpixel value before the voltage corresponding to the subpixel value of the image to be displayed is taken into the subpixel forming unit and applied to the predetermined capacity.
  • the predetermined capacity is preliminarily charged by the voltage. For this reason, even when the AC drive method is adopted, the charging rate of the predetermined capacity for holding the voltage corresponding to each sub-pixel value of the image to be displayed is improved, and insufficient charging due to multi-primary colors is prevented. Can be prevented.
  • the same effect as the fourth aspect of the present invention is obtained. .
  • the scanning signal lines of the display panel are sequentially arranged for a predetermined period so that each subpixel forming unit takes in the voltage of the data signal line passing through the corresponding intersection as the subpixel value of the image to be displayed.
  • the scanning signal line is also activated in a predetermined period immediately before the predetermined period of the activation.
  • the predetermined capacity is preliminarily charged before the voltage corresponding to the sub-pixel value of the image to be displayed is taken into the sub-pixel forming unit and applied to the predetermined capacity. It is possible to improve the charging rate of the predetermined capacity that holds the voltage corresponding to each sub-pixel value, and to prevent insufficient charging due to multi-primary colors.
  • the predetermined capacity is preliminarily set by a voltage having the same polarity as that voltage. Charged. For this reason, even when the AC drive method is adopted, the charging rate of the predetermined capacity for holding the voltage corresponding to each sub-pixel value of the image to be displayed is improved, and insufficient charging due to multi-primary colors is prevented. Can be prevented.
  • FIG. 1 is a block diagram illustrating a configuration of a four-primary-color liquid crystal display device that is a multi-primary-color display device according to a first embodiment of the present invention. It is a circuit diagram which shows the electrical constitution of the subpixel formation part in the said 1st Embodiment. It is a circuit diagram which shows the structure of the gate driver in the said 1st Embodiment. 4 is a timing chart for explaining the operation of the multi-primary color display device according to the first embodiment.
  • Block diagram (A) for explaining the relationship between a pixel configuration and a unit circuit (GD unit circuit) of a gate driver in a four primary color display device adopting a horizontally long subpixel configuration, a three primary color display device adopting a horizontally long subpixel configuration 2 is a block diagram (B) for explaining the relationship between the pixel configuration and the GD unit circuit in FIG. 1, and a block diagram (C) for explaining the relationship between the pixel configuration and the GD unit circuit in this embodiment. It is a block diagram which shows the structure of the 6 primary color liquid crystal display device which is a multi-primary color display apparatus concerning the 2nd Embodiment of this invention.
  • FIG. 1 is a block diagram showing an overall configuration of a multi-primary color display apparatus according to the first embodiment of the present invention.
  • This display device is a four-primary-color liquid crystal display device that displays a color image based on four primary colors composed of R (red), G (green), B (blue), and W (white), and a liquid crystal panel as a display panel 600, a source driver 300 as a data signal line driving circuit, and a display control circuit 200.
  • the liquid crystal panel 600 includes an insulating first substrate called a TFT substrate, an insulating second substrate called a CF substrate, and a liquid crystal layer sandwiched between the first and second substrates.
  • the TFT substrate and the CF substrate are typically glass substrates.
  • the TFT substrate includes a plurality of (M) data signal lines as source lines Ls and a plurality of (M) source lines Ls intersecting with each other.
  • a pixel driver and a gate driver 400 as a scanning signal line driving circuit are also formed.
  • the gate driver 400 and the pixel circuit are integrally formed (simultaneously in the same process) on the TFT substrate using a thin film transistor (TFT).
  • TFT thin film transistor
  • the liquid crystal panel including the gate driver 400 and the pixel circuit is referred to as a “gate driver monolithic panel” or a “GDM panel”.
  • a common electrode Ec is formed on the CF substrate, and R, G, B, and W color filters and various optical compensation films (polarizing plates, etc.) constituting the four primary colors are attached.
  • a colorless or almost colorless color filter is arranged for the portion corresponding to the W sub-pixel, a configuration in which no color filter is arranged may be used instead.
  • the portion corresponding to the W sub-pixel may be formed by a filter made of a color such as Y (yellow).
  • the R, G, B, and W sub-pixel forming portions are not limited to the configuration of four colors of blue, green, red, and white, and can be realized by a configuration of combinations of various colors. .
  • a display unit 500 is configured by a plurality of pixel formation units Pix arranged in a matrix, and each pixel formation unit Pix uses the above four primary colors. It consists of an R sub-pixel formation portion, a G sub-pixel formation portion, a B sub-pixel formation portion, and a W sub-pixel formation portion corresponding to each of R, G, B, and W constituting each (the sub-pixel formation portion is also denoted by the reference symbol “Ps The four sub-pixel forming portions Ps are arranged in a 2 ⁇ 2 matrix (two in the horizontal direction and two in the vertical direction).
  • the display unit 500 when the number of pixel formation portions Pix in the horizontal direction (the direction in which the gate line Lg extends) in the display unit 500 is Mpix, and the number of pixel formation portions Pix in the vertical direction (the direction in which the source line Ls extends) is Npix.
  • the R sub-pixel forming unit, the G sub-pixel forming unit, the B sub-pixel forming unit, and the W sub-pixel forming unit are arranged in order to form the R, G, B, and W sub-pixels in the image to be displayed.
  • R, G, B, and W color filters constituting the primary colors are included.
  • Each sub-pixel forming portion Ps in the display unit 500 includes a pixel circuit formed on the TFT substrate, the liquid crystal layer, the common electrode Ec, and the R, G, B, and W color filters. Etc. However, the liquid crystal layer and the common electrode Ec are provided in common to the plurality (N ⁇ M) of sub-pixel forming portions Ps.
  • the display unit 500 includes the M source lines Ls and N gate lines Lg formed on the TFT substrate.
  • FIG. 2 shows a sub-pixel forming unit including a pixel circuit corresponding to the intersection of the i-th gate line Lg and the j-th source line Ls (hereinafter, this sub-pixel forming unit is denoted by a symbol “Ps (i, j)”.
  • the sub-pixel forming portion Ps (i, j) is any one of the R sub-pixel forming portion, the G sub-pixel forming portion, the B sub-pixel forming portion, and the W sub-pixel forming portion for transmitting the scanning signal Gi.
  • the subpixel forming portion Ps (i, j) includes a TFT 10 as a switching element having a source terminal connected to the source line Ls passing through the intersection and a gate terminal connected to the gate line Lg passing through the intersection.
  • the liquid crystal capacitance Clc (hereinafter also referred to as “pixel capacitance Cp”) formed by the pixel electrode Ep connected to the drain terminal of the TFT 10, the pixel electrode Ep, the common electrode Ec, and the liquid crystal layer sandwiched therebetween. ).
  • the display control circuit 200 receives an image signal Dv representing an image to be displayed and a timing control signal Ct from the outside, and outputs the image signal representing the image to be displayed as a digital image signal DV for each pixel, and also a liquid crystal panel.
  • 600 includes a data start pulse signal DSP, a data clock signal DCK, a latch strobe signal LS, a gate start pulse signal GSP, and a gate clock signal GCK for controlling the timing at which an image is displayed on the display unit 500. Output various signals.
  • the digital image signal DV, the data start pulse signal DSP, the data clock signal DCK, and the latch strobe signal LS are supplied to the source driver 300, and are used for the gate.
  • the start pulse signal GSP and the gate clock signal GCK are supplied to the gate driver 400.
  • the display control circuit 200 generates a polarity switching control signal (not shown) for AC driving of the display unit 500 based on the clock signal and the like, and supplies this to the source driver 300.
  • the gate driver 400 generates scanning signals G1, G2, G3,..., GN based on the gate clock signal GCK and the gate start pulse signal GSP, and these scanning signals G1, G2, G3,.
  • the N gate lines Lg are selectively activated in order by one horizontal period.
  • each sub-pixel forming portion Ps (i, j) in the display unit 500 has the j-th source line passing through the intersection when the i-th gate line Lg passing through the corresponding intersection is activated.
  • the Ls data signal Dj (voltage of the source line Ls) is taken in via the TFT 10 and applied to the pixel capacitor Cp (liquid crystal capacitor Clc).
  • the voltage corresponding to the data signal Dj is held in the pixel capacitor Cp as it is until the i-th gate line Lg is activated again.
  • the voltage corresponding to the data signal Dj is applied to and held in each pixel capacitor Cp, that is, each liquid crystal capacitor Clc, so that the display unit 500 is applied with a voltage corresponding to the digital image signal DV to the liquid crystal layer.
  • the light transmittance is changed to display a color image represented by the image signal Dv input from the outside.
  • each pixel forming portion Pix in the display unit 500 includes an R subpixel forming portion, a G subpixel forming portion, a B subpixel forming portion, and a W subpixel forming portion arranged in a 2 ⁇ 2 matrix. Therefore, the color image represented by the image signal Dv is displayed based on the four primary colors of RGBW.
  • FIG. 3 is a circuit diagram showing a configuration of the gate driver 400 in the present embodiment
  • FIG. 4 is a timing chart for explaining the operation of the four primary color liquid crystal display device according to the present embodiment.
  • the operation of the four primary color liquid crystal display device according to the present embodiment will be described with reference to FIGS.
  • the gate driver 400 includes N unit circuits (hereinafter referred to as “GD unit circuits”) U1 to UN connected in cascade.
  • Each GD unit circuit Ui includes a bistable circuit, and includes a set terminal SET, a reset terminal R, a clock terminal CK, a clear terminal CLR, and an output terminal OUT.
  • the gate terminal start pulse GSP is input from the display control circuit 200 to the SET terminal of the first stage GD unit circuit U1, and the output terminal OUT of each stage GD unit circuit Ui other than the last stage is connected to the next stage GD unit circuit Ui.
  • the gate clock signal GCK from the display control circuit 200 includes a first clock signal CK1 and a first inverted clock signal CK1B that is a logically inverted signal thereof.
  • CK1 is input to the clock terminal CK of the odd-numbered GD unit circuit U2k-1 and the reset terminal R of the even-numbered GD unit circuit U2k
  • the first inverted clock signal CK1B is the clock terminal CK of the even-numbered GD unit circuit U2k.
  • the N unit circuits U1 to UN in the gate driver 400 operate as N-stage shift registers.
  • the gate driver 400 sequentially turns to the high level (H) based on the gate start pulse GSP and the gate clock signal GCK (the first clock signal CK1 and the first inverted clock signal CK1B).
  • Level scanning signal G1 to GN are output and applied to N gate lines Lg.
  • Dj is output, and the polarity of the output data signal Dj is inverted every horizontal period (1H period).
  • the timing chart of the data signals D1 and D2 shown in FIG. 4 is composed of two upper and lower stages, the upper stage shows the polarity of the data signals D1 and D2, and the lower stage shows the values of the data signals D1 and D2.
  • the one horizontal period here is a period corresponding to the pulse width of the scanning signal Gj, that is, a period corresponding to a division result obtained by dividing one frame period by the number N of gate lines Lg.
  • the data signal D1 has a positive signal value r11 during a period in which the scanning signal G1 is active (H level), that is, a period in which the first gate line Lg is activated.
  • a positive voltage corresponding to the signal value r11 is taken in by the R sub-pixel forming portion Ps (1, 1) (see FIG. 3).
  • the data signal D1 has a negative signal value g21 while the scanning signal G2 is active, and a negative voltage corresponding to the signal value g21 is taken in by the G subpixel forming portion Ps (2, 1) (see FIG. 3). ).
  • a so-called dot inversion driving method is adopted, which is taken in by each sub-pixel forming portion Ps (i, j) and held in the pixel capacitor Cp.
  • the polarity of the applied voltage is inverted every source line and every gate line.
  • FIG. 5A is a block diagram for explaining the relationship between the pixel configuration and the unit circuit (GD unit circuit) of the gate driver in the four-primary-color display device adopting the horizontally long sub-pixel configuration
  • FIG. 5 is a block diagram for explaining the relationship between a pixel configuration and a GD unit circuit in a three-primary-color display device (for example, the display device described in Patent Document 1 described above) that adopts a horizontally long sub-pixel configuration
  • C) is a block diagram for explaining the relationship between the pixel configuration and the GD unit circuit in the present embodiment.
  • the height of the GD unit circuit Ui (size in the direction in which the source line Ls extends) is horizontally long as shown in FIG. It becomes 1/4 in the 4-primary color display device adopting the sub-pixel configuration, and becomes 1/3 in the 3-primary color display device adopting the horizontally long sub-pixel configuration as shown in FIG. 5B, as shown in FIG.
  • this embodiment which employs a pixel configuration in which four sub-pixel forming portions corresponding to the four primary colors are arranged in a 2 ⁇ 2 matrix, the size and the number of pixels of the display portion 500 are the same. And).
  • FIG. 5C the present embodiment adopting a pixel configuration in which four sub-pixel forming portions corresponding to the four primary colors are arranged in a 2 ⁇ 2 matrix is shown in FIG.
  • a three-primary-color display device employing a horizontally long subpixel configuration as shown in FIG. (1) Increase in the number of source lines The number of source lines doubles. However, the number of source lines is halved compared to a general four-primary-color display device (FIG. 18) employing a vertically long subpixel configuration.
  • Reduction in scanning speed The scanning speed (the number of gate lines scanned per unit time) becomes 2/3.
  • the size of the TFT constituting the gate driver is reduced.
  • power consumption is reduced, and the area occupied by the gate driver in the liquid crystal panel 600 (the TFT substrate) is also reduced.
  • (3) Increase in the height of the GD unit circuit The height (vertical size) of the GD unit circuit becomes 3/2 times. For this reason, the width (size in the horizontal direction) of the gate driver region in the TFT substrate is reduced, which meets the demand for a framed frame in the liquid crystal display device.
  • matrix arrangement subpixel configuration in which the number of subpixel formation portions corresponding to the number of primary colors is arranged in a matrix as in the present embodiment.
  • matrix arrangement subpixel configuration the number corresponding to the number of primary colors is used.
  • the sub-pixel forming portions are arranged in one column in the direction in which the gate lines extend (horizontal direction) or in the direction in which the source lines extend (vertical direction). In comparison, the number of source lines or the number of gate lines can be reduced.
  • a constraint condition for forming a gate driver integrally with a pixel circuit on a TFT substrate of a liquid crystal panel in order to reduce external parts that is, a gate driver monolithic panel (GDM panel) (Specifically, the area of the gate driver, power consumption, and operation speed) can be suppressed. Therefore, adopting the matrix arrangement sub-pixel configuration in the GDM panel configuration is effective in making the primary color of the display device.
  • GDM panel gate driver monolithic panel
  • a matrix arrangement subpixel configuration in which four subpixel formation portions corresponding to the four primary colors are arranged in a 2 ⁇ 2 matrix is employed (FIGS. 1 and 5).
  • C) a pixel configuration in which four sub-pixel forming portions corresponding to the four primary colors are arranged in one column in the extending direction of the gate line or the extending direction of the source line (FIG. 18 or FIGS. 5A and 5B) Compared with FIG. 19), the number of source lines or the number of gate lines can be reduced.
  • the area, power consumption, and operation speed of the gate driver can be suppressed as compared with a conventional liquid crystal display device using a GDM panel while suppressing an increase in the circuit amount of the source driver. Therefore, according to the present embodiment, the number of primary colors is reduced to 4 while reducing the number of external parts by adopting the GDM panel and responding to the demand for a framed frame and suppressing the increase in the circuit amount, power consumption and operation speed of the drive circuit. By using colors, display performance such as color reproduction capability can be improved.
  • the R subpixel forming unit, the G subpixel forming unit, the B subpixel forming unit, and the W subpixel forming unit which are four subpixel forming units corresponding to the four primary colors, are 2 ⁇ 2.
  • a pixel configuration (matrix arrangement subpixel configuration) arranged in a matrix is adopted.
  • the present invention is not limited to this, and four primary colors other than R (red), G (green), B (blue), and W (white), for example, R (red), G (green),
  • the present invention can also be applied to a multi-primary color liquid crystal display device that displays a color image based on the four primary colors B (blue) and Y (yellow).
  • the present invention can also be applied to a multi-primary liquid crystal display device that displays a color image based on multi-primary colors other than the four primary colors.
  • Npc the number of primary colors
  • Npc sub-pixels corresponding to the number of primary colors are used.
  • n and m may be integers of 2 or more.
  • each pixel formation unit is not limited, and the R subpixel formation unit, the G subpixel formation unit, the B subpixel formation unit, which are the four subpixel formation units constituting each pixel formation unit, Also, the arrangement of the W subpixel formation portions in the 2 ⁇ 2 matrix is not limited to the arrangement shown in FIG.
  • the present invention does not limit the structure of the TFT constituting the gate driver.
  • the structure of the TFT constituting the gate driver 400 in the first embodiment is not particularly mentioned, but the TFT constituting the gate driver 400 may be manufactured using, for example, amorphous silicon. Further, it may be manufactured using polysilicon, or may be manufactured using a transparent amorphous oxide semiconductor (IGZO) made of indium, gallium, zinc, and oxygen. Further, the TFT may have an N-channel MOS (Metal Oxide Semiconductor) structure or a P-channel MOS structure, and may be a gate circuit as a CMOS (Complementary Metal Oxide Semiconductor) circuit.
  • Driver 400 may be fabricated.
  • FIG. 6 is a block diagram showing the overall configuration of the multi-primary color display device according to the second embodiment of the present invention.
  • the display device shown in FIG. 6 displays six primary colors that display a color image based on six primary colors composed of R (red), G (green), B (blue), C (cyan), M (magenta), and Y (yellow).
  • This is a liquid crystal display device, which is different from the first embodiment in which a color image is displayed based on four primary colors including R (red), G (green), B (blue), and W (white).
  • FIG. 6 shows six primary colors that display a color image based on six primary colors composed of R (red), G (green), B (blue), C (cyan), M (magenta), and Y (yellow).
  • This is a liquid crystal display device, which is different from the first embodiment in which a color image is displayed based on four primary colors including R (red), G (green), B (blue), and W (white).
  • each pixel forming unit Pix has an R subpixel forming unit and a G subpixel forming corresponding to R, G, B, C, M, and Y constituting the six primary colors, respectively.
  • Part, B subpixel forming part, C subpixel forming part, M subpixel forming part, and Y subpixel forming part (all subpixel forming parts shall be indicated by reference sign “Ps”), and these six
  • the sub-pixel forming portions Ps are arranged in a 3 ⁇ 2 matrix (three in the vertical direction and two in the horizontal direction).
  • a pixel circuit having the structure as shown is formed.
  • the R subpixel formation unit, the G subpixel formation unit, the B subpixel formation unit, the C subpixel formation unit, the M subpixel formation unit, and the Y subpixel formation unit are R, G, B, In order to form C, M, and Y sub-pixels, R, G, B, Y, M, and C color filters constituting the six primary colors are included.
  • FIG. 7 is a block diagram for explaining the relationship between the pixel configuration and the gate driver unit circuit (GD unit circuit) in the present embodiment.
  • the height (vertical size) of the GD unit circuit Ui is 6 sub-corresponding to 6 primary colors as shown in FIG.
  • the configuration in which the pixel forming portions are arranged in a 3 ⁇ 2 matrix is adopted, it becomes 1/3.
  • a matrix-arranged sub-pixel configuration in which six sub-pixel forming portions corresponding to six primary colors are arranged in a 3 ⁇ 2 matrix is adopted.
  • the number of source lines or the number of gate lines can be reduced as compared with a pixel configuration in which the corresponding six sub-pixel forming portions are arranged in one column in the direction in which the gate lines extend or the source lines extend.
  • the area, power consumption, and operation speed of the gate driver can be suppressed as compared with a conventional liquid crystal display device using a GDM panel while suppressing an increase in the circuit amount of the source driver.
  • the number of primary colors is reduced to 6 while reducing the number of external parts by adopting the GDM panel and responding to the demand for a framed frame and suppressing the increase in the circuit amount, power consumption and operation speed of the drive circuit.
  • display performance such as color reproduction capability can be improved.
  • FIG. 8 is a block diagram showing an overall configuration of a multi-primary color display device according to the third embodiment of the present invention.
  • the same or corresponding components as those in the first embodiment are given the same reference numerals.
  • the display device shown in FIG. 8 has six primary colors composed of R (red), G (green), B (blue), C (cyan), M (magenta), and Y (yellow).
  • This is a six-primary-color liquid crystal display device that displays a color image based on the above.
  • FIG. 8 shows the present embodiment, as shown in FIG.
  • each pixel formation unit Pix has an R subpixel formation unit and a G subpixel formation corresponding to R, G, B, C, M, and Y constituting the six primary colors, respectively.
  • Part, B subpixel forming part, C subpixel forming part, M subpixel forming part, and Y subpixel forming part (all subpixel forming parts shall be indicated by reference sign “Ps”), and these six
  • the sub-pixel forming portions Ps are arranged in a 2 ⁇ 3 matrix (two in the vertical direction and three in the horizontal direction).
  • the present embodiment is different from the second embodiment in which the six sub-pixel forming portions Ps corresponding to the six primary colors are arranged in a 3 ⁇ 2 matrix. Since it is the same as that of 2 embodiment, detailed description is abbreviate
  • FIG. 9 is a block diagram for explaining the relationship between the pixel configuration and the gate driver unit circuit (GD unit circuit) in the present embodiment.
  • the height (vertical size) of the GD unit circuit Ui is 6 sub-corresponding to 6 primary colors as shown in FIG.
  • the ratio is 1 ⁇ 2.
  • a matrix-arranged sub-pixel configuration in which six sub-pixel forming portions corresponding to six primary colors are arranged in a 2 ⁇ 3 matrix is adopted.
  • the number of source lines or the number of gate lines can be reduced as compared with a pixel configuration in which the corresponding six sub-pixel forming portions are arranged in one column in the direction in which the gate lines extend or the source lines extend.
  • the area, power consumption, and operation speed of the gate driver can be suppressed as compared with a conventional liquid crystal display device using a GDM panel while suppressing an increase in the circuit amount of the source driver.
  • the number of primary colors is reduced to 6 while reducing the number of external parts by adopting the GDM panel and responding to the demand for a framed frame and suppressing the increase in the circuit amount, power consumption and operation speed of the drive circuit.
  • display performance such as color reproduction capability can be improved.
  • FIG. 10 is a block diagram showing an overall configuration of a multi-primary color display device according to the fourth embodiment of the present invention.
  • the same or corresponding components as those in the first embodiment are denoted by the same reference numerals.
  • the display device shown in FIG. 10 is a four-primary-color liquid crystal that displays a color image based on four primary colors composed of R (red), G (green), B (blue), and W (white).
  • R red
  • G green
  • B blue
  • W white
  • a first switching control signal GSa and a second switching control signal GSb as shown in FIG. 11 are generated in the display control unit 200 as control signals for the connection switching circuit 520 and provided to the connection switching circuit 520. .
  • the present embodiment will be described focusing on the configuration and operation of the connection switching circuit 520, and detailed description of other parts will be omitted.
  • the connection switching circuit 520 since the connection switching circuit 520 is provided, the number of output terminals Tj of the source driver 300 for outputting the data signal Dj is equal to the number of source lines Ls in the display unit 500 (this is the display unit). 500 equal to the number of horizontal sub-pixel forming portions Ps at 500), that is, Mpix.
  • connection switching circuit 520 is formed integrally with the pixel circuit (simultaneously in the same process) on the liquid crystal panel 600 (the TFT substrate) using a thin film transistor (TFT).
  • analog switches SW 1, SW 2, SW 3,..., SWM corresponding to the M source lines Ls in the display unit 500 are included as a part for connecting each source line Ls to the source driver 300.
  • These SWs SW1, SW2, SW3,..., SWM are grouped into an analog switch group of a plurality of sets (a number Mpix that is 1 ⁇ 2 of the number M of source lines Ls) with two adjacent switches as one set. .
  • the source lines Ls in the display unit 500 of the liquid crystal panel 600 are grouped into a plurality of sets of source lines as a set, and each source line group (two source lines Ls in the same set) is grouped. ) Is connected to one output terminal Tj in the source driver 300 through two analog switches in the same set.
  • Each analog switch SWi is realized by a thin film transistor (TFT) formed on the liquid crystal panel 600 (the TFT substrate), and as shown in FIG. 10, two analog switches SW (2j-1),
  • the first switching control signal GSa is given to one of the SW2j
  • the two analog switches SW (2j-1) and SW2j in the same set are turned on / off in a reciprocal manner (see FIG. 11).
  • the two analog switches SW (2j-1) and SW2j in each set constitute a changeover switch, and each output terminal Tj in the source driver 300 is replaced with two sources in the source line group corresponding to the output terminal. Connect to the line Ls in a time-sharing manner.
  • FIG. 11 is a timing chart for explaining the operation of the liquid crystal display device according to the present embodiment when the dot inversion drive is employed as in the first embodiment.
  • the N gate lines Lg in the display unit 500 have scanning signals G 1, G 2, which sequentially become H level (active) by one horizontal period (one activation period of the gate line Lg). G3,... Are applied respectively.
  • Each gate line Lg is sequentially activated by one horizontal period, and the TFT 10 in the sub-pixel formation portion Ps connected to the activated gate line Lg. Is turned on.
  • the TFT 10 in the sub-pixel formation portion Ps connected to the gate line Lg in the inactivated state is turned off (see FIG. 2).
  • the first switching control signal GSa is H level in the first half of each horizontal period (period in which each scanning signal Gk is at H level), L level in the second half, and the second switching control signal GSb is It becomes L level in the first half of each horizontal period and H level in the second half.
  • the analog switch SW (2j-1) connected to the odd-numbered source line Ls is turned on when the first switching control signal GSa is at the H level, and the first switch It turns off when the switching control signal GSa is at L level.
  • each output terminal Tj of the source driver 300 is connected to the odd-numbered (2j-1) th source line Ls in the first half of each horizontal period, and the even-numbered (2jth) source line Ls in the second half of each horizontal period. Connected to.
  • the source driver 300 In response to the connection switching between each output terminal Tj of the source driver 300 and the source line Ls by the operation of the connection switching circuit 520, the source driver 300 outputs a signal to be applied to the M source lines Ls in the display unit 500.
  • Data signals D1 to DMpix are output in a time division manner.
  • data signals D1 and D2 as shown in FIG. 11 are output from the output terminals T1 and T2 of the source driver 300, respectively.
  • the upper stage shows the polarities of the data signals D1 and D2
  • the lower stage shows the values of the data signals D1 and D2.
  • the connection between the output terminal of the source driver 300 and the source line Ls is performed by time-division driving of the source line Ls in the display unit 500.
  • the pitch can be widened (doubled), and the circuit amount, operating speed, and power consumption of the source driver 300 can be reduced.
  • the two source lines Ls are grouped as a set, but the source lines Ls are grouped.
  • the source lines Ls may be grouped as a set.
  • the source driver 300 outputs, in a time-sharing manner, data signals to be transmitted from each output terminal Tj through a predetermined number of source lines Ls constituting the corresponding group, and is provided for each source line Ls.
  • the source line Ls to which each output terminal Tj is connected is switched in a time-sharing manner between corresponding pairs of source lines Ls by a connection switching circuit made up of analog switches.
  • this display device is a four-primary-color liquid crystal display device that displays a color image based on four primary colors composed of R (red), G (green), B (blue), and W (white). Since the configuration is almost the same as that of the first embodiment (see FIGS. 1 to 3), the same or corresponding components are denoted by the same reference numerals, and detailed description thereof is omitted.
  • FIG. 12 is a circuit diagram showing a configuration of the gate driver 400 in the present embodiment
  • FIG. 13 is a timing chart for explaining the operation of the four primary color liquid crystal display device according to the present embodiment. The operation of the four primary color liquid crystal display device according to this embodiment will be described below with reference to FIGS.
  • the configuration of the gate driver 400 is the same as that of the first embodiment (see FIG. 3), but as shown in FIG. 13, the gate start given to the gate driver 400 is performed.
  • the preceding pulse is referred to as a “first pulse” and the subsequent pulse is referred to as a “second pulse”.
  • the voltage taken in as the data signal Dj from each source line Ls during the second pulse period of the scanning signal Gi and applied to the pixel capacitor Cp is then held in the pixel capacitor Cp as a sub-pixel value for approximately one frame period.
  • a voltage having the same polarity as the voltage captured in the period of the second pulse is supplied from the source line Ls through the TFT 10 to the pixel of the sub-pixel forming unit Ps (i, j).
  • This is given to the capacitor Cp (see FIG. 2), whereby the pixel capacitor Cp is preliminarily charged.
  • the period of the first pulse can be called a “preliminary charging period”, while the period of the second pulse can be called a “main charging period”.
  • four subpixel formation portions R subpixel formation portion, G subpixel formation portion, B subpixel formation portion, and W subpixel formation portion
  • the color period in the extending direction of the source line Ls is 2. Therefore, in the preliminary charging period (first pulse period), the sub-pixel forming part having the same color as the color of the sub-pixel forming part Ps (i, j) that captures the data signal Dj in the main charging period (second pulse period).
  • the pixel capacitance Cp of the sub-pixel forming portion Ps (i, j) is preliminarily charged with a voltage corresponding to the value of the data signal Dj to be captured by Ps (i ⁇ 2, j).
  • the source driver 300 outputs data signals D1 to DM similar to those in the first embodiment (see FIG. 13).
  • this corresponds to a subpixel value having the same polarity and the same color as the subpixel value indicated by the data signal Di to be taken into the subpixel formation portion Ps (i, j) during the main charging period. Since the voltage is preliminarily charged immediately before (in the first pulse period), in addition to the same effect as in the first embodiment, the charging rate of the pixel capacitor Cp can be improved and charging shortage due to multi-primary colors can be prevented. There is an effect.
  • a configuration in which four sub-pixel forming portions corresponding to the four primary colors are arranged in a 2 ⁇ 2 matrix is employed, so that the second pulse is included in each scanning signal Gi.
  • the horizontal period that is two horizontal periods before this period (main charging period) is the first pulse period (preliminary charging period).
  • a pixel configuration in which six sub-pixel forming portions corresponding to the six primary colors are arranged in a 2 ⁇ 3 matrix (two in the vertical direction and three in the horizontal direction). And the data signal D1 to D1 for each horizontal period (every horizontal period) of the division result “1” obtained by dividing the vertical color period “2” by the even divisor “2”. It is necessary to reverse the polarity of DM.
  • each scanning signal Gi includes two pulses in one frame period, but each scanning signal Gi in one frame period has a plurality of pulses corresponding to the preliminary charging period.
  • the number of pulses included in Gi may be three or more.
  • this display device is a four-primary-color liquid crystal display device that displays a color image based on four primary colors composed of R (red), G (green), B (blue), and W (white). Since the configuration is almost the same as that of the first embodiment (see FIGS. 1 to 3), the same or corresponding components are denoted by the same reference numerals, and detailed description thereof is omitted.
  • FIG. 14 is a circuit diagram showing a configuration of the gate driver 400 in the present embodiment
  • FIG. 15 is a timing chart for explaining the operation of the four primary color liquid crystal display device according to the present embodiment.
  • the operation of the four-primary-color liquid crystal display device according to the present embodiment will be described with reference to FIGS.
  • the N GD unit circuits U1 to UN constituting the gate driver 400 are connected in cascade every other stage as shown in FIG. 14, and are shifted from each other by one horizontal period as shown in FIG.
  • the first and second start pulse signals GSP1 and GSP2 having a pulse having a width of two horizontal periods are sent to the gate driver 400 (first stage GD unit circuit U1 and second stage GD as the gate start pulse signal GSP).
  • a two-phase clock signal composed of a first clock signal and inverted clock signals CK1 and CK1B and a second clock signal and inverted clock signals CK2 and CK2B as shown in FIG.
  • the gate clock signal GCK is supplied to the gate driver 400.
  • the GD unit circuits U1 to UN are connected so that the first and second start pulse signals GSP1 and GSP2 are sequentially shifted by skipping one line, and the odd-numbered GD unit circuit.
  • a first shift register is realized by U1, U3,...
  • a second shift register is realized by even-numbered GD unit circuits U2, U4,.
  • the first start pulse signal GSP1 is sequentially shifted in the first shift register
  • the second start pulse signal GSP2 is sequentially shifted in the second shift register.
  • the gate driver 400 has two scanning signals Gi ⁇ to be applied to two adjacent gate lines Lg, as shown in FIG.
  • the scanning signals G1 to GN are generated so that the pulses overlap between 1 and Gi for one horizontal period.
  • the polarity of the data signals D1 to DM is inverted every frame period, but the polarity of the data signals D1 to DM is not changed within the same frame period (FIG. 14).
  • so-called source inversion driving is employed, and the source driver 300 generates data signals D1 to DM corresponding to such inversion driving as shown in FIG.
  • the width of the pulse included in each scanning signal Gi is twice that of the conventional one (two horizontal periods), and each data signal Dj has the same polarity during this pulse width period. That is, the gate lines Lg of the liquid crystal panel 600 are sequentially activated one horizontal period at a time so that each subpixel forming unit Ps captures the voltage of the source line Ls passing through the corresponding intersection as the subpixel value of the image to be displayed.
  • the gate line Lg is also activated in one horizontal period immediately before the activation horizontal period (that is, the horizontal period as the main charging period), and the voltage polarity of the source line Ls in the immediately preceding horizontal period is The voltage polarity of the source line Ls in the horizontal period as the main charging period is the same.
  • this display device is a four-primary-color liquid crystal display device that displays a color image based on four primary colors composed of R (red), G (green), B (blue), and W (white). Since the configuration is almost the same as that of the first embodiment (see FIGS. 1 to 3), the same or corresponding components are denoted by the same reference numerals, and detailed description thereof is omitted.
  • FIG. 16 is a circuit diagram showing the configuration of the gate driver 400 in the present embodiment
  • FIG. 17 is a timing chart for explaining the operation of the four primary color liquid crystal display device according to the present embodiment.
  • the operation of the four-primary-color liquid crystal display device according to the present embodiment will be described with reference to FIGS.
  • the N GD unit circuits U1 to UN constituting the gate driver 400 are connected every two stages as shown in FIG. 16, and are shifted by one horizontal period as shown in FIG.
  • the first, second, and third start pulse signals GSP1, GSP2, and GSP3 having a pulse having a width of the horizontal period are sent to the gate driver 400 as the gate start pulse signal GSP (first stage GD unit circuit U1, stage 2).
  • the first clock signal and inverted clock signals CK1 and CK1B and the second clock signal and inverted clock as shown in FIG. 17 are input to the second GD unit circuit U2 and the third-stage GD unit circuit U3, respectively.
  • a three-phase clock signal composed of the signals CK2 and CK2B and the third clock signal and the inverted clock signals CK3 and CK3B is used as a gate clock. It supplied as click signal GCK to the gate driver 400.
  • the GD unit circuits U1 to UN are connected so that the first, second, and third start pulse signals GSP1, GSP, and GSP3 are sequentially shifted by two lines.
  • the gate driver 400 has a pulse having a width corresponding to three horizontal periods, and two scanning signals Gi ⁇ to be applied to the two adjacent gate lines Lg. Scan signals G1 to GN are generated so that the pulses overlap between 1 and Gi for two horizontal periods.
  • the polarity of the data signals D1 to DM is inverted every frame period, but the polarity of the data signals D1 to DM is not changed within the same frame period (FIG. 16).
  • so-called source inversion driving is employed, and the source driver 300 generates data signals D1 to DM corresponding to such inversion driving as shown in FIG.
  • the width of the pulse included in each scanning signal Gi is three times as long as the conventional one (three horizontal periods), and each data signal Dj has the same polarity during this pulse width period. That is, the gate lines Lg of the liquid crystal panel 600 are sequentially activated one horizontal period at a time so that each subpixel forming unit Ps captures the voltage of the source line Ls passing through the corresponding intersection as the subpixel value of the image to be displayed.
  • the gate line Lg is also activated in the two horizontal periods immediately before the horizontal period of the activation (that is, the horizontal period as the main charging period), and the voltage polarity of the source line Ls in the immediately preceding two horizontal periods is The voltage polarity of the source line Ls in the horizontal period as the main charging period is the same.
  • the configuration of the seventh embodiment can be generalized so that the width of the pulse included in each scanning signal Gi is n times (n horizontal period) of the conventional case (n is an integer of 2 or more). ).
  • the GD unit circuits U1 to UN are cascaded every n-1 stages to operate as n shift registers, and the first to second pulses having a width of n horizontal periods shifted by one horizontal period are provided.
  • the n start pulse signals GSP1 to GSPn may be input to the n shift registers, respectively.
  • the gate driver 400 has a pulse with a width corresponding to n horizontal periods for each scanning signal Gi, and two scanning signals Gi-1 and Gi to be applied to two adjacent gate lines Lg.
  • the scanning signals G1 to GN are generated so that the pulses overlap each other for n-1 horizontal periods.
  • a liquid crystal display device has been described as an example of an embodiment of the present invention.
  • the present invention is not limited to this, and an organic EL (Electroluminescenece) is applicable to any matrix type multi-primary color display device.
  • the present invention can also be applied to other types of display devices such as a display device.
  • the present invention can be applied to a matrix-type multi-primary color display device that displays a color image based on four or more primary colors.
  • TFT Thin Film Transistor
  • 200 Display control circuit 300: Source driver (data signal line driving circuit) 400: Gate driver (scanning signal line driving circuit) 500 ... Display unit 600 ... Liquid crystal panel Pix ... Pixel formation part Ps, Ps (i, j) ... Sub-pixel formation part Ls ... Source line (data signal line) Lg: Gate line (scanning signal line)
  • Ep pixel electrode Ec: common electrode
  • Clc liquid crystal capacitance (predetermined capacitance)
  • Cp Pixel capacity (predetermined capacity)
  • GSP Start signal for gate GCK ... Clock signal for gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

　本発明は、外付け部品を削減すると共に駆動回路の回路量および動作速度の増大を抑えつつカラー画像表示のための原色数を増やすことができる多原色表示装置を提供することを目的とする。　アクティブマトリクス型の液晶パネル（６００）における表示部（５００）を構成する各画素形成部は、４原色に対応する４個の副画素形成部（Ｐｓ）からなり、これら４個の副画素形成部（Ｐｓ）は２×２のマトリクス状に配置されている。このような画素構成に対応して、ソースドライバ（３００）は、水平方向の画素数Ｍｐｉｘの２倍の本数（Ｍ本）のソースライン（Ｌｓ）を駆動し、ゲートドライバ（４００）は、表示部（５００）における画素回路と一体的に液晶パネル（６００）上に形成されており、垂直方向の画素数Ｎｐｉｘの２倍の本数（Ｎ本）のゲートライン（Ｌｇ）を駆動する。

Description

多原色表示装置
　本発明は、カラー表示装置に関するものであり、更に詳しくは、４つ以上の原色に基づきカラー画像を表示する多原色表示装置に関する。
　表示装置におけるカラー画像の表示は、通常、赤（Ｒ）、緑（Ｇ）、青（Ｂ）からなる３原色の加法混色により実現される。すなわち、カラー表示画像における各画素は、赤、緑、青にそれぞれ対応するＲ副画素、Ｇ副画素、Ｂ副画素から構成される。したがって、例えばカラー表示用の液晶パネルでは、１つの画素を形成するための画素形成部が、赤、緑、青の光の透過量をそれぞれ制御するＲ副画素形成部、Ｇ副画素形成部、Ｂ副画素形成部から構成されている。この場合、ＲＧＢの３原色に対応する３個の副画素形成部（Ｒ副画素形成部、Ｇ副画素形成部、Ｂ副画素形成部）は、典型的には、いずれも縦長形状であり、ゲートラインの延びる方向に並んで１つの画素形成部を構成する。
　一方、近年、テレビジョン受信機等における液晶表示装置において、表示性能を向上さえるためにカラー画像表示のための原色を上記従来のＲＧＢの３原色に代えて４つ以上の原色を使用する多原色化技術も出現してきている。
　例えば４原色に基づきカラー画像を表示する４原色液晶表示装置の場合、通常、図１８に示すように、４原色に対応する４個の副画素形成部Ｐｓ（ｉ，ｊ）をゲートラインＬｇの延びる方向（この方向は通常は水平方向であるので、実際に水平方向か否かに拘わらず、以下この方向を「水平方向」ともいう）に並べる構成（以下「縦長副画素構成」という）が採用される。
　一方、図１９に示すように、４原色に対応する４個の副画素形成部Ｐｓ（ｉ，ｊ）をソースラインＬｓの延びる方向（この方向は通常は垂直方向であるので、実際に垂直方向か否かに拘わらず、以下この方向を「垂直方向」ともいう）に並べる構成（以下「横長副画素構成」という）も提案されている。
　なお、下記の特許文献１，２には、本願発明に関連する技術が記載されている。すなわち特許文献１には、複数のスキャン線および複数のデータ線がマトリクス状に配置されると共に、画面の垂直方向に順に色配置された単位画素が行列状に配置され、かつ画素中の各色に対応する構成要素Ｒ，Ｇ，Ｂがスキャン線とデータ線との交点に配置されてなる表示エリアを有するマトリクス型表示装置が記載されている。このマトリクス型表示装置は上記の横長副画素構成の表示装置に相当し、このマトリクス型表示装置では、１Ｈの間に各色ごとに複数回（実施形態では３回）データ線に対してデータ信号が供給され、１Ｈの間に各色ごとに複数回（実施形態では３回）スキャン線に対して選択パルスが与えられる。また特許文献２には、それぞれが各画素電極に対応する４種類のカラーフィルタ要素により１画素を構成し、当該１画素を構成する４種類のカラーフィルタ要素が上下左右に配置された（２×２のマトリクス状に配置された）カラー液晶表示装置が記載されている。
日本の特開２００２－３２０５１号公報 日本の特開２００２－６３０３号公報
　４原色液晶表示装置において縦長副画素構成（図１８）を採用すると、３原色に基づくカラー画像表示における通常の画素構成、すなわち３原色に対応する３個の縦長副画素形成部が水平方向に並ぶ画素構成（以下「第１の従来画素構成」という）に比べ、データ信号線としてのソースラインの本数が４／３倍となり、それに応じてソースドライバの回路量が増大する。ここで、ソースドライバの回路量はゲートドライバに比べて格段に多く、また、動作速度もゲートドライバの動作速度に比べて格段に大きい。このため、多原色化に伴うソースラインの本数の増加をできるだけ少なくするのが好ましい。
　一方、４原色液晶表示装置において横長副画素構成（図１９）を採用すると、縦長副画素構成に比べ、ソースラインの本数を１／４に低減することができるが、走査信号線としてのゲートラインの本数が４倍に増加すると共に、走査速度（単位時間に走査されるゲートラインの本数）も４倍となり、それに応じて外付け部品としてのゲートドライバ用ＩＣチップの個数および動作速度が増大する。
　そこで本発明は、外付け部品を削減すると共に駆動回路の回路量および動作速度の増大を抑えつつ、カラー画像の表示のための原色数を増やすことができる多原色表示装置を提供することを目的とする。
　本発明の第１の局面は、４以上の所定数の原色に基づくカラー画像を表示する多原色表示装置であって、
　マトリクス状に配置された複数の画素形成部、複数のデータ信号線、および当該複数のデータ信号線と交差する複数の走査信号線を含む表示パネルと、
　表示すべき画像を表す複数のデータ信号を前記複数のデータ信号線に印加するためのデータ信号線駆動回路と、
　前記複数の走査信号線を選択的に活性化するための走査信号線駆動回路と
を備え、
　前記走査信号線駆動回路は、前記表示パネル上に形成されており、
　各画素形成部は、前記所定数の原色の副画素をそれぞれ形成するための所定数の副画素形成部を含み、
　各画素形成部に含まれる前記所定数の副画素形成部は、前記走査信号線の延びる方向に複数個で前記データ信号線の延びる方向にも複数個のマトリクス状に配置されており、
　前記複数の画素形成部に含まれる前記副画素形成部のそれぞれは、前記複数のデータ信号線と前記複数の走査信号線との交差点のいずれか１つに対応し、対応交差点を通るデータ信号線および走査信号線に接続されていることを特徴とする。
　本発明の第２の局面は、本発明の第１の局面において、
　前記表示パネル上に形成され、前記データ信号線駆動回路と前記複数のデータ信号線との間に介挿された接続切換回路を更に備え、
　前記データ信号線駆動回路は、２以上のデータ信号線を１組として前記複数のデータ信号線をグループ化することにより得られる複数組のデータ信号線群にそれぞれ対応する複数の出力端子を有し、各出力端子に対応するデータ信号線群によって伝達されるべきデータ信号を時分割で当該出力端子から出力し、
　前記接続切換回路は、前記データ信号線駆動回路の各出力端子を対応するデータ信号線群内のいずれかのデータ信号線に接続すると共に、各出力端子が接続されるデータ信号線を対応するデータ信号線群内で前記時分割に応じて切り換えることを特徴とする。
　本発明の第３の局面は、本発明の第１の局面において、
　各副画素形成部は、所定容量を含み、対応交差点を通る走査信号線が活性化されているときに、当該対応交差点を通るデータ信号線の電圧を取り込んで当該所定容量に与え、
　前記走査信号線駆動回路は、各副画素形成部が対応交差点を通るデータ信号線の電圧を前記表示すべき画像の副画素値として取り込むように前記複数の走査信号線を順次に所定期間ずつ活性化すると共に、各画素形成部における前記データ信号線の延びる方向の副画素形成部の個数として定義される垂直方向色周期に対応する期間だけ当該活性化の所定期間よりも前の所定期間においても各走査信号線を活性化することを特徴とする。
　本発明の第４の局面は、本発明の第３の局面において、
　前記垂直方向色周期は偶数であり、
　前記データ信号線駆動回路は、前記垂直方向色周期をその偶数の約数で除算することにより得られる除算結果としての数の水平期間毎に前記複数のデータ信号の極性を反転させることを特徴とする。
　本発明の第５の局面は、本発明の第４の局面において、
　前記カラー画像は４原色に基づくものであり、
　各画素形成部に含まれる４個の前記副画素形成部は、前記走査信号線の延びる方向に２個で前記データ信号線の延びる方向に２個のマトリクス状に配置されており、
　前記データ信号線駆動回路は、１水平期間毎に前記複数のデータ信号の極性を反転させることを特徴とする。
　本発明の第６の局面は、本発明の第１の局面において、
　各副画素形成部は、所定容量を含み、対応交差点を通る走査信号線が活性化されているときに、当該対応交差点を通るデータ信号線の電圧を取り込んで当該所定容量に与え、
　前記走査信号線駆動回路は、各副画素形成部が対応交差点を通るデータ信号線の電圧を前記表示すべき画像の副画素値として取り込むように前記複数の走査信号線を順次に所定期間ずつ活性化すると共に、当該活性化の所定期間の直前の所定期間においても各走査信号線を活性化することを特徴とする。
　本発明の第７の局面は、本発明の第６の局面において、
　前記データ信号線駆動回路は、前記複数のデータ信号の極性が１以上の所定数のフレーム期間毎に反転し同一フレーム期間内では変化しないように、前記複数のデータ信号を生成することを特徴とする。
　本発明の他の局面は、本発明の第１～第７の局面および後述の実施形態に関する説明から明らかであるので、その説明を省略する。
　本発明の第１の局面によれば、各画素形成部は、４以上の所定数の原色すなわち多原色に対応する所定数の副画素形成部からなり、当該所定数の副画素形成部は、走査信号線の延びる方向（水平方向）に複数個でデータ信号線の延びる方向（垂直方向）にも複数個のマトリクス状に配置されているので、原色数に相当する個数の副画素形成部を走査信号線の延びる方向またはデータ信号線の延びる方向に１列に配置する画素構成（図１８または図１９）に比べ、データ信号線の本数または走査信号線の本数を低減することができる。また、本発明の第１の局面では、走査信号線駆動回路が表示パネル上に形成されることで外付け部品の削減が図られている。このため、多原色表示装置において、外付け部品を削減すると共に表示パネルにおける額縁領域の増加ならびに駆動回路の回路量および動作速度の増大を抑えつつ、カラー画像の表示のための原色数を増やして色再現能力等の表示性能を向上させることができる。
　本発明の第２の局面によれば、データ信号線駆動回路の各出力端子に対応するデータ信号線群によって伝達されるべきデータ信号が時分割で当該出力端子から出力され、当該出力端子が接続されるデータ信号線が当該出力端子に対応するデータ信号線群内で前記時分割に応じて切り換えられる。これにより、データ信号線駆動回路の出力端子とデータ信号線の接続ピッチを広げることができると共に、データ信号線駆動回路の回路量や、動作速度、消費電力を低減することができる。このため、原色数に相当する個数の副画素形成部のマトリクス状配置と相俟って、多原色表示装置における原色数の増加に伴う接続ピッチの狭小化、ならびに、データ信号線駆動回路の回路量、動作速度、および消費電力の増大を抑制することができる。
　本発明の第３の局面によれば、各副画素形成部が対応交差点を通るデータ信号線の電圧を表示すべき画像の副画素値として取り込むように表示パネルの走査信号線が順次に所定期間ずつ活性化されだけでなく、当該活性化の所定期間よりも垂直方向色周期に対応する期間だけ前の所定期間においても走査信号線が活性化される。これにより、表示すべき画像の副画素値に相当する電圧が副画素形成部に取り込まれて所定容量に与えられるよりも前に、その副画素値と同一色の副画素値に相当する電圧によって当該所定容量が予備的に充電される。このため、表示すべき画像の各副画素値に相当する電圧を保持する上記所定容量の充電率を向上させ、多原色化による充電不足を防止することができる。
　本発明の第４の局面によれば、液晶表示装置において液晶への印加電圧を交流化するための駆動方式のようにデータ信号の極性を周期的に反転させる交流駆動方式が採用される場合において、表示すべき画像の副画素値に相当する電圧が副画素形成部に取り込まれて所定容量に与えられるよりも前に、その副画素値と同一色でかつ同一極性の副画素値に相当する電圧によって当該所定容量が予備的に充電される。このため、交流駆動方式が採用されている場合であっても、表示すべき画像の各副画素値に相当する電圧を保持する上記所定容量の充電率を向上させ、多原色化による充電不足を防止することができる。
　本発明の第５の局面によれば、４原色液晶表示装置のように４原色に基づきカラー画像を表示する交流駆動方式の表示装置において、本発明の第４の局面と同様の効果が得られる。
　本発明の第６の局面によれば、各副画素形成部が対応交差点を通るデータ信号線の電圧を表示すべき画像の副画素値として取り込むように表示パネルの走査信号線が順次に所定期間ずつ活性化されだけでなく、当該活性化の所定期間の直前の所定期間においても走査信号線が活性化される。これにより、表示すべき画像の副画素値に相当する電圧が副画素形成部に取り込まれて所定容量に与えられるよりも前に当該所定容量が予備的に充電されるので、表示すべき画像の各副画素値に相当する電圧を保持する上記所定容量の充電率を向上させ、多原色化による充電不足を防止することができる。
　本発明の第７の局面によれば、液晶表示装置において液晶への印加電圧を交流化するための駆動方式のようにデータ信号の極性を周期的に反転させる交流駆動方式が採用される場合において、表示すべき画像の副画素値に相当する電圧が副画素形成部に取り込まれて所定容量に与えられる直前の所定期間において、その電圧の極性と同じ極性の電圧によって当該所定容量が予備的に充電される。このため、交流駆動方式が採用されている場合であっても、表示すべき画像の各副画素値に相当する電圧を保持する上記所定容量の充電率を向上させ、多原色化による充電不足を防止することができる。
本発明の第１の実施形態に係る多原色表示装置である４原色液晶表示装置の構成を示すブロック図である。 上記第１の実施形態における副画素形成部の電気的構成を示す回路図である。 上記第１の実施形態におけるゲートドライバの構成を示す回路図である。 上記第１の実施形態に係る多原色表示装置の動作を説明するためのタイミングチャートである。 横長副画素構成を採用した４原色表示装置における画素構成とゲートドライバの単位回路（ＧＤ単位回路）との関係を説明するためのブロック図（Ａ）、横長副画素構成を採用した３原色表示装置における画素構成とＧＤ単位回路との関係を説明するためのブロック図（Ｂ）、および、本実施形態における画素構成とＧＤ単位回路との関係を説明するためのブロック図（Ｃ）である。 本発明の第２の実施形態に係る多原色表示装置である６原色液晶表示装置の構成を示すブロック図である。 上記第２の実施形態における画素構成とＧＤ単位回路との関係を説明するためのブロック図である。 本発明の第３の実施形態に係る多原色表示装置である６原色液晶表示装置の構成を示すブロック図である。 上記第３の実施形態における画素構成とＧＤ単位回路との関係を説明するためのブロック図である。 本発明の第４の実施形態に係る多原色表示装置である４原色液晶表示装置の構成を示すブロック図である。 上記第４の実施形態に係る多原色表示装置の動作を説明するためのタイミングチャートである。 本発明の第５の実施形態に係る多原色表示装置におけるゲートドライバの構成を示す回路図である。 上記第５の実施形態に係る多原色表示装置の動作を説明するためのタイミングチャートである。 本発明の第６の実施形態に係る多原色表示装置におけるゲートドライバの構成を示す回路図である。 上記第６の実施形態に係る多原色表示装置の動作を説明するためのタイミングチャートである。 本発明の第７の実施形態に係る多原色表示装置におけるゲートドライバの構成を示す回路図である。 上記第７の実施形態に係る多原色表示装置の動作を説明するためのタイミングチャートである。 縦長副画素構成を採用した従来の多原色表示装置である４原色液晶表示装置の構成を示すブロック図である。 横長副画素構成を採用した従来の多原色表示装置である４原色液晶表示装置の構成を示すブロック図である。
　以下、添付図面を参照して本発明の実施形態について説明する。
＜１．第１の実施形態＞
＜１．１　全体構成＞
　図１は、本発明の第１の実施形態に係る多原色表示装置の全体構成を示すブロック図である。この表示装置は、Ｒ（赤）とＧ（緑）とＢ（青）とＷ（白）からなる４原色に基づきカラー画像を表示する４原色液晶表示装置であって、表示パネルとしての液晶パネル６００と、データ信号線駆動回路としてのソースドライバ３００と、表示制御回路２００とを備えている。液晶パネル６００は、ＴＦＴ基板と呼ばれる絶縁性の第１の基板とＣＦ基板と呼ばれる絶縁性の第２の基板と、それら第１および第２の基板の間に挟持された液晶層とを含む。ＴＦＴ基板およびＣＦ基板は典型的にはガラス基板であり、ＴＦＴ基板には、複数（Ｍ本）のデータ信号線としてのソースラインＬｓと、当該複数（Ｍ本）のソースラインＬｓと交差する複数（Ｎ本）の走査信号線としてのゲートラインＬｇと、当該複数のソースラインＬｓと複数（Ｎ本）のゲートラインＬｇとの交差点にそれぞれ対応して設けられた複数（Ｎ×Ｍ）個の画素回路とが形成されると共に、走査信号線駆動回路としてのゲートドライバ４００も形成されている。ここで、ゲートドライバ４００および画素回路は、薄膜トランジスタ（ＴＦＴ）を用いてＴＦＴ基板上に一体的に（同一プロセスで同時）形成されている。このようなゲートドライバ４００および画素回路を含む液晶パネルを、以下では「ゲートドライバモノリシックパネル」または「ＧＤＭパネル」と呼ぶ。
　一方、ＣＦ基板には、共通電極Ｅｃが形成されると共に、上記４原色を構成するＲ、Ｇ、Ｂ、Ｗのカラーフィルタや各種光学補償フィルム（偏光板等）が貼り付けられている。なお、Ｗの副画素に対応する部分については、無色もしくはほぼ無色のカラーフィルタが配置されるが、これに代えて、カラーフィルタが配置されない構成であってもよい。また、Ｗの副画素に対応する部分については、Ｙ（黄）等の色から成るフィルタで形成されても良い。さらには、上記Ｒ、Ｇ、Ｂ、Ｗそれぞれの副画素形成部を青、緑、赤、白の４色での構成に限らず、多種の色の組み合わせの構成で実現することも可能である。
　図１に示すように本実施形態では、液晶パネル６００において、マトリクス状に配置された複数個の画素形成部Ｐｉｘによって表示部５００が構成されており、各画素形成部Ｐｉｘは、上記４原色を構成するＲ、Ｇ、Ｂ、Ｗにそれぞれ対応するＲ副画素形成部、Ｇ副画素形成部、Ｂ副画素形成部、Ｗ副画素形成部からなり（いずれの副画素形成部も参照符号“Ｐｓ”で示すものとする）、これら４個の副画素形成部Ｐｓは２×２のマトリクス状（水平方向に２個で垂直方向に２個のマトリクス状）に配置されている。したがって、表示部５００における水平方向（ゲートラインＬｇの延びる方向）の画素形成部Ｐｉｘの個数をＭｐｉｘとし、垂直方向（ソースラインＬｓの延びる方向）の画素形成部Ｐｉｘの個数をＮｐｉｘとすると、表示部５００は、水平方向にＭ＝２×Ｍｐｉｘ個の副画素形成部が並び垂直方向にＮ＝２×Ｎｐｉｘ個の副画素形成部が並ぶＮ×Ｍのマトリクス状に構成されている。なお、Ｒ副画素形成部、Ｇ副画素形成部、Ｂ副画素形成部、Ｗ副画素形成部は、表示すべき画像におけるＲ、Ｇ、Ｂ、Ｗの副画素を形成するために、上記４原色を構成するＲ、Ｇ、Ｂ、Ｗのカラーフィルタをそれぞれ含んでいる。
　このような表示部５００における各副画素形成部Ｐｓは、上記ＴＦＴ基板に形成された画素回路、上記の液晶層、上記の共通電極Ｅｃ、および、上記のＲ、Ｇ、Ｂ、Ｗのカラーフィルタ等から構成されている。ただし、上記の液晶層および共通電極Ｅｃは、上記複数（Ｎ×Ｍ）個の副画素形成部Ｐｓに共通的に設けられている。また、表示部５００は、ＴＦＴ基板に形成された上記Ｍ本のソースラインＬｓおよびＮ本のゲートラインＬｇを含んでいる。図２は、ｉ番目のゲートラインＬｇとｊ番目のソースラインＬｓとの交差点に対応する画素回路を含む副画素形成部（以下、この副画素形成部を符号“Ｐｓ（ｉ，ｊ）”で示す）の電気的構成を示す回路図である。この副画素形成部Ｐｓ（ｉ，ｊ）は、Ｒ副画素形成部、Ｇ副画素形成部、Ｂ副画素形成部、Ｗ副画素形成部のいずれかであって、走査信号Ｇｉを伝達するためのｉ番目のゲートラインＬｇとデータ信号Ｄｊを伝達するためのｊ番目のソースラインＬｓとの交差点に対応する。そして、この副画素形成部Ｐｓ（ｉ，ｊ）は、当該交差点を通るソースラインＬｓにソース端子が接続されると共に当該交差点を通るゲートラインＬｇにゲート端子が接続されたスイッチング素子としてのＴＦＴ１０と、そのＴＦＴ１０のドレイン端子に接続された画素電極Ｅｐと、その画素電極Ｅｐと上記の共通電極Ｅｃとそれらにより挟持された液晶層とによって形成された液晶容量Ｃｌｃ（以下「画素容量Ｃｐ」ともいう）とを含んでいる。
　表示制御回路２００は、表示すべき画像を表す画像信号Ｄｖとタイミング制御信号Ｃｔとを外部から受け取り、その表示すべき画像を表す画像信号を画素単位でデジタル画像信号ＤＶとして出力すると共に、液晶パネル６００における表示部５００に画像を表示するタイミングを制御するためのデータ用スタートパルス信号ＤＳＰ、データ用クロック信号ＤＣＫ、ラッチストローブ信号ＬＳ、ゲート用スタートパルス信号ＧＳＰ、およびゲート用クロック信号ＧＣＫとを含む各種信号を出力する。
　このようにして、表示制御回路２００によって生成される信号のうち、デジタル画像信号ＤＶ、データ用スタートパルス信号ＤＳＰ、データ用クロック信号ＤＣＫ、およびラッチストローブ信号ＬＳはソースドライバ３００に与えられ、ゲート用スタートパルス信号ＧＳＰ、ゲート用クロック信号ＧＣＫはゲートドライバ４００に与えられる。また、表示制御回路２００は、上記クロック信号等に基づき、表示部５００の交流駆動のための極性切替制御信号（不図示）を生成し、これをソースドライバ３００に供給する。
　ソースドライバ３００は、デジタル画像信号ＤＶ、データ用クロック信号ＤＣＫ、データ用スタートパルス信号ＤＳＰ、およびラッチストローブ信号ＬＳ等に基づき、表示部５００を駆動するためのアナログ電圧をデータ信号Ｄ１，Ｄ２，…，ＤＮとして生成し、これらを液晶パネル６００におけるＭ本（＝２×Ｍｐｉｘ本）のソースラインＬｓにそれぞれ印加する。
　ゲートドライバ４００は、ゲート用クロック信号ＧＣＫおよびゲート用スタートパルス信号ＧＳＰに基づき走査信号Ｇ１，Ｇ２，Ｇ３，…，ＧＮを生成し、これらの走査信号Ｇ１，Ｇ２，Ｇ３，…，ＧＮを液晶パネル６００におけるＮ本（２×Ｎｐｉｘ本）のゲートラインＬｇにそれぞれ印加することにより、当該Ｎ本のゲートラインＬｇを１水平期間ずつ順に選択的に活性化する。
　上記のようにして液晶パネル６００では、デジタル画像信号ＤＶに基づくデータ信号Ｄ１～ＤＭがソースラインＬｓに印加され、走査信号Ｇ１～ＧＭがゲートラインＬｇに印加される。また、共通電極Ｅｃには、不図示の共通電極駆動回路によって共通電圧信号Ｖｃｏｍが印加される。これにより、表示部５００における各副画素形成部Ｐｓ（ｉ，ｊ）は、それに対応する交差点を通るｉ番目のゲートラインＬｇが活性化されているときに、当該交差点を通るｊ番目のソースラインＬｓのデータ信号Ｄｊ（当該ソースラインＬｓの電圧）をＴＦＴ１０を介して取り込み、画素容量Ｃｐ（液晶容量Ｃｌｃ）に与える。その後、ｉ番目のゲートラインＬｇが非活性化されると、このデータ信号Ｄｊに相当する電圧は、次に再びｉ番目のゲートラインＬｇが活性化されるまで、そのまま当該画素容量Ｃｐに保持される。このようにしてデータ信号Ｄｊに相当する電圧が各画素容量Ｃｐすなわち各液晶容量Ｃｌｃに与えられて保持されることにより、表示部５００は、液晶層にデジタル画像信号ＤＶに応じた電圧を印加されて光の透過率を変化させ、外部から入力された画像信号Ｄｖの表すカラー画像を表示する。ここで、表示部５００における各画素形成部Ｐｉｘは、２×２のマトリクス状に配置されたＲ副画素形成部、Ｇ副画素形成部、Ｂ副画素形成部、およびＷ副画素形成部からなるので、その画像信号Ｄｖの表すカラー画像は、ＲＧＢＷの４原色に基づき表示される。
＜１．２　動作＞
　図３は、本実施形態におけるゲートドライバ４００の構成を示す回路図であり、図４は、上記本実施形態に係る４原色液晶表示装置の動作を説明するためのタイミングチャートである。以下、図３および図４を参照して、本実施形態に係る４原色液晶表示装置の動作を説明する。
　図３に示すように、ゲートドライバ４００は、縦続接続されたＮ個の単位回路（以下「ＧＤ単位回路」という）Ｕ１～ＵＮを用いて構成されている。各ＧＤ単位回路Ｕｉは双安定回路を含み、セット端子ＳＥＴ、リセット端子Ｒ、クロック端子ＣＫ、クリア端子ＣＬＲ、および出力端子ＯＵＴを備えている。初段のＧＤ単位回路Ｕ１のＳＥＴ端子には、表示制御回路２００からゲート用スタートパルスＧＳＰが入力され、最終段以外の各段のＧＤ単位回路Ｕｉの出力端子ＯＵＴは、次段のＧＤ単位回路Ｕi+1のセット端子ＳＥＴに接続され（ｉ＝１，２，…，Ｎ－１）、最終段のＧＤ単位回路ＵＮの出力端子ＯＵＴはいずれにも接続されない。また、表示制御回路２００からのゲート用クロック信号ＧＣＫは、図４に示すように、第１のクロック信号ＣＫ１とその論理反転信号である第１の反転クロック信号ＣＫ１Ｂからなり、第１のクロック信号ＣＫ１は奇数番目のＧＤ単位回路Ｕ2k-1のクロック端子ＣＫと偶数番目のＧＤ単位回路Ｕ2kのリセット端子Ｒに入力され、第１の反転クロック信号ＣＫ１Ｂは偶数番目のＧＤ単位回路Ｕ2kのクロック端子ＣＫと奇数番目のＧＤ単位回路Ｕ2k-1のリセット端子Ｒに入力される（ｋ＝１，２，…）。また、表示制御回路２００では、ゲートドライバ４００内の全てのＧＤ単位回路Ｕ１～ＵＮをリセット状態として全ての走査信号Ｇ１～ＧＮを非アクティブとする（全てのゲートラインＬｇを非活性化する）ためのクリア信号ＣＬＲも生成され（不図示）、このクリア信号は、各ＧＤ単位回路Ｕｉのクリア端子ＣＬＲに入力される。
　上記のような接続構成と信号入力により、ゲートドライバ４００におけるＮ個の単位回路Ｕ１～ＵＮはＮ段のシフトレジスタとして動作する。これによりゲートドライバ４００は、図４に示すように、ゲート用スタートパルスＧＳＰおよびゲート用クロック信号ＧＣＫ（第１のクロック信号ＣＫ１および第１の反転クロック信号ＣＫ１Ｂ）に基づき、順次にハイレベル（Ｈレベル）となる走査信号Ｇ１～ＧＮを出力し、Ｎ本のゲートラインＬｇに印加する。ここで、Ｈレベルの走査信号Ｇｉの印加されたゲートラインＬｇは活性化し、そのゲートラインＬｇに接続された副画素形成部Ｐｓ（ｉ，ｊ）（ｊ＝１～Ｍ）のＴＦＴ１０はオン状態となる。一方、ローレベル（Ｌレベル）の走査信号Ｇｉの印加されたゲートラインＬｇは非活性状態であり、そのゲートラインＬｇに接続された副画素形成部Ｐｓ（ｉ，ｊ）（ｊ＝１～Ｍ）のＴＦＴ１０はオフ状態となる。
　ソースドライバ３００は、図４に示すように、各ソースラインＬｓに対し、それに接続される副画素形成部Ｐｓ（ｉ，ｊ）（ｉ＝１～Ｎ）が取り込んで保持すべき電圧をデータ信号Ｄｊとして出力し、出力されるデータ信号Ｄｊの極性を１水平期間（１Ｈ期間）毎に反転する。ここで、図４に示すデータ信号Ｄ１，Ｄ２のタイミングチャートはそれぞれ上下２段から構成されており、上段はそのデータ信号Ｄ１，Ｄ２の極性を示し、下段はそのデータ信号Ｄ１，Ｄ２の値を示しており、ｘｉｊ（ｘ＝ｒ，ｇ，ｂ，ｗ；ｉ＝１，２，…，Ｎ；ｊ＝１，２，…，Ｍ）は、Ｘ副画素形成部Ｐｓ（ｉ，ｊ）が取り込んで保持すべき電圧に相当する値を表している（データ信号Ｄ１，Ｄ２のタイミングチャートについてのこのような表記法は、以下で言及する他の図のタイミングチャートにおいても同様である）。なお、ここでの１水平期間とは、走査信号Ｇｊのパルス幅に相当する期間、すなわち１フレーム期間をゲートラインＬｇの本数Ｎで除算して得られる除算結果に相当する期間である。
　例えば、図４に示すタイミングチャートにおいて、データ信号Ｄ１は、走査信号Ｇ１がアクティブ（Ｈレベル）の期間すなわち１番目のゲートラインＬｇが活性化されている期間では、正極性の信号値ｒ１１となり、この信号値ｒ１１に相当する正電圧がＲ副画素形成部Ｐｓ（１，１）によって取り込まれる（図３参照）。またデータ信号Ｄ１は、走査信号Ｇ２がアクティブの期間では負極性の信号値ｇ２１となり、この信号値ｇ２１に相当する負電圧がＧ副画素形成部Ｐｓ（２，１）によって取り込まれる（図３参照）。
　図４に示すデータ信号Ｄ１，Ｄ２からわかるように、本実施形態では、いわゆるドット反転駆動方式が採用されており、各副画素形成部Ｐｓ（ｉ，ｊ）によって取り込まれて画素容量Ｃｐに保持される電圧の極性は１ソースライン毎および１ゲートライン毎に反転する。
＜１．３　画素構成とゲートドライバの単位回路＞
　図５（Ａ）は、横長副画素構成を採用した４原色表示装置における画素構成とゲートドライバの単位回路（ＧＤ単位回路）との関係を説明するためのブロック図であり、図５（Ｂ）は、横長副画素構成を採用した３原色表示装置（例えば既述の特許文献１に記載の表示装置）における画素構成とＧＤ単位回路との関係を説明するためのブロック図であり、図５（Ｃ）は、本実施形態における画素構成とＧＤ単位回路との関係を説明するためのブロック図である。図１８に示すような縦長副画素構成を採用した従来の表示装置と比べると、ＧＤ単位回路Ｕｉの高さ（ソースラインＬｓの延びる方向のサイズ）は、図５（Ａ）に示すような横長副画素構成を採用した４原色表示装置では１／４となり、図５（Ｂ）に示すような横長副画素構成を採用した３原色表示装置では１／３となり、図５（Ｃ）に示すように４原色に対応する４個の副画素形成部を２×２のマトリクス状に配置する画素構成を採用した本実施形態では１／２となる（ただし、表示部５００のサイズおよび画素数は同一とする）。
　図５（Ａ）と図５（Ｂ）を比較すればわかるように、横長副画素構成を採用した表示装置において原色数を３色から４色に増やすと、下記のような問題が発生する。
（１）走査速度の増加
　走査速度（単位時間に走査されるゲートラインの本数）が４／３倍になる。このため、ゲートドライバの動作速度を上げる必要があるので、ゲートドライバを構成するＴＦＴのサイズが大きくなる。その結果、消費電力が増大し、液晶パネル６００（のＴＦＴ基板）においてゲートドライバの占める面積も増加する。
（２）ＧＤ単位回路の高さの低減
　ＧＤ単位回路の高さ（ソースラインＬｓの延びる方向のサイズ：垂直方向サイズ）が３／４になる。このため、液晶パネル（のＴＦＴ基板）におけるゲートドライバ領域の幅（ゲートラインの延びる方向のサイズ：水平方向サイズ）が増大し、液晶表示装置における挟額縁化の要請に反する。
　これに対し、図５（Ｃ）に示すように、４原色に対応する４個の副画素形成部を２×２のマトリクス状に配置する画素構成を採用した本実施形態は、図５（Ｂ）に示すような横長副画素構成を採用した３原色表示装置に比べ、下記のような特徴を有する。
（１）ソースラインの本数の増加
　ソースラインの本数が２倍になる。ただし、縦長副画素構成を採用した一般的な４原色の表示装置（図１８）に比べると、ソースラインの本数は１／２となる。
（２）走査速度の低下
　走査速度（単位時間に走査されるゲートラインの本数）が２／３になる。このため、ゲートドライバの動作速度を低減できるので、ゲートドライバを構成するＴＦＴのサイズが小さくなる。その結果、消費電力が低減され、液晶パネル６００（のＴＦＴ基板）においてゲートドライバの占める面積も小さくなる。
（３）ＧＤ単位回路の高さの増加
　ＧＤ単位回路の高さ（垂直方向サイズ）が３／２倍になる。このため、ＴＦＴ基板におけるゲートドライバ領域の幅（水平方向のサイズ）が低減され、液晶表示装置における挟額縁化の要請に適合する。
　上記より、本実施形態のように原色数に相当する個数の副画素形成部をマトリクス状に配置した画素構成（以下「マトリクス配置副画素構成」という）を採用すれば、原色数に相当する個数の副画素形成部をゲートラインの延びる方向（水平方向）またはソースラインの延びる方向（垂直方向）に１列に配置する画素構成（図１８または図５（Ａ）（Ｂ）および図１９）に比べ、ソースラインの本数またはゲートラインの本数を低減することができる。ゲートラインの本数が低減されると、外付け部品の削減のために液晶パネルのＴＦＴ基板上にゲートドライバを画素回路と一体的に形成するための制約条件、すなわちゲートドライバモノリシックパネル（ＧＤＭパネル）を実現するための制約条件（具体的にはゲートドライバの面積、消費電力、および動作速度）を抑えることができる。したがって、ＧＤＭパネル構成においてマトリクス配置副画素構成を採用することは、表示装置の多原色化において有効である。
＜１．４　効果＞
　上記のような本実施形態によれば、４原色に対応する４個の副画素形成部を２×２のマトリクス状に配置したマトリクス配置副画素構成が採用されているので（図１、図５（Ｃ））、４原色に対応する４個の副画素形成部をゲートラインの延びる方向またはソースラインの延びる方向に１列に配置する画素構成（図１８または図５（Ａ）（Ｂ）および図１９）に比べ、ソースラインの本数またはゲートラインの本数を低減することができる。これにより、ソースドライバの回路量の増大を抑えつつ、ＧＤＭパネルを用いた従来の液晶表示装置に比べ、ゲートドライバの面積、消費電力、および動作速度を抑えることができる。したがって、本実施形態によれば、ＧＤＭパネルの採用によって外付け部品を削減すると共に挟額縁化の要請に応えかつ駆動回路の回路量、消費電力および動作速度の増大を抑えつつ、原色数を４色とすることによって色再現能力等の表示性能を向上させることができる。
＜１．５　変形例など＞
　上記第１の実施形態では、４原色に対応する４個の副画素形成部であるＲ副画素形成部、Ｇ副画素形成部、Ｂ副画素形成部、およびＷ副画素形成部が２×２のマトリクス状に配置された画素構成（マトリクス配置副画素構成）が採用されている。しかし、本発明は、これに限定されるものではなく、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｗ（白）以外の４原色、例えばＲ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）の４原色に基づきカラー画像を表示する多原色液晶表示装置にも適用することができる。また、４原色以外の多原色に基づきカラー画像を表示する多原色液晶表示装置にも本発明を適用することができ、この場合、原色数をＮｐｃとすると、原色数に相当するＮｐｃ個の副画素形成部がｎ×ｍのマトリクス状に配置されることにより各画素形成部が構成される（ただし、ｎ，ｍ≧２、Ｎｐｃ＝ｎ×ｍ）。本発明において、ｎおよびｍは２以上の整数であればよい。また、各画素形成部における色の配置関係も限定されず、各画素形成部を構成する４個の副画素形成部であるＲ副画素形成部、Ｇ副画素形成部、Ｂ副画素形成部、およびＷ副画素形成部の２×２のマトリクスへの配置も、図５（Ｃ）に示すような配置に限定されない。
　また本発明は、ゲートドライバを構成するＴＦＴの構造を限定するものではない。以上では、上記第１の実施形態におけるゲートドライバ４００を構成するＴＦＴの構造については特に言及されていないが、ゲートドライバ４００を構成するＴＦＴは、例えば、アモルファスシリコンを用いて作製されてもよいし、ポリシリコンを用いて作製されてもよく、また、インジウム，ガリウム，亜鉛，酸素からなる透明アモルファス酸化物半導体（ＩＧＺＯ）を用いて作製されたものであってもよい。さらに、当該ＴＦＴは、Ｎチャネル形のＭＯＳ（Metal Oxide Semiconductor）構造であってもよいし、Ｐチャネル形のＭＯＳ構造であってもよく、また、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）構造の回路としてゲートドライバ４００が作製されてもよい。
　なお、上記第１の実施形態に対する上述の変形は、以下で説明する他の実施形態に対しても可能である。このことは当業者には容易に理解できるので、他の実施形態については上述の変形に関する説明を省略する。
＜２．第２の実施形態＞
　図６は、本発明の第２の実施形態に係る多原色表示装置の全体構成を示すブロック図である。図６では、上記第１の実施形態における構成要素と同一または対応する構成要素には同一の参照符号が付されている。図６に示す表示装置は、Ｒ（赤）とＧ（緑）とＢ（青）とＣ（シアン）とＭ（マゼンタ）とＹ（黄）からなる６原色に基づきカラー画像を表示する６原色液晶表示装置であり、この点で、Ｒ（赤）とＧ（緑）とＢ（青）とＷ（白）からなる４原色に基づきカラー画像を表示する上記第１の実施形態と相違する。本実施形態では、図６に示すように、各画素形成部Ｐｉｘは、上記６原色を構成するＲ、Ｇ、Ｂ、Ｃ、Ｍ、Ｙにそれぞれ対応するＲ副画素形成部、Ｇ副画素形成部、Ｂ副画素形成部、Ｃ副画素形成部、Ｍ副画素形成部、Ｙ副画素形成部からなり（いずれの副画素形成部も参照符号“Ｐｓ”で示すものとする）、これら６個の副画素形成部Ｐｓは、３×２のマトリクス状（垂直方向に３個で水平方向に２個のマトリクス状）に配置されている。
　したがって、表示部５００における垂直方向（ソースラインＬｓの延びる方向）の画素形成部Ｐｉｘの個数をＮｐｉｘとし、表示部５００における水平方向（ゲートラインＬｇの延びる方向）の画素形成部Ｐｉｘの個数をＭｐｉｘとすると、表示部５００は、垂直方向にＮ＝３×Ｎｐｉｘ個の副画素形成部が並び水平方向にＭ＝２×Ｍｐｉｘ個の副画素形成部が並ぶＮ×Ｍのマトリクス状に構成されている。また、Ｎ＝３×Ｎｐｉｘ本のゲートラインＬｇおよびＭ＝２×Ｍｐｉｘ本のソースラインＬｓが表示部５００に形成され、ゲートラインＬｇとソースラインＬｓとの各交差点に対応して、図２に示すような構成の画素回路が形成されている。なお、Ｒ副画素形成部、Ｇ副画素形成部、Ｂ副画素形成部、Ｃ副画素形成部、Ｍ副画素形成部、Ｙ副画素形成部は、表示すべき画像におけるＲ、Ｇ、Ｂ、Ｃ、Ｍ、Ｙの副画素を形成するために、上記６原色を構成するＲ、Ｇ、Ｂ、Ｙ，Ｍ，Ｃのカラーフィルタをそれぞれ含んでいる。
　本実施形態における上記以外の構成および動作については、上記第１の実施形態の説明から明らかであるので説明を省略する。
　図７は、本実施形態における画素構成とゲートドライバの単位回路（ＧＤ単位回路）との関係を説明するためのブロック図である。図１８に示すような縦長副画素構成を採用した従来の表示装置と比べると、ＧＤ単位回路Ｕｉの高さ（垂直方向サイズ）は、図７に示すように６原色に対応する６個の副画素形成部を３×２のマトリクス状に配置した構成を採用した本実施形態では１／３となる。
　図７からわかるように本実施形態によれば、６原色に対応する６個の副画素形成部を３×２のマトリクス状に配置したマトリクス配置副画素構成が採用されているので、６原色に対応する６個の副画素形成部をゲートラインの延びる方向またはソースラインの延びる方向に１列に配置する画素構成に比べ、ソースラインの本数またはゲートラインの本数を低減することができる。これにより、ソースドライバの回路量の増大を抑えつつ、ＧＤＭパネルを用いた従来の液晶表示装置に比べ、ゲートドライバの面積、消費電力、および動作速度を抑えることができる。したがって、本実施形態によれば、ＧＤＭパネルの採用によって外付け部品を削減すると共に挟額縁化の要請に応えかつ駆動回路の回路量、消費電力および動作速度の増大を抑えつつ、原色数を６色とすることによって色再現能力等の表示性能を向上させることができる。
＜３．第３の実施形態＞
　図８は、本発明の第３の実施形態に係る多原色表示装置の全体構成を示すブロック図である。図８においても、上記第１の実施形態における構成要素と同一または対応する構成要素には同一の参照符号が付されている。図８に示す表示装置は、上記第２の実施形態と同様、Ｒ（赤）とＧ（緑）とＢ（青）とＣ（シアン）とＭ（マゼンタ）とＹ（黄）からなる６原色に基づきカラー画像を表示する６原色液晶表示装置である。本実施形態では、図８に示すように、各画素形成部Ｐｉｘは、上記６原色を構成するＲ、Ｇ、Ｂ、Ｃ、Ｍ、Ｙにそれぞれ対応するＲ副画素形成部、Ｇ副画素形成部、Ｂ副画素形成部、Ｃ副画素形成部、Ｍ副画素形成部、Ｙ副画素形成部からなり（いずれの副画素形成部も参照符号“Ｐｓ”で示すものとする）、これら６個の副画素形成部Ｐｓは、２×３のマトリクス状（垂直方向に２個で水平方向に３個のマトリクス状）に配置されている。この点で本実施形態は、６原色に対応する６個の副画素形成部Ｐｓが３×２のマトリクス状に配置されている上記第２の実施形態と相違するが、他の点は上記第２の実施形態と同様であるので詳しい説明を省略する。
　図９は、本実施形態における画素構成とゲートドライバの単位回路（ＧＤ単位回路）との関係を説明するためのブロック図である。図１８に示すような縦長副画素構成を採用した従来の表示装置と比べると、ＧＤ単位回路Ｕｉの高さ（垂直方向サイズ）は、図９に示すように６原色に対応する６個の副画素形成部を２×３のマトリクス状に配置する画素構成を採用した本実施形態では１／２となる。
　図９からわかるように本実施形態によれば、６原色に対応する６個の副画素形成部を２×３のマトリクス状に配置したマトリクス配置副画素構成が採用されているので、６原色に対応する６個の副画素形成部をゲートラインの延びる方向またはソースラインの延びる方向に１列に配置する画素構成に比べ、ソースラインの本数またはゲートラインの本数を低減することができる。これにより、ソースドライバの回路量の増大を抑えつつ、ＧＤＭパネルを用いた従来の液晶表示装置に比べ、ゲートドライバの面積、消費電力、および動作速度を抑えることができる。したがって、本実施形態によれば、ＧＤＭパネルの採用によって外付け部品を削減すると共に挟額縁化の要請に応えかつ駆動回路の回路量、消費電力および動作速度の増大を抑えつつ、原色数を６色とすることによって色再現能力等の表示性能を向上させることができる。
＜４．第４の実施形態＞
　図１０は、本発明の第４の実施形態に係る多原色表示装置の全体構成を示すブロック図である。図１０においても、上記第１の実施形態における構成要素と同一または対応する構成要素には同一の参照符号が付されている。図１０に示す表示装置は、上記第１の実施形態と同様、Ｒ（赤）とＧ（緑）とＢ（青）とＷ（白）からなる４原色に基づきカラー画像を表示する４原色液晶表示装置であるが、ソースドライバ４００と表示部５００との間に介挿された接続切換回路５２０を備える点で上記第１の実施形態と相違する。本実施形態では、この接続切換回路５２０の制御信号として、図１１に示すような第１切換制御信号ＧＳａおよび第２切換制御信号ＧＳｂが表示制御部２００において生成され、接続切換回路５２０に与えられる。以下では、この接続切換回路５２０の構成および動作を中心に本実施形態を説明し、他の部分については詳しい説明を省略する。なお本実施形態では、接続切換回路５２０が設けられたことにより、データ信号Ｄｊを出力するためのソースドライバ３００の出力端子Ｔｊの個数は、表示部５００におけるソースラインＬｓの本数（これは表示部５００における水平方向の副画素形成部Ｐｓの個数に等しい）Ｍの１／２すなわちＭｐｉｘとなる。
　接続切換回路５２０は、ゲートドライバ４００と同様、薄膜トランジスタ（ＴＦＴ）を用いて液晶パネル６００（のＴＦＴ基板）上に画素回路と一体的に（同一プロセスで同時）形成されたものであり、図１０に示すように、各ソースラインＬｓをソースドライバ３００に接続するための部分として、表示部５００におけるＭ本のソースラインＬｓにそれぞれ対応するアナログスイッチＳＷ１，ＳＷ２，ＳＷ３，…，ＳＷＭを含んでいる。これらのアナログスイッチＳＷ１，ＳＷ２，ＳＷ３，…，ＳＷＭは、隣接する２個を１組として複数組（ソースラインＬｓの本数Ｍの１／２の数Ｍｐｉｘ）のアナログスイッチ群にグループ化されている。そして、各アナログスイッチＳＷｉ（ｉ＝１，２，３，…，Ｍ）の一端は、そのアナログスイッチＳＷｉに対応する映像信号線Ｌｓに接続され、他端は、そのアナログスイッチＳＷｉと同一の組に属するアナログスイッチの他端と互いに接続されると共に、ソースドライバ３００における１つの出力端子Ｔｊに接続されている（ｊ＝１，２，３，…，Ｍｐｉｘ＝Ｍ／２）。
　このようにして、液晶パネル６００の表示部５００におけるソースラインＬｓは２本を１組として複数組のソースライン群にグループ化され、各ソースライン群（同一組となった２本のソースラインＬｓ）は、同一組となった２個のアナログスイッチを介してソースドライバ３００における１つの出力端子Ｔｊに接続される。
　各アナログスイッチＳＷｉは、液晶パネル６００（のＴＦＴ基板）に形成された薄膜トランジスタ（ＴＦＴ）により実現され、図１０に示すように、同一組となった２個のアナログスイッチＳＷ（２ｊ－１），ＳＷ２ｊのうち一方には第１切換制御信号ＧＳａが、他方には第２切換制御信号ＧＳｂがそれぞれ与えられる（ｊ＝１，２，…，Ｍｐｉｘ＝Ｍ／２）。これら第１および第２切換制御信号ＧＳａ，ＧＳｂにより、同一組となった２個のアナログスイッチＳＷ（２ｊ－１），ＳＷ２ｊは相反的にオン／オフされる（図１１参照）。したがって、各組の２個のアナログスイッチＳＷ（２ｊ－１），ＳＷ２ｊは、切換スイッチを構成し、ソースドライバ３００における各出力端子Ｔｊをその出力端子に対応するソースライン群内の２本のソースラインＬｓに時分割的に接続する。
　図１１は、上記第１の実施形態と同様にドット反転駆動を採用した場合の本実施形態に係る液晶表示装置の動作を説明するためのタイミングチャートである。図１１に示すように、表示部５００におけるＮ本のゲートラインＬｇには、１水平期間（ゲートラインＬｇの１つの活性化期間）ずつ順次にＨレベル（アクティブ）となる走査信号Ｇ１，Ｇ２，Ｇ３，…がそれぞれ印加される。このような走査信号Ｇ１，Ｇ２，Ｇ３，…により、各ゲートラインＬｇは、１水平期間ずつ順次に活性化状態となり、その活性化状態のゲートラインＬｇに接続される副画素形成部ＰｓにおけるＴＦＴ１０はオン状態となる。一方、非活性化状態のゲートラインＬｇに接続される副画素形成部ＰｓにおけるＴＦＴ１０はオフ状態となる（図２参照）。
　図１１に示すように、第１切換制御信号ＧＳａは、各水平期間（各走査信号ＧｋがＨレベルとなる期間）の前半でＨレベル、後半でＬレベルとなり、第２切換制御信号ＧＳｂは、各水平期間の前半でＬレベル、後半でＨレベルとなる。ここで、接続切換回路５２０における各アナログスイッチのうち奇数番目のソースラインＬｓに接続されるアナログスイッチＳＷ（２ｊ－１）は、第１切換制御信号ＧＳａがＨレベルのときにオンし、第１切換制御信号ＧＳａがＬレベルのときにオフする。一方、偶数番目のソースラインＬｓに接続されるアナログスイッチＳＷ（２ｊ）は、第２切換制御信号ＧＳｂがＨレベルのときにオンし、第２切換制御信号ＧＳｂがＬレベルのときにオフする。したがって、ソースドライバ３００の各出力端子Ｔｊは、各水平期間の前半では奇数番目（２ｊ－１番目）のソースラインＬｓに接続され、各水平期間の後半では偶数番目（２ｊ番目）のソースラインＬｓに接続される。
　接続切換回路５２０の上記動作によるソースドライバ３００の各出力端子ＴｊとソースラインＬｓとの接続切換に対応して、ソースドライバ３００は、表示部５００におけるＭ本のソースラインＬｓに印加すべき信号をデータ信号Ｄ１～ＤＭｐｉｘとして時分割的に出力する。例えばソースドライバ３００の出力端子Ｔ１，Ｔ２からは、図１１に示すようなデータ信号Ｄ１，Ｄ２がそれぞれ出力される。なお既述のように、図１１に示すデータ信号Ｄ１，Ｄ２のタイミングチャートにおいて、上段はそのデータ信号Ｄ１，Ｄ２の極性を示し、下段はそのデータ信号Ｄ１，Ｄ２の値を示しており、ｘｉｊ（ｘ＝ｒ，ｇ，ｂ，ｗ；ｉ＝１，２，…，Ｎ；ｊ＝１，２，…，Ｍｐｉｘ）は、Ｘ副画素形成部Ｐｓが取り込んで保持すべき電圧に相当する値を表している。
　上記のような本実施形態によれば、第１の実施形態と同様の効果に加えて、表示部５００におけるソースラインＬｓの時分割駆動により、ソースドライバ３００の出力端子とソースラインＬｓとの接続ピッチを広げる（２倍にする）ことができると共に、ソースドライバ３００の回路量や、動作速度、消費電力を低減できるという効果を奏する。
　なお、上記の第４の実施形態では、２本のソースラインＬｓ（または２個のアナログスイッチ）を１組としてソースラインＬｓをグループ化しているが、３以上の所定数のソースラインＬｓを１組としてソースラインＬｓをグループ化してもよい。この場合、ソースドライバ３００は、各出力端子Ｔｊから、それに対応する組を構成する所定数のソースラインＬｓで伝達されるべきデータ信号を時分割的に出力し、ソースラインＬｓ毎に設けられたアナログスイッチからなる接続切換回路により、各出力端子Ｔｊが接続されるソースラインＬｓを対応する組のソースラインＬｓの間で時分割的に切り換える。
＜５．第５の実施形態＞
　次に、本発明の第５の実施形態に係る多原色表示装置について説明する。この表示装置は、第１の実施形態と同様、Ｒ（赤）とＧ（緑）とＢ（青）とＷ（白）からなる４原色に基づきカラー画像を表示する４原色液晶表示装置であって、その構成も第１の実施形態とほぼ同様であるので（図１～図３参照）、同一または対応する構成要素については同一の参照符号を付して詳しい説明を省略する。
　図１２は、本実施形態におけるゲートドライバ４００の構成を示す回路図であり、図１３は、本実施形態に係る４原色液晶表示装置の動作を説明するためのタイミングチャートである。以下、図１２および図１３を参照して、本実施形態に係る４原色液晶表示装置の動作を説明する。
　本実施形態では、図１２に示すように、ゲートドライバ４００の構成も第１の実施形態と同様であるが（図３参照）、図１３に示すように、ゲートドライバ４００に与えられるゲート用スタートパルス信号ＧＳＰの波形が第１の実施形態とは異なっている。すなわち、本実施形態におけるゲート用スタートパルス信号ＧＳＰは、１フレーム期間に２個のパルスを１水平期間（１Ｈ）空けて含んでいる。これにより、図１３に示すように、各走査信号Ｇｉ（ｉ＝１，２，…，Ｎ）も、１フレーム期間に２個のパルスを１水平期間空けて含んでいる。
　ここで、各フレーム期間おいて各走査信号Ｇｉに含まれる２個のパルスのうち先行パルスを「第１パルス」と呼び、後続パルスを「第２パルス」と呼ぶものとする。いま、ｉ番目のゲートラインＬｇに接続される副画素形成部Ｐｓ（ｉ．ｊ）（ｊ＝１～Ｍ）に着目すると、副画素形成部Ｐｓ（ｉ，ｊ）（ｊ＝１～Ｍ）が走査信号Ｇｉの第２パルスの期間において各ソースラインＬｓからデータ信号Ｄｊとして取り込んで画素容量Ｃｐに与える電圧が、その後、ほぼ１フレーム期間、その画素容量Ｃｐに副画素値として保持される。この第２パルスの直前の第１パルスの期間では、この第２パルスの期間に取り込まれる電圧と同じ極性の電圧がソースラインＬｓからＴＦＴ１０を介して副画素形成部Ｐｓ（ｉ，ｊ）の画素容量Ｃｐに与えられ（図２参照）、これにより、その画素容量Ｃｐが予備的に充電される。このため、第１パルスの期間を「予備充電期間」と呼ぶことができ、これに対し、第２パルスの期間を「本充電期間」と呼ぶことができる。本実施形態では、図１２に示すように、４原色に対応する４個の副画素形成部（Ｒ副画素形成部、Ｇ副画素形成部、Ｂ副画素形成部、Ｗ副画素形成部）Ｐｓが２×２のマトリクス状に配置されているので、ソースラインＬｓの延びる方向の色周期すなわち垂直方向色周期は２である。したがって、予備充電期間（第１パルスの期間）では、本充電期間（第２パルスの期間）にデータ信号Ｄｊを取り込む副画素形成部Ｐｓ（ｉ，ｊ）の色と同一色の副画素形成部Ｐｓ（ｉ－２，ｊ）が取り込むべきデータ信号Ｄｊの値に相当する電圧により、その副画素形成部Ｐｓ（ｉ，ｊ）の画素容量Ｃｐが予備的に充電される。
　なお、ソースドライバ３００は、第１の実施形態と同様のデータ信号Ｄ１～ＤＭを出力する（図１３参照）。
　上記のような本実施形態によれば、本充電期間に副画素形成部Ｐｓ（ｉ，ｊ）に取り込まれるべきデータ信号Ｄｉが示す副画素値と同一極性および同一色の副画素値に相当する電圧で直前に（第１パルスの期間に）予備充電されることから、第１の実施形態と同様の効果に加え、画素容量Ｃｐの充電率を向上させ、多原色化による充電不足を防止できるという効果を奏する。
　なお、上記第５の実施形態では、４原色に対応する４個の副画素形成部を２×２のマトリクス状に配置した構成が採用されていることから、各走査信号Ｇｉにおいて、第２パルスの期間（本充電期間）よりも２水平期間だけ前の水平期間を第１パルスの期間（予備充電期間）となるように構成されている。この構成を一般化すると、Ｎｐｃ個の原色に対応するＮｐｃ個の副画素形成部をｎ×ｍのマトリクス状に配置した構成が採用されている場合には（ｎ，ｍ≧２、Ｎｐｃ＝ｎ×ｍ）、各走査信号Ｇｉにおいて、第２パルスの期間（本充電期間）よりもｎ水平期間だけ前の水平期間すなわち垂直方向色周期に対応する期間だけ前の水平期間を第１パルスの期間（予備充電期間）となるように構成すればよい。また、所定数の水平期間毎にデータ信号の極性が反転するような交流駆動が行われる液晶表示装置の場合には、これに加えて、本充電期間における充電極性と同一の極性の電圧で予備充電するためには、垂直方向色周期が偶数となる画素構成（マトリクス配置副画素構成）を採用し、かつ、垂直方向色周期をその偶数の約数で除算することにより得られる除算結果としての数の水平期間毎にデータ信号Ｄ１～ＤＭの極性を反転させる必要がある。例えば６原色表示装置の場合には、６原色に対応する６個の副画素形成部を２×３のマトリクス状（垂直方向に２個で水平方向の３個のマトリクス状）に配置した画素構成を採用し、垂直方向色周期である「２」をその偶数の約数である「２」で除算して得られる除算結果「１」の水平期間毎（１水平期間毎）にデータ信号Ｄ１～ＤＭの極性を反転させる必要がある。
　また、上記第５の実施形態では、１フレーム期間において各走査信号Ｇｉに２個のパルスが含まれるが、予備充電期間に対応するパルスが複数個となるように、１フレーム期間において各走査信号Ｇｉに含まれるパルスの個数を３以上としてもよい。
＜６．第６の実施形態＞
　次に、本発明の第６の実施形態に係る多原色表示装置について説明する。この表示装置は、第１の実施形態と同様、Ｒ（赤）とＧ（緑）とＢ（青）とＷ（白）からなる４原色に基づきカラー画像を表示する４原色液晶表示装置であって、その構成も第１の実施形態とほぼ同様であるので（図１～図３参照）、同一または対応する構成要素については同一の参照符号を付して詳しい説明を省略する。
　図１４は、本実施形態におけるゲートドライバ４００の構成を示す回路図であり、図１５は、本実施形態に係る４原色液晶表示装置の動作を説明するためのタイミングチャートである。以下、図１４および図１５を参照して、本実施形態に係る４原色液晶表示装置の動作を説明する。
　本実施形態では、ゲートドライバ４００を構成するＮ個のＧＤ単位回路Ｕ１～ＵＮは、図１４に示すように１段おきに縦続接続されており、図１５に示すように１水平期間だけ互いにずれた２水平期間の幅のパルスを有する第１および第２のスタートパルス信号ＧＳＰ１，ＧＳＰ２がゲート用スタートパルス信号ＧＳＰとしてゲートドライバ４００に（おける１段目のＧＤ単位回路Ｕ１、２段目のＧＤ単位回路Ｕ２にそれぞれ）入力されると共に、図１５に示すような第１のクロック信号および反転クロック信号ＣＫ１，ＣＫ１Ｂと第２のクロック信号および反転クロック信号ＣＫ２，ＣＫ２Ｂからなる２相のクロック信号がゲート用クロック信号ＧＣＫとしてゲートドライバ４００に供給される。
　このような構成によれば、第１および第２のスタートパルス信号ＧＳＰ１，ＧＳＰ２が１ライン飛びで順次シフトしていくようにＧＤ単位回路Ｕ１～ＵＮが接続されており、奇数番目のＧＤ単位回路Ｕ１，Ｕ３，…により第１のシフトレジスタが実現されると共に、偶数番目のＧＤ単位回路Ｕ２，Ｕ４，…により第２のシフトレジスタが実現される。そして、第１のスタートパルス信号ＧＳＰ１が第１のシフトレジスタにおいて順次シフトしていくと共に、第２のスタートパルス信号ＧＳＰ２が第２のシフトレジスタにおいて順次シフトしていく。これによりゲートドライバ４００は、図１５に示す如く、各走査信号Ｇｉが２水平期間に相当する幅のパルスを有し、かつ、隣接する２つのゲートラインＬｇに印加すべき２つの走査信号Ｇi-1とＧｉとの間でパルスが１水平期間だけ重なるように、走査信号Ｇ１～ＧＮを生成する。
　本実施形態では、第１の実施形態とは異なり、１フレーム期間毎にデータ信号Ｄ１～ＤＭの極性が反転するが同一フレーム期間内ではデータ信号Ｄ１～ＤＭの極性が変化しない反転駆動（図１４に示す例ではいわゆるソース反転駆動）が採用されており、ソースドライバ３００は、図１５に示すように、このような反転駆動に対応したデータ信号Ｄ１～ＤＭを生成する。
　上記のような本実施形態によれば、各走査信号Ｇｉに含まれるパルスの幅が従来の２倍（２水平期間）となり、このパルス幅の期間では各データ信号Ｄｊが同一極性となる。すなわち、各副画素形成部Ｐｓが対応交差点を通るソースラインＬｓの電圧を表示すべき画像の副画素値として取り込むように液晶パネル６００のゲートラインＬｇが順次に１水平期間ずつ活性化されだけでなく、当該活性化の水平期間（すなわち本充電期間としての水平期間）の直前の１水平期間においてもゲートラインＬｇが活性化され、しかも、当該直前の１水平期間におけるソースラインＬｓの電圧極性は、本充電期間としての水平期間におけるソースラインＬｓの電圧極性と同じである。これにより、第１の実施形態と同様の効果に加えて、画素容量Ｃｐの充電率を向上させ、多原色化による充電不足を防止できるという効果を奏する。
＜７．第７の実施形態＞
　次に、本発明の第７の実施形態に係る多原色表示装置について説明する。この表示装置は、第１の実施形態と同様、Ｒ（赤）とＧ（緑）とＢ（青）とＷ（白）からなる４原色に基づきカラー画像を表示する４原色液晶表示装置であって、その構成も第１の実施形態とほぼ同様であるので（図１～図３参照）、同一または対応する構成要素については同一の参照符号を付して詳しい説明を省略する。
　図１６は、本実施形態におけるゲートドライバ４００の構成を示す回路図であり、図１７は、本実施形態に係る４原色液晶表示装置の動作を説明するためのタイミングチャートである。以下、図１６および図１７を参照して、本実施形態に係る４原色液晶表示装置の動作を説明する。
　本実施形態では、ゲートドライバ４００を構成するＮ個のＧＤ単位回路Ｕ１～ＵＮは、図１６に示すように２段おきに接続されており、図１７に示すように１水平期間ずつずれた３水平期間の幅のパルスを有する第１、第２および第３のスタートパルス信号ＧＳＰ１，ＧＳＰ２，ＧＳＰ３がゲート用スタートパルス信号ＧＳＰとしてゲートドライバ４００に（おける１段目のＧＤ単位回路Ｕ１、２段目のＧＤ単位回路Ｕ２、３段目のＧＤ単位回路Ｕ３にそれぞれ）入力されると共に、図１７に示すような第１のクロック信号および反転クロック信号ＣＫ１，ＣＫ１Ｂと第２のクロック信号および反転クロック信号ＣＫ２，ＣＫ２Ｂと第３のクロック信号および反転クロック信号ＣＫ３，ＣＫ３Ｂからなる３相のクロック信号がゲート用クロック信号ＧＣＫとしてゲートドライバ４００に供給される。
　このような構成によれば、第１、第２、および第３のスタートパルス信号ＧＳＰ１，ＧＳＰ，ＧＳＰ３が２ライン飛びで順次シフトしていくようにＧＤ単位回路Ｕ１～ＵＮが接続されており、３ｋ－２番目のＧＤ単位回路Ｕ１，Ｕ４，…により第１のシフトレジスタが、３ｋ－１番目のＧＤ単位回路Ｕ２，Ｕ５，…により第２のシフトレジスタが、３ｋ番目のＧＤ単位回路Ｕ３，Ｕ６，…により第３のシフトレジスタが、それぞれ実現される（ｋ＝１，２，…）。そして、第１のスタートパルス信号ＧＳＰ１が第１のシフトレジスタにおいて、第２のスタートパルス信号ＧＳＰ２が第２のシフトレジスタにおいて、第３のスタートパルス信号ＧＳＰ３が第３のシフトレジスタにおいて、それぞれ順次シフトしていく。これによりゲートドライバ４００は、図１７に示す如く、各走査信号Ｇｉが３水平期間に相当する幅のパルスを有し、かつ、隣接する２つのゲートラインＬｇに印加すべき２つの走査信号Ｇi-1とＧｉとの間でパルスが２水平期間だけ重なるように、走査信号Ｇ１～ＧＮを生成する。
　本実施形態では、第１の実施形態とは異なり、１フレーム期間毎にデータ信号Ｄ１～ＤＭの極性が反転するが同一フレーム期間内ではデータ信号Ｄ１～ＤＭの極性が変化しない反転駆動（図１６に示す例ではいわゆるソース反転駆動）が採用されており、ソースドライバ３００は、図１７に示すように、このような反転駆動に対応したデータ信号Ｄ１～ＤＭを生成する。
　上記のような本実施形態によれば、各走査信号Ｇｉに含まれるパルスの幅が従来の３倍（３水平期間）となり、このパルス幅の期間では各データ信号Ｄｊは同一極性となる。すなわち、各副画素形成部Ｐｓが対応交差点を通るソースラインＬｓの電圧を表示すべき画像の副画素値として取り込むように液晶パネル６００のゲートラインＬｇが順次に１水平期間ずつ活性化されだけでなく、当該活性化の水平期間（すなわち本充電期間としての水平期間）の直前の２水平期間においてもゲートラインＬｇが活性化され、しかも、当該直前の２水平期間におけるソースラインＬｓの電圧極性は、本充電期間としての水平期間におけるソースラインＬｓの電圧極性と同じである。これにより、第１の実施形態と同様の効果に加えて、画素容量Ｃｐの充電率を向上させ、多原色化による充電不足を防止できるという効果を奏する。
　なお、上記第７の実施形態の構成を一般化して、各走査信号Ｇｉに含まれるパルスの幅が従来のｎ倍（ｎ水平期間）となるようにすることもできる（ｎは２以上の整数）。このためには、ＧＤ単位回路Ｕ１～ＵＮをｎ－１段おきに縦続接続してｎ個のシフトレジスタとして動作させ、１水平期間ずつずれたｎ水平期間の幅のパルスを有する第１～第ｎのスタートパルス信号ＧＳＰ１～ＧＳＰｎをそれらｎ個のシフトレジスタにそれぞれ入力すればよい。この場合、ゲートドライバ４００は、各走査信号Ｇｉがｎ水平期間に相当する幅のパルスを有し、かつ、隣接する２つのゲートラインＬｇに印加すべき２つの走査信号Ｇi-1とＧｉとの間でパルスがｎ－１水平期間だけ重なるように、走査信号Ｇ１～ＧＮを生成する。
＜８．変形例＞
　以上では、本発明の実施形態として液晶表示装置を例に挙げて説明したが、本発明は、これに限定されるものではなく、マトリクス型の多原色表示装置であれば、有機ＥＬ（Electroluminescenece）表示装置等の他の種類の表示装置にも適用可能である。
　本発明は、４つ以上の原色に基づきカラー画像を表示するマトリクス型の多原色表示装置に適用することができる。
１０　　…ＴＦＴ（薄膜トランジスタ）
２００　…表示制御回路
３００　…ソースドライバ（データ信号線駆動回路）
４００　…ゲートドライバ（走査信号線駆動回路）
５００　…表示部
６００　…液晶パネル
Ｐｉｘ　…画素形成部
Ｐｓ，Ｐｓ（ｉ，ｊ）　…副画素形成部
Ｌｓ　　…ソースライン（データ信号線）
Ｌｇ　　…ゲートライン（走査信号線）
Ｅｐ　　…画素電極
Ｅｃ　　…共通電極
Ｃｌｃ　…液晶容量（所定容量）
Ｃｐ　　…画素容量（所定容量）
Ｕｉ　　…ＧＤ単位回路（ｉ＝１～Ｎ）
Ｄｊ　　…データ信号（ｊ＝１～Ｍ）
Ｇｉ　　…走査信号（ｉ＝１～Ｎ）
ＧＳＰ　…ゲート用スタート信号
ＧＣＫ　…ゲート用クロック信号

Claims (7)

  1. 　４以上の所定数の原色に基づくカラー画像を表示する多原色表示装置であって、
    　マトリクス状に配置された複数の画素形成部、複数のデータ信号線、および当該複数のデータ信号線と交差する複数の走査信号線を含む表示パネルと、
    　表示すべき画像を表す複数のデータ信号を前記複数のデータ信号線に印加するためのデータ信号線駆動回路と、
    　前記複数の走査信号線を選択的に活性化するための走査信号線駆動回路と
    を備え、
    　前記走査信号線駆動回路は、前記表示パネル上に形成されており、
    　各画素形成部は、前記所定数の原色の副画素をそれぞれ形成するための所定数の副画素形成部を含み、
    　各画素形成部に含まれる前記所定数の副画素形成部は、前記走査信号線の延びる方向に複数個で前記データ信号線の延びる方向にも複数個のマトリクス状に配置されており、
    　前記複数の画素形成部に含まれる前記副画素形成部のそれぞれは、前記複数のデータ信号線と前記複数の走査信号線との交差点のいずれか１つに対応し、対応交差点を通るデータ信号線および走査信号線に接続されていることを特徴とする、多原色表示装置。
  2. 　前記表示パネル上に形成され、前記データ信号線駆動回路と前記複数のデータ信号線との間に介挿された接続切換回路を更に備え、
    　前記データ信号線駆動回路は、２以上のデータ信号線を１組として前記複数のデータ信号線をグループ化することにより得られる複数組のデータ信号線群にそれぞれ対応する複数の出力端子を有し、各出力端子に対応するデータ信号線群によって伝達されるべきデータ信号を時分割で当該出力端子から出力し、
    　前記接続切換回路は、前記データ信号線駆動回路の各出力端子を対応するデータ信号線群内のいずれかのデータ信号線に接続すると共に、各出力端子が接続されるデータ信号線を対応するデータ信号線群内で前記時分割に応じて切り換えることを特徴とする、請求項１に記載の多原色表示装置。
  3. 　各副画素形成部は、所定容量を含み、対応交差点を通る走査信号線が活性化されているときに、当該対応交差点を通るデータ信号線の電圧を取り込んで当該所定容量に与え、
    　前記走査信号線駆動回路は、各副画素形成部が対応交差点を通るデータ信号線の電圧を前記表示すべき画像の副画素値として取り込むように前記複数の走査信号線を順次に所定期間ずつ活性化すると共に、各画素形成部における前記データ信号線の延びる方向の副画素形成部の個数として定義される垂直方向色周期に対応する期間だけ当該活性化の所定期間よりも前の所定期間においても各走査信号線を活性化することを特徴とする、請求項１に記載の多原色表示装置。
  4. 　前記垂直方向色周期は偶数であり、
    　前記データ信号線駆動回路は、前記垂直方向色周期をその偶数の約数で除算することにより得られる除算結果としての数の水平期間毎に前記複数のデータ信号の極性を反転させることを特徴とする、請求項３に記載の多原色表示装置。
  5. 　前記カラー画像は４原色に基づくものであり、
    　各画素形成部に含まれる４個の前記副画素形成部は、前記走査信号線の延びる方向に２個で前記データ信号線の延びる方向に２個のマトリクス状に配置されており、
    　前記データ信号線駆動回路は、１水平期間毎に前記複数のデータ信号の極性を反転させることを特徴とする、請求項４に記載の多原色表示装置。
  6. 　各副画素形成部は、所定容量を含み、対応交差点を通る走査信号線が活性化されているときに、当該対応交差点を通るデータ信号線の電圧を取り込んで当該所定容量に与え、
    　前記走査信号線駆動回路は、各副画素形成部が対応交差点を通るデータ信号線の電圧を前記表示すべき画像の副画素値として取り込むように前記複数の走査信号線を順次に所定期間ずつ活性化すると共に、当該活性化の所定期間の直前の所定期間においても各走査信号線を活性化することを特徴とする、請求項１に記載の多原色表示装置。
  7. 　前記データ信号線駆動回路は、前記複数のデータ信号の極性が１以上の所定数のフレーム期間毎に反転し同一フレーム期間内では変化しないように、前記複数のデータ信号を生成することを特徴とする、請求項６に記載の多原色表示装置。
PCT/JP2010/071910 2010-01-28 2010-12-07 多原色表示装置 WO2011092944A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/574,892 US8922603B2 (en) 2010-01-28 2010-12-07 Multi-primary color display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010016621 2010-01-28
JP2010-016621 2010-07-07

Publications (1)

Publication Number Publication Date
WO2011092944A1 true WO2011092944A1 (ja) 2011-08-04

Family

ID=44318945

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/071910 WO2011092944A1 (ja) 2010-01-28 2010-12-07 多原色表示装置

Country Status (2)

Country Link
US (1) US8922603B2 (ja)
WO (1) WO2011092944A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013069613A1 (ja) * 2011-11-09 2013-05-16 シャープ株式会社 液晶表示素子、および液晶表示装置
WO2017133091A1 (zh) * 2016-02-01 2017-08-10 深圳市华星光电技术有限公司 用于拼接显示装置显示颜色的方法及系统
CN108694907A (zh) * 2017-04-11 2018-10-23 三星电子株式会社 用于显示面板的控制集成电路、和显示装置

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103106881A (zh) * 2013-01-23 2013-05-15 京东方科技集团股份有限公司 一种栅极驱动电路、阵列基板及显示装置
US20140225817A1 (en) * 2013-02-13 2014-08-14 Apple Inc. Electronic Device with Variable Refresh Rate Display Driver Circuitry
KR102141542B1 (ko) * 2013-12-31 2020-09-14 엘지디스플레이 주식회사 표시장치
KR102219667B1 (ko) * 2014-09-17 2021-02-24 엘지디스플레이 주식회사 표시장치
KR101662395B1 (ko) * 2014-10-10 2016-10-05 하이디스 테크놀로지 주식회사 액정구동장치 및 이를 포함하는 액정표시장치
KR102349619B1 (ko) * 2015-03-11 2022-01-13 삼성디스플레이 주식회사 표시 장치
US20160267872A1 (en) * 2015-03-11 2016-09-15 Samsung Display Co., Ltd. Display device
US10997896B2 (en) 2018-10-25 2021-05-04 Baylor University System and method for a six-primary wide gamut color system
US11043157B2 (en) 2018-10-25 2021-06-22 Baylor University System and method for a six-primary wide gamut color system
US11587491B1 (en) 2018-10-25 2023-02-21 Baylor University System and method for a multi-primary wide gamut color system
US11289000B2 (en) 2018-10-25 2022-03-29 Baylor University System and method for a multi-primary wide gamut color system
US10950162B2 (en) 2018-10-25 2021-03-16 Baylor University System and method for a six-primary wide gamut color system
US11069279B2 (en) 2018-10-25 2021-07-20 Baylor University System and method for a multi-primary wide gamut color system
US11373575B2 (en) 2018-10-25 2022-06-28 Baylor University System and method for a multi-primary wide gamut color system
US11069280B2 (en) 2018-10-25 2021-07-20 Baylor University System and method for a multi-primary wide gamut color system
US11189210B2 (en) 2018-10-25 2021-11-30 Baylor University System and method for a multi-primary wide gamut color system
US10607527B1 (en) 2018-10-25 2020-03-31 Baylor University System and method for a six-primary wide gamut color system
US11475819B2 (en) 2018-10-25 2022-10-18 Baylor University System and method for a multi-primary wide gamut color system
US11341890B2 (en) 2018-10-25 2022-05-24 Baylor University System and method for a multi-primary wide gamut color system
US11315467B1 (en) 2018-10-25 2022-04-26 Baylor University System and method for a multi-primary wide gamut color system
US10950161B2 (en) 2018-10-25 2021-03-16 Baylor University System and method for a six-primary wide gamut color system
US11030934B2 (en) 2018-10-25 2021-06-08 Baylor University System and method for a multi-primary wide gamut color system
US11410593B2 (en) 2018-10-25 2022-08-09 Baylor University System and method for a multi-primary wide gamut color system
US11037481B1 (en) 2018-10-25 2021-06-15 Baylor University System and method for a multi-primary wide gamut color system
US11403987B2 (en) 2018-10-25 2022-08-02 Baylor University System and method for a multi-primary wide gamut color system
US11488510B2 (en) 2018-10-25 2022-11-01 Baylor University System and method for a multi-primary wide gamut color system
US11062638B2 (en) 2018-10-25 2021-07-13 Baylor University System and method for a multi-primary wide gamut color system
US11532261B1 (en) 2018-10-25 2022-12-20 Baylor University System and method for a multi-primary wide gamut color system
US11289003B2 (en) 2018-10-25 2022-03-29 Baylor University System and method for a multi-primary wide gamut color system
JP7281549B2 (ja) * 2019-07-26 2023-05-25 深▲せん▼雷曼光電科技股▲ふん▼有限公司 画素構成、表示パネル及び表示装置
CN111477159B (zh) * 2020-05-27 2022-11-25 京东方科技集团股份有限公司 显示基板、显示面板、显示装置和显示驱动方法
CN114187859B (zh) * 2020-09-14 2024-03-15 京东方科技集团股份有限公司 显示驱动方法和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06138851A (ja) * 1992-10-30 1994-05-20 Nec Corp アクティブマトリクス液晶ディスプレイ
JP2001154636A (ja) * 1999-11-12 2001-06-08 Koninkl Philips Electronics Nv 液晶表示装置
JP2005242300A (ja) * 2004-02-23 2005-09-08 Samsung Electronics Co Ltd 画像表示方法及び表示装置並びにその駆動装置及び方法
WO2009104322A1 (ja) * 2008-02-19 2009-08-27 シャープ株式会社 表示装置および表示装置の駆動方法ならびに走査信号線駆動回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1147509A1 (en) 1999-11-12 2001-10-24 Koninklijke Philips Electronics N.V. Liquid crystal display device with high brightness
JP2002006303A (ja) 2000-06-20 2002-01-09 Casio Comput Co Ltd カラー液晶表示装置
JP2002032051A (ja) 2000-07-18 2002-01-31 Sony Corp 表示装置およびその駆動方法、ならびに携帯端末
WO2005054937A1 (en) * 2003-12-03 2005-06-16 Samsung Electronics Co., Ltd. Display device
JP4407699B2 (ja) * 2007-02-02 2010-02-03 セイコーエプソン株式会社 表示装置及び電子ペーパー

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06138851A (ja) * 1992-10-30 1994-05-20 Nec Corp アクティブマトリクス液晶ディスプレイ
JP2001154636A (ja) * 1999-11-12 2001-06-08 Koninkl Philips Electronics Nv 液晶表示装置
JP2005242300A (ja) * 2004-02-23 2005-09-08 Samsung Electronics Co Ltd 画像表示方法及び表示装置並びにその駆動装置及び方法
WO2009104322A1 (ja) * 2008-02-19 2009-08-27 シャープ株式会社 表示装置および表示装置の駆動方法ならびに走査信号線駆動回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013069613A1 (ja) * 2011-11-09 2013-05-16 シャープ株式会社 液晶表示素子、および液晶表示装置
WO2017133091A1 (zh) * 2016-02-01 2017-08-10 深圳市华星光电技术有限公司 用于拼接显示装置显示颜色的方法及系统
US9978338B2 (en) 2016-02-01 2018-05-22 Shenzhen China Star Optoelectronics Technology Co., Ltd Method and system of showing colors for mosaic display device
CN108694907A (zh) * 2017-04-11 2018-10-23 三星电子株式会社 用于显示面板的控制集成电路、和显示装置

Also Published As

Publication number Publication date
US8922603B2 (en) 2014-12-30
US20120293536A1 (en) 2012-11-22

Similar Documents

Publication Publication Date Title
WO2011092944A1 (ja) 多原色表示装置
CN109036319B (zh) 显示面板的驱动方法、装置、设备及存储介质
JP5631391B2 (ja) 表示装置
US9495897B2 (en) Display device, method of driving display device, and electronic appliance
TWI386742B (zh) 液晶顯示器及其液晶顯示面板的驅動方法
US8115714B2 (en) Display device and method of driving the same
US20110249046A1 (en) Liquid crystal display device
WO2017015972A1 (zh) 一种液晶显示器
WO2020107578A1 (zh) 显示面板的驱动方法
JP5332485B2 (ja) 電気光学装置
JPH11352938A (ja) 液晶表示装置及びその駆動方法並びに走査線駆動回路
TWI409741B (zh) 光電裝置及電子機器
WO2016084735A1 (ja) データ信号線駆動回路、それを備えた表示装置、およびその駆動方法
KR20080057501A (ko) 액정표시장치 및 이의 구동방법
US8717271B2 (en) Liquid crystal display having an inverse polarity between a common voltage and a data signal
WO2021238868A1 (zh) 阵列基板及其驱动方法和显示装置
WO2017020409A1 (zh) 一种液晶显示器
JP3137727U (ja) 液晶ディスプレイ・パネルの駆動回路
JP5162830B2 (ja) 電気光学装置、駆動方法および電子機器
US11114050B2 (en) Driving method and driving device of display panel, and display device
JP2008151986A (ja) 電気光学装置、走査線駆動回路および電子機器
JP2010091968A (ja) 走査線駆動回路および電気光学装置
CN113439297B (zh) 显示装置及其驱动方法
JP2017198914A (ja) 表示装置
JP2009134055A (ja) 表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10844698

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13574892

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10844698

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP