WO2013069613A1 - 液晶表示素子、および液晶表示装置 - Google Patents

Abstract

　液晶表示素子（１０）は、複数の走査線（Ｇ）と、各走査線（Ｇ）に交差する複数の信号線（Ｓ）と、信号線（Ｓ）に対して平行な方向の長さに対する、走査線（Ｇ）に対して平行な方向の長さの比率が０．６７以上である方形の画素電極（１６）と、隣接する信号線（Ｓ）に互いに極性の異なるデータ信号を出力する信号線ドライバ（１７）とを備える。

Description

液晶表示素子、および液晶表示装置

　本発明は、画素電圧の反転駆動方法としてソース反転駆動を採用する液晶表示素子および液晶表示装置に関する。

　液晶を直流電圧にて駆動した場合、液晶の寿命が短くなることが知られている。これを避けるために、液晶表示素子が備える画素電極に交流電圧を印加する手法が一般的に用いられている。画素電圧を反転駆動する方法には、いくつかのバリエーションがある。たとえば、ドット反転駆動およびソース反転駆動（列反転駆動）である。

　液晶表示素子は、マトリクス状に配置された複数の画素を備えている。以下において、マトリクス状に画素が配置されている領域を画素領域とする。ドット反転駆動は、行方向および列方向の両方向において隣接する画素に異なる極性の画素電圧を印加する。たとえば、第Ｎフレームにおいて、偶数行かつ偶数列に位置する画素に正の画素電圧を印加し、奇数行かつ奇数列に位置する画素に負の画素電圧を印加する。第Ｎ＋１フレームにおいては、偶数行かつ偶数列に位置する画素に負の画素電圧を印加し、奇数行かつ奇数列に位置する画素に正の画素電圧を印加する。このようにドット反転駆動は、隣接する画素ごとに異なる画素電圧を印加し、その画素電圧の極性をフレームごとに反転する。

　一方、ソース反転駆動は、画素領域のうち同じ列の画素、言い換えると同じソースバスラインに接続されている画素に対して同じ極性の画素電圧を印加する。さらに、隣接する列の各画素に対しては、それぞれ極性の異なる画素電圧を印加する。たとえば第Ｎフレームにおいて、偶数列の画素に対して正の画素電圧を印加し、奇数列の画素に対して負の画素電圧を印加する。第Ｎ＋１フレームにおいては、偶数列の画素に負の画素電圧を印加し、奇数列の画素に正の画素電圧を印加する。このように、ソース反転駆動は、隣接する列の画素に極性の異なる画素電圧を印加する。そして、画素電圧の極性をフレームごとに反転する。

　ソース反転駆動はドット反転駆動に対して、ソース信号の極性を反転させる回数を著しく少なくすることができる。このことは、ソースドライバの消費電力を低減することができることを意味し、結果的には液晶表示装置における電力効率の向上に貢献する。

　その一方で、ソース反転駆動は表示品位に課題を有している。たとえば特許文献１には、マルチ画素構造を備える液晶表示装置において、ソース反転駆動を用いる際の課題を解決するための発明が記載されている。

　特許文献１に記載される液晶パネル１１０の各画素は２つの副画素であるＳＰ－１およびＳＰ－２を有している。ＳＰ－１およびＳＰ－２は、ソースバスライン１４およびゲートバスライン１２に関連付けられている。ＳＰ－１には、ＴＦＴ１６ａが関連付けられている。一方、ＳＰ－２には、ＴＦＴ１６ｂが関連付けられている。さらに、ＳＰ－１およびＳＰ－２は、互いに電気的に独立なＣＳバスライン１３ａと１３ｂとに関連付けられている。特許文献１では、このような画素構造をマルチ画素構造と記載している。

　マルチ画素構造の液晶表示装置に対してドット反転駆動を適用した場合、明暗副画素の分布は市松模様になる（図４３参照）。

　一方、マルチ画素構造の液晶表示装置に対してソース反転駆動を適用した場合、図４６に示すように明副画素の分布に偏りが生じる。人間は明るい部分を中心に画素や境界を識別する傾向がある。このため、明副画素の分布に偏りが生じている画像を見ると、表示がざらついて見えるという問題がある。

　この問題を解決するために、マルチ画素構造の液晶表示装置に対してソース反転駆動を適用し、さらにゲートバスライン飛び越し走査駆動（インターレース駆動）を行う技術が記載されている。その結果、明暗副画素が市松模様に分布する副画素の配置が得られる（図３参照）。したがって、図３の表示がざらついて見えるという問題が発生しない。

国際公開第２００８－１３９６９３号公報（２００８年１１月２０日公開）

　液晶表示素子をソース反転駆動する際には、上述の課題とは別に、寄生容量が原因となって液晶表示素子の表示品位を劣化させるという課題がある。ドレイン電極および画素電極と、ソースバスラインとの間に生じる寄生容量Ｃｓｄが、液晶表示素子の表示品位を劣化させる。より具体的には、同じソースバスラインに接続されている複数の画素において、表示される階調が所定の階調から変化する。この階調の変化を、本願明細書ではシャドーと呼ぶ。以下、図７および図８を参照しながら、Ｃｓｄが原因となるシャドーについて説明する。

　図７の（ａ）は、液晶表示素子１００の概略を示す平面図である。図７の（ｂ）は、液晶表示素子１００が備える画素１０１の概略を示す図である。図８の（ａ）は、液晶表示素子１００の画素領域に、２つの異なる階調からなるパターンが表示されている様子を示す図である。図８の（ｂ）は、ソースバスライン、ゲートバスラインおよび画素電極に入力される信号を示すタイミングチャートである。

　図７の（ａ）に示すように、液晶表示素子１００は複数のゲートバスラインＧ、および、各ゲートバスラインＧに交差する複数のソースバスラインＳを備える。隣接する２本のゲートバスラインＧと、隣接する２本のソースバスラインＳとで定められる領域に画素１０１が形成されている。複数の各ソースバスラインＳは、ソースドライバ１７に接続されている。ソースドライバ１７は、各ソースバスラインＳにデータ信号を出力する。複数の各ゲートバスラインＧは、ゲートドライバ１８に接続されている。ゲートドライバ１８は、各ゲートバスラインＧにアドレス信号を出力する。

　液晶表示素子１００において、ゲートバスラインに対して平行な方向に隣接する３つの画素１０１を一単位とする。この３つの画素１０１は、赤（Ｒ）、緑（Ｇ）および青（Ｂ）のカラーフィルタを備えている。

　画素１０１は、ゲートバスラインＧ（ｊ）およびソースバスラインＳ（ｉ）に接続されているＴＦＴ１２を備えている（図７の（ｂ）参照）。ＴＦＴ１２は、ゲートバスラインＧ（ｊ）に接続されているゲート電極１３と、ソースバスラインＳ（ｉ）に接続されているソース電極１４と、画素電極１０６に接続されているドレイン電極１５とを備えている。

　このように画素電極１０６は、ＴＦＴ１２を介してのみゲートバスラインＧ（ｊ）およびソースバスラインＳ（ｉ）に接続されている。よって、ＴＦＴ１２がＯＦＦ状態の場合は、画素電極１０６と、ゲートバスラインＧ（ｊ）およびソースバスラインＳ（ｉ）とは電気的に絶縁されている。

　絶縁体を挟む２つの導体間には電気容量が生じる。したがって、図７の（ｂ）に示すように、ソースバスラインＳ（ｉ）と画素電極１０６との間には寄生容量であるＣｓｄが生じる。

　次に、Ｃｓｄが画素電圧であるＶｄに与える影響について説明する。ソースドライバ１７は、正負それぞれの極性に対して１～１２８階調のデータ信号を各ソースバスラインＳに対して出力できる。ソースドライバ１７が１階調のデータ信号を出力すると、画素電極１０６には絶対値が最も小さいＶｄが書き込まれる。液晶表示素子１００がノーマリーブラックの液晶表示素子の場合、１階調が黒に対応する。

　一方、ソースドライバ１７が１２８階調のデータ信号を出力すると、画素電極１０６には絶対値が最も大きいＶｄが書き込まれる。液晶表示素子１００において、１２８階調は光の透過率が最も高い状態に対応する。説明を簡単にするためにカラーフィルタを考慮しなければ、１２８階調は白に対応する。

　図８の（ａ）に示すように、液晶表示素子１００の画素領域を、Ａ領域、Ｂ領域、Ｃ領域およびＤ領域に分割する。Ａ領域にはソースバスラインＳ（ｉ）が配置されており、Ｂ領域、Ｃ領域およびＤ領域にはソースバスラインＳ（ｉ＋１）が配置されている。一方、Ｂ領域における行方向にはゲートバスラインＧ（Ｂ）が設置されており、Ｃ領域における行方向にはゲートバスラインＧ（Ｃ）が設置されている。

　Ａ領域、Ｂ領域およびＣ領域の各領域には、１２８階調のデータ信号に対応する白が表示されている。Ｄ領域には、１階調のデータ信号に対応する黒が表示されている。

　図８の（ｂ）に、図８の（ａ）の表示に対応するタイミングチャートを示す。以下に、タイミングチャートに示されている各信号について説明する。

　ある時のフレームを第Ｎフレームとする。垂直同期信号は、各フレームの走査開始を規定する信号である。垂直同期信号に同期して、ソースドライバ１７およびゲートドライバ１８は、第Ｎフレームの走査を開始する。まず、ゲートドライバ１８は、１本目のゲートバスラインであるＧ（１）にアドレス信号を出力する。すわなち、Ｇ（１）が選択される。そして、ソースドライバ１７は、各ソースバスラインＳ（１）からＳ（ｍ）に、順次、データ信号を出力する。

　次に、２本目のゲートバスラインであるＧ（２）が選択される。ソースドライバ１７は、再びＳ（１）からＳ（ｍ）に、順次、データ信号を出力する。同様に、Ｇ（３）～Ｇ（ｎ）を走査することによって、第Ｎフレームの走査が完了する。第Ｎフレームの走査が完了すると、第Ｎ＋１フレームの走査が開始される。

　Ｓ（ｉ）およびＳ（ｉ＋１）は、ソースドライバ１７がＳ（ｉ）およびＳ（ｉ＋１）に出力するデータ信号を示す。Ｓ（ｉ）はＡ領域に配置されている。したがって、１フレームを通じて１２８階調に対応するデータ信号が書き込まれる。第Ｎフレームでは、正の１２８階調に対応する電圧が書き込まれる。次の第Ｎ＋１フレームでは、負の１２８階調に対応する電圧が書き込まれる。一方、Ｓ（ｉ＋１）はＢ領域、Ｄ領域およびＣ領域に配置されている。第Ｎフレームにおいて、Ｂ領域の書き込み期間中は、Ｓ（ｉ＋１）に正の１２８階調に対応するデータ信号が書き込まれる。次に、Ｄ領域の書き込み期間になると、正の１階調に対応するデータ信号が書き込まれる。最後に、Ｃ領域の書き込み期間になると、再び正の１２８階調に対応するデータ信号が書き込まれる。第Ｎ＋１フレームにおいては、第Ｎフレームと同じ波形であり、かつ、極性を正から負に反転したデータ信号がＳ（ｉ＋１）に書き込まれる。

　Ｇ（Ｂ）は、ゲートドライバ１８が、Ｂ領域に配置されているゲートバスラインであるＧ（Ｂ）に出力するアドレス信号の電圧を示す。Ｇ（Ｂ）が選択されている期間において、Ｇ（Ｂ）は高い電圧値を示す。

　Ｖｄ（Ｂ）は、Ｇ（Ｂ）とＳ（ｉ＋１）に接続されている画素１０１が備える画素電極１０６の画素電圧を示している。当該画素を、ＳＰ（ｉ＋１，Ｂ）とする。Ｇ（Ｂ）にアドレス信号が書き込まれ、かつ、Ｓ（ｉ＋１）にデータ信号が書き込まれることによって、Ｖｄ（Ｂ）には新しい電圧が書き込まれる。Ｖｄ（Ｂ）は、Ｓ（ｉ＋１）に書き込まれるデータ信号の極性および階調に対応した電圧となる。

　Ｇ（Ｃ）は、Ｃ領域に配置されているゲートバスラインであるＧ（Ｃ）の電圧を示す。Ｖｄ（Ｃ）は、Ｇ（Ｃ）とＳ（ｉ＋１）に接続されている画素ＳＰ（ｉ＋１，Ｃ）の画素電圧を示している。Ｇ（Ｃ）にアドレス信号が書き込まれ、かつ、Ｓ（ｉ＋１）にデータ信号が書き込まれることによって、Ｖｄ（Ｃ）には新しい画素電圧が書き込まれる。

　ＳＰ（ｉ＋１，Ｂ）が備える画素電極１０６と、ソースバスラインＳ（ｉ＋１）とは、Ｇ（Ｂ）が選択されている期間を除いて絶縁されている。しかし、画素電極１０６とソースバスラインＳ（ｉ＋１）との間に寄生容量であるＣｓｄが存在する。すなわち、ＳＰ（ｉ＋１，Ｂ）の画素電極１０６と、ソースバスラインとはＣｓｄを介して静電結合している。

　ＳＰ（ｉ＋１，Ｃ）が備える画素電極１０６と、ソースバスラインＳ（ｉ＋１）とは、Ｇ（Ｃ）が選択されている期間を除いて絶縁されている。しかし、Ｃｓｄを介して、ＳＰ（ｉ＋１，Ｃ）の画素電極１０６と、ソースバスラインとは静電結合している。

　同様に、ソースバスラインＳ（ｉ＋１）に接続されている各画素が有する画素電極１０６と、ソースバスラインＳ（ｉ＋１）とは、Ｃｓｄを介して静電結合している。この結果、ソースバスラインＳ（ｉ＋１）に接続されている各画素が有する画素電極１０６は、ソースバスラインＳ（ｉ＋１）に書き込まれるデータ信号が変動する場合に、その変動の影響を受ける。

　第ＮフレームのＢ領域書き込み期間において、Ｖｄ（Ｂ）は、正の１２８階調であるデータ信号に対応する電圧である。Ｄ領域の書き込み期間となり、Ｓ（ｉ＋１）に書き込まれるデータ信号が正の１階調に変化すると、Ｖｄ（Ｂ）はＳ（ｉ＋１）の影響を受けて電圧の実行値が減少する（図８の（ｂ）参照）。すなわち、ＳＰ（ｉ＋１，Ｂ）が表示する色は、１２８階調に対応する白（Ａ領域の色）より黒に近い色になる。

　Ｃ領域の書き込み期間になると、Ｓ（ｉ＋１）に書き込まれるデータ信号は再び正の１２８階調に戻る。すると、Ｖｄ（Ｂ）はＳ（ｉ＋１）の影響を受けて大きくなり、Ｂ領域書き込み期間における電圧に等しくなる。すなわち、ＳＰ（ｉ＋１，Ｂ）が表示する色は、１２８階調に対応する白（Ａ領域の色）に戻る。

　一方、第ＮフレームのＢ領域書き込み期間において、Ｖｄ（Ｃ）は、負の１２８階調であるデータ信号に対応する電圧である。Ｄ領域の書き込み期間となり、Ｓ（ｉ＋１）に書き込まれるデータ信号が正の１階調に変化すると、Ｖｄ（Ｃ）はＳ（ｉ＋１）の影響を受けて小さくなる。このことは、Ｖｄ（Ｃ）の絶対値が、１２８階調であるデータ信号に対応する電圧より実行値が増加することを意味する（図８の（ｂ）参照）。すなわち、ＳＰ（ｉ＋１，Ｂ）が表示する色は、１２８階調に対応する白（Ａ領域の色）よりさらに白い色になる。

　Ｃ領域の書き込み期間になると、Ｓ（ｉ＋１）に書き込まれるデータ信号は正の１２８階調に戻る。すると、Ｖｄ（Ｃ）はＳ（ｉ＋１）の影響を受けて大きくなり、Ｂ領域書き込み期間における電圧に等しくなる。すなわち、ＳＰ（ｉ＋１，Ｃ）が表示する色は、１２８階調に対応する白（Ａ領域の色）に戻る。

　このように、画素１０１が実際に表示する階調は、Ｃｓｄが存在することによって所定の階調から変化する。この現象を、本願明細書においてはシャドーと呼ぶ。

　本発明は、上記の課題を鑑みてなされたものである。本発明の目的は、ソース反転駆動を採用する液晶表示素子において、ソースバスラインと画素電極との間に生じる寄生容量を抑制し、その結果としてシャドーの発生を抑制することのできる液晶表示素子および液晶表示装置を提供することである。

　本発明の一態様に係る液晶表示素子は、上記の課題を解決するために、
　複数の走査線と、
　各上記走査線に交差する複数の信号線と、
　隣接する２本の上記走査線と、隣接する２本の上記信号線とで定められる領域に設けられ、上記信号線に対して平行な方向の長さに対する、上記走査線に対して平行な方向の長さの比率が、０．６７以上である方形の画素電極を備える画素と、
　隣接する上記各信号線に互いに極性の異なるデータ信号を出力する信号線ドライバとを備えていることを特徴としている。

　本発明の一態様に係る液晶表示素子は、上記の課題を解決するために、
　複数の走査線と、
　各上記走査線に交差する複数の信号線と、
　隣接する２本の上記走査線と、隣接する２本の上記信号線とで定められる領域に設けられる画素電極を備える画素と、
　上記領域に設けられ、酸化物半導体からなる半導体層を有するスイッチング素子と、
　隣接する各上記信号線に互いに極性の異なるデータ信号を出力する信号線ドライバとを備えていることを特徴としている。

　本発明の他の目的、特徴、および優れた点は、以下に示す記載によって十分分かるであろう。また、本発明の利点は、添付図面を参照した次の説明で明白になるであろう。

　本発明の一態様に係る液晶表示素子および液晶表示装置は、ソース反転駆動を採用する液晶表示素子および液晶表示装置において、信号線と画素電極との間に生じる寄生容量を抑制し、その結果としてシャドーの発生を抑制することに効果を奏する。

（ａ）は、本発明の一実施形態に係る液晶表示素子の概略を示す平面図である。（ｂ）は、当該液晶表示素子が備える画素の概略を示す平面図である。 本発明の一実施形態に係る液晶表示素子が備える画素の等価回路を示す図である。 本発明の一実施形態に係る液晶表示素子が備える各画素電極の極性を示す図である。 本発明の一実施形態に係る液晶表示素子が採用するソース反転駆動を説明するタイミングチャートを示す図である。 （ａ）は、本発明の別の実施形態に係る液晶表示素子の概略を示す平面図である。（ｂ）は、当該液晶表示素子が備える画素の概略を示す平面図である。 （ａ）は、本発明の一態様に係る液晶表示素子の概略を示す平面図である。（ｂ）は、当該液晶表示素子が備える画素の概略を示す平面図である。 （ａ）は、従来の液晶表示素子の概略を示す平面図である。（ｂ）は、当該液晶表示素子が備える画素の概略を示す平面図である。 （ａ）は、従来の液晶表示素子が異なる２つの階調からなるパターンを表示している様子を示す図である。（ｂ）は、当該液晶表示素子においてシャドーが発生していることを説明するタイミングチャートを示す図である。

〔実施形態１〕
　本発明の一実施形態にかかる液晶表示素子１０について、図１～４を参照しながら説明する。図１の（ａ）は、液晶表示素子１０の概略を示す平面図である。図１の（ｂ）は、液晶表示素子１０が備える画素１１の構成を示す概略図である。図２は、画素１１の等価回路を示す図である。図３は、液晶表示素子１０が備える各画素電極１６の極性を示す図である。図４は、液晶表示素子１０が採用するソース反転駆動を説明するタイミングチャートを示す図である。
（液晶表示素子１０の概要）
　液晶表示素子１０は、一対の透明基板である第１透明基板および第２透明基板と、第１透明基板および第２透明基板に狭持される液晶層とを備えている。

　第１透明基板は、複数のゲートバスラインＧ（走査線）、複数のソースバスラインＳ（信号線）、および、複数の画素領域１１を備えている。

　第２透明基板は、対向電極およびカラーフィルタを備えている。当該カラーフィルタは、各画素１１に対応する形状に形成されている。当該カラーフィルタは、赤（Ｒ）、緑（Ｇ）および青（Ｂ）のいずれかの光を透過する。

　詳しくは後述するが、液晶表示素子１０は各画素領域１１が備える画素電極１６の反転駆動方法として、ソース反転駆動を採用している。また、液晶表示素子１０は、画素電極１６の形状を特徴としている。したがって、本願明細書では、ソース反転駆動および画素電極１６の形状について詳しく説明する。
（液晶表示素子１０の構成）
　図１の（ａ）に示すように、液晶表示素子１０は、行方向に平行かつ等間隔に配置されるｍ本のゲートバスラインＧを備える。液晶表示素子１０は、列方向に平行かつ等間隔に配置されるｎ本のソースバスラインＳを備える。複数のゲートバスラインＧは、ゲートドライバ１８に接続されている。複数のソースバスラインＳは、ソースドライバ（信号線ドライバ）１７に接続されている。

　各ゲートバスラインＧと各ソースバスラインとは互いに交差している。ｍ本のゲートバスラインＧのうちの１本をＧ（ｊ）とし、Ｇ（ｊ）に続くゲートバスラインをＧ（ｊ＋１）、Ｇ（ｊ＋２）、Ｇ（ｊ＋３）、・・・、とする。同様に、ｎ本のソースバスラインＳのうち１本をＳ（ｉ）とし、Ｓ（ｉ）に続くソースバスラインをＳ（ｉ＋１）、Ｓ（ｉ＋２）、・・・、とする。

　隣接する２本のゲートバスライン（たとえばＧ（ｊ）およびＧ（ｊ＋１））と、隣接する２本のソースバスライン（たとえばＳ（ｉ）およびＳ（ｉ＋１））によって形成される領域を画素１１とする。この場合の画素１１は、ゲートバスラインＧ（ｊ）と、ソースバスラインＳ（ｉ）とに対応づけられている。したがって、液晶表示素子１０には、ｍ行ｎ列の画素１１がマトリクス状に形成されている。

　液晶表示素子１０において、列方向に隣接する３個の画素１１を一単位としている。この３個の画素１１は、それぞれ赤（Ｒ）、緑（Ｇ）および青（Ｂ）の各色を表示する。各画素１１が表示する色は、第２透明基板が備えるカラーフィルタにより決定される。
（画素１１）
　画素１１の概略を図１の（ｂ）に示す。画素１１は、ゲート電極１３、ソース電極１４およびドレイン電極１５を備えるＴＦＴ１２を備える。ＴＦＴ１２のゲート、ソースおよびドレインは、アモルファスシリコン（ａ－Ｓｉ）からなる。

　ゲート電極１３は、ゲートバスラインＧ（ｊ）に電気的に接続されている。ソース電極１４は、ソースバスラインＳ（ｉ）に電気的に接続されている。ドレイン電極１５は、画素電極１６に電気的に接続されている。よって、ドレイン電極１５および画素電極１６は同電位である。

　一方、ソース電極１４と、ドレイン電極１５および画素電極１６とは、ゲートバスラインＧ（ｊ）が選択されているときを除いて電気的に絶縁されている。したがって、ゲートバスラインＧ（ｊ）が選択されていないときには、ソース電極１４とドレイン電極１５および画素電極１６との間には寄生容量Ｃｓｄ１が生じる。

　なお、ゲートバスラインＧ（ｊ）が選択されていないときとは、ゲートドライバからゲートバスラインＧ（ｊ）にアドレス信号が出力されていないときである。すなわち、ＴＦＴ１２がＯＦＦ状態のときである。一方、ゲートバスラインＧ（ｊ）が選択されているときとは、ゲートドライバからゲートバスラインＧ（ｊ）にアドレス信号が出力されているときである。すなわち、ＴＦＴ１２がＯＮ状態のときである。

　（電気容量について）
　図２は、画素１１の等価回路を示す図である。図１の（ｂ）には、画素１１に対応するゲートバスラインＧ（ｊ）およびソースバスラインＳ（ｉ）のみを図示している。一方、図２においては、画素１１に隣接するゲートバスラインＧ（ｊ＋１）、および、ソースバスラインＳ（ｉ＋１）も図示している。図２を参照して、画素１１の周辺領域に生じる電気容量について説明する。

　画素１１は、対向電極および補助電極を備えている。画素電極１６と対向電極との間には、液晶容量ＣＬＣが形成される。一方、画素電極１６と補助電極との間には補助容量ＣＣＳが形成される。液晶表示素子１０において、対向電極と補助電極とは同電位になっており、この電位をＣＯＭとする。

　ゲートバスラインＧ（ｊ）が選択されているときに、ソースドライバ１７からソースバスラインＳ（ｉ）にデータ信号が出力される。すると、データ信号に対応した画素電圧が画素電極１６に書き込まれる。言い換えると、液晶容量ＣＬＣおよび補助容量ＣＣＳが充電される。

　ゲートバスラインＧ（ｊ）の走査期間が終了しＴＦＴ１２がＯＦＦ状態になると、画素電極１６とソースバスラインＳ（ｉ）は絶縁状態になる。このとき、補助容量ＣＣＳが充電されているため、画素電極１６は、電界を形成するための電位を保持することができる。

　次に、寄生容量について説明する。画素電極１６は長方形である。その周囲には、ゲートバスラインＧ（ｊ）およびＧ（ｊ＋１）と、ソースバスラインＳ（ｉ）およびＳ（ｉ＋１）とが配置されている（図１の（ａ）参照）。

　ＴＦＴ１２がＯＦＦ状態であるとき、画素電極１６とソースバスラインＳ（ｉ）との間には、寄生容量Ｃｓｄ１が生じる。画素電極１６とソースバスラインＳ（ｉ＋１）との間には、寄生容量Ｃｓｄ２が生じる。画素電極１６とゲートバスラインＧ（ｊ）との間には、寄生容量Ｃｇｄ１が生じる。画素電極１６とゲートバスラインＧ（ｊ＋１）との間には、寄生容量をＣｇｄ２が生じる（図２参照）。

　Ｃｓｄ１およびＣｓｄ２が存在するすることによって、液晶表示素子１０が備える画素電極１６の画素電圧は、ソースバスラインＳ（ｉ）およびＳ（ｉ＋１）の影響を受ける。すなわち、シャドーが発生する。本発明の一態様に係る寄生容量を抑制する技術は、Ｃｓｄ１についてのみならず、Ｃｓｄ２についても同様に効果を奏する。したがって、本願明細書においては、主にＣｓｄ１を抑制する技術を記載する。

　なお、ドット反転駆動を採用する液晶表示素子においても、このＣｓｄが存在することによってシャドーが発生する。しかし、ドット反転駆動においては、シャドーの発生が、表示品位の劣化としてユーザに認識されにくい。これは、画素電圧の極性が、水平同期信号のたびに反転するためである。言い換えると、この寄生容量に起因するシャドーは、ソース反転駆動を採用する液晶表示素子において認識される現象である。
（ソース反転駆動）
　図３および４を参照しながら、液晶表示素子１０が採用するソース反転駆動について説明する。液晶表示素子１０は、ｍ行ｎ列の画素１１を備えている。あるフレーム（第Ｎフレームとする）において、各画素１１の画素電極１６に書き込まれる画素電圧の極性を、＋（正）または－（負）にて図示している（図３参照）。

　ソース反転駆動において、ソースドライバ１７は隣接する各ソースバスラインＳに対して、互いにことなる極性のデータ信号を出力する。したがって、１本のソースバスラインＳに接続される各画素１１の画素電圧は、同じ極性となる。一方、隣接するソースバスラインＳに接続される各画素１１の画素電圧は、互いに異なる極性となる。

　より具体的には、第Ｎフレームにおいて、奇数のソースバスラインＳに対応する画素１１の極性は＋であり、偶数のソースバスラインＳに対応する画素１１の極性は－である。次のフレームである第Ｎ＋１フレームでは、全ての画素の極性が反転する。具体的には、奇数のソースバスラインＳに対応する画素１１の極性は－になり、偶数のソースバスラインＳに対応する画素１１の極性は＋になる。

　図４に、ソースバスラインＳ（ｉ）に接続されている各画素１１に入力される信号のタイミングチャートを示す。垂直同期信号は、フレームの走査開始を規定する信号である。ソースドライバ１７は、垂直同期信号に基づいてソースバスラインＳ（ｉ）にデータ信号を出力する。ソースドライバ１７は、フレームごとに極性が反転するデータ信号を、ソースバスラインＳ（ｉ）に出力する。

　水平同期信号は、Ｇ（１）～Ｇ（ｍ）の各ゲートバスラインを選択するタイミングを規定する信号である。ゲートドライバ１８は、水平同期信号に応じてＧ（１）から（ｍ）まで、順番にアドレス信号を出力する。各ゲートバスラインＧは、アドレス信号が入力されている間のみ選択され、当該ゲートバスラインＧに接続されている画素１１が備えるＴＦＴ１２はＯＮ状態となる。

　Ｖｄ（１）は、ソースバスラインＳ（ｉ）とゲートバスラインＧ（１）とに対応づけられている画素電極１６の画素電圧を表している。Ｖｄ（２）は、ソースバスラインＳ（ｉ）とゲートバスラインＧ（２）とに対応づけられている画素電極１６の画素電圧を表している。同様にＶｄ（ｍ）は、ソースバスラインＳ（ｉ）とゲートバスラインＧ（ｍ）と対応づけられている画素電極１６の画素電圧を表している。なお、Ｖｄ（１）、Ｖｄ（２）、Ｖｄ（３）、・・・Ｖｄ（ｍ）に示されている破線は、各画素電圧の基準となる電位であり、対向電極の電位であるＣＯＭと同電位である。

　ここで、ソースバスラインＳ（ｉ）およびゲートバスラインＧ（１）に接続されている画素１１に着目する。垂直同期信号がソースドライバに入力されたとき、すなわち第Ｎフレームの開始時点において、ソースバスラインＳ（ｉ）の極性は－から＋に反転する。この時、Ｖｄ（１）の極性は、まだ－のままである。

　やがて、ゲートバスラインＧ（１）が選択されると、Ｖｄ（１）に新しい画素電圧が書き込まれ、その極性は－から＋に反転する。次にゲートバスラインＧ（２）が選択されると、Ｖｄ（２）に新しい画素電圧が書き込まれ、その極性は－から＋に反転する。同様に、Ｇ（３）からＧ（ｍ）まで順番に選択される。Ｖｄ（３）からＶｄ（ｍ）には、そのたびに新しい画素電圧が書き込まれ、その極性は－から＋に反転する。Ｇ（ｍ）の捜査終了に伴い、第Ｎフレームの走査が終了する。

　ついで、第Ｎ＋１フレームの走査が開始される。垂直同期信号と同期してソースバスラインＳ（ｉ）の極性が反転する。ゲートバスラインＧ（１）が選択されるとＶｄ（１）に新しい画素電圧が書き込まれ、その極性は＋から－へ反転する。次にゲートバスラインＧ（２）が選択されると、Ｖｄ（２）に新しい画素電圧が書き込まれ、その極性は＋からーに反転する。同様に、ゲートバスラインＧ（ｍ）まで順番に選択され、Ｖｄ（ｍ）に新しい画素電圧が書き込まれ、その極性は＋から－へ反転する。

　このように、ソース反転駆動においては、ソースバスラインＳ（ｉ）の極性がフレームごとに反転する。これに対して、ドット反転駆動においては、ソースバスラインＳ（ｉ）の極性が水平走査期間ごとに反転する。したがって、ソース反転駆動におけるソースバスラインＳ（ｉ）の極性が反転する回数は、ドット反転駆動のそれと比較して著しく少ない。このことは、ソースドライバ１７の消費電力が少ないことを意味する。すなわち、ソース反転駆動は、液晶表示素子１０、および、液晶表示素子１０を備える液晶表示装置における電力効率の向上に効果を奏する。
（画素電極１６）
　図１の（ｂ）を参照しながら画素電極１６の形状、および、画素電極１６とソースバスラインＳ（ｉ）との間に形成される電気容量Ｃｓｄ１について説明する。

　液晶表示素子１０が備える画素電極１６の形状は、列方向の辺の長さが、行方向の辺の長さより短い長方形である。別の言い方をすれば、画素電極１６の形状は、ソースバスラインＳに対して平行な方向の長さが、ゲートバスラインＧに対して平行な方向の長さより短い長方形である。なお、以下において、ソースバスラインＳに対して平行な方向を縦方向とし、ゲートバスラインＧに対して平行な方向を横方向とする。

　絶縁体を挟んで対向している２つの導体間には、電気容量が生じる。その電気容量は、対向している２つの導体の面積に比例する。

　ここで、ソースバスラインＳを形成している層と、画素電極１６を形成している層とを隔てる層間絶縁膜の材質および膜厚は一定とする。また、画素電極１６とソースバスラインＳとの距離も一定とする。そのうえで、画素電極１６の形状を変形する場合、形成される寄生容量Ｃｓｄ１は、画素電極１６の縦方向の長さに比例する。

　一方で、液晶表示素子１０が好ましい表示品位を得るために、画素電極１６の面積には好ましい範囲が存在する。別の言い方をすると、液晶表示素子１０が備える画素電極１６において、従来の液晶表示素子１００が備える画素電極１０６（図７の（ｂ）参照）と同程度の面積を確保した上で、寄生容量Ｃｓｄ１を抑制することが望まれる。

　そのためには、画素電極１０６と比較して、画素電極１６の形状は、縦方向の長さを短くし、横方向の長さを長くすることが好ましい。すなわち、画素電極１６において、縦方向の長さは、横方向の長さより短いことが好ましい。

　このことによって、好ましい画素電極の面積を確保しつつ、寄生容量Ｃｓｄ１を抑制することができる。その結果、図８の（ｂ）において説明した、Ｖｄ（Ｂ）における実行値減少、および、Ｖｄ（Ｃ）における実行値増加を抑制することができる。すなわち、Ｂ領域およびＣ領域における階調の変化を抑制できる。したがって、ソース反転駆動を採用する液晶表示素子１０において、シャドーの発生を抑制し、その表示品位を向上させることができる。

　さらに、画素電極１６における縦方向の長さが、横方向の長さより短いことによって、Ｃｓｄ１と同様にＣｓｄ２の大きさを抑制することができる。

　なお、画素電極１６の形状は長方形に限られず、任意の形に設計することが可能である。しかし、画素電極１６が長方形であることによって、画素１１を形成する領域において、広い面積の画素電極１６を形成することができる。したがって、画素１１における開口率を向上させることができる。
（液晶表示装置）
　本発明の一態様に係る液晶表示装置は、液晶表示素子１０を備えていることが好ましい。液晶表示素子１０を備えていることによって、当該液晶表示装置はソース反転駆動による電力効率の向上を実現しつつ、さらに、シャドーの発生を抑制することができる。
〔実施形態２〕
（液晶表示素子５０）
　本発明の別の実施形態に係る液晶表示素子５０について、図５を参照しながら説明する。なお、液晶表示素子１０と同様の部材については共通の部材番号を付し、その説明を省略する。

　液晶表示素子１０は、Ｒ、ＧおよびＢの３色のカラーフィルタを備えている。よって、上記の３色に対応する３つの画素１１を一単位としている。一方、液晶表示素子５０は、Ｒ、Ｇ、Ｂおよび白（Ｗ）からなる４色のカラーフィルタを備えている。したがって、上記４色に対応する４つの画素５１を一単位としている（図５の（ａ）参照）。当該４つの画素５１は、ソースバスラインＳに対して平行な方向、および、ゲートバスラインＧに対して平行な方向に隣接する形状に配置されている。言い換えると、当該４つの各画素５１は２行２列に配置されている。

　Ｒ、Ｇ、ＢおよびＷからなる４色のカラーフィルタを備えることによって、液晶表示素子５０の輝度は向上する。

　図５の（ｂ）に示すように、画素電極５６の形状は、方形であり、ソースバスラインＳに対して平行な方向の長さに対する、ゲートバスラインＧに対して平行な方向の長さの比率が、０．６７以上である。すなわち、画素電極５６の縦方向の長さは、一般的な縦ストライプ形状の画素電極の縦方向の長さに比べて十分短い。このことによって、画素電極５６とソースバスラインＳとの間に形成される寄生容量Ｃｓｄ１を抑制することができる。したがって、液晶表示素子５０は、輝度を向上させつつシャドーの発生を抑制することができる。

　なお、Ｒ、Ｇ、Ｂに加えられる４色目のカラーフィルタはＷに限定されず、たとえば黄（Ｙ）でもよい。４色目のカラーフィルタをＹにすることによって、液晶表示素子５０は、色度図におけるより広範囲の色を表示することができ、さらに、シャドーの発生を抑制することができる。
〔実施形態３〕
（液晶表示素子６０）
　本発明の一態様に係る液晶表示素子６０について、図６を参照しながら説明する。液晶表示素子６０は、ａ－Ｓｉではなく酸化物半導体（ＩＧＺＯ等）からなる半導体層を有するＴＦＴ６２（スイッチング素子）を備えている（図６の（ａ）および（ｂ）参照）。ＩＧＺＯは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を含む酸化物であり、ａ－Ｓｉと比較して高い電子移動度を有している。電子移動度の高いＩＧＺＯを用いることによって、ＴＦＴ６２はａ－ＳｉからなるＴＦＴよりもそのサイズを小さくすることができる。これは、ＩＧＺＯ以外の酸化物半導体でも同様である。

　このことは、画素６１の開口率を向上させることができることを意味する。別の言い方をすると、画素６１の面積を小さくしても、従来と同等の開口面積を確保することができる。画素６１の面積を小さくできることは、画素電極６６の面積を小さくできることを意味する。したがって、画素電極６６における縦方向の長さを、液晶表示素子１００が備える画素電極１０６における縦方向の長さより短くすることができる。

　したがって、液晶表示素子６０は、液晶表示素子１００と比較して寄生容量Ｃｓｄ１を抑制することができる。

　〔まとめ〕
　本発明の一態様に係る液晶表示素子は、上記の課題を解決するために、
　複数の走査線と、
　各上記走査線に交差する複数の信号線と、
　隣接する２本の上記走査線と、隣接する２本の上記信号線とで定められる領域に設けられ、上記信号線に対して平行な方向の長さに対する、上記走査線に対して平行な方向の長さの比率が、０．６７以上である方形の画素電極を備える画素と、
　隣接する上記各信号線に互いに極性の異なるデータ信号を出力する信号線ドライバとを備えていることを特徴としている。

　上記の構成によれば、本発明の一態様に係る液晶表示素子は、各画素電極を駆動する方法としてソース反転駆動を採用している。画素電極の形状は方形であり、信号線に対して平行な方向の長さに対する、走査線に対して平行な方向の長さの比率が、０．６７以上である。すなわち、本発明における画素電極の縦方向の長さは、一般的な縦ストライプ形状の画素電極の縦方向の長さに比べて十分短い。このことによって、信号線と画素電極との間に形成される寄生容量を抑制することができる。

　信号線と画素電極との間に形成される寄生容量は、各画素電極に保持されている画素電圧を所定の電圧から変化させる要因となる。すなわち、当該寄生容量は、シャドーが発生する原因となる。

　本発明の一態様に係る液晶表示素子は、上述のとおり上記寄生容量を抑制することができる。したがって、ソース反転駆動を採用する液晶表示素子において、シャドーの発生を抑制することができる。

　また、本発明の一態様に係る液晶表示素子では、さらに、
　上記信号線に対して平行な方向に隣接する３つの上記画素を一単位とし、
　当該３つの各画素は、赤、緑および青のカラーフィルタを備えていてもよい。

　上記の構成によれば、フルカラー表示が可能な液晶表示素子において、シャドーの発生を抑制することができる。

　また、本発明の一態様に係る液晶表示素子では、さらに、
　上記走査線に対して平行な方向、および、上記信号線に対して平行な方向に隣接する４つの上記画素を一単位とし、
　当該４つの各画素は、赤、緑、青、および、白または黄のカラーフィルタを備えていてもよい。

　上記の構成によれば、一単位である４つの各画素が、赤、緑および青に加えて４色目のカラーフィルタを備えている。４色目のカラーフィルタを白にすると、当該液晶表示素子の輝度を向上させることができる。また、４色目のカラーフィルタを黄とすると、当該液晶表示素子は、色度図におけるより広範囲の色を表示することができる。

　本発明の一態様に係る液晶表示素子は、上記の課題を解決するために、
　複数の走査線と、
　各上記走査線に交差する複数の信号線と、
　隣接する２本の上記走査線と、隣接する２本の上記信号線とで定められる領域に設けられる画素電極を備える画素と、
　上記領域に設けられ、酸化物半導体からなる半導体層を有するスイッチング素子と、
　隣接する各上記信号線に互いに極性の異なるデータ信号を出力する信号線ドライバとを備えていることを特徴としている。

　上記の構成によれば、本発明の一態様に係る液晶表示素子は、各画素電極を駆動する方法としてソース反転駆動を採用している。電子移動度の高い酸化物半導体を用いることによって、スイッチング素子のサイズを、従来のものに比べてより小さくすることができる。これにより、画素の開口率を向上させることができるので、画素の面積を小さくすることができる。その結果、画素電極における縦方向の長さを、従来の液晶表示素子が備える画素電極における縦方向の長さよりも短くすることができる。

　このことによって、信号線と画素電極との間に形成される寄生容量を抑制することができる。信号線と画素電極との間に形成される寄生容量は、各画素電極に保持されている画素電圧を所定の電圧から変化させる要因となる。すなわち、当該寄生容量は、シャドーが発生する原因となる。

　本発明の一態様に係る液晶表示素子は、上述のとおり上記寄生容量を抑制することができる。したがって、ソース反転駆動を採用する液晶表示素子において、シャドーの発生を抑制することができる。

　また、本発明の一態様に係る液晶表示素子では、さらに、
　上記酸化物半導体は、ＩＧＺＯであることが好ましい。

　また、本発明の一態様に係る液晶表示装置では、本発明の一態様に係る液晶表示素子を備えていることが好ましい。

　上記の構成によれば、ソース反転駆動を採用する液晶表示装置において、シャドーの発生を抑制することができる。

　本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

　発明の詳細な説明の項においてなされた具体的な実施形態は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例にのみ限定して狭義に解釈されるべきものではなく、本発明の精神と次に記載する請求の範囲内で、いろいろと変更して実施することができるものである。

　本発明は、液晶表示素子および液晶表示装置として幅広く利用できる。

１０　液晶表示素子
１１　画素
１２　ＴＦＴ
１３　ゲート電極
１４　ソース電極
１５　ドレイン電極
１６　画素電極
１７　ソースドライバ（信号線ドライバ）
１８　ゲートドライバ
Ｇ　　ゲートバスライン（走査線）
Ｓ　　ソースバスライン（信号線）

Claims (6)

1. 　複数の走査線と、
   　各上記走査線に交差する複数の信号線と、
   　隣接する２本の上記走査線と、隣接する２本の上記信号線とで定められる領域に設けられ、上記信号線に対して平行な方向の長さに対する、上記走査線に対して平行な方向の長さの比率が、０．６７以上である方形の画素電極を備える画素と、
   　隣接する各上記信号線に互いに極性の異なるデータ信号を出力する信号線ドライバとを備えていることを特徴とする液晶表示素子。
2. 　上記信号線に対して平行な方向に隣接する３つの上記画素を一単位とし、
   　当該３つの各画素は、赤、緑および青のカラーフィルタを備えていることを特徴とする請求項１に記載の液晶表示素子。
3. 　上記走査線に対して平行な方向、および、上記信号線に対して平行な方向に隣接する４つの上記画素を一単位とし、
   　当該４つの各画素は、赤、緑、青、および、白または黄のカラーフィルタを備えていることを特徴とする請求項１に記載の液晶表示素子。
4. 　複数の走査線と、
   　各上記走査線に交差する複数の信号線と、
   　隣接する２本の上記走査線と、隣接する２本の上記信号線とで定められる領域に設けられる画素電極を備える画素と、
   　上記領域に設けられ、酸化物半導体からなる半導体層を有するスイッチング素子と、
   　隣接する各上記信号線に互いに極性の異なるデータ信号を出力する信号線ドライバとを備えていることを特徴とする液晶表示素子。
5. 　上記酸化物半導体は、ＩＧＺＯであることを特徴とする請求項４に記載の液晶表示素子。
6. 　請求項１～５のいずれか一項に記載の液晶表示素子を備えていることを特徴とする液晶表示装置。

Images