JP2017198914A - 表示装置 - Google Patents

Abstract

【課題】フリッカーの発生を抑制する表示装置の提供。【解決手段】表示装置は、第１色から第Ｎ（Ｎは２以上の整数）色の副画素Ｒ１〜Ｒ４、Ｇ１〜Ｇ４、Ｂ１〜Ｂ４を含む複数の主画素ＰＸ１〜ＰＸ４が一列に配置された表示部と、複数の副画素を含む副画素群の中の何れか１の副画素に、前記１つの副画素を駆動する駆動信号ＣＫＨを分配する分配部４１〜４６を含むデマルチプレクサ４とを備え、前記副画素群は、１つ以上の主画素が間に配置された複数の主画素ＰＸ１、ＰＸ３に含まれる複数の副画素であって、同極性の駆動信号が入力される、同一色の複数の副画素ＳＰＸ１、ＳＰＸ２を含む。【選択図】図１５

Description

本開示は表示装置に関する。

表示装置は画像を表示する表示パネルを備える。表示パネルがドライバ回路に駆動されることにより、表示面に画像が表示される。このドライバ回路において、デマルチプレクサを採用することにより、ドライバＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）の出力端子数を削減した表示装置が提案されている。かかる表示装置については、例えば特許文献１に開示されている。

特開２００４−１７０７６７号公報

デマルチプレクサを採用することにより、ドライバＩＣの各出力端子は、一走査期間で同時に選択される複数の画素と対応付けられる。画素毎の駆動信号は、時分割されて出力端子から出力される。デマルチプレクサは、駆動信号を画素に分配する。そのため、各画素へ分配される駆動信号の入力時間は短くなる。駆動信号の入力時間が短くなると、画素に印加される電圧が不足する可能性がある。例えば、画素の階調に応じた電圧が画素に印加されない場合がある。電圧不足は画質低下の原因となる。なお、以下の説明においては、画素に印加される電圧が不足することを、電圧不足ともいう。また、画素に電圧を印可することを書き込みと呼び、電圧不足を書き込み不足とも呼ぶ。

本開示の一側面は、画質低下を抑制する表示装置の提供を目的とする。

本開示の一側面の表示装置は、第１色から第Ｎ（Ｎは２以上の整数）色の副画素を含む複数の主画素が一列に配置された表示部と、複数の副画素を含む副画素群の中の何れか１の副画素に、前記１つの副画素を駆動する駆動信号を分配する分配部を含むデマルチプレクサとを備え、前記副画素群は、１つ以上の主画素が間に配置された複数の主画素に含まれる複数の副画素であって、同極性の駆動信号が入力される、同一色の複数の副画素を含む。

本開示の一側面によれば、画質低下を抑制することが可能となる。

液晶表示装置の構成を示す分解斜視図である。 液晶パネルの構成を示す説明図である。 ドライバＩＣの構成を示すブロック図である。 関連技術におけるデマルチプレクサを用いた駆動信号の分配方法を示す説明図である。 画素回路駆動波形の一例を示すタイミングチャートである。 液晶パネルの画素構成の一例を示す説明図である。 チェックパターンの一例を示す説明図である。 チェックパターンの一例を示す説明図である。 チェックパターンの一例を示す説明図である。 Ｐｉｘｅｌ Ｃｈｅｃｋパターンを表示するときの制御についての説明図である。 電圧不足の例を示すタイミングチャートである。 １×１Ｂａｒパターン、Ｄｏｔ Ｃｈｅｃｋパターンを表示する場合の制御についての説明図である。 ピッチ変換配線部の一例を示す説明図である。 ピッチ変換配線部の等価回路を示した説明図である。 実施の形態１に係るデマルチプレクサの構成を示す説明図である。 第１の分配部の構成を示す説明図である。 デマルチプレクサの構成を示す説明図である。 Ｐｉｘｅｌ Ｃｈｅｃｋパターンを表示する場合の制御についての説明図である。 駆動波形を示すタイミングチャートである。 １×１Ｂａｒパターン、Ｄｏｔ Ｃｈｅｃｋパターンを表示する場合の制御についての説明図である。 デマルチプレクサの構成を示す説明図である。 Ｐｉｘｅｌ Ｃｈｅｃｋパターンを表示する場合の制御についての説明図である。 デマルチプレクサの駆動タイミングを示すタイムチャートである。 デマルチプレクサの駆動タイミングを示すタイムチャートである。 デマルチプレクサの他の構成を示す説明図である。 第１の分配部の構成を示す説明図である。 デマルチプレクサと副画素との対応関係を示す説明図である。

（実施の形態１）
以下、実施の形態について図面を参照して詳細に説明する。なお、明細書、特許請求の範囲における“第１”、“第２”等の序数は、要素間の関係を明確にするため、および要素間の混同を防ぐために付している。したがって、これらの序数は、要素を数的に限定しているものではない。

また、“接続”という用語は、接続対象間で電気的に接続していることを意味している。“電気的に接続”は、接続対象間が、電極、配線、抵抗、キャパシタ等の電気的素子を介して接続している場合も含む。なお、“電極”や“配線”、“端子”という用語は、これらの構成要素を機能的に限定していない。たとえば、“端子”、“配線”は”電極”の一部として利用されることも可能である。また、逆に、“電極”、“端子”は“配線”の一部として利用されることも可能である。また、逆に、“電極”、“配線”は“端子”の一部として利用されることも可能である。
以下の説明においては、表示装置の一例として、液晶（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＬＣＤ）パネルを備える液晶表示装置について説明する。図１は液晶表示装置１０の構成を示す分解斜視図である。液晶表示装置１０は、液晶パネル１０１、バックライトユニット１０２、ベゼル１０３を含む。液晶パネル１０１の構成については、後記する。バックライトユニット１０２は、平面光を供給する。ベゼル１０３は枠状をなす。ベゼル１０３は液晶パネル１０１の周縁を覆う。ベゼル１０３はバックライトユニット１０２に組み付けられる。バックライトユニット１０２からの平面光は液晶パネル１０１に裏面に照射される。液晶パネル１０１は照射された光を制御し、表面に画像を表示する。

図２は液晶パネル１０１の構成を示す説明図である。液晶パネル１０１は、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）基板１、カラーフィルタ基板２００、シール部３を含む。

ＴＦＴ基板１には、複数の画素回路がマトリクス状に配置されている。カラーフィルタ基板２には、カラーフィルタ素子、ブラックマトリクスが配置されている。シール部３は、ＴＦＴ基板１とカラーフィルタ基板２とを接合する。ＴＦＴ基板１とカラーフィルタ基板２との間には、液晶が配置されている。

ＴＦＴ基板１には、走査ドライバ１２、データ線ＥＳＤ（Ｅｌｅｃｔｒｏ−Ｓｔａｔｉｃ−Ｄｉｓｃｈａｒｇｅ）保護回路１３、デマルチプレクサ４、ドライバＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）１４が配置されている。また、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔｓ）１５の一端が、ＴＦＴ基板１に接続されている。

走査ドライバ１２は、ＴＦＴ基板１のアクティブマトリクス部１１の左右の外側に配置されている。走査ドライバ１２は、走査線を駆動する。データ線ＥＳＤ保護回路１３は、静電気放電による破損を防ぐ。ドライバＩＣ１４はデマルチプレクサ４に、画素を駆動する駆動信号を供給する。画素内の液晶は、この駆動信号に基づき、配向が制御される。なお、画素は、後記する副画素を示す。
デマルチプレクサ４は、ドライバＩＣから供給された駆動信号をデータ線に接続されている画素に分配する。ドライバＩＣ１４は、異方性導電フィルムを用いてＴＦＴ基板１に実装される。ＴＦＴ基板１は、ＦＰＣ１５を介して外部の機器と接続される。

液晶パネル１０１は、例えば、Ｙ行Ｘ列（Ｙ、Ｘは、１以上の整数）に配置された主画素を含む。各副画素は、カラーフィルタ基板２により、１つの色を表示する。各主画素は第１色から第Ｎ色（Ｎは２以上の整数）の副画素を含む。ここでは、Ｎ＝３である。第１色は赤色である。第２色は緑色である。第３色は青色である。各副画素に対応して、画素回路が設けられている。

図３はドライバＩＣ１４の構成を示すブロック図である。ドライバＩＣ１４は、データ受信部１４１、タイミングコントローラ１４２、パネルコントローラ１４３、階調電圧制御部１４４、ソースドライバ１４５、ＤＣ／ＤＣコンバータ１４６を含む。

データ受信部１４１は外部装置から画像信号を受信する。例えば、画像信号は、ＭＩＰＩ（登録商標）（Ｍｏｂｉｌｅ Ｉｎｄｕｓｔｒｙ Ｐｒｏｃｅｓｓｏｒ Ｉｎｔｅｒｆａｃｅ）規格の信号である。タイミングコントローラ１４２は、外部装置から制御信号を受け取る。制御信号は、例えば、水平同期信号、垂直同期信号である。タイミングコントローラ１４２は、輝度制御部１４２１、色制御部１４２２、ガンマ補正・ＶＣＯＭ調整部１４２３を含む。輝度制御部１４２１は画像信号に基づき、各画素の輝度値を求める。色制御部１４２２は輝度値に基づき、各副画素の輝度値を求める。ガンマ補正・ＶＣＯＭ調整部１４２３は、ガンマ補正を行う。また、ガンマ補正・ＶＣＯＭ調整部１４２３は、共通電極に印加する電圧の補正を行う。パネルコントローラ１４３は、水平同期信号に基づき、走査ドライバ１２への制御信号とデマルチプレクサ４への制御信号を出力する。階調電圧制御部１４４は、各副画素の輝度値を階調値に置き換え、階調値に応じた電圧をソースドライバ１４５に出力する。ソースドライバ１４５は、階調電圧制御部１４４から得た電圧と垂直同期信号とから駆動信号を生成し、デマルチプレクサ４へ出力する。ＤＣ／ＤＣコンバータ１４６は、外部からの入力電源を元に、自ら又は他の部品へ電源を供給する。また、画素回路へ共通電極に与える電圧ＶＣＯＭを供給する。

液晶表示装置１０は、表示部、制御回路及びドライバ回路を含む。表示部は例えば、液晶パネル１０１である。制御回路は例えば、パネルコントローラ１４３である。ドライバ回路は例えば、ソースドライバ１４５である。

次に、デマルチプレクサについて説明する。関連技術において、液晶パネルの高精細化が進んだことにより、データ線の本数が増加している。それに応じて、データ線を駆動するドライバＩＣの出力端子を増やす必要がある。しかしながら、表示装置の狭額縁化、小型化の要請により、ドライバＩＣの配置スペースには制限がある。そのため、ドライバＩＣの出力端子の本数を、データ線の本数と同数、設けることが困難となっている。すなわち、ドライバＩＣの出力端子とデータ線とを一対一とすることが困難となっている。そこで、ドライバＩＣとデータ線との間に、デマルチプレクサを配置している。デマルチプレクサにより、ドライバＩＣの出力端子の本数を、データ線の本数よりも少なくすることが可能となる。

デマルチプレクサは、１つの入力端子から入力された入力信号を複数ある端子のいずれか１つの出力端子へ分配する回路である。１つの入力端子と、それに対応する複数の出力端子の組を複数有するデマルチプレクサもある。デマルチプレクサは、ＴＦＴを用いたアナログスイッチから構成される。デマルチプレクサは、このアナログスイッチを切り替えることにより、入力信号の分配を行う。アナログスイッチの切り替えは、制御信号により行う。デマルチプレクサは、ドライバＩＣの出力を走査期間内にｎ回アナログスイッチを切り替えることで、ドライバＩＣの出力端子数のｎ倍のデータ線を駆動可能となる。

次に、関連技術におけるデマルチプレクサについて説明する。図４は関連技術におけるデマルチプレクサを用いた駆動信号の分配方法を示す説明図である。デマルチプレクサ４００は６本の入力端子Ｓ１からＳ６と、１２本の出力端子Ｘ１からＸ６、Ｙ１からＹ６と、２本の制御信号端子ＣＮ１、ＣＮ２とを含む。Ｄ１からＤ６はそれぞれ、入力端子Ｓ１からＳ６に入力される駆動信号を示す。デマルチプレクサ４００は入力端子が６本に対し、出力端子が１２本であるから、６対１２のデマルチプレクサである。デマルチプレクサ４００は、制御信号端子ＣＮ１、ＣＮ２へ入力される制御信号ＣＫＨ１、ＣＫＨ２により、分配動作を制御する。

デマルチプレクサ４００は、入力端子Ｓｎから入力された信号を、出力端子Ｘｎ又はＹｎに分配する分配部４０１ｎ（ｎは１から６の整数）を有している。分配部４０１ｎはそれぞれ、２つスイッチング素子４０２を含む。スイッチング素子４０２は、制御信号ＣＫＨ１又はＣＫＨ２により制御される。制御信号ＣＫＨ１がアクティブのときに、２つのスイッチング素子の一方がオンとなる。制御信号ＣＫＨ２がアクティブのときに、２つのスイッチング素子の他方がオンとなる。図４において、分配部４０１１を線で囲み示している。分配部４０１１は、制御信号ＣＫＨ１がアクティブのときに、入力端子Ｓ１から入力した信号を出力端子Ｘ１に分配する。分配部４０１１は、制御信号ＣＫＨ２がアクティブのときに、入力端子Ｓ１から入力した信号を出力端子Ｙ１に分配する。分配部４０１２から分配部４０１６の動作も、分配部４０１１と同様である。また、制御信号ＣＫＨ１、ＣＫＨ２ともにアクティブとなることは、想定されていない。

図４における駆動信号の分配動作について説明する。液晶は一般的に交流駆動される。そのため、正負電圧の対称性を考慮して画素に印加される電圧の極性が均一になるように接続する。液晶ディスプレイでは画質の低下を防ぐために隣接副画素同士で極性を反転させる（データ線反転）駆動する。なお、画質低下の一例として、いわゆるフリッカーがある。このため、同極性同士の信号をペアにして２×３組や３×２組のセットが用いられる。

図４は２×３組を２セット示している。図４において、入力端子Ｓ１からＳ６に入力される駆動信号を三角形と四角形とで２つに分類している。同じ図形の駆動信号は、同極性の信号であることを示す。異なる図形の駆動信号は、極性が異なる駆動信号であることを示す。駆動信号Ｄ１、Ｄ３、Ｄ５は互いに同極性であることを示す。駆動信号Ｄ２、Ｄ４、Ｄ６は互いに同極性であることを示す。また、駆動信号Ｄ１、Ｄ３、Ｄ５と、駆動信号Ｄ２、Ｄ４、Ｄ６とは異なる極性の信号であることを示す。

出力端子Ｘ１からＸ６、Ｙ１からＹ６に接続するＲ１からＲ４、Ｇ１からＧ４、Ｂ１からＢ４は、副画素を示している。アルファベットは副画素の色を示している。Ｒ１からＲ４は赤色の副画素を示している。Ｇ１からＧ４は緑色の副画素を示している。Ｂ１からＢ４は青色の副画素を示している。数字は副画素を含む主画素の識別するものである。同じ数字が付された副画素は同一の主画素に含まれることを示している。例えば、Ｒ１、Ｇ１、Ｂ１は同一の画素に含まれている。

図４に示すデマルチプレクサ４００は、隣接する副画素同士で異なる極性の信号が印加されるように動作する。例えば、駆動信号Ｄ１、Ｄ３、Ｄ５が正極性の信号であるとする。この場合、駆動信号Ｄ２、Ｄ４、Ｄ６は負極性の信号である。そして、制御信号ＣＫＨ１がアクティブであるとき、駆動信号Ｄ１は副画素Ｒ１に分配される。駆動信号Ｄ２は副画素Ｇ１に分配される。駆動信号Ｄ３は副画素Ｇ２に分配される。駆動信号Ｄ４は副画素Ｂ２に分配される。駆動信号Ｄ５はＢ３に分配させる。駆動信号Ｄ６は副画素Ｒ４に分配される。

制御信号ＣＫＨ２がアクティブであるとき、駆動信号Ｄ１は副画素Ｂ１に分配される。駆動信号Ｄ２は副画素Ｒ２に分配される。駆動信号Ｄ３は副画素Ｒ３に分配される。駆動信号Ｄ４は副画素Ｇ３に分配される。駆動信号Ｄ５は副画素Ｇ４に分配される。駆動信号Ｄ６は副画素Ｂ４に分配される。２回の電圧印加で、副画素に印加される電圧の極性は、左から順に示すと次のようになる。正、負、正、負、正、負、正、負、正、負、正、負。このように、関連技術においても、デマルチプレクサ４００を用いて、隣接する副画素に異なる極性の信号が印加される動作を実現できる。

しかし、デマルチプレクサを用いると、電圧不足が発生しやすくなる。上述のデマルチプレクサ４００を用いた場合、一走査期間を二分して、２つの副画素に順次駆動信号の印加を行う。そのため、デマルチプレクサを用いない場合と比較して、副画素への駆動信号を印可する時間が約半分となる。印加する時間が短くなれば、その分だけ、電圧不足が発生しやすくなる。そして、デマルチプレクサによる電圧不足は、次のような不具合をもたらす。

図５は画素回路駆動波形の一例を示すタイミングチャートである。横軸は時間で、単位は秒（ｓ）である。縦軸は電圧で、単位はボルト（Ｖ）である。ｇａｔｅと付された波形はゲート信号を示す。ｄａｔａと付された波形は駆動信号を示す。Ｐｉｘｅｌと付された波形は画素電極の電位を示す。ＶＣＯＭは共通電極又は対向電極であって、画素電極との間で電圧を保持する相手側の電極である。Ｐｉｘｅｌと付された波形は、このＰｉｘｅｌの電位を示す。Ｐｉｘｅｌは、図５のチャートでは、最初のゲート信号の立ち上がり後に正電圧が書き込まれ、次のゲート信号の立ち上がりで負電圧が書き込まれている。図５に示すように、ＶＣＯＭと駆動信号とには、画素回路を構成するＴＦＴに起因するつきぬけ電圧（Ｆｅｅｄｔｈｒｏｕｇｈ ｖｏｌｔａｇｅ）分の直流成分の差がある。
この突き抜け電圧は、ＴＦＴの寄生容量と、保持容量及び液晶容量との容量比に依存する。特に液晶の誘電異方性により、駆動信号の電圧が異なると、この突抜け電圧が異なる場合がある。特に、副画素に順次印加される、第１駆動信号、第２駆動信号の電圧差が大きくなると、この突抜け電圧の差が大きくなる。なお、第1駆動信号は、例えば黒に対応する電圧を有し、第２駆動信号は、白に対応する電圧を有する。
またゲート電圧によってＴＦＴの寄生容量が変化するため、駆動信号の電圧の絶対値が同じでも、駆動信号の極性が異なると、この突抜け電圧が異なる。例えば、副画素に順次印加される、第１１駆動信号、第１２駆動信号の電圧が同じでも、極性が異なると、この突抜け電圧が異なる。
このように、極性が異なり、電圧差が大きな駆動信号が画素に順次印加されると、突き抜け電圧の差が大きくなり、かかる突抜け電圧の差がフリッカー（正負非対称成分）として観測される。デマルチプレクサにより電圧不足があると、この差を助長することとなり、フリッカーが悪化する。そのためデマルチプレクサは電圧不足を生じないような駆動条件が求められる。

一方、液晶表示装置では、製品出荷時に、チェックパターンという所定の画像パターンを用いて、表示性能に問題がないかが確認される。液晶表示装置は、チェックパターンを表示した場合においては、特に、フリッカーが生じないことが求められる。

チェックパターンとチェックパターン表示時の駆動信号の印加について、説明する。図６は液晶パネルの画素構成の一例を示す説明図である。図６に示す画素構成は、図４に示した１行４列の構成を６行４列の構成にしたものである。以下の説明においては、図６に示す画素構成の液晶表示装置での動作について説明する。

図７から図９はチェックパターンの一例を示す説明図である。図７は１×１Ｂａｒパターンと呼ばれるチェックパターンを示している。１×１Ｂａｒパターンは、一行毎に白と黒を交互に繰り返すパターンである。図７に示す例では、奇数行は黒であり、偶数行は白である。

図８はＰｉｘｅｌ Ｃｈｅｃｋパターンと呼ばれるチェックパターンを示している。Ｐｉｘｅｌ Ｃｈｅｃｋパターンは左右方向に隣接する主画素毎に黒、白、黒、白を繰り返すパターンである。Ｐｉｘｅｌ Ｃｈｅｃｋパターンは上下方向に隣接して並ぶ主画素も、黒、白、黒、白の繰り返しになっている。すなわち、奇数行が白、黒、白、黒であれば、偶数行は黒、白、黒、白となっている。

図９はＤｏｔ Ｃｈｅｃｋパターンと呼ばれるチェックパターンを示している。Ｄｏｔ Ｃｈｅｃｋパターンは左右方向に隣接する副画素毎に黒、白、黒、白を繰り返すパターンである。Ｄｏｔ Ｃｈｅｃｋパターンは上下方向に隣接して並ぶ副画素も、黒、白、黒、白の繰り返しとなっている。

次に、関連技術によるデマルチプレクサ４００を採用した液晶表示装置において、発生する電圧不足について説明する。最初に、図１０、図１１を参照して電圧不足の具体例について説明する。そして、図１３、図１４を参照して、電圧不足が発生する原因について説明する。
図１０はＰｉｘｅｌ Ｃｈｅｃｋパターンを表示する場合の制御についての説明図である。図１０Ａは、Ｐｉｘｅｌ Ｃｈｅｃｋパターンを表示する場合の各副画素の制御内容を示した説明図である。図１０Ｂは、奇数行の副画素への駆動信号の印加を示す説明図である。図１０Ｃは、偶数行の副画素への印加順を示す説明図である。図１０に示すＲ１からＲ４、Ｇ１からＧ４、Ｂ１からＢ４は副画素を示す。Ｂ＋、Ｂ−、Ｗ＋、Ｗ−は、副画素に印加する駆動信号を示している。Ｂ＋は正極性の黒を示す。Ｂ−は負極性の黒を示す。Ｗ＋は正極性の白を示す。Ｗ−は負極性の白を示す。図１０Ｂ、１０Ｃにおいては、Ｄ１からＤ６は駆動信号を示す。図１０Ａは図８に示したＰｉｘｅｌ Ｃｈｅｃｋパターンを表示する際に各副画素に印加されるべき駆動信号を示している。上記のように、関連技術におけるデマルチプレクサ４００の各分配部４０１ｎは、一走査期間を二分して、２つの副画素に順次駆動信号を印加する。一走査期間の前半の印加を１回目の印加又は単に１回目と言う。一走査期間の後半の印加を２回目の印加又は単に２回目と言う。デマルチプレクサ４００に入力される駆動信号Ｄ１からＤ６は、分配部４０１ｎにより、１回目と２回目とで異なる副画素に駆動信号の印加を行う。図１０Ｂ、１０Ｃは、各駆動信号Ｄ１からＤ６が１回目に印加される副画素と２回目に印加される副画素をそれぞれ示している。すなわち、駆動信号Ｄ１からＤ６に対応する各行には、２つのカラムに駆動信号が記入されている。図１０Ｂ、１０Ｃにおいて、各行の駆動信号が記入されている２つのカラムの間に矢印を記入することにより、駆動信号の印加順を示している。例えば、図１０Ｂに示すように、奇数行の書き込みにおいて、駆動信号Ｄ１により、１回目、副画素Ｒ１にＢ＋が印加されたのちに、２回目、副画素Ｂ１にＢ＋が印加されたことを示している。図１０Ｂ、１０Ｃの難易欄は、副画素への２回目の印加の難易を示している。２回目に電圧不足とならない場合を容易であるとしてＯ、電圧不足となる場合を困難としてＸとしている。

図１１は電圧不足の例を示すタイミングチャートである。図１１はＰｉｘｃｅｌ Ｃｈｅｃｋパターンを表示する場合において、液晶パネルの奇数行についての駆動信号の印加動作を示している。図１１の上段のチャートにおいて、横軸は時間である。単位は秒（ｓ）である。図１１の上段のチャートにおいて、縦軸は電位である。単位は（Ｖ）である。図１１の上段のチャートにおいて、Ｖｃはデータ中心の電位を示す。ＶＣＯＭは共通電極又は対向電極の電位を示す。Ｗ＋は正極性の白の電位である。Ｂ＋は正極性の黒の電位である。Ｂ−は負極性の黒の電位である。Ｗ−は負極性の白の電位である。図１１の下段は、デマルチプレクサへ入力される制御信号ＣＫＨ１、ＣＫＨ２の時間変化を示すチャートである。また、ＳＣＡＮは走査信号である。制御信号ＣＫＨ１、ＣＫＨ２、走査信号ＳＣＡＮは正論理（ハイアクティブ）である。

図１１は図１０Ｂに示した動作をタイミングチャートで表したものである。駆動信号Ｄ１により、Ｂ＋、Ｂ＋の印加が行われる。この印加では、１回目は電圧不足となるが、２回目は電圧不足とはならない。駆動信号Ｄ２により、Ｂ−、Ｗ−の印加が行われる。この印加では２回目に電圧不足となる。駆動信号Ｄ３により、Ｗ＋、Ｂ＋の印加が行われる。この印加では、２回目に電圧不足となる。駆動信号Ｄ４により、Ｗ−、Ｂ−の印加が行われる。この印加では、２回目に電圧不足となる。駆動信号Ｄ５により、Ｂ＋、Ｗ＋の印加が行われる。この書き込みでは、２回目に電圧不足となる。駆動信号Ｄ６により、Ｗ−、Ｗ−の印加が行われる。この印加では、１回目は電圧不足となるが、２回目は電圧不足とはならない。奇数行と同様に偶数行の印加について検討すると、図１０Ｃに示す結果となる。

以上のように、関連技術におけるデマルチプレクサ４００を用いた場合、フリッカー測定等でよく用いられＰｉｘｅｌ Ｃｈｅｃｋパターン表示時に、電圧不足が発生する。電圧不足により、液晶に直流成分が印加される。それにより、フリッカーが増大するという不具合が発生する。また、電圧不足によりコントラストが低下するという不具合が発生する。

Ｐｉｘｃｅｌ Ｃｈｅｃｋパターン以外についても、検証する。図１２は１×１Ｂａｒパターン、Ｄｏｔ Ｃｈｅｃｋパターンを表示する場合の制御についての説明図である。図１２Ａは、２つのパターンを表示する場合の各副画素の制御内容を示した説明図である。図１２Ｂは、１×１Ｂａｒパターンにおいて、奇数行の副画素への書き込み順を示す説明図である。図１２Ｃは、Ｄｏｔ Ｃｈｅｃｋパターンにおいて、奇数行の副画素への書き込み順を示す説明図である。図１２において、副画素、印加する駆動信号などの表現形式は図１０と同様であるから、説明を省略する。図１２Ｂ、Ｃに示すように、関連技術におけるデマルチプレクサ４００を用いた場合であっても、１×１Ｂａｒパターン、Ｄｏｔ Ｃｈｅｃｋパターンであれば、電圧不足を生じるおそれは少ない。

以上のように、Ｐｉｘｅｌ Ｃｈｅｃｋパターン等の表示で、電圧不足が生じるのは、次のような原因によると考えられる。図１３はピッチ変換配線部の一例を示す説明図である。図１４はピッチ変換配線部の等価回路を示した説明図である。図１４では、等価回路として、抵抗Ｒと容量Ｃとを有するローパスフィルを示している。
図１３はドライバＩＣの出力端子とデマルチプレクサの入力端子とを結ぶピッチ変換パターンを示している。図１３に示すように、ドライバＩＣ出力端子の配置幅はアクティブマトリクス表示幅より狭い。そのため、ドライバＩＣの出力端子近傍は、隣接する配線の間隔が密になる。配線の間隔が密にならざるを得ないのは、次の理由による。液晶表示パネルの高精細化に伴いデータ線の本数が増えている。一方で表示装置の狭額縁化を実現するために、配線スペースに限りがある。そのため、デマルチプレクサを用いる場合であっても、図１３に示すように、ピッチ変換配線部は配線が混みあった状態になる。配線が混みあった状態となることにより、フリンジ容量が大きくなる。フリンジ容量は図１４のコンデンサＣ１に対応する。

一方、ドライバＩＣの低消費電力化の要求から、ドライバＩＣの出力回路のインピーダンスを下げることは困難である。すなわち、ドライバＩＣの出力電流を増大させることは困難である。したがって、ドライバＩＣの出力電流の一部が、図１４に示すコンデンサＣの充電、放電に消費されてしまう。そのため、データ線に十分な電流が供給できず、駆動信号の電圧不足が発生する。特に、黒から白、白から黒への書き込みにおいては、一回で１００％印加するのが、困難である。以上のことから、ドライバＩＣとデータ線との間に配置されるデマルチプレクサの抵抗を下げる、印加能力を最適化するといった対策では、電圧不足を抑制困難である。
また、異なる極性を有する駆動信号が順次入力されると、容量Ｃに保持された電位がキャンセルされ、画素に印加される電圧が低下する。

以上のように、表示装置の高精細化、狭額縁化が進むと、同極性の信号であっても、１回のデマルチプレクサの選択期間だけで白→黒、黒→白を完全に印加することが困難である。上述した関連技術のデマルチプレクサを用いて、異なる色同士のデータを組み合わせて印加する場合には、不具合が生じる。例えば全面赤とか全面青等の単色表示のパターンであっても、駆動信号としては白→黒、黒→白の組み合わせになってしまう。そのため、コントラストが低下してしまうという課題がある。自然画の場合にも、異なる色同士は隣接画素間であってもデータの相関が少ないため、駆動信号が白→黒、黒→白の組み合わせとなる可能性がある。したがって、Ｐｉｘｃｅｌ Ｃｈｅｃｋパターンの表示において、電圧不足を抑制しないと、自然画の表示においても、電圧不足が生じるおそれがある。それにより、コントラストの低下やフリッカーの増大などの問題が発生する。

実施の形態１は、上記の問題を解決するために、次のような着眼点で液晶表示装置を構成する。まず、同じ色同士の隣接するデータは相関が大きく白黒の変化が少ないという画像データの性質を利用する。そして、白→黒、黒→白の駆動信号印加の組み合わせがなるべく生じないようなデマルチプレクサの回路構成と、電圧不足を補う駆動方法を採用する。

図１５は実施の形態１に係るデマルチプレクサ４の構成を示す説明図である。デマルチプレクサ４は、第１の分配部４１、第２の分配部４２、第３の分配部４３、第４の分配部４４、第５の分配部４５、第６の分配部４６を含む。また、デマルチプレクサ４は、制御信号ＣＫＨが入力される制御信号端子ＣＮを含む。第１の分配部４１から第６の分配部４６それぞれは、同様な構成となっている。以下、代表して、第１の分配部４１について説明する。

図１６は第１の分配部４１の構成を示す説明図である。第１の分配部４１は入力端子Ｓ１、２つのスイッチング素子４１１、４１２、２つの出力端子Ｘ１、Ｙ１を含む。スイッチング素子４１１は、入力端子Ｓ１と出力端子Ｘ１とを電気的に接続状態又は切断状態のいずれかの状態に切り替える素子である。スイッチング素子４１２は、入力端子Ｓ１と出力端子Ｙ２とを電気的に接続状態又は切断状態のいずれかの状態に切り替える素子である。スイッチング素子４１１、４１２は、例えば、トランジスタ、ＭＯＳ ＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などの半導体素子である。スイッチング素子４１１、４１２のそれぞれが、接続状態又は切断状態のいずれかの状態を取るかについては、デマルチプレクサ４の制御端子に入力される制御信号ＣＫＨにより定まる。スイッチング素子４１１、４１２の状態は互いに対称となるように制御される。スイッチング素子４１１が接続状態である場合、スイッチング素子４１２は切断状態となる。スイッチング素子４１１が切断状態である場合は、スイッチング素子４１２は接続状態となる。スイッチング素子４１１、４１２がこのように動作することにより、第１の分配部４１において、入力端子Ｓ１から入力された信号は、出力端子Ｘ１又は出力端子Ｙ１のいずれか一方から出力される。すなわち、第１の分配部４１は、入力端子Ｓ１から入力された信号を、出力端子Ｘ１又は出力端子Ｙ１のいずれか一方に分配する。第２の分配部４２から第６の分配部４６についても、第１の分配部４１と同様に動作する。

以上のように、第１の分配部４１から第６の分配部４６のそれぞれは、デマルチプレクサ４に制御信号により２つの状態のうち、いずれかの状態を取る。そして、入力される制御信号ＣＫＨは、第１の分配部４１から第６の分配部４６のすべてに対して共通である。したがって、デマルチプレクサ４全体でも取り得る状態は２つである。２つの状態のいずれの状態になるかは、制御信号ＣＫＨにより制御される。したがって、制御信号ＣＫＨは最低１ビットのデジタル信号である。

図１５に示す、主画素ＰＸｍ（ｍは１から４の整数）は、赤色の副画素Ｒｍと、青色の副画素Ｂｍと、緑色の副画素Ｇｍとを有する。例えば、主画素ＰＸ１は、赤色の副画素Ｒ１と、青色の副画素Ｂ１と、緑色の副画素Ｇ１とを有する。主画素ＰＸ１からＰＸ４は図１５に示すように一列に配置されている。主画素ＰＸ１からＰＸ４の配置方向は、走査線の配線方向である。表示装置１０の表示部の一例である液晶パネル１０１は、一列に配置された、少なくとも第１から第４の主画素を含む。第１の主画素は、例えば、主画素ＰＸ１である。第２の主画素は、例えば、主画素ＰＸ２である。第３の主画素は、例えば、主画素ＰＸ３である。第４の主画素は、例えば、主画素ＰＸ４である。第２の主画素は第１の主画素と第３の主画素とに隣接している。第４の主画素は第３の主画素に隣接している。
第１の主画素から第４の主画素の各々は、一列に配置された第１色から第３色の副画素を含む。第１色は、例えば赤色である。第２色は、例えば緑色である。第３色は、例えば青色である。

デマルチプレクサ４の入力端子Ｓ１からＳ６には、ドライバＩＣ１４が出力した駆動信号が入力される。デマルチプレクサ４の出力端子Ｘ１からＸ６及びＹ１からＹ６それぞれは、ドライバＩＣ１４から出力された副画素を駆動するための駆動信号が入力される。

デマルチプレクサ４は駆動信号の分配を次のように行う。上述したように、デマルチプレクサ４に含まれる第１の分配部４１から第６の分配部４６は同様な動作をするから、代表して、第１の分配部４１による駆動信号の分配動作について、説明する。第１の分配部４１は、入力端子Ｓ１から入力された駆動信号を副画素ＳＰＸ１又は副画素ＳＰＸ２に分配する。第１の分配部４１が副画素ＳＰＸ１又は副画素ＳＰＸ２のいずれかに駆動信号を分配するかについては、制御信号により制御される。

デマルチプレクサ４により、２つの主画素ＰＸ１、ＰＸ３に含まれる副画素は３個の副画素群に群分けされる。図１５では、第ｋ（ｋは１から３の整数）の副画素群は、第ｋ色の副画素ＳＰＸ２ｋ−１と副画素ＳＰＸ２ｋとを含んでいる。ここで、第１色は赤色、第２色は緑色、第３色は青色である。すなわち、第１から第Ｎの副画素群の各々は、第１色から第Ｎ色の副画素をそれぞれ含んでいる。そして、第ｋの副画素群は、第ｋの分配部（４０＋ｋ）に対応する。第ｋの分配部は、入力された駆動信号を同時に分配する。また、２つの主画素ＰＸ２、ＰＸ４に含まれる副画素についても、主画素ＰＸ１、ＰＸ３と同様に３つの副画素群に群分けされる。各副画素群は一つの分配部と対応する。すなわち、第１から第Ｎの副画素群の各々に対応する分配部は、入力された駆動信号を同時に分配する。

前記したチェックパターンにおいて、画質の低下を抑制するため、デマルチプレクサ４は、複数の副画素を含む副画素群の中の何れか１の副画素に、この１つの副画素を駆動する駆動信号を分配する分配部を備える。この分配部は、図１５の例では、第１の分配部４１から第６の分配部４６である。
例えば、第１の分配部４１は、図１５、図１６で示したように、複数の副画素（ＳＰＸ１、ＳＰＸ２）を含む副画素群の中の何れか１の副画素に、この１つの副画素を駆動する駆動信号を分配する。
副画素群は、１つ以上の主画素が間に配置された複数の主画素に含まれる複数の副画素であって、同極性の駆動信号が入力される、同一色の複数の副画素を含む。例えば、第１の分配部４１の例では、副画素群は、１つ以上の主画素ＰＸ２が間に配置された複数の主画素（ＰＸ１、ＰＸ３）に含まれる複数の副画素であって、同極性の駆動信号が入力される、同一色の複数の副画素（ＳＰＸ１、ＳＰＸ２）である。すなわち、副画素群は、１つの主画素ＰＸ２が間に配置された２つの主画素（ＰＸ１、ＰＸ３）に含まれる第１、第２の副画素（ＳＰＸ１、ＳＰＸ２）副画素を含む。第１、第２の副画素は、同極性の駆動信号が入力される、同一色の副画素である。
この構成により、チェックパターンの実行において、ドライバＩＣ１４は、第１、第２の副画素に対応して設けられている分配部に、第１の副画素の第１の駆動信号と、第２の副画素の第２の駆動信号とを順次入力することができる。この第１の駆動信号、第２の駆動信号は、同極性の駆動信号であり、かつ、同輝度（例えば、黒または白）に対応する駆動信号である。そのため、本実施の形態の表示装置によれば、図１０、図１１で説明した、電圧不足による画質低下を抑制できる。なお、本実施の形態のデマルチプレクサの具体例については、後記する実施例１、２で説明する。

図１５には１つのデマルチプレクサ４とそれに対応する４つの主画素ＰＸ１からＰＸ４を示している。液晶表示装置１０において、デマルチプレクサ４と主画素ＰＸ１からＰＸ４との組が複数組、走査線が延びる方向、いわゆるＸ方向に、並んで設けられている。デマルチプレクサ４と主画素ＰＸ１からＰＸ４との組を設ける数は、Ｘ方向の画素数により定まる。Ｘ方向に並んだ複数の主画素ＰＸ１からＰＸ４は、走査方向、いわゆるＹ方向に複数設けられる。Ｙ方向に並ぶ主画素ＰＸ１からＰＸ４には、同一のデマルチプレクサ４が対応する。

以上のことから、ドライバＩＣ１４は、一走査期間を複数期間に分割する。ドライバＩＣ１４は、各期間で異なる副画素に駆動信号を供給する。デマルチプレクサ４は、各副画素群に一対一で対応する分配部を含む。そして、分配部は、対応する副画素群の中の各副画素に、各画素の駆動信号を順次分配する。図１５に示す構成では、副画素群に対応する分配部は、順次入力された駆動信号を、第１の副画素、第２の副画素に順次分配する。また、デマルチプレクサ４は複数の分配部４１から４６を有するから、ドライバＩＣ１４により入力された駆動信号を同時に複数の副画素に分配する。

（実施例１）
実施の形態１に係わる液晶表示装置１０が備えるデマルチプレクサ４の１実施例について説明する。図１７はデマルチプレクサ４の構成を示す説明図である。本実施例のデマルチプレクサ４は、制御信号ＣＫＨが２ビット構成である。パネルコントローラ１４３が、制御信号ＣＫＨを生成する。生成された駆動信号ＣＫＨはデマルチプレクサ４に入力される。制御信号ＣＫＨは、第１の制御信号ＣＫＨ１（以下、単に「制御信号ＣＫＨ１」と記す）と第２の制御信号ＣＫＨ２（以下、単に「制御信号ＣＫＨ２」と記す）とを含む。デマルチプレクサ４は、制御信号端子ＣＮ１、ＣＮ２を含む。制御信号端子ＣＮ１に制御信号ＣＫＨ１が入力される。制御信号端子ＣＮ２に制御信号ＣＫＨ２が入力される。図１７に示すスイッチング素子は、それぞれが取り得る状態と、制御信号ＣＫＨ１及びＣＫＨ２との関係を説明するために、便宜的に機械スイッチを記載している。第１の分配部４１が備えるスイッチング素子４１１は、制御信号ＣＫＨ１により制御される。図１７では、制御信号ＣＫＨ１がアクティブではないときに、スイッチング素子４１１は切断状態を取ることを示している。制御信号ＣＫＨ１がアクティブである場合、スイッチング素子４１１は接続状態を取る。同様に、第１の分配部４１が備えるスイッチング素子４１２は、制御信号ＣＫＨ２により制御される。制御信号ＣＫＨ２がアクティブでない場合、スイッチング素子４１２は切断状態を取る。制御信号ＣＫＨ２がアクティブである場合、スイッチング素子４１２は接続状態を取る。なお、制御信号ＣＫＨ１及びＣＫＨ２は、正論理信号（アクティブハイ）である。すなわち、制御信号ＣＫＨ１及びＣＫＨ２は、ハイ（Ｈ）のときアクティブである。制御信号ＣＫＨ１及びＣＫＨ２は、ロー（Ｌ）のときアクティブではない。

第１の分配部４１により、入力端子Ｓ１に入力された駆動信号Ｄ１は、次のように分配される。制御信号ＣＫＨ１がアクティブであり、制御信号ＣＫＨ２がアクティブでない場合、駆動信号Ｄ１は出力端子Ｘ１から出力される。すなわち、副画素ＳＰＸ１に駆動信号が印加される。制御信号ＣＫＨ１がアクティブではなく、制御信号ＣＫＨ２がアクティブである場合、駆動信号Ｄ１は出力端子Ｙ１から出力される。すなわち、副画素ＳＰＸ２に駆動信号Ｄ１が印加される。第２の分配部４２から第６の分配部４６も同様な分配動作を行う。

ドライバＩＣ１４は、図１７に示すデマルチプレクサ４の構成、並びにデマルチプレクサ４と主画素及び副画素との接続関係を前提として、デマルチプレクサ４への制御信号及び駆動信号を出力する。パネルコントローラ１４３は、制御信号ＣＫＨ１、制御信号ＣＫＨ２を順次アクティブとする信号を出力する。デマルチプレクサ４の分配部４１から４６は、制御信号ＣＫＨ１のアクティブ信号に応答して、副画素ＳＰＸ１など副画素群に含まれる一方の画素に駆動信号を分配する。デマルチプレクサ４の分配部４１から４６は、制御信号ＣＫＨ２のアクティブ信号に応答して、副画素ＳＰＸ２など副画素群に含まれる他方の画素に駆動信号を分配する。

副画素群は第１の副画素、第２の副画素を含む。第１の副画素は、例えば副画素ＳＰＸ１である。第２の副画素は、例えば副画素ＳＰＸ２である。第１の副画素、第２の副画素への駆動信号の分配は、デマルチプレクサ４が第１の制御信号及び第２の制御信号に応答して行う。第１の制御信号は、例えば制御信号ＣＫＨ１である。第２の制御信号は、例えば制御信号ＣＫＨ２である。すなわち、分配部４１から４６は、第１の制御信号に応答し、第１の副画素に第１の副画素の駆動信号を分配する。また、分配部４１から４６は、第２の制御信号に応答し、第２の副画素に第２の副画素の駆動信号を分配する。デマルチプレクサ４を制御する、第１の制御信号（制御信号ＣＫＨ１）と第２の制御信号（制御信号ＣＣＫＨ２）とを生成するのは、制御回路の一例であるパネルコントローラ１４３である。パネルコントローラ１４３は生成した第１、第２の制御信号をデマルチプレクサ４に順次出力する。

上述の内容を図１７と照らして、より具体的に述べれば、以下のとおりである。デマルチプレクサ４は、第１から第４の主画素に含まれる副画素に駆動信号を分配する。第１の主画素は、例えば主画素ＰＸ１である。第２の主画素は、例えば主画素ＰＸ２である。第３の主画素は、例えば主画素ＰＸ３である。第４の主画素は、例えば主画素ＰＸ４である。

デマルチプレクサ４は、第１の主画素と第３の主画素とに含まれる第１色（赤色）の副画素を含む第１の副画素群に対応する第１の分配部を含む。デマルチプレクサ４は、第１の主画素と第３の主画素とに含まれる第２色（緑色）の副画素を含む第２の副画素群に対応する第２の分配部を含む。デマルチプレクサ４は、第１の主画素と第３の主画素とに含まれる第３色（青色）の副画素を含む第３の副画素群に対応する第３の分配部を含む。デマルチプレクサ４は、第２の主画素と第４の主画素とに含まれる第１色（赤色）の副画素を含む第４の副画素群に対応する第４の分配部を含む。デマルチプレクサ４は、第２の主画素と第４の主画素とに含まれる第２色（緑色）の副画素を含む第５の副画素群に対応する第５の分配部を含む。デマルチプレクサ４は、第２の主画素と第４の主画素とに含まれる第３色（青色）の副画素を含む第６の副画素群に対応する第６の分配部を含む。

以上をより一般化した表現にすると以下のようになる。デマルチプレクサ４は、第１の主画素と第３の主画素とに含まれる第ｉ色（ｉは１、２、３の整数）の副画素を含む第ｉの副画素群に対応する第ｉの分配部を含む。デマルチプレクサ４は、第２の主画素と第４の主画素とに含まれる第ｉ色（赤色）の副画素を含む第ｉ＋３の副画素群に対応する第ｉ＋３の分配部を含む。

さらに、第１の制御信号、第２の制御信号による分配動作は、次のようになる。第ｉの分配部は、第１の制御信号に応答して、第１の主画素に含まれる副画素に駆動信号を分配する。それと共に、第ｉ＋３の分配部は、第１の制御信号に応答して、第２の主画素に含まれる副画素に駆動信号を分配する。第ｉの分配部は、第２の制御信号に応答して、第３の主画素に含まれる副画素に駆動信号を分配すると。それと共に、第ｉ＋３の分配部は、第２の制御信号に応答して、第４の主画素に含まれる副画素に駆動信号を分配する。

実施例１での駆動信号の印加動作は、以下のようになる。制御信号ＣＫＨ１は、スイッチング素子４ｎ１（ｎは１から６の整数）に入力される。制御信号ＣＫＨ２は、スイッチング素子４ｎ２に入力される。
制御信号ＣＫＨ１がローからハイに立ち上がると、スイッチング素子４ｎ１は、この立ち上がりに応答して、接続状態（オン）になる。制御信号ＣＫＨ１がハイの状態では、制御信号ＣＫＨ２がローである。制御信号ＣＫＨ２がローのとき、スイッチング素子４ｎ２は、オフである。
次いで、制御信号ＣＫＨ１がハイからローに立ち下がり、制御信号ＣＨＫ２がローから、ハイに立ち上がる。すると、スイッチング素子４ｎ１は、この立ち下がりに応答して、オフになる。また、スイッチング素子４ｎ２は、制御信号ＣＫＨ２の立ち上がりに応答して、オンになる。

実施例１において、駆動信号の副画素への印加は次のようになる。１回目の印加では、制御信号ＣＫＨ１がローからハイに立ち上がる。制御信号ＣＫＨ２はローである。スイッチング素子４ｎ１がオン状態になる。したがって、入力端子Ｓｎは出力端子Ｘｎと導通する。それにより、入力端子Ｓ１に入力された駆動信号Ｄ１は、出力端子Ｘ１を介して、副画素Ｒ１に印加される。入力端子Ｓ２に入力された駆動信号Ｄ２は、出力端子Ｘ２を介して、副画素Ｇ１に印加される。入力端子Ｓ３に入力された駆動信号Ｄ３は、出力端子Ｘ３を介して、副画素Ｂ１に印加される。入力端子Ｓ４に入力された駆動信号Ｄ４は、出力端子Ｘ４を介して、副画素Ｒ２に印加される。入力端子Ｓ５に入力された駆動信号Ｄ５は、出力端子Ｘ５を介して、副画素Ｇ２に印加される。入力端子Ｓ６に入力された駆動信号Ｄ６は、出力端子Ｘ６を介して、副画素Ｂ２に印加される。１回目の印加が終了すると、制御信号ＣＫＨ１がハイからローに立ち下がる。その後、制御信号ＣＫＨ２はローからハイに立ち上がり、２回目の印加動作となる。スイッチング素子４ｎ２がオン状態になる。したがって、入力端子Ｓｎは出力端子Ｙｎと導通する。それにより、入力端子Ｓ１に入力された駆動信号Ｄ１は、出力端子Ｙ１を介して、副画素Ｒ３に印加される。入力端子Ｓ２に入力された駆動信号Ｄ２は、出力端子Ｙ２を介して、副画素Ｇ３に印加される。入力端子Ｓ３に入力された駆動信号Ｄ３は、出力端子Ｙ３を介して、副画素Ｂ３に印加される。入力端子Ｓ４に入力された駆動信号Ｄ４は、出力端子Ｙ４を介して、副画素Ｒ４に印加される。入力端子Ｓ５に入力された駆動信号Ｄ５は、出力端子Ｙ５を介して、副画素Ｇ４に印加される。入力端子Ｓ６に入力された駆動信号Ｄ６は、出力端子Ｙ６を介して、副画素Ｂ４に印加される。
なお、前記した制御信号ＣＫＨ１、ＣＫＨ２の信号レベルの説明は、一例であり、より詳しくは、図１９に説明した制御信号ＣＫＨ１、ＣＫＨ２の信号波形図に示している。

図１８はＰｉｘｅｌ Ｃｈｅｃｋパターンを表示する場合の制御についての説明図である。図１８Ａは、Ｐｉｘｅｌ Ｃｈｅｃｋパターンを表示する場合の各副画素の制御内容を示した説明図である。図１８Ｂは、奇数行の副画素への印加順を示す説明図である。図１８Ｃは、偶数行の副画素への印加を示す説明図である。表現方法は図１０と同様である。Ｄ１からＤ６はドライバＩＣから出力される駆動信号である。駆動信号Ｄ１からＤ６は、それぞれデマルチプレクサ４の入力端子Ｓ１からＳ６に入力される。

図１８Ａ、１８Ｂに示すように、奇数行、偶数行ともに１回目の印加と２回目の印加とで、白黒（ＷＢ）、極性（＋−）が同一の駆動信号を、デマルチプレクサ４は印加するので、すべての副画素において、２回目の印加は容易となる。なお、図１８Ａ、１８Ｂに示すように、１回目の印加で副画素Ｒ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２が印加対象となる。２回目の印加で副画素Ｒ３、Ｇ３、Ｂ３、Ｒ４、Ｇ４、Ｂ４が印加対象となる。

図１９は駆動波形を示すタイミングチャートである。図１９は、図１８Ｂに示す奇数行に書き込む場合の駆動波形を示している。図１９に記載のＤ１からＤ６と、図１８Ｂに記載のＤ１からＤ６とが対応する。いずれの駆動信号の印加においても、１回目には電圧不足が生じるが、２回目は十分な印加が可能となっている。２回の印加を比較すると、１回目よりも２回目の方が、副画素への印加時間に余裕がない。そのため、２回目に電圧不足を生じる場合の方が、フリッカー等の、画質の低下が起こり易い。本実施例において、２回目の印加で電圧不足は生じないので、画質の低下を抑制することが可能である。

次に、Ｐｉｘｃｅｌ Ｃｈｅｃｋパターン以外のパターンを表示する場合の動作について、説明する。図２０は、１×１Ｂａｒパターン、Ｄｏｔ Ｃｈｅｃｋパターンを表示する場合の制御についての説明図である。図２０の表現方法は図１２と同様であるから、説明を省略する。図２０Ｂ、２０Ｃに示すように、１×１Ｂａｒパターン、Ｄｏｔ Ｃｈｅｃｋパターンいずれにおいても、２回目の印加は容易となる。図２０Ｂ、２０Ｃには偶数行について記載していないが、奇数行と動用に、２回目の印加は容易となる。

図１８Ｂ、１８Ｃ、２０Ｂ、２０Ｃに示すように、駆動信号Ｄ１からＤ６は、いずれも１回目の印加と２回目の印加とで、同極性となっている。すなわち、１回目の印加が正極性（＋）であれば、２回目の印加も正極性となる。また、１回目の印加が負極性（−）であれば、２回目の印加も負極性となる。ソースドライバ１４５は駆動信号として、第１極性の駆動信号又は第２極性の駆動信号を出力する。第１の極性は、例えば正極性である。第２の極性は、例えば負極性である。上述のように、ソースドライバ１４５は、各分配部に出力する駆動信号を、１回目の印加と２回目の印加とで同極性とする。１回目の印加と２回目の印加は同一の走査期間で行われる。したがって、ドライバ回路の一例であるソースドライバ１４５は、一列に配置された複数の主画素に含まれる副画素が走査される期間において、分配部に同極性の駆動信号を出力する。

また、図１８Ｂ、１８Ｃ、２０Ｂ、２０Ｃに示すように、ソースドライバ１４５は、隣接する副画素同士へは、異なる極性の駆動信号を出力する。すなわち、ドライバ回路は、第１の副画素を含む副画素群に対応する分配部に、第１の副画素を駆動する第１極性の駆動信号を出力する。また、第１の副画素に隣接する第２の副画素を含む副画素群に対応する分配部に、第２の副画素を駆動する第２極性の駆動信号を出力する。

以上のように、本実施例では、色が同一で、同一極性の駆動信号が印加されるという観点から副画素を群分けしている。それにより、Ｐｉｘｃｅｌ Ｃｈｅｃｋパターンを表示する場合であっても、２回目の印加で電圧不足が発生しない。それによって、画質の低下を抑制することが可能となる。

（実施例２）
実施の形態１に係わる液晶表示装置１０が備えるデマルチプレクサ４の他の実施例について説明する。図２１はデマルチプレクサ４の構成を示す説明図である。実施例２では、制御信号ＣＫＨ１、ＣＫＨ２の入力先であるスイッチング素子が、実施例１と異なる。
実施例１のデマルチプレクサ４における、副画素と分配部との対応関係は、実施例１と同様である。また、制御信号ＣＫＨ１、ＣＫＨ２の構成も、実施例１と同様である。また、主画素、副画素の配列も、実施例１と同様である。
制御信号ＣＫＨ１は、スイッチング素子４２１、４４１、４６１、４１２、４３２、４５２に入力される。制御信号ＣＫＨ２は、スイッチング素子４１１、４３１、４５１、４２２、４４２、４６２に入力される。
制御信号ＣＫＨ１がローからハイに立ち上がると、スイッチング素子４２１、４４１、４６１、４１２、４３２、４５２は、この立ち上がりに応答して、接続状態（オン）になる。制御信号ＣＫＨ１がハイの状態では、制御信号ＣＫＨ２がローである。制御信号ＣＫＨ２がローのとき、スイッチング素子４１１、４３１、４５１、４２２、４４２、４６２は、オフである。
次いで、制御信号ＣＫＨ１がハイからローに立ち下がり、制御信号ＣＫＨ２がローからハイに立ち上がる。すると、スイッチング素子４２１、４４１、４６１、４１２、４３２、４５２は、制御信号ＣＫＨ１の立ち下りに応答して、オフになる。また、スイッチング素子４１１、４３１、４５１、４２２、４４２、４６２は、制御信号ＣＫＨ２の立ち上がりに応答して、オンになる。

実施例２において、デマルチプレクサ４の動作は次のようにも表現可能である。第１の分配部は、第１の制御信号に応答して、第３の主画素に含まれる副画素に駆動信号を分配する。それと共に、第２の分配部は、第１の制御信号に応答して、第１の主画素に含まれる副画素に駆動信号を分配する。それらと共に、第３の分配部は、第１の制御信号に応答して、第３の主画素に含まれる副画素に駆動信号を分配する。それらと共に、第４の分配部は、第１の制御信号に応答して、第２の主画素に含まれる副画素に駆動信号を分配する。それらと共に、第５の分配部は、第１の制御信号に応答して、第４の主画素に含まれる副画素に駆動信号を分配する。それらと共に、第６の分配部は、第１の制御信号に応答して、第２の主画素の主画素に含まれる副画素に駆動信号を分配する。

また、第１の分配部は、第２の制御信号に応答して、第１の主画素に含まれる副画素に駆動信号を分配する。それと共に、第２の分配部は、第２の制御信号に応答して、第３の主画素に含まれる副画素に駆動信号を分配する。それらと共に、第３の分配部は、第２の制御信号に応答して、第１の主画素に含まれる副画素に駆動信号を分配する。それらと共に、第４の分配部は、第２の制御信号に応答して、第４の主画素に含まれる副画素に駆動信号を分配する。それらと共に、第５の分配部は、第２の制御信号に応答して、第２の主画素に含まれる副画素に駆動信号を分配する。それらと共に、第６の分配部は、第２の制御信号に応答して、第４の主画素に含まれる副画素に駆動信号を分配する。

以上より第１の第６の分配部の動作を、一般化した表現とすると、次のようになる。第２ｉ−１の分配部は、第１の制御信号に応答して、第ｉ ｄｉｖ ３＋３の主画素に含まれる副画素に駆動信号を分配する。それと共に、第２ｉの分配部は、第１の制御信号に応答して、第ｉ ｄｉｖ ２＋１の主画素に含まれる副画素に駆動信号を分配する。また、第２ｉ−１の分配部は、第２の制御信号に応答して、第ｉ ｄｉｖ ３＋１の主画素に含まれる副画素に駆動信号を分配する。それと共に、第２ｉの分配部は、第２の制御信号に応答して、第ｉ ｄｉｖ ２＋３の主画素に含まれる副画素に駆動信号を分配する。ｉは、前記と同様に、１、２、３の整数である。また、ｎ ｄｉｖ ｍは、ｎをｍで除した商の整数部を示す。

図２２はＰｉｘｅｌ Ｃｈｅｃｋパターンを表示する場合の制御についての説明図である。図２２Ａは、Ｐｉｘｅｌ Ｃｈｅｃｋパターンを表示する場合の各副画素の制御内容を示した説明図である。図２２Ｂは、奇数行の副画素への書き込み順を示す説明図である。図２２Ｃは、偶数行の副画素への印加順を示す説明図である。表現方法は図１０と同様である。Ｄ１からＤ６はドライバＩＣから出力される駆動信号である。駆動信号Ｄ１からＤ６は、それぞれデマルチプレクサ４の入力端子Ｓ１からＳ６に入力される。

図２２Ｂ、２２Ｃに示すように、奇数行、偶数行ともに１回目の印加と２回目の印加とで、白黒（ＷＢ）、極性（＋−）が同一の駆動信号を、デマルチプレクサ４は印加するので、すべての副画素において、２回目の書き込みは容易となる。

また、図２２Ｂ、２２Ｃに示すように、１回目に副画素Ｒ３、Ｇ１、Ｂ３、Ｒ２、Ｇ４、Ｂ２が印加対象となる。２回目に副画素Ｒ１、Ｇ３、Ｂ１、Ｒ４、Ｇ２、Ｂ４が印加対象となる。本実施例では、１回目、２回目のいずれの印加においても、隣接する副画素同士への印加が行われない。隣接する副画素への配線は隣接して配置される。そのため、隣接する配線に駆動信号が流れる場合、配線同士で容量性カップリングが発生する。しかし、本実施例では、隣接する配線に駆動信号が流れないので、容量性カップリングを低減させることが可能となる。

本実施例では、色が同一で、同一極性の駆動信号が印加されるという観点から副画素を群分けしている。それにより、Ｐｉｘｃｅｌ Ｃｈｅｃｋパターンを表示する場合であっても、２回目の印加で電圧不足が発生しない。そして、画質の低下を抑制することが可能となる。また、隣接する副画素への印加を同時に行わない。それにより、隣接する副画素への配線間に発生する容量性カップリングを低減することが可能となる。

（実施の形態２）
本実施の形態は１回目の電圧不足を改善する形態に関する。本実施の形態は、次のような考え方により、１回目の電圧不足を改善する。

実施の形態１では、副画層の群分けとデマルチプレクサ４による駆動信号の分配方法とにより、２回目の印加が改善する。それにより、２回目の印加は、印加時間を短くしても、電圧不足が発生しない構成となっている。そこで、２回目の印加時間を短くし、その分、１回目の印加時間を長くすることにより、１回目の電圧不足を改善する。

図２３はデマルチプレクサ４の駆動タイミングを示すタイムチャートである。図２３Ａは関連技術におけるデマルチプレクサの駆動タイミングを示している。図２３Ｂは本実施の形態におけるデマルチプレクサ４の駆動タイミングを示している。図２３において、ＣＫＨ１、ＣＫＨ２はデマルチプレクサ４の制御信号を示す。ＳＣＡＮは走査信号を示す。

ＳＣＡＮがハイの期間が、一走査期間である。走査期間において、一列に配置された複数の副画素が同時に走査される。制御回路は、走査期間において、第１の制御信号を出力した後に第２の制御信号を出力する。前記のように第１の制御信号は、例えば制御信号ＣＫＨ１である。第２の制御信号は、例えば制御信号ＣＫＨ２である。

図２３Ａにおいて、走査期間をｔ_ｓｃとする。１回目の選択期間をｔ_１１とする。２回目の選択期間をｔ_１２とする。走査期間の開始から、１回目の選択期間開始までの期間をｔ_ｓとする。１回目の選択期間と２回目の選択期間と間に設けられた切替期間をｔ_ｉとする。２回目の選択期間ｔ_１２の終了から、走査期間の終了までの期間をｔ_ｅとする。選択期間ｔ_１１が、１回目の印加時間である。選択期間ｔ_１２が、２回目の印加時間である。図２３Ａに示すように、関連技術におけるデマルチプレクサでは、以下の式（１１）、（１２）が成り立つ。

ｔ_ｓｃ＝ｔ_ｓ＋ｔ_１１＋ｔ_ｉ＋ｔ_１２＋ｔ_e … （１１）
ｔ_１１＝ｔ_１２ … （１２）

関連技術におけるデマルチプレクサでは、１回目の印加時間と２回目の印加時間が同じ長さとなっている。

図２３Ｂにおいて、走査期間ｔ_ｓｃ、期間ｔ_ｓ、切替期間ｔ_ｉ、期間ｔ_ｅは図２３Ａと同様である。図２３Ｂにおいて、１回目の選択期間をｔ_１とする。２回目の択期間をｔ_１２とする。選択期間ｔ_１が、１回目の印加時間である。選択期間ｔ_２が、２回目の印加時間である。選択期間ｔ_１１が、１回目の印加時間である。選択期間ｔ_１２が、２回目の印加時間である。選択期間ｔ_１１が、１回目の印加時間である。選択期間ｔ_１２が、２回目の印加時間である。図２３Ｂに示すように、本実施の形態のデマルチプレクサ４では、以下の式（１）、（２）が成り立つ。

ｔ_ｓｃ＝ｔ_ｓ＋ｔ_１１＋ｔ_ｉ＋ｔ_１２＋ｔ_e … （１）
ｔ_１＞ｔ_２ … （２）

式（２）に示すように、２回目の選択期間ｔ_１２を短くする。その短くした分、１回目の選択期間ｔ_１１を長くする。すなわち、２回目の印加時間を短くし、１回目の印加時間を長くする。

以上のように、ドライバＩＣ１４は、第１の制御信号ＣＫＨ１を第１の期間、デマルチプレクサ４の制御信号端子ＣＮ１に出力する。また、ドライバＩＣ１４は、第２の制御信号ＣＫＨ２を第２の期間、デマルチプレクサ４の制御信号端子ＣＮ２に出力する。第１の期間は、例えば、１回目の選択期間ｔ_１１である。第２の期間は、例えば、２回目の選択期間ｔ_１２である。第１の期間は、第２の期間よりも長くする。すなわち、第１の制御信号ＣＫＨ１をデマルチプレクサ４に出力する第１の期間は、第２の制御信号ＣＫＨ２をデマルチプレクサ４に出力する第２の期間よりも長い。

本実施の形態では、１回目の印加時間を２回目の印加時間よりも長くするので、１回目の電圧不足が改善される。

（実施の形態３）
本実施の形態は１回目の電圧不足を改善する形態に関する。本実施の形態は、次のような考え方により、１回目の電圧不足を改善する。
１回目の印加時間を、実施の形態２の場合よりも、さらに長くする。そのために、走査信号がアクティブとなる前に、制御信号ＣＫＨ１をアクティブにする。それにより、制御信号ＣＫＨ１がアクティブの期間、すなわち、第１回目の選択期間を長くすることが可能となる。

図２４はデマルチプレクサの駆動タイミングを示すタイムチャートである。図２４Ａは関連技術におけるデマルチプレクサの駆動タイミングを示している。図２４Ｂは本実施の形態におけるデマルチプレクサ４の駆動タイミングを示している。図２４において、ＣＫＨ１、ＣＫＨ２はデマルチプレクサ４の制御信号を示す。ＳＣＡＮ ｉはｉ番目の走査線の走査信号を示す。ＳＣＡＮ ｉ＋１は（ｉ＋１）番目の走査線の走査線信号を示す。

図２４Ａにおいて、走査期間をｔ_ｓｃとする。１回目の選択期間をｔ_１１とする。２回目の選択期間をｔ_１２とする。走査期間の開始から、１回目の選択期間までの期間をｔ_ｓとする。

図２４Ｂにおいて、走査期間をｔ_ｓｃとする。１回目の選択期間をｔ_１とする。２回目の選択期間をｔ_２とする。１回目の選択期間開始から、走査期間の開始までの期間をｔ_ｐとする。

図２４Ｂに示すように、１回目の選択期間の開始を走査期間の開始よりも前倒しする。走査期間の前に第１の制御信号の出力を開始する。それにより、図２４Ａに示す関連技術における駆動タイミングよりも、１回目の選択期間を長くすることが可能となる。まず、走査信号をアクティブとするタイミングと、制御信号ＣＫＨ１をアクティブにするタイミングを逆転することにより、図２４Ａの期間ｔ_ｓ（走査信号ＳＣＡＮ ｉの立ち上がりのタイミングと、第１の制御信号ＣＫＨ１の立ち上がりのタイミングとの時間差）がなくなる。さらに、前倒しした期間ｔ_ｐがある。したがって、１回目の選択期間ｔ_１は、以下の式（３）で表せる。

ｔ_１＝ｔ_１１＋ｔ_ｓ＋ｔ_ｐ … （３）

すなわち、１回目の選択期間ｔ_１は、関連技術における選択期間ｔ_１１よりも、（ｔ_ｓ＋ｔ_ｐ）だけ長くすることが可能となる。１回目の印加時間を関連技術における印加時間よりも、（ｔ_ｓ＋ｔ_ｐ）だけ長くすることが可能となる。

本実施の形態では、１回目の印加時間を長くしたので、１回目の電圧不足が改善される。実施の形態２と本実施の形態とを組み合わせれば、さらに、１回目の印加時間を長くすることが可能である。

（実施の形態４）
上述の実施形態では、６対１２、すなわち１対２構成のデマルチプレクサを示した。本実施の形態は、６対２４、すなわち１対４構成のデマルチプレクサに関する。図２５は、デマルチプレクサ４の他の構成を示す説明図である。デマルチプレクサ４は第１の分配部４１、第２の分配部４２、第３の分配部４３、第４の分配部４４、第５の分配部４５、第６の分配部４６を含む。また、デマルチプレクサ４は、制御信号ＣＫＨが入力される制御信号端子ＣＮを含む。

図２６は、第１の分配部の構成を示す説明図である。第１の分配部４１は、入力端子Ｓ１、スイッチング素子４１１、４１２、４１３、４１４を含む。第１の分配部４１は、入力端子Ｓ１に入力された駆動信号Ｄ１を、制御信号ＣＫＨにより、分配する。スイッチング素子４１１の一方の端子は、入力端子Ｓ１と接続されている。スイッチング素子４１１の他方の端子は、出力端子Ｘ１と接続されている。スイッチング素子４１２の一方の端子は、入力端子Ｓ１と接続されている。スイッチング素子４１２の他方の端子は、出力端子Ｙ１と接続されている。スイッチング素子４１３の一方の端子は、入力端子Ｓ１と接続されている。スイッチング素子４１３の他方の端子は、出力端子Ｚ１と接続されている。スイッチング素子４１４の一方の端子は、入力端子Ｓ１と接続されている。スイッチング素子４１４の他方の端子は、出力端子ＸＸ１と接続されている。

スイッチング素子４１１から４１４は、制御信号ＣＫＨにより接続、切断状態が切り替わる。制御信号ＣＫＨにより、スイッチング素子４１１から４１４の１つを接続状態、３つを切断状態とすることにより、入力端子Ｓ１に入力された駆動信号Ｄ１を出力端子Ｘ１、Ｙ１、Ｚ１、ＸＸ１のいずれかに分配可能である。

スイッチング素子４１１を接続状態、スイッチング素子４１２から４１４を切断状態とすると、入力端子Ｓ１に入力された駆動信号Ｄ１は出力端子Ｘ１から出力される。スイッチング素子４１２を接続状態、スイッチング素子４１１、４１３、４１４を切断状態とすると、入力端子Ｓ１に入力された駆動信号Ｄ１は出力端子Ｙ１から出力される。スイッチング素子４１３を接続状態、スイッチング素子４１１、４１２、４１４を切断状態とすると、入力端子Ｓ１に入力された駆動信号Ｄ１は出力端子Ｚ１から出力される。スイッチング素子４１４を接続状態、スイッチング素子４１１から４１３を切断状態とすると、入力端子Ｓ１に入力された駆動信号Ｄ１は出力端子ＸＸ１から出力される。第２の分配部４２から第６の分配部４６についても、第１の分配部４１と同様である。

デマルチプレクサ４は、第１の分配部４１から第６の分配部４６により、６つの駆動信号を同時に分配する。各分配部は４つの出力端子を持っているから、制御信号ＣＫＨは４種類の制御信号が必要となる。すなわち、デマルチプレクサ４の制御信号端子ＣＮには、第１の制御信号から第４の制御信号が入力される。

デマルチプレクサ４の各出力端子は１つの副画素と対応している。デマルチプレクサ４の各出力端子から出力された駆動信号は、対応する副画素に入力される。図２５にデマルチプレクサ４は出力端子が２４本であるから、２４個の副画素、すなわち８個の画素に対応する。入力端子は６本であるから、同時に６つの副画素に駆動信号を分配可能である。図２５に示すＰＸ１からＰＸ８は主画素を示す。主画素ＰＸ１に副画素Ｒ１、Ｇ１、Ｂ１を含む。副画素Ｒ１は赤色の副画素を示す。副画素Ｇ１は緑色の副画素を示す。副画素Ｂ１は青色の副画素を示す。他の主画素ＰＸ２からＰＸ８についても、主画素ＰＸ１と同様である。

図２７はデマルチプレクサ４と副画素との対応関係を示す説明図である。図２７Ａは図２５に示す副画素と同じ並び順で示したものである。極性欄は、主画素ＰＸ１の副画素Ｒ１に負極性の駆動信号が入力されるときに、他の副画素それぞれに入力される駆動信号の極性を示したものである。正極性を「＋」で示している。負極性を「−」で示している。出力端子欄は各副画素に対応するデマルチプレクサ４の出力端子を示している。入力端子欄は出力端子に対応した入力端子を示している。

図２７Ｂは、図２７Ａの並び替えたものである。図２７Ｂは分配部毎にまとめ、対応する分配部も示している。第１の分配部４１に対応する副画素群は、４つの副画素Ｒ１、Ｒ３、Ｒ５、Ｒ７を含む。副画素Ｒ１は主画素ＰＸ１に含まれる。副画素Ｒ３は主画素ＰＸ３に含まれる。副画素Ｒ５は主画素ＰＸ５に含まれる。副画素Ｒ７は主画素ＰＸ７に含まれる。４つの副画素が含まれる主画素は配置順に一つ置きとなっている。４つの副画素は、いずれも赤色で同一色である。また、副画素Ｒ１に負極性の駆動信号が入力されるときは、他の副画素Ｒ３、Ｒ５、Ｒ７にも負極性の駆動信号が入力される。すなわち、４つの副画素は同極性の駆動信号が入力される。第１の分配部４１は、入力端子Ｓ１から順次入力された駆動信号Ｄ１を４つの副画素に順次分配する。

第１の分配部４１から第６の分配部４６に対応する副画素群について、同様な事項をまとめると、以下のようになる。副画素群は、１つの主画素が間に配置された４つの主画素に含まれる第１から第４の副画素を含み、第１から第４の副画素は、同極性の駆動信号が入力される、同一色の副画素である。そして、副画素群に対応する分配部は、順次入力された駆動信号を、第１から前記第４の副画素に順次分配する。

また、第１の分配部４１から第６の分配部４６の分配動作を一般化した表現で示せば、以下のようになる。制御回路の一例であるパネルコントローラ１４３は、デマルチプレクサ４を制御する、第ｊ（ｊは１、２、３、４の整数）の制御信号を生成し、生成した第１から第４の制御信号をデマルチプレクサ４に順次出力する。第１の分配部４１から第６の分配部は、第ｊの制御信号に応答し、第ｊの副画素に第ｊの副画素の駆動信号を分配する。

本実施の形態では、実施の形態１と同様に、色が同一で、同一極性の駆動信号が印加されるという観点から副画素を群分けしている。よって、Ｐｉｘｃｅｌ Ｃｈｅｃｋパターンを表示する場合であっても、２回目の印加で電圧不足が発生しない。そして、輝度の低下やフリッカーの発生を抑制することが可能となる。

各実施の形態で記載されている技術的特徴（構成要件）はお互いに組み合わせ可能であり、組み合わせすることにより、新しい技術的特徴を形成することができる。
今回開示された実施の形態はすべての点で例示であって、制限的なものでは無いと考えられるべきである。本発明の範囲は、上記した意味では無く、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

１０ 液晶表示装置
１０１ 液晶パネル
１ ＴＦＴ基板
１１ アクティブマトリクス部
１２ 走査ドライバ
１３ データ線ＥＳＤ保護回路
１４ ドライバＩＣ
１５ ＦＰＣ
２ カラーフィルタ基板
３ シール部
４ デマルチプレクサ
４１ 第１の分配部
４２ 第２の分配部
４３ 第３の分配部
４４ 第４の分配部
４５ 第５の分配部
４６ 第６の分配部

Claims (14)

1. 第１色から第Ｎ（Ｎは２以上の整数）色の副画素を含む複数の主画素が一列に配置された表示部と、
   複数の副画素を含む副画素群の中の何れか１の副画素に、前記１つの副画素を駆動する駆動信号を分配する分配部を含むデマルチプレクサとを備え、
   前記副画素群は、１つ以上の主画素が間に配置された複数の主画素に含まれる複数の副画素であって、同極性の駆動信号が入力される、同一色の複数の副画素を含む
   表示装置。
2. 前記デマルチプレクサは、各副画素群に一対一で対応する分配部を含み、
   前記分配部は、対応する前記副画素群の中の各副画素に、前記各画素の駆動信号を順次分配する
   請求項１に記載の表示装置。
3. 第１から第Ｎの副画素群の各々は、第１色から第Ｎ色の副画素をそれぞれ含み、前記第１から第Ｎの副画素群の各々に対応する分配部は、入力された駆動信号を同時に分配する
   請求項２に記載の表示装置。
4. 前記副画素群は、１つの主画素が間に配置された２つの主画素に含まれる第１、第２の副画素を含み、前記第１、第２の副画素は、同極性の駆動信号が入力される、同一色の副画素であり
   前記副画素群に対応する分配部は、順次入力された駆動信号を、前記第１の副画素、前記第２の副画素に順次分配する
   請求項２に記載の表示装置。
5. 前記デマルチプレクサを制御する、第１の制御信号と第２の制御信号とを生成し、生成した前記第１、第２の制御信号を前記デマルチプレクサに順次出力する制御回路をさらに有し、
   前記分配部は、前記第１の制御信号に応答し、前記第１の副画素に前記第１の副画素の駆動信号を分配し、前記第２の制御信号に応答し、前記第２の副画素に前記第２の副画素の駆動信号を分配する
   請求項４に記載の表示装置。
6. 前記Ｎは３であって、
   前記表示部は、一列に配置された、少なくとも第１から第４の主画素を含み、前記第２の主画素は前記第１の主画素と前記第３の主画素とに隣接し、前記第４の主画素は前記第３の主画素に隣接し、
   前記第１から第４の主画素の各々は、一列に配置された第１色から第３色の副画素を含み、
   前記デマルチプレクサは、
   前記第１の主画素と前記第３の主画素とに含まれる第ｉ色（ｉは１、２、３の整数）の副画素を含む第ｉの副画素群に一対一で対応する第ｉの分配部と、
   第２の主画素と第４の主画素とに含まれる第ｉ色の副画素を含む第ｉ＋３の副画素群に一対一で対応する第ｉ＋３の分配部とを含む
   請求項５に記載の表示装置。
7. 前記第ｉの分配部は、前記第１の制御信号に応答して、前記第１の主画素に含まれる副画素に駆動信号を分配すると共に、前記第ｉ＋３の分配部は、前記第１の制御信号に応答して、前記第２の主画素に含まれる副画素に駆動信号を分配し、
   前記第ｉの分配部は、前記第２の制御信号に応答して、前記第３の主画素に含まれる副画素に駆動信号を分配すると共に、前記第ｉ＋３の分配部は、前記第２の制御信号に応答して、前記第４の主画素に含まれる副画素に駆動信号を分配する
   請求項６に記載の表示装置。
8. 前記第２ｉ−１の分配部は、前記第１の制御信号に応答して、前記第ｉ ｄｉｖ ３＋３の主画素に含まれる副画素に駆動信号を分配すると共に、前記第２ｉの分配部は、前記第１の制御信号に応答して、前記第ｉ ｄｉｖ ２＋１の主画素に含まれる副画素に駆動信号を分配し、
   前記第２ｉ−１の分配部は、前記第２の制御信号に応答して、前記第ｉ ｄｉｖ ３＋１の主画素に含まれる副画素に駆動信号を分配すると共に、前記第２ｉの分配部は、前記第２の制御信号に応答して、前記第ｉ ｄｉｖ ２＋３の主画素に含まれる副画素に駆動信号を分配する
   請求項６に記載の表示装置。
   ただし、ｎ ｄｉｖ ｍは、ｎをｍで除した商の整数部を示す。
9. 前記制御回路は、前記一列に配置された複数の副画素が同時に走査される走査期間において、前記第１の制御信号を出力した後に前記第２の制御信号を出力し、
   前記第１の制御信号を前記デマルチプレクサに出力する第１の期間は、前記第２の制御信号を前記デマルチプレクサに出力する第２の期間よりも長い
   請求項６に記載の表示装置。
10. 前記制御回路は、前記一列に配置された複数の主画素に含まれる副画素が同時に走査される走査期間の前に、前記第１の制御信号の出力を開始する
    請求項６に記載の表示装置。
11. 前記分配部に、前記副画素の駆動信号である、第１極性の駆動信号または第２極性の駆動信号を出力するドライバ回路をさらに有し、
    前記ドライバ回路は、前記一列に配置された複数の主画素に含まれる副画素が走査される期間において、前記分配部に同極性の駆動信号を出力する
    請求項２に記載の表示装置。
12. 前記ドライバ回路は、第１の副画素を含む副画素群に対応する分配部に、前記第１の副画素を駆動する前記第１極性の駆動信号を出力し、前記第１の副画素に隣接する第２の副画素を含む副画素群に対応する分配部に、前記第２の副画素を駆動する前記第２極性の駆動信号を出力する
    請求項１１に記載の表示装置。
13. 前記副画素群は、１つの主画素が間に配置された４つの主画素に含まれる第１から第４の副画素を含み、前記第１から第４の副画素は、同極性の駆動信号が入力される、同一色の副画素であり、
    前記副画素群に対応する分配部は、順次入力された駆動信号を、前記第１から前記第４の副画素に順次分配する
    請求項２に記載の表示装置。
14. 前記デマルチプレクサを制御する、第ｊ（ｊは１、２、３、４の整数）の制御信号を生成し、生成した前記第１から第４の制御信号を前記デマルチプレクサに順次出力する制御回路をさらに有し、
    前記分配部は、前記第ｊの制御信号に応答し、前記第ｊの副画素に前記第ｊの副画素の駆動信号を分配する
    請求項１３に記載の表示装置。

Images