JP5162830B2 - 電気光学装置、駆動方法および電子機器 - Google Patents

電気光学装置、駆動方法および電子機器 Download PDF

Info

Publication number
JP5162830B2
JP5162830B2 JP2006018602A JP2006018602A JP5162830B2 JP 5162830 B2 JP5162830 B2 JP 5162830B2 JP 2006018602 A JP2006018602 A JP 2006018602A JP 2006018602 A JP2006018602 A JP 2006018602A JP 5162830 B2 JP5162830 B2 JP 5162830B2
Authority
JP
Japan
Prior art keywords
signal
scanning
voltage
data
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006018602A
Other languages
English (en)
Other versions
JP2007199448A (ja
Inventor
昭彦 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006018602A priority Critical patent/JP5162830B2/ja
Publication of JP2007199448A publication Critical patent/JP2007199448A/ja
Application granted granted Critical
Publication of JP5162830B2 publication Critical patent/JP5162830B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、液晶表示装置のような電気光学装置において、表示品位の向上を図る技術に
関する。
近年では、液晶などの電気光学特性を用いて縮小画像を形成するとともに、この縮小画
像を光学系によって拡大投射するプロジェクタが普及しつつある。このような縮小画像を
形成する電気光学装置では、画素間が非常に狭いので、いわゆるディスクリネーション(
配向不良)が問題となる。このディスクリネーションについては、隣接画素同士を同一極
性とする面反転(フレーム反転ともいう)方式を採用することで回避できるが、面反転方
式では、表示画面の例えば上部と下部とで表示の均一性が失われる、という問題がある。
この表示の均一性を図るために、フレームの期間を例えば第1および第2期間に分割す
るとともに、表示領域を上領域(第1領域)と下領域(第2領域)とに分割する一方、上
領域と下領域とを交互に選択し、かつ、選択した各領域において走査線を上から下方向に
向かって選択し、第1期間においては、上領域を正極性とし、下領域を負極性とする一方
、第2期間においては、上領域を負極性とし、下領域を正極性とする、いわゆる領域走査
駆動が提案されている(特許文献1参照)。
また、データ線は、ガラスや石英等の基板上に形成されるとともに、互いに近接してい
るので、容量が寄生する。このため、データ線に、階調に応じた電圧のデータ信号が供給
されると当該電圧が当該寄生容量によって残存し、互いにデータ線の初期電圧状態が相違
し、これが原因で、表示品位が低下する場合がある。そこで、各データ線の初期電圧状態
を揃えるために、データ線にデータ信号を供給する直前に、すべてのデータ線を予め定め
られた電圧にプリチャージする技術も提案されている(特許文献2参照)。
特開2004−177930号公報 特開平10−171421号公報
ところで、電気光学装置では、表示画像の高解像度化が進行している。高解像度化は、
走査線の行数およびデータ線の列数を増加させることによって達成することができるが、
フレーム周波数は固定であるので、走査線行数の増加やデータ線列数の増加によって、画
素に対し、階調に応じた電圧を印加する期間が短縮してしまう。さらに、上記プリチャー
ジは、階調に応じた電圧を書き込む期間とは別に実行されるので、画素の書き込み期間を
さらに短縮化させてしまう方向に働く。したがって、表示画像の高解像度化と、表示品位
の低下防止とを両立させることが非常に困難であった。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、表示画像
の高解像度化と、表示品位の低下防止とを両立させることが可能な電気光学装置、その駆
動方法および電子機器を提供することにある。
上記目的を達成するために、本発明は、複数の走査線と複数のデータ線との交差に対応
して設けられた複数の画素を備える電気光学装置の駆動方法であって、前記複数の走査線
を所定の順番で選択し、前記複数の走査線のうち、予め定めた一部の走査線を選択すると
きには、前記複数のデータ線を所定の電圧にプリチャージし、この後、選択した走査線に
位置する画素に対し、当該画素の階調に応じたデータ信号を、当該画素に対応するデータ
線にそれぞれ供給する一方、前記一部の走査線以外の走査線を選択するときには、前記プ
リチャージを省略して、前記データ信号を当該画素に対応するデータ線にそれぞれ供給す
ることを特徴とする。本発明によれば、一部の走査線以外の走査線に対応する画素に対し
て電圧を書き込む前のプリチャージが省略されるので、その分の時間を、電圧書き込み時
間を長くすることができる。
本発明において、前記画素は、前記走査線が選択されたときに前記データ線に供給され
たデータ信号の電圧と所定の基準電圧との差に応じた階調となり、前記走査線を2行以上
選択する毎に、前記データ信号の電圧を前記基準電圧よりも高位側の正極性と低位側の負
極性とで反転させ、一の走査線を選択する場合に、直前に選択した走査線に位置する画素
へのデータ信号の極性と異なる極性のデータ信号を供給するとき、そのデータ信号の供給
前に前記複数のデータ線を所定の電圧にプリチャージする一方、直前に選択した走査線に
位置する画素へのデータ信号の極性と同一極性のデータ信号を供給するとき、前記プリチ
ャージを省略しても良い。また、本発明において、前記一部の走査線を所定の周期で変更
しても良い。
さらに、本発明は、複数行の走査線と複数列のデータ線との交差に対応して設けられ、
前記走査線が選択されたときに、前記データ線に供給されたデータ信号の電圧に応じた階
調となる画素を複数有し、前記複数の画素が配列する表示領域が、前記走査線に沿って少
なくとも第1領域および第2領域に分割された電気光学装置の駆動方法であって、前記第
1領域における走査線を1行ずつ所定の順番で2行以上選択した後、前記第2領域におけ
る走査線を1行ずつ所定の順番で2行以上選択し、前記第1領域で2行以上の走査線を順
番に選択するときには、最初の走査線を選択する直前に、前記複数のデータ線を所定の電
圧にプリチャージし、その後に、選択する最初の走査線に位置する画素に対し、所定の基
準電圧よりも階調に応じた電圧だけ高位側または低位側の一方にシフトさせた電圧のデー
タ信号を、当該画素に対応するデータ線にそれぞれ印加し、次の走査線を選択するときに
は、前記プリチャージを省略して、当該次の走査線に位置する画素に対し、所定の基準電
圧よりも階調に応じた電圧だけ高位側または低位側の一方にシフトさせた電圧のデータ信
号を、当該画素に対応するデータ線にそれぞれ印加し、前記第2領域で2行以上の走査線
を順番に選択するときには、最初の走査線を選択する直前に、前記複数のデータ線を所定
の電圧にプリチャージし、その後に、選択する最初の走査線に位置する画素に対し、所定
の基準電圧よりも階調に応じた電圧だけ高位側または低位側の他方にシフトさせた電圧の
データ信号を、当該画素に対応するデータ線にそれぞれ印加し、次の走査線を選択すると
きには、前記プリチャージを省略して、当該次の走査線に位置する画素に対し、所定の基
準電圧よりも階調に応じた電圧だけ高位側または低位側の他方にシフトさせた電圧のデー
タ信号を、当該画素に対応するデータ線にそれぞれ印加しても良い。
なお、本発明は、電気光学装置の駆動方法のみならず、電気光学装置としても、さらに
は、当該電気光学装置を有する電子機器としても概念することが可能である。
以下、本発明の実施の形態について図面を参照して説明する。図1は、本発明の実施形
態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置10は、表示領域100の周辺に走査線駆動回
路130およびデータ線駆動回路140を配設するとともに、タイミング制御回路20を
有する構成となっている。このうち、表示領域100では、320行の走査線112が行
(X)方向に延在するように設けられ、また、3列毎にグループ化された480(=16
0×3)列のデータ線114が列(Y)方向に延在するように、かつ、各走査線112と
互いに電気的な絶縁を保つように、設けられている。
ここで、画素110は、320行の走査線112と480列のデータ線114との交差
に対応して、それぞれ配列している。したがって、本実施形態では、画素110が縦32
0行×横480列で、マトリクス状に配列することになるが、本発明をこの配列に限定す
る趣旨ではない。また、本実施形態において、表示領域100を便宜的に、1行目から1
60行目までの走査線112に対応する上領域と、161行目から320行目までの走査
線112に対応する下領域とに分けている。なお、1グループを構成する3列のデータ線
114を区別するために、それぞれa、b、c系列と呼ぶ場合がある。
図2は、画素110の電気的な構成を示す図である。
なお、この図は、i行目の走査線112と、図1において左から数えてj番目のグルー
プに属する3列のデータ線114との交差に対応する3つの画素110の構成が示されて
いる。また、ここでいうiは、画素110が配列する行を一般的に示す場合の記号であり
、jは、グループの番目を一般的に示す場合の記号である。本実施形態においては、デー
タ線114の3列毎に1グループが構成されているので、j番目のグループは、(3j−
2)列目、(3j−1)列目および(3j)列目のデータ線114から構成されることに
なる。
さて、図2に示されるように、3つの画素110の電気的な構成は互いに同一であり、
それぞれ、nチャネル型の薄膜トランジスタ(Thin Film Transistor:以下単に「TFT
」と略称する)116と、液晶容量120と、保持容量125とを有する。このうち、T
FT116のゲートは対応するi行目の走査線112に接続される一方、そのソースは対
応するデータ線114に接続され、そのドレインは液晶容量120の一端たる画素電極1
18と、保持容量125の一端とにそれぞれに接続されている。また、液晶容量120の
他端は対向電極108である。この対向電極108は、全ての画素110にわたって共通
であって、時間的に一定の電圧LCcomが印加されている。なお、保持容量125の他端
は、すべての画素110にわたって共通であって、時間的に一定の電位、例えば接地電位
Gndに保たれている。
表示領域100は、特に図示しないが、素子基板と対向基板との一対の基板が一定の間
隙を保って貼り合わせられるとともに、この間隙に液晶105が挟持された構成である。
このうち、素子基板には、走査線112や、データ線114、TFT116および画素電
極118が形成される一方、対向基板には、対向電極108が形成されて、これらの電極
形成面が互いに対向するように貼り合わせられている。このため、本実施形態において液
晶容量120は、画素電極118、対向電極108及び液晶105から構成されるもので
ある。
また、両基板の各対向面には、液晶分子の長軸方向が両基板間で例えば約90度連続的
に捻れるようにラビング処理された配向膜がそれぞれ設けられる一方、両基板の各背面側
には配向方向に応じた偏光子がそれぞれ設けられる。
画素電極118と対向電極108との間を通過する光は、液晶容量120に保持される
電圧実効値がゼロであれば、液晶分子の捻れに沿って約90度旋光する一方、当該電圧実
効値が大きくなるにつれて、液晶分子が電界方向に傾く結果、その旋光性が消失する。こ
のため、例えば透過型において、入射側と背面側とに、偏光子を偏光軸が配向方向に一致
するようにそれぞれ配置させると、当該電圧実効値が小さくなるにつれて、光の透過率が
増加して明るくなる表示となる(ノーマリーホワイトモード)。
したがって、走査線112をHレベルとし(選択電圧を印加して)、TFT116をオ
ン(導通)させるとともに、画素電極118にデータ線114およびオン状態のTFT1
16を経由して、電圧LCcom(電圧LCcom以外の所定電圧としても良い)と比較して目
標とする階調(明るさ)に応じた電圧だけ高位(正極性)または低位(負極性)にシフト
させた電圧を印加することにより、当該液晶容量120に、階調に応じた電圧実効値を保
持させることが可能となる。
説明を図1に戻すと、タイミング制御回路20は、走査線駆動回路130とデータ線駆
動回路140とをそれぞれ制御するものである。
詳述すると、タイミング制御回路20は、図示省略した外部上位回路から供給される画
像データDsに同期して、表示領域100を垂直走査するための複数の制御信号(総称し
てCtrYと表記)を生成して走査線駆動回路130に供給するとともに、表示領域100
を水平走査するための複数の制御信号(総称してCtrXと表記)を生成してデータ線駆動
回路140に供給する。ここで、画像データDsは、画素110の明るさ(階調)を指定
するディジタルデータであり、走査線駆動回路130による走査線112の選択に同期し
て、選択走査線112に位置する1行分の画素110の画像データDsが、その選択の前
に、上記外部上位回路から供給される構成となっている。
また、タイミング制御回路20は、1行の走査線112が選択される期間において各グ
ルーブにおける3列のデータ線114を順番に選択するとともに、すべてのデータ線11
4をプリチャージするための信号S1、S2、S3を出力する。
走査線駆動回路130は、1、2、3、…、320行目の走査線112に、走査信号G
1、G2、G3、…、G320を供給するものであり、詳細な構成については図3に示される通
りである。
図3において、シフトレジスタ132は、走査線数「320」の半分である「160」
の段数を有し、クロック信号CLYが立ち上がる毎に、当該クロック信号CLYの1周期
分のパルス幅を持つ転送開始パルスDYを順次シフトして、そのシフト信号をY1、Y2、
Y3、…、Y160として出力する。
各シフト信号は、それぞれ2経路に分配されて、各行において一対一に設けられたAN
D回路134における一方の入力端に供給される。このため、シフト信号Y1、Y2、Y3
、…、Y80が、上領域の走査線112に対応する走査信号の基礎となり、シフト信号Y81
、Y82、Y83、…、Y160が、下領域の走査線112に対応する走査信号の基礎となる。
一方、上領域に属するAND回路134のうち、奇数(1、3、5、…、159)行目
に対応するAND回路134における他方の入力端にはイネーブル信号Enb1が供給され
、偶数(2、4、6、…、160)行目に対応するAND回路134における他方の入力
端にはイネーブル信号Enb2が供給される。一方、下領域に属するAND回路134のう
ち、奇数(161、163、165、…、319)行目に対応するAND回路134にお
ける他方の入力端にはイネーブル信号Enb3が供給され、偶数(162、164、166
、…、320)行目に対応するAND回路134における他方の入力端にはイネーブル信
号Enb4が供給される。
AND回路134は、一方の入力端に供給されたシフト信号と他方の入力端に供給され
たイネーブル信号との論理積信号を求め、当該論理積信号を走査信号として出力する。換
言すれば、シフト信号は、他方の入力端に供給されたイネーブル信号のパルス幅に狭めら
れて、走査信号として出力される。
なお、実際には、AND回路134による論理積信号は、低振幅の論理信号であるので
、これを高振幅の論理信号にレベルシフタ(図示省略)によって振幅変換されるが、論理
レベルで見る限り、AND回路134による論理積信号を走査信号と同視して構わない。
また、クロック信号CLY、転送開始パルスDY、イネーブル信号Enb1、Enb2、Enb
3、Enb4が、タイミング制御回路20から供給され、これらを総称したものが制御信号C
trYとなる。
一方、データ線駆動回路140は、データ信号供給回路142と、各データ線114の
一端に設けられたスイッチ144とを含む。ここで、データ信号供給回路142の構成に
ついて図4を参照して説明する。
この図に示されるように、データ信号供給回路142は、分配器1421、ラッチ回路
1422、1423、セレクタ1424、D/A変換器1425、バッファ回路1426
を含む。
このうち、分配器1421は、画素1行分の画像データDsを、各列に対応して設けら
れるラッチ回路1422に分配するものである。各列に対応するラッチ回路1422は、
それぞれ分配された画像データDsをラッチするものであり、本実施形態では160列毎
にブロック化されている。詳細には、本実施形態では、データ線114の列数が「480
」であり、3列毎にグループ化されているので、ラッチ回路1422は、各グループのa
、b、c系列に対応して、3つのブロックBa、Bb、Bcに分類される。
ここで、ブロックBaは、a系列である1、4、7、…、478列目のデータ線114
に対応するラッチ回路1422から構成され、ブロックBbは、b系列である2、5、8
、…、479列目のデータ線114に対応するラッチ回路1422から構成され、ブロッ
クBcは、c系列である3、6、9、…、480列目のデータ線114に対応するラッチ
回路1422から構成される。
一方、ラッチ回路1423は、プリチャージ電圧を規定するデータをラッチするもので
ある。このデータは、本実施形態では、例えばノーマリーホワイトモードにおいて最も明
るい階調を指定する画像データに相当し、図示省略した制御回路によって電源投入直後に
供給され、以後、電源が遮断されるまでラッチされる。
セレクタ1424は、信号S1、S2、S3に応じて、ブロックBa、Bb、Bcのい
ずれかに属する160個のラッチ回路1422、または、1個のラッチ回路1423を選
択するものである。詳細には、セレクタ1424は、信号S1だけがHレベルの場合にブ
ロックBaを選択し、信号S2だけがHレベルの場合にブロックBbを選択し、信号S3
だけがHレベルの場合にブロックBcを選択し、それぞれ選択したブロックに属する16
0個のラッチ回路1422にラッチされた160列分の画像データDsを出力する。
ただし、セレクタ1424は、信号S1、S2、S3がすべてHレベルの場合、1個の
ラッチ回路1423を選択して、当該ラッチ回路1423によってラッチされたデータを
、160列に分配して出力する。
D/A変換器1425は、セレクタ1424の出力に対応して160列分設けられ、各
々は、当該セレクタ1424から出力された画像データDsを、信号Polによって正極性
が指定されていれば、当該画像データDsで指定された階調に応じた電圧だけ電圧LCcom
よりも高位側にシフトさせたアナログ電圧に変換し、負極性が指定されていれば、当該画
像データDsで指定された階調に応じた電圧だけ電圧LCcomよりも低位側にシフトさせた
アナログ電圧に変換する。
ただし、この変換については、画素110におけるTFT116が理想的なスイッチと
して機能する場合であり、実際には、TFT116のゲート・ドレイン間の寄生容量に起
因して、オンからオフに状態変化するときにドレイン(画素電極118)の電位が低下す
る現象(プッシュダウン、突き抜け、フィールドスルーなどと呼ばれる)が発生する。液
晶の劣化を防止するため、液晶容量120に対しては交流駆動が原則であるが、対向電極
108に印加される電圧LCcomを書込極性の基準として交流駆動すると、プッシュダウ
ンのために、負極性書込による液晶容量120の電圧実効値が、正極性書込による実効値
よりも若干大きくなってしまう(TFT116がnチャネルの場合)。このため、実際に
は、書込極性の基準電圧と対向電極108の電圧LCcomとは別々であり、書込極性の基
準電圧は、プッシュダウンの影響が相殺されるように、電圧LCcomよりも高位側にオフ
セットされるが、ここでは簡略化のために、書込極性の基準電圧を電圧LCcomと同視し
て説明している。
バッファ回路1426は、D/A変換器1425の出力に対応して160列分設けられ
、各々は、D/A変換器1425によって変換されたアナログ電圧信号の出力インピーダ
ンスを低くし、データ信号d1、d2、d3、…、160として出力するものである。
一方、図1に示されるように、各列のデータ線114には、スイッチ144の一端がそ
れぞれ接続されている。スイッチ144の他端は、左から数えて3列毎に共通接続されて
いる。すなわち、同一グループに属するデータ線114のスイッチ144の他端は共通接
続されている。本実施形態において、スイッチ144の他端の共通接続点は、列数の「4
80」を、グループを構成するデータ線数の「3」で割った「160」となる。そして、
これらの接続点に対し、左から順に、データ信号供給回路142によるデータ信号d1、
d2、d3、…、d160が供給される。
各データ線114に対応するスイッチ144のうち、a系列(1、4、7、…、478
列目)のデータ線114に対応するものは信号S1がHレベルとなったときにオンし、b
系列(2、5、8、…、479列目)のデータ線114に対応するものは信号S2がHレ
ベルとなったときにオンし、c系列(3、6、9、…、480列目)のデータ線114に
対応するものは信号S3がHレベルとなったときにオンする。なお、スイッチ144がオ
フであるデータ線114は、電圧不確定のハイ・インピーダンス状態となる。
また、外部上位回路から供給される画像データDsを対応する列のラッチ回路1422
に分配するための信号(図示省略)や、極性指示信号Polは、タイミング制御回路20か
ら供給され、これらを総称したものが制御信号CtrXとなる。
次に、本実施形態に係る電気光学装置10の動作について説明する。図5は、走査線駆
動回路130におけるシフトレジスタ132の動作を示すタイミングチャートであり、図
6は、走査信号の波形を示す図である。
図5に示されるように、本実施形態では、フレームが、第1フィールドと第2フィール
ドとに分割されるとともに、各フィールドの開始時に転送開始パルスDYが供給される。
ここで、フレームとは、全画素110に対し画像データDsに応じた電圧の書き込みに要
する期間であり、約16.7ミリ秒(60Hzの逆数)である。また、クロック信号CL
Yは、フレームにおいて160周期分(フィールドでみれば80周期分)供給される。し
たがって、転送開始パルスDYをクロック信号CLYが立ち上がる毎に順次シフトしたシ
フト信号Y1、Y2、Y3、Y4、…、Y160は、図5に示される通りとなる。
すなわち、図5に示されるように、フレーム(第1フィールド)の開始時に供給された
転送開始パルスDYがシフトレジスタ132によって転送されるので、シフト信号Y1、
Y2、Y3、Y4、…、Y160は、1フレームの期間をかけてクロック信号CLYの1周期の
期間A毎に順次排他的にHレベルとなる。
また、転送開始パルスDYは、第2フィールドの開始時にも供給されて、シフトレジス
タ132によって転送される。このため、上領域の走査信号の基礎となるシフト信号Y1
、Y2、Y3、…、Y80がそれぞれHレベルとなるとき、下領域の走査信号の基礎となるシ
フト信号Y81、Y82、Y83、…、Y160もそれぞれ同時にHレベルとなる。
ここで、上領域のシフト信号を一般化して説明するために、整数pを用いると、図6に
示されるように、上領域のシフト信号YpがHレベルとなるとき、下領域のシフト信号Y(
p+80)も同時にHレベルとなり、続くシフト信号Y(p+1)がHレベルとなるとき、シフト信
号Y(p+81)も同時にHレベルとなる。
一方、イネーブル信号Enb1、Enb2、Enb3、Enb4は、図6に示されるように、クロッ
ク信号CLYの立ち上がりから次の立ち上がりまでの1周期の期間Aにおいて、すなわち
、2つのシフト信号がHレベルとなる期間において、順番に排他的にHレベルとなるよう
に、タイミング制御回路20によって生成される。詳細には、イネーブル信号Enb1、En
b2、Enb3、Enb4は、期間Aのうち、期間B1、B2、B3、B4にて順番にHレベルとなる
本実施形態において、期間B1、B2、B3、B4の時間長は同一であるが、期間B1、B2
は、時間的に互いに接近し、同様に期間B3、B4も互いに接近するが、期間B2、B3は時
間的に相対的に離間し、期間B4、B1も離間している。
なお、極性指示信号Polは、図5に示されるように第1フィールドではクロック信号C
LYと同一波形となる一方、第2フィールドではクロック信号CLYを論理反転した波形
となる。このため、極性指示信号Polは、図6で実線にて示されるように期間B1、B2を
含んでHレベルとなり、期間B3、B4を含んでLレベルとなる一方、第2フィールドでは
、破線にて示されるように期間B1、B2を含んでLレベルとなり、期間B3、B4を含んで
Hレベルとなる。
ここで、上領域に対応するシフト信号Y1は、2経路に分岐され、このうち一方に分岐
したものが、イネーブル信号Enb1との論理積によってパルス幅が狭められて走査信号G1
となり、他方に分岐したものが、イネーブル信号Enb2との論理積によってパルス幅が狭
められて走査信号G2となる。また、シフト信号Y1と同時にHレベルとなり、下領域に対
応するシフト信号Y81のうち一方に分岐したものが、イネーブル信号Enb3との論理積に
よってパルス幅が狭められて走査信号G161となり、他方に分岐したものが、イネーブル
信号Enb4との論理積によってパルス幅が狭められて走査信号G162となる。
シフト信号Y1、Y81の次には、シフト信号Y2、Y82がHレベルとなるが、シフト信号
Y2のうち一方に分岐したものが、イネーブル信号Enb1との論理演算によって走査信号G
3となり、他方に分岐したものが、イネーブル信号Enb2との論理演算によって走査信号G
4となる。また、シフト信号Y82のうち一方に分岐したものが、イネーブル信号Enb3との
論理演算によって走査信号G163となり、他方に分岐したものが、イネーブル信号Enb4と
の論理演算によって走査信号G164となる。
これを一般的に表すと、上領域に対応するシフト信号Ypのうち一方に分岐したものが
、イネーブル信号Enb1との論理演算によって走査信号G(2p-1)となり、他方に分岐した
ものが、イネーブル信号Enb2との論理演算によって走査信号G(2p)となる。また、シフ
ト信号Y(p+80)のうち一方に分岐したものが、イネーブル信号Enb3との論理演算によっ
て走査信号G(2p+159)となり、他方に分岐したものが、イネーブル信号Enb4との論理演
算によって走査信号G(2p+160)となる。ここで、pは、本実施形態において初期値1から
最終値80まで1ずつ増加する整数である。
したがって、本実施形態において、走査信号がHレベルとなる走査線112の順番は、
第1および第2フィールドのそれぞれにおいて、1、2、161、162、3、4、16
3、164、……、159、160、319、320行目となって、上領域の走査線を上
から順番に2行ずつ選択した後、下領域の走査線を上から順番に2行ずつ選択し、再び上
領域の走査線を2行選択するという動作の繰り返しとなる。
さて、第1フィールドにおいて、最初に走査信号G1がHレベルとなる期間(図7にお
いてp=1)の直前において、タイミング制御回路20は、信号S1、S2、S3をすべ
てHレベルとする。信号S1、S2、S3がすべてHレベルになると、セレクタ1424
は、ラッチ回路1423にラッチされているデータを選択して160列に分配出力する。
上述したように、ラッチ回路1423でラッチされたデータは、最も明るい階調を指定す
る画像データに相当する。また、ここでは、第1フィールドにおいて走査信号G1がHレ
ベルとなる期間B1の直前であるので、極性指示信号PolはHレベルであり、正極性書込
が指定される。このため、すべてのD/A変換器1425から出力される電圧は、最も明
るい階調に相当する正極性の電圧Vwpとなる。
一方、信号S1、S2、S3が同時にHレベルになると、すべてのスイッチ144がオ
ンする。このため、すべてのデータ線114は、当該電圧Vwpにプリチャージされること
になる。
なお、図7では、1〜480列目のデータ線114のうち、代表して例えば1列目のデ
ータ線の電圧変化が示されている。
データ線114の電圧は、正極性書込であれば、白色に相当する電圧Vwpから黒色に相
当する電圧Vbpまでの範囲で、一方、負極性書込であれば、白色に相当する電圧Vwmから
黒色に相当する電圧Vbmまでの範囲で、それぞれ電圧LCcomから画素の階調に応じた分
だけシフトした電圧となる。ここで、正極性の電圧Vwp、Vbp、負極性の電圧Vwm、Vbm
は、それぞれ電圧LCcomを中心に互いに対称の関係にある。
また、走査信号やサンプリング信号の論理レベルのうち、Hレベルは電圧Vddであり、
Lレベルは本実施形態における電圧の基準であって接地電位Gndである。ただし、本実施
形態における書込極性は、液晶容量120に対する書込極性をいうので、その正負の基準
は接地電位Gndではなく、電圧LCcomである。なお、図7におけるデータ線の電圧の縦
スケールは、他の電圧波形と比較して拡大してある。
図7は電圧LCcomが1レベルで固定の場合について示しているが、電圧LCcomを極性
切替に応じて2つの電圧レベルで変動させることで、電圧LCcomを基準にして、実質的
に画素に正極性と負極性の電圧が印加されるようにしても良い。
なお、電圧LCcomを変動させる場合は、画像信号の電圧振幅は、電圧LCcomを1レベ
ルとした場合の半分で済むため、低消費電力化を図ることが可能となる。
次に、タイミング制御回路20は、信号S1、S2、S3をLレベルとした後に、走査
信号G1だけがHレベルとなる。この後、タイミング制御回路20は、信号S1だけをH
レベルとする。信号S1だけがHレベルになると、セレクタ1424は、ブロックBaに
属するラッチ回路1422を選択して、これらラッチ回路1422にラッチされた1行目
であって1、4、7、…、478列目の画像データDsを選択出力する。極性指示信号Po
lはHレベルであり、正極性書込が指定されているので、D/A変換器1425からは、
画像データDsで指定された階調値に応じた電圧だけ、電圧LCcomよりも高位側の電圧が
それぞれ出力される。
また、信号S1がHレベルであると、1、4、7、…、478列目のスイッチ144が
オンになるので、データ信号d1、d2、d3、…、d160は、1、4、7、…、47
8列目のデータ線114にそれぞれ供給される。
このため、例えば1列目のデータ線の電圧は、信号S1だけがHレベルとなる期間では
、図において↑で示されるように、1行1列の画像データDsで指定された階調値に応じ
た電圧だけ、電圧LCcomよりも高位側電圧となる。また、4、7、…、478列目のデ
ータ線114の電圧についても、それぞれ1行4列、1行7列、…、1行478列の画像
データDsで指定された階調値に応じた電圧だけ、電圧LCcomよりも高位側電圧となる。
一方、走査信号G1がHレベルである状態では、1行目に位置する画素110における
TFT116がオン状態にある。このため、1列目のデータ線114に供給されたデータ
信号d1は、1行1列の画素電極118に印加される。これにより、1行1列の液晶容量
120には、対向電極108の電圧LCcomとデータ信号d1の電圧との差、すなわち、
1行1列の画像データDsで指定された階調値に応じた電圧が書き込まれることになる。
同様に、4、7、…、478列目のデータ線114に供給されたデータ信号d2、d3、
…、d160も1行4列、1行7列、…、1行478列の画素電極118に印加される。
これにより、1行目であって、a系列のデータ線114との交差に対応する液晶容量12
0には、それぞれ画像データDsで指定された階調値に応じた電圧が書き込まれることに
なる。
続いて、タイミング制御回路20は、信号S1をLレベルとした後に、信号S2だけを
Hレベルとする。信号S2だけがHレベルになると、セレクタ1424は、ブロックBb
に属するラッチ回路1422を選択して、これらラッチ回路1422にラッチされた1行
目であって2、5、8、…、479列目の画像データDsを選択出力する。極性指示信号
Polは依然としてHレベルであり、正極性書込が指定されているので、D/A変換器14
25からは、画像データDsで指定された階調値に応じた電圧だけ、電圧LCcomよりも高
位側の電圧がそれぞれ出力される。このため、データ信号d1、d2、d3、…、d16
0は、それぞれ1行2列、1行5列、1行8列、…、1行479列の画像データDsで指
定された階調値に応じた電圧だけ、電圧LCcomよりも高位側電圧となる。
また、信号S2がHレベルであると、2、5、8、…、479列目のスイッチ144が
オンになるので、データ信号d1、d2、d3、…、d160は、2、5、8、…、47
9列目のデータ線114にそれぞれ供給される。
走査信号G1がHレベルであるので、2、5、8、…、479列目のデータ線114に
供給されたデータ信号は、1行2列、1行5列、1行8列、…、1行479列の画素電極
118に印加され、これにより、1行目であって、b系列のデータ線114との交差に対
応する液晶容量120には、それぞれ画像データDsで指定された階調値に応じた電圧が
書き込まれることになる。
そして、タイミング制御回路20は、信号S2をLレベルとした後に、信号S3だけを
Hレベルとする。信号S3だけがHレベルになると、セレクタ1424は、ブロックBc
に属するラッチ回路1422を選択して、これらラッチ回路1422にラッチされた1行
目であって3、6、9、…、480列目の画像データDsを選択出力する。極性指示信号
Polは依然としてHレベルであり、正極性書込が指定されているので、D/A変換器14
25からは、画像データDsで指定された階調値に応じた電圧だけ、電圧LCcomよりも高
位側の電圧がそれぞれ出力される。このため、データ信号d1、d2、d3、…、d16
0は、それぞれ1行3列、1行6列、1行9列、…、1行480列の画像データDsで指
定された階調値に応じた電圧だけ、電圧LCcomよりも高位側電圧となる。
また、信号S3がHレベルであると、3、6、9、…、480列目のスイッチ144が
オンになるので、データ信号d1、d2、d3、…、d160は、3、6、9、…、48
0列目のデータ線114にそれぞれ供給される。
走査信号G1がHレベルであるので、3、6、9、…、480列目のデータ線114に
供給されたデータ信号は、1行3列、1行6列、1行9列、…、1行480列の画素電極
118に印加され、これにより、1行目であって、c系列のデータ線114との交差に対
応する液晶容量120には、それぞれ画像データDsで指定された階調値に応じた電圧が
書き込まれて、1行目の画素に対し、階調に応じた正極性電圧が書き込まれることになる
走査信号G1の次には、走査信号G2がHレベルとなって、2行目の画素に対し、階調に
応じた電圧が書き込まれる。ただし、走査信号G2がHレベルとなる直前においては、信
号S1、S2、S3が同時にHレベルとはならないので、データ線114に対してプリチ
ャージは行われない。この理由は、データ線114は、寄生容量によって直前に印加され
たデータ信号の電圧を保持しているが、第1フィールドにおいて2行目の画素に対する書
込極性は、直前の1行目の画素に対する書込極性と同じ正極性であるので、データ線11
4を1行目の画素の階調に応じた電圧から2行目の画素の階調に応じた電圧に変化させる
のに充放電量が少なく、事前に同極性の電圧でプリチャージする必要性に乏しいからであ
る。
走査信号G2の次には、走査信号G161がHレベルとなって、161行目の画素に対し、
階調に応じた電圧が書き込まれる。ただし、第1フィールドにおいては、161行目の画
素に対する電圧の書き込み時に極性指示信号PolがLレベルに反転するので、負極性電圧
の書き込みとなる。このため、データ線114を2行目の画素の階調に応じた正極性電圧
から3行目の画素の階調に応じた負極性電圧に変化させるのに充放電量が多くなるので、
走査信号G161がHレベルとなる直前においては、信号S1、S2、S3が同時にHレベ
ルとなって、データ線114に対するプリチャージが実行される。なお、ここでは負極性
書込直前のプリチャージであるので、すべてのデータ線114は、最も明るい階調に相当
する負極性の電圧Vwmにプリチャージされることになる。
走査信号G161の次には、走査信号G162がHレベルとなって、162行目の画素に対し
、階調に応じた電圧が書き込まれる。第1フィールドにおいて162行目の画素に対する
書込極性は、直前の161行目の画素に対する書込極性と同じ負極性であるので、データ
線114に対してプリチャージは行われない。
以上が第1フィールドにおいて、最初のシフト信号Y1がHレベルとなる期間A(p=
1)の動作である。次にシフト信号Y2がHレベルとなる期間(p=2)では、走査信号
G3、G4、G163、G164が順番にHレベルとなって、3、4、163、164行目の画素
に対して、階調に応じた電圧の書き込み動作が実行される。このとき、3(163)行目
の画素に対する電圧の書き込みは、直前の162(4)行目の画素に対する書き込みから
極性反転するので、直前にプリチャージが実行されるが、4(164)行目の画素に対す
る電圧の書き込みは、直前の3(163)行目の画素に対する書き込みと同一極性である
ので、直前にプリチャージは実行されない。
一般化して説明すると、第1フィールドでは、シフト信号YpがHレベルとなる期間A
において、走査信号G(2p-1)、G(2p)、G(2p+159)、G(2p+160)が順番かつ排他的にHレ
ベルとなって、(2p−1)および(2p)行目の画素に対し階調に応じた正極性電圧の
書き込みが実行される一方、(2p+159)および(2p+160)行目の画素に対し
階調に応じた負極性電圧の書き込みが実行される。このとき、(2p−1)行目の画素に
電圧を書き込み前では、データ線114を正極性書込に応じた電圧にプリチャージする動
作が実行されるが、(2p)行目の画素に電圧を書き込み前では、プリチャージ動作が実
行されない。一方、(2p+159)行目の画素に電圧を書き込み前では、データ線11
4を負極性書込に応じた電圧にプリチャージする動作が実行されるが、(2p+160)
行目の画素に電圧を書き込み前では、プリチャージ動作が実行されない。
第1フィールドにおいて、このような動作は、シフト信号Y80がHレベルとなって(p
=80)、走査信号G159、G160、G319、G320がHレベルとなるまで、繰り返される。
これにより、第1フィールドでは、上領域の画素について階調に応じた正極性電圧が書
き込まれる一方、下領域の画素について階調に応じた負極性電圧が書き込まれることにな
る。
第2フィールドにおいても、同様な動作な繰り返されるが、極性指示信号Polが反転す
るので、(2p−1)および(2p)行目の画素に対し階調に応じた負極性電圧の書き込
みが実行される一方、(2p+159)および(2p+160)行目の画素に対し階調に
応じた正極性電圧の書き込みが実行される。このとき、(2p−1)行目の画素に電圧を
書き込み前では、データ線114を負極性書込に応じた電圧にプリチャージする動作が実
行されるが、(2p)行目の画素に電圧を書き込み前では、プリチャージ動作が実行され
ないし、(2p+159)行目の画素に電圧を書き込み前では、データ線114を正極性
書込に応じた電圧にプリチャージする動作が実行されるが、(2p+160)行目の画素
に電圧を書き込み前では、プリチャージ動作が実行されない。
本実施形態では、図8に示されるように、第1フィールドにおいて上領域の画素では2
行毎に正極性書き込みがなされ、下領域の画素では2行毎に負極性書き込みがなされて、
次の書き込みまで保持される一方、第2フィールドにおいて上領域の画素では2行毎に負
極性書き込みがなされ、下領域の画素では2行毎に正極性書き込みがなされて、同様に次
の書き込みまで保持されるので、いずれのタイミングにおいても、正極性電圧を保持する
画素と負極性電圧を保持する画素との割合が50%ずつとなる。このため、画素の保持期
間において、データ線114の極性は一方に偏ることがなくなり、これにより、表示が不
均一となることが防止される。
なお、図8は、本実施形態において、書き込みが実行される画素行を■(プリチャージ
有)または□(プリチャージ無)で示し、この書き込みがなされる行と、時間経過との関
係を簡易的に示す図であり、1〜320行の一部を省略している(後述する図9について
も同様)。
さらに、本実施形態では、シフト信号YpがHレベルとなる期間Aにおいて、(2p−
1)、(2p)、(2p+159)および(2p+162)行目の画素に対し階調に応じ
た電圧の書き込みがなされるが、プリチャージ動作は、書込極性が直前から反転する(2
p−1)および(2p+159)行目の画素に対する書き込みの前にのみ実行され、書込
極性が直前から変化しない(2p)および(2p+160)行目の画素に対する書き込み
の前では実行されない。このため、期間Aが同一であれば、各行に対する書き込みの前に
毎回プリチャージする構成と比較して、その分、イネーブル信号Enb1、Enb2、Enb3、
Enb4のパルス幅を拡げて、画素に対する書込期間を長くすることができる。
換言すれば、通常秒間60フレームに固定されるので、画素数が多くなって高解像度化
が進行すると、階調に応じた電圧を画素電極に印加する時間がそれだけ短くなって、充分
な書き込みができなくなるが、本実施形態によれば、プリチャージをする時間を削減した
分だけ、画素に対する書込期間を長くすることができるので、高解像度化が容易となるの
である。
なお、上述した実施形態では、プリチャージする行については、各フィールドおよび各
フレームにおいて固定されるので、プリチャージする行と、しない行とで表示品位に差が
生じる可能性がある。そこで、プリチャージする行と、しない行とを定期的に入れ替える
構成としても良い。
例えば、図9に示されるように、あるnフレームにおいて、実施形態と同様に、シフト
信号YpがHレベルとなる期間において、書込極性が直前から反転する(2p−1)およ
び(2p+159)行目の画素に対する書き込みの前にプリチャージ動作が実行され、(
2p)および(2p+160)行目の画素に対する書き込みの前ではプリチャージ動作が
省略される場合、次の(n+1)フレームにおいては、(2p−1)および(2p+15
9)行目の画素に対する書き込みの前のプリチャージ動作を省略し、(2p)および(2
p+160)行目の画素に対する書き込みの前でプリチャージ動作を実行しても良い。こ
うすると、2フレームの期間でみた場合に、プリチャージする行と、しない行とにおける
差が平均化されるので、表示品位の差として視認されにくくなるのである。
また、本実施形態では、同一波形となる2つのシフト信号のパルスを4つのイネーブル
信号で4つの走査信号G(2p-1)、G(2p)、G(2p+159)、G(2p+160)を抜き出すので、2つ
のイネーブル信号で抜き出す構成と比較して、イネーブル信号の周波数を低減することが
可能である。
さらに、本実施形態では、同一波形となる2つのシフト信号のパルスを4つのイネーブ
ル信号で4つの走査信号G(2p-1)、G(2p)、G(2p+159)、G(2p+160)を抜き出したが、偶
数2m倍のイネーブル信号で、2m個の走査信号を抜き出す構成としても良い。例えば、
偶数8個のイネーブル信号を用いれば、同一波形となる2つのシフト信号のパルスから、
走査信号G(4p-3)、G(4p-2)、G(4p-1)、G(4p)、G(4p+157)、G(4p+158)、G(4p+159)
、G(4p+160)を抜き出すことになる。このとき、プリチャージ動作については、書込極性
が直前から反転する(4p−3)および(4p+157)行目の画素に対する書き込みの
前にのみ実行し、他の行については書込極性が直前から変化しないので実行する必要がな
い。
なお、実施形態では、電圧無印加状態において白色を表示するノーマリーホワイトモー
ドとしたが、電圧無印加状態において黒色を表示するノーマリーブラックモードとしても
良い。また、R(赤)、G(緑)、B(青)の3画素で1ドットを構成して、カラー表示
を行うとしても良い。表示領域100は透過型に限られず、反射型や、両者の中間的な半
透過半反射型であっても良い。
上述した実施形態では、データ線114を3列毎にグループ化して、各グループのa、
b、c系列に対応してブロックBa、Bb、Bcに分けたが、データ線114の列数に応
じて、4以上のブロックに分けても良い。また、実施形態では、プリチャージ電圧を、最
も明るい階調に相当する電圧としたが、別の階調に相当する電圧や、他の電圧としても良
い。
次に、上述した実施形態に係る電気光学装置を用いた電子機器の例について説明する。
図10は、上述した電気光学装置10における表示領域100をライトバルブとして用い
た3板式プロジェクタの構成を示す図である。
このプロジェクタ2100において、ライトバルブに入射させるための光は、内部に配
置された3枚のミラー2106および2枚のダイクロイックミラー2108によってR(
赤)、G(緑)、B(青)の3原色に分離されて、各原色に対応するライトバルブ100
R、100Gおよび100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と
比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレン
ズ2123および出射レンズ2124からなるリレーレンズ系2121を介して導かれる
ここで、ライトバルブ100R、100Gおよび100Bの構成は、上述した実施形態
における電気光学装置10の表示領域100と同様であり、外部上位回路(図示省略)か
ら供給されるR、G、Bの各色に対応する画像データでそれぞれ駆動されるものである。
ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイク
ロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム
2112において、R色およびB色の光は90度に屈折する一方、G色の光は直進する。
したがって、各色の画像が合成された後、レンズユニット1820によって正転拡大投影
されるので、スクリーン2120には、カラー画像が表示されることとなる。
なお、ライトバルブ100R、100Bの透過像は、ダイクロイックプリズム2112
により反射した後に投射されるのに対し、ライトバルブ100Gの透過像はそのまま投射
されるので、ライトバルブ100R、100Bによる水平走査方向は、ライトバルブ10
0Gによる水平走査方向と逆向きにして、左右反転像を表示させる構成となっている。
また、電子機器としては、図10を参照して説明した他にも、直視型、例えば携帯電話
や、パーソナルコンピュータ、テレビジョン、ビデオカメラのモニタ、カーナビゲーショ
ン装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電
話、POS端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられ
る。そして、これらの各種の電子機器に対して、本発明に係る電気光学装置が適用可能な
のは言うまでもない。
本発明の実施形態に係る電気光学装置の構成を示すブロック図である。 同電気光学装置における画素の構成を示す図である。 同電気光学装置における走査線駆動回路の構成を示す図である。 同電気光学装置におけるデータ信号供給回路の構成を示す図である。 同電気光学装置におけるシフト信号等を示す図である。 同電気光学装置における走査信号等を示す図である。 同電気光学装置における信号S1等を示す図である。 同電気光学装置の各行に対する書き込み等を示す図である。 同電気光学装置の各行に対する書き込み等の別例を示す図である。 実施形態に係る電気光学装置を用いたプロジェクタの構成を示す図である。
符号の説明
10…電気光学装置、20…タイミング制御回路、100…表示領域、105…液晶、
108…対向電極、110…画素、112…走査線、114…データ線、116…TFT
、118…画素電極、120…液晶容量、140…走査線駆動回路、150…データ線駆
動回路、152…データ信号供給回路、2100…プロジェクタ

Claims (2)

  1. 表示領域に、複数行の走査線と、複数列のデータ線と、前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられた複数の画素とを配置し、
    前記複数行の走査線に所定の順番で走査信号を出力する走査線駆動回路と、
    前記複数列のデータ線に所定の順番でデータ信号を出力するデータ線駆動回路とを備えた電気光学装置において、
    前記表示領域は、前記走査線に沿って、前記複数行の走査線のうちの半分の走査線を含む第1領域と前記複数行の走査線のうちの残りの走査線を含む第2領域とに分割され、
    前記走査線駆動回路は、
    第1の転送開始パルスを順次にシフトして第1シフト信号を生成し、第2の転送開始パルスを順次にシフトして第2シフト信号を生成し、前記第1シフト信号と第2シフト信号とを同時に出力するシフトレジスタと、
    前記複数行の走査線毎に配置された複数の論理積回路とを備え、
    前記第1領域の奇数行の走査線に配置された論理積回路には、前記第1シフト信号と第1イネーブル信号が入力され、前記第1領域の偶数行の走査線に配置された論理合成回路には、前記第1シフト信号と第2イネーブル信号が入力され、前記第2領域の奇数行の走査線に配置された論理積回路には、前記第2シフト信号と第3イネーブル信号が入力され、前記第2領域の偶数行の走査線に配置された論理積回路には、前記第2シフト信号と第4イネーブル信号が入力され、前記第1乃至第4イネーブル信号が、順番に排他的にアクティブになることで、前記第1領域における走査線を1行ずつ所定の順番で2行を選択した後、前記第2領域における走査線を1行ずつ所定の順番で2行を選択し、
    前記第1領域で2行の走査線を順番に選択するときには、最初の走査線を選択する前に、前記複数列のデータ線のすべてに対し、第1の書込極性において所定の階調に応じた電圧を印加し、その後に、選択する最初の走査線に対応する画素に対し、前記画素の階調に応じた電圧のデータ信号を、前記複数列のデータ線の対応するデータ線に印加し、次の走査線を選択するときには、前記複数列のデータ線のいずれにも前記第1の書込極性において所定の階調に応じた電圧を印加することなく、当該次の走査線に位置する画素に対し、前記画素の階調に応じた電圧のデータ信号を、前記複数列のデータ線の対応するデータ線に印加し、
    前記第2領域で2行の走査線を順番に選択するときには、最初の走査線を選択する前に、前記複数列のデータ線のすべてに対し、第2の書込極性において前記所定の階調に応じた電圧を印加し、その後に、選択する最初の走査線に対応する画素に対し、前記画素の階調に応じた電圧のデータ信号を、前記複数列のデータ線の対応するデータ線に印加し、次の走査線を選択するときには、前記複数列のデータ線のいずれにも前記第2の書込極性において前記所定の階調に応じた電圧を印加することなく、当該次の走査線に位置する画素に対し、前記画素の階調に応じた電圧のデータ信号を、前記複数列のデータ線の対応するデータ線に印加す
    ことを特徴とする電気光学装置。
  2. 請求項1に記載の電気光学装置を備えることを特徴とする電子機器。
JP2006018602A 2006-01-27 2006-01-27 電気光学装置、駆動方法および電子機器 Expired - Fee Related JP5162830B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006018602A JP5162830B2 (ja) 2006-01-27 2006-01-27 電気光学装置、駆動方法および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006018602A JP5162830B2 (ja) 2006-01-27 2006-01-27 電気光学装置、駆動方法および電子機器

Publications (2)

Publication Number Publication Date
JP2007199448A JP2007199448A (ja) 2007-08-09
JP5162830B2 true JP5162830B2 (ja) 2013-03-13

Family

ID=38454114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006018602A Expired - Fee Related JP5162830B2 (ja) 2006-01-27 2006-01-27 電気光学装置、駆動方法および電子機器

Country Status (1)

Country Link
JP (1) JP5162830B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6314432B2 (ja) * 2013-11-08 2018-04-25 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法、及び電子機器
JP6314450B2 (ja) * 2013-12-02 2018-04-25 セイコーエプソン株式会社 電気光学装置、及び電子機器
JP6488651B2 (ja) 2014-11-05 2019-03-27 セイコーエプソン株式会社 電気光学装置、電気光学装置の制御方法および電子機器
JP2019184856A (ja) * 2018-04-12 2019-10-24 シャープ株式会社 表示装置およびその駆動方法
JP6741046B2 (ja) * 2018-07-23 2020-08-19 セイコーエプソン株式会社 液晶装置および電子機器
JP7420451B2 (ja) * 2019-04-10 2024-01-23 ソニーセミコンダクタソリューションズ株式会社 表示装置および表示装置の駆動方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3562240B2 (ja) * 1997-07-18 2004-09-08 セイコーエプソン株式会社 表示装置の駆動方法及び駆動回路、これを用いた表示装置および電子機器
JP3700387B2 (ja) * 1998-04-15 2005-09-28 セイコーエプソン株式会社 液晶表示装置、液晶表示装置の駆動方法及び電子機器
JP3929206B2 (ja) * 1999-06-25 2007-06-13 株式会社アドバンスト・ディスプレイ 液晶表示装置
JP2002229525A (ja) * 2001-02-02 2002-08-16 Nec Corp 液晶表示装置の信号線駆動回路及び信号線駆動方法
JP2002341834A (ja) * 2001-05-16 2002-11-29 Matsushita Electric Ind Co Ltd 表示装置及びその駆動方法並びに画像表示応用装置
JP4463014B2 (ja) * 2003-06-10 2010-05-12 Okiセミコンダクタ株式会社 駆動回路
JP4543632B2 (ja) * 2003-08-07 2010-09-15 日本電気株式会社 液晶表示装置及び液晶表示装置駆動方法
JP4353759B2 (ja) * 2003-09-22 2009-10-28 Necエレクトロニクス株式会社 駆動回路
JP4161967B2 (ja) * 2004-01-16 2008-10-08 セイコーエプソン株式会社 電気光学装置用駆動回路及び電気光学装置用駆動方法、並びにこれを備えた電気光学装置
JP2005215591A (ja) * 2004-02-02 2005-08-11 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2005309282A (ja) * 2004-04-26 2005-11-04 Sony Corp 表示装置

Also Published As

Publication number Publication date
JP2007199448A (ja) 2007-08-09

Similar Documents

Publication Publication Date Title
KR101127593B1 (ko) 액정 표시 장치
JP4797823B2 (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
KR102275693B1 (ko) 선택회로 및 이를 구비한 표시장치
KR101152137B1 (ko) 액정 표시 장치
JP5332485B2 (ja) 電気光学装置
KR20070059340A (ko) 액정 표시 장치
US20090102777A1 (en) Method for driving liquid crystal display panel with triple gate arrangement
KR20080057501A (ko) 액정표시장치 및 이의 구동방법
KR20060044454A (ko) 전기 광학 장치 및 전자 기기
CN111142298B (zh) 阵列基板及显示装置
JP4501952B2 (ja) 電気光学装置、その駆動方法および電子機器
KR102169032B1 (ko) 표시장치
JP5162830B2 (ja) 電気光学装置、駆動方法および電子機器
KR20130057704A (ko) 표시 장치 및 그 구동 방법
KR20070112034A (ko) 전기 광학 장치, 그 구동 방법 및 전자 기기
JP2008233454A (ja) 電気光学装置、駆動方法、駆動回路および電子機器
JP2005148304A (ja) 電気光学装置の駆動方法、電気光学装置および電子機器
KR102134320B1 (ko) 액정표시장치
KR20120119411A (ko) 액정표시장치
JP5151130B2 (ja) 電気光学装置、駆動方法および電子機器
KR20100067389A (ko) 액정표시장치와 그 구동방법
JP2010091968A (ja) 走査線駆動回路および電気光学装置
KR100898789B1 (ko) 액정표시장치의 구동방법
JP2007249135A (ja) 電気光学装置、その駆動回路および電子機器
JP2007199418A (ja) 電気光学装置、駆動方法および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees