JP5151130B2 - 電気光学装置、駆動方法および電子機器 - Google Patents

Description

本発明は、電気光学装置に対して、いわゆる領域走査駆動方式を採用した場合の動画表
示特性を改善する技術に関する。

近年では、液晶装置のような電気光学装置を用いて縮小画像を形成するとともに、この
縮小画像を光学系によって拡大投射するプロジェクタが普及しつつある。このような縮小
画像を形成する電気光学装置では、画素同士の隙間が非常に狭いので、いわゆるディスク
リネーション（配向不良）が問題となる。このディスクリネーションについては、隣接画
素同士を互いに同一極性とする面反転（フレーム反転ともいう）方式を採用することで回
避することができるが、面反転方式では、表示画面の例えば上端と下端とで表示差が発生
する、という問題がある。
この表示差を解消するために、１フレームの期間において、正極性と負極性とで２回書
き込むとともに、各極性で書き込まれる領域が行方向に連続するように書き込むことによ
り、画素１列分において正極性で保持される画素と負極性で保持される画素との割合がい
ずれのタイミングにおいても５０％ずつとなるようにした、いわゆる領域走査駆動方式が
提案されている（特許文献１参照）。
特開２００４−１７７９３０号公報

ところで、上記領域走査駆動方式では、極性こそ相違するものの、正極性と負極性とに
おいて同じ表示内容となる電圧の書き込みが行われるので、１フレームの期間にわたって
同一表示内容が維持される。このため、表示される画像の残像感が強くなって、例えば動
きのある領域の輪郭部分がぼやけて見えるので、動画表示特性が悪い、という問題がある
。なお、このように動画表示特性が悪い、という点は上記領域走査駆動方式に限った問題
ではなく、液晶のようなホールド型の表示特性を有する場合に発生する問題である。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、領域走査
駆動方式を採用した場合に、動画の表示特性を改善した電気光学装置、駆動方法および電
子機器を提供することにある。

上記目的を達成するために、本発明は、複数行の走査線と複数列のデータ線との交差に
対応して設けられ、各々は、自身に対応する走査線に所定の選択電圧が印加されたときに
、前記データ線に供給されたデータ信号の電圧に応じた階調となる画素を備える電気光学
装置の駆動方法であって、前記複数行の走査線のうち、所定行離間した４行を指定する動
作を、垂直走査方向に向かって順番に行うとともに、指定した４行に対し、第１リセット
期間、第１書込期間、第２リセット期間および第２書込期間のいずれかを割り当て、この
うち、前記第１リセット期間では、割り当てた走査線に前記選択電圧を印加するとともに
、所定の基準電圧に対し高位または低位のいずれか一方極性の電圧のデータ信号を前記複
数列のデータ線に供給し、前記第１書込期間では、割り当てた走査線に前記選択電圧を印
加するとともに、前記画素の階調に応じた電圧であって、前記基準電圧に対し高位または
低位のいずれか一方極性の電圧のデータ信号を前記データ線に供給し、前記第２リセット
期間では、割り当てた走査線に前記選択電圧を印加するとともに、前記基準電圧に対し高
位または低位のいずれか他方極性の電圧のデータ信号を前記複数列のデータ線に供給し、
前記第２書込期間では、割り当てた走査線に前記選択電圧を印加するとともに、前記画素
の階調に応じた電圧であって、前記基準電圧に対し高位または低位のいずれか他方極性の
電圧のデータ信号を前記データ線に供給し、前記第１リセット期間において前記複数列の
データ線に供給する一方極性の電圧と、前記第２リセット期間において前記複数列のデー
タ線に供給する他方極性の電圧とは、互いに異なる階調に対応することを特徴とする。本
発明によれば、領域走査駆動方式によって、画面の上・下端における表示差が抑えられる
とともに、画素は所定の階調となった後にリセットされるので、階調保持による残像感が
解消される。さらに、当該リセットと、階調に応じた電圧書込前にデータ線の電圧を揃え
るプリチャージとが兼用されて実行されるので、書込時間が短くなる、という不都合もな
い。なお、異なる階調の例としては、最低階調の黒色および中間階調の灰色や、黒色およ
び最高階調の白色、やや明るい灰色およびやや暗い灰色などの組み合わせが考えられる。

本発明においては、同一の走査線について、前記第１リセット期間を割り当てた後に前
記第１書込期間を割り当てる一方、前記第２リセット期間を割り当てた後に前記第２書込
期間を割り当てても良い。このとき、前記第１リセット期間により一方極性の電圧が書き
込まれた画素の領域と、前記第１書込期間により階調に応じた一方極性の電圧が書き込ま
れた画素の領域とが、互いに隣接し、前記第２リセット期間により他方極性の電圧が書き
込まれた画素の領域と、前記第２書込期間により階調に応じた他方極性の電圧が書き込ま
れた画素の領域とが、互いに隣接しても良いし、また、前記第１リセット期間により一方
極性の電圧が書き込まれた画素の領域と、前記第２リセット期間により他方極性の電圧が
書き込まれた画素の領域とが、互いに隣接し、前記第１書込期間により一方極性の電圧が
書き込まれた画素の領域と、前記第２書込期間により他方極性の電圧が書き込まれた画素
の領域とが、互いに隣接しても良い。
一方、本発明において、前記第１リセット期間における一方極性の電圧が第１階調に相
当し、前記第２リセット期間における他方極性の電圧が第２階調に相当する場合、所定期
間経過後に、第１リセット期間における一方極性の電圧を前記第２階調に相当させ、第２
リセット期間における他方極性の電圧を前記第１階調に相当させても良い。
なお、本発明は、電気光学装置の駆動方法、走査線駆動回路のみならず、電気光学装置
それ自体としても、さらには、当該電気光学装置を有する電子機器としても概念すること
が可能である。

以下、本発明の実施の形態について図面を参照して説明する。図１は、本発明の実施形
態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置１は、表示パネル１０と処理回路５０とに大別
される。このうち、処理回路５０は、データ信号Ｖidの出力に合わせて表示パネル１０の
動作等を制御する回路モジュールであり、表示パネル１０とは、例えばＦＰＣ（flexible
printed circuit）基板によって接続される。詳細には、処理回路５０は、走査制御回路
５２、制御信号生成回路５４、表示データ処理回路５６、セレクタ５８、５９およびプリ
チャージ電圧生成回路６０を含む。このうち、走査制御回路５２は、外部上位装置（図示
省略）から供給される垂直同期信号Ｖsync、水平同期信号Ｈsyncおよびドットクロック信
号Ｄclkに同期して、制御信号生成回路５４、表示データ処理回路５６、セレクタ５８、
１９を制御するものである。

制御信号生成回路５４は、走査制御回路５２による制御にしたがって、表示パネル１０
を制御するための各種の制御信号を生成するものである。なお、これらの制御信号につい
ては適宜後述するものとする。
表示データ処理回路５６は、外部上位装置から供給される表示データＶideoを、走査制
御回路５２による制御にしたがって、一旦内部メモリ（図示省略）に記憶した後、表示パ
ネル１０の駆動に同期して読み出して、アナログのデータ信号Ｖdに変換するものである
。なお、表示データＶideoは、表示パネル１０における画素の階調を指定するデータであ
り、特に波形については図示しないが、垂直同期信号Ｖsyncの供給タイミングを契機とし
て１フレーム分供給されるとともに、水平同期信号Ｈsyncの供給タイミングを契機として
１行分供給される。ここで、本実施形態において垂直同期信号Ｖsyncは、周波数６０Ｈｚ
（周期１６．７ミリ秒）である。さらに、ドットクロックＤclkについては、表示データ
Ｖideoのうち、１画素分が供給される期間を規定する。このため、走査制御回路５２は、
表示データＶideoの供給に同期して各部を制御することになる。
一方、プリチャージ（Ｐ）電圧生成回路６０は、表示内容に応じた階調状態となってい
る画素をリセットするためのリセット電圧と、データ線のプリチャージ電圧とを兼用する
信号Ｐrを生成するものである。信号Ｐrの電圧については後述する。

セレクタ５９は、表示パネル１０における水平帰線期間ではプリチャージ電圧生成回路
６０による信号Ｐrを、水平有効期間では表示データ処理回路５６によるデータ信号Ｖdを
、それぞれ走査制御回路５２による制御にしたがって選択するとともに、当該選択した信
号をデータ信号Ｖi dとして表示パネル１０に供給するものである。
セレクタ（デマルチプレクサ）５８は、制御信号生成回路５４によって生成される信号
Ｐb1、Ｐb2、Ｖw1、Ｖw2を、走査制御回路５２による制御にしたがってイネーブル信号Ｅ
nb1〜Ｅnb4として割り当てて出力するものである。なお、セレクタ５８における割り当て
については後述する。

次に、表示パネル１０について説明する。図２は、表示パネル１０の構成を示す図であ
る。
この図に示されるように、表示パネル１０は、表示領域１００の周辺に走査線駆動回路
１３０およびデータ線駆動回路１４０を内蔵した周辺回路内蔵型となっている。表示領域
１００では、５６行の走査線１１２が行（Ｘ）方向に延在するように設けられ、また、８
４列のデータ線１１４が列（Ｙ）方向に延在するように、かつ、各走査線１１２と互いに
電気的に絶縁を保つように設けられ、さらに、画素１１０が５６行の走査線１１２と８４
列のデータ線１１４との交差に対応して、それぞれ配列している。したがって、本実施形
態では、画素１１０が縦５６行×横８４列でマトリクス状に配列することになるが、これ
は、本発明による駆動が複雑であるので、簡略化して説明するためのものに過ぎず、本発
明をこの配列に限定する趣旨ではない。

画素１１０の構成について図３を参照して説明する。図３は、ｉ行及びこれと１行下で
隣接する（ｉ＋１）行と、ｊ列及びこれと１列右で隣接する（ｊ＋１）列との交差に対応
する２×２の計４画素分の構成を示している。なお、ｉ、（ｉ＋１）は、画素１１０が配
列する行を一般的に示す場合の記号であって、この説明では、１以上５６以下の整数であ
る。また、ｊ、（ｊ＋１）は、画素１１０が配列する列を一般的に示す場合の記号であっ
て、１以上８４以下の整数である。

図３に示されるように、各画素１１０は、ｎチャネル型の薄膜トランジスタ（thin fil
m transistor：以下単に「ＴＦＴ」と略称する）１１６と液晶容量１２０とを含む。
ここで、各画素１１０については互いに同一構成なので、ｉ行ｊ列に位置するもので代
表させて説明すると、当該ｉ行ｊ列の画素１１０におけるＴＦＴ１１６のゲート電極はｉ
行目の走査線１１２に接続される一方、そのソース電極はｊ列目のデータ線１１４に接続
され、そのドレイン電極は液晶容量１２０の一端たる画素電極１１８に接続されている。
また、液晶容量１２０の他端は、コモン電極１０８である。このコモン電極１０８は、全
ての画素１１０にわたって共通であって、時間的に一定の電圧ＬＣcomが印加されている
。

この表示パネル１０は、特に図示しないが、素子基板と対向基板との一対の基板が一定
の間隙を保って貼り合わせられるとともに、この間隙に液晶が封止された構成となってい
る。このうち、素子基板には、走査線１１２や、データ線１１４、ＴＦＴ１１６および画
素電極１１８が走査線駆動回路１３０やデータ線駆動回路１４０とともに形成される一方
、対向基板にコモン電極１０８が形成されて、これらの電極形成面が互いに対向するよう
に一定の間隙を保って貼り合わせられている。このため、本実施形態において液晶容量１
２０は、画素電極１１８とコモン電極１０８とが液晶１０５を挟持することによって構成
されることになる。
なお、本実施形態では、液晶容量１２０において保持される電圧実効値がゼロに近けれ
ば、液晶容量を通過する光の透過率が最大となって白色表示になる一方、電圧実効値が大
きくなるにつれて透過する光量が減少して、ついには透過率が最小の黒色表示になるノー
マリーホワイトモードに設定されている。

この構成において、走査線１１２に選択電圧を印加し、ＴＦＴ１１６をオン（導通）さ
せるとともに、画素電極１１８に、データ線１１４およびオン状態のＴＦＴ１１６を介し
て、階調（明るさ）に応じた電圧のデータ信号を供給することにより、選択電圧を印加し
た走査線１１２とデータ信号を供給したデータ線１１４との交差に対応する液晶容量１２
０に、階調に応じた電圧実効値を保持させることができる。
なお、走査線１１２が非選択電圧になると、ＴＦＴ１１６がオフ（非導通）状態となる
が、このときのオフ抵抗が理想的に無限大とはならないので、液晶容量１２０に蓄積され
た電荷が少なからずリークする。このオフリークの影響を少なくするために、蓄積容量１
０９が画素毎に形成されている。この蓄積容量１０９の一端は、画素電極１１８（ＴＦＴ
１１６のドレイン）に接続される一方、その他端は、全画素にわたって容量線１０７に共
通接続されている。この容量線１０７は、時間的に一定の電位、例えばコモン電極１０８
と同じ電圧ＬＣcomに保たれている。

次に、走査線駆動回路１３０の構成について図４を参照して説明する。
図４において、Ｙシフトレジスタ１３２は、表示領域１００における走査線数の「５６
」よりも１段多い「５７」段の転送回路（図においてＬと表記）と、走査線１１２に対応
して設けられるＡＮＤ回路１３２０と、を有する。
ここで、各転送回路は、クロック信号Ｃlyの論理レベルが遷移する（立ち上がる、およ
び、立ち下がる）毎に、クロック信号Ｃlyの１周期に相当する幅のスタートパルスＤyを
順次シフトして、各段からシフト信号を出力するものである。
また、ＡＮＤ回路１３２０は、「５７」段の転送回路のうち、隣接する段の転送回路か
ら出力される信号同士の論理積信号を出力するものである。このため、ＡＮＤ回路１３２
０は、隣接する段の転送回路から出力される信号のパルス幅の重複部分を抜き出して出力
することになる。ここで、１、２、３、…、５６行目に対応するＡＮＤ回路１３２０によ
る論理積信号が、Ｙシフトレジスタ１３２の出力信号となり、図においてそれぞれＹ１、
Ｙ２、Ｙ３、…、Ｙ５６と表記されている。

図５は、本実施形態においてＹシフトレジスタ１３２の出力信号を示すタイミングチャ
ートである。なお、図５においては、簡略化のために、奇数（１、３、５、…、５５）行
目に対応する出力信号のみが示されている。
各段の転送回路から出力される信号は、クロック信号Ｃlyの１周期に相当する幅のスタ
ートパルスＤyを、クロック信号Ｃlyの半周期だけシフトした関係になるので、隣接する
段の転送回路から出力される信号のパルス幅は、互いにクロック信号Ｃlyの半周期ずつ重
複した関係となる。そして、この重複した部分がＡＮＤ回路１３２０により抜き出される
。

このため、図５に示されるように、クロック信号Ｃlyの立ち下がり時にスタートパルス
Ｄyが立ち上がる場合、信号Ｙ１は、当該スタートパルスＤyを、クロック信号Ｃlyの立ち
上がりから立ち下がりまでの期間にわたって抜き出したものとなり、以下、信号（Ｙ２）
、Ｙ３、（Ｙ４）、…、Ｙ５５、（Ｙ５６）は、信号Ｙ１を、クロック信号Ｃlyの半周期
ずつ遅延させたものとなる。
本実施形態では、スタートパルスＤyがクロック信号Ｃlyの７周期毎に供給される。こ
のため、Ｙシフトレジスタ１３２における出力信号Ｙ１〜Ｙ５６は、５６行を４分割した
１４行ずつ離間したもの同士が同時にＨレベルとなる。例えば、信号Ｙ３がＨレベルとな
るとき、信号Ｙ１７、Ｙ３１、Ｙ４５も同時にＨレベルとなる。

本実施形態では、クロック信号Ｃlyを供給して、信号Ｙ１からＹ５６までが順にＨレベ
ルとなるのに要する期間は、クロック信号Ｃlyの２８周期分となり、これが垂直走査期間
Ｖsyncで規定される１フレームの期間に相当するが、以下、表示パネル１０の走査に関す
る１フレームの期間については、開始点については説明の便宜上、図５に示されるように
、信号Ｙ５（Ｙ１９、Ｙ３３、Ｙ４７）がＨレベルとなるタイミングとしている。換言す
れば、垂直走査期間Ｖsyncで規定される１フレームの期間と、表示パネルを垂直走査する
ための１フレームの期間とは、開始点が異なるだけであり、時間的な長さは同じである。
また、さらに、表示パネルの走査に関する１フレームの期間を、信号Ｙ５がＨレベルと
なる開始タイミングからクロック信号Ｃlyの４周期分に相当する期間毎に７分割して、そ
れぞれ第１〜第７期間としている。

さて、ＡＮＤ回路１３６は、各行に対応して設けられ、ＡＮＤ回路１３２０による出力
信号（論理積信号）とイネーブル信号Ｅnb1〜Ｅnb4のいずれかとの論理積信号を走査信号
として出力するものである。
なお、各行に対応するＡＮＤ回路１３６に入力されるイネーブル信号Ｅnb1〜Ｅnb4の関
係については、次の通りである。詳細には、１〜５６行目の走査線１１２は、８行毎に７
分割されるとともに、各分割された８行の走査線に対応するＡＮＤ回路１３６には、上か
ら順番にイネーブル信号Ｅnb1、Ｅnb1、Ｅnb2、Ｅnb2、Ｅnb3、Ｅnb3、Ｅnb4、Ｅnb4が供
給されている。そして、１、２、３、…、５６行目に対応するＡＮＤ回路１３６による論
理積信号が、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ５６として出力される。
実際には、ＡＮＤ回路１３６の出力信号は、インバータやレベルシフタなどを経て、駆
動能力が高められるとともに、論理信号の振幅変換される場合もあるが、本発明では、特
に重要ではないので、その説明を省略している。また、Ｙシフトレジスタ１３２や、ＡＮ
Ｄ回路１３２０、１３６は、実際には、負論理回路で構成されるが、ここでは、論理演算
の説明を簡略化するために、正論理で説明している。
このような走査線駆動回路１３０において、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ５６の
Ｈレベルがアクティブレベルであって、電源電圧Ｖddの選択電圧となり、Ｌレベルは、ノ
ンアクティブレベルであって、接地電位Ｇndの非選択電圧となる。

説明を再び図２に戻すと、データ線駆動回路１４０は、Ｘシフトレジスタ１４２と、Ｏ
Ｒ回路１４６およびｎチャネル型ＴＦＴ１４８を含む。このうち、ＯＲ回路１４６および
ＴＦＴ１４８は、データ線１１４に対応して設けられている。また、Ｘシフトレジスタ１
４２は、詳細については特に図示しないが、クロック信号Ｃlx、スタートパルスＤxが供
給されるものの、走査線駆動回路１３０におけるＹシフトレジスタ１３２と同様な構成で
ある。すなわち、Ｘシフトレジスタ１４２は、データ線１１４の総数「８４」よりも１段
多い「８５」段の転送回路を有し、各転送回路は、クロック信号Ｃlxの論理レベルが遷移
する（立ち上がり、および、立ち下がる）毎にスタートパルスＤxを順次シフトしたシフ
ト信号を出力し、各ＡＮＤ回路が、隣接するシフト信号同士の論理積信号を出力して、当
該論理積信号が、それぞれ信号Ｘ１、Ｘ２、Ｘ３、Ｘ４、…、Ｘ８３、Ｘ８４として出力
される構成となっている。
このため、クロック信号Ｃlxの立ち下がり時にスタートパルスＤxが立ち上がる場合、
信号Ｘ１は、当該スタートパルスＤxを、クロック信号Ｃlxの立ち上がりから立ち下がり
までの期間にわたって抜き出したものとなり、以下、信号Ｘ２、Ｘ３、Ｘ４、…、Ｘ８３
、Ｘ８４は、信号Ｘ１を、クロック信号Ｃlxの半周期ずつ遅延させたものとなる。
なお、クロック信号Ｃlx、スタートパルスＤxについては図示省略するが、信号Ｘ１、
Ｘ２、Ｘ３、Ｘ４、…、Ｘ８３、Ｘ８４の出力状態については、後述する図１０乃至図１
３に示した通りとなる。

さて、各列に対応して設けられるＯＲ回路１４６は、Ｘシフトレジスタ１４２による出
力信号（論理積信号）と信号Ｎrgとの論理和信号をサンプリング信号として出力するもの
である。なお、Ｘシフトレジスタ１４２や、ＯＲ回路１４６は、実際には、負論理回路で
構成される。
次に、ＴＦＴ１４８については、そのソース電極が、データ信号Ｖidが供給される画像
信号線１７１に共通接続され、そのドレイン電極が、データ線１１４に接続されて、その
ゲート電極にサンプリング信号が供給される。このため、ｊ列目のデータ線１１４にドレ
イン電極が接続されたＴＦＴ１４８は、ｊ列目に対応して出力されるＸシフトレジスタの
信号ＸｊがＨレベルになったとき、または、信号ＮrgがＨレベルであるときに、画像信号
線１７１に供給されたデータ信号Ｖidをｊ列目のデータ線１１４にサンプリングする構成
となっている。

ここで、制御信号生成回路５４によって生成される信号Ｐb1、Ｐb2、Ｖw1、Ｖw2、Ｎrg
について説明する。図６は、これらの信号をクロック信号Ｃlyとの関係で示す図である。
この図に示されるように、信号Ｐb1は、デューティ比が５０％であるクロック信号Ｃly
の半周期（立ち上がりから立ち下がるまでのＨレベルとなる期間）を２分割した期間のう
ち、前半期間の開始側でＨレベルとなる短パルスであり、信号Ｐb2は、当該２分割した期
間のうち、後半期間の開始側でＨレベルとなる短パルスである。
信号Ｖw1は、当該２分割した期間のうち、前半期間において信号Ｐb1の出力後にＨレベ
ルとなる長パルスであり、信号Ｖw2は、当該２分割した期間のうち、後半期間において信
号Ｐb2の出力後にＨレベルとなる長パルスである。
また、信号Ｎrgは、後述する水平帰線期間に出力される信号であり、詳細には、クロッ
ク信号Ｃlyを２分割した期間の前半期間および後半期間の開始側のそれぞれにおいて、信
号Ｐb1、Ｐb2の出力期間を含み、かつ、信号Ｖw1、Ｖw2の出力前にＨレベルとなるパルス
である。
なお、クロック信号Ｃlyの立ち下がりから立ち上がるまでのＬレベルとなる期間におけ
る信号Ｐb1、Ｐb2、Ｖw1、Ｖw2、Ｎrgは、直前半周期における波形と同一である。

ここで、本実施形態において、信号Ｐb1は、データ線１１４に対する正極性電圧のプリ
チャージと液晶容量１２０の正極性側リセットとを同時実行するために、走査線１１２に
選択電圧を印加する期間を規定する信号であり、信号Ｐb2は、データ線１１４に対する負
極性電圧のプリチャージと液晶容量１２０の負極性側リセットとを同時実行するために、
走査線１１２に選択電圧を印加する期間を規定する信号である。
また、信号Ｖw1は、画素に対し、階調に応じた正極性電圧を書き込むために、走査線１
１２に選択電圧を印加する期間を規定する信号であり、信号Ｖw2は、画素に対し、階調に
応じた負極性電圧を書き込むために、走査線１１２に選択電圧を印加する期間を規定する
信号である。
一方、信号Ｎrgは、１〜８４列のデータ線１１４のプリチャージ（液晶容量のリセット
も兼用する）を指定する信号である。

次に、これらの信号のうち、信号Ｐb1、Ｐb2、Ｖw1、Ｖw2が、セレクタ５８においてイ
ネーブル信号Ｅnb1〜Ｅnb4に、どのようにして割り当てられるかについて説明する。図７
は、信号Ｐb1、Ｐb2、Ｖw1、Ｖw2に対するイネーブル信号Ｅnb1〜Ｅnb4の割り当てを示す
タイムテーブルである。
上述したように、１フレームの期間を７分割した第１〜第７期間は、それぞれクロック
信号Ｃlyの４周期分に相当する期間である。この４周期分の期間を、さらに、クロック信
号Ｃlyの１周期で４分割した期間を、それぞれ順番に（ａ）期間、（ｂ）期間、（ｃ）期
間および（ｄ）期間としている。
ここで、図７に示されるように、第１〜第７期間のそれぞれにおいては、イネーブル信
号Ｅnb1〜Ｅnb4として、（ａ）期間では、順に信号Ｐb1、Ｖw1、Ｐb2、Ｖw2が割り当てら
れ、（ｂ）期間では、順に信号Ｖw2、Ｐb1、Ｖw1、Ｐb2が割り当てられ、（ｃ）期間では
、順に信号Ｐb2、Ｖw2、Ｐb1、Ｖw1が割り当てられ、（ｄ）期間では、順に信号Ｖw1、Ｐ
b2、Ｖw2、Ｐb1が割り当てられる。このように、イネーブル信号Ｅnb1〜Ｅnb4の割り当て
は、（ａ）〜（ｄ）期間において１つずつシフトする関係にある。

図８は、このようにして割り当てられたイネーブル信号Ｅnb1〜Ｅnb4の波形を、（ａ）
期間、（ｂ）期間、（ｃ）期間および（ｄ）期間にわたって示す図である。なお、この図
において第１〜第７期間を一般化して説明するために、第ｍ期間として表記しており、ｍ
については１以上７以下の整数である。
また、（ａ）期間、（ｂ）期間、（ｃ）期間および（ｄ）期間は、それぞれクロック信
号Ｃlyの１周期分に相当する期間であるが、この１周期の期間については、上述したよう
に、クロック信号Ｃlyの立ち上がりから立ち下がるまでの前半期間（Ｈレベルとなる期間
）と、クロック信号Ｃlyの立ち下がりから立ち上がるまでの後半期間（Ｌレベルとなる期
間）とに分けられる。
そこで便宜的に、（ａ）期間の前半期間を（ａ１）と表記し、その後半期間を（ａ２）
と表記している。同様に（ｂ）期間の前半期間を（ｂ１）と、その後半期間を（ｂ２）と
それぞれ表記し、（ｃ）期間の前半期間を（ｃ１）と、その後半期間を（ｃ２）とそれぞ
れ表記し、（ｄ）期間の前半期間を（ｄ１）と、その後半期間を（ｄ２）とそれぞれ表記
している。

次に、プリチャージ電圧生成回路６０による信号Ｐrについて説明する。図９は、信号
Ｐrにおける電圧波形を示す図である。
この図に示されるように、信号Ｐrの出力期間は、偶数フレームの最後に出力されるス
タートパルスＤyが出力されることにより信号Ｙ１がＨレベルとなった時点を開始点とし
たときに、クロック信号Ｃlyの１４周期を１単位として区切った４つの期間で分類するこ
とができる。そして、これらの４つの期間を順番に、灰灰期間、黒灰期間、黒黒期間およ
び灰黒期間としている。
なお、上述したように、本実施形態では、１フレームの期間はクロック信号Ｃlyの２８
周期分であるから、信号Ｐrの出力期間は、２フレームに相当する期間を１単位としてみ
ることができる。このため、互いに隣接するフレームを区別するために、奇数フレーム、
偶数フレームとしている。

これらの灰灰期間、黒灰期間、黒黒期間および灰黒期間では、それぞれクロック信号Ｃ
lyの半周期（すなわち、信号Ｙ１〜Ｙ５６がそれぞれＨレベルとなる期間）の前半期間と
後半期間とでそれぞれ次のような電圧となる。
詳細には、同図に示されるように、信号Ｐrは、灰灰期間におけるクロック信号Ｃlyの
半周期の前半期間では、電圧Ｖg(+)となり、後半期間では、電圧Ｖg(-)となる。黒灰期間
におけるクロック信号Ｃlyの半周期の前半期間では、電圧Ｖb(+)となり、後半期間では、
電圧Ｖg(-)となる。黒黒期間におけるクロック信号Ｃlyの半周期の前半期間では、電圧Ｖ
b(+)となり、後半期間では、電圧Ｖb(-)となる。灰黒期間におけるクロック信号Ｃlyの半
周期の前半期間では、電圧Ｖg( +)となり、後半期間では、電圧Ｖb(-)となる。
ここで、電圧Ｖb(+)とは、この電圧が仮に液晶容量１２０の画素電極１１８に印加され
た場合に、当該液晶容量を最低階調の黒色とさせる正極性電圧であり、電圧Ｖg(+)とは、
この電圧が液晶容量１２０の画素電極１１８に印加された場合に、当該液晶容量を黒色と
最高階調の白色との間の灰色（グレー）とさせる正極性電圧である。一方、電圧Ｖb(-)、
Ｖg(-)は、電圧Ｖcを基準にしたときに、それぞれ電圧Ｖb(+)、Ｖg(+)と対称の位置にあ
る負極性電圧である。
なお、本実施形態において信号Ｐdやデータ信号Ｖdの電圧極性は、電圧Ｖc（この説明
ではイコール電圧ＬＣcom）を基準として高位側となる場合を正極性といい、低位側とな
る場合を負極性というが、後述するように、電圧ＬＣcomからシフトさせた電圧Ｖcを基準
とする場合もある。一方、電圧それ自体については、特に説明のない限り、後述する論理
レベルのＬレベルに相当する接地電位Ｇndを電圧ゼロの基準としている。
また、図９（および、図１０乃至図１３）におけるデータ信号Ｖidの電圧の縦スケール
は、他の論理信号の電圧波形と比較して拡大してある。

次に、電気光学装置の動作について説明する。
走査制御回路５２は、外部上位装置から供給される表示データＶideoを、表示データ処
理回路５６の内部メモリに記憶させた後、表示パネル１０の駆動に同期して記憶速度の倍
の速度で読み出して、アナログのデータ信号Ｖidに変換する。
ここで、１フレームの期間では、第１期間から第７期間へと進行し、第１〜第７期間の
各々では、それぞれ期間（ａ）、（ｂ）、（ｃ）および（ｄ）という順番で進行すること
になる。

ところで、表示データ処理回路５６は、水平有効期間に表示データＶideoをデータ信号
Ｖidに変換する場合に、正極性書込が指定されていれば、黒色に相当する電圧Ｖb(+)から
白色に相当する電圧Ｖw(+)までの範囲で電圧Ｖcから画素の階調に応じた分だけ高位の電
圧とし、負極性書込が指定されていれば、黒色に相当する電圧Ｖb(-)から白色に相当する
電圧Ｖw(-)までの範囲で電圧Ｖcから画素の階調に応じた分だけ低位の電圧とする。
ここで、本実施形態において、正極性書込が指定される期間は、クロック信号Ｃlyの半
周期を２分割した期間の前半期間であり、負極性書込が指定される期間は、クロック信号
Ｃlyの半周期を２分割した期間の後半期間である。
また、水平有効期間とは、クロック信号Ｃlyの半周期を２分割した期間の前半および後
半期間のうち、Ｘシフトレジスタ１４２による信号Ｘ１〜Ｘ８４が出力される期間であり
、図１０（および図１１乃至図１３）においてＨbと表記された期間である。水平帰線期
間とは、クロック信号Ｃlyの半周期を２分割した期間の前半および後半期間のうち、水平
有効期間Ｈbを除いた期間であり、図１０（および図１１乃至図１３）においてＨaと表記
された期間である。
一方、プリチャージ電圧生成回路６０は、信号Ｐrの電圧を上述したように供給するの
で、正極性書込が指定される水平有効期間直前の水平帰線期間では電圧Ｖg(+)またはＶb(
+)となり、負極性書込が指定される水平有効期間直前の水平帰線期間では電圧Ｖg(-)また
はＶb(-)となる。

さて、図１０に示されるように、奇数フレームの第１期間であって（ａ）期間の前半期
間（ａ１）においては、Ｙシフトレジスタ１３２の出力信号のうち、信号Ｙ５、Ｙ１９、
Ｙ３３、Ｙ４７がＨレベルとなる一方、期間（ａ）では、イネーブル信号Ｅnb1〜Ｅnb4と
して順に信号Ｐb1、Ｖw1、Ｐb2、Ｖw2が割り当てられる。このため、前半期間（ａ１）で
は、イネーブル信号Ｅnb1が最初にＨレベルとなるが、走査線駆動回路１３０においてイ
ネーブル信号Ｅnb1を入力する行は、５、１９、３３、４７行目のうち、３３行目のみで
ある。したがって、前半期間（ａ１）においてイネーブル信号Ｅnb1がＨレベルになると
、走査信号Ｇ３３だけがＨレベルとなる。

一方、この第１期間の前半期間（ａ１）においてイネーブル信号Ｅnb1（Ｐb1)がＨレベ
ルとなる期間に、プリチャージ電圧生成回路６０は、信号Ｐrを電圧Ｖg(+)とする。この
期間は水平帰線期間Ｈaであるから、セレクタ５９では信号Ｐrが選択され、これにより、
信号Ｐrがデータ信号Ｖidとして画像信号線１７１に供給される。
ここで、水平帰線期間Ｈaにおいて、制御信号生成回路５４は、信号ＮrgをＨレベルに
する。信号ＮrgがＨレベルになると、１〜８４列のＯＲ回路１４６の出力信号は、Ｘシフ
トレジスタ１４２の出力信号とは無関係に、すべてＨレベルとなる。このため、すべての
ＴＦＴ１４８がオンするので、１〜８４列のデータ線１１４には、画像信号線１７１に供
給されたデータ信号Ｖidがサンプリングされて、当該データ信号Ｖidの正極性電圧Ｖg(+)
にプリチャージされる。
このときに、イネーブル信号Ｅnb1によって走査信号Ｇ３３がＨレベルになると、３３
行目に位置する画素１１０のＴＦＴ１１６がすべてオンするので、データ線１１４にサン
プリングされたデータ信号Ｖidの電圧Ｖg(+)がそのまま画素電極１１８に印加される。し
たがって、３３行目であって１、２、３、４、…、８３、８４列の画素における液晶容量
１２０には、それぞれ電圧Ｖg(+)が書き込まれるので、３３行目に位置する画素１行分は
すべて灰色となる。
なお、イネーブル信号Ｅnb1がＬレベルになると、３３行目に位置する画素１１０のＴ
ＦＴ１１６がオフするが、液晶容量１２０および蓄積容量１０９による電圧保持性により
、書き込まれた電圧が保持されるので、灰色を維持することなる。
このようにイネーブル信号Ｅnb1によって、すべてのデータ線１１４が正極性電圧Ｖg(+
)にプリチャージされるとともに、３３行目の画素１行分が灰色表示とされる。

前半期間（ａ１）では、次に、イネーブル信号Ｅnb1および信号ＮrgがＬレベルになる
とともに、イネーブル信号Ｅnb2がＨレベルとなる。
ここで、イネーブル信号Ｅnb2（Ｖw1)がＨレベルとなる期間に、走査制御回路５２は、
表示データ処理回路５６に対し、メモリに記憶された１９行目に相当する表示データＶid
eoを倍速で読み出させ、正極性のデータ信号Ｖdに変換するように制御するとともに、制
御信号生成回路５４に対し、この変換に合わせて、信号Ｘ１、Ｘ２、Ｘ３、Ｘ４、…、Ｘ
８３、Ｘ８４が順番にＨレベルとなるように、クロック信号ＣlxおよびスタートパルスＤ
xを出力するように制御する。詳細には、１９行目にあって１列、２列、３列、４列、…
、８３列、８４列の画素に対応するデータ信号Ｖidが画像信号線１７１に供給されるタイ
ミングにおいて、それぞれ信号Ｘ１、Ｘ２、Ｘ３、Ｘ４、…、Ｘ８３、Ｘ８４が順番にＨ
レベルとなるように、走査制御回路５２は、クロック信号ＣlxおよびスタートパルスＤx
を介してＸシフトレジスタ１４２を制御することになる。
さらに、走査制御回路５２は、セレクタ５９に対し、当該データ信号Ｖdを選択するよ
うに制御する。

上述したように、第１期間の前半期間（ａ１）においては、Ｙシフトレジスタ１３２に
よる信号Ｙ５、Ｙ１９、Ｙ３３、Ｙ４７がＨレベルとなるが、イネーブル信号Ｅnb2を入
力する行は、５、１９、３３、４７行目のうち、１９行目のみである。したがって、この
前半期間（ａ１）においてイネーブル信号Ｅnb2がＨレベルになると、走査信号Ｇ１９だ
けがＨレベルとなる。
この状態において、Ｘシフトレジスタ１４２による信号Ｘ１がＨレベルになると、１列
目のＴＦＴ１４８がオンするので、画像信号線１７１に供給された１９行１列の画素に対
応するデータ信号Ｖidが１列目のデータ線１１４にサンプリングされる。同様に、信号Ｘ
２、Ｘ３、Ｘ４、…、Ｘ８４、Ｘ８４が順番にＨレベルになると、２、３、４、…、８３
、８４列目のＴＦＴ１４８が順番にオンするので、２、３、４、…、８３、８４列目のデ
ータ線１１４には、１９行目にあって２列、３列、４列、…、８３列、８４列の画素に対
応するデータ信号Ｖidがそれぞれサンプリングされることになる。
走査信号Ｇ１９がＨレベルであると、１９行目に位置する画素１１０におけるＴＦＴ１
１６がすべてオンするので、データ線１１４にサンプリングされたデータ信号Ｖidの電圧
がそのまま画素電極１１８に印加される。このため、１９行目であって１、２、３、４、
…、８３、８４列の画素における液晶容量１２０には、表示データＶideoで指定された階
調に応じた正極性の電圧が書き込まれて、保持されることになる。

続いて、イネーブル信号Ｅnb2がＬレベルになるとともに、イネーブル信号Ｅnb3（Ｐb2
）および信号ＮrgがＨレベルとなる。
イネーブル信号Ｅnb3（Ｐb2）および信号ＮrgがＨレベルとなる期間において、信号Ｐr
は負極性の電圧Ｖg(-)である。この期間は水平帰線期間Ｈaであるから、信号Ｐrがデータ
信号Ｖidとして画像信号線１７１に供給される。信号ＮrgがＨレベルであるので、１〜８
４列のＯＲ回路１４６の出力信号は、すべてＨレベルとなる。このため、すべてのＴＦＴ
１４８がオンし、これにより、１〜８４列のデータ線１１４には、画像信号線１７１に供
給されたデータ信号Ｖidがサンプリングされて、当該データ信号Ｖidの負極性電圧Ｖg(-)
にプリチャージされる。
第１期間の前半期間（ａ１）においては、Ｙシフトレジスタ１３２による信号Ｙ５、Ｙ
１９、Ｙ３３、Ｙ４７がＨレベルとなるが、イネーブル信号Ｅnb3を入力する行は、５、
１９、３３、４７行目のうち、５行目である。したがって、この前半期間（ａ１）におい
てイネーブル信号Ｅnb3がＨレベルになると、走査信号Ｇ５だけがＨレベルとなる。
走査信号Ｇ５がＨレベルになると、５行目に位置する画素１１０のＴＦＴ１１６がすべ
てオンするので、データ線１１４にサンプリングされたデータ信号Ｖidの電圧Ｖg(-)がそ
のまま画素電極１１８に印加される。このため、５行目であって１、２、３、４、…、８
３、８４列の画素における液晶容量１２０には、それぞれ電圧Ｖg(- )が書き込まれるの
で、５行目の画素は灰色となる。
このようにイネーブル信号Ｅnb2によって、すべてのデータ線１１４が負極性電圧Ｖg(-
)にプリチャージされるとともに、５行目の画素１行分が灰色表示とされる。

第１期間の前半期間（ａ１）では、引き続いてイネーブル信号Ｅnb3および信号Ｎrgが
Ｌレベルになるとともに、イネーブル信号Ｅnb4がＨレベルとなる。
イネーブル信号Ｅnb4（Ｖw2)がＨレベルとなる期間に、走査制御回路５２は、表示デー
タ処理回路５６に対し、４７行目に相当する表示データＶideoを倍速で読み出させ、負極
性のデータ信号Ｖdに変換するように制御するとともに、制御信号生成回路５４に対し、
この変換に合わせて、信号Ｘ１、Ｘ２、Ｘ３、Ｘ４、…、Ｘ８３、Ｘ８４が順番にＨレベ
ルとなるように、クロック信号ＣlxおよびスタートパルスＤxを出力するように制御する
一方、セレクタ５９に対し、当該データ信号Ｖdを選択するように制御する。
前半期間（ａ１）においては、Ｙシフトレジスタ１３２による信号Ｙ５、Ｙ１９、Ｙ３
３、Ｙ４７がＨレベルとなるが、イネーブル信号Ｅnb4を入力する行は、５、１９、３３
、４７行目のうち、４７行目である。したがって、この前半期間（ａ１）においてイネー
ブル信号Ｅnb4がＨレベルになると、走査信号Ｇ４７だけがＨレベルとなる。
この状態において、Ｘシフトレジスタ１４２による信号Ｘ１がＨレベルになると、１列
目のＴＦＴ１４８がオンするので、画像信号線１７１に供給された４７行１列の画素に対
応するデータ信号Ｖidが１列目のデータ線１１４にサンプリングされる。同様に、信号Ｘ
２、Ｘ３、Ｘ４、…、Ｘ８３、Ｘ８４が順番にＨレベルになると、２、３、４、…、８３
、８４列目のＴＦＴ１４８が順番にオンするので、２、３、４、…、８３、８４列目のデ
ータ線１１４には、４７行目にあって２列、３列、４列、…、８３列、８４列の画素に対
応するデータ信号Ｖidがそれぞれサンプリングされることになる。
走査信号Ｇ４７がＨレベルであると、４７行目に位置する画素１１０におけるＴＦＴ１
１６がすべてオンするので、データ線１１４にサンプリングされたデータ信号Ｖidの電圧
がそのまま画素電極１１８に印加される。このため、４７行目であって１、２、３、４、
…、８３列、８４列の画素における液晶容量１２０には、表示データＶideoで指定された
階調に応じた負極性の電圧が書き込まれて、保持されることになる。

次に、奇数フレームの第１期間であって（ａ）期間の後半期間（ａ２）においては、Ｙ
シフトレジスタ１３２の出力信号のうち、信号Ｙ６、Ｙ２０、Ｙ３４、Ｙ４８がＨレベル
となる。ただし、前半期間（ａ１）と同様にイネーブル信号Ｅnb1〜Ｅnb4として順に信号
Ｐb1、Ｖw1、Ｐb2、Ｖw2が割り当てられるので、イネーブル信号Ｅnb1（Ｐb1）によって
データ線が電圧Ｖg(+)にプリチャージされるとともに、３４行目の画素に当該プリチャー
ジ電圧が書き込まれて灰色となり、イネーブル信号Ｅnb2（Ｖw1）によって２０行目の画
素に階調に応じた正極性電圧が書き込まれ、イネーブル信号Ｅnb3（Ｐb2）によってデー
タ線が電圧Ｖg(-)にプリチャージされるとともに、６行目の画素に当該プリチャージ電圧
が書き込まれて灰色となり、イネーブル信号Ｅnb4（Ｖw2）によって４８行目の画素に階
調に応じた負極性電圧が書き込まれる動作が実行される。

次に、（ｂ）期間に移行する。（ｂ）期間では、イネーブル信号Ｅnb1〜Ｅnb4として順
に信号Ｖw2、Ｐb1、Ｖw 1、Ｐb2が割り当てられる（図７参照）。このため、図８または
図１１に示されるように、前半期間（ｂ１）および後半期間（ｂ２）では、時系列的に、
イネーブル信号Ｅnb2が正極性プリチャージのための短パルス（信号Ｐb1）となり、イネ
ーブル信号Ｅnb3が正極性書込のための長パルス（信号Ｖw1）となり、イネーブル信号Ｅn
b4が負極性プリチャージのための短パルス（信号Ｐb2）となり、イネーブル信号Ｅnb1が
負極性書込のための長パルス（信号Ｖw2）となる。
また、第１期間の前半期間（ｂ１）においては、Ｙシフトレジスタ１３２の出力信号の
うち、信号Ｙ７、Ｙ２１、Ｙ３５、Ｙ４９がＨレベルとなり、後半期間（ｂ２）において
は、信号Ｙ８、Ｙ２２、Ｙ３６、Ｙ５０がＨレベルとなる。
前半期間（ｂ１）および後半期間（ｂ２）において、１番目にパルス出力されるイネー
ブル信号Ｅnb2が入力されるのは３５、３６行目であり、２番目にパルス出力されるイネ
ーブル信号Ｅnb3が入力されるのは２１、２２行目であり、３番目にパルス出力されるイ
ネーブル信号Ｅnb4が入力されるのは７、８行目であり、４番目にパルス出力されるイネ
ーブル信号Ｅnb1が入力されるのは４９、５０行目である。

このため、前半期間（ｂ１）では、イネーブル信号Ｅnb2（Ｐb1）によってデータ線１
１４が電圧Ｖg(+)にプリチャージされるとともに、３５行目の画素に当該プリチャージ電
圧が書き込まれて灰色となり、イネーブル信号Ｅnb3（Ｖw1）によって２１行目の画素に
階調に応じた正極性電圧が書き込まれ、イネーブル信号Ｅnb4（Ｐb2）によってデータ線
１１４が電圧Ｖg(-)にプリチャージされるとともに、７行目の画素に当該プリチャージ電
圧が書き込まれて灰色なり、イネーブル信号Ｅnb1（Ｖw2）によって４９行目の画素に階
調に応じた負極性電圧が書き込まれることになる。
また、後半期間（ｂ２）では、イネーブル信号Ｅnb2（Ｐb1）によってデータ線１１４
が電圧Ｖg(+)にプリチャージされるとともに、３６行目の画素に当該プリチャージ電圧が
書き込まれて灰色となり、イネーブル信号Ｅnb3（Ｖw1）によって２２行目の画素に階調
に応じた正極性電圧が書き込まれ、イネーブル信号Ｅnb4（Ｐb2）によってデータ線１１
４が電圧Ｖg(-)にプリチャージされるとともに、８行目の画素に当該プリチャージ電圧が
書き込まれて灰色となり、イネーブル信号Ｅnb1（Ｖw2）によって５０行目の画素に階調
に応じた負極性電圧が書き込まれることになる。

次に、第１期間の（ｃ）期間に移行する。（ｃ）期間では、イネーブル信号Ｅnb1〜Ｅn
b4として順に信号Ｐb2、Ｖw2、Ｐb1、Ｖw1が割り当てられる（図７参照）。このため、図
８または図１２に示されるように、前半期間（ｃ１）および後半期間（ｃ２）では、時系
列的に、イネーブル信号Ｅnb3が正極性プリチャージのための短パルス（信号Ｐb1）とな
り、イネーブル信号Ｅnb4が正極性書込のための長パルス（信号Ｖw1）となり、イネーブ
ル信号Ｅnb1が負極性プリチャージのための短パルス（信号Ｐb2）となり、イネーブル信
号Ｅnb2が負極性書込のための長パルス（信号Ｖw2）となる。
第１期間の前半期間（ｃ１）においては、Ｙシフトレジスタ１３２の出力信号のうち、
信号Ｙ９、Ｙ２３、Ｙ３７、Ｙ５１がＨレベルとなり、後半期間（ｃ２）においては、信
号Ｙ１０、Ｙ２４、Ｙ３８、Ｙ５２がＨレベルとなる。前半期間（ｃ１）および後半期間
（ｃ２）において、１番目にパルス出力されるイネーブル信号Ｅnb3が入力されるのは３
７、３８行目であり、２番目にパルス出力されるイネーブル信号Ｅnb4が入力されるのは
２３、２４行目であり、３番目にパルス出力されるイネーブル信号Ｅnb1が入力されるの
は９、１０行目であり、４番目にパルス出力されるイネーブル信号Ｅnb2が入力されるの
は５１、５２行目である。

このため、第１期間の前半期間（ｃ１）では、イネーブル信号Ｅnb3（Ｐb1）によって
データ線１１４が電圧Ｖg(+)にプリチャージされるとともに、３７行目の画素に当該プリ
チャージ電圧が書き込まれて灰色となり、イネーブル信号Ｅnb4（Ｖw1）によって２３行
目の画素に階調に応じた正極性電圧が書き込まれ、イネーブル信号Ｅnb1（Ｐb2）によっ
てデータ線１１４が電圧Ｖg(-)にプリチャージされるとともに、９行目の画素に当該プリ
チャージ電圧が書き込まれて灰色となり、イネーブル信号Ｅnb4（Ｖw2）によって５１行
目の画素に階調に応じた負極性電圧が書き込まれることとなる。
第１期間の後半期間（ｃ２）においては、イネーブル信号Ｅnb3（Ｐb1）によってデー
タ線１１４が電圧Ｖg(+)にプリチャージされるとともに、３８行目の画素に当該プリチャ
ージ電圧が書き込まれて灰色となり、イネーブル信号Ｅnb4（Ｖw1）によって２４行目の
画素に階調に応じた正極性電圧が書き込まれ、イネーブル信号Ｅnb1（Ｐb2）によってデ
ータ線１１４が電圧Ｖg(-)にプリチャージされるとともに、１０行目の画素に当該プリチ
ャージ電圧が書き込まれ灰色となり、イネーブル信号Ｅnb4（Ｖw2）によって５２行目の
画素に階調に応じた負極性電圧が書き込まれることとなる。

次に、第１期間の（ｄ）期間に移行する。（ｄ）期間では、イネーブル信号Ｅnb1〜Ｅn
b4として順に信号Ｖw1、Ｐb2、Ｖw2、Ｐb1が割り当てられる（図７参照）。このため、図
８または図１３に示されるように、前半期間（ｄ１）および後半期間（ｄ２）では、時系
列的に、イネーブル信号Ｅnb4が正極性プリチャージのための短パルス（信号Ｐb1）とな
り、イネーブル信号Ｅnb1が正極性書込のための長パルス（信号Ｖw1）となり、イネーブ
ル信号Ｅnb2が負極性プリチャージのための短パルス（信号Ｐb2）となり、イネーブル信
号Ｅnb3が負極性書込のための長パルス（信号Ｖw2）となる。
第１期間の前半期間（ｄ１）においては、Ｙシフトレジスタ１３２の出力信号のうち、
信号Ｙ１１、Ｙ２５、Ｙ３９、Ｙ５３がＨレベルとなり、後半期間（ｄ２）においては、
信号Ｙ１２、Ｙ２６、Ｙ４０、Ｙ５４がＨレベルとなる。前半期間（ｄ１）および後半期
間（ｄ２）において、１番目にパルス出力されるイネーブル信号Ｅnb4が入力されるのは
３９、４０行目であり、２番目にパルス出力されるイネーブル信号Ｅnb1が入力されるの
は２５、２６行目であり、３番目にパルス出力されるイネーブル信号Ｅnb2が入力される
のは１１、１２行目であり、４番目にパルス出力されるイネーブル信号Ｅnb 3が入力され
るのは５３、５４行目である。

このため、第１期間の前半期間（ｄ１）では、イネーブル信号Ｅnb4（Ｐb1）によって
データ線１１４が電圧Ｖg(+)にプリチャージされるとともに、３９行目の画素に当該プリ
チャージ電圧が書き込まれて灰色となり、イネーブル信号Ｅnb1（Ｖw1）によって２５行
目の画素に階調に応じた正極性電圧が書き込まれ、イネーブル信号Ｅnb2（Ｐb2）によっ
てデータ線１１４が電圧Ｖg(-)にプリチャージされるとともに、１１行目の画素に当該プ
リチャージ電圧が書き込まれて灰色となり、イネーブル信号Ｅnb3（Ｖw2）によって５３
行目の画素に階調に応じた負極性電圧が書き込まれることとなる。
第１期間の後半期間（ｄ２）においては、イネーブル信号Ｅnb4（Ｐb1）によってデー
タ線１１４が電圧Ｖg(+)にプリチャージされるとともに、４０行目の画素に当該プリチャ
ージ電圧が書き込まれて灰色となり、イネーブル信号Ｅnb1（Ｖw1）によって２６行目の
画素に階調に応じた正極性電圧が書き込まれ、イネーブル信号Ｅnb2（Ｐb2）によってデ
ータ線１１４が電圧Ｖg(-)にプリチャージされるとともに、１２行目の画素に当該プリチ
ャージ電圧が書き込まれて灰色となり、イネーブル信号Ｅnb3（Ｖw2）によって５４行目
の画素に階調に応じた負極性電圧が書き込まれることとなる。

このようにして奇数フレームの第１期間においては、図１４に示されるように、３３〜
４０行目の画素に対して、プリチャージ電圧である正極性の電圧Ｖg(+)を書き込むことに
よって灰色（ハッチングで＋と表記された□）となり、１９〜２６行目の画素に対して、
正極性であって階調に応じた電圧を書き込むことによって表示データＶideoにしたがった
階調（単に＋と表記された□）となり、５〜１２行目の画素に対して、プリチャージ電圧
である負極性の電圧Ｖg(-)を書き込むことによって灰色（ハッチングで−と表記された□
）となり、４７〜５４行目の画素に対して、負極性であって階調に応じた電圧を書き込む
ことによって表示データＶideoにしたがった階調（単に−と表記された□）となる。
なお、図１４において、丸数字の１は、信号Ｐb1が割り当てられたイネーブル信号によ
って正極性のプリチャージ電圧が書き込まれる行を示し、丸数字の２は、信号Ｖw1が割り
当てられたイネーブル信号によって正極性の階調に応じた電圧が書き込まれる行を示し、
丸数字の３は、信号Ｐb2が割り当てられたイネーブル信号によって負極性のプリチャージ
電圧が書き込まれる行を示し、丸数字の４は、信号Ｖw2が割り当てられたイネーブル信号
によって負極性の階調に応じた電圧が書き込まれる行を示している。

奇数フレームの第２〜第７期間においても、Ｙシフトレジスタ１３２の出力について図
５に示される内容となる点において異なる以外、同様な動作が実行される。ここで、第２
〜第７期間の各期間での書き込みの状態を、それぞれ図１５〜図２０に示す。
なお、奇数フレームの第４期間の開始から第７期間の途中（信号Ｙ１４、Ｙ２８、Ｙ４
２、Ｙ５６がＨからＬレベルとなるタイミング）までの黒灰期間では、プリチャージ電圧
生成回路６０による信号Ｐrが、クロック信号Ｃlyの半周期のうち、前半期間において黒
色に相当する正極性電圧Ｖb(+)となり、後半期間において灰色に相当する負極性電圧Ｖg(
-)となる。このため、黒灰期間において信号Ｐb1が割り当てられたイネーブル信号によっ
て正極性のプリチャージ電圧が書き込まれる行の画素は黒色となる。

また、奇数フレームに続く偶数フレームでは、当該奇数フレームと同様に、信号Ｖw1が
割り当てられたイネーブル信号による階調に応じた正極性電圧の書き込み、および、信号
Ｖw2が割り当てられたイネーブル信号による階調に応じた負極性電圧の書き込みが、それ
ぞれ実行される。
ただし、直前奇数フレームの第７期間の途中から偶数フレームの第３期間までの黒黒期
間では、信号Ｐrが、クロック信号Ｃlyの半周期のうち、前半期間において黒色に相当す
る正極性電圧Ｖb(+)となり、後半期間において黒色に相当する負極性電圧Ｖb(-)となる。
このため、黒黒期間において信号Ｐb1、Ｐb2が割り当てられたイネーブル信号によって正
・負極性のプリチャージ電圧が書き込まれる行の画素はそれぞれ黒色となる。
また、偶数フレームの第４期間の開始から第７期間の途中までの灰黒期間では、信号Ｐ
rが、クロック信号Ｃlyの半周期のうち、前半期間において灰色に相当する正極性電圧Ｖg
(+)となり、後半期間において黒色に相当する負極性電圧Ｖb(-)となる。このため、灰黒
期間において信号Ｐb1が割り当てられたイネーブル信号によって正極性のプリチャージ電
圧が書き込まれる行の画素は灰色となり、信号Ｐb2が割り当てられたイネーブル信号によ
って負極性のプリチャージ電圧が書き込まれる行の画素は黒色となる。

このような奇数および偶数の２フレーム期間にわたって書き込まれた表示領域１００の
画素は、図２１に示されるように推移する。詳細には、例えば黒黒期間の開始時点（黒灰
期間の終了時点）でみたとき、表示領域１００を走査線の配列するＹ方向に沿って４分割
された領域が、上から順番に、正極性の階調に応じた電圧を書き込んだ領域、正極性の黒
色に相当するプリチャージ電圧を書き込んだ領域、負極性の階調に応じた電圧を書き込ん
だ領域、および、負極性の灰色に相当するプリチャージ電圧を書き込んだ領域、となる。
そして、４分割された領域が、垂直走査方向である下方向に向かって順番にスクロールす
るように移動する。
ただし、本実施形態における画素に対する書き込みの順番は、第１に、信号Ｐb1が割り
当てられたイネーブル信号による正極性のプリチャージ電圧の書き込み、第２に、信号Ｖ
w1が割り当てられたイネーブル信号による階調に応じた正極性電圧の書き込み、第３に、
信号Ｐb2が割り当てられたイネーブル信号による負極性のプリチャージ電圧の書き込み、
および、第４に、信号Ｖw2が割り当てられたイネーブル信号による階調に応じた負極性電
圧の書き込み、という順番であり、この順番は、奇数および偶数フレームの第１〜第７期
間においてそれぞれ共通である。

このため、本実施形態によれば、負極性の階調に応じた電圧が書き込まれた領域は、正
極性のプリチャージ電圧が書き込まれて灰色または黒色となり、正極性の階調に応じた電
圧が書き込まれた領域は、負極性のプリチャージ電圧が書き込まれて灰色または黒色とな
る。このため、階調に応じた電圧が書き込まれた画素は、１フレーム期間の半分の期間で
保持された後に、灰色または黒色にリセットされるので、動画を表示する際の残像感が低
減される。すなわち、階調に応じた電圧が書き込まれた画素は、黒色または灰色化（リセ
ット）されるので、残像感が低減されるのである。
また、残像感を低減させるために画素をリセットする場合に、正極性のプリチャージ電
圧を書き込む行数と同数の行に負極性のプリチャージ電圧を書き込み、また、階調に応じ
た電圧を書き込む行数は、正極性と負極性とで同一である。このため、データ線１１４に
サンプリングされる電圧は、例えば１フレームの期間でみたときに、正極性と負極性とな
る割合がそれぞれ５０％ずつとなる。
したがって、ある列の画素について着目したときに、走査線に選択電圧が印加されない
保持期間（非選択期間）にわたって当該列のデータ線１１４に正極性の電圧がサンプリン
グされる期間と負極性の電圧がサンプリングされる期間とは、半々となるので、行位置に
応じていずれかの一方の極性に偏ってしまうことがない。このため、本実施形態では、Ｔ
ＦＴ１１６のオフリークの影響が表示領域１００の上側と下側とでほぼ同じとなるので、
表示に差が発生することもない。

さらに、正極性のプリチャージ電圧が書き込まれた領域に上方向で隣接する領域は、正
極性の階調に応じた電圧が書き込まれる領域であり、負極性のプリチャージ電圧が書き込
まれた領域に上方向で隣接する領域は、負極性の階調に応じた電圧が書き込まれる領域で
あり、いずれも同極性であるので、ディスクリネーションの原因となる極性の境部分が少
ない。
本実施形態において、正極性または負極性の階調に応じた電圧を書き込む前に、すべて
のデータ線１１４を同極性の電圧にプリチャージするとともに、このときのプリチャージ
電圧を画素に書き込んで灰色または黒色とさせている。すなわち、プリチャージと、残像
感を低減するために画素のリセットとを兼用させて実行している。このため、画素をリセ
ットするために、階調に応じた電圧を書き込む期間が浸食されることもない。

くわえて、画素のリセットを黒色の一色ではなく、灰色と黒色との双方を併用している
ので、２フレーム以上の単位時間当たりでみたときに、画面全体が暗くなってしまうこと
が防止される。また、画素のリセットを、階調に応じた電圧の書き込み後のリセットを、
灰色または黒色とすることにより実行しているが、双方とも正極性および負極性で実行し
ているので、液晶１０５に直流成分が印加されることもない。

なお、上述した実施形態では、信号Ｐrの電圧変化パターンを、灰灰期間→黒灰期間→
黒黒期間→灰黒期間（→灰灰期間）という順番で変化させたが、例えば、灰灰期間→灰黒
期間→黒黒期間→黒灰期間（→灰灰期間）という順番で変化させても良い。このように変
化させた場合には、奇数および偶数の２フレーム期間にわたって書き込まれた表示領域１
００の画素は、図２２に示されるように推移することになる。
また、上述した実施形態では、正極性のプリチャージ電圧が書き込まれた領域と正極性
の階調に応じた電圧が書き込まれる領域とを隣接させ、さらに、負極性のプリチャージ電
圧が書き込まれた領域と負極性の階調に応じた電圧が書き込まれる領域とを隣接させたが
、例えば、図２３に示されるように、正極性のプリチャージ電圧が書き込まれた領域と負
極性のプリチャージ電圧が書き込まれた領域とを隣接させ、さらに、正極性の階調に応じ
た電圧が書き込まれる領域と負極性の階調に応じた電圧が書き込まれる領域とを隣接させ
ても良い。なお、図２３に示されるような場合でも、正極性のプリチャージ電圧の書き込
み、階調に応じた正極性電圧の書き込み、負極性のプリチャージ電圧の書き込み、および
、階調に応じた負極性電圧の書き込み、という順番とする必要があるので、イネーブル信
号Ｅnb1〜Ｅnb4に対する信号Ｐb1、Ｐb2、Ｖw1、Ｖw2の割り当てを図７とは異ならせる必
要がある。

また、上述した実施形態では、残像感を低減するためのリセットを、画素を黒色および
灰色とすることにより実行しているが、この理由は、上述したように画面全体が暗くなっ
てしまうことを防止するためである。したがって、黒色および黒色以外であれば、すなわ
ち、２つ以上の異なる明るさでリセットをする構成であればよい。例えば、灰色および白
色、黒色および白色、やや明るい灰色およびやや暗い灰色でも良い。また、リセットのた
めの階調を調整するためもボリュームを設けても良い。さらに、異なる３つ以上の階調を
所定の順番でローテーションさせても良い。
なお、リセットする際の明るさの差が大きいと、フリッカとして視認される可能性が高
くなる。

上述した説明では、書込極性の基準とする電圧Ｖcをコモン電極１０８に印加される電
圧ＬＣcomとしているが、これは、画素１１０におけるＴＦＴ１１６が理想的なスイッチ
として機能する場合であり、実際には、ＴＦＴ１１６のゲート・ドレイン間の寄生容量に
起因して、オンからオフに状態変化するときにドレイン（画素電極１１８）の電位が低下
する現象（プッシュダウン、突き抜け、フィールドスルーなどと呼ばれる）が発生する。
液晶の劣化を防止するため、液晶容量１２０については交流駆動としなければならないが
、コモン電極１０８への印加電圧ＬＣcomを書込極性の基準として交流駆動すると、プッ
シュダウンのために、負極性書込による液晶容量１２０の電圧実効値が、正極性書込によ
る実効値よりも若干大きくなってしまう（ＴＦＴ１１６がｎチャネルの場合）。このため
、実際には、書込極性の基準電圧とコモン電極１０８の電圧ＬＣcomとを別々となるよう
に設定する、詳細には、書込極性の基準電圧を、プッシュダウンの影響が相殺されるよう
に、電圧ＬＣcomよりも高位側にオフセットして設定するようにしても良い。また、この
プッシュダウンによる影響を相殺するように、正極性のプリチャージ電圧（リセット電圧
）と負極性のプリチャージ電圧（リセット電圧）とを設定しても良い。

なお、本実施形態において、説明簡略化のために、走査線１１２の行数を「５６」とし
たが、ＡＮＤ回路１３６に対するイネーブル信号Ｅnb1〜Ｅnb4の入力周期である８行の倍
数であれば良い。また、実施形態においては、正極性のプリチャージ電圧が書き込まれて
、これを保持する画素（１）と、正極性の階調に応じた電圧が書き込まれて、これを保持
する画素（２）と、負極性のプリチャージ電圧が書き込まれて、これを保持する画素（３
）と、負極性の階調に応じた電圧が書き込まれて、これを保持する画素（４）とは、いず
れも１４行ずつとして同数としたが、画素（１）と画素（３）との行数が互いに同一であ
り、かつ、画素（２）と画素（４）との行数互いに同一であれば、画素（１）〜（４）の
行数をすべて揃える必要はない。なお、プリチャージ電圧が書き込まれる画素（１）と画
素（３）との和は、全画素数の３０〜５０％程度であることが望ましい。

実施形態では、図６に示されるように、信号Ｐb1がＨからＬレベルに立ち下がった後に
、信号Ｖw1がＬからＨレベルに立ち上がり、また、信号Ｐb2がＨからＬレベルに立ち下が
った後に、信号Ｖw2がＬからＨレベルに立ち上がったが、信号Ｘ１の出力前に、信号Ｐb1
（Ｐb2）がＬレベルに立ち下がるのを条件として、信号Ｐb1がＨレベルに立ち上がったと
きに信号Ｖw1がＨレベルに立ち上がり、また、信号Ｐb2がＨレベルに立ち上がったときに
、信号Ｖw2がＨレベルに立ち上がっても良い。
このようにすると、階調に応じた電圧を書き込む前の状態が、同極性のプリチャージ電
圧に揃うので、反対極性の黒色電圧が保持されている状態から階調に応じた電圧を書き込
むよりも、時間を短縮する、または、当該電圧を充分に書き込むことが可能となる。

また、走査線駆動回路１３０において、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ５６のＨレ
ベルをアクティブレベルとし、Ｌレベルをノンアクティブレベルとしたが、これは、走査
信号によってスイッチングするＴＦＴ１１６がｎチャネル型であるためである。このため
、ＴＦＴ１１６をｐチャネル型とした場合には、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ５６
のＬレベルをアクティブレベルとなり、Ｈレベルがノンアクティブレベルとなるように走
査線駆動回路１３０を構成すれば良い。

上述した実施形態では、ある１行の走査線１１２に対応する画素に、階調に応じた電圧
を、１列〜８４列のデータ信号Ｖidを順番にサンプリングすることによって、当該行の画
素を１列から８４列まで順に書き込むという、いわゆる点順次の構成としたが、データ信
号を時間軸にｎ（ｎは２以上の整数）倍に伸長するとともに、ｎ本の画像信号線に供給す
る、いわゆる相展開（シリアル−パラレル変換ともいう）駆動を併用した構成としても良
いし（特開平２０００−１１２４３７号公報参照）、すべてのデータ線１１４に対しデー
タ信号を一括して供給する、いわゆる線順次の構成としても良い。
さらに、実施形態では、電圧無印加状態において白色を表示するノーマリーホワイトモ
ードとしたが、電圧無印加状態において黒色を表示するノーマリーブラックモードとして
も良い。また、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３画素で１ドットを構成して、カラー表
示を行うとしても良い。表示領域１００は透過型に限られず、反射型や、両者の中間的な
半透過半反射型であっても良い。

次に、上述した実施形態に係る電気光学装置を用いた電子機器の例について説明する。
図２４は、上述した電気光学装置１の表示パネル１００をライトバルブとして用いた３板
式プロジェクタの構成を示す平面図である。
このプロジェクタ２１００において、ライトバルブに入射させるための光は、内部に配
置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（
赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００
Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と
比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレン
ズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる
。

ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態
における電気光学装置１の表示パネル１０と同様であり、外部上位装置（図示省略）から
供給されるＲ、Ｇ、Ｂの各色に対応する画像データでそれぞれ駆動されるものである。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイク
ロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム
２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。
したがって、各色の画像が合成された後、レンズユニット１８２０によって正転拡大投影
されるので、スクリーン２１２０には、カラー画像が表示されることとなる。

なお、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２
により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射
されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１０
０Ｇによる水平走査方向と逆向きにして、左右反転像を表示させる構成となっている。

また、電子機器としては、図２４を参照して説明した他にも、直視型、例えば携帯電話
や、パーソナルコンピュータ、テレビジョン、ビデオカメラのモニタ、カーナビゲーショ
ン装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電
話、ＰＯＳ端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられ
る。そして、これらの各種の電子機器に対して、本発明に係る電気光学装置が適用可能な
のは言うまでもない。

本発明の実施形態に係る電気光学装置の構成を示すブロック図である。 同電気光学装置における表示パネルの構成を示す図である。 同表示パネルにおける画素の構成を示す図である。 同表示パネルにおける走査線駆動回路の構成を示す図である。 同電気光学装置における垂直走査を示す図である。 制御信号生成回路により生成される信号を示す図である。 イネーブル信号の割り当てを示す図である。 イネーブル信号等を示す図である。 信号Ｐr等を示す図である。 （ａ）期間における電圧の書き込みを示す図である。 （ｂ）期間における電圧の書き込みを示す図である。 （ｃ）期間における電圧の書き込みを示す図である。 （ｄ）期間における電圧の書き込みを示す図である。 第１期間おける画素への書き込み状態を示す図である。 第２期間おける画素への書き込み状態を示す図である。 第３期間おける画素への書き込み状態を示す図である。 第４期間おける画素への書き込み状態を示す図である。 第５期間おける画素への書き込み状態を示す図である。 第６期間おける画素への書き込み状態を示す図である。 第７期間おける画素への書き込み状態を示す図である。 表示領域における画素の推移を示す図である。 表示領域における画素の推移を示す図である。 表示領域における画素の推移を示す図である。 実施形態に係る電気光学装置を用いたプロジェクタの構成を示す図である。

符号の説明

１…電気光学装置、１０…表示パネル、５０…処理回路、５２…走査制御回路、５４…
制御信号生成回路、５６…表示データ処理回路、５８、５９…セレクタ、１０５…液晶、
１０８…コモン電極、１１０…画素、１１２…走査線、１１４…データ線、１１６…ＴＦ
Ｔ、１１８…画素電極、１２０…液晶容量、１３０…走査線駆動回路、１３２…Ｙシフト
レジスタ、１３６…ＡＮＤ回路１３６、１４０…データ線駆動回路、１４２…Ｘシフトレ
ジスタ、１４８…ＴＦＴ、２１００…プロジェクタ

Claims (6)

1. 複数行の走査線と複数列のデータ線との交差に対応して設けられ、各々は、自身に対応する走査線に所定の選択電圧が印加されたときに、前記データ線に供給されたデータ信号に応じた階調となる画素と、
   １フレームの期間に複数の単位期間を含み、前記各単位期間において、前記複数行の走査線のうち、所定行離間した４行を垂直走査方向に向かって順番に指定するとともに、指定した４行に対し、第１リセット期間、第１書込期間、第２リセット期間および第２書込期間のいずれかを割り当てて、割り当てた走査線に前記選択電圧を印加する走査線駆動回路と、
   前記第１リセット期間では、所定の基準電圧に対し高位または低位のいずれか一方極性の電圧のデータ信号を前記複数列のデータ線に供給し、前記第１書込期間では、前記選択電圧が印加された走査線に位置する画素の階調に応じた電圧であって、前記基準電圧に対し高位または低位のいずれか一方極性の電圧のデータ信号を前記データ線に供給し、前記第２リセット期間では、前記基準電圧に対し高位または低位のいずれか他方極性の電圧のデータ信号を前記複数列のデータ線に供給し、前記第２書込期間では、前記選択電圧が印加された走査線に位置する画素の階調に応じた電圧であって、前記基準電圧に対し高位または低位のいずれか他方極性の電圧のデータ信号を前記データ線に供給するデータ線駆動回路であって、前記第１リセット期間において前記複数列のデータ線に供給する一方極性の電圧と、前記第２リセット期間において前記複数列のデータ線に供給する他方極性の電圧とを、前記複数の単位期間の少なくとも１つにおいて、互いに異なる階調の電圧とするデータ線駆動回路と、
   を具備することを特徴とする電気光学装置。
2. 前記走査線駆動回路は、
   前記複数行の走査線のうちの一の走査線について、
   前記第１リセット期間を割り当てた後に前記第１書込期間を割り当てる一方、
   前記第２リセット期間を割り当てた後に前記第２書込期間を割り当てる
   ことを特徴とする請求項１に記載の電気光学装置。
3. 前記第１リセット期間により一方極性の電圧が書き込まれた画素の領域と、前記第１書込期間により階調に応じた一方極性の電圧が書き込まれた画素の領域とが、互いに隣接し、
   前記第２リセット期間により他方極性の電圧が書き込まれた画素の領域と、前記第２書込期間により階調に応じた他方極性の電圧が書き込まれた画素の領域とが、互いに隣接する
   ことを特徴とする請求項２に記載の電気光学装置。
4. 前記データ線駆動回路は、
   前記第１リセット期間における一方極性の電圧が第１階調に相当し、前記第２リセット期間における他方極性の電圧が第２階調に相当する場合、所定期間経過後に、第１リセット期間における一方極性の電圧を前記第２階調に相当させ、第２リセット期間における他方極性の電圧を前記第１階調に相当させる
   ことを特徴とする請求項１に記載の電気光学装置。
5. 請求項１乃至４のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。
6. 複数行の走査線と複数列のデータ線との交差に対応して設けられ、各々は、自身に対応する走査線に所定の選択電圧が印加されたときに、前記データ線に供給されたデータ信号の電圧に応じた階調となる画素を備える電気光学装置の駆動方法であって、
   １フレームの期間に複数の単位期間を含み、前記各単位期間において、前記複数行の走査線のうち、所定行離間した４行を指定する動作を、垂直走査方向に向かって順番に行うとともに、指定した４行に対し、第１リセット期間、第１書込期間、第２リセット期間および第２書込期間のいずれかを割り当て、
   このうち、前記第１リセット期間では、割り当てた走査線に前記選択電圧を印加すると
   ともに、所定の基準電圧に対し高位または低位のいずれか一方極性の電圧のデータ信号を前記複数列のデータ線に供給し、
   前記第１書込期間では、割り当てた走査線に前記選択電圧を印加するとともに、前記画素の階調に応じた電圧であって、前記基準電圧に対し高位または低位のいずれか一方極性の電圧のデータ信号を前記データ線に供給し、
   前記第２リセット期間では、割り当てた走査線に前記選択電圧を印加するとともに、前記基準電圧に対し高位または低位のいずれか他方極性の電圧のデータ信号を前記複数列のデータ線に供給し、
   前記第２書込期間では、割り当てた走査線に前記選択電圧を印加するとともに、前記画素の階調に応じた電圧であって、前記基準電圧に対し高位または低位のいずれか他方極性の電圧のデータ信号を前記データ線に供給し、
   前記第１リセット期間において前記複数列のデータ線に供給する一方極性の電圧と、前記第２リセット期間において前記複数列のデータ線に供給する他方極性の電圧とを、前記複数の単位期間の少なくとも１つにおいて、互いに異なる階調の電圧とする
   ことを特徴とする電気光学装置の駆動方法。

Images