JP4281775B2 - 電気光学装置、走査線駆動回路、駆動方法および電子機器 - Google Patents

Description

本発明は、電気光学装置に対して、いわゆる領域走査駆動方式を採用した場合の動画表示特性を改善する技術に関する。

近年では、液晶装置のような電気光学装置を用いて縮小画像を形成するとともに、この縮小画像を光学系によって拡大投射するプロジェクタが普及しつつある。このような縮小画像を形成する電気光学装置では、画素同士の隙間が非常に狭いので、いわゆるディスクリネーション（配向不良）が問題となる。このディスクリネーションについては、隣接画素同士を互いに同一極性とする面反転（フレーム反転ともいう）方式を採用することで回避することができるが、面反転方式では、表示画面の例えば上端と下端とで表示差が発生する、という問題がある。
この表示差を解消するために、１フレームの期間において、正極性と負極性とで２回書き込むとともに、各極性で書き込まれる領域が行方向に連続するように書き込むことにより、画素１列分において正極性で保持される画素と負極性で保持される画素との割合がいずれのタイミングにおいても５０％ずつとなるようにした、いわゆる領域走査駆動方式が提案されている（特許文献１参照）。
特開２００４−１７７９３０号公報

ところで、上記領域走査駆動方式では、極性こそ相違するものの、正極性と負極性とにおいて同じ表示内容となる電圧の書き込みが行われるので、１フレームの期間にわたって同一表示内容が維持される。このため、表示される画像の残像感が強くなって、例えば動きのある領域の輪郭部分がぼやけて見えるので、動画表示特性が悪い、という問題がある。なお、このように動画表示特性が悪い、というのは上記領域走査駆動方式に限った問題ではなく、液晶のようなホールド型の表示特性を有する表示装置で発生する問題である。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、領域走査駆動方式を採用した場合に、動画の表示特性を改善した電気光学装置、走査線駆動回路、駆動方法および電子機器を提供することにある。

上記目的を達成するために、本発明に係る電気光学装置の駆動方法は、複数行の走査線と複数列のデータ線との交差に対応して設けられ、各々は、自身に対応する走査線に所定の選択電圧が印加されたときに、前記データ線に供給されたデータ信号に応じた階調となる画素を備える電気光学装置の駆動方法であって、前記複数行の走査線のうち、所定行離間した４行を指定する動作を、垂直走査方向に順番に行うとともに、指定した４行に対し、第１プリチャージ期間、第１書込期間、第２プリチャージ期間および第２書込期間のいずれかを割り当て、このうち、前記第１プリチャージ期間では、割り当てた走査線に前記選択電圧を印加するとともに、前記画素を黒色表示にさせる電圧であって、所定の基準電圧に対し高位または低位のいずれか一方極性のプリチャージ電圧のデータ信号を前記データ線に供給し、前記第１書込期間では、割り当てた走査線に前記選択電圧を印加するとともに、前記画素の階調に応じた電圧であって、前記基準電圧に対し高位または低位のいずれか一方極性の電圧のデータ信号を前記データ線に供給し、前記第２プリチャージ期間では、割り当てた走査線に前記選択電圧を印加するとともに、前記画素を黒色表示にさせる電圧であって、前記基準電圧に対し高位または低位のいずれか他方極性のプリチャージ電圧のデータ信号を前記データ線に供給し、前記第２書込期間では、割り当てた走査線に前記選択電圧を印加するとともに、前記画素の階調に応じた電圧であって、前記基準電圧に対し高位または低位のいずれか他方極性の電圧のデータ信号を前記データ線に供給し、前記第１プリチャージ期間において黒色表示とされた画素の行と、前記第２プリチャージ期間において黒色表示とされた画素の行とが互いに隣接することを特徴とする。本発明によれば、領域走査駆動方式によって、画面の上・下端における表示差を抑えられるとともに、画素は表示すべき階調となった後に黒色表示となるので、階調保持による残像感が解消される。さらに、当該黒色の表示と階調に応じた電圧書込前にデータ線の電圧を揃えるプリチャージとが兼用されて実行されるので、書込時間が短くなる、という不都合もない。

本発明において、前記第１プリチャージ期間の終了後に前記第１書込期間を開始させ、前記第２プリチャージ期間の終了後に前記第２書込期間を開始させても良いし、前記第１プリチャージ期間の終端側と前記第１書込期間の始端側とを重複させ、前記第２プリチャージ期間の終端側と前記第２書込期間の始端側とを重複させても良い。

また、本発明に係る電気光学装置の走査線駆動回路は、複数行の走査線と複数列のデータ線との交差に対応して設けられ、各々は、自身に対応する走査線に所定の選択電圧が印加されたときに、前記データ線に供給されたデータ信号に応じた階調となる画素と、２行分の走査線に対応する画素に対して階調に応じた電圧を書き込む期間を、第１プリチャージ期間、第１書込期間、第２プリチャージ期間および第２書込期間の順に分け、このうち、前記第１および第２プリチャージ期間では、前記画素を黒色表示にさせるデータ信号を、前記第１および第２書込期間では、前記選択電圧が印加される走査線に対応する画素に階調に応じたデータ信号を、それぞれ供給するデータ線駆動回路と、を有する電気光学装置に設けられ、前記複数行の走査線に対し、所定の選択電圧または非選択電圧を印加する走査線駆動回路であって、前記複数行の走査線に対応する出力段を有し、所定行離間した４行に対応する出力段からアクティブレベルの信号を出力するシフトレジスタと、前記シフトレジスタの出力段の各々に設けられ、自身に対応する出力段からの出力信号と、第１乃至第４イネーブル信号のいずれかとを論理演算して、当該論理演算に基づいて、自身に対応する走査線に前記選択電圧または非選択電圧を印加する演算回路と、を具備し、互いに隣接する８行の走査線に対応する演算回路は、２行ずつ第１、第２、第３および第４イネーブル信号を入力し、前記第１乃至第４イネーブル信号は、前記所定行離間した４行に対応する出力段から信号がアクティブレベルとなる期間にわたり所定の順番で、前記第１プリチャージ期間、前記第１書込期間、前記第２プリチャージ期間および前記第２書込期間でアクティブレベルとなることを特徴とする。本発明において、前記第１プリチャージ期間の終了後に第１書込期間が開始し、前記第２プリチャージ期間の終了後に第２書込期間が開始しても良いし、前記第１プリチャージ期間の終了前に第１書込期間が開始し、前記第２プリチャージ期間の終了前に第２書込期間が開始しても良い。
なお、本発明は、電気光学装置の駆動方法、走査線駆動回路のみならず、電気光学装置それ自体としても、さらには、当該電気光学装置を有する電子機器としても概念することが可能である。

以下、本発明の実施の形態について図面を参照して説明する。図１は、本発明の実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置１は、表示パネル１０と処理回路５０とに大別される。このうち、処理回路５０は、データ信号Ｖidの供給に合わせて表示パネル１０の動作等を制御する回路モジュールであり、表示パネル１０とは、例えばＦＰＣ（flexible printed circuit）基板によって接続される。
詳細には、処理回路５０は、走査制御回路５２、制御信号生成回路５４、表示データ処理回路５６およびセレクタ５８を含む。走査制御回路５２は、外部上位装置（図示省略）から垂直同期信号Ｖsync、水平同期信号Ｈsyncおよびドットクロック信号Ｄclkに同期して、制御信号生成回路５４および表示データ処理回路５６を制御するものである。

制御信号生成回路５４は、走査制御回路５２による制御にしたがって、各種の制御信号を生成するものである。なお、これらの制御信号については適宜後述するものとする。
表示データ処理回路５６は、外部上位装置から供給される表示データＶideoを、走査制御回路５２による制御にしたがって、一旦内部メモリ（図示省略）に記憶した後、表示パネル１０の駆動に同期して読み出して、アナログのデータ信号Ｖidに変換するものである。
なお、表示データ処理回路５６は、水平帰線期間においては、表示データＶideoとは無関係に画素を黒色（最低輝度）表示させる電圧のプリチャージ信号を、データ信号Ｖidとして出力する機能も併せ持つ。ここで、表示パネルの特性によってはプリチャージ信号は中間輝度を表示させる電圧に設定してもよい。
表示データＶideoは、表示パネル１０における画素の階調を指定するデータであり、特に波形については図示しないが、垂直同期信号Ｖsyncの供給タイミングを契機として１フレーム分供給されるとともに、水平同期信号Ｈsyncの供給タイミングを契機として１行分供給される。ここで、本実施形態において垂直同期信号Ｖsyncは、周波数６０Ｈｚ（周期１６．７ミリ秒）である。さらに、ドットクロックＤclkについては、表示データＶideoのうち、１画素分が供給される期間を規定する。このため、走査制御回路５２は、表示データＶideoの供給に同期して各部を制御することになる。

セレクタ（デマルチプレクサ）５８は、制御信号生成回路５４によって生成される信号Ｐb1、Ｐb2、Ｖw1、Ｖw2を、走査制御回路５２による制御にしたがってイネーブル信号Ｅnb1〜Ｅnb4として出力するものであり、詳細については後述する。

次に、表示パネル１０について説明する。図２は、表示パネル１０の構成を示す図である。
この図に示されるように、表示パネル１０は、表示領域１００の周辺に走査線駆動回路１３０およびデータ線駆動回路１４０を内蔵した周辺回路内蔵型となっている。表示領域１００では、５６行の走査線１１２が行（Ｘ）方向に延在するように設けられ、また、８４列のデータ線１１４が列（Ｙ）方向に延在するように、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられ、さらに、画素１１０が５６行の走査線１１２と８４列のデータ線１１４との交差に対応して、それぞれ配列している。したがって、本実施形態では、画素１１０が縦５６行×横８４列でマトリクス状に配列することになるが、これは、本発明による駆動方法が複雑であるので、簡略化して説明するためのものに過ぎず、本発明をこの配列に限定する趣旨ではない。

画素１１０の構成について図３を参照して説明する。図３は、ｉ行及びこれと１行下で隣接する（ｉ＋１）行と、ｊ列及びこれと１列右で隣接する（ｊ＋１）列との交差に対応する２×２の計４画素分の構成を示している。なお、ｉ、（ｉ＋１）は、画素１１０が配列する行を一般的に示す場合の記号であって、この説明では、１以上５６以下の整数である。また、ｊ、（ｊ＋１）は、画素１１０が配列する列を一般的に示す場合の記号であって、１以上８４以下の整数である。

図３に示されるように、各画素１１０は、ｎチャネル型の薄膜トランジスタ（thin film transistor：以下単に「ＴＦＴ」と略称する）１１６と液晶容量１２０とを有する。
ここで、各画素１１０については互いに同一構成なので、ｉ行ｊ列に位置するもので代表させて説明すると、当該ｉ行ｊ列の画素１１０におけるＴＦＴ１１６のゲート電極はｉ行目の走査線１１２に接続される一方、そのソース電極はｊ列目のデータ線１１４に接続され、そのドレイン電極は液晶容量１２０の一端たる画素電極１１８に接続されている。また、液晶容量１２０の他端は、コモン電極１０８である。このコモン電極１０８は、全ての画素１１０にわたって共通であって、時間的に一定の電圧ＬＣcomが印加されている。

この表示パネル１０は、特に図示しないが、素子基板と対向基板との一対の基板が一定の間隙を保って貼り合わせられるとともに、この間隙に液晶が封止された構成となっている。このうち、素子基板には、走査線１１２や、データ線１１４、ＴＦＴ１１６および画素電極１１８が走査線駆動回路１３０やデータ線駆動回路１４０とともに形成される一方、対向基板にコモン電極１０８が形成されて、これらの電極形成面が互いに対向するように一定の間隙を保って貼り合わせられている。このため、本実施形態において液晶容量１２０は、画素電極１１８とコモン電極１０８とが液晶１０５を挟持することによって構成されることになる。
なお、本実施形態では、液晶容量１２０において保持される電圧実効値がゼロに近ければ、液晶容量を通過する光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小の黒色表示になるノーマリーホワイトモードに設定されている。

この構成において、走査線１１２に選択電圧を印加し、ＴＦＴ１１６をオン（導通）させるとともに、画素電極１１８に、データ線１１４およびオン状態のＴＦＴ１１６を介して、階調（明るさ）に応じた電圧のデータ信号を供給することにより、選択電圧を印加した走査線１１２とデータ信号を供給したデータ線１１４との交差に対応する液晶容量１２０に、階調に応じた電圧実効値を保持させることができる。
なお、走査線１１２が非選択電圧になると、ＴＦＴ１１６がオフ（非導通）状態となるが、このときのオフ抵抗が理想的に無限大とはならないので、液晶容量１２０に蓄積された電荷が少なからずリークする。このオフリークの影響を少なくするために、蓄積容量１０９が画素毎に形成されている。この蓄積容量１０９の一端は、画素電極１１８（ＴＦＴ１１６のドレイン）に接続される一方、その他端は、全画素にわたって容量線１０７に共通接続されている。この容量線１０７は、時間的に一定の電位、例えば接地電位Ｇndに保たれる。

次に、走査線駆動回路１３０の構成について図４を参照して説明する。
図４において、Ｙシフトレジスタ１３２は、表示領域１００における走査線数の「５６」よりも１段多い「５７」段の転送回路（図においてＬと表記）と、走査線１１２に対応して設けられるＡＮＤ回路１３２０とを有する。
ここで、各転送回路は、クロック信号Ｃlyの論理レベルが遷移する（立ち上がる、および、立ち下がる）毎に、クロック信号Ｃlyの１周期に相当する幅のスタートパルスＤyを順次シフトして、各段からシフト信号を出力するものである。
また、ＡＮＤ回路１３２０は、「５７」段の転送回路のうち、隣接する段の転送回路から出力される信号同士の論理積信号を出力するものである。このため、ＡＮＤ回路１３２０は、隣接する段の転送回路から出力される信号のパルス幅の重複部分を抜き出して出力することになる。ここで、１、２、３、…、５６行目に対応するＡＮＤ回路１３２０による論理積信号が、Ｙシフトレジスタ１３２の出力信号となり、図においてそれぞれＹ１、Ｙ２、Ｙ３、…、Ｙ５６と表記されている。

図５は、本実施形態においてＹシフトレジスタ１３２の出力信号を示すタイミングチャートである。なお、図５においては、簡略化のために、奇数（１、３、５、…、５５）行目に対応する出力信号のみが示されている。
各段の転送回路から出力される信号は、クロック信号Ｃlyの１周期に相当する幅のスタートパルスＤyを、クロック信号Ｃlyの半周期だけシフトした関係になるので、隣接する段の転送回路から出力される信号のパルス幅は、互いにクロック信号Ｃlyの半周期ずつ重複した関係となる。そして、この重複した部分がＡＮＤ回路１３２０により抜き出される。

このため、図５に示されるように、クロック信号Ｃlyの立ち下がり時にスタートパルスＤyが立ち上がる場合、信号Ｙ１は、当該スタートパルスＤyを、クロック信号Ｃlyの立ち上がりから立ち下がりまでの期間にわたって抜き出したものとなり、以下、信号（Ｙ２）、Ｙ３、（Ｙ４）、…、Ｙ５５、（Ｙ５６）は、信号Ｙ１を、クロック信号Ｃlyの半周期ずつ遅延させたものとなる。
本実施形態では、スタートパルスＤyがクロック信号Ｃlyの７周期毎に供給される。このため、Ｙシフトレジスタ１３２における５６段の出力信号Ｙ１〜Ｙ５６は、５６行を４分割した１４行ずつ離間したもの同士が同時にＨレベルとなる。例えば、信号Ｙ３がＨレベルとなるとき、信号Ｙ１７、Ｙ３１、Ｙ４５も同時にＨレベルとなる。

本実施形態では、クロック信号Ｃlyを供給して、信号Ｙ１からＹ５６までが順にＨレベルとなるのに要する期間は、クロック信号Ｃlyの２８周期分となり、これが垂直走査期間Ｖsyncで規定される１フレームの期間に相当するが、その開始点については説明の便宜上、図５に示されるように、信号Ｙ５（Ｙ１９、Ｙ３３、Ｙ４７）がＨレベルとなるタイミングとしている。さらに、このような１フレームの期間を、クロック信号Ｃlyの４周期分に相当する期間毎に７分割して、それぞれ第１〜第７期間としている。

さて、ＡＮＤ回路（演算回路）１３６は、各行に対応して設けられ、ＡＮＤ回路１３２０による出力信号（論理積信号）とイネーブル信号Ｅnb1〜Ｅnb4のいずれかとの論理積信号を走査信号として出力するものである。各行に対応するＡＮＤ回路１３６に入力されるイネーブル信号Ｅnb1〜Ｅnb4の関係については、次の通りである。詳細には、１〜５６行目の走査線１１２は、８行毎に７分割されるとともに、各分割された８行の走査線において、上から順番にイネーブル信号Ｅnb1、Ｅnb1、Ｅnb2、Ｅnb2、Ｅnb3、Ｅnb3、Ｅnb4、Ｅnb4が供給されている。
そして、１、２、３、…、５６行目に対応するＡＮＤ回路１３６による論理積信号が、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ５６として出力される。
なお、実際には、ＡＮＤ回路１３６の出力信号は、インバータやレベルシフタなどを経て、駆動能力が高められるとともに、論理信号の振幅変換される場合もあるが、本発明では、特に重要ではないので、その説明を省略している。また、Ｙシフトレジスタ１３２や、ＡＮＤ回路１３２０、１３６は、実際には、負論理回路で構成されるが、ここでは、論理演算の説明を簡略化するために、正論理で説明している。
このような走査線駆動回路１３０において、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ５６のＨレベルがアクティブレベルであって、電源電圧Ｖddの選択電圧となり、Ｌレベルは、ノンアクティブレベルであって、接地電位Ｇndの非選択電圧となる。

説明を再び図２に戻すと、データ線駆動回路１４０は、Ｘシフトレジスタ１４２と、ＯＲ回路１４６およびｎチャネル型ＴＦＴ１４８を含む。このうち、ＯＲ回路１４６およびＴＦＴ１４８は、データ線１１４に対応して設けられている。また、Ｘシフトレジスタ１４２は、詳細については特に図示しないが、走査線駆動回路１３０におけるＹシフトレジスタ１３２と同様な構成である。すなわち、Ｘシフトレジスタ１４２は、データ線１１４の総数「８４」よりも１段多い「８５」段の転送回路を有し、各転送回路は、クロック信号Ｃlxの論理レベルが遷移する（立ち上がり、および、立ち下がる）毎にスタートパルスＤxを順次シフトしたシフト信号を出力し、各ＡＮＤ回路が、隣接するシフト信号同士の論理積信号を出力して、当該論理積信号が、それぞれ信号Ｘ１、Ｘ２、Ｘ３、Ｘ４、…、Ｘ８３、Ｘ８４として出力される構成となっている。
このため、クロック信号Ｃlxの立ち下がり時にスタートパルスＤxが立ち上がる場合、信号Ｘ１は、当該スタートパルスＤxを、クロック信号Ｃlxの立ち上がりから立ち下がりまでの期間にわたって抜き出したものとなり、以下、信号Ｘ２、Ｘ３、Ｘ４、…、Ｘ８３、Ｘ８４は、信号Ｘ１を、クロック信号Ｃlxの半周期ずつ遅延させたものとなる。
なお、クロック信号Ｃlx、スタートパルスＤxについては図示省略するが、信号Ｘ１、Ｘ２、Ｘ３、Ｘ４、…、Ｘ８３、Ｘ８４の出力状態については、後述する図９乃至図１２に示される。

さて、各列に対応して設けられるＯＲ回路１４６は、Ｘシフトレジスタ１４２による出力信号（論理積信号）と信号Ｎrgとの論理和信号をサンプリング信号として出力するものである。なお、Ｘシフトレジスタ１４２や、ＯＲ回路１４６は、実際には、負論理回路で構成される。
次に、ＴＦＴ１４８については、そのソース電極が、データ信号Ｖidが供給される画像信号線１７１に共通接続され、そのドレイン電極が、データ線１１４に接続され、そのゲート電極にサンプリング信号が供給される。このため、ｊ列目のデータ線１１４にドレイン電極が接続されたＴＦＴ１４８は、ｊ列目に対応して出力されるＸシフトレジスタの信号ＸｊがＨレベルになったとき、または、信号ＮrgがＨレベルであるときに、画像信号線１７１に供給されたデータ信号Ｖidをｊ列目のデータ線１１４にサンプリングする構成となっている。

ここで、制御信号生成回路５４によって生成される信号Ｐb1、Ｐb2、Ｖw1、Ｖw2、Ｎrgについて説明する。図６は、これらの信号をクロック信号Ｃlyとの関係で示す図である。
この図に示されるように、信号Ｐb1は、デューティ比が５０％であるクロック信号Ｃlyの立ち上がりから立ち下がるまでの半周期（Ｈレベルとなる期間）を２分割した期間のうち、前半期間の開始側でＨレベルとなる短パルスであり、信号Ｐb2は、当該２分割した期間のうち、後半期間の開始側でＨレベルとなる短パルスである。
信号Ｖw1は、当該２分割した期間のうち、前半期間において信号Ｐb1の出力後にＨレベルとなる長パルスであり、信号Ｖw2は、当該２分割した期間のうち、後半期間において信号Ｐb2の出力後にＨレベルとなる長パルスである。
また、信号Ｎrgは、後述する水平帰線期間に出力される信号であり、詳細には、クロック信号Ｃlyを２分割した期間の前半期間および後半期間の開始側において、それぞれ信号Ｐb1、Ｐb2の出力期間を含み、かつ、信号Ｖw1、Ｖw2の出力前に出力されるＨレベルのパルスである。
なお、クロック信号Ｃlyの立ち下がりから立ち上がるまでの半周期（Ｌレベルとなる期間）における信号Ｐb1、Ｐb2、Ｖw1、Ｖw2、Ｎrgは、直前半周期における波形と同一である。

ここで、本実施形態において、信号Ｐb1は、画素に対し、黒色に相当する正極性電圧を書き込むために、走査線１１２に選択電圧を印加する期間を規定する信号であり、信号Ｐb2は、画素に対し、黒色に相当する負極性電圧を書き込むために、走査線１１２に選択電圧を印加する期間を規定する信号である。
また、信号Ｖw1は、画素に対し、階調に応じた正極性電圧を書き込むために、走査線１１２に選択電圧を印加する期間を規定する信号であり、信号Ｖw2は、画素に対し、階調に応じた負極性電圧を書き込むために、走査線１１２に選択電圧を印加する期間を規定する信号である。
一方、信号Ｎrgは、１〜５６列目のデータ線１１４のプリチャージを指定する信号である。

次に、これらの信号のうち、信号Ｐb1、Ｐb2、Ｖw1、Ｖw2が、セレクタ５８においてイネーブル信号Ｅnb1〜Ｅnb4に、どのようにして割り当てられるかについて説明する。図７は、信号Ｐb1、Ｐb2、Ｖw1、Ｖw2に対するイネーブル信号Ｅnb1〜Ｅnb4の割り当てを示すタイムテーブルである。
上述したように、１フレームの期間を７分割した第１〜第７期間は、それぞれクロック信号Ｃlyの４周期分に相当する期間である。この４周期の期間をさらに４分割して、クロック信号Ｃlyの１周期分に相当する期間を、それぞれ順番に（ａ）期間、（ｂ）期間、（ｃ）期間および（ｄ）期間としている。
ここで、図７に示されるように、第１〜第７期間のそれぞれにおいては、イネーブル信号Ｅnb1〜Ｅnb4として、（ａ）期間では、順に信号Ｐb1、Ｐb2、Ｖw1、Ｖw2が割り当てられ、（ｂ）期間では、順に信号Ｖw2、Ｐb1、Ｐb2、Ｖw1が割り当てられ、（ｃ）期間では、順に信号Ｖw1、Ｖw2、Ｐb1、Ｐb2が割り当てられ、（ｄ）期間では、順に信号Ｐb2、Ｖw1、Ｖw2、Ｐb1が割り当てられる。
すなわち、イネーブル信号Ｅnb1〜Ｅnb4の割り当ては、（ａ）〜（ｄ）期間において１つずつシフトする関係にある。

図８は、このようにして割り当てられたイネーブル信号Ｅnb1〜Ｅnb4の波形を、（ａ）期間、（ｂ）期間、（ｃ）期間および（ｄ）期間にわたって示す図である。なお、この図において第１〜第７期間を一般化して説明するために、第ｍ期間として表記しており、ｍについては１以上７以下の整数である。
また、（ａ）期間、（ｂ）期間、（ｃ）期間および（ｄ）期間は、それぞれクロック信号Ｃlyの１周期分に相当する期間であるが、この１周期の期間については、上述したように、クロック信号Ｃlyの立ち上がりから立ち下がるまでの前半期間（Ｈレベルとなる期間）と、クロック信号Ｃlyの立ち下がりから立ち上がるまでの後半期間（Ｌレベルとなる期間）とに分けられる。
そこで便宜的に、（ａ）期間の前半期間を（ａ１）と表記し、その後半期間を（ａ２）と表記している。同様に（ｂ）期間の前半期間を（ｂ１）と、その後半期間を（ｂ２）とそれぞれ表記し、（ｃ）期間の前半期間を（ｃ１）と、その後半期間を（ｃ２）とそれぞれ表記し、（ｄ）期間の前半期間を（ｄ１）と、その後半期間を（ｄ２）とそれぞれ表記している。

次に、電気光学装置の動作について説明する。
走査制御回路５２は、外部上位装置から供給される表示データＶideoを、表示データ処理回路５６の内部メモリに記憶させた後、表示パネル１０の駆動に同期して記憶速度の倍の速度で読み出して、アナログのデータ信号Ｖidに変換する。
ここで、１フレームの期間では、第１期間から第７期間へと進行し、第１〜第７期間のそれぞれでは、期間（ａ）、（ｂ）、（ｃ）および（ｄ）という順番で進行することになる。
図９に示されるように、第１期間であって（ａ）期間の前半期間（ａ１）においては、Ｙシフトレジスタ１３２の出力信号のうち、信号Ｙ５、Ｙ１９、Ｙ３３、Ｙ４７がＨレベルとなる一方、期間（ａ）では、イネーブル信号Ｅnb1〜Ｅnb4として順に信号Ｐb1、Ｐb2、Ｖw1、Ｖw2が割り当てられる。このため、前半期間（ａ１）では、イネーブル信号Ｅnb1が最初にＨレベルとなるが、走査線駆動回路１３０においてイネーブル信号Ｅnb1を入力する行は、５、１９、３３、４７行目のうち、３３行目のみである。したがって、前半期間（ａ１）においてイネーブル信号Ｅnb1がＨレベルになると、走査信号Ｇ３３だけがＨレベルとなる。

ところで、表示データ処理回路５６は、水平有効期間に表示データＶideoをデータ信号Ｖidに変換する場合に、正極性書込が指定されていれば、黒色に相当する電圧Ｖb(+)から白色に相当する電圧Ｖw(+)までの範囲で電圧ＬＣcomから画素の階調に応じた分だけ高位の電圧とし、負極性書込が指定されていれば、黒色に相当する電圧Ｖb(-)から白色に相当する電圧Ｖw(-)までの範囲で電圧ＬＣcomから画素の階調に応じた分だけ低位の電圧とする。
一方、表示データ処理回路５６は、水平帰線期間において、正極性書込が指定されていれば、黒色に相当する電圧Ｖb(+)を、負極性書込が指定されていれば、黒色に相当する電圧Ｖb(-)を、それぞれデータ信号Ｖidとして供給する。

ここで、本実施形態において、正極性書込が指定される期間は、クロック信号Ｃlyの半周期を２分割した期間の前半期間であり、負極性書込が指定される期間は、クロック信号Ｃlyの半周期を２分割した期間の後半期間である。
また、水平有効期間とは、クロック信号Ｃlyの半周期を２分割した期間の前半および後半期間のうち、Ｘシフトレジスタ１４２による信号Ｘ１〜Ｘ８４が出力される期間であり、図９（および図１０乃至図１２）においてＨbと表記された期間である。水平帰線期間とは、クロック信号Ｃlyの半周期を２分割した期間の前半および後半期間のうち、水平有効期間Ｈbを除いた期間であり、図９（および図１０乃至図１２）においてＨaと表記された期間である。
なお、本実施形態において、書込極性については、コモン電極１０８に印加される電圧ＬＣcomを基準として高位側を正極性とし、低位側を負極性とするが、後述するように、電圧ＬＣcomからシフトさせた電圧Ｖcを基準とする場合もある。また、図９（および、図１０乃至図１２）におけるデータ信号Ｖidの電圧の縦スケールは、他の論理信号の電圧波形と比較して拡大してある。

第１期間の前半期間（ａ１）においてイネーブル信号Ｅnb1（Ｐb1)がＨレベルとなる期間に、表示データ処理回路５６は、画素を黒色とさせる正極性電圧Ｖb(+)をデータ信号Ｖidとして画像信号線１７１に出力し、また、制御信号生成回路５４は、信号ＮrgをＨレベルにする。
信号ＮrgがＨレベルになると、１〜８４列のＯＲ回路１４６の出力信号は、Ｘシフトレジスタ１４２の出力信号とは無関係に、すべてＨレベルとなる。このため、すべてのＴＦＴ１４８がオンするので、１〜８４列のデータ線１１４には、画像信号線１７１に供給されたデータ信号Ｖidがサンプリングされて、当該データ信号Ｖidの正極性電圧Ｖb(+)にプリチャージされる。
このときに、イネーブル信号Ｅnb1によって走査信号Ｇ３３がＨレベルになると、３３行目に位置する画素１１０のＴＦＴ１１６がすべてオンするので、データ線１１４にサンプリングされたデータ信号Ｖidの電圧Ｖb(+)がそのまま画素電極１１８に印加される。したがって、３３行目であって１、２、３、４、…、８３、８４列の画素における液晶容量１２０には、それぞれ正極性の黒色に相当する電圧が書き込まれるので、３３行目の画素は黒色となる。
なお、イネーブル信号Ｅnb1がＬレベルになると、３３行目に位置する画素１１０のＴＦＴ１１６がオフするが、 液晶容量１２０および蓄積容量１０９による電圧保持性により、書き込まれた電圧が保持されるので、黒色を維持することなる。
このようにイネーブル信号Ｅnb1によって、すべてのデータ線１１４が正極性電圧Ｖb(+)にプリチャージされるとともに、３３行目の画素１行分が黒色表示とされる。

前半期間（ａ１）では、次に、イネーブル信号Ｅnb1および信号ＮrgがＬレベルになるとともに、イネーブル信号Ｅnb3がＨレベルとなる。
ここで、イネーブル信号Ｅnb3（Ｖw1)がＨレベルとなる期間に、走査制御回路５２は、表示データ処理回路５６に対して、メモリに記憶した５行目に相当する表示データＶideoを倍速で読み出し、正極性のデータ信号Ｖidに変換して、画像信号線１７１に供給するように制御する一方、この供給に合わせて、信号Ｘ１、Ｘ２、Ｘ３、Ｘ４、…、Ｘ８３、Ｘ８４が順番にＨレベルとなるように、クロック信号ＣlxおよびスタートパルスＤxを出力する。
詳細には、５行目にあって１列、２列、３列、４列、…、８３列、８４列の画素に対応するデータ信号Ｖidが画像信号線１７１に供給されるタイミングにおいて、それぞれ信号Ｘ１、Ｘ２、Ｘ３、Ｘ４、…、Ｘ８３、Ｘ８４が順番にＨレベルとなるように、走査制御回路５２は、クロック信号ＣlxおよびスタートパルスＤxを介してＸシフトレジスタ１４２を制御することになる。

上述したように、第１期間の前半期間（ａ１）においては、Ｙシフトレジスタ１３２による信号Ｙ５、Ｙ１９、Ｙ３３、Ｙ４７がＨレベルとなるが、イネーブル信号Ｅnb3を入力する行は、５、１９、３３、４７行目のうち、５行目のみである。したがって、この前半期間（ａ１）においてイネーブル信号Ｅnb3がＨレベルになると、走査信号Ｇ５だけがＨレベルとなる。
この状態において、Ｘシフトレジスタ１４２による信号Ｘ１がＨレベルになると、１列目のＴＦＴ１４８がオンするので、画像信号線１７１に供給された５行１列の画素に対応するデータ信号Ｖidが１列目のデータ線１１４にサンプリングされる。同様に、信号Ｘ２、Ｘ３、Ｘ４、…、Ｘ８４、Ｘ８４が順番にＨレベルになると、２、３、４、…、８３、８４列目のＴＦＴ１４８が順番にオンするので、２、３、４、…、８３、８４列目のデータ線１１４には、５行目にあって２列、３列、４列、…、８３列、８４列の画素に対応するデータ信号Ｖidがそれぞれサンプリングされることになる。
走査信号Ｇ５がＨレベルであると、５行目に位置する画素１１０におけるＴＦＴ１１６がすべてオンするので、データ線１１４にサンプリングされたデータ信号Ｖidの電圧がそのまま画素電極１１８に印加される。このため、５行目であって１、２、３、４、…、８３、８４列の画素における液晶容量１２０には、表示データＶideoで指定された階調に応じた正極性の電圧が書き込まれて、保持されることになる。

続いて、イネーブル信号Ｅnb3がＬレベルになるとともに、イネーブル信号Ｅnb2（Ｐb2）および信号ＮrgがＨレベルとなる。
イネーブル信号Ｅnb2（Ｐb2)がＨレベルとなる期間に、表示データ処理回路５６は、画素を黒色とさせる負極性電圧Ｖb(-)をデータ信号Ｖidとして画像信号線１７１に出力する。
信号ＮrgがＨレベルであるので、１〜８４列のＯＲ回路１４６の出力信号は、すべてＨレベルとなる。このため、すべてのＴＦＴ１４８がオンし、これにより、１〜８４列のデータ線１１４には、画像信号線１７１に供給されたデータ信号Ｖidがサンプリングされて、当該データ信号Ｖidの負極性電圧Ｖb(-)にプリチャージされる。
第１期間の前半期間（ａ１）においては、Ｙシフトレジスタ１３２による信号Ｙ５、Ｙ１９、Ｙ３３、Ｙ４７がＨレベルとなるが、イネーブル信号Ｅnb2を入力する行は、５、１９、３３、４７行目のうち、１９行目である。したがって、この前半期間（ａ１）においてイネーブル信号Ｅnb2がＨレベルになると、走査信号Ｇ１９だけがＨレベルとなる。
走査信号Ｇ１９がＨレベルになると、１９行目に位置する画素１１０のＴＦＴ１１６がすべてオンするので、データ線１１４にサンプリングされたデータ信号Ｖidの電圧Ｖb(-)がそのまま画素電極１１８に印加される。このため、１９行目であって１、２、３、４、…、８３、８４列の画素における液晶容量１２０には、それぞれ負極性の黒色に相当する電圧が書き込まれるので、１９行目の画素は黒色となる。
このようにイネーブル信号Ｅnb2によって、すべてのデータ線１１４が正極性電圧Ｖb(-)にプリチャージされるとともに、１９行目の画素１行分が黒色表示とされる。

第１期間の前半期間（ａ１）では、引き続いてイネーブル信号Ｅnb2および信号ＮrgがＬレベルになるとともに、イネーブル信号Ｅnb4がＨレベルとなる。
ここで、イネーブル信号Ｅnb4（Ｖw2)がＨレベルとなる期間に、走査制御回路５２は、表示データ処理回路５６に対して、メモリに記憶した４７行目に相当する表示データＶideoを倍速で読み出し、負極性のデータ信号Ｖidに変換して、画像信号線１７１に供給するように制御する一方、制御信号生成回路５４に対し、この供給に合わせて、信号Ｘ１、Ｘ２、Ｘ３、Ｘ４、…、Ｘ８３、Ｘ８４が順番にＨレベルとなるように、クロック信号ＣlxおよびスタートパルスＤxを出力する。
前半期間（ａ１）においては、Ｙシフトレジスタ１３２による信号Ｙ５、Ｙ１９、Ｙ３３、Ｙ４７がＨレベルとなるが、イネーブル信号Ｅnb4を入力する行は、５、１９、３３、４７行目のうち、４７行目である。したがって、この前半期間（ａ１）においてイネーブル信号Ｅnb4がＨレベルになると、走査信号Ｇ４７だけがＨレベルとなる。
この状態において、Ｘシフトレジスタ１４２による信号Ｘ１がＨレベルになると、１列目のＴＦＴ１４８がオンするので、画像信号線１７１に供給された４７行１列の画素に対応するデータ信号Ｖidが１列目のデータ線１１４にサンプリングされる。同様に、信号Ｘ２、Ｘ３、Ｘ４、…、Ｘ８３、Ｘ８４が順番にＨレベルになると、２、３、４、…、８３、８４列目のＴＦＴ１４８が順番にオンするので、２、３、４、…、８３、８４列目のデータ線１１４には、４７行目にあって２列、３列、４列、…、８３列、８４列の画素に対応するデータ信号Ｖidがそれぞれサンプリングされることになる。
走査信号Ｇ４７がＨレベルであると、４７行目に位置する画素１１０におけるＴＦＴ１１６がすべてオンするので、データ線１１４にサンプリングされたデータ信号Ｖidの電圧がそのまま画素電極１１８に印加される。このため、４７行目であって１、２、３、４、…、８３列、８４列の画素における液晶容量１２０には、表示データＶideoで指定された階調に応じた負極性の電圧が書き込まれて、保持されることになる。

第１期間であって（ａ）期間の後半期間（ａ２）においては、Ｙシフトレジスタ１３２の出力信号のうち、信号Ｙ６、Ｙ２０、Ｙ３４、Ｙ４８がＨレベルとなる。ただし、前半期間（ａ１）と同様にイネーブル信号Ｅnb1〜Ｅnb4として順に信号Ｐb1、Ｐb2、Ｖw1、Ｖw2が割り当てられるので、イネーブル信号Ｅnb1（Ｐb1）によってデータ線が正極性電圧Ｖb(+)にプリチャージされるとともに、３４行目の画素に当該プリチャージ電圧が書き込まれて黒色となり、イネーブル信号Ｅnb3（Ｖw1）によって６行目の画素に階調に応じた正極性電圧が書き込まれ、イネーブル信号Ｅnb2（Ｐb2）によってデータ線が負極性電圧Ｖb(-)にプリチャージされるとともに、２０行目の画素に当該プリチャージ電圧が書き込まれて黒色となり、イネーブル信号Ｅnb4（Ｖw2）によって４８行目の画素に階調に応じた負極性電圧が書き込まれる動作が実行される。

次に、（ｂ）期間に移行する。（ｂ）期間では、イネーブル信号Ｅnb1〜Ｅnb4として順に信号Ｖw2、Ｐb1、Ｐb2、Ｖw1が割り当てられる（図７参照）。このため、図８または図１０に示されるように、前半期間（ｂ１）および後半期間（ｂ２）では、時系列的に、イネーブル信号Ｅnb2が正極性プリチャージのための短パルス（信号Ｐb1）となり、イネーブル信号Ｅnb4が正極性書込のための長パルス（信号Ｖw 1）となり、イネーブル信号Ｅnb3が負極性プリチャージのための短パルス（信号Ｐb2）となり、イネーブル信号Ｅnb4が負極性書込のための長パルス（信号Ｖw2）となる。
また、第１期間の前半期間（ｂ１）においては、Ｙシフトレジスタ１３２の出力信号のうち、信号Ｙ７、Ｙ２１、Ｙ３５、Ｙ４９がＨレベルとなり、後半期間（ｂ２）においては、信号Ｙ８、Ｙ２２、Ｙ３６、Ｙ５０がＨレベルとなる。
前半期間（ｂ１）および後半期間（ｂ２）において、１番目にパルス出力されるイネーブル信号Ｅnb2が入力されるのは３５、３６行目であり、２番目にパルス出力されるイネーブル信号Ｅnb4が入力されるのは７、８行目であり、３番目にパルス出力されるイネーブル信号Ｅnb3が入力されるのは２１、２２行目であり、４番目にパルス出力されるイネーブル信号Ｅnb1が入力されるのは４９、５０行目である。

このため、前半期間（ｂ１）では、イネーブル信号Ｅnb2（Ｐb1）によってデータ線１１４が正極性電圧Ｖb(+)にプリチャージされるとともに、３５行目の画素に当該プリチャージ電圧が書き込まれて黒色となり、イネーブル信号Ｅnb4（Ｖw1）によって７行目の画素に階調に応じた正極性電圧が書き込まれ、イネーブル信号Ｅnb3（Ｐb2）によってデータ線１１４が負極性電圧Ｖb(-)にプリチャージされるとともに、２１行目の画素に当該プリチャージ電圧が書き込まれて黒色なり、イネーブル信号Ｅnb1（Ｖw2）によって４９行目の画素に階調に応じた負極性電圧が書き込まれることになる。
また、後半期間（ｂ２）では、イネーブル信号Ｅnb2（Ｐb1）によってデータ線１１４が正極性電圧Ｖb(+)にプリチャージされるとともに、３６行目の画素に当該プリチャージ電圧が書き込まれて黒色となり、イネーブル信号Ｅnb4（Ｖw1）によって８行目の画素に階調に応じた正極性電圧が書き込まれ、イネーブル信号Ｅnb3（Ｐb2）によってデータ線１１４が負極性電圧Ｖb(-)にプリチャージされるとともに、２２行目の画素に当該プリチャージ電圧が書き込まれて黒色となり、イネーブル信号Ｅnb1（Ｖw2）によって５０行目の画素に階調に応じた負極性電圧が書き込まれることになる。

次に、第１期間の（ｃ）期間に移行する。（ｃ）期間では、イネーブル信号Ｅnb1〜Ｅnb4として順に信号Ｖw1、Ｖw2、Ｐb1、Ｐb2が割り当てられる（図７参照）。このため、図８または図１１に示されるように、前半期間（ｃ１）および後半期間（ｃ２）では、時系列的に、イネーブル信号Ｅnb3が正極性プリチャージのための短パルス（信号Ｐb1）となり、イネーブル信号Ｅnb1が正極性書込のための長パルス（信号Ｖw1）となり、イネーブル信号Ｅnb4が負極性プリチャージのための短パルス（信号Ｐb2）となり、イネーブル信号Ｅnb2が負極性書込のための長パルス（信号Ｖw2）となる。
第１期間の前半期間（ｃ１）においては、Ｙシフトレジスタ１３２の出力信号のうち、信号Ｙ９、Ｙ２３、Ｙ３７、Ｙ５１がＨレベルとなり、後半期間（ｃ２）においては、信号Ｙ１０、Ｙ２４、Ｙ３８、Ｙ５２がＨレベルとなる。前半期間（ｃ１）および後半期間（ｃ２）において、１番目にパルス出力されるイネーブル信号Ｅnb3が入力されるのは３７、３８行目であり、２番目にパルス出力されるイネーブル信号Ｅnb1が入力されるのは９、１０行目であり、３番目にパルス出力されるイネーブル信号Ｅnb4が入力されるのは２３、２４行目であり、４番目にパルス出力されるイネーブル信号Ｅnb2が入力されるのは５１、５２行目である。

このため、第１期間の前半期間（ｃ１）では、イネーブル信号Ｅnb3（Ｐb1）によってデータ線１１４が正極性電圧Ｖb(+)にプリチャージされるとともに、３７行目の画素に当該プリチャージ電圧が書き込まれて黒色となり、イネーブル信号Ｅnb1（Ｖw1）によって９行目の画素に階調に応じた正極性電圧が書き込まれ、イネーブル信号Ｅnb2（Ｐb2）によってデータ線１１４が負極性電圧Ｖb(-)にプリチャージされるとともに、２３行目の画素に当該プリチャージ電圧が書き込まれて黒色となり、イネーブル信号Ｅnb4（Ｖw2）によって５１行目の画素に階調に応じた負極性電圧が書き込まれることとなる。
第１期間の後半期間（ｃ２）においては、イネーブル信号Ｅnb3（Ｐb1）によってデータ線１１４が正極性電圧Ｖb(+)にプリチャージされるとともに、３８行目の画素に当該プリチャージ電圧が書き込まれて黒色となり、イネーブル信号Ｅnb1（Ｖw1）によって１０行目の画素に階調に応じた正極性電圧が書き込まれ、イネーブル信号Ｅnb2（Ｐb2）によってデータ線１１４が負極性電圧Ｖb(-)にプリチャージされるとともに、２４行目の画素に当該プリチャージ電圧が書き込まれ黒色となり、イネーブル信号Ｅnb4（Ｖw2）によって５２行目の画素に階調に応じた負極性電圧が書き込まれることとなる。

次に、第１期間の（ｄ）期間に移行する。（ｄ）期間では、イネーブル信号Ｅnb1〜Ｅnb4として順に信号Ｐb2、Ｖw1、Ｖw2、Ｐb1が割り当てられる（図７参照）。このため、図８または図１２に示されるように、前半期間（ｄ１）および後半期間（ｄ２）では、時系列的に、イネーブル信号Ｅnb4が正極性プリチャージのための短パルス（信号Ｐb1）となり、イネーブル信号Ｅnb2が正極性書込のための長パルス（信号Ｖw1）となり、イネーブル信号Ｅnb1が負極性プリチャージのための短パルス（信号Ｐb2）となり、イネーブル信号Ｅnb3が負極性書込のための長パルス（信号Ｖw2）となる。
第１期間の前半期間（ｄ１）においては、Ｙシフトレジスタ１３２の出力信号のうち、信号Ｙ１１、Ｙ２５、Ｙ３９、Ｙ５３がＨレベルとなり、後半期間（ｄ２）においては、信号Ｙ１２、Ｙ２６、Ｙ４０、Ｙ５４がＨレベルとなる。前半期間（ｄ１）および後半期間（ｄ２）において、１番目にパルス出力されるイネーブル信号Ｅnb4が入力されるのは３９、４０行目であり、２番目にパルス出力されるイネーブル信号Ｅnb2が入力されるのは１１、１２行目であり、３番目にパルス出力されるイネーブル信号Ｅnb1が入力されるのは２５、２６行目であり、４番目にパルス出力されるイネーブル信号Ｅnb3が入力されるのは５３、５４行目である。

このため、第１期間の前半期間（ｄ１）では、イネーブル信号Ｅnb4（Ｐb1）によってデータ線１１４が正極性電圧Ｖb(+)にプリチャージされるとともに、３９行目の画素に当該プリチャージ電圧が書き込まれて黒色となり、イネーブル信号Ｅnb2（Ｖw1）によって１１行目の画素に階調に応じた正極性電圧が書き込まれ、イネーブル信号Ｅnb1（Ｐb2）によってデータ線１１４が負極性電圧Ｖb(-)にプリチャージされるとともに、２５行目の画素に当該プリチャージ電圧が書き込まれて黒色となり、イネーブル信号Ｅnb3（Ｖw2）によって５３行目の画素に階調に応じた負極性電圧が書き込まれることとなる。
第１期間の後半期間（ｄ２）においては、イネーブル信号Ｅnb4（Ｐb1）によってデータ線１１４が正極性電圧Ｖb(+)にプリチャージされるとともに、４０行目の画素に当該プリチャージ電圧が書き込まれて黒色となり、イネーブル信号Ｅnb2（Ｖw1）によって１２行目の画素に階調に応じた正極性電圧が書き込まれ、イネーブル信号Ｅnb1（Ｐb2）によってデータ線１１４が負極性電圧Ｖb(-)にプリチャージされるとともに、２６行目の画素に当該プリチャージ電圧が書き込まれて黒色となり、イネーブル信号Ｅnb3（Ｖw2）によって５４行目の画素に階調に応じた負極性電圧が書き込まれることとなる。

このようにして第１期間においては、図１３に示されるように、３３〜４０行目の画素に対して、プリチャージ電圧である正極性の黒色に相当する電圧を書き込むことによって黒色（ハッチングで＋と表記された□）となり、５〜１２行目の画素に対して、正極性であって階調に応じた電圧を書き込むことによって表示データＶideoにしたがった階調（単に＋と表記された□）となり、１９〜２６行目の画素に対して、プリチャージ電圧である負極性の黒色に相当する電圧を書き込むことによって黒色（ハッチングで−と表記された□）となり、４７〜５４行目の画素に対して、負極性であって階調に応じた電圧を書き込むことによって表示データＶideoにしたがった階調（単に−と表記された□）となる。
なお、図１３において、丸数字の１は、信号Ｐb1が割り当てられたイネーブル信号によって正極性の黒色電圧が書き込まれる行を示し、丸数字の２は、信号Ｖw1が割り当てられたイネーブル信号によって正極性の階調に応じた電圧が書き込まれる行を示し、丸数字の３は、信号Ｐb2が割り当てられたイネーブル信号によって負極性の黒色電圧が書き込まれる行を示し、丸数字の４は、信号Ｖw2が割り当てられたイネーブル信号によって負極性の階調に応じた電圧が書き込まれる行を示している。

第２〜第７期間においても、Ｙシフトレジスタ１３２の出力について図５に示される通りとなる点において異なる以外、同様な動作が実行される。ここで、第２〜第７期間の各期間での書き込みの状態が、それぞれ図１４〜図１９に示される。
本実施形態においては、これらの図に示されるように、正極性の黒色に相当するプリチャージ電圧が書き込まれて、これを保持する画素（１）、正極性の階調に応じた電圧が書き込まれて、これを保持する画素（２）、負極性の黒色に相当するプリチャージ電圧が書き込まれて、これを保持する画素（３）、および、負極性の階調に応じた電圧が書き込まれて、これを保持する画素（４）は、いずれも１４行ずつとなる。

このような書き込みによって、表示領域１００における画素が１フレームの期間にわたってどのように推移するか、については図２０に示される通りである。
図２０（１）に示されるように、第２期間のうち（ａ）期間の後半期間（ａ２）の終了時点では、表示領域１００を走査線の配列するＹ方向に沿って４分割した領域が、上から順番に、正極性の階調に応じた電圧を書き込んだ領域、負極性の黒色に相当するプリチャージ電圧を書き込んだ領域、正極性の黒色に相当するプリチャージ電圧を書き込んだ領域、および、負極性の階調に応じた電圧を書き込んだ領域となる。この４分割した領域が、図２０（１）〜図２０（４）に示されるように、順番に下方向にスクロールするように移動しながら移行する。
換言すれば、各画素には、１フレームの期間において、正極性の階調に応じた電圧、負極性の階調に応じた電圧、正極性の黒色に相当するプリチャージ電圧、負極性の黒色に相当するプリチャージ電圧、というサイクルで順番（開始点不同）に書き込まれることになる。

本実施形態によれば、正極性に続いて負極性の階調に応じた電圧が書き込まれた領域は、正極性の黒色に相当するプリチャージ電圧が書き込まれて黒色となるので、動画を表示する際の残像感が低減される。さらに、正極性の黒色に相当するプリチャージ電圧が書き込まれて黒色となった領域に、負極性の黒色に相当するプリチャージ電圧が書き込まれて黒色となる領域が連続するので、黒領域の幅（列方向の長さ）が広がる。
さらに、本実施形態において、正極性または負極性の階調に応じた電圧を書き込む前に、すべてのデータ線１１４を同極性の黒色に相当する電圧にプリチャージするとともに、このときのプリチャージ電圧を画素に書き込んで黒色とさせている。すなわち、プリチャージと、残像感を低減するために画素を黒色化とを兼用させて実行している。このため、画素の黒色化のために、階調に応じた電圧を書き込む期間が浸食されることもない。

一方、残像感を低減させるために画素を黒色化させる場合に、正極性のプリチャージ電圧を書き込む行数と同数の行に負極性のプリチャージ電圧を書き込み、また、階調に応じた電圧を書き込む行数は、正極性と負極性とで同一である。このため、データ線１１４にサンプリングされる電圧は、例えば１フレームの期間でみたときに、正極性と負極性となる割合がそれぞれ５０％ずつとなる。
したがって、ある列の画素について着目したときに、走査線に選択電圧が印加されない保持期間（非選択期間）にわたって当該列のデータ線１１４に正極性の電圧がサンプリングされる期間と負極性の電圧がサンプリングされる期間とは、半々となるので、行位置に応じていずれかの一方の極性に偏ってしまうことがない。このため、本実施形態では、ＴＦＴ１１６のオフリークの影響が表示領域１００の上側と下側とでほぼ同じとなるので、表示に差が発生することもない。

なお、本実施形態において、説明簡略化のために、走査線１１２の行数を「５６」としたが、ＡＮＤ回路１３６に対するイネーブル信号Ｅnb1〜Ｅnb4の入力周期である８行の倍数であれば良い。また、実施形態においては、正極性の黒色に相当するプリチャージ電圧が書き込まれて、これを保持する画素（１）と、正極性の階調に応じた電圧が書き込まれて、これを保持する画素（２）と、負極性の黒色に相当するプリチャージ電圧が書き込まれて、これを保持する画素（３）と、負極性の階調に応じた電圧が書き込まれて、これを保持する画素（４）とは、いずれも１４行ずつとして同数としたが、画素（１）と画素（３）との行数が互いに同一であり、かつ、画素（２）と画素（４）との行数互いに同一であれば、画素（１）〜（４）の行数をすべて揃える必要はない。なお、黒色とさせる画素（１）と画素（３）との行数は、全行数の３０〜５０％程度であることが望ましい。

実施形態では、図６に示されるように、信号Ｐb1がＨからＬレベルに立ち下がった後に、信号Ｖw1がＬからＨレベルに立ち上がり、また、信号Ｐb2がＨからＬレベルに立ち下がった後に、信号Ｖw2がＬからＨレベルに立ち上がったが、信号Ｘ１の出力前に、信号Ｐb1（Ｐb2）がＬレベルに立ち下がるのを条件として、信号Ｐb1がＨレベルに立ち上がったときに信号Ｖw1がＨレベルに立ち上がり、また、信号Ｐb2がＨレベルに立ち上がったときに、信号Ｖw2がＨレベルに立ち上がっても良い。
このようにすると、階調に応じた電圧を書き込む前の状態が、同極性の黒色電圧に揃うので、反対極性の黒色電圧が保持されている状態から階調に応じた電圧を書き込むよりも、時間を短縮する、または、当該電圧を充分に書き込むことが可能となる。
この点について詳述すると、本実施形態において、階調に応じた正極性の電圧が書き込まれる画素の直前状態は、負極性の黒色に相当する電圧Ｖb(-)を保持している状態であり、また、階調に応じた負極性の電圧が書き込まれる画素の直前状態は、階調に応じた正極性の電圧を保持している状態である。この直前状態から反対極性の（階調に応じた）電圧を書き込むのは、電圧差が大きいことから、書き込みに時間がかかる、または、当該電圧を充分に書き込むことができなくなる可能性がある。そこで、信号Ｐb1がＨレベルに立ち上がったときに信号Ｖw1がＨレベルに立ち上がり、また、信号Ｐb2がＨレベルに立ち上がったときに、信号Ｖw2がＨレベルに立ち上がる構成にすると、画素に保持されている電圧が、一旦、これから書き込む電圧と同極性の黒色に相当する電圧となるので、電圧差が小さくなり、これにより、階調に応じた電圧を書き込む時間を短縮する、または、当該電圧を充分に書き込むことが可能となるのである。

また、走査線駆動回路１３０において、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ５６のＨレベルをアクティブレベルとし、Ｌレベルをノンアクティブレベルとしたが、これは、走査信号によってスイッチングするＴＦＴ１１６がｎチャネル型であるためである。このため、ＴＦＴ１１６をｐチャネル型とした場合には、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ５６のＬレベルをアクティブレベルとなり、Ｈレベルがノンアクティブレベルとなるように走査線駆動回路１３０を構成すれば良い。

上述した説明では、書込極性の基準をコモン電極１０８に印加される電圧ＬＣcomとしているが、これは、画素１１０におけるＴＦＴ１１６が理想的なスイッチとして機能する場合であり、実際には、ＴＦＴ１１６のゲート・ドレイン間の寄生容量に起因して、オンからオフに状態変化するときにドレイン（画素電極１１８）の電位が低下する現象（プッシュダウン、突き抜け、フィールドスルーなどと呼ばれる）が発生する。液晶の劣化を防止するため、液晶容量１２０については交流駆動としなければならないが、コモン電極１０８への印加電圧ＬＣcomを書込極性の基準として交流駆動すると、プッシュダウンのために、負極性書込による液晶容量１２０の電圧実効値が、正極性書込による実効値よりも若干大きくなってしまう（ＴＦＴ１１６がｎチャネルの場合）。このため、実際には、書込極性の基準電圧とコモン電極１０８の電圧ＬＣcomとを別々となるように設定する、詳細には、書込極性の基準電圧を、プッシュダウンの影響が相殺されるように、電圧ＬＣcomよりも高位側にオフセットして設定するようにしても良い。

上述した実施形態では、ある１行の走査線１１２に対応する画素に、階調に応じた電圧を、１列〜８４列のデータ信号Ｖidを順番にサンプリングすることによって、当該行の画素を１列から８４列まで順に書き込むという、いわゆる点順次の構成としたが、データ信号を時間軸にｎ（ｎは２以上の整数）倍に伸長するとともに、ｎ本の画像信号線に供給する、いわゆる相展開（シリアル−パラレル変換ともいう）駆動を併用した構成としても良いし（特開平２０００−１１２４３７号公報参照）、すべてのデータ線１１４に対しデータ信号を一括して供給する、いわゆる線順次の構成としても良い。
さらに、実施形態では、電圧無印加状態において白色を表示するノーマリーホワイトモードとしたが、電圧無印加状態において黒色を表示するノーマリーブラックモードとしても良い。また、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３画素で１ドットを構成して、カラー表示を行うとしても良い。表示領域１００は透過型に限られず、反射型や、両者の中間的な半透過半反射型であっても良い。

次に、上述した実施形態に係る電気光学装置を用いた電子機器の例について説明する。図２１は、上述した電気光学装置１をライトバルブとして用いた３板式プロジェクタの構成を示す平面図である。
このプロジェクタ２１００において、ライトバルブに入射させるための光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。

ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態における電気光学装置１の表示領域１００と同様であり、外部上位装置（図示省略）から供給されるＲ、Ｇ、Ｂの各色に対応する画像データでそれぞれ駆動されるものである。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、レンズユニット１８２０によって正転拡大投影されるので、スクリーン２１２０には、カラー画像が表示されることとなる。

なお、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右反転像を表示させる構成となっている。

また、電子機器としては、図２１を参照して説明した他にも、直視型、例えば携帯電話や、パーソナルコンピュータ、テレビジョン、ビデオカメラのモニタ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、本発明に係る電気光学装置が適用可能なのは言うまでもない。

本発明の実施形態に係る電気光学装置の構成を示すブロック図である。 同電気光学装置における表示パネルの構成を示す図である。 同表示パネルにおける画素の構成を示す図である。 同表示パネルにおける走査線駆動回路の構成を示す図である。 同電気光学装置における垂直走査を示す図である。 制御信号生成回路により生成される信号を示す図である。 イネーブル信号の割り当てを示す図である。 イネーブル信号等を示す図である。 （ａ）期間における電圧の書き込みを示す図である。 （ｂ）期間における電圧の書き込みを示す図である。 （ｃ）期間における電圧の書き込みを示す図である。 （ｄ）期間における電圧の書き込みを示す図である。 第１期間おける画素への書き込み状態を示す図である。 第２期間おける画素への書き込み状態を示す図である。 第３期間おける画素への書き込み状態を示す図である。 第４期間おける画素への書き込み状態を示す図である。 第５期間おける画素への書き込み状態を示す図である。 第６期間おける画素への書き込み状態を示す図である。 第７期間おける画素への書き込み状態を示す図である。 表示領域の状態を示す図である。 実施形態に係る電気光学装置を用いたプロジェクタの構成を示す図である。

符号の説明

１…電気光学装置、１０…表示パネル、５０…処理回路、５２…走査制御回路、５４…制御信号生成回路、５６…表示データ処理回路、５８…セレクタ、１０５…液晶、１０８…コモン電極、１１０…画素、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１１８…画素電極、１２０…液晶容量、１３０…走査線駆動回路、１３２…Ｙシフトレジスタ、１３６…ＡＮＤ回路１３６、１４０…データ線駆動回路、１４２…Ｘシフトレジスタ、１４８…ＴＦＴ、２１００…プロジェクタ

Claims (8)

1. 複数行の走査線と複数列のデータ線との交差に対応して設けられ、各々は、自身に対応する走査線に所定の選択電圧が印加されたときに、前記データ線に供給されたデータ信号に応じた階調となる画素を備える電気光学装置の駆動方法であって、
   前記複数行の走査線のうち、所定行離間した４行を指定する動作を、垂直走査方向に順番に行うとともに、指定した４行に対し、第１プリチャージ期間、第１書込期間、第２プリチャージ期間および第２書込期間のいずれかを割り当て、
   このうち、前記第１プリチャージ期間では、割り当てた走査線に前記選択電圧を印加するとともに、前記画素を黒色表示にさせる電圧であって、所定の基準電圧に対し高位または低位のいずれか一方極性のプリチャージ電圧のデータ信号を前記データ線に供給し、
   前記第１書込期間では、割り当てた走査線に前記選択電圧を印加するとともに、前記画素の階調に応じた電圧であって、前記基準電圧に対し高位または低位のいずれか一方極性の電圧のデータ信号を前記データ線に供給し、
   前記第２プリチャージ期間では、割り当てた走査線に前記選択電圧を印加するとともに、前記画素を黒色表示にさせる電圧であって、前記基準電圧に対し高位または低位のいずれか他方極性のプリチャージ電圧のデータ信号を前記データ線に供給し、
   前記第２書込期間では、割り当てた走査線に前記選択電圧を印加するとともに、前記画素の階調に応じた電圧であって、前記基準電圧に対し高位または低位のいずれか他方極性の電圧のデータ信号を前記データ線に供給し、
   前記第１プリチャージ期間において黒色表示とされた画素の行と、前記第２プリチャージ期間において黒色表示とされた画素の行とが互いに隣接する
   ことを特徴とする電気光学装置の駆動方法。
2. 前記第１プリチャージ期間の終了後に前記第１書込期間を開始させ、
   前記第２プリチャージ期間の終了後に前記第２書込期間を開始させる
   ことを特徴とする請求項１に記載の電気光学装置の駆動方法。
3. 前記第１プリチャージ期間の終端側と前記第１書込期間の始端側とを重複させ、
   前記第２プリチャージ期間の終端側と前記第２書込期間の始端側とを重複させる
   ことを特徴とする請求項１に記載の電気光学装置の駆動方法。
4. 複数行の走査線と複数列のデータ線との交差に対応して設けられ、各々は、自身に対応する走査線に所定の選択電圧が印加されたときに、前記データ線に供給されたデータ信号に応じた階調となる画素と、
   ２行分の走査線に対応する画素に対して階調に応じた電圧を書き込む期間を、第１プリチャージ期間、第１書込期間、第２プリチャージ期間および第２書込期間の順に分け、このうち、前記第１および第２プリチャージ期間では、前記画素を黒色表示にさせるデータ信号を、前記第１および第２書込期間では、前記選択電圧が印加される走査線に対応する画素に階調に応じたデータ信号を、それぞれ供給するデータ線駆動回路と、
   を有する電気光学装置に設けられ、
   前記複数行の走査線に対し、所定の選択電圧または非選択電圧を印加する走査線駆動回路であって、
   前記複数行の走査線に対応する出力段を有し、所定行離間した４行に対応する出力段からアクティブレベルの信号を出力するシフトレジスタと、
   前記シフトレジスタの出力段の各々に設けられ、自身に対応する出力段からの出力信号と、第１乃至第４イネーブル信号のいずれかとを論理演算して、当該論理演算に基づいて、自身に対応する走査線に前記選択電圧または非選択電圧を印加する演算回路と、
   を具備し、
   互いに隣接する８行の走査線に対応する演算回路は、２行ずつ第１、第２、第３および第４イネーブル信号を入力し、
   前記第１乃至第４イネーブル信号は、前記所定行離間した４行に対応する出力段から信号がアクティブレベルとなる期間にわたり所定の順番で、前記第１プリチャージ期間、前記第１書込期間、前記第２プリチャージ期間および前記第２書込期間でアクティブレベルとなる
   ことを特徴とする電気光学装置の走査線駆動回路。
5. 前記第１プリチャージ期間の終了後に第１書込期間が開始し、
   前記第２プリチャージ期間の終了後に第２書込期間が開始する
   ことを特徴とする請求項４に記載の電気光学装置の走査線駆動回路。
6. 前記第１プリチャージ期間の終了前に第１書込期間が開始し、
   前記第２プリチャージ期間の終了前に第２書込期間が開始する
   ことを特徴とする請求項４に記載の電気光学装置の走査線駆動回路。
7. 複数行の走査線と複数列のデータ線との交差に対応して設けられ、各々は、自身に対応する走査線に所定の選択電圧が印加されたときに、前記データ線に供給されたデータ信号に応じた階調となる画素と、
   ２行分の走査線に対応する画素に対して階調に応じた電圧を書き込む期間を、第１プリチャージ期間、第１書込期間、第２プリチャージ期間および第２書込期間の順に分け、このうち、前記第１および第２プリチャージ期間では、前記画素を黒色表示にさせるデータ信号を、前記第１および第２書込期間では、前記選択電圧が印加される走査線に対応する画素に階調に応じたデータ信号を、それぞれ供給するデータ線駆動回路と、
   前記複数行の走査線に対し、所定の選択電圧または非選択電圧を印加する走査線駆動回路であって、
   前記複数行の走査線に対応する出力段を有し、所定行離間した４行に対応する出力段からアクティブレベルの信号を出力するシフトレジスタと、
   前記シフトレジスタの出力段の各々に設けられ、自身に対応する出力段からの出力信号と、第１乃至第４イネーブル信号のいずれかとを論理演算して、当該論理演算に基づいて、自身に対応する走査線に前記選択電圧または非選択電圧を印加する演算回路と、
   を具備し、
   互いに隣接する８行の走査線に対応する演算回路は、２行ずつ第１、第２、第３および第４イネーブル信号を入力し、
   前記第１乃至第４イネーブル信号は、前記所定行離間した４行に対応する出力段から信号がアクティブレベルとなる期間にわたり所定の順番で、前記第１プリチャージ期間、前記第１書込期間、前記第２プリチャージ期間および前記第２書込期間でアクティブレベルとなる走査線駆動回路と、
   を具備することを特徴とする電気光学装置。
8. 請求項７に記載の電気光学装置を備えることを特徴とする電子機器。

Images