JP3734629B2

JP3734629B2 - 表示装置

Info

Publication number: JP3734629B2
Application number: JP29424598A
Authority: JP
Inventors: 敦竹中; 充池▲崎▼
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1998-10-15
Filing date: 1998-10-15
Publication date: 2006-01-11
Anticipated expiration: 2018-10-15
Also published as: GB2342754B; GB2342754A; CN1251932A; JP2000122596A; US6473077B1; GB9923849D0; CN1191559C

Description

【０００１】
【発明の属する技術分野】
本発明は、先行フレーム期間の表示イメージの残像と現フレーム期間の表示イメージとの重なりに基づいて表示イメージが不鮮明になることを防止して動画の質を改善することができる例えば液晶表示（ＬＣＤ）装置、プラズマ表示装置、フィールド・エミッション表示装置等の高応答速度の表示装置に関する。
【０００２】
【従来の技術】
従来周知のベンド・モードＬＣＤ装置のような高応答速度のＬＣＤ装置が、動画の画質を改善するために使用され始めている。動画においては表示イメージが高速度で変化される。図１（Ａ）及び（Ｂ）を参照して高応答速度のＬＣＤ装置の問題点について説明すると、図１（Ａ）は、ＬＣＤアレイ１、データ線駆動回路２及びゲート線駆動回路３を含む従来のＬＣＤ装置の概略的な構成を示す。例えば、ＬＣＤアレイ１はＶＧＡ（ビデオ・グラフィック・アレイ）方式の６４０×４８０画素を有する。この場合、データ線駆動回路２は１画素ラインの６４０個の画素にそれぞれ接続されている６４０本のデータ線にイメージ・データを供給し、そしてゲート線駆動回路３は４８０本のゲート線にゲート・パルスを逐次的に供給する。更に具体的にいうと、ゲート線Ｇ１に沿う第１の画素ラインにデータが書き込まれる時には、第１画素ラインの６４０個の画素に対するイメージ・データがデータ線駆動回路２からデータ線に供給され、そしてゲート線駆動回路３はゲート線Ｇ１へゲート・パルスを供給する。このゲート・パルスは、第１画素ラインの各画素の薄膜トランジスタをターン・オンし、その結果このイメージ・データは、この分野で周知なように、画素電極、液晶層及び共通電極により形成される各画素のキャパシタに記憶される。ゲート線Ｇ２に沿う第２の画素ラインにデータが書き込まれる時には、第２画素ラインの６４０個の画素に対するイメージ・データがデータ線駆動回路２からデータ線に供給され、そしてゲート線駆動回路３はゲート線Ｇ２へゲート・パルスを供給し、そして以下、この動作が繰り返される。
【０００３】
図１（Ｂ）は、４８０本のゲート線へゲート・パルスを逐次的に供給するためのタイミング図を示す。図１（Ｂ）に示すように、１つのフレーム期間に、ゲート・パルスが４８０本のゲート線に逐次的に供給され、その結果この１つのフレーム期間の間にイメージ・データが画素ラインに逐次的に書き込まれる。隣接する２つのフレーム期間相互間にブランキング期間が設けられている。ゲート・パルスは期間ＴＡで表される幅を有し、そしてこの期間は（フレーム期間の長さ）／（ゲート線の数）で表される。期間ＴＡは、各画素のキャパシタンスにイメージ・データを十分に書き込むように各画素の薄膜トランジスタをターン・オンするように設計されている。
【０００４】
【発明が解決しようとする課題】
この方式の問題点は、動画を表示するために表示イメージがフレーム期間毎に変更される時に、１つのフレーム期間の表示イメージが残像として人間の目に残り、そして次のフレーム期間の表示イメージと重なることであり、その結果表示イメージの質が低下する。
【０００５】
図２は、図１の方式で生じた残像の問題を解決するための従来の方式のタイミング図である。１つのフレーム期間は、１／２フレーム期間Ａ及び１／２フレーム期間Ｂに分けられている。第１番目の１／２フレーム期間Ａの間、４８０本のゲート線が逐次的に付勢されてイメージ・データをＬＣＤアレイの全ての画素ラインに書き込み、そして第２番目の１／２フレーム期間Ｂの間に、４８０本のゲート線が逐次的に付勢されて黒色データをＬＣＤアレイの全ての画素ラインに書き込む。この動作は図１（Ａ）に示したＬＣＤ装置の制御方式を修正することにより行われる。第２番目の１／２フレーム期間Ｂの書き込み動作について説明すると、ゲート線Ｇ１に沿う第１の画素ラインに黒色データが書き込まれる時には、第１画素ラインの６４０個の画素に対する黒色データがデータ線駆動回路２に記憶され、そしてゲート線駆動回路３はゲート線Ｇ１へゲート・パルスを供給する。このゲート・パルスは、第１画素ラインの各画素の薄膜トランジスタをターン・オンし、その結果この黒色データは各画素のキャパシタに記憶される。ゲート線Ｇ２に沿う第２の画素ラインに黒色データが書き込まれる時には、第２画素ラインの６４０個の画素に対するイメージ・データがデータ線駆動回路２に記憶され、そしてゲート線駆動回路３はゲート線Ｇ２へゲート・パルスを供給し、そしてこの動作が繰り返される。このようにして、人間の目は第２番目の１／２フレーム期間Ｂの間に黒色イメージを認識し、そして第１番目のフレーム期間Ａに表示されたイメージの残像は１／２フレーム期間Ｂの間に、人間の目から消去され、次のフレーム期間のイメージと重ならない。この方式は残像の問題を解決するが、この方式では、図１（Ｂ）に比べて１フレーム期間に２倍の数のゲート・パルスが必要となるためにゲート・パルスの幅がＴＡ／２に減少され、これによりイメージ・データは画素のキャパシタンスに十分に書き込まれず、従って十分な階調の制御ができないという新たな問題点を生じる。
【０００６】
図３は、図２の方式の問題点を解決する従来のＬＣＤ装置を示す。ＬＣＤアレイは、ゲート線Ｇ１乃至Ｇ２４０を含むＬＣＤアレイＡと、ゲート線Ｇ２４１乃至Ｇ４８０を含むＬＣＤアレイＢに分割され、そしてデータ線駆動回路４がＬＣＤアレイＡにデータを供給するために使用され、そしてデータ線駆動回路５がＬＣＤアレイＢにデータを供給するために使用される。図３（Ｂ）はＬＣＤアレイの動作のタイミング図である。１つのフレーム期間は１／２フレーム期間Ａと、１／２フレーム期間Ｂとに分割されている。第１フレーム期間の１／２フレーム期間Ａの間に、ＬＣＤアレイＡの２４０本のゲート線が逐次的に付勢されてイメージ・データをＬＣＤアレイＡの全ての画素ラインに書き込む。第１フレーム期間の１／２フレーム期間Ｂの間に、ＬＣＤアレイＡの２４０本のゲート線が逐次的に付勢されて黒色データをＬＣＤアレイＡの全ての画素ラインに書き込み、そしてＬＣＤアレイＢの２４０本のゲート線が逐次的に付勢されてイメージ・データをＬＣＤアレイＢの全ての画素ラインに書き込む。第１フレーム期間にイメージが書き込まれたＬＣＤアレイＢに対する黒色データは、第２フレーム期間の１／２フレーム期間Ａに書き込まれる。
【０００７】
ＬＣＤアレイが２つの半部分に分割されているので、上側半分Ａ及び下側半分Ｂへのイメージ・データ及び黒色データの書き込み動作は、互いに独立的に行われ、そしてゲート・パルスの幅は各画素のキャパシタンスにイメージ・データ又は黒色データを十分に書き込める期間ＴＡに維持され、これによりこの方式は図２の方式の問題点を解決する。しかしながら、この方式は、ＬＣＤアレイを２つの半部分に分割することそして２つのデータ線駆動回路４及び５を必要とし、これによりデータ線駆動回路４及び５へのデータの供給が複雑となり、そして製造コストが増大するという新たな問題点を生じる。
【０００８】
上述した従来技術の欠点に鑑みて、本発明の目的は、ＬＣＤアレイを２つの半部分に分けることなくそして２つのデータ線駆動回路を必要とすることなく、先行フレーム期間の表示イメージの残像と現フレーム期間の表示イメージとの重なりに基づいて表示イメージが不鮮明になることを防止して動画の質を改善することができる表示装置を提供することである。
【０００９】
【課題を解決するための手段】
上述の目的を達成するための本発明の表示装置は以下に記述する３つの態様で表される構成を有することを特徴とする。
【００１０】
本発明の第１の態様の表示装置は、次の構成を有する。
（イ）１方向に沿って配列された複数のデータ線及び上記１方向に交差する他の方向に沿って配列された複数のゲート線を有し、そして上記複数のデータ線と上記複数のゲート線との交点のそれぞれに１つの画素が形成されている表示面と、
（ロ）黒色信号部分と該黒色信号部分に続き該黒色信号部分と同極性のイメージ信号部分とが一体にされたデータ信号を上記複数のデータ線のそれぞれに供給するデータ線駆動回路と、
（ハ）上記複数のゲート線のそれぞれにゲート・パルスを逐次的に供給するゲート線駆動回路とを有し、
（ニ）１フレーム期間は上記ゲート線の数に等しい数の書き込み期間に分けられており、
（ホ）上記ゲート線駆動回路は、
上記書き込み期間毎に、１つのゲート線に上記データ信号の上記黒色信号部分及び上記イメージ信号部分の両方を一度にゲートする、１つの書き込み期間の間継続する広いゲート・パルスを供給して上記１つのゲート線上の画素に上記データ信号の上記黒色信号部分及び上記イメージ信号部分の両方を一度に書き込むと同時に、上記データ信号の上記黒色信号部分のみをゲートする狭いゲート・パルスを、上記１つのゲート線から離れた他のゲート線に供給して、該他のゲート線上の画素に上記データ信号の上記黒色信号部分のみを書き込むことを特徴とする表示装置。
【００１１】
上記表示装置は、さらに、上記黒色信号部分が、上記画素に黒色を書き込むための電圧レベルＶＢを有し、上記イメージ信号部分の電圧レベルが電圧レベル０Ｖから上記電圧レベルＶＢまでの電圧レベルであることを特徴とする。
【００１２】
上記表示装置は、さらに、上記他のゲート線が、上記１つのゲート線から予定の距離だけ離されていることを特徴とする。
【００１３】
本発明の第２の態様の表示装置は、次の構成を有する。
（イ）１方向に沿って配列された複数のデータ線及び上記１方向に交差する他の方向に沿って配列された複数のゲート線を有し、そして上記複数のデータ線と上記複数のゲート線との交点のそれぞれに１つの画素が形成されている表示面と、
（ロ）黒色信号部分と該黒色信号部分に続き該黒色信号部分と同極性のイメージ信号部分とが一体にされたデータ信号を上記複数のデータ線のそれぞれに供給するデータ線駆動回路と、
（ハ）上記複数のゲート線のそれぞれにゲート・パルスを逐次的に供給するゲート線駆動回路とを有し、
（ニ）１フレーム期間は上記ゲート線の数に等しい数の書き込み期間に分けられており、
（ホ）上記ゲート線駆動回路は、
１つのゲート線の書き込み期間に該１つのゲート線に、該書き込み期間の間継続する広いゲート・パルスを印加して上記１つのゲート線上の画素に、上記黒色信号部分と該黒色信号部分に続くイメージ信号部分とが一体にされたデータ信号を書き込み、
上記１つのゲート線から離れた他の複数のゲート線のそれぞれの書き込み期間毎に、上記広いゲート・パルスを印加して上記他の複数のゲート線のそれぞれの上の画素に上記黒色信号部分と該黒色信号部分に続くイメージ信号部分とが一体にされたデータ信号を書き込むと同時に、上記１つのゲート線に狭いゲート・パルスを印加して、上記他の複数のゲート線上の画素に書き込まれている上記データ信号のうちの黒色信号部分のみを上記１つのゲート線上の画素に書き込むことを特徴とする。
【００１４】
上記表示装置は、さらに、上記黒色信号部分が、上記画素に黒色を書き込むための電圧レベルＶＢを有し、上記イメージ信号部分の電圧レベルが電圧レベル０Ｖから上記電圧レベルＶＢまでの電圧レベルであることを特徴とする。
【００１５】
上記表示装置は、さらに、上記他の複数のゲート線は、上記１つのゲート線から予定の距離だけ離されていることを特徴とする。
【００１６】
本発明の第３の態様の表示装置は、次の構成を有する。
（イ）１方向に沿って配列された複数のデータ線及び上記１方向に交差する他の方向に沿って配列されたＹ本のゲート線を有し、ここでＹは２以上の整数であり、そして上記複数のデータ線と上記複数のゲート線との交点のそれぞれに１つの画素が形成されており、そして上記Ｙ本のゲート線のそれぞれに沿った複数の画素は１つの画素ラインを形成する表示面と、
（ロ）黒色信号部分と該黒色信号部分に続き該黒色信号部分と同極性のイメージ信号部分とが一体にされたデータ信号を上記複数のデータ線のそれぞれに供給するデータ線駆動回路と、
（ハ）上記Ｙ本のゲート線のそれぞれにゲート・パルスを逐次的に供給するゲート線駆動回路とを有し、
（ニ）該ゲート線駆動回路は、
１つのゲート線に上記データ信号を書き込む書き込み期間に、上記データ信号の上記黒色信号部分及び上記イメージ信号部分の両方を一度にゲートするために上記書き込み期間の間継続する広いゲート・パルスを上記１つのゲート線に供給して該１つのゲート線上の画素に上記データ信号の上記黒色信号部分及び上記イメージ信号部分の両方を一度に書き込むと同時に、
上記データ信号の上記黒色信号部分のみをゲートする狭いゲート・パルスを上記１つのゲート線から離れた他のゲート線に供給して、該他のゲート線上の画素に上記データ信号の上記黒色信号部分のみを書き込み、
（ホ）１つのフレーム期間は上記書き込み期間である複数の期間を有し、１つのフレーム期間と次のフレーム期間とはブランキング期間により分けられており、（ヘ）上記１つのフレーム期間のうちの最後の書き込み期間に上記黒色が書き込まれた画素ラインに続く少なくとも１つの画素ラインに、上記ゲート線駆動回路が上記ブランキング期間に上記狭いゲート・パルスを印加して黒色信号部分を書き込むことを特徴とする表示装置。
【００１７】
上記表示装置は、さらに、各画素ラインに供給されるデータ信号の極性がフレーム期間毎に反転され、上記ブランキング期間は偶数個の期間Ｔ _Ｂ１乃至Ｔ _ＢＥを含み（ここで、上記期間Ｔ _Ｂ１乃至Ｔ _ＢＥのそれぞれの長さは上記書き込み期間の長さに等しい）、そして先行フレーム期間に供給されたデータ信号の極性と反対の極性を与えるように上記データ信号の極性が上記ブランキング期間に調整されることを特徴とする。
【００１８】
上記表示装置は、さらに、各画素ラインに供給されるデータ信号の極性がフレーム期間毎に反転され、上記ブランキング期間は奇数個の期間Ｔ _Ｂ１乃至Ｔ _ＢＯを含み（ここで、上記期間Ｔ _Ｂ１乃至Ｔ _ＢＯのそれぞれの長さは上記書き込み期間の長さに等しい）、そして上記期間Ｔ _Ｂ１乃至Ｔ _ＢＯのそれぞれにおいて、上記最後の書き込み期間に上記黒色が書き込まれた画素ラインに続く複数の画素ラインに逐次的に上記黒色信号部分が書き込まれることを特徴とする。
【００１９】
上記表示装置は、さらに、上記ゲート線駆動回路が、上記少なくとも１つのゲート線から予定の距離だけ離されている複数のゲート線に上記狭いゲート・パルスを供給することを特徴とする。
【００２０】
本発明の表示装置は、図面を参照して発明の実施形態により以下に詳細に説明する。
【００２１】
【発明の実施の形態】
図４（Ａ）は、本発明に従うＬＣＤ装置７を示す。ＬＣＤ装置７は、ＬＣＤアレイ即ち表示面８、データ線駆動回路９、ゲート線駆動回路１０及びクロック発生回路１１を含む。例えば、ＬＣＤアレイ８はＶＧＡ方式の６４０×４８０画素を有し、即ち、６４０個の画素がゲート線に沿って水平方向に配列され、そして４８０個の画素が垂直方向に配列されている。もしもカラー・イメージを表示することが要求されるならば、画素の数は（６４０×３）×４８０に増大され、この場合１つの画素毎に３つのセル、即ち赤色のセル、緑のセル及び青のセルが形成される。ＳＶＧＡ（スーパー・ビデオ・グラフィック・アレイ）方式の８００×６００画素、又はＸＧＡ（エクステンディッド・グラフィック・アレイ）方式の１０２４×７６８等の画素を有するＬＣＤアレイを使用することも可能である。しかしながら説明及び図面を簡単にするために、水平方向に２４個の画素を有し、そして垂直方向に２０個の画素を有するＬＣＤアレイ即ち表示面を使用して本発明を説明する。
【００２２】
データ線及びゲート線の交点のそれぞれに、表示されるべきイメージを表す電荷を貯蔵するために１つの画素が接続されている。図４（Ｂ）は、１つの画素の回路を示し、ここで、薄膜トランジスタ（ＴＦＴ）１２のソース電極はデータ線に接続され、ＴＦＴ１２のゲート電極はゲート線に接続され、そしてＴＦＴ１２のドレイン電極は一方のガラス基板に形成されている画素電極１３に接続される。一方のガラス基板に形成された画素電極１３と、他方のガラス基板に掲載された共通電極１５と、画素電極１３及び共通電極１５の間に挟まれた液晶層１４とは、表示されるべきイメージを表す電荷を貯蔵するためのキャパシタを形成する。イメージ・データが画素に書き込まれるときには、ゲート線に印加されるゲート・パルスがＴＦＴ１２をターン・オンし、これによりデータ線に印加されているイメージ・データを表す電圧がＴＦＴ１２を介してキャパシタに印加されて、イメージを表すレベルまでこのキャパシタを充電する。
【００２３】
もしも液晶材料にＤＣ電圧が連続的に印加されると、液晶材料が劣化される。周知のように、この劣化を防止するために、液晶材料に印加されるデータ信号の極性は周期的に反転される。本発明の実施例では、いわゆるＨ／Ｖ反転（Ｈｏｒｉｚｏｎｔａｌ／ｖｅｒｔｉｃａｌｉｎｖｅｒｓｉｏｎ）が使用される。図５及び６を参照してＨ／Ｖ反転について説明すると、図５（Ａ）は奇数フレーム期間に２４×２０個の画素に印加される、共通電極に対するデータ信号の極性を示し、そして図５（Ｂ）は偶数フレーム期間に２４×２０個の画素に印加される、共通電極に対するデータ信号の極性を示す。図６（Ａ）は図５（Ａ）のゲート線に沿った奇数画素ラインのデータ信号及び図５（Ｂ）のゲート線に沿った偶数画素ラインのデータ信号を示す。図６（Ｂ）は図５（Ａ）の偶数画素ラインのデータ信号及び図５（Ｂ）の奇数画素ラインのデータ信号を示す。データ信号の極性は、共通電極１５に印加される電圧であるＶＣＯＭ（この例の場合には０Ｖ）に対して交互に変化される。一例として、データ線ＤＬ１及びＤＬ２とゲート線Ｇ１及びＧ２の交点にある４つの画素に注目すると、水平方向において隣接する画素の極性は互いに反対であり、そして垂直方向において隣接する画素の極性は互いに反対である。又、奇数フレーム期間における４つの画素の極性は、偶数フレーム期間における極性と反対である。このようにして、１つの画素の極性は奇数又は偶数フレーム期間毎に変更され、そして隣接する画素の極性は互いに反対である。
【００２４】
本発明においては、１つの画素に対するデータ信号は、図６（Ａ）に示すように、（ａ）残像を消去するために電圧レベル＋ＶＢ又は−ＶＢに固定されたフル・ブラック・カラー（黒色）を規定する第１部分即ち黒色信号部分１６及び（ｂ）ユーザに対して表示されるイメージ、例えば動画を規定する第２部分即ちイメージ信号部分１７を含み、そしてイメージ信号部分１７の電圧レベル＋ＶＩ、−ＶＩは、画素のイメージの輝度に依存して電圧レベル０Ｖから電圧レベル＋ＶＢ又は−ＶＢまで変化する。イメージ信号が＋ＶＢ又は−ＶＢを有するということは、イメージ自体がフル・ブラックであることを表す。図を簡略化するために、電圧レベル＋ＶＩ又は−ＶＩを有するイメージ信号部分１７が示されている。
【００２５】
図５及び６に示すように、本明細書においては、データ線ＤＬ１に接続された第１番目の画素位置に正の極性の信号を有する１つの画素ラインのデータ信号を、“＋Ｉ又は＋Ｂ信号”と呼び、そして第１番目の画素位置に負の極性の信号を有する１つの画素ラインのデータ信号を、“−Ｉ又は−Ｂ信号”と呼ぶ。従って、図５（Ａ）及び（Ｂ）に示すように、＋Ｉ又は＋Ｂ信号は奇数番目のフレーム期間に奇数番目の画素ラインにそして偶数番目のフレーム期間に偶数番目の画素ラインに書き込まれ、そして−Ｉ又は−Ｂ信号は奇数番目のフレーム期間に偶数番目の画素ラインにそして偶数番目のフレーム期間に奇数番目の画素ラインに書き込まれる。
【００２６】
本発明の動作を図７、８、９及び１０を参照して説明する。図７及び８は、イメージ及び残像消去用のフル・ブラック・カラーをＬＣＤアレイに書き込む第１実施例のタイミング図を示す。図９はイメージをＬＣＤアレイに書き込むためのゲート・パルスを示す。図１０はフル・ブラック・カラーを１つの画素に書き込むためのゲート・パルスを示し、そしてこの１つの画素に黒色が時間の経過とともに３回書き込まれることを示す。前述のように、説明及び図面を簡略化するために、水平方向に２４個の画素及び垂直方向に２０個の画素を有するＬＣＤアレイを使用して本発明の動作を説明する。従って、この場合には画素ライン即ちゲート線の数Ｙは２０である。
【００２７】
奇数番目及び偶数番目のフレーム期間に亘る書き込み動作が図７及び８に示されている。偶数個の期間Ｔ_B1乃至Ｔ_BE、例えば４つの期間Ｔ_B1乃至Ｔ_B4、を有するブランキング期間が奇数フレーム期間と偶数フレーム期間との間に設けられている。表示装置の表示面にイメージを表示する１フレーム期間Ｆは、複数のイメージ書き込み期間Ｔ₁乃至Ｔ_Yを有し、そしてこの場合にはＴ₁乃至Ｔ₂₀である。以下、イメージ書き込み期間を単に期間という。ＬＣＤアレイの全ての画素のキャパシタがリセットされ、そして図７及び８に示す奇数フレーム期間が第１番目のフレーム期間であり、そして偶数フレーム期間が第２番目のフレーム期間であるとする。この場合には、図７に示されている先行フレーム期間に対する黒色の書き込み動作は行われない。この動作については後述する。
【００２８】
本発明の概念について簡略的に説明すると、ユーザに対して表示されるイメージ（以下、単にイメージという）は、図９に示すように、データ信号の黒色信号部分１６及びイメージ信号部分１７の両方をゲートすることにより１つのフレーム期間の１つの期間の間に１画素ラインの全ての画素に書き込まれ、そして次のフレーム期間にこの１画素ラインに再びイメージが書き込まれる前に、図１０に示すように黒色信号部分１６だけをゲートすることにより残像消去用の黒色がこの１画素ラインの全ての画素に書き込まれる。
【００２９】
このために、本発明は２種類のゲート・パルスＧＩ及びＧＢを使用する。ゲート・パルスＧＩは図９に示され、そしてデータ信号の黒色信号部分１６及びイメージ信号部分１７の両方をゲートするための広い幅を有する。図９（Ａ）において、正のデータ信号１８の黒色信号部分１６及びイメージ信号部分１７の両方が、１つの画素のキャパシタに書き込まれ、これによりこの画素のキャパシタの電位は点線で示すように変化する。図９（Ｂ）において、負のデータ信号１９の黒色信号部分１６及びイメージ信号部分１７の両方が、１つの画素のキャパシタに書き込まれ、これによりこの画素のキャパシタの電位は点線で示すように変化する。ゲート・パルスＧＢは図１０に示され、そしてデータ信号の黒色信号部分１６だけをゲートするために、ゲート・パルスＧＩの幅よりも狭い幅を有する。黒色信号部分１６はデータ信号の前部に配置され、そしてこの後にイメージ信号部分１７が続く。この理由は、イメージの書き込み動作の間に、フル・ブラック・カラー電圧＋ＶＢ又は−ＶＢに固定される黒色信号部分１６が、キャパシタの電位を図９の点線に沿って迅速に変動するように助け、これにより、高解像度の表示装置のデータ・パルスの幅が狭くされた場合にも所望のイメージ電圧＋ＶＩ又は−ＶＩが画素のキャパシタに書き込まれるようにするためである。図１０（Ａ）において、１つの画素のキャパシタに対して、連続する３つの正のデータ信号１８の黒色信号部分１６を３回に亘って供給するために３つのゲート・パルスＧＢが使用される。３つのゲート・パルスＧＢを使用する理由は、１つのゲート・パルスＧＢの期間内に、画素のキャパシタが、フル・ブラック電圧＋ＶＢまで充電されないからである。１つのゲート・パルスＧＢの期間内に、キャパシタをフル・ブラック・レベルまで書き込めるようにＴＦＴの特性又はデータ信号の黒色信号部分１６を設計できるならば、１つのゲート・パルスＧＢだけを使用することができる。しかしながら、高解像度の表示装置の場合には、ゲート・パルスＧＩ及びＧＢの期間は解像度の増大に比例して短くなり、従って、画素のキャパシタを１つのゲート・パルスＧＢの期間内にフル・ブラック・レベルまで書き込むことが困難になる。従って、高解像度の表示装置においては複数回に亘ってキャパシタをフル・ブラック・レベルにまで書き込むことが望ましい。本実施例は、３つのゲート・パルスＧＢを使用する。この場合には、画素のキャパシタの電位は、点線で示すように＋ＶＢに向かって徐々に増大する。図１０（Ｂ）においては、１つの画素のキャパシタに対して、連続する３つの負のデータ信号１９の黒色信号部分１６を３回に亘って供給するために３つのゲート・パルスＧＢが使用される。この場合には、画素のキャパシタの電位は、点線で示すように−ＶＢに向かって徐々に増大する。
【００３０】
クロック・パルス発生回路１１から供給されるクロック・パルス（図示せず）の制御のもとに、後述のように、図４のデータ線駆動回路９及びゲート線駆動回路１０は、データ線及びゲート線にイメージ信号、即ち＋Ｉと＋Ｂとの組み合わせ又は−Ｉと−Ｂとの組み合わせ、そしてゲート・パルス、即ちＧＩ又はＧＢをそれぞれ供給する。
【００３１】
（第１番目のフレーム期間の書き込み動作）
図７及び８を再び参照すると、データ信号＋Ｉは、図６（Ａ）に示した＋Ｉ又は＋Ｂ信号に対応し、そしてデータ信号−Ｉは、図６（Ｂ）に示した−Ｉ又は−Ｂ信号に対応する。図７の第１フレーム期間の期間Ｔ₁に、広い幅のゲート・パルスＧＩがゲート線Ｇ１に供給され、ＬＣＤアレイの第１画素ラインにデータ信号＋Ｉをゲートし、これによりデータ信号＋Ｉのイメージが表示される。
【００３２】
第１フレーム期間の期間Ｔ₂に、広い幅のゲート・パルスＧＩがゲート線Ｇ２に供給され、ＬＣＤアレイの第２画素ラインにデータ信号−Ｉをゲートし、これによりデータ信号−Ｉのイメージが表示される。
【００３３】
第１フレーム期間の期間Ｔ₃に、広い幅のゲート・パルスＧＩがゲート線Ｇ３に供給され、ＬＣＤアレイの第３画素ラインにデータ信号＋Ｉをゲートし、これによりデータ信号＋Ｉのイメージが表示される。以下、この動作が繰り返される。このような動作はゲート線Ｇ１０に関連する第１０番目の画素ラインまで繰り返される。この時点で、ゲート線Ｇ１乃至Ｇ１０に関連する１０本の画素ラインにイメージだけが書き込まれている。
【００３４】
期間Ｔ₁₁に、広いゲート・パルスＧＩを使用してゲート線Ｇ１１に関連する画素ラインにイメージ＋Ｉを書き込み、そしてこれと同時に、狭いゲート・パルスＧＢを使用してゲート線Ｇ１に関連する画素ラインに黒色＋Ｂを書き込む動作が行われ、これによりゲート線Ｇ１１に関連する画素ラインはイメージ＋Ｉを表示し、そしてゲート線Ｇ１に関連する画素ラインは、図１０（Ａ）に示す第１黒色電圧レベル２０の黒色＋Ｂを表示する。ゲート線Ｇ１に関連する画素ラインにイメージを書き込む動作は期間Ｔ₁に行われ、そしてこの画素ラインに黒色を書き込む動作は期間Ｔ₁₁に開始されることが明らかである。
【００３５】
期間Ｔ₁₂に、広いゲート・パルスＧＩを使用してゲート線Ｇ１２に関連する画素ラインにイメージ−Ｉを書き込み、そしてこれと同時に、狭いゲート・パルスＧＢを使用してゲート線Ｇ２に関連する画素ラインに黒色−Ｂを書き込む動作が行われ、これによりゲート線Ｇ１２に関連する画素ラインはイメージ−Ｉを表示し、そしてゲート線Ｇ２に関連する画素ラインは、図１０（Ｂ）に示す第１黒色電圧レベル２２の黒色−Ｂを表示する。
【００３６】
期間Ｔ₁₃に、広いゲート・パルスＧＩを使用してゲート線Ｇ１３に関連する画素ラインにイメージ＋Ｉを書き込み、そしてこれと同時に、狭いゲート・パルスＧＢを使用してゲート線Ｇ１に関連する画素ラインに黒色＋Ｂを書き込む動作と、狭いゲート・パルスＧＢを使用してゲート線Ｇ３に関連する画素ラインに黒色＋Ｂを書き込む動作とが行われ、これによりゲート線Ｇ１３に関連する画素ラインはイメージ＋Ｉを表示し、そしてゲート線Ｇ１に関連する画素ラインは、図１０（Ａ）に示す第２黒色電圧レベル２１の黒色＋Ｂを表示し、そしてゲート線Ｇ３に関連する画素ラインは、第１黒色電圧レベル２０の黒色＋Ｂを表示する。
【００３７】
期間Ｔ₁₄に、広いゲート・パルスＧＩを使用してゲート線Ｇ１４に関連する画素ラインにイメージ−Ｉを書き込み、そしてこれと同時に、狭いゲート・パルスＧＢを使用してゲート線Ｇ２に関連する画素ラインに黒色−Ｂを書き込む動作と、狭いゲート・パルスＧＢを使用してゲート線Ｇ４に関連する画素ラインに黒色−Ｂを書き込む動作とが行われ、これによりゲート線Ｇ１４に関連する画素ラインはイメージ−Ｉを表示し、そしてゲート線Ｇ２に関連する画素ラインは、図１０（Ｂ）に示す第２黒色電圧レベル２３の黒色−Ｂを表示し、そしてゲート線Ｇ４に関連する画素ラインは、第１黒色電圧レベル２２の黒色−Ｂを表示する。
【００３８】
期間Ｔ₁₅に、広いゲート・パルスＧＩを使用してゲート線Ｇ１５に関連する画素ラインにイメージ＋Ｉを書き込み、そしてこれと同時に、狭いゲート・パルスＧＢを使用してゲート線Ｇ１に関連する画素ラインに黒色＋Ｂを書き込む動作と、狭いゲート・パルスＧＢを使用してゲート線Ｇ３に関連する画素ラインに黒色＋Ｂを書き込む動作と、狭いゲート・パルスＧＢを使用してゲート線Ｇ５に関連する画素ラインに黒色＋Ｂを書き込む動作とが行われ、これによりゲート線Ｇ１５に関連する画素ラインはイメージ＋Ｉを表示し、そしてゲート線Ｇ１に関連する画素ラインは、図１０（Ａ）に示す最終黒色電圧レベル＋ＶＢの黒色を表示し、そしてゲート線Ｇ３に関連する画素ラインは、第２黒色電圧レベル２１の黒色＋Ｂを表示し、そしてゲート線Ｇ５に関連する画素ラインは、第１黒色電圧レベル２０の黒色＋Ｂを表示する。
【００３９】
この期間Ｔ₁₅の時点でＬＣＤアレイの表示面に表示されている内容は次の通りである。
【００４０】
ゲート線Ｇ１に関連する画素ライン：最終黒色電圧レベル＋ＶＢの黒色＋Ｂ
ゲート線Ｇ２に関連する画素ライン：第２黒色電圧レベル２３の黒色−Ｂ
ゲート線Ｇ３に関連する画素ライン：第２黒色電圧レベル２１の黒色＋Ｂ
ゲート線Ｇ４に関連する画素ライン：第１黒色電圧レベル２２の黒色−Ｂ
ゲート線Ｇ５に関連する画素ライン：第１黒色電圧レベル２０の黒色＋Ｂ
偶数ゲート線Ｇ６乃至Ｇ１４に関連する画素ライン：イメージ−Ｉ
奇数ゲート線Ｇ７乃至Ｇ１５に関連する画素ライン：イメージ＋Ｉ
書き込み手段即ち回路９、１０及び１１は、複数本の画素ラインのそれぞれにイメージを逐次的に書き込み、そして書き込み手段は、１つの画素ラインにイメージを書き込む期間に他の画素ラインに黒色を書き込むことが明らかである。例えば、期間Ｔ₁₁に、データ信号＋Ｉは、広いゲート・パルスＧＩが供給されるゲート線Ｇ１１に関連する画素ラインにイメージ＋Ｉを書き込むために使用され、そして又狭いゲート・パルスＧＢが供給されるゲート線Ｇ１に関連する画素ラインに黒色＋Ｂを書き込むために使用され、又、期間Ｔ₁₃では、データ信号＋Ｉは、広いゲート・パルスＧＩが供給されるゲート線Ｇ１３に関連する画素ラインにイメージ＋Ｉを書き込むために使用され、そして又狭いゲート・パルスＧＢが供給されるゲート線Ｇ１及びＧ３に関連する画素ラインに黒色＋Ｂを書き込むために使用され、又、期間Ｔ₁₅では、データ信号＋Ｉは、広いゲート・パルスＧＩが供給されるゲート線Ｇ１５に関連する画素ラインにイメージ＋Ｉを書き込むために使用され、そして又狭いゲート・パルスＧＢが供給されるゲート線Ｇ１、Ｇ３及びＧ５に関連する画素ラインに黒色＋Ｂを書き込むために使用される。
【００４１】
このようにして、２種類のゲート・パルスＧＩ及びＧＢが、関連する画素ラインにイメージと黒色との両方を同時に書き込むために選択的にゲート線に供給される。
【００４２】
同様な動作が、図７及び８に示す第１番目のフレーム期間の期間Ｔ₁₆乃至Ｔ₂₀に繰り返される。第１番目のフレーム期間の最後（Ｔ₂₀）に、ゲート線Ｇ１乃至Ｇ６に関連する画素ラインは最終レベル即ち＋ＶＢ又は−ＶＢの各黒色を表示し、そしてゲート線Ｇ７乃至Ｇ２０に関連する残りの画素ラインは、第２若しくは第１レベルの黒色、又はイメージ＋Ｉ若しくは−Ｉを表示している。更に具体的に言うと、ゲート線Ｇ７及びＧ８に関連する画素ラインは、第２黒色電圧レベル２１又は２３の黒色をそれぞれ表示しており、ゲート線Ｇ９及びＧ１０に関連する画素ラインは、第１黒色電圧レベル２０又は２２の黒色をそれぞれ表示しており、そしてゲート線Ｇ１１乃至Ｇ２０に関連する画素ラインは、イメージ＋Ｉ又は−Ｉをそれぞれ表示している。
【００４３】
ゲート線Ｇ７乃至Ｇ２０に関連する画素ラインのキャパシタを最終黒色電圧レベル、即ち＋ＶＢ又は−ＶＢにまで充電する書き込み動作は、この第１番目のフレーム期間の後に行われる。この実施例においては図８に示すように、偶数個の期間Ｔ_B1乃至Ｔ_BE、例えばＴ_B1乃至Ｔ_B4を含むブランキング期間が、第１フレーム期間と第２フレーム期間との間に設けられている。ブランキング期間に含まれる各期間の長さは、フレーム期間に含まれる各期間の長さに等しい。
【００４４】
（ブランキング期間の動作）
この実施例においては、期間Ｔ_B1乃至Ｔ_B4を含むブランキング期間に、２つの動作が行われる。１つの動作は、第２番目のフレーム期間に画素に供給されるデータ信号の極性を反転するように、極性を調整することである。そしてデータ信号がデータ線駆動回路９に供給される。極性を反転する理由は、周知のようにもしも液晶材料にＤＣ電圧が連続的に印加されると、液晶材料が損傷されるからである。この実施例では、データ信号の極性の反転は、期間Ｔ_B3に行われ、ここでデータ信号の極性は図８に示すように、期間Ｔ_B3の間負の極性に維持され、この結果、第２フレーム期間に画素ラインに供給されるデータ信号の極性は、第１フレーム期間に画素ラインに供給されるデータ信号の極性に比べて反転される。データ信号の極性の調整は、ブランキング期間の他の期間、例えばＴ_B1、Ｔ_B2又はＴ_B4に行われることができる。
【００４５】
他の動作は、ブランキング期間の期間Ｔ_B1乃至Ｔ_B4のうちの１つの期間に、第１フレーム期間の最後の期間Ｔ₂₀に書き込まれた黒色の極性（−Ｂ）と反対極性（＋Ｂ）の黒色を、第１フレーム期間の画素ラインＧ６、Ｇ８及びＧ１０にそれぞれ続く画素ラインＧ７、Ｇ９及びＧ１１に書き込むことである。このようにして、黒色は、奇数フレーム期間の最後の期間Ｔ_N即ちＴ₂₀に黒色が書き込まれた画素ラインに続く画素ラインの少なくとも１つに書き込まれる。ブランキング期間のうちの１つの期間に黒色＋Ｂを書き込む理由は、第２番目のフレーム期間の最初の期間Ｔ₁に供給されるデータ信号の極性（−Ｉ）が、第１番目のフレーム期間にゲート線Ｇ２０に関連する最後の画素ラインに供給されるデータ信号の極性（−Ｉ）と同じであり、従って、第２フレーム期間Ｔ₂まで、そしてゲート線Ｇ７、Ｇ９及びＧ１１に関連する画素ラインの画素のキャパシタに黒色＋ＶＢを再書き込みできないからである。ブランキング期間が４つの期間を含む場合には、黒色を書き込むために、期間Ｔ_B1又はＴ_B4の１つを選択できる。本実施例の場合には、ゲート線Ｇ７、Ｇ９及びＧ１１に狭いゲート・パルスＧＢを供給してこれらに関連する画素ラインにデータ信号＋Ｉの黒色信号部分１６を供給するために期間Ｔ_B4が使用される。
【００４６】
（第２フレーム期間の書き込み動作）
上述のように、各画素ラインに供給されるデータ信号の極性が第２番目のフレーム期間では反転されるという点を除いて、第１番目のフレーム期間と同様な動作が第２番目のフレーム期間で行われる。図８の第２番目のフレーム期間の期間Ｔ₁において、広いゲート・パルスＧＩがゲート線Ｇ１に供給されてＬＣＤアレイの第１画素ラインにイメージ−Ｉをゲートしてイメージ−Ｉを表示し、そして、狭いゲート・パルスＧＢがゲート線Ｇ８、Ｇ１０及びＧ１２に供給されて、これらのゲート線に関連する画素ラインに黒色−Ｂをゲートしてこれを表示する。
【００４７】
同様にして、イメージ及び黒色の書き込み動作は第２番目のフレーム期間Ｔ₁₀まで続く。
【００４８】
期間Ｔ₁₁において、広いゲート・パルスＧＩを使用してゲート線Ｇ１１に関連する画素ラインにイメージ−Ｉを書き込み、そしてこれと同時に、狭いゲート・パルスＧＢを使用してゲート線Ｇ１８、Ｇ２０及びＧ１に関連する画素ラインに黒色−Ｂを書き込む動作が行われ、これによりゲート線Ｇ１１に関連する画素ラインはイメージ−Ｉを表示し、そしてゲート線Ｇ１に関連する画素ラインは、図１０（Ｂ）に示す第１黒色電圧レベル２２の黒色を表示し、そしてゲート線Ｇ１８に関連する画素ラインは、最終黒色電圧レベル−ＶＢの黒色−Ｂを表示し、そしてゲート線Ｇ２０に関連する画素ラインは、第２黒色電圧レベル２３の黒色−Ｂを表示する。
【００４９】
第２フレーム期間の期間Ｔ₁₃において、ＬＣＤアレイの全ての画素ラインに最終黒色電圧レベル、即ち＋ＶＢ又は−ＶＢの黒色を書き込む動作が完了され、これにより、第１フレーム期間に全ての画素ラインに表示されたイメージが完全に消去される。
【００５０】
図７に示されている先行フレーム期間に対する黒色の書き込み動作について説明すると、この書き込み動作は、図７のフレーム期間が第１フレーム期間以外の期間、例えば第３、第５又は第７フレーム期間の場合に、先行フレーム期間に全ての画素ラインに表示されたイメージを消去するために行われる。
【００５１】
２０本のゲート線を使用する例示的な実施例の、図７及び８に示した、偶数個の期間Ｔ_B1乃至Ｔ_B4を含むブランキング期間により分けられている奇数及び偶数フレーム期間のある選択された期間Ｔ_Nにおいて、幅の広い１つのゲート・パルスＧＩ及び幅の狭い複数のゲート・パルスＧＢが供給されるゲート線は、次式により規定される。
【００５２】

ケースＡは、Ｎ＝１乃至Ｎ＝９の場合であり、そして期間Ｔ₁乃至Ｔ₉に関連する。例えば、奇数（例えば第３番目）フレーム期間の期間Ｔ₁においては、ゲート線Ｇ１に広いゲート・パルスＧＩが供給され、そしてゲート線Ｇ８、Ｇ１０及びＧ１２に狭いゲート・パルスＧＢが供給される。
【００５３】

ケースＢは、Ｎ＝１０の場合であり、そして期間Ｔ₁₀に関連する。
【００５４】

ケースＣは、期間Ｔ₁₁に関連する。
【００５５】

ケースＤは、期間Ｔ₁₂に関連する。
【００５６】

ケースＥは、期間Ｔ₁₃に関連する。
【００５７】

ケースＦは、期間Ｔ₁₄に関連する。

ケースＧは、Ｎ＝１５乃至Ｎ＝２０の場合であり、そして期間Ｔ₁₅乃至Ｔ₂₀に関連する。期間Ｔ₁₅においては、ゲート線Ｇ１５に広いゲート・パルスＧＩが供給され、そしてゲート線Ｇ１、Ｇ３及びＧ５に狭いゲート・パルスＧＢが供給される。
【００５８】
このようにして或る１つの期間Ｔ_Nにおいて、１つのゲート線に広いゲート・パルスＧＩが供給されて黒色信号部分１６及びイメージ信号部分１７の両方をゲートし、これによりイメージがこのゲート線に関連する１画素ラインに書き込まれ、そして他の選択されたゲート線には黒色信号部分１６だけをゲートする狭いゲート・パルスＧＢが供給され、これによりこれらのゲート線に関連する画素ラインに黒色が書き込まれる。
【００５９】
図１１及び１２はイメージ及び残像消去用のフル・ブラック・カラーをＬＣＤアレイに書き込む第２実施例のタイミング図を示す。ＬＣＤアレイの全ての画素のキャパシタがリセットされ、そして図１１及び１２に示す奇数フレーム期間が第１番目のフレーム期間であり、そして偶数フレーム期間が第２番目のフレーム期間であるとする。この場合には、図１１に示されている先行フレーム期間に対する黒色の書き込み動作は行われない。第２実施例においては、奇数個の期間Ｔ_B1乃至Ｔ_BO、例えば５つの期間Ｔ_B1乃至Ｔ_B5、を有するブランキング期間が奇数フレーム期間と偶数フレーム期間との間に設けられている。
【００６０】
（第１フレーム期間の書き込み動作）
図１１及び１２に示す第１フレーム期間の期間Ｔ₁乃至Ｔ₂₀の間の動作は図７及び８に示した第１フレーム期間の動作と同じである。
【００６１】
（ブランキング期間の書き込み動作）
奇数期間例えば５つの期間Ｔ_B1乃至Ｔ_B5を有するブランキング期間の間、データ信号の極性は交互に反転され、そしてデータ線駆動回路９に供給され、そして更にデータ信号＋Ｉ，−Ｉ，＋Ｉ，−Ｉ及び＋Ｉを使用して、黒色がゲート線Ｇ７乃至Ｇ１５に関連する画素ラインに連続的に供給される。即ち、黒色信号部分１６は、奇数フレーム期間の最後の期間Ｔ_N即ちＴ₂₀に黒色が書き込まれた画素ラインのそれぞれに続く画素ラインに書き込まれ、そしてブランキング期間に黒色信号部分１６は、数４とブランキング期間の期間Ｔ_B1乃至Ｔ_B0の数との和に等しい数の画素ラインに書き込まれる。更に具体的にいうと、図９（Ａ）に示す黒色信号部分１６の黒色＋Ｂが期間Ｔ_B1にゲート線Ｇ７、Ｇ９及びＧ１１に関連する画素ラインに供給され、図９（Ｂ）に示す黒色信号部分１６の黒色−Ｂが期間Ｔ_B2にゲート線Ｇ８、Ｇ１０及びＧ１２に関連する画素ラインに供給され、黒色＋Ｂが期間Ｔ_B3にゲート線Ｇ９、Ｇ１１及びＧ１３に関連する画素ラインに供給され、以下この動作が繰り返される。奇数個の期間を有するブランキング期間を使用することにより、データ信号の極性は各期間Ｔ_B1乃至Ｔ_B5において反転され、これによりデータ信号−Ｉが第２フレーム期間の最初の期間Ｔ₁に最初の画素ラインに供給される。
【００６２】
（第２フレーム期間の書き込み動作）
上述のように、各画素ラインに供給されるデータ信号の極性が第２番目のフレーム期間では反転されるという点を除いて、第１番目のフレーム期間と同様な動作が第２番目のフレーム期間で行われる。図１２に示す第２フレーム期間の期間Ｔ₁において、広いゲート・パルスＧＩがゲート線Ｇ１に供給されてＬＣＤアレイの第１画素ラインにイメージ−Ｉをゲートしてイメージ−Ｉを表示し、そして、狭いゲート・パルスＧＢがゲート線Ｇ１２、Ｇ１４及びＧ１６に供給されて、これらのゲート線に関連する画素ラインに黒色−Ｂをゲートしてこれを表示する。
【００６３】
イメージ及び黒色の書き込み動作は第２番目のフレーム期間Ｔ₁₀まで続く。
【００６４】
期間Ｔ₁₁において、広いゲート・パルスＧＩを使用してゲート線Ｇ１１に関連する画素ラインにイメージ−Ｉを書き込み、そしてこれと同時に、狭いゲート・パルスＧＢを使用してゲート線Ｇ１に関連する画素ラインに黒色−Ｂを書き込む動作が行われ、これによりゲート線Ｇ１１に関連する画素ラインはイメージ−Ｉを表示し、そしてゲート線Ｇ１に関連する画素ラインは、図１０（Ｂ）に示す第１黒色電圧レベル２２の黒色を表示する。このようにして、イメージ及び黒色の書き込み動作は第２フレーム期間の間繰り返される。１つの画素ラインに対してイメージを書き込む動作と、この画素ラインに対して黒色を書き込む動作の開始との間の時間遅延はＦ／２に等しいことが明らかである。ここで、Ｆは１フレーム期間の長さである。
【００６５】
奇数期間を含むブランキング期間を使用することにより、黒色は、第１フレーム期間、ブランキング期間及び第２フレーム期間に亘ってゲート線Ｇ１乃至Ｇ２０に関連する画素ラインに連続的に書き込まれ、これにより、イメージの表示開始時刻と黒色の表示開始時刻との間の時間遅延の長さは各画素ライン毎に一定の値Ｆ／２に維持される。このことは、全ての画素ラインのイメージ表示期間がＦ／２に等しいことを意味し、これによりＦ／２の期間に亘って表示されるイメージの入射光の積分値で表される人間の目に入るイメージの輝度が全ての画素ラインに対して一定に維持される。
【００６６】
図１１に示されている先行フレーム期間に対する黒色の書き込み動作について説明すると、この書き込み動作は、図１１のフレーム期間が第１フレーム期間以外の期間、例えば第３、第５又は第７フレーム期間の場合に、先行フレーム期間に全ての画素ラインに表示されたイメージを消去するために行われる。
【００６７】
第２実施例ではブランキング期間に黒色が複数画素ラインに連続的に書き込まれるので、奇数及び偶数フレーム期間のうちのある選択された期間Ｔ_Nにおいて、イメージが書き込まれる画素に関連するゲート線と、黒色が書き込まれる画素ラインに関連するゲート線とは次式により規定される。２０本のゲート線を使用するこの実施例では、ゲート線の数Ｙ＝２０であり、そして、数Ｎは、１乃至Ｙ（＝２０）である。”数”ｎ”は、ブランキング期間に含まれる期間の数である。この実施例では，ｎ＝５である。更に実際のゲート線Ｇ１乃至Ｇ２０の後に、ｎ＝５に等しい仮想的ゲート線Ｇ２１乃至Ｇ２５があるものとする。即ち、ここで考慮するゲート線の数は（Ｙ＋ｎ）であり、即ち２５本のゲート線である。そして、ゲート線Ｇ（Ｙ＋ｎ＋１）即ち仮想的な２６番目のゲート線Ｇ２６は、ＬＣＤアレイの表示面のゲート線Ｇ１として扱われる。
【００６８】

奇数（例えば、第３フレーム期間）フレーム期間の期間Ｔ₁乃至Ｔ₅の間、次のゲート線が選択される。
【００６９】

奇数フレーム期間の期間Ｔ₆及びＴ₇の間、次のゲート線が選択される。
【００７０】

期間Ｔ₆及びＴ₇の間に選択されるゲート線Ｇ２１及びＧ２２はＬＣＤアレイに実際に存在しない仮想ゲート線であり、従って期間Ｔ₆ではゲート線Ｇ６、Ｇ１７及びＧ１９だけが選択され、そして期間Ｔ₇ではゲート線Ｇ７、Ｇ１８及びＧ２０だけが選択される。仮想ゲート線を記号＊で表す。
【００７１】
奇数フレーム期間の期間Ｔ₈及びＴ₉の間、次のゲート線が選択される。
【００７２】

期間Ｔ₈ではゲート線Ｇ８及びＧ１９だけが選択され、そして期間Ｔ₉ではゲート線Ｇ９及びＧ２０だけが選択される。
【００７３】
奇数フレーム期間の期間Ｔ₁₀の間、次のゲート線が選択される。
【００７４】

期間Ｔ₁₀ではゲート線Ｇ１０だけが選択される。
【００７５】
奇数フレーム期間の期間Ｔ₁₁及びＴ₁₂の間、次のゲート線が選択される。
【００７６】

期間Ｔ₁₁ではゲート線Ｇ１１及びＧ１だけが選択され、そして期間Ｔ₁₂ではゲート線Ｇ１２及びＧ２だけが選択される。
【００７７】
奇数フレーム期間の期間Ｔ₁₃及びＴ₁₄の間、次のゲート線が選択される。
【００７８】

期間Ｔ₁₃ではゲート線Ｇ１３、Ｇ１及びＧ３だけが選択され、そして期間Ｔ₁₄ではゲート線Ｇ１４、Ｇ２およびＧ４だけが選択される。このようにして、残りの期間のゲート線が選択されることができる。
【００７９】
図１３は図９に示したデータ信号の代わりに使用されうる代替的なデータ信号を示す。図１３に示すデータ信号においては、フル・ブラック・カラーを規定する黒色信号部分１６は２つのサブセクション１６Ａ及び１６Ｂに分割されている。図６、９及び１０に示すように、黒色信号部分１６の前縁がフル・ブラック・レベル＋ＶＢ又は−ＶＢまで上昇される場合には、この急激に立ち上がる黒色信号部分１６が、イメージの書き込み時に、画素のキャパシタをオーバー・チャージしてしまい、このキャパシタを、所望のイメージ電圧レベルよりも大きな電圧レベルまで充電してしまうオーバー・シュートが生じることがある。図６、９及び１０に示した黒色信号部分１６の絶対値即ち振幅をフル・ブラック電圧＋ＶＢ、−ＶＢよりも小さい値に減少することによりこのオーバーシュートを防止することも可能である。しかしながら、黒色信号部分１６の振幅の減少に基づいて、残像を十分に消去できなくなり、従ってオーバーシュートの防止と残像の消去との両方を達成できなくなる望ましくない状況が生じることがある。２つのサブ・セクション１６Ａ及び１６Ｂに分けられている図１３の黒色信号部分１６は、このような望ましくない状況が生じた場合に有効であり、オーバーシュートの防止と残像の消去との両方を達成することができる。更に具体的に説明すると、サブ・セクション１６Ａの電圧レベルの絶対値は、オーバー・シュートを防止するために、サブセクション１６Ｂのフル・ブラック電圧レベル＋ＶＢ又は−ＶＢの絶対値よりも小さな値に選択される。
【００８０】
図１４は、図９に示すゲート・パルスＧＩの代わりに使用されうる代替的なゲート・パルスＧＩを示す。図１４（Ａ）及び（Ｂ）に示すゲート・パルスＧＩは、データ信号１８及び２４のイメージ信号部分１７だけをゲートするようなパルス幅を有する。黒色信号部分１６によるバイアス動作の助けを必要とせずに、イメージ信号部分１７がゲート・パルスＧＩの期間内に画素のキャパシタを所望のイメージ電圧レベルにまで十分に充電できる場合にこのようなゲート・パルスＧＩが使用されることができる。図１４（Ａ）及び（Ｂ）に示すゲート・パルスＧＢは、図１０の場合のように、データ信号１８及び２４の黒色信号部分１６だけをゲートする。図１４（Ｂ）においては、イメージ信号部分１７は、データ信号２４の前部に配置され、そしてこの後に黒色信号部分１６が続き、そしてゲート・パルスＧＢは、黒色信号部分１６をゲートするように整列されている。
【００８１】
表示装置の例として液晶表示装置を使用して本発明を説明したが、本発明は、複数本のゲート線を同時に付勢することができる例えばプラズマ表示装置、フィールド・エミッション表示装置のような他の表示装置においても使用されることができる。
【００８２】
図７及び８と図１１及び１２の書き込み動作では、正の極性の黒色（＋Ｂ）が同じ正の極性のイメージ（＋Ｉ）の後に書き込まれ、そして負の極性の黒色（−Ｂ）が同じ負の極性のイメージ（−Ｉ）の後に書き込まれたが、負の極性の黒色（−Ｂ）が反対極性のイメージ（＋Ｉ）の後に書き込まれ、そして正の極性の黒色（＋Ｂ）が反対極性のイメージ（−Ｉ）の後に書き込まれることができる。この理由は、人間の目は、極性に関係なくイメージ及び黒色を認識するからである。
【００８３】
説明及び図面を簡略化するために、水平方向に２４個の画素を有しそして垂直方向に２０個の画素を有するＬＣＤアレイについて本発明を説明したが、本発明の書き込み動作は、ＶＧＡ方式の６４０×４８０個の画素、ＳＶＧＡ方式の８００×６００個の画素、又はＸＧＡ方式の１０２４×７６８個等の画素を有する表示画面を有する表示装置に対しても適用されることが明らかである。黒色信号部分１６のフル・ブラック・レベル＋ＶＢ又は−ＶＢの代わりに、先行フレーム期間のイメージを十分に消去することができる任意の電圧レベルを使用することができる。画素へのイメージの書き込み動作の開始と、この画素への黒色の書き込み動作の開始との間の遅延は、図１１及び１２の場合にはＦ／２に選択されたが、この遅延の値は、先行フレーム期間の表示イメージの残像と現フレーム期間の表示イメージとの重なりに基づいて表示イメージが不鮮明になることを防止できる任意の値に選択されることができる。
【００８４】
【発明の効果】
本発明は、ＬＣＤアレイを２つの半部分に分けることなくそして２つのデータ線駆動回路を必要とすることなく、先行フレーム期間の表示イメージの残像と現フレーム期間の表示イメージとの重なりに基づいて表示イメージが不鮮明になることを防止して動画の質を改善することができる表示装置を実現することができる。
【図面の簡単な説明】
【図１】従来のＬＣＤ装置の概略的な構成及びゲート線へゲート・パルスを逐次的に供給するためのタイミングを示す図である。
【図２】残像の問題を解決するための従来の方式のタイミングを示す図である。
【図３】図２の方式の問題点を解決する従来のＬＣＤ装置を示す図である。
【図４】本発明に従うＬＣＤ装置７を示す図である。
【図５】奇数及び偶数フレーム期間に印加されるデータ信号の極性を示す図である。
【図６】画素ラインに印加されるデータ信号を示す図である。
【図７】イメージ及び残像消去用のフル・ブラック・カラーをＬＣＤアレイに書き込む第１実施例のタイミングを示す図である。
【図８】図７のタイミングに続くタイミングを示す図である。
【図９】イメージをＬＣＤアレイに書き込むためのデータ信号及びゲート・パルスを示す図である。
【図１０】フル・ブラック・カラーをＬＣＤアレイに書き込むためのデータ信号及びゲート・パルスを示す図である。
【図１１】イメージ及び残像消去用のフル・ブラック・カラーをＬＣＤアレイに書き込む第２実施例のタイミングを示す図である。
【図１２】図１１のタイミングに続くタイミングを示す図である。
【図１３】図９に示したデータ信号の代わりに使用されうる代替的なデータ信号を示す図である。
【図１４】図９に示すゲート・パルスＧＩの代わりに使用されうる代替的なゲート・パルスＧＩを示す図である。
【符号の説明】
７・・・ＬＣＤ装置、
８・・・ＬＣＤアレイ、
９・・・データ線駆動回路、
１０・・・ゲート線駆動回路、
１１・・・クロック発生回路、
１２・・・ＴＦＴ、
１３・・・画素電極、
１４・・・液晶層、
１５・・・共通電極

Claims

（イ）１方向に沿って配列された複数のデータ線及び上記１方向に交差する他の方向に沿って配列された複数のゲート線を有し、そして上記複数のデータ線と上記複数のゲート線との交点のそれぞれに１つの画素が形成されている表示面と、
（ロ）黒色信号部分と該黒色信号部分に続き該黒色信号部分と同極性のイメージ信号部分とが一体にされたデータ信号を上記複数のデータ線のそれぞれに供給するデータ線駆動回路と、
（ハ）上記複数のゲート線のそれぞれにゲート・パルスを逐次的に供給するゲート線駆動回路とを有し、
（ニ）１フレーム期間は上記ゲート線の数に等しい数の書き込み期間に分けられており、
（ホ）上記ゲート線駆動回路は、
上記書き込み期間毎に、１つのゲート線に上記データ信号の上記黒色信号部分及び上記イメージ信号部分の両方を一度にゲートする、１つの書き込み期間の間継続する広いゲート・パルスを供給して上記１つのゲート線上の画素に上記データ信号の上記黒色信号部分及び上記イメージ信号部分の両方を一度に書き込むと同時に、上記データ信号の上記黒色信号部分のみをゲートする狭いゲート・パルスを、上記１つのゲート線から離れた他のゲート線に供給して、該他のゲート線上の画素に上記データ信号の上記黒色信号部分のみを書き込むことを特徴とする表示装置。
上記黒色信号部分が、上記画素に黒色を書き込むための電圧レベルＶＢを有し、上記イメージ信号部分の電圧レベルが電圧レベル０Ｖから上記電圧レベルＶＢまでの電圧レベルであることを特徴とする請求項１に記載の表示装置。
上記他のゲート線は、上記１つのゲート線から予定の距離だけ離されていることを特徴とする請求項１に記載の表示装置。
（イ）１方向に沿って配列された複数のデータ線及び上記１方向に交差する他の方向に沿って配列された複数のゲート線を有し、そして上記複数のデータ線と上記複数のゲート線との交点のそれぞれに１つの画素が形成されている表示面と、
（ロ）黒色信号部分と該黒色信号部分に続き該黒色信号部分と同極性のイメージ信号部分とが一体にされたデータ信号を上記複数のデータ線のそれぞれに供給するデータ線駆動回路と、
（ハ）上記複数のゲート線のそれぞれにゲート・パルスを逐次的に供給するゲート線駆動回路とを有し、
（ニ）１フレーム期間は上記ゲート線の数に等しい数の書き込み期間に分けられており、
（ホ）上記ゲート線駆動回路は、
１つのゲート線の書き込み期間に該１つのゲート線に、該書き込み期間の間継続する広いゲート・パルスを印加して上記１つのゲート線上の画素に、上記黒色信号部分と該黒色信号部分に続くイメージ信号部分とが一体にされたデータ信号を書き込み、
上記１つのゲート線から離れた他の複数のゲート線のそれぞれの書き込み期間毎に、上記広いゲート・パルスを印加して上記他の複数のゲート線のそれぞれの上の画素に上記黒色信号部分と該黒色信号部分に続くイメージ信号部分とが一体にされたデータ信号を書き込むと同時に、上記１つのゲート線に狭いゲート・パルスを印加して、上記他の複数のゲート線上の画素に書き込まれている上記データ信号のうちの黒色信号部分のみを上記１つのゲート線上の画素に書き込むことを特徴とする表示装置。
上記黒色信号部分が、上記画素に黒色を書き込むための電圧レベルＶＢを有し、上記イメージ信号部分の電圧レベルが電圧レベル０Ｖから上記電圧レベルＶＢまでの電圧レベルであることを特徴とする請求項４に記載の表示装置。
上記他の複数のゲート線は、上記１つのゲート線から予定の距離だけ離されていることを特徴とする請求項４に記載の表示装置。
（イ）１方向に沿って配列された複数のデータ線及び上記１方向に交差する他の方向に沿って配列されたＹ本のゲート線を有し、ここでＹは２以上の整数であり、そして上記複数のデータ線と上記複数のゲート線との交点のそれぞれに１つの画素が形成されており、そして上記Ｙ本のゲート線のそれぞれに沿った複数の画素は１つの画素ラインを形成する表示面と、
（ロ）黒色信号部分と該黒色信号部分に続き該黒色信号部分と同極性のイメージ信号部分とが一体にされたデータ信号を上記複数のデータ線のそれぞれに供給するデータ線駆動回路と、
（ハ）上記Ｙ本のゲート線のそれぞれにゲート・パルスを逐次的に供給するゲート線駆動回路とを有し、
（ニ）該ゲート線駆動回路は、
１つのゲート線に上記データ信号を書き込む書き込み期間に、上記データ信号の上記黒色信号部分及び上記イメージ信号部分の両方を一度にゲートするために上記書き込み期間の間継続する広いゲート・パルスを上記１つのゲート線に供給して該１つのゲート線上の画素に上記データ信号の上記黒色信号部分及び上記イメージ信号部分の両方を一度に書き込むと同時に、
上記データ信号の上記黒色信号部分のみをゲートする狭いゲート・パルスを上記１つのゲート線から離れた他のゲート線に供給して、該他のゲート線上の画素に上記データ信号の上記黒色信号部分のみを書き込み、
（ホ）１つのフレーム期間は上記書き込み期間である複数の期間を有し、１つのフレーム期間と次のフレーム期間とはブランキング期間により分けられており、（ヘ）上記１つのフレーム期間のうちの最後の書き込み期間に上記黒色が書き込まれた画素ラインに続く少なくとも１つの画素ラインに、上記ゲート線駆動回路が上記ブランキング期間に上記狭いゲート・パルスを印加して黒色信号部分を書き込むことを特徴とする表示装置。
各画素ラインに供給されるデータ信号の極性はフレーム期間毎に反転され、上記ブランキング期間は偶数個の期間Ｔ_Ｂ１乃至Ｔ_ＢＥを含み（ここで、上記期間Ｔ_Ｂ１乃至Ｔ_ＢＥのそれぞれの長さは上記書き込み期間の長さに等しい）、そして先行フレーム期間に供給されたデータ信号の極性と反対の極性を与えるように上記データ信号の極性が上記ブランキング期間に調整されることを特徴とする請求項７に記載の表示装置。
各画素ラインに供給されるデータ信号の極性はフレーム期間毎に反転され、上記ブランキング期間は奇数個の期間Ｔ_Ｂ１乃至Ｔ_ＢＯを含み（ここで、上記期間Ｔ_Ｂ１乃至Ｔ_ＢＯのそれぞれの長さは上記書き込み期間の長さに等しい）、そして上記期間Ｔ_Ｂ１乃至Ｔ_ＢＯのそれぞれにおいて、上記最後の書き込み期間に上記黒色が書き込まれた画素ラインに続く複数の画素ラインに逐次的に上記黒色信号部分が書き込まれることを特徴とする請求項７に記載の表示装置。
上記ゲート線駆動回路は、上記少なくとも１つのゲート線から予定の距離だけ離されている複数のゲート線に上記狭いゲート・パルスを供給することを特徴とする請求項９に記載の表示装置。