JP4281776B2 - 電気光学装置、および、その駆動方法 - Google Patents
電気光学装置、および、その駆動方法 Download PDFInfo
- Publication number
- JP4281776B2 JP4281776B2 JP2006268558A JP2006268558A JP4281776B2 JP 4281776 B2 JP4281776 B2 JP 4281776B2 JP 2006268558 A JP2006268558 A JP 2006268558A JP 2006268558 A JP2006268558 A JP 2006268558A JP 4281776 B2 JP4281776 B2 JP 4281776B2
- Authority
- JP
- Japan
- Prior art keywords
- period
- voltage
- signal
- row
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G3/2096—Details of the interface to the display terminal specific for a flat panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
- G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
Description
この表示差を解消するために、1フレームの期間において、正極性と負極性とで2回書き込むとともに、各極性で書き込まれる領域が行方向に連続するように書き込むことにより、画素1列分において正極性で保持される画素と負極性で保持される画素との割合がいずれのタイミングにおいても50%ずつとなるようにした、いわゆる領域走査駆動方式が提案されている(特許文献1参照)。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、領域走査駆動方式を採用した場合に、動画の表示特性を改善した電気光学装置、および、その駆動方法を提供することにある。
なお、本発明は、電気光学装置の駆動方法のみならず、電気光学装置それ自体としても概念することが可能である。
この図に示されるように、電気光学装置1は、表示パネル10と処理回路50とに大別される。このうち、処理回路50は、データ信号Vidの供給に合わせて表示パネル10の動作等を制御する回路モジュールであり、表示パネル10とは、例えばFPC(flexible printed circuit)基板によって接続される。
詳細には、処理回路50は、走査制御回路52、制御信号生成回路54、表示データ処理回路56およびセレクタ58を含む。走査制御回路52は、外部上位装置(図示省略)から垂直同期信号Vsync、水平同期信号Hsyncおよびドットクロック信号Dclkに同期して、制御信号生成回路54および表示データ処理回路56を制御するものである。
表示データ処理回路56は、外部上位装置から供給される表示データVideoを、走査制御回路52による制御にしたがって、一旦内部メモリ(図示省略)に記憶した後、表示パネル10の駆動に同期して読み出して、アナログのデータ信号Vidに変換するものである。
なお、表示データ処理回路56は、水平帰線期間においては、表示データVideoとは無関係に画素を黒色(最低輝度)表示させる電圧のプリチャージ信号を、データ信号Vidとして出力する機能も併せ持つ。ここで、プリチャージ信号は、一般的には画素を黒色表示させる電圧とするのが最も効果が高いが、電気光学装置の特性によっては中間階調の一定輝度の表示をさせる電圧としても効果が得られる。
表示データVideoは、表示パネル10における画素の階調を指定するデータであり、特に波形については図示しないが、垂直同期信号Vsyncの供給タイミングを契機として1フレーム分供給されるとともに、水平同期信号Hsyncの供給タイミングを契機として1行分供給される。ここで、本実施形態において垂直同期信号Vsyncは、周波数60Hz(周期16.7ミリ秒)である。さらに、ドットクロックDclkについては、表示データVideoのうち、1画素分が供給される期間を規定する。このため、走査制御回路52は、表示データVideoの供給に同期して各部を制御することになる。
この図に示されるように、表示パネル10は、表示領域100の周辺に走査線駆動回路130およびデータ線駆動回路140を内蔵した周辺回路内蔵型となっている。表示領域100では、56行の走査線112が行(X)方向に延在するように設けられ、また、84列のデータ線114が列(Y)方向に延在するように、かつ、各走査線112と互いに電気的に絶縁を保つように設けられ、さらに、画素110が56行の走査線112と84列のデータ線114との交差に対応して、それぞれ配列している。したがって、本実施形態では、画素110が縦56行×横84列でマトリクス状に配列することになるが、これは、本発明による駆動方法が複雑であるので、簡略化して説明するためのものに過ぎず、本発明をこの配列に限定する趣旨ではない。
ここで、各画素110については互いに同一構成なので、i行j列に位置するもので代表させて説明すると、当該i行j列の画素110におけるTFT116のゲート電極はi行目の走査線112に接続される一方、そのソース電極はj列目のデータ線114に接続され、そのドレイン電極は液晶容量120の一端たる画素電極118に接続されている。また、液晶容量120の他端は、コモン電極108である。このコモン電極108は、全ての画素110にわたって共通であって、時間的に一定の電圧LCcomが印加されている。
なお、本実施形態では、液晶容量120において保持される電圧実効値がゼロに近ければ、液晶容量を通過する光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小の黒色表示になるノーマリーホワイトモードに設定されている。
なお、走査線112が非選択電圧になると、TFT116がオフ(非導通)状態となるが、このときのオフ抵抗が理想的に無限大とはならないので、液晶容量120に蓄積された電荷が少なからずリークする。このオフリークの影響を少なくするために、蓄積容量109が画素毎に形成されている。この蓄積容量109の一端は、画素電極118(TFT116のドレイン)に接続される一方、その他端は、全画素にわたって容量線107に共通接続されている。この容量線107は、時間的に一定の電位、例えば接地電位Gndに保たれる。
図4において、Yシフトレジスタ132は、表示領域100における走査線数の「56」よりも1段多い「57」段の転送回路(図においてLと表記)と、走査線112に対応して設けられるAND回路1320とを有する。
ここで、各転送回路は、クロック信号Clyの論理レベルが遷移する(立ち上がる、および、立ち下がる)毎に、クロック信号Clyの1周期に相当する幅のスタートパルスDyを順次シフトして、各段からシフト信号を出力するものである。
また、AND回路1320は、「57」段の転送回路のうち、隣接する段の転送回路から出力される信号同士の論理積信号を出力するものである。このため、AND回路1320は、隣接する段の転送回路から出力される信号のパルス幅の重複部分を抜き出して出力することになる。ここで、1、2、3、…、56行目に対応するAND回路1320による論理積信号が、Yシフトレジスタ132の出力信号となり、図においてそれぞれY1、Y2、Y3、…、Y56と表記されている。
各段の転送回路から出力される信号は、クロック信号Clyの1周期に相当する幅のスタートパルスDyを、クロック信号Clyの半周期だけシフトした関係になるので、隣接する段の転送回路から出力される信号のパルス幅は、互いにクロック信号Clyの半周期ずつ重複した関係となる。そして、この重複した部分がAND回路1320により抜き出される。
本実施形態では、スタートパルスDyがクロック信号Clyの7周期毎に供給される。このため、Yシフトレジスタ132における56段の出力信号Y1〜Y56は、56行を4分割した14行ずつ離間したもの同士が同時にHレベルとなる。例えば、信号Y3がHレベルとなるとき、信号Y17、Y31、Y45も同時にHレベルとなる。
そして、1、2、3、…、56行目に対応するAND回路136による論理積信号が、走査信号G1、G2、G3、…、G56として出力される。
なお、実際には、AND回路136の出力信号は、インバータやレベルシフタなどを経て、駆動能力が高められるとともに、論理信号の振幅変換される場合もあるが、本発明では、特に重要ではないので、その説明を省略している。また、Yシフトレジスタ132や、AND回路1320、136は、実際には、負論理回路で構成されるが、ここでは、論理演算の説明を簡略化するために、正論理で説明している。
このような走査線駆動回路130において、走査信号G1、G2、G3、…、G56のHレベルがアクティブレベルであって、電源電圧Vddの選択電圧となり、Lレベルは、ノンアクティブレベルであって、接地電位Gndの非選択電圧となる。
このため、クロック信号Clxの立ち下がり時にスタートパルスDxが立ち上がる場合、信号X1は、当該スタートパルスDxを、クロック信号Clxの立ち上がりから立ち下がりまでの期間にわたって抜き出したものとなり、以下、信号X2、X3、X4、…、X83、X84は、信号X1を、クロック信号Clxの半周期ずつ遅延させたものとなる。
なお、クロック信号Clx、スタートパルスDxについては図示省略するが、信号X1、X2、X3、X4、…、X83、X84の出力状態については、後述する図9乃至図12に示される。
次に、TFT148については、そのソース電極が、データ信号Vidが供給される画像信号線171に共通接続され、そのドレイン電極が、データ線114に接続され、そのゲート電極にサンプリング信号が供給される。このため、j列目のデータ線114にドレイン電極が接続されたTFT148は、j列目に対応して出力されるXシフトレジスタの信号XjがHレベルになったとき、または、信号NrgがHレベルであるときに、画像信号線171に供給されたデータ信号Vidをj列目のデータ線114にサンプリングする構成となっている。
この図に示されるように、信号Pb1は、デューティ比が50%であるクロック信号Clyの立ち上がりから立ち下がるまでの半周期(Hレベルとなる期間)を2分割した期間のうち、前半期間の開始側でHレベルとなる短パルスであり、信号Pb2は、当該2分割した期間のうち、後半期間の開始側でHレベルとなる短パルスである。
信号Vw1は、当該2分割した期間のうち、前半期間において信号Pb1の出力後にHレベルとなる長パルスであり、信号Vw2は、当該2分割した期間のうち、後半期間において信号Pb2の出力後にHレベルとなる長パルスである。
また、信号Nrgは、後述する水平帰線期間に出力される信号であり、詳細には、クロック信号Clyを2分割した期間の前半期間および後半期間の開始側において、それぞれ信号Pb1、Pb2の出力期間を含み、かつ、信号Vw1、Vw2の出力前に出力されるHレベルのパルスである。
なお、クロック信号Clyの立ち下がりから立ち上がるまでの半周期(Lレベルとなる期間)における信号Pb1、Pb2、Vw1、Vw2、Nrgは、直前半周期における波形と同一である。
また、信号Vw1は、画素に対し、階調に応じた正極性電圧を書き込むために、走査線112に選択電圧を印加する期間を規定する信号であり、信号Vw2は、画素に対し、階調に応じた負極性電圧を書き込むために、走査線112に選択電圧を印加する期間を規定する信号である。
一方、信号Nrgは、1〜56列目のデータ線114のプリチャージを指定する信号である。
上述したように、1フレームの期間を7分割した第1〜第7期間は、それぞれクロック信号Clyの4周期分に相当する期間である。この4周期の期間をさらに4分割して、クロック信号Clyの1周期分に相当する期間を、それぞれ順番に(a)期間、(b)期間、(c)期間および(d)期間としている。
ここで、図7に示されるように、第1〜第7期間のそれぞれにおいては、イネーブル信号Enb1〜Enb4として、(a)期間では、順に信号Pb1、Vw1、Pb2、Vw2が割り当てられ、(b)期間では、順に信号Vw2、Pb1、Vw1、Pb2が割り当てられ、(c)期間では、順に信号Pb2、Vw2、Pb1、Vw1が割り当てられ、(d)期間では、順に信号Vw1、Pb2、Vw2、Pb1が割り当てられる。
すなわち、イネーブル信号Enb1〜Enb4の割り当ては、(a)〜(d)期間において1つずつシフトする関係にある。
また、(a)期間、(b)期間、(c)期間および(d)期間は、それぞれクロック信号Clyの1周期分に相当する期間であるが、この1周期の期間については、上述したように、クロック信号Clyの立ち上がりから立ち下がるまでの前半期間(Hレベルとなる期間)と、クロック信号Clyの立ち下がりから立ち上がるまでの後半期間(Lレベルとなる期間)とに分けられる。
そこで便宜的に、(a)期間の前半期間を(a1)と表記し、その後半期間を(a2)と表記している。同様に(b)期間の前半期間を(b1)と、その後半期間を(b2)とそれぞれ表記し、(c)期間の前半期間を(c1)と、その後半期間を(c2)とそれぞれ表記し、(d)期間の前半期間を(d1)と、その後半期間を(d2)とそれぞれ表記している。
走査制御回路52は、外部上位装置から供給される表示データVideoを、表示データ処理回路56の内部メモリに記憶させた後、表示パネル10の駆動に同期して記憶速度の倍の速度で読み出して、アナログのデータ信号Vidに変換する。
ここで、1フレームの期間では、第1期間から第7期間へと進行し、第1〜第7期間のそれぞれでは、期間(a)、(b)、(c)および(d)という順番で進行することになる。
図9に示されるように、第1期間であって(a)期間の前半期間(a1)においては、Yシフトレジスタ132の出力信号のうち、信号Y5、Y19、Y33、Y47がHレベルとなる一方、期間(a)では、イネーブル信号Enb1〜Enb4として順に信号Pb1、Vw1、Pb2、Vw2が割り当てられる。このため、前半期間(a1)では、イネーブル信号Enb1が最初にHレベルとなるが、走査線駆動回路130においてイネーブル信号Enb1を入力する行は、5、19、33、47行目のうち、33行目のみである。したがって、前半期間(a1)においてイネーブル信号Enb1がHレベルになると、走査信号G33だけがHレベルとなる。
一方、表示データ処理回路56は、水平帰線期間において、正極性書込が指定されていれば、黒色に相当する電圧Vb(+)を、負極性書込が指定されていれば、黒色に相当する電圧Vb(-)を、それぞれデータ信号Vidとして供給する。
また、水平有効期間とは、クロック信号Clyの半周期を2分割した期間の前半および後半期間のうち、Xシフトレジスタ142による信号X1〜X84が出力される期間であり、図9(および図10乃至図12)においてHbと表記された期間である。水平帰線期間とは、クロック信号Clyの半周期を2分割した期間の前半および後半期間のうち、水平有効期間Hbを除いた期間であり、図9(および図10乃至図12)においてHaと表記された期間である。
なお、本実施形態において、書込極性については、コモン電極108に印加される電圧LCcomを基準として高位側を正極性とし、低位側を負極性とするが、後述するように、電圧LCcomからシフトさせた電圧Vcを基準とする場合もある。また、図9(および、図10乃至図12)におけるデータ信号Vidの電圧の縦スケールは、他の論理信号の電圧波形と比較して拡大してある。
信号NrgがHレベルになると、1〜84列のOR回路146の出力信号は、Xシフトレジスタ142の出力信号とは無関係に、すべてHレベルとなる。このため、すべてのTFT148がオンするので、1〜84列のデータ線114には、画像信号線171に供給されたデータ信号Vidがサンプリングされて、当該データ信号Vidの正極性電圧Vb(+)にプリチャージされる。
このときに、イネーブル信号Enb1によって走査信号G33がHレベルになると、33行目に位置する画素110のTFT116がすべてオンするので、データ線114にサンプリングされたデータ信号Vidの電圧Vb(+)がそのまま画素電極118に印加される。したがって、33行目であって1、2、3、4、…、83、84列の画素における液晶容量120には、それぞれ正極性の黒色に相当する電圧が書き込まれるので、33行目の画素は黒色となる。
なお、イネーブル信号Enb1がLレベルになると、33行目に位置する画素110のTFT116がオフするが、 液晶容量120および蓄積容量109による電圧保持性により、書き込まれた電圧が保持されるので、黒色を維持することなる。
このようにイネーブル信号Enb1によって、すべてのデータ線114が正極性電圧Vb(+)にプリチャージされるとともに、33行目の画素1行分が黒色表示とされる。
ここで、イネーブル信号Enb2(Vw1)がHレベルとなる期間に、走査制御回路52は、表示データ処理回路56に対して、メモリに記憶した19行目に相当する表示データVideoを倍速で読み出し、正極性のデータ信号Vidに変換して、画像信号線171に供給するように制御する一方、この供給に合わせて、信号X1、X2、X3、X4、…、X83、X84が順番にHレベルとなるように、クロック信号ClxおよびスタートパルスDxを出力する。
詳細には、19行目にあって1列、2列、3列、4列、…、83列、84列の画素に対応するデータ信号Vidが画像信号線171に供給されるタイミングにおいて、それぞれ信号X1、X2、X3、X4、…、X83、X84が順番にHレベルとなるように、走査制御回路52は、クロック信号ClxおよびスタートパルスDxを介してXシフトレジスタ142を制御することになる。
この状態において、Xシフトレジスタ142による信号X1がHレベルになると、1列目のTFT148がオンするので、画像信号線171に供給された19行1列の画素に対応するデータ信号Vidが1列目のデータ線114にサンプリングされる。同様に、信号X2、X3、X4、…、X84、X84が順番にHレベルになると、2、3、4、…、83、84列目のTFT148が順番にオンするので、2、3、4、…、83、84列目のデータ線114には、19行目にあって2列、3列、4列、…、83列、84列の画素に対応するデータ信号Vidがそれぞれサンプリングされることになる。
走査信号G19がHレベルであると、19行目に位置する画素110におけるTFT116がすべてオンするので、データ線114にサンプリングされたデータ信号Vidの電圧がそのまま画素電極118に印加される。このため、19行目であって1、2、3、4、…、83、84列の画素における液晶容量120には、表示データVideoで指定された階調に応じた正極性の電圧が書き込まれて、保持されることになる。
イネーブル信号Enb3(Pb2)がHレベルとなる期間に、表示データ処理回路56は、画素を黒色とさせる負極性電圧Vb(-)をデータ信号Vidとして画像信号線171に出力する。
信号NrgがHレベルであるので、1〜84列のOR回路146の出力信号は、すべてHレベルとなる。このため、すべてのTFT148がオンし、これにより、1〜84列のデータ線114には、画像信号線171に供給されたデータ信号Vidがサンプリングされて、当該データ信号Vidの負極性電圧Vb(-)にプリチャージされる。
第1期間の前半期間(a1)においては、Yシフトレジスタ132による信号Y5、Y19、Y33、Y47がHレベルとなるが、イネーブル信号Enb3を入力する行は、5、19、33、47行目のうち、5行目である。したがって、この前半期間(a1)においてイネーブル信号Enb3がHレベルになると、走査信号G5だけがHレベルとなる。
走査信号G5がHレベルになると、5行目に位置する画素110のTFT116がすべてオンするので、データ線114にサンプリングされたデータ信号Vidの電圧Vb(-)がそのまま画素電極118に印加される。このため、5行目であって1、2、3、4、…、83、84列の画素における液晶容量120には、それぞれ負極性の黒色に相当する電圧が書き込まれるので、5行目の画素は黒色となる。
このようにイネーブル信号Enb2によって、すべてのデータ線114が正極性電圧Vb(-)にプリチャージされるとともに、5行目の画素1行分が黒色表示とされる。
ここで、イネーブル信号Enb4(Vw2)がHレベルとなる期間に、走査制御回路52は、表示データ処理回路56に対して、メモリに記憶した47行目に相当する表示データVideoを倍速で読み出し、負極性のデータ信号Vidに変換して、画像信号線171に供給するように制御する一方、制御信号生成回路54に対し、この供給に合わせて、信号X1、X2、X3、X4、…、X83、X84が順番にHレベルとなるように、クロック信号ClxおよびスタートパルスDxを出力する。
前半期間(a1)においては、Yシフトレジスタ132による信号Y5、Y19、Y33、Y47がHレベルとなるが、イネーブル信号Enb4を入力する行は、5、19、33、47行目のうち、47行目である。したがって、この前半期間(a1)においてイネーブル信号Enb4がHレベルになると、走査信号G47だけがHレベルとなる。
この状態において、Xシフトレジスタ142による信号X1がHレベルになると、1列目のTFT148がオンするので、画像信号線171に供給された47行1列の画素に対応するデータ信号Vidが1列目のデータ線114にサンプリングされる。同様に、信号X2、X3、X4、…、X83、X84が順番にHレベルになると、2、3、4、…、83、84列目のTFT148が順番にオンするので、2、3、4、…、83、84列目のデータ線114には、47行目にあって2列、3列、4列、…、83列、84列の画素に対応するデータ信号Vidがそれぞれサンプリングされることになる。
走査信号G47がHレベルであると、47行目に位置する画素110におけるTFT116がすべてオンするので、データ線114にサンプリングされたデータ信号Vidの電圧がそのまま画素電極118に印加される。このため、47行目であって1、2、3、4、…、83列、84列の画素における液晶容量120には、表示データVideoで指定された階調に応じた負極性の電圧が書き込まれて、保持されることになる。
また、第1期間の前半期間(b1)においては、Yシフトレジスタ132の出力信号のうち、信号Y7、Y21、Y35、Y49がHレベルとなり、後半期間(b2)においては、信号Y8、Y22、Y36、Y50がHレベルとなる。
前半期間(b1)および後半期間(b2)において、1番目にパルス出力されるイネーブル信号Enb2が入力されるのは35、36行目であり、2番目にパルス出力されるイネーブル信号Enb3が入力されるのは21、22行目であり、3番目にパルス出力されるイネーブル信号Enb4が入力されるのは7、8行目であり、4番目にパルス出力されるイネーブル信号Enb1が入力されるのは49、50行目である。
また、後半期間(b2)では、イネーブル信号Enb2(Pb1)によってデータ線114が正極性電圧Vb(+)にプリチャージされるとともに、36行目の画素に当該プリチャージ電圧が書き込まれて黒色となり、イネーブル信号Enb3(Vw1)によって22行目の画素に階調に応じた正極性電圧が書き込まれ、イネーブル信号Enb4(Pb2)によってデータ線114が負極性電圧Vb(-)にプリチャージされるとともに、8行目の画素に当該プリチャージ電圧が書き込まれて黒色となり、イネーブル信号Enb1(Vw2)によって50行目の画素に階調に応じた負極性電圧が書き込まれることになる。
第1期間の前半期間(c1)においては、Yシフトレジスタ132の出力信号のうち、信号Y9、Y23、Y37、Y51がHレベルとなり、後半期間(c2)においては、信号Y10、Y24、Y38、Y52がHレベルとなる。前半期間(c1)および後半期間(c2)において、1番目にパルス出力されるイネーブル信号Enb3が入力されるのは37、38行目であり、2番目にパルス出力されるイネーブル信号Enb4が入力されるのは23、24行目であり、3番目にパルス出力されるイネーブル信号Enb1が入力されるのは9、10行目であり、4番目にパルス出力されるイネーブル信号Enb2が入力されるのは51、52行目である。
第1期間の後半期間(c2)においては、イネーブル信号Enb3(Pb1)によってデータ線114が正極性電圧Vb(+)にプリチャージされるとともに、38行目の画素に当該プリチャージ電圧が書き込まれて黒色となり、イネーブル信号Enb4(Vw1)によって24行目の画素に階調に応じた正極性電圧が書き込まれ、イネーブル信号Enb1(Pb2)によってデータ線114が負極性電圧Vb(-)にプリチャージされるとともに、10行目の画素に当該プリチャージ電圧が書き込まれ黒色となり、イネーブル信号Enb4(Vw2)によって52行目の画素に階調に応じた負極性電圧が書き込まれることとなる。
第1期間の前半期間(d1)においては、Yシフトレジスタ132の出力信号のうち、信号Y11、Y25、Y39、Y53がHレベルとなり、後半期間(d2)においては、信号Y12、Y26、Y40、Y54がHレベルとなる。前半期間(d1)および後半期間(d2)において、1番目にパルス出力されるイネーブル信号Enb4が入力されるのは39、40行目であり、2番目にパルス出力されるイネーブル信号Enb1が入力されるのは25、26行目であり、3番目にパルス出力されるイネーブル信号Enb2が入力されるのは11、12行目であり、4番目にパルス出力されるイネーブル信号Enb3が入力されるのは53、54行目である。
第1期間の後半期間(d2)においては、イネーブル信号Enb4(Pb1)によってデータ線114が正極性電圧Vb(+)にプリチャージされるとともに、40行目の画素に当該プリチャージ電圧が書き込まれて黒色となり、イネーブル信号Enb1(Vw1)によって26行目の画素に階調に応じた正極性電圧が書き込まれ、イネーブル信号Enb2(Pb2)によってデータ線114が負極性電圧Vb(-)にプリチャージされるとともに、12行目の画素に当該プリチャージ電圧が書き込まれて黒色となり、イネーブル信号Enb3(Vw2)によって54行目の画素に階調に応じた負極性電圧が書き込まれることとなる。
なお、図13において、丸数字の1は、信号Pb1が割り当てられたイネーブル信号によって正極性の黒色電圧が書き込まれる行を示し、丸数字の2は、信号Vw1が割り当てられたイネーブル信号によって正極性の階調に応じた電圧が書き込まれる行を示し、丸数字の3は、信号Pb2が割り当てられたイネーブル信号によって負極性の黒色電圧が書き込まれる行を示し、丸数字の4は、信号Vw2が割り当てられたイネーブル信号によって負極性の階調に応じた電圧が書き込まれる行を示している。
本実施形態においては、これらの図に示されるように、正極性の黒色に相当するプリチャージ電圧が書き込まれて、これを保持する画素(1)、正極性の階調に応じた電圧が書き込まれて、これを保持する画素(2)、負極性の黒色に相当するプリチャージ電圧が書き込まれて、これを保持する画素(3)、および、負極性の階調に応じた電圧が書き込まれて、これを保持する画素(4)は、いずれも14行ずつとなる。
図20(1)に示されるように、第2期間のうち(a)期間の後半期間(a2)の終了時点では、表示領域100を走査線の配列するY方向に沿って4分割した領域が、上から順番に、負極性の黒色に相当するプリチャージ電圧を書き込んだ領域、正極性の階調に応じた電圧を書き込んだ領域、正極性の黒色に相当するプリチャージ電圧を書き込んだ領域、および、負極性の階調に応じた電圧を書き込んだ領域となる。この4分割した領域が、図20(1)〜図20(4)に示されるように、順番に下方向にスクロールするように移動しながら移行する。
換言すれば、各画素には、1フレームの期間において、負極性の黒色に相当するプリチャージ電圧、負極性の階調に応じた電圧、正極性の黒色に相当するプリチャージ電圧、正極性の階調に応じた電圧、というサイクルで順番(開始点不同)に書き込まれることになる。
さらに、本実施形態において、正極性または負極性の階調に応じた電圧を書き込む前に、すべてのデータ線114を同極性の黒色に相当する電圧にプリチャージするとともに、このときのプリチャージ電圧を画素に書き込んで黒色とさせている。すなわち、プリチャージと、残像感を低減するために画素を黒色化とを兼用させて実行している。このため、画素の黒色化のために、階調に応じた電圧を書き込む期間が浸食されることもない。
したがって、ある列の画素について着目したときに、走査線に選択電圧が印加されない保持期間(非選択期間)にわたって当該列のデータ線114に正極性の電圧がサンプリングされる期間と負極性の電圧がサンプリングされる期間とは、半々となるので、行位置に応じていずれかの一方の極性に偏ってしまうことがない。このため、本実施形態では、TFT116のオフリークの影響が表示領域100の上側と下側とでほぼ同じとなるので、表示に差が発生することもない。
また、実施形態においては、画素(1)の領域の上に、画素(2)の領域が位置し、画素(3)の領域の上に、画素(4)の領域が位置したが、画素(1)の領域の上に、画素(4)の領域が位置し、画素(3)の領域の上に、画素(2)の領域が位置しても良い。
このようにすると、階調に応じた電圧を書き込む前の状態が、同極性の黒色電圧に揃うので、反対極性の黒色電圧が保持されている状態から階調に応じた電圧を書き込むよりも、時間を短縮する、または、当該電圧を充分に書き込むことが可能となる。
さらに、実施形態では、電圧無印加状態において白色を表示するノーマリーホワイトモードとしたが、電圧無印加状態において黒色を表示するノーマリーブラックモードとしても良い。また、R(赤)、G(緑)、B(青)の3画素で1ドットを構成して、カラー表示を行うとしても良い。表示領域100は透過型に限られず、反射型や、両者の中間的な半透過半反射型であっても良い。
このプロジェクタ2100において、ライトバルブに入射させるための光は、内部に配置された3枚のミラー2106および2枚のダイクロイックミラー2108によってR(赤)、G(緑)、B(青)の3原色に分離されて、各原色に対応するライトバルブ100R、100Gおよび100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123および出射レンズ2124からなるリレーレンズ系2121を介して導かれる。
ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色およびB色の光は90度に屈折する一方、G色の光は直進する。したがって、各色の画像が合成された後、レンズユニット1820によって正転拡大投影されるので、スクリーン2120には、カラー画像が表示されることとなる。
Claims (4)
- 複数行の走査線と複数列のデータ線との交差に対応して設けられ、各々は、自身に対応する走査線に所定の選択電圧が印加されたときに、前記データ線に供給されたデータ信号に応じた階調となる画素を備える電気光学装置の駆動方法であって、
前記複数行の走査線のうち、所定行離間した4行を指定する動作を、垂直走査方向に順番に行うとともに、指定した4行に対し、第1プリチャージ期間、第1書込期間、第2プリチャージ期間および第2書込期間のいずれかを割り当て、
このうち、前記第1プリチャージ期間では、割り当てた走査線に前記選択電圧を印加するとともに、前記画素を黒色表示にさせる電圧であって、所定の基準電圧に対し高位または低位のいずれか一方極性のプリチャージ電圧のデータ信号を前記データ線に供給し、
前記第1書込期間では、割り当てた走査線に前記選択電圧を印加するとともに、前記画素の階調に応じた電圧であって、前記基準電圧に対し高位または低位のいずれか一方極性の電圧のデータ信号を前記データ線に供給し、
前記第2プリチャージ期間では、割り当てた走査線に前記選択電圧を印加するとともに、前記画素を黒色表示にさせる電圧であって、前記基準電圧に対し高位または低位のいずれか他方極性のプリチャージ電圧のデータ信号を前記データ線に供給し、
前記第2書込期間では、割り当てた走査線に前記選択電圧を印加するとともに、前記画素の階調に応じた電圧であって、前記基準電圧に対し高位または低位のいずれか他方極性の電圧のデータ信号を前記データ線に供給し、
前記第1プリチャージ期間において黒色表示とされた画素の行と前記第1書込期間において階調に応じた電圧が書き込まれた画素の行とが互いに隣接し、
前記第2プリチャージ期間において黒色表示とされた画素の行と前記第2書込期間において階調に応じた電圧が書き込まれた画素の行とが互いに隣接し、
前記第1プリチャージ期間において黒色表示とされた画素の行と前記第2プリチャージ期間において黒色表示とされた画素の行とが互いに隣接しない
ことを特徴とする電気光学装置の駆動方法。 - 前記第1プリチャージ期間の終了後に前記第1書込期間を開始させ、
前記第2プリチャージ期間の終了後に前記第2書込期間を開始させる
ことを特徴とする請求項1に記載の電気光学装置の駆動方法。 - 前記第1プリチャージ期間の終端側と前記第1書込期間の始端側とを重複させ、
前記第2プリチャージ期間の終端側と前記第2書込期間の始端側とを重複させる
ことを特徴とする請求項1に記載の電気光学装置の駆動方法。 - 複数行の走査線と複数列のデータ線との交差に対応して設けられ、各々は、自身に対応する走査線に所定の選択電圧が印加されたときに、前記データ線に供給されたデータ信号に応じた階調となる画素と、
2行分の走査線に対応する画素に対して階調に応じた電圧を書き込む期間を、第1プリチャージ期間、第1書込期間、第2プリチャージ期間および第2書込期間の順に分け、このうち、前記第1および第2プリチャージ期間では、前記画素を黒色表示にさせるデータ信号を、前記第1および第2書込期間では、前記選択電圧が印加される走査線に対応する画素に階調に応じたデータ信号を、それぞれ供給するデータ線駆動回路と、
前記複数行の走査線に対し、所定の選択電圧または非選択電圧を印加する走査線駆動回路であって、
前記複数行の走査線に対応する出力段を有し、所定行離間した4行に対応する出力段からアクティブレベルの信号を出力するシフトレジスタと、
前記シフトレジスタの出力段の各々に設けられ、自身に対応する出力段からの出力信号と、第1乃至第4イネーブル信号のいずれかとを論理演算して、当該論理演算に基づいて、自身に対応する走査線に前記選択電圧または非選択電圧を印加する演算回路と、
を具備し、
互いに隣接する8行の走査線に対応する演算回路は、2行ずつ第1、第2、第3および第4イネーブル信号を入力し、
前記第1乃至第4イネーブル信号は、前記所定行離間した4行に対応する出力段から信号がアクティブレベルとなる期間にわたり所定の順番で、前記第1プリチャージ期間、前記第1書込期間、前記第2プリチャージ期間および前記第2書込期間でアクティブレベルとなり、
前記第1プリチャージ期間において黒色表示とされた画素の行と前記第1書込期間において階調に応じた電圧が書き込まれた画素の行とを互いに隣接させ、
前記第2プリチャージ期間において黒色表示とされた画素の行と前記第2書込期間において階調に応じた電圧が書き込まれた画素の行とを互いに隣接させ、
前記第1プリチャージ期間において黒色表示とされた画素の行と前記第2プリチャージ期間において黒色表示とされた画素の行とを互いに隣接させない
走査線駆動回路と、
を具備することを特徴とする電気光学装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006268558A JP4281776B2 (ja) | 2006-09-29 | 2006-09-29 | 電気光学装置、および、その駆動方法 |
US11/840,642 US8031161B2 (en) | 2006-09-29 | 2007-08-17 | Electrooptic device using an area scanning drive system and a method for driving the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006268558A JP4281776B2 (ja) | 2006-09-29 | 2006-09-29 | 電気光学装置、および、その駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008089784A JP2008089784A (ja) | 2008-04-17 |
JP4281776B2 true JP4281776B2 (ja) | 2009-06-17 |
Family
ID=39260645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006268558A Expired - Fee Related JP4281776B2 (ja) | 2006-09-29 | 2006-09-29 | 電気光学装置、および、その駆動方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8031161B2 (ja) |
JP (1) | JP4281776B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5151130B2 (ja) * | 2006-12-07 | 2013-02-27 | セイコーエプソン株式会社 | 電気光学装置、駆動方法および電子機器 |
JP2010079151A (ja) * | 2008-09-29 | 2010-04-08 | Seiko Epson Corp | 電気光学装置、その駆動方法、および電子機器 |
JP2010156856A (ja) * | 2008-12-27 | 2010-07-15 | Seiko Epson Corp | 電気光学装置及び電子機器 |
EP2406783B1 (en) * | 2009-03-12 | 2016-02-10 | Creator Technology B.V. | Display apparatus comprising electrofluidic cells |
JP5381489B2 (ja) * | 2009-08-18 | 2014-01-08 | 株式会社Jvcケンウッド | 液晶表示装置 |
JP5664034B2 (ja) * | 2010-09-03 | 2015-02-04 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
JP5766928B2 (ja) * | 2010-09-29 | 2015-08-19 | 株式会社ジャパンディスプレイ | タッチ検出機能付き表示装置および電子機器 |
JP5598230B2 (ja) * | 2010-10-04 | 2014-10-01 | セイコーエプソン株式会社 | 液晶装置 |
JP6314432B2 (ja) * | 2013-11-08 | 2018-04-25 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動方法、及び電子機器 |
JP7341895B2 (ja) * | 2018-01-12 | 2023-09-11 | ソニーセミコンダクタソリューションズ株式会社 | 液晶表示装置および液晶表示装置の駆動方法、並びに、電子機器 |
CN109036281A (zh) * | 2018-08-17 | 2018-12-18 | 京东方科技集团股份有限公司 | 一种驱动电路、显示面板及其控制方法 |
KR102573918B1 (ko) * | 2018-11-13 | 2023-09-04 | 엘지디스플레이 주식회사 | 표시장치와 그 구동방법 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2833546B2 (ja) * | 1995-11-01 | 1998-12-09 | 日本電気株式会社 | 液晶表示装置 |
JP3734629B2 (ja) * | 1998-10-15 | 2006-01-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 表示装置 |
JP2001166280A (ja) * | 1999-12-10 | 2001-06-22 | Nec Corp | 液晶表示装置の駆動方法 |
JP4240779B2 (ja) * | 2000-07-31 | 2009-03-18 | ソニー株式会社 | 液晶プロジェクタと調整方法 |
JP3879484B2 (ja) * | 2001-10-30 | 2007-02-14 | 株式会社日立製作所 | 液晶表示装置 |
JP4701589B2 (ja) | 2002-09-30 | 2011-06-15 | セイコーエプソン株式会社 | 液晶装置と投射型表示装置 |
JP4055767B2 (ja) * | 2003-10-29 | 2008-03-05 | セイコーエプソン株式会社 | 画像信号補正回路、画像信号補正方法、電気光学装置および電子機器 |
US7362290B2 (en) | 2003-10-29 | 2008-04-22 | Seiko Epson Corporation | Image signal correcting circuit, image processing method, electro-optical device and electronic apparatus |
US20050206597A1 (en) * | 2004-02-10 | 2005-09-22 | Seiko Epson Corporation | Electro-optical device, method for driving electro-optical device, driving circuit, and electronic apparatus |
JP2005338262A (ja) * | 2004-05-25 | 2005-12-08 | Sharp Corp | 表示装置およびその駆動方法 |
JP4113166B2 (ja) * | 2004-07-20 | 2008-07-09 | 株式会社東芝 | 半導体記憶装置 |
-
2006
- 2006-09-29 JP JP2006268558A patent/JP4281776B2/ja not_active Expired - Fee Related
-
2007
- 2007-08-17 US US11/840,642 patent/US8031161B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008089784A (ja) | 2008-04-17 |
US8031161B2 (en) | 2011-10-04 |
US20080079710A1 (en) | 2008-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4281775B2 (ja) | 電気光学装置、走査線駆動回路、駆動方法および電子機器 | |
JP4281776B2 (ja) | 電気光学装置、および、その駆動方法 | |
JP5332485B2 (ja) | 電気光学装置 | |
US20070040792A1 (en) | Shift register for display device and display device including a shift register | |
JP4735328B2 (ja) | 電気光学装置および電子機器 | |
JP5023725B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
KR101037259B1 (ko) | 전기 광학 장치, 구동 방법 및 전자 기기 | |
JP5151130B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
JP2010097023A (ja) | 電気光学装置および駆動回路 | |
KR20070112034A (ko) | 전기 광학 장치, 그 구동 방법 및 전자 기기 | |
JP5162830B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
JP2018017809A (ja) | 電気光学装置および電子機器 | |
JP2008185993A (ja) | 電気光学装置、処理回路、処理方法およびプロジェクタ | |
JP2008216425A (ja) | 電気光学装置、駆動方法および電子機器 | |
JP4645494B2 (ja) | 電気光学装置、その駆動回路および電子機器 | |
JP2008151986A (ja) | 電気光学装置、走査線駆動回路および電子機器 | |
JP2010091968A (ja) | 走査線駆動回路および電気光学装置 | |
JP4645493B2 (ja) | 電気光学装置、その駆動回路および電子機器 | |
JP4678345B2 (ja) | 電気光学装置、表示データの処理回路、処理方法および電子機器 | |
JP4605199B2 (ja) | 液晶表示装置及びその駆動方法 | |
JP2007199418A (ja) | 電気光学装置、駆動方法および電子機器 | |
JP2007232871A (ja) | 電気光学装置、その駆動回路および電子機器 | |
JP2010044295A (ja) | 電気光学装置、その駆動方法および電子機器 | |
JP2008040124A (ja) | 電気光学装置、表示データの処理回路、処理方法および電子機器 | |
JP2007017564A (ja) | 電気光学装置、駆動方法および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090309 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140327 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |