JP4678345B2 - 電気光学装置、表示データの処理回路、処理方法および電子機器 - Google Patents
電気光学装置、表示データの処理回路、処理方法および電子機器 Download PDFInfo
- Publication number
- JP4678345B2 JP4678345B2 JP2006214185A JP2006214185A JP4678345B2 JP 4678345 B2 JP4678345 B2 JP 4678345B2 JP 2006214185 A JP2006214185 A JP 2006214185A JP 2006214185 A JP2006214185 A JP 2006214185A JP 4678345 B2 JP4678345 B2 JP 4678345B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- display data
- column
- circuit
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Projection Apparatus (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、上述した縦クロストークの発生を抑えた電気光学装置、表示データの処理回路、処理方法および電子機器を提供することにある。
定の係数を乗じた値を補正値として出力する構成としても良い。また、本発明において、前記第1累積回路は、表示データで指定される階調値と基準となる階調値との差を列毎に累積して、第1累積値とし、前記第2累積回路は、表示データで指定される階調値と前記基準となる階調値との差を列毎に累積して、第2累積値とする構成としても良い。
なお、本発明は、表示データの処理回路のみならず、表示データの処理方法としても、さらには、当該表示データの処理回路を有する電気光学装置、当該電気光学装置を有する電子機器としても、それぞれ概念することが可能である。
この図に示されるように、電気光学装置1は、表示パネル10と処理回路50とに大別される。このうち、処理回路50は、表示パネル10の動作等を制御する回路モジュールであり、表示パネル10とは、例えばFPC(flexible printed circuit)基板によって接続される。処理回路50は、走査制御回路52、フレームメモリ54、表示データ処理回路56および変換回路60を含む。
れるように垂直および水平走査した順番で供給される。
詳細には、表示データDataは、まず1行目の画素に対応するものが1行1列、1行2
列、…、1行640列という順番で供給され、次に、2行目の画素に対応するものが2行1列、2行2列、…、2行640列という順番で供給され、以下同様にして、480行目の画素に対応するものが480行1列、480行2列、…、480行640列という順番で供給される。
ここで、表示データDataは、表示パネル10における画素の階調を、例えば8ビット
で(256段階で)指定するデータであり、最も暗い階調(黒色)を指定するときに十進値で「255」となり、以下徐々に明るい階調を指定するにつれて十進値が低下して、最も明るい階調(白色)を指定するときに十進値で「0」となる。なお、上位装置によっては、暗い階調を指定するときに「0」となり、明るい階調を指定するときに「255」となる場合もあるが、この場合には前段に変換回路を設けて、暗い階調を指定するときに「255」となり、明るい階調を指定するときに「0」となるように変換すれば良い。
ームの期間とすると、表示データDataは、垂直同期信号Vsyncの供給タイミングを契機
として1フレーム分供給されるとともに、水平同期信号Hsyncの供給タイミングを契機として1行分供給される。ここで、本実施形態において垂直同期信号Vsyncは、周波数60Hz(周期16.7ミリ秒)である。さらに、ドットクロックDclkについては、表示デ
ータDataのうち、1画素分が供給される期間を規定する。
なお、垂直同期信号Vsync、水平同期信号HsyncおよびドットクロックDclkについて
は、本発明において特に重要ではないので、これらの波形等について図示を省略している。
納するとともに、すでに格納した表示データDataを1フレームの期間だけ遅延させて、
格納時と同じ順番で、格納速度の2倍の速度で2回読み出し、表示データDvとして出力
するものである。
詳細には、図5(a)に示されるように、外部上位装置から供給され、これがフレームメモリ54に格納される。なお、図において■は、1行分の表示データDataであり、実
際には1、2、3、…、640列の画素に対応している。
フレームメモリ54に格納された表示データは、図5(b)に示されるように、1フレームの期間経過後に、格納速度の2倍の速度で2回読み出されるが、このうち、1回目の読み出し期間を第1フィールドとし、2回目の読み出し期間を第2フィールドとしている。
したがって、第1および第2フィールドの期間は、それぞれ16.7ミリ秒の半分となる。
なお、図5は、1〜480行のすべてについての行を示しているのではなく、行を減数して簡易的に示している。
正して、補正済みの表示データDsとして出力するものである。
走査制御回路52は、外部上位装置から供給される表示データDataを、垂直同期信号
Vsync、水平同期信号Hsyncおよびドットクロック信号Dclkに同期してフレームメモリ
54に格納させるとともに、これらの信号にしたがって、表示データDvを読み出すとと
もに、表示パネル10を駆動するための制御信号CtrX、CtrYを生成し、さらに、変換回路60に対して極性指示信号Polを出力する。
なお、表示データDvは、表示データ処理回路56により補正処理が施されるが、その
補正済みの表示データDsも、画素の階調を指定することに代わりはない。ただし、指定
する階調値が補正処理により修正される。
電圧を有するデータ信号Vi dに変換するものである。
ここで、極性指示信号Polは、本実施形態では、データ信号Vidの極性を指定する信号であり、詳細には、図7に示されるように、1フレームの期間うち、第1フィールドではHレベルとなって正極性書込を指定し、第2フィールドではLレベルとなって負極性書込を指定する。
すなわち、本実施形態では、1フレームの期間を、第1および第2フィールドに分割するとともに、各フィールドにおいては全ての画素に対する書込極性を同一とする面反転方式としている。なお、書込極性をフィールド毎に反転させる理由は、液晶に直流成分が印加されることによる劣化を防止するためである。また、書込極性の基準は、コモン電極に印加される電圧LCcomによりもやや高位側に設定された基準電圧Vcであり、これよりも高位側を正極性とし、基準電圧Vcよりも低位側を負極性としている。
図3に示されるように、表示パネル10は、表示領域100の周辺に走査線駆動回路130およびデータ線駆動回路140を内蔵した周辺回路内蔵型となっている。表示領域100では、480行の走査線112が行(X)方向に延在するように設けられ、また、640列のデータ線114が列(Y)方向に延在するように、かつ、各走査線112と互いに電気的に絶縁を保つように設けられ、さらに、画素110が480行の走査線112と640列のデータ線114との交差に対応して、それぞれ配列している。したがって、本実施形態では、画素110が縦480行×横640列でマトリクス状に配列することになるが、本発明をこの配列に限定する趣旨ではない。
図4に示されるように、各画素110は、nチャネル型の薄膜トランジスタ(thin fil
m transistor:以下単に「TFT」と略称する)116と液晶容量(画素容量)120とを有する。
ここで、各画素110については互いに同一構成なので、i行j列に位置するもので代表させて説明すると、当該i行j列の画素110におけるTFT116のゲート電極はi行目の走査線112に接続される一方、そのソース電極はj列目のデータ線114に接続され、そのドレイン電極は液晶容量120の一端たる画素電極118に接続されている。また、液晶容量120の他端は、コモン電極108である。このコモン電極108は、全ての画素110にわたって共通であって、時間的に一定の電圧LCcomが印加されている
。
なお、本実施形態では説明の便宜上、液晶容量120において保持される電圧実効値がゼロに近ければ、液晶容量を通過する光の透過率が最大となって白色になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小の黒色になるノーマリーホワイトモードに設定されている。
なお、画素110には、蓄積容量109が、液晶容量120と電気的に並列となるように設けられている。詳細には、蓄積容量109の一端は、画素電極118(TFT116のドレイン電極)に接続される一方、その他端は、全画素にわたって容量線107に共通接続されている。この容量線107は、時間的に一定の電位、例えば接地電位Gndに保たれる。
なお、走査線駆動回路130は、実際には、シフトレジスタであり、走査制御回路52から供給される転送開始パルスDyを、クロック信号Clyのレベルが反転する毎に順次シ
フトするとともに、そのパルス幅をクロック信号Clyの半分周期に狭めて、走査信号として出力する構成であり、後述するようにフレームメモリから読み出される表示データの行に対応する走査信号がHレベルとなるように制御される。
また、図1および図3において、制御信号CtrYとは、転送開始パルスDyおよびクロック信号Clyを総称したものである。
示期間において、順次排他的にHレベルとなるサンプリング信号S1、S2、S3、S4、…、S640を出力するものである。
なお、サンプリング信号出力回路142は、走査線駆動回路130と同様にシフトレジスタであり、走査制御回路52から供給される転送開始パルスDxを、クロック信号Clx
のレベルが反転する毎に順次シフトするとともに、そのパルス幅をクロック信号Clxの半分周期に狭めて、サンプリング信号として出力する構成であり、フレームメモリから読み出される表示データの列のサンプリング信号を出力するように制御される。
また、図1および図3において、制御信号CtrXとは、転送開始パルスDxおよびクロック信号Clxを総称したものである。
をj列目のデータ線114にサンプリングする構成となっている。
正極性書込を指定するフレームにおいて、灰色を背景として黒色の矩形領域をウィンドウ表示させる場合に、当該黒色領域よりも下側に位置する画素では、背景となる行を選択した後、次の負極性書込を指定するフレームに移行して、黒色を含む領域の行を選択することになる。
TFT116がオフしている状態のオフ抵抗は、ソース電極に接続されたデータ線114の電圧が低いほど、小さくなる。換言すれば、TFT116のオフリークは、正極性と負極性とでは負極性の方が大きくなり、また、負極性であれば、黒色を指定する電圧の方が大きくなる(ノーマリーホワイトモードである場合)。オフ抵抗が小さくなるにつれ、画素電極118は、ソース電極に接続されたデータ線の電圧に近づく。
このため、灰色領域と黒色領域とで兼用されるデータ線では、非選択期間において負極性書込を指定するフレームに移行したときに、オフリークの影響が最も大きくなる電圧側に振られるので、黒色領域よりも下側に位置する灰色領域の画素は、オフリークにより明るくなってしまう。
なお、正極性書込を指定するフレームにおいて、当該黒色領域よりも上側に位置する画素では、背景となる行を選択した後、同じ正極性書込を指定するフレームにおいて、黒色を含む領域の行を選択することになる。このため、灰色領域と黒色領域とで兼用されるデータ線は、非選択期間において最大電圧側に振られるが、オフリークの影響が比較的小さい正極性電圧なので、黒色領域よりも上側に位置する灰色領域の画素は、下側ほど階調変化が現れない。
なお、負極性書込を指定するフレームにおいて、当該黒色領域よりも下側に位置する画素では、背景となる行を選択した後、次の正極性書込を指定するフレームに移行するので、非選択期間において最大電圧側に振られるが、オフリークの影響が比較的小さい正極性
電圧なので、黒色領域よりも下側に位置する灰色領域の画素は、上側ほど階調変化が現れない。
ただし、この構成とするためには、データ信号を書き込んだ後の非選択期間におけるデータ信号の電圧がどうなるのか知る必要がある。
そこで、本実施形態では、1フレームの期間を第1および第2フィールドに分割し、例えば第1フィールドにおいて正極性書込とし、第2フィールドにおいて負極性書込とする。ある画素について着目したとき、第1および第2フィールドにおいてフレームメモリ54から読み出される表示データDvが同一であるので、第1フィールドの表示データDvを使って、第2フィールドの表示データを補正できることになる。
この図において、累積回路571(第1累積回路)は、1、2、3、…、640列の各々に対応する累積器の集合体であり、第1フィールドにおいてフレームメモリ54から読み出された表示データDvのうち同一列同士に属するものを順次累積し、全画素分読み出
された時点で累積値をラッチして、走査制御回路52の制御にしたがって出力するものである。なお、累積回路571の累積結果は、第1フィールドにおいて1行1列の画素に対応する表示データDvがフレームメモリ54から読み出される前にリセットされる。
一方、累積回路572(第2累積回路)は、同じく1、2、3、…、640列の各々に対応する累積器の集合体であるが、第2フィールドにおいてフレームメモリ54から読み出された表示データDataのうち同一列同士に属するものを第2フィールドの開始から順
次累積するとともに、読み出される表示データの列に対応する累積値を出力するものである。なお、累積回路572の累積結果は、第2フィールドにおいて1行1列の画素に対応する表示データDvがフレームメモリ54から読み出される前にリセットされる。
乗算回路566は、減算回路565から出力される減算値に、走査制御回路52から供給される係数k1を乗算するものである。
また、乗算回路567は、フレームメモリ54から読み出される表示データの列に対応して累積回路572から出力された累積値に、走査制御回路52から供給される係数k2
を乗算するものである。
なお、係数k1、k2の性質については後述する。
このうち、加算回路5681は、乗算回路566による乗算値と乗算回路567による
乗算値との加算値を、補正値として出力するものである。スイッチ5683は、極性指示信号PolをNot回路590で論理反転させた信号がHレベルとなるときにオンするものである。このため、スイッチ5683は、第1フィールドではオフし、第2フィールドではオンすることになる。
補正回路564は、フレームメモリ54から読み出される表示データDvに、補正値出
力回路568による補正値を加算し、補正済みの表示データDsとして出力するものであ
る。
ただし、第1フィールドではスイッチ5683がオフであるので、補正回路564は、第1フィールドでは、表示データDvをそのまま表示データDsとして出力し、第2フィールドでは、表示データDvを補正して表示データDsとして出力することになる。
まず、外部上位装置から、フレーム毎に図5(a)または図6に示されるように供給された表示データDataは、フレームメモリ54に格納される。一方、フレームメモリ54
からは1フレームの期間前に格納された表示データDvが、図5(b)に示されるように
、第1および第2フィールドにわけて、倍の格納速度で同じ順番で読み出される。なお、この読み出しと並行して、次のフレーム分の表示データDataが格納される。
ここで、第1フィールドの動作について説明すると、第1フィールドでは、走査制御回路52が極性指示信号PolをHレベルとして正極性書込を指定するとともに、フレームメモリ54から表示データDvの読み出しに合わせて、走査制御回路52は、転送開始パル
スDy、Dx、クロック信号Cly、Clxをそれぞれ供給する。
詳細には、走査制御回路52は、1行目の画素に対応する表示データを1行分読み出す期間において走査信号G1がHレベルとなるように制御するとともに、1行1列、1行2
列、1行3列、…、1行640列の画素に対応する表示データを読み出すタイミングにおいて、それぞれサンプリング信号S1、S2、S3、…、S640が順番にHレベルとなるようにサンプリング信号出力回路142を制御する。
された表示データDvは、1行1列の画素に対応するものであり、上述したようには、第
1フィールドでは、フレームメモリ54から読み出された表示データDvがそのまま表示
データDsとして出力される。
第1フィールドにおいては、表示データDsは、変換回路60によって、基準電圧Vcに対して当該表示データDsで指定された電圧だけ高位側電圧のデータ信号Vidに変換され
る。走査信号G1がHレベルになると、1行目の画素110におけるTFT116がすべ
てオンになる。さらに、1行1列の補正済みの表示データDsが出力されるタイミングで
は、サンプリング信号S1がHレベルとなるので、1列目のTFT146がオンになる。
このため、1行1列に対応するデータ信号Vidは、1列目のデータ線114にサンプリングされて、1行1列の画素110における画素電極118に印加されることになる。
0によって、同様に基準電圧Vcに対して当該表示データで指定された電圧だけ高位側電
圧のデータ信号Vidに変換される。1行2列の表示データDsが出力されるタイミングで
は、サンプリング信号S2がHレベルとなるので、2列目のTFT146がオンになる。
このため、1行2列に対応するデータ信号Vidは、2列目のデータ線114にサンプリングされるとともに、1行2列の画素110における画素電極118に印加されることになる。
以下同様に、1行3列、1行4列、1行5列、…、1行640列の画素に対応する表示データDsが出力されると、これらの画素に対応するデータ信号Vidは、1行3列、1行
4列、1行5列、…、1行640列の画素110における画素電極118に順番に印加されることになる。これにより、1行目の画素に対し、階調に応じた電圧のデータ信号Vid
が書き込まれることになる。
さらに同様な動作は、2、3、4、…、480行目についても実行される。
階調に応じた分だけ高位側の電圧となる。
例えば、走査信号GiがHレベルであって、サンプリング信号S1がHレベルとなる場合のデータ信号Vidは、図において↑で示されるように、基準電圧Vcよりも、i行1列の
画素に対応する表示データで指定された電圧だけ高位側電圧となる。
なお、図8においては、水平走査期間(H)のうち、サンプリング信号S1がHレベル
になってからS640がLレベルとなるまでの期間を水平有効表示期間とし、残りの期間を
水平帰線期間としている。この水平帰線期間において、データ信号Vidを、黒色に相当する電圧Vb(+)としている理由は、タイミングズレ等により画素に印加されても、表示に寄与しないようにするためであり、水平帰線期間であれば例えば変換回路60が強制的に出力する構成により実現される。また、同図においてデータ信号Vidの電圧を示す縦スケールは、サンプリング信号等の電圧を示す縦スケールよりも拡大してある(後述する図9でも同様である)。
また、フレームメモリ54から読み出される表示データDvに、補正値出力回路568
による補正値が加算されて、補正済みの表示データDsとして出力される。表示データ処
理回路56から出力される補正済みの表示データDsは、変換回路60によって、基準電
圧Vcに対して当該表示データで指定された電圧だけ低位側電圧のデータ信号Vidに変換
される。それ以外は、正極性書込を指定する第1フィールドと同様であり、1、2、3、…、480行目の走査線が順番に選択されるとともに、各行について1、2、3、…、640列の画素の順番で、補正済みの表示データDsで指定された階調に応じた電圧のデー
タ信号Vidが書き込まれることになる。
なお、図9は、負極性書込が指定される第2フィールドにおいて表示パネル10に供給されるデータ信号Vidの一例を示す図であり、走査信号Gi、G(i+1)が順番にHレベルとなる場合を示している。データ信号Vidは、負極性書込が指定されていれば、黒色に相当する電圧Vb(-)から白色に相当する電圧Vw(-)までの範囲であって、基準電圧Vcに対し
て、画素の階調に応じた分だけ低位側の電圧となる。
例えば、走査信号GiがHレベルであって、サンプリング信号S1がHレベルとなる場合のデータ信号Vidは、図において↓で示されるように、基準電圧Vcよりも、i行1列の
画素に対応する補正済みの表示データで指定された電圧だけ低位側電圧となる。
このように、1フレームの期間が、正極性書込が指定される第1フィールドと、負極性書込が指定される第2フィールドとに分割されることにより、液晶容量120に直流成分が印加されるのが防止される。
上述したように、表示データDvがフレームメモリ54から図5(b)に示されるよう
に、格納速度の2倍の速度で第1および第2フィールドでそれぞれ読み出される。このときの各フィールドで読み出される表示データDvは、図6に示される順番である。
ここで、第1フィールドでは、スイッチ5683がオフであるので、補正値は出力されない。ただし、第1フィールドでは、フレームメモリ54から読み出された表示データDvが、累積回路571に供給されるので、累積回路571における1、2、3、…、48
0列に対応する累積器では、表示データを1行目から480行目まで累積してラッチする。このため、例えばj列目に対応する累積器では、1行j列、2行j列、3行j列、…、480行j列の表示データDvが累積される。
一方、第2フィールドにおいて、フレームメモリ54から再びi行j列の画素に対応する表示データが読み出されると、累積回路572における1、2、3、…、480列に対応する累積器では、表示データが1行目からi行目まで累積される。このため、例えばj列目に対応する累積器では、1行j列、2行j列、3行j列、…、i行j列の表示データDvが累積される。
したがって、第2フィールドにおいて、フレームメモリ54からi行j列の画素に対応する表示データが読み出されるとき、累積回路571からは、1行目から480行目までであってj列の画素に対応する表示データを順次累積した値が出力される一方、累積回路572からは、1行目からi行目までであってj列目の画素に対応する表示データを累積した値が出力される。このため、減算回路565からは、着目画素の次行に位置する(i+1)行目から最終の480行目までであって、j列目の画素に対応する表示データを累積した値が出力されることになる。
このうち、減算回路565から出力される減算値は、(i+1)行目から最終480行目までであってj列目の画素に対応する表示データを累積した値、すなわち、i行目の書き込み後、その書き込みフレームにおいて同一書込極性となる480行目までの表示データを累積した値である。
ているが、その理由は、当該減算値を、非選択期間のうち、(i+1)行目から480行目までが選択される期間においてTFT116のオフリークによる液晶容量の電圧変動分に相当する補正量に変換するためである。
データ信号の電圧は、表示データ(で示される階調)とともに書込極性で定まるが、上述したようにオフリークの程度は、データ線の電圧が正極性である場合よりも負極性である場合の方が大きい。
このため、走査制御回路52は、極性指示信号をLレベルとして負極性書込を指定する第2フィールドのときに供給する係数k1を比較的大とする。
これにより、乗算回路566による乗算値は、i行j列の画素の非選択期間のうち、図6において、書き込み時と同極性となる(i+1)行目から480行目までが選択される期間において、TFT116のオフリークによる液晶容量の電圧変動分を相殺するための補正量となる。
厳密にいえば、i行j列の画素における非選択期間には、i行目が選択される期間が含まれないので、累積回路572による累積値から、i行j列の画素の表示データを除く必要があるが、480行のうちの1行分であり、十分小さいので無視している。ただし、正確性を期すならば、累積回路572による累積値から、i行j列の画素の表示データを減算する構成としても良い。
なお、以下にあっては、累積回路572から出力される累積値は、1行目から(i−1)行目までであってj列目の画素に対応する表示データを累積した値として説明する。
また、動画であれば、隣接するフレーム同士において同一画素に対応する表示データで指定される階調値が異なることになるが、本実施形態では、フレームメモリ54に格納した1行目から(i−1)行目までの表示データについては、次のフレームの第1フィールドにおける1行目から(i−1)行目までの表示データであるとみなしている。
このため、累積回路572による累積値を、非選択期間のうち、1行目から(i−1)行目までが選択される期間においてTFT116のオフリークによる液晶容量の電圧変動分に相当する補正量に変換するためには、係数k2を、第2フィールドにおける書込極性
を反転した関係で供給する必要がある。
このため、走査制御回路52は、第2フィールドのときに供給する係数k2を比較的小
とする。これにより、乗算回路567による乗算値は、i行j列の画素の非選択期間のうち、図6において、書き込み時と反対極性となる1行目から(i−1)行目までが選択される期間において、TFT116のオフリークによる液晶容量の電圧変動分を相殺するための補正量となる。
この補正量が、フレームメモリ54から読み出されたi行j列の画素の表示データDv
に加算されて、変換回路60によりデータ信号Vidに変換されると、TFT116のオフリークにより電圧変動分が相殺される。このため、第2フィールドにおいて縦クロストークの発生を抑えることが可能となる。
ここで、第1フィールドにおいては、表示データDsには補正値が加算されないが、第
1フィールドでは正極性書込であるのでオフリークによる影響が比較的小さい。したがって、本実施形態では、1フレームでみたときに、第1および第2フィールドにおける平均値でみても、上述した縦クロスロークによる表示品位の差を、小さく抑えることが可能となるのである。
ィールドにおいて読み出された1〜(i−1)行目の各列において累積しているので、フレームメモリ54のほかに別途フレームメモリについては不要である。このため、構成の複雑化を回避することも可能である。
ロストークの発生は抑えられる。
これに対し、画面下側では、比較的遅いタイミングでデータ信号を書き込むので、非選択期間においてデータ信号電圧が負極性となる期間が、第1フィールドでは長くなり、第2フィールドでは短くなる。このため、画面の下側の画素では、オフリークの影響を受けやすい第1フィールドと、オフリークの影響を受けにく第2フィールドとが交互に実行されることになる。しかしながら、第1フィールドにおいて表示データDsには補正値が加
算されていないので、表示内容によっては、画面の下側において、縦クロストークが依然
として発生する余地がある。
そこで、画面下側において第1フィールドで発生する階調変化を、第2フィールドで意図的に発生させた階調変化で相殺しても良い。すなわち、画面下側では、第2フィールドにおいて、画面下側では、縦クロストークを抑えるというのではなく、第1フィールドにおいて発生した階調変化を打ち消すように積極的に階調変化を発生させて、第1および第2フィールドの平均値でみたときに、元の表示データDvで指定される階調となるような
補正しても良い。
このためには、このため、累積回路572による累積値を、1行目から(i−1)行目までが選択される期間においてTFT116のオフリークによる液晶容量の電圧変動分に相当する補正量に変換する係数k2を比較的小から大となるように変更すればよい。
なお、画面上側では、累積回路572による累積値、すなわち、1行目から(i−1)行目までの累積値が小さいので、係数k2を比較的大となるように変更しても、その影響
は少ない。
したがって、このように係数k2を変更すると、さらに縦クロストークの発生を抑える
ことが可能となる。
る構成でも良い。加算回路5681による加算値を補正値とする構成では、縦クロストークの発生を抑えることができると考えられるが、係数k1、k2については、表示データの累積値に乗じることによって、オフリークによる液晶容量の電圧変動分に変換するという性質であるので、補正量については微調整する余地がある。そこで、加算回路5681による加算値に、係数k3を乗算して調整することによって、縦クロストーク等の発生をよ
り適度に抑えることができると考えられる。
る構成とした。ここで、例えば、画素110を最も暗い黒色や最も明るい白色とさせる場合、液晶容量120の電圧実効値がオフリーク等により変動したとしても、明るさの変化としては視認されにくい。逆に、画素110を灰色とさせる場合、液晶容量120の電圧実効値がオフリーク等によりわずかでも変動すると、明るさの変化としては視認されやすい。すなわち、縦クロストーク等が発生しやすいのは、画素を灰色の中間階調で表示させる場合である。
このため、図11に示されるように、減算回路581を設けて、表示データDvから、
灰色階調を示す基準データRefを減算して、この減算成分を順次累積する構成とし、同様に、減算回路582を設けて、表示データDvから、基準データRefを減算して、この減
算成分を順次累積する構成としても良い。このときに減算成分がマイナスとなる場合(すなわち、表示データにより示される階調値が基準データRefにより示される階調値よりも小さい場合)、この減算成分を強制的にゼロとしても良い。
この構成では、基準データRefで示される階調以上の成分だけが累積され、この累積値に基づいて補正量が求められるので、より液晶容量120におけるV−T(電圧−透過率)特性を考慮して、縦クロストーク等の発生を抑えることが可能となる。
Ccomよりも若干高位に設定しているが、この理由は、TFT116のゲート・ドレイン
間の寄生容量に起因して、オンからオフに状態変化するときにドレイン電極(画素電極118)の電位が低下する現象(プッシュダウン、突き抜け、フィールドスルーなどと呼ばれる)が発生するためである。
仮に、画素110におけるTFT116が理想的なスイッチとして機能する場合であれば、書込極性の基準電圧は、コモン電極108に印加される電圧LCcomと一致させれば
良い。ただし、実際には、書込極性の基準電圧を電圧LCcomと一致させてしまうと、プ
ッシュダウンのために、負極性書込による液晶容量120の電圧実効値が、正極性書込による実効値よりも若干大きくなってしまう(TFT116がnチャネルの場合)。このため、液晶容量120に直流成分が印加されてしまうので、書込極性の基準電圧Vcを、プ
ッシュダウンの影響が相殺されるように、電圧LCcomよりも高位側にオフセットして設
定しているのである(図8、図9参照)。
さらに、実施形態では、電圧無印加状態において白色を表示するノーマリーホワイトモードとしたが、電圧無印加状態において黒色を表示するノーマリーブラックモードとしても良い。また、R(赤)、G(緑)、B(青)の3画素で1ドットを構成して、カラー表示を行うとしても良い。表示領域100は透過型に限られず、反射型や、両者の中間的な半透過半反射型であっても良い。
このプロジェクタ2100において、ライトバルブに入射させるための光は、内部に配置された3枚のミラー2106および2枚のダイクロイックミラー2108によってR(赤)、G(緑)、B(青)の3原色に分離されて、各原色に対応するライトバルブ100R、100Gおよび100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123および出射レンズ2124からなるリレーレンズ系2121を介して導かれる。
ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色およびB色の光は90度に屈折する一方、G色の光は直進する。したがって、各色の画像が合成された後、レンズユニット1820によって正転拡大投影されるので、スクリーン2120には、カラー画像が表示されることとなる。
0Gによる水平走査方向と逆向きにして、左右反転像を表示させる構成となっている。
Claims (5)
- 1フレームを分割した第1および第2フィールドの各々において垂直および水平走査にしたがって供給されて、画素の階調を指定する表示データに対応する階調値と基準となる灰色階調を指定する階調値との差を、列毎に1フレーム分累積し、第1累積値として出力する第1累積回路と、
前記表示データで指定される階調に応じた値と前記基準となる灰色階調を指定する階調値との差を、前記第2フィールドの開始から列毎に累積して、第2累積値として出力する第2累積回路と、
前記表示データの列に対応して求められた第1累積値から当該列に対応する第2累積値を減算する減算回路と、
当該減算値と前記第2累積値との加算値に応じた値を補正値として出力する補正値出力回路と、
前記第1フィールドにおいて供給される表示データをそのまま出力し、
前記第2フィールドにおいて供給される表示データを、当該表示データの列に応じた補正値で補正する補正回路と、
前記補正回路により出力された表示データを、前記第1フィールドでは、所定の電位を基準にして高位側の正極性または低位側の負極性のいずれか一方に変換し、前記第2フィールドでは、前記電位を基準にして高位側の正極性または低位側の負極性のいずれか他方に変換し、データ信号として表示パネルに供給する変換回路と、
を具備することを特徴とする表示データの処理回路。 - 前記補正値出力回路は、当該減算値と前記第2累積値との加算値に所定の係数を乗じた値を補正値として出力する
ことを特徴とする請求項1に記載の表示データの処理回路。 - 1フレームを分割した第1および第2フィールドの各々において垂直および水平走査にしたがって供給されて、画素の階調を指定する表示データに対応する階調値と基準となる灰色階調を指定する階調値との差を、列毎に1フレーム分累積し、第1累積値として出力し、
前記表示データで指定される階調に応じた値と前記基準となる灰色階調を指定する階調値との差を、前記第2フィールドの開始から列毎に累積して、第2累積値として出力し、
前記表示データの列に対応して求めた第1累積値から当該列に対応する第2累積値を減算し、
当該減算値と前記第2累積値との加算値に応じた値を補正値として出力し、
前記第1フィールドでは、前記供給される表示データを、所定の電位を基準にして高位側の正極性または低位側の負極性のいずれか一方に変換する一方、前記第2フィールドでは、前記供給される表示データを、当該表示データの列に応じた補正値で補正して、当該補正した表示データを、前記電位を基準にして高位側の正極性または低位側の負極性のいずれか他方に変換して、データ信号として表示パネルに供給する
ことを特徴とする表示データの処理方法。 - 1フレームを分割した第1および第2フィールドの各々において垂直および水平走査にしたがって供給されて、画素の階調を指定する表示データに対応する階調値と基準となる灰色階調を指定する階調値との差を、列毎に1フレーム分累積し、第1累積値として出力する第1累積回路と、
前記表示データで指定される階調に応じた値と前記基準となる灰色階調を指定する階調値との差を、前記第2フィールドの開始から列毎に累積して、第2累積値として出力する第2累積回路と、
前記表示データの列に対応して求められた第1累積値から当該列に対応する第2累積値を減算する減算回路と、
当該減算値と前記第2累積値との加算値に応じた値を補正値として出力する補正値出力回路と、
前記第1フィールドにおいて供給される表示データをそのまま出力し、
前記第2フィールドにおいて供給される表示データを、当該表示データの列に応じた補正値で補正する補正回路と、
前記補正回路により出力された表示データを、前記第1フィールドでは、所定の電位を基準にして高位側の正極性または低位側の負極性のいずれか一方に変換し、前記第2フィールドでは、前記電位を基準にして高位側の正極性または低位側の負極性のいずれか他方に変換し、データ信号として出力する変換回路と、
複数行の走査線と複数列のデータ線との交差に対応して複数の画素が設けられた表示パネルと、
を具備し、
前記表示パネルでは、前記垂直走査に係る走査線が選択され、前記水平走査に係るデータ線に前記データ信号が供給され、
前記複数の画素の各々は、スイッチング素子と、画素容量とを有し、
前記スイッチング素子は、その一端が自身に対応するデータ線に接続されるとともに、自身に対応する走査線が選択されたときに一端と他端との間で導通状態となり、
前記画素容量の一端は、前記スイッチング素子の他端に接続され、前記画素容量の他端がコモン電極である
ことを特徴とする電気光学装置。 - 請求項4に記載の電気光学装置を有することを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006214185A JP4678345B2 (ja) | 2006-08-07 | 2006-08-07 | 電気光学装置、表示データの処理回路、処理方法および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006214185A JP4678345B2 (ja) | 2006-08-07 | 2006-08-07 | 電気光学装置、表示データの処理回路、処理方法および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008040125A JP2008040125A (ja) | 2008-02-21 |
JP4678345B2 true JP4678345B2 (ja) | 2011-04-27 |
Family
ID=39175206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006214185A Expired - Fee Related JP4678345B2 (ja) | 2006-08-07 | 2006-08-07 | 電気光学装置、表示データの処理回路、処理方法および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4678345B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6167573B2 (ja) * | 2013-03-11 | 2017-07-26 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP6182914B2 (ja) * | 2013-03-13 | 2017-08-23 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
CN110291574B (zh) | 2017-02-24 | 2022-07-12 | 堺显示器制品株式会社 | 显示装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002229530A (ja) * | 2000-12-01 | 2002-08-16 | Seiko Epson Corp | 液晶表示装置、画像信号補正回路、画像信号補正方法および電子機器 |
JP2007148054A (ja) * | 2005-11-29 | 2007-06-14 | Sony Corp | 表示装置および表示装置の駆動方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2662307B2 (ja) * | 1990-07-09 | 1997-10-08 | シャープ株式会社 | 単純マトリックス駆動方式のカラー液晶表示装置 |
-
2006
- 2006-08-07 JP JP2006214185A patent/JP4678345B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002229530A (ja) * | 2000-12-01 | 2002-08-16 | Seiko Epson Corp | 液晶表示装置、画像信号補正回路、画像信号補正方法および電子機器 |
JP2007148054A (ja) * | 2005-11-29 | 2007-06-14 | Sony Corp | 表示装置および表示装置の駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2008040125A (ja) | 2008-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5023725B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
JP4114655B2 (ja) | 輝度ムラの補正方法、輝度ムラの補正回路、電気光学装置および電子機器 | |
JP2007323046A (ja) | 電気光学装置、駆動回路、駆動方法および電子機器 | |
JP2010079151A (ja) | 電気光学装置、その駆動方法、および電子機器 | |
JP4232819B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
JP4145937B2 (ja) | 液晶装置、その制御回路および電子機器 | |
JP2008185993A (ja) | 電気光学装置、処理回路、処理方法およびプロジェクタ | |
JP4678345B2 (ja) | 電気光学装置、表示データの処理回路、処理方法および電子機器 | |
JP4678344B2 (ja) | 電気光学装置、表示データの処理回路、処理方法および電子機器 | |
JP5617152B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
JP2008216425A (ja) | 電気光学装置、駆動方法および電子機器 | |
JP5023740B2 (ja) | 電気光学装置、データ信号の供給回路、供給方法および電子機器 | |
US20090073090A1 (en) | Digital signal processing apparatus, liquid crystal display apparatus, digital signal processing method and computer program | |
JP2007199418A (ja) | 電気光学装置、駆動方法および電子機器 | |
JP4103886B2 (ja) | 画像信号の補正方法、補正回路、電気光学装置および電子機器 | |
JP2012159759A (ja) | 電気光学装置、電気光学装置の制御方法および電子機器 | |
JP2007316380A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP2008046186A (ja) | 画像信号処理回路及び方法、電気光学装置、並びに電子機器 | |
JP2006276119A (ja) | データ信号供給回路、供給方法、電気光学装置および電子機器 | |
JP4552595B2 (ja) | 電気光学装置、その画像信号処理方法および電子機器 | |
JP2012220632A (ja) | 電気光学装置、電気光学装置の制御方法および電子機器 | |
US20120200556A1 (en) | Electrooptic device, method for controlling electrooptic device, and electronic apparatus | |
JP2006099034A (ja) | 電気光学装置の調整方法および調整装置 | |
JP2010026085A (ja) | 電気光学装置の駆動装置及び方法、並びに電気光学装置及び電子機器 | |
JP2006162872A (ja) | 画像信号供給方法、画像信号供給回路、電気光学装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4678345 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |