JP4678344B2 - 電気光学装置、表示データの処理回路、処理方法および電子機器 - Google Patents

Description

本発明は、電気光学装置において、いわゆる縦クロストーク等の発生を抑える技術に関する。

近年では、液晶装置のような電気光学装置を用いて縮小画像を形成するとともに、この縮小画像を光学系によって拡大投射するプロジェクタが普及しつつある。このような縮小画像を形成する電気光学装置では、画素間が非常に狭いので、いわゆるディスクリネーション（配向不良）が問題となるが、このディスクリネーションについては、隣接画素同士を互いに同一極性とする面反転（フレーム反転ともいう）方式を採用することで回避することができる（特許文献１参照）。
特開２００５−２５７８３６号公報

しかしながら、この面反転方式では、例えば灰色を背景として黒色領域をウィンドウ表示させようとする場合、図１２に示されるように、黒色領域の上および下側の灰色領域が、他の灰色領域の明るさと異なってしまう現象（これを縦クロスロークと便宜的に呼ぶことにする）が発生する。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、上述した縦クロストークの発生を抑えた電気光学装置、表示データの処理回路、処理方法および電子機器を提供することにある。

上記目的を達成するために本発明に係る表示データの処理回路は、画素の階調を指定する表示データが少なくとも１フレーム分格納されるとともに、格納した表示データが垂直および水平走査の順に読み出されるフレームメモリと、前記フレームメモリに格納される表示データで指定される階調に応じた値と基準となる灰色階調を示す階調値との差を列毎に１フレーム分累積して、第１累積値として出力する第１累積回路と、前記フレームメモリから読み出された表示データで指定される階調に応じた値と前記基準となる灰色階調を示す階調値との差を１フレームの開始から列毎に累積して、第２累積値として出力する第２累積回路と、前記フレームメモリから表示データが読み出されたときに、当該表示データの列に対応して求められた第１累積値から当該列に対応する第２累積値を減算する減算回路と、当該減算値と前記第２累積値との加算値に応じた値を補正値として出力する補正値出力回路と、前記フレームメモリから読み出された表示データを、当該表示データの列に応じた補正値で補正する補正回路と、前記補正回路により補正された表示データを、少なくとも１フレーム以上の期間毎に、所定の電位を基準にして高位側の正極性および低位側の負極性の電圧で交互に変換してデータ信号として、表示パネルに供給する変換回路と、を具備することを特徴とする。本発明において、ある画素の表示データについて、第１累積値から第２累積値を減算した減算値は、当該画素が選択される１フレームの期間のうちの非選択期間におけるデータ線の電圧に対応し、第２累積値は、当該画素が選択される１フレームの期間の次のフレームの期間であって当該画素が再び選択されるまでの非選択期間におけるデータ線の電圧を示す。したがって、当該減算値と当該第２累積値との加算値は、データ信号を書き込んだ後の非選択期間におけるデータ信号の電圧を示すことになり、この加算値に応じた補正値で、表示データを補正することにより、非選択期間におけるデータ線の電圧の影響を予め相殺することができる。

本発明において、前記補正値出力回路は、当該減算値と前記第２累積値との加算値に所
定の係数を乗じた値を補正値として出力する構成としても良い。また、本発明において、前記第１累積回路は、表示データで指定される階調値と基準となる階調値との差を列毎に累積して、第１累積値とし、前記第２累積回路は、表示データで指定される階調値と前記基準となる階調値との差を列毎に累積して、第２累積値とする構成としても良い。
なお、本発明は、表示データの処理回路のみならず、表示データの処理方法としても、さらには、当該表示データの処理回路を有する電気光学装置、当該電気光学装置を有する電子機器としても、それぞれ概念することが可能である。

以下、本発明の実施の形態について図面を参照して説明する。図１は、本発明の実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置１は、表示パネル１０と処理回路５０とに大別される。このうち、処理回路５０は、表示パネル１０の動作等を制御する回路モジュールであり、表示パネル１０とは、例えばＦＰＣ（flexible printed circuit）基板によって接続される。
処理回路５０は、走査制御回路５２、表示データ処理回路５６および変換回路６０を含む。表示データ処理回路５６は、外部上位装置（図示省略）から垂直同期信号Ｖsync、水平同期信号Ｈsyncおよびドットクロック信号Ｄclkに同期して供給される表示データＤataを、一旦メモリに格納した後、表示パネル１０の駆動に同期して読み出すとともに、補正して、補正済みの表示データＤsとして出力するものである。走査制御回路５２は、垂直
同期信号Ｖsync、水平同期信号Ｈsyncおよびドットクロック信号Ｄclkに同期して表示パ
ネル１０を駆動するための制御信号ＣtrX、ＣtrYを生成するとともに、表示データ処理回路５６におけるデータ信号の格納・読み出し等を制御したり、変換回路６０に対して極性指示信号Ｐolを出力したりする。

表示データＤataは、表示パネル１０における画素の階調を、例えば８ビットで（２５
６段階で）指定するデータであり、最も暗い階調（黒色）を指定するときに十進値で「２５５」となり、以下徐々に明るい階調を指定するにつれて十進値が低下して、最も明るい階調（白色）を指定するときに十進値で「０」となる。なお、上位装置によっては、暗い階調を指定するときに「０」となり、明るい階調を指定するときに「２５５」となる場合もあるが、この場合には前段に変換回路を設けて、暗い階調を指定するときに「２５５」となり、明るい階調を指定するときに「０」となるように変換すれば良い。

ここで、後述するように表示パネル１０は、縦４８０行×横６４０列の画素配列を有する。このため、表示データＤataは、図５に示されるように画素を垂直および水平走査し
た順番で供給される。
詳細には、表示データＤataは、まず１行目の画素に対応するものが１行１列、１行２
列、…、１行６４０列という順番で供給され、次に、２行目の画素に対応するものが２行１列、２行２列、…、２行６４０列という順番で供給され、以下同様にして、４８０行目の画素に対応するものが４８０行１列、４８０行２列、…、４８０行６４０列という順番で供給される。

このように表示パネル１０のすべての画素に対応する表示データＤataが供給される期
間を１フレームの期間とすると、表示データＤataは、垂直同期信号Ｖsyncの供給タイミ
ングを契機として１フレーム分供給されるとともに、水平同期信号Ｈsyncの供給タイミングを契機として１行分供給される。ここで、本実施形態において垂直同期信号Ｖsyncは、周波数６０Ｈｚ（周期１６．７ミリ秒）である。さらに、ドットクロックＤclkについて
は、表示データＤataのうち、１画素分が供給される期間を規定する。
なお、垂直同期信号Ｖsync、水平同期信号ＨsyncおよびドットクロックＤclkについて
は、本発明において特に重要ではないので、これらの波形等について図示を省略している
。また、表示データＤataは、表示データ処理回路５６により補正処理が施されるが、そ
の補正済みの表示データＤsも、画素の階調を指定することに代わりはない。ただし、指
定する階調値が補正処理により修正されている。

変換回路６０は、補正済みの表示データＤsを、極性指定信号Ｐolで指定された極性の
電圧を有するデータ信号Ｖidに変換するものである。
ここで、極性指示信号Ｐolは、本実施形態では、例えばＨレベルであれば正極性書込を指定し、Ｌレベルであれば負極性書込を指定する信号であり、図６に示されるように、１フレームの期間毎に極性反転する。すなわち、本実施形態では、１フレームの期間において全ての画素に対する書込極性を同一とするフレーム（面）反転方式としている。なお、書込極性を１フレーム毎に反転させる理由は、液晶に直流成分が印加されることによる劣化を防止するためである。また、書込極性の基準は、コモン電極に印加される電圧ＬＣcomによりもやや高位側に設定された基準電圧Ｖcであり、これよりも高位側を正極性とし、基準電圧Ｖcよりも低位側を負極性としている。

次に、表示パネル１０について説明する。図３は、表示パネル１０の構成を示す図であり、図４は、表示パネル１０における画素の構成を示す図である。
図３に示されるように、表示パネル１０は、表示領域１００の周辺に走査線駆動回路１３０およびデータ線駆動回路１４０を内蔵した周辺回路内蔵型となっている。表示領域１００では、４８０行の走査線１１２が行（Ｘ）方向に延在するように設けられ、また、６４０列のデータ線１１４が列（Ｙ）方向に延在するように、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられ、さらに、画素１１０が４８０行の走査線１１２と６４０列のデータ線１１４との交差に対応して、それぞれ配列している。したがって、本実施形態では、画素１１０が縦４８０行×横６４０列でマトリクス状に配列することになるが、本発明をこの配列に限定する趣旨ではない。

図４は、ｉ行及びこれと１行下で隣接する（ｉ＋１）行と、ｊ列及びこれと１列右で隣接する（ｊ＋１）列との交差に対応する２×２の計４画素分の構成を示している。なお、ｉ、（ｉ＋１）は、画素１１０が配列する行を一般的に示す場合の記号であって、１以上４８０以下の整数である。また、ｊ、（ｊ＋１）は、画素１１０が配列する列を一般的に示す場合の記号であって、１以上６４０以下の整数である。
図４に示されるように、各画素１１０は、ｎチャネル型の薄膜トランジスタ（thin film transistor：以下単に「ＴＦＴ」と略称する）１１６と液晶容量（画素容量）１２０とを有する。
ここで、各画素１１０については互いに同一構成なので、ｉ行ｊ列に位置するもので代表させて説明すると、当該ｉ行ｊ列の画素１１０におけるＴＦＴ１１６のゲート電極はｉ行目の走査線１１２に接続される一方、そのソース電極はｊ列目のデータ線１１４に接続され、そのドレイン電極は液晶容量１２０の一端たる画素電極１１８に接続されている。また、液晶容量１２０の他端は、コモン電極１０８である。このコモン電極１０８は、全ての画素１１０にわたって共通であって、時間的に一定の電圧ＬＣcomが印加されている
。

この表示パネル１０は、特に図示しないが、素子基板と対向基板との一対の基板が一定の間隙を保って貼り合わせられるとともに、この間隙に液晶が封止された構成となっている。このうち、素子基板には、走査線１１２や、データ線１１４、ＴＦＴ１１６および画素電極１１８が走査線駆動回路１３０やデータ線駆動回路１４０とともに形成される一方、対向基板にコモン電極１０８が形成されて、これらの電極形成面が互いに対向するように一定の間隙を保って貼り合わせられている。このため、本実施形態において液晶容量１２０は、画素電極１１８とコモン電極１０８とが液晶１０５を挟持することによって構成されることになる。
なお、本実施形態では説明の便宜上、液晶容量１２０において保持される電圧実効値がゼロに近ければ、液晶容量を通過する光の透過率が最大となって白色になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小の黒色になるノーマリーホワイトモードに設定されている。

この構成において、走査線１１２に選択電圧を印加し、ＴＦＴ１１６をオン（導通）させるとともに、画素電極１１８に、データ線１１４およびオン状態のＴＦＴ１１６を介して、階調（明るさ）に応じた電圧のデータ信号を供給することにより、選択電圧を印加した走査線１１２とデータ信号を供給したデータ線１１４との交差に対応する液晶容量１２０に、階調に応じた電圧実効値を保持させることができる。
なお、画素１１０には、蓄積容量１０９が、液晶容量１２０と電気的に並列となるように設けられている。詳細には、蓄積容量１０９の一端は、画素電極１１８（ＴＦＴ１１６のドレイン電極）に接続される一方、その他端は、全画素にわたって容量線１０７に共通接続されている。この容量線１０７は、時間的に一定の電位、例えば接地電位Ｇndに保たれる。

走査線駆動回路１３０は、図６に示されるように、各フレームの期間において１、２、３、…、４８０行目の走査線１１２を、この順番で選択するとともに、選択した走査線１１２にＨレベルに相当する選択電圧Ｖddを、非選択の走査線１１２にＬレベルに相当する非選択電圧（接地電位Ｇnd）を、それぞれ走査信号Ｇ1、Ｇ2、Ｇ3、…、Ｇ480として供給するものである。
ここで、１行の走査線が選択される期間が水平走査期間（Ｈ）である。なお、図６においては、各フレームの期間のうち、走査信号Ｇ1がＨレベルになってからＧ480がＬレベルとなるまでの期間を垂直有効表示期間Ｆaとし、残りの期間を水平帰線期間Ｆbとしている。
なお、走査線駆動回路１３０は、実際には、シフトレジスタであり、走査制御回路５２から供給される転送開始パルスＤyを、クロック信号Ｃlyのレベルが反転する毎に順次シ
フトするとともに、そのパルス幅をクロック信号Ｃlyの半分周期に狭めて、走査信号として出力する構成であり、後述するようにフレームメモリから読み出される表示データの行に対応する走査信号がＨレベルとなるように制御される。
また、図１および図２において、制御信号ＣtrYとは、転送開始パルスＤyおよびクロック信号Ｃlyを総称したものである。

データ線駆動回路１４０は、サンプリング信号出力回路１４２と、データ線１１４毎に設けられたｎチャネル型ＴＦＴ１４６を含む。このうち、サンプリング信号出力回路１４２は、図６または図７に示されるように、いずれかの走査信号Ｈレベルとなる水平有効表示期間において、順次排他的にＨレベルとなるサンプリング信号Ｓ1、Ｓ2、Ｓ3、Ｓ4、…、Ｓ640を出力するものである。
なお、サンプリング信号出力回路１４２は、走査線駆動回路１３０と同様にシフトレジスタであり、走査制御回路５２から供給される転送開始パルスＤxを、クロック信号Ｃlx
のレベルが反転する毎に順次シフトするとともに、そのパルス幅をクロック信号Ｃlxの半分周期に狭めて、サンプリング信号として出力する構成であり、フレームメモリから読み出される表示データの列のサンプリング信号を出力するように制御される。
また、図１および図２において、制御信号ＣtrXとは、転送開始パルスＤxおよびクロック信号Ｃlxを総称したものである。

一方、図３において各列のＴＦＴ１４６については、そのソース電極が、データ信号Ｖidが供給される画像信号線１７１に共通接続され、そのドレイン電極が、データ線１１４に接続され、そのゲート電極には、サンプリング信号が供給される。このため、ｊ列目のデータ線１１４にドレイン電極が接続されたＴＦＴ１４６は、ｊ列目に対応するサンプリ
ング信号ＳjがＨレベルになったときに、画像信号線１７１に供給されたデータ信号Ｖid
をｊ列目のデータ線１１４にサンプリングする構成となっている。

次に、フレーム反転方式における縦クロストークを解消するための表示データ処理回路５６を説明する前に、上記縦クロストークについて検討すると、その原因は、ＴＦＴ１１６におけるオフリークであると考えられる。
この点について詳述する。正極性書込を指定するフレームにおいて、灰色を背景として黒色の矩形領域をウィンドウ表示させる場合に、当該黒色領域よりも下側に位置する画素では、背景となる行を選択した後、次の負極性書込を指定するフレームに移行して、黒色を含む領域の行を選択することになる。
ＴＦＴ１１６がオフしている状態のオフ抵抗は、ソース電極に接続されたデータ線１１４の電圧が低いほど、小さくなる。換言すれば、ＴＦＴ１１６のオフリークは、正極性と負極性とでは負極性の方が大きくなり、また、負極性であれば、黒色を指定する電圧の方が大きくなる（ノーマリーホワイトモードである場合）。オフ抵抗が小さくなるにつれ、画素電極１１８は、ソース電極に接続されたデータ線の電圧に近づく。
このため、灰色領域と黒色領域とで兼用されるデータ線は、非選択期間において負極性書込を指定するフレームに移行したときに、オフリークの影響が最も大きくなる電圧側に振られるので、黒色領域よりも下側に位置する灰色領域の画素は、オフリークにより明るくなってしまう。

なお、正極性書込を指定するフレームにおいて、当該黒色領域よりも上側に位置する画素では、背景となる行を選択した後、同じ正極性書込を指定するフレームにおいて、黒色を含む領域の行を選択することになる。このため、灰色領域と黒色領域とで兼用されるデータ線は、非選択期間において最大電圧側に振られるが、オフリークの影響が比較的小さいので、黒色領域よりも上側に位置する灰色領域の画素は、下側ほど階調変化が現れない。

一方、負極性書込を指定するフレームにおいて、同様に灰色を背景として黒色の矩形領域をウィンドウ表示させる場合に、当該黒色領域よりも上側に位置する画素では、背景となる行を選択した後、同一の負極性書込を指定するフレームにおいて、黒色を含む領域の行を選択することになる。このため、灰色領域と黒色領域とで兼用されるデータ線は、非選択期間において、オフリークの影響が最も大きくなる電圧側に振られるので、黒色領域よりも上側に位置する灰色領域の画素は、オフリークにより明るくなってしまう。
なお、負極性書込を指定するフレームにおいて、当該黒色領域よりも下側に位置する画素では、背景となる行を選択した後、次の正極性書込を指定するフレームに移行するので、非選択期間において最大電圧側に振られるが、オフリークの影響が比較的小さいので、黒色領域よりも下側に位置する灰色領域の画素は、上側ほど階調変化が現れない。

正極性書込を指定するフレームと負極性書込を指定するフレームとは時間的に交互に現れるので、両フレームとの影響が平均化された場合を考えると、黒色領域の上側および下側に位置する灰色領域は、他の灰色領域と比較して平均値でみて明るくなってしまい、上述した縦クロスロークが発生するのである。

このような縦クロストークは、ＴＦＴ１１６のオフリークが原因であり、その影響の大きさは、ＴＦＴ１１６がオンとなった後、次回オンするまでの非選択期間においてデータ線１１４がどのような電圧となるかによって決まる。
そこで、本実施形態における表示データ処理回路５６は、各画素の表示データに対し、そのデータ信号を書き込んだ後の非選択期間におけるデータ信号の電圧の影響を予め相殺するように、補正するような構成としたものである。

図２は、表示データ処理回路５６の構成を示す図である。
この図において、フレームメモリ５６１は、縦４８０行×横６４０列の画素配列に対応して記憶領域を有し、各記憶領域においては、画素に対応する表示データを記憶する。詳細には、フレームメモリ５６１では、上位装置から、図５に示される画素の順番で供給される表示データＤataが格納されるとともに、すでに格納された表示データＤataが１フレームの期間だけ遅延されて、垂直および水平走査する順番で読み出される。このときのフレームメモリ５６１に対する表示データＤataの格納および読み出しは、走査制御回路５
２によって、垂直同期信号Ｖsync、水平同期信号Ｈsyncおよび垂直同期信号Ｖsyncにしたがって制御される。

累積回路５７１（第１累積回路）は、１、２、３、…、６４０列の各々に対応する累積器の集合体であり、上位装置から供給される表示データＤataのうち同一列同士に属する
ものを順次累積し、１フレーム分供給された時点で累積値をラッチして、走査制御回路５２の制御にしたがって出力するものである。
一方、累積回路５７２（第２累積回路）は、同じく１、２、３、…、６４０列の各々に対応する累積器の集合体であるが、フレームメモリ５６１から、垂直および水平走査にしたがって読み出された表示データのうち同一列に属するものを１フレームの期間の開始から順次累積するとともに、フレームメモリ５６１から読み出される表示データの列に対応する累積値を出力するものである。
なお、累積回路５７１の累積結果は、１行１列の画素に対応する表示データＤataが上
位装置から供給される前にリセットされ、累積回路５７２の累積結果は、１行１列の画素に対応する表示データがフレームメモリ５６１から読み出される前にリセットされる。

減算回路５６５は、フレームメモリ５６１から読み出される表示データの列に対応して累積回路５７１から出力された累積値から、同一列に対応して累積回路５７２から出力された累積値を減算するものである。
乗算回路５６６は、減算回路５６５から出力される減算値に、走査制御回路５２から供給される係数ｋ1を乗算するものである。
また、乗算回路５６７は、フレームメモリ５６１から読み出される表示データの列に対応して累積回路５７２から出力された累積値に、走査制御回路５２から供給される係数ｋ2を乗算するものである。
なお、走査制御回路５２は、正極性書込を指定するフレームと負極性書込を指定するフレームとにおいて係数ｋ1、k2を異ならせる。ここで、係数ｋ1、ｋ2を異ならせる理由に
ついては後述する。

補正値出力回路５６８は、乗算回路５６６、５６７による乗算値から、フレームメモリ５６１から読み出された表示データに対する補正値を出力するものである。詳細には、補正値出力回路５６８は、本実施形態では、加算回路５６８１であり、乗算回路５６６による乗算値と乗算回路５６７による乗算値との加算値を、補正値として出力するものである。
補正回路５６４は、フレームメモリ５６１から読み出される表示データに、補正値出力回路５６８による補正値を加算し、補正済みの表示データＤsとして出力するものである
。

次に、本実施形態に係る電気光学装置１の動作について説明する。
まず、外部上位装置から、表示データＤataがフレーム毎に図５に示される順番で供給
されて、表示データ処理回路５６のフレームメモリ５６１に格納される。一方、フレームメモリ５６１からは１フレームの期間前に格納された表示データが同じ順番で読み出されるとともに、補正値が補正回路５６４に加算されて、補正済みの表示データとして出力される。
したがって、フレームメモリ５６１から読み出されて補正された補正済みの表示データＤsは、外部上位装置から供給される表示データＤataに対して、１フレームの期間だけ遅延した関係にある。
なお、表示データ処理回路５６における動作については後述する。

一方、外部上位装置からの表示データＤataの格納およびフレームメモリ５６１からの
読み出しに合わせて、走査制御回路５２は、転送開始パルスＤy、Ｄx、クロック信号Ｃly、Ｃlxをそれぞれ供給する。
詳細には、走査制御回路５２は、１行目の画素に対応する表示データを１行分読み出す期間において走査信号Ｇ1がＨレベルとなるように制御するとともに、１行１列、１行２
列、１行３列、…、１行６４０列の画素に対応する表示データを読み出すタイミングにおいて、それぞれサンプリング信号Ｓ1、Ｓ2、Ｓ3、…、Ｓ640が番にＨレベルとなるようにサンプリング信号出力回路１４２を制御する。

走査制御回路５２は、１フレームの期間毎に極性指示信号Ｐolを反転させるが、ここで、極性指示信号ＰolをＨレベルとして正極性書込を指定するフレームであるとする。走査信号Ｇ1がＨレベルとなる期間において、最初に出力される補正済みの表示データＤsは、１行１列の画素に対応するものであり、変換回路６０によって、基準電圧Ｖcに対して当
該表示データで指定された電圧だけ高位側電圧のデータ信号Ｖidに変換される。
走査信号Ｇ1がＨレベルになると、１行目の画素１１０におけるＴＦＴ１１６がすべて
オンになる。さらに、１行１列の補正済みの表示データＤsが出力されるタイミングでは
、サンプリング信号Ｓ1がＨレベルとなるので、１列目のＴＦＴ１４６がオンになる。こ
のため、１行１列に対応するデータ信号Ｖidは、１列目のデータ線１１４にサンプリングされて、１行１列の画素１１０における画素電極１１８に印加されることになる。

次に出力される補正済みの表示データＤsは、１行２列の画素に対応するものであり、
変換回路６０によって、同様に基準電圧Ｖcに対して当該表示データで指定された電圧だ
け高位側電圧のデータ信号Ｖidに変換される。１行２列の補正済みの表示データＤsが出
力されるタイミングでは、サンプリング信号Ｓ2がＨレベルとなるので、２列目のＴＦＴ
１４６がオンになる。このため、１行２列に対応するデータ信号Ｖidは、２列目のデータ線１１４にサンプリングされるとともに、１行２列の画素１１０における画素電極１１８に印加されることになる。
以下同様に、１行３列、１行４列、１行５列、…、１行６４０列の画素に対応する補正済みの表示データが出力されると、これらの画素に対応するデータ信号Ｖidは、１行３列、１行４列、１行５列、…、１行６４０列の画素１１０における画素電極１１８に順番に印加されることになる。これにより、１行目の画素に対し、階調に応じた電圧のデータ信号Ｖidが書き込まれることになる。
さらに同様な動作は、２、３、４、…、４８０行目についても実行される。

図７は、正極性書込が指定されるフレームにおいて表示パネル１０に供給されるデータ信号Ｖidの一例を示す図であり、ｉ行目、および、これに続く（ｉ＋１）行目の走査線が選択される場合、すなわち、走査信号Ｇi、Ｇ(i+1)が順番にＨレベルとなる場合を示している。データ信号Ｖidは、正極性書込が指定されていれば、黒色に相当する電圧Ｖb(+)から白色に相当する電圧Ｖw(+)までの範囲であって、基準電圧Ｖcに対して、画素の階調に
応じた分だけ高位側の電圧となる。
例えば、走査信号ＧiがＨレベルであって、サンプリング信号Ｓ1がＨレベルとなる場合のデータ信号Ｖidは、図において↑で示されるように、基準電圧Ｖcよりも、ｉ行１列の
画素に対応する補正済みの表示データで指定された電圧だけ高位側電圧となる。
なお、図７においては、水平走査期間（Ｈ）のうち、サンプリング信号Ｓ1がＨレベル
になってからＳ640がＬレベルとなるまでの期間を水平有効表示期間とし、残りの期間を
水平帰線期間としている。この水平帰線期間において、データ信号Ｖidを、黒色に相当する電圧Ｖb(+)としている理由は、タイミングズレ等により画素に印加されても、表示に寄与しないようにするためであり、水平帰線期間であれば例えば変換回路６０が強制的に出力する構成により実現される。また、同図においてデータ信号Ｖidの電圧を示す縦スケールは、サンプリング信号等の電圧を示す縦スケールよりも拡大してある（後述する図８でも同様である）。

次のフレームでは、走査制御回路５２が極性指示信号ＰolをＬレベルとして負極性書込を指定する。
このため、表示データ処理回路５６から出力される補正済みの表示データＤsは、変換
回路６０によって、基準電圧Ｖcに対して当該表示データで指定された電圧だけ低位側電
圧のデータ信号Ｖidに変換される。それ以外は、正極性書込を指定するフレームと同様であり、１、２、３、…、４８０行目の走査線が順番に選択されるとともに、各行について１、２、３、…、６４０列の画素の順番で、補正済みの表示データＤsで指定された階調
に応じた電圧のデータ信号Ｖidが書き込まれることになる。
なお、図８は、負極性書込が指定されるフレームにおいて表示パネル１０に供給されるデータ信号Ｖidの一例を示す図であり、
走査信号Ｇi、Ｇ(i+1)が順番にＨレベルとなる場合を示している。データ信号Ｖidは、負極性書込が指定されていれば、黒色に相当する電圧Ｖb(-)から白色に相当する電圧Ｖw(-)までの範囲であって、基準電圧Ｖcに対して、画素の階調に応じた分だけ低位側の電圧
となる。
例えば、走査信号ＧiがＨレベルであって、サンプリング信号Ｓ1がＨレベルとなる場合のデータ信号Ｖidは、図において↓で示されるように、基準電圧Ｖcよりも、ｉ行１列の
画素に対応する補正済みの表示データで指定された電圧だけ低位側電圧となる。
このような正極性書込が指定されるフレームと、負極性書込が指定されるフレームとが交互に実行されることにより、液晶容量１２０に直流成分が印加されるのが防止される。

次に、表示データ処理回路５６の処理動作について説明する。
上述したように、フレームメモリ５６１では、上位装置から、図５に示される画素の順番で表示データＤataが格納される。１フレーム分の表示データＤataが供給されると、累積回路５７１の各列に対応する累積器では、その列の表示データを１行目から４８０行目まで累積してラッチする。例えばｊ列目に対応する累積器では、１行ｊ列、２行ｊ列、３行ｊ列、…、４８０行ｊ列の表示データＤataが累積される。
１フレーム分の表示データＤataがフレームメモリ５６１に格納されると、今度は格納
した順番同じ順番で、格納速度と同じ速度で読み出される。なお、この読み出しと並行して、次のフレーム分の表示データＤataが格納される。

ここで、フレームメモリ５６１からｉ行ｊ列の画素に対応する表示データが読み出されるとき、累積回路５７１からは、１行ｊ列、２行ｊ列、３行ｊ列、…、４８０行ｊ列の画素に対応する表示データを順次累積した値、つまり、ｊ列目の累積値が出力される一方、累積回路５７２からは、１行目からｉ行目までであってｊ列目の画素に対応する表示データを累積した値が出力される。

ｉ行ｊ列の画素の非選択期間は、（ｉ＋１）行目から４８０行目までが選択される期間、および、次のフレームの期間における１行目から（ｉ−１）行目までが選択される期間である。
このうち、減算回路５６５から出力される減算値は、（ｉ＋１）行目から最終４８０行目までであってｊ列目の画素に対応する表示データを累積した値、すなわち、ｉ行目の書き込み後、その書き込みフレームにおいて同一書込極性となる４８０行目までの表示データを累積した値である。
ここで、減算回路５６５による減算値に係数ｋ1を乗じる構成となっているが、その理
由は、当該減算値を、非選択期間のうち、（ｉ＋１）行目から４８０行目までが選択される期間においてＴＦＴ１１６のオフリークによる液晶容量の電圧変動分に相当する補正量に変換するためである。
データ信号の電圧は、表示データ（で示される階調）とともに書込極性で定まるが、上述したようにオフリークの程度は、データ線の電圧が正極性である場合よりも負極性である場合の方が大きい。
このため、走査制御回路５２は、極性指示信号をＨレベルとして正極性書込を指定するフレームのときに供給する係数ｋ1を、極性指示信号をＬレベルとして負極性書込を指定
するフレームのときに供給する係数ｋ1よりも小さくする。つまり、走査制御回路５２は
、正極性書込を指定するフレームのときの係数ｋ1を比較的小、負極性書込を指定するフ
レームのときの係数ｋ1を比較的大とする。
これにより、乗算回路５６６による乗算値は、ｉ行ｊ列の画素の非選択期間のうち、図５において、書き込み時と同極性となる（ｉ＋１）行目から４８０行目までが選択される期間において、ＴＦＴ１１６のオフリークによる液晶容量の電圧変動分を相殺するための補正量となる。

一方、累積回路５７２から出力される累積値は、１行目からｉ行目までであってｊ列目の画素に対応する表示データを累積した値であるので、ｉ行ｊ列の画素の非選択期間のうち、１行目からｉ行目までが選択される期間におけるｊ列目のデータ線の電圧を反映した値となる。
厳密にいえば、ｉ行ｊ列の画素における非選択期間には、ｉ行目が選択される期間が含まれないので、累積回路５７２による累積値から、ｉ行ｊ列の画素の表示データを除く必要があるが、４８０行のうちの１行分であり、十分小さいので無視している。ただし、正確性を期すならば、累積回路５７２による累積値から、ｉ行ｊ列の画素の表示データを減算する構成としても良い。
なお、以下にあっては、累積回路５７２から出力される累積値は、１行目から（ｉ−１）行目までであってｊ列目の画素に対応する表示データを累積した値として説明する。

ところで、１行目から（ｉ−１）行目までが選択される期間は、ｉ行ｊ列の画素の表示データを読み出している（ｉ行目が選択されている）現時点のフレームよりも時間的に未来である次フレームであり、現時点のフレームにおける書込極性とは反転する。
このため、累積回路５７２による累積値を、非選択期間のうち、１行目から（ｉ−１）行目までが選択される期間においてＴＦＴ１１６のオフリークによる液晶容量の電圧変動分に相当する補正量に変換するためには、係数ｋ2を、現時点のフレームにおける書込極
性を反転した関係で供給する必要がある。
このため、走査制御回路５２は、極性指示信号をＨレベルとして正極性書込を指定するフレームのときに供給する係数ｋ2を、極性指示信号をＬレベルとして負極性書込を指定
するフレームのときに供給する係数ｋ2よりも大きくする。つまり、走査制御回路５２は
、正極性書込を指定するフレームのときの係数ｋ2を比較的大、負極性書込を指定するフ
レームのときの係数ｋ2を比較的小とする。
これにより、乗算回路５６７による乗算値は、ｉ行ｊ列の画素の非選択期間のうち、図５において、書き込み時と反対極性となる１行目から（ｉ−１）行目までが選択される期間において、ＴＦＴ１１６のオフリークによる液晶容量の電圧変動分を相殺するための補正量となる。

このため、乗算回路５６６による乗算値と乗算回路５６７による乗算値とを加算回路５６８１によって加算した補正値は、ｉ行ｊ列の画素の非選択期間において、ＴＦＴ１１６のオフリークによる液晶容量の電圧変動分を相殺するための補正量となる。
この補正量が、フレームメモリ５６１から読み出されたｉ行ｊ列の画素の表示データに
加算されて、変換回路６０によりデータ信号Ｖidに変換されると、ＴＦＴ１１６のオフリークにより電圧変動分が相殺されるので、縦クロストークの発生を抑えることが可能となる。

上述した実施形態においては、加算回路５６８１による加算値を補正値とする構成としたが、図９に示されるように、補正値出力回路５６８に、さらに乗算回路５６８２を持たせて、加算回路５６８１による加算値に、係数ｋ3を乗算して、この乗算値を補正値とす
る構成でも良い。加算回路５６８１による加算値を補正値とする構成では、縦クロストークの発生を抑えることができると考えられるが、係数ｋ1、ｋ2については、表示データの累積値に乗じることによって、オフリークによる液晶容量の電圧変動分に変換するという性質であるので、補正量については微調整する余地がある。そこで、加算回路５６８１による加算値に、係数ｋ3を乗算して調整することによって、縦クロストーク等の発生をよ
り適度に抑えることができると考えられる。

また、実施形態においては、累積回路５７１に、同じ列の表示データＤataを順次累積
する構成とした。ここで、例えば、画素１１０を最も暗い黒色や最も明るい白色とさせる場合、液晶容量１２０の電圧実効値がオフリーク等により変動したとしても、明るさの変化としては視認されにくい。逆に、画素１１０を灰色とさせる場合、液晶容量１２０の電圧実効値がオフリーク等によりわずかでも変動すると、明るさの変化としては視認されやすい。すなわち、縦クロストーク等が発生しやすいのは、画素を灰色の中間階調で表示させる場合である。
このため、図１０に示されるように、減算回路５８１を設けて、表示データＤataから
、灰色階調を示す基準データＲefを減算して、この減算成分を順次累積する構成とし、減算回路５８２を設けて、フレームメモリ５６１から読み出された表示データから、基準データＲefを減算して、この減算成分を順次累積する構成としても良い。このときに減算成分がマイナスとなる場合（すなわち、表示データにより示される階調値が基準データＲefにより示される階調値よりも小さい場合）、この減算成分を強制的にゼロとしても良い。
この構成では、基準データＲefで示される階調以上の成分だけが累積され、この累積値に基づいて補正量が求められるので、より液晶容量１２０におけるＶ−Ｔ（電圧−透過率）特性を考慮して、縦クロストーク等の発生を抑えることが可能となる。

上述した説明では、書込極性の基準電圧Ｖcは、コモン電極１０８に印加される電圧Ｌ
Ｃcomよりも若干高位に設定しているが、この理由は、ＴＦＴ１１６のゲート・ドレイン
間の寄生容量に起因して、オンからオフに状態変化するときにドレイン電極（画素電極１１８）の電位が低下する現象（プッシュダウン、突き抜け、フィールドスルーなどと呼ばれる）が発生するためである。
仮に、画素１１０におけるＴＦＴ１１６が理想的なスイッチとして機能する場合であれば、書込極性の基準電圧は、コモン電極１０８に印加される電圧ＬＣcomと一致させれば
良い。ただし、実際には、書込極性の基準電圧を電圧ＬＣcomと一致させてしまうと、プ
ッシュダウンのために、負極性書込による液晶容量１２０の電圧実効値が、正極性書込による実効値よりも若干大きくなってしまう（ＴＦＴ１１６がｎチャネルの場合）。このため、液晶容量１２０に直流成分が印加されてしまうので、書込極性の基準電圧Ｖcを、プ
ッシュダウンの影響が相殺されるように、電圧ＬＣcomよりも高位側にオフセットして設
定しているのである（図７、図８参照）。

上述した実施形態では、ある１行の走査線１１２に対応する走査信号がＨレベルとなったときに、当該走査線に位置する１列〜４８０列の画素に対応するデータ信号Ｖidを順番に供給する、いわゆる点順次の構成としたが、データ信号を時間軸にｎ（ｎは２以上の整数）倍に伸長するとともに、ｎ本の画像信号線に供給する、いわゆる相展開（シリアル−パラレル変換ともいう）駆動を併用した構成としても良いし（特開平２０００−１１２４
３７号公報参照）、すべてのデータ線１１４に対しデータ信号を一括して供給する、いわゆる線順次の構成としても良い。
さらに、実施形態では、電圧無印加状態において白色を表示するノーマリーホワイトモードとしたが、電圧無印加状態において黒色を表示するノーマリーブラックモードとしても良い。また、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３画素で１ドットを構成して、カラー表示を行うとしても良い。表示領域１００は透過型に限られず、反射型や、両者の中間的な半透過半反射型であっても良い。

次に、上述した実施形態に係る電気光学装置を用いた電子機器の例について説明する。図１１は、上述した電気光学装置１をライトバルブとして用いた３板式プロジェクタの構成を示す平面図である。
このプロジェクタ２１００において、ライトバルブに入射させるための光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。

ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態における電気光学装置１の表示パネル１０と同様であり、外部上位装置（図示省略）から供給されるＲ、Ｇ、Ｂの各色に対応する表示データでそれぞれ駆動されるものである。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、レンズユニット１８２０によって正転拡大投影されるので、スクリーン２１２０には、カラー画像が表示されることとなる。

なお、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右反転像を表示させる構成となっている。

また、電子機器としては、図１１を参照して説明した他にも、直視型、例えば携帯電話や、パーソナルコンピュータ、テレビジョン、ビデオカメラのモニタ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、本発明に係る電気光学装置が適用可能なのは言うまでもない。

本発明の実施形態に係る電気光学装置の構成を示すブロック図である。 同電気光学装置における表示データ処理回路の構成を示す図である。 同電気光学装置における表示パネルの構成を示す図である。 同表示パネルにおける画素の構成を示す図である。 同電気光学装置における垂直および水平走査を示す図である。 同電気光学装置における垂直走査を示す図である。 同電気光学装置における水平走査を示す図である。 同電気光学装置における水平走査を示す図である。 同電気光学装置における表示データ処理回路の別構成を示す図である。 同電気光学装置における表示データ処理回路の別構成を示す図である。 実施形態に係る電気光学装置を用いたプロジェクタの構成を示す図である。 縦クロスロークによる表示品位の低下を示す図である。

符号の説明

１…電気光学装置、１０…表示パネル、５０…処理回路、５２…走査制御回路、５６…表示データ処理回路、６０…変換回路、１０５…液晶、１０８…コモン電極、１１０…画素、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１１８…画素電極、１２０…液晶容量、１３０…走査線駆動回路、１４０…データ線駆動回路、１４２…サンプリング信号出力回路、１４６…ＴＦＴ、５６１…フレームメモリ、５６４…補正回路、５６５…減算回路、５７１…累積回路、５７２…累積回路、５６５…加算回路、５６８…補正値出力回路、２１００…プロジェクタ

Claims (5)

1. 画素の階調を指定する表示データが少なくとも１フレーム分格納されるとともに、格納した表示データが垂直および水平走査の順に読み出されるフレームメモリと、
   前記フレームメモリに格納される表示データで指定される階調に応じた値と基準となる灰色階調を指定する階調値との差を、列毎に１フレーム分累積して、第１累積値として出力する第１累積回路と、
   前記フレームメモリから読み出された表示データで指定される階調に応じた値と前記基準となる灰色階調を示す階調値との差を、フレームの開始から列毎に累積して、第２累積値として出力する第２累積回路と、
   前記フレームメモリから表示データが読み出されたときに、当該表示データの列に対応して求められた第１累積値から当該列に対応する第２累積値を減算する減算回路と、
   当該減算値と前記第２累積値との加算値に応じた値を補正値として出力する補正値出力回路と、
   前記フレームメモリから読み出された表示データを、当該表示データの列に応じた補正値で補正する補正回路と、
   前記補正回路により補正された表示データを、少なくとも１フレーム以上の期間毎に、所定の電位を基準にして高位側の正極性および低位側の負極性の電圧で交互に変換してデータ信号として、表示パネルに供給する変換回路と、
   を具備することを特徴とする表示データの処理回路。
2. 前記補正値出力回路は、当該減算値と前記第２累積値との加算値に所定の係数を乗じた値を補正値として出力する
   ことを特徴とする請求項１に記載の表示データの処理回路。
3. 画素の階調を指定する表示データを少なくとも１フレーム分格納するとともに、前記格納する表示データで指定される階調に応じた値と基準となる灰色階調を示す階調値との差を列毎に１フレーム分累積して、第１累積値として出力し、
   格納した表示データが垂直および水平走査の順に読み出し、
   読み出した表示データで指定される階調に応じた値と前記基準となる灰色階調を示す階調値との差を１フレームの開始から列毎に累積して、第２累積値として出力し、
   読み出された表示データの列に対応して求められた第１累積値から当該列に対応する第２累積値を減算し、
   当該減算値と前記第２累積値との加算値に応じた値を補正値として出力し、
   読み出した表示データを、当該表示データの列に応じた補正値で補正し、
   補正した表示データを、少なくとも１フレーム以上の期間毎に、所定の電位を基準にして高位側の正極性および低位側の負極性の電圧で交互に変換してデータ信号として、表示パネルに供給する
   ことを特徴とする表示データの処理方法。
4. 画素の階調を指定する表示データが少なくとも１フレーム分格納されるとともに、格納した表示データが垂直および水平走査の順に読み出されるフレームメモリと、
   前記フレームメモリに格納される表示データで指定される階調に応じた値と基準となる灰色階調を示す階調値との差を列毎に１フレーム分累積して、第１累積値として出力する第１累積回路と、
   前記フレームメモリから読み出された表示データで指定される階調に応じた値と前記基準となる灰色階調を示す階調値との差を１フレームの開始から列毎に累積して、第２累積値として出力する第２累積回路と、
   前記フレームメモリから表示データが読み出されたときに、当該表示データの列に対応して求められた第１累積値から当該列に対応する第２累積値を減算する減算回路と、
   当該減算値と前記第２累積値との加算値に応じた値を補正値として出力する補正値出力回路と、
   前記フレームメモリから読み出された表示データを、当該表示データの列に応じた補正値で補正する補正回路と、
   前記補正回路により補正された表示データを、少なくとも１フレーム以上の期間毎に、所定の電位を基準にして高位側の正極性および低位側の負極性の電圧で交互に変換してデータ信号として出力する変換回路と、
   複数行の走査線と複数列のデータ線との交差に対応して複数の画素が設けられた表示パネルと、
   を具備し、
   前記表示パネルでは、前記垂直走査に係る走査線が選択され、前記水平走査に係るデータ線に前記データ信号が供給され、
   前記複数の画素の各々は、スイッチング素子と、画素容量とを有し、
   前記スイッチング素子は、その一端が自身に対応するデータ線に接続されるとともに、自身に対応する走査線が選択されたときに一端と他端との間で導通状態となり、
   前記画素容量の一端は、前記スイッチング素子の他端に接続され、前記画素容量の他端がコモン電極である
   ことを特徴とする電気光学装置。
5. 請求項４に記載の電気光学装置を有することを特徴とする電子機器。

Images