JP2008046186A - 画像信号処理回路及び方法、電気光学装置、並びに電子機器 - Google Patents
画像信号処理回路及び方法、電気光学装置、並びに電子機器 Download PDFInfo
- Publication number
- JP2008046186A JP2008046186A JP2006219343A JP2006219343A JP2008046186A JP 2008046186 A JP2008046186 A JP 2008046186A JP 2006219343 A JP2006219343 A JP 2006219343A JP 2006219343 A JP2006219343 A JP 2006219343A JP 2008046186 A JP2008046186 A JP 2008046186A
- Authority
- JP
- Japan
- Prior art keywords
- image signal
- correction
- scanning
- pixel
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】液晶装置等の、例えば領域走査方式の如き、画素のライン状配列を飛ばして走査する走査方式が採用された電気光学装置について、ゴーストを低減し、高品位の画像表示を行う。
【解決手段】複数の画素が配列されてなる画素領域上での垂直方向への走査における表示の基本単位となる水平方向に延びる画素のライン状配列を、m(但し、mは1以上の自然数)本以上のライン状配列ずつ飛ばして走査を行う駆動手段を備えた電気光学装置において、画像信号処理回路(300)により、画像信号のうち、時間軸上における第i(但し、iは自然数)番目のライン状配列用に供給される第i画像信号と、第i+1番目のライン状配列用に供給される第i+1画像信号との差分を演算し、演算された差分に基づいて、第i+1画像信号に対して補正を行い、第i画像信号の存在に起因する画素領域上におけるゴーストを低減する。
【選択図】図12
【解決手段】複数の画素が配列されてなる画素領域上での垂直方向への走査における表示の基本単位となる水平方向に延びる画素のライン状配列を、m(但し、mは1以上の自然数)本以上のライン状配列ずつ飛ばして走査を行う駆動手段を備えた電気光学装置において、画像信号処理回路(300)により、画像信号のうち、時間軸上における第i(但し、iは自然数)番目のライン状配列用に供給される第i画像信号と、第i+1番目のライン状配列用に供給される第i+1画像信号との差分を演算し、演算された差分に基づいて、第i+1画像信号に対して補正を行い、第i画像信号の存在に起因する画素領域上におけるゴーストを低減する。
【選択図】図12
Description
本発明は、例えば液晶装置等の電気光学装置へ供給される画像信号に対して信号処理を施す画像信号処理回路及び方法の技術分野に関し、更に、該電気光学装置及びこれを備えて構成される液晶プロジェクタ等の各種電子機器の技術分野に関する。
この種の電気光学装置の駆動方式には、駆動中に発生する表示不良を低減するための工夫がなされている。例えば、表示画面のフリッカ、液晶の焼き付きや劣化を防ぐために、一般に極性反転駆動方式が採られる。面反転駆動方式では、フィールドやフレーム単位に、つまり画面毎に画像信号の極性が反転される。面反転駆動では、正極性フィールド(或いは、正極性フレーム)と負極性フィールド(或いは、負極性フレーム)とでは、中間電位に対する印加電圧が多かれ少なかれ非対称になるので、フィールド周期(或いは、フレーム周期)のフリッカが発生する。
フリッカの防止方法としては、1フレーム分の画像信号をメモリに蓄え、同一フレームの画像信号を、極性のみ反転させて2度用いることにより駆動周波数を高める、倍速駆動方式が知られている。これは、駆動周波数を上げると、人間の目ではフリッカが視認できなくなることを利用している。更にフリッカを低減すべく、複数の画素が配列された画素領域又は画素アレイ領域(或いは画像表示領域とも呼ばれる)を、例えば上下2分割や上下4分割など、部分的な領域に分けて、それらの領域別に垂直走査を行うと共に該垂直走査を領域間で交互に又は交替で行い、好ましくは部分的な領域別に上述の倍速駆動を行うと共に該倍速駆動を領域間で交互に又は交替で行うといった、領域を跨ぐ形で画素のライン状配列を飛ばして走査する走査方式(以下単に、“領域走査”或いは“領域走査方式”と称する)も、本願出願人により提案されている(特許文献1参照)。
しかしながら、特許文献1記載の領域走査の如き、画素のライン状配列を飛ばして走査する走査方式が採用された電気光学装置によれば、該飛ばされたライン状配列間における信号の干渉によって、ゴーストが発生し易くなる。具体的には、例えば、上下2分割の領域走査であれば、時間軸上で相前後して供給される2つの画像信号は、上下に半画面分も離れた画素部に供給され、相互に隣接する画素部の場合と比べて、画素部を構成する素子の特性や画素部に至る配線の特性に相異が生まれ易く、しかも異なる画素表示が行われる可能性が高いので、ゴーストを引き起こす電磁気的な要因の程度が、本質的に大きくなっている。加えて、上下に半画面分も離れた画素部間であると、ゴーストとして表示上で目立ち易くもなる。このように例えば領域走査方式の電気光学装置では、ゴーストが発生し易く、高品位の画像表示を行うことが困難であるという技術的問題点がある。
本発明は、例えば上述した問題点に鑑みなされたものであり、例えば領域走査方式の如き、画素のライン状配列を飛ばして走査する走査方式が採用された電気光学装置について、ゴーストを低減し、高品位の画像表示を行うことを可能ならしめる画像信号処理回路及び方法、このようにゴーストが低減され高品位の画像表示が可能な電気光学装置、並びに該電気光学装置を具備してなる各種電子機器を提供することを課題とする。
本発明の画像信号処理回路は上記課題を解決するために、複数の画素が配列されてなる画素領域上での垂直方向への走査における表示の基本単位となる水平方向に延びる前記画素のライン状配列を、m(但し、mは1以上の自然数)本以上の前記ライン状配列ずつ飛ばして、前記走査を行う駆動手段を備えた電気光学装置における、前記駆動手段へ前記ライン状配列の単位で供給される画像信号に対し、信号処理を施す画像信号処理回路であって、前記画像信号のうち、時間軸上における第i(但し、iは自然数)番目の前記ライン状配列用に供給される第i画像信号と、前記画像信号のうち、前記時間軸上における第i+1番目の前記ライン状配列用に供給される第i+1画像信号との差分を演算する差分演算手段と、該演算された差分に基づいて、前記第i+1画像信号に対して、前記第i画像信号の存在に起因する前記画素領域上におけるゴーストを低減するように補正を施す補正手段とを備える。
本発明の画像信号処理回路によれば、その動作時には、例えば前述した領域走査方式を採用する電気光学装置へ供給される画像信号に対し、次のように信号処理が施される。
即ち、電気光学装置では、駆動手段によって、例えば領域走査である、画素のライン状配列をm本以上のライン状配列ずつ飛ばした走査が行われる。ここに本発明に係る「走査」とは、垂直方向への垂直走査を意味する。このような走査は、典型的には、水平方向に並べられた一行の画素のみからなる画素行である画素のライン状配列における、アクティブマトリクス駆動による水平走査を伴うが、水平走査を伴わなくとも、以下に説明する本発明に係る信号処理は、相応に機能する。言い換えれば、本発明に係る「画素のライン状配列」は、このような垂直走査における表示の基本単位であり、典型的には、更に夫々が水平走査される画素行であるが、駆動方式によっては同時に書き込まれる或いは同時に表示される画素行であってもかまわない。また、このような水平走査においては更に、シリアルーパラレル変換された画像信号に基づいて、複数の画素に対して同時に書き込みが行われてもよい。
ここで仮に画像信号に対して何らの補正も施さねば、時間的に相前後してライン状配列に対して供給されるが故に、例えばアクティブマトリクス駆動におけるスイッチング素子における信号漏れ、配線の信号漏れ、素子間や配線間の寄生容量による相互作用など、何らかの電磁気的な要因に起因して、第i+1画像信号は、第i画像信号による影響を大なり小なり受ける。この結果、画素領域ではm本以上のライン状配列だけ上下に離れたライン状配列間で、例えば、似たような色や形が薄く出現してしまうなど、画素領域上におけるゴーストが大なり小なり発生する。
しかるに本発明によれば、画像信号処理回路によって、このような領域走査などの走査を行う駆動手段へライン状配列の単位で供給される画像信号に対し、信号処理が次のように行われる。尚、ライン状配列の単位で供給される画像信号は、例えば一又は複数のラインバッファやフレームバッファを介して、電気光学装置へ供給され、最終的にライン状配列をなす画素部に供給される。このため、最終的にライン状配列をなす画素部に供給される前のいずれかの段階において、第i画像信号と第i+1画像信号とは、時間軸上で相前後して供給される信号であれば、その信号経路については各種の形態が可能である。これに対応して、本発明に係る次に説明する差分演算や補正がどの段階で行われるかについても、各種の形態が可能であり、いずれにせよ最終的に第i画像信号と第i+1画像信号とに対して差分演算や補正が施されればよい。
先ず、例えばマイコン、プロセッサ、メモリ等を備えた差分演算手段によって、画像信号のうち、第i画像信号と第i+1画像信号との差分が、演算される。かかる演算は、典型的には画素単位で行われるが、例えば画素領域を上中下、左中右などの複数の画素ブロックに分けての該画素ブロックの単位や、例えば画素の水平ラインである画素行の単位、或いは例えば画素の垂直ラインである画素列の単位など、複数の画素の単位で行われてもよい。また、第i画像信号と第i+1画像信号とは、時間軸上で相前後して、ライン状配列用に供給されるものであり、m本以上のライン状配列ずつ飛ばして行われる走査との関係で、画素領域上で上下(即ち、垂直に)に相隣接するライン状配列に対応する信号ではなく、画素領域上で該m本以上のライン状配列だけ上下に離れたライン状配列に対応する信号である。
更に、例えばマイコン、プロセッサ、メモリ等を備えた補正手段によって、第i画像信号の存在に起因するゴーストを低減するように、第i+1画像信号に対する補正が、差分演算手段により演算された差分に基づいて施される。ここで、第i+1画像信号による表示の際に第i画像信号の存在に起因して発生するゴーストは、第i画像信号と第i+1画像信号の差分を固定して考えると、画素領域上における位置関係に依存して固定される。即ち、画素領域内に作り込まれた素子や配線などに変化が、殆ど又は実践上全く無い限り、相前後して第i画像信号と第i+1画像信号が供給される画素間におけるゴーストの発生し易さ或いはゴーストの発生し難さは、決まっている。従って、例えば電気光学装置を製造した段階や出荷前のテスト、出荷後や納品後における検査や定期検査の場において、このような相前後して第i画像信号と第i+1画像信号が供給される画素間におけるゴーストの発生し易さ或いはゴーストの発生し難さを、画素単位や複数の画素単位で一度特定しておけば、このような補正手段による補正を、差分に基づくことで極めて適切に施すこと可能となる訳である。
以上の結果、例えば領域走査方式の如き、画素のライン状配列を飛ばして走査する走査方式が採用された電気光学装置において、これへ供給される画像信号に信号処理を施すだけで、該飛ばされたライン状配列間で発生するゴーストを極めて効率的に低減することが可能となる。このように、例えば領域走査の如く複雑高度な走査方式を利用しつつ、ゴーストの低減された高品位の画像表示を行える。
本発明の画像信号処理回路の一態様では、前記駆動手段は、前記画素領域に一画面が表示される期間として予め規定された1画面表示期間をn(但し、nは2以上の自然数)で割った1/n画面表示期間毎に、前記画像信号を基準電圧に対して極性を反転させつつ供給することにより、前記画素領域を前記水平方向に沿う分割線により分割して得られる複数の部分領域のうち第1の部分領域と前記第1の部分領域に隣接する第2の部分領域とを互いに相補の極性で、前記1/n画面表示期間毎に反転させ、前記差分演算手段は、前記第1の部分領域内における前記ライン状配列に対応する前記第i画像信号と、前記第2の部分領域内における前記ライン状配列に対応する前記第i+1画像信号との差分を演算し、前記補正手段は、前記ゴーストとして、前記第1の部分領域と前記第2の部分領域との相互間におけるゴーストを低減するように前記補正を施す。
この態様によれば、電気光学装置では、領域走査n倍速反転駆動方式による走査が行われる。このため、例えば、n=2の場合における、画素領域上で半画面分だけ離れた位置に、或いは、n=4の場合における、画素領域上で四分の一画面分だけ離れた位置にといったように、画素領域上で離れた位置に出現するが故に、非常に目立ち易いゴーストを、効果的に低減できる。
本発明の画像信号処理回路の他の態様では、前記差分演算手段は、前記画素の単位で、前記差分を演算する。
この態様によれば、差分演算手段によって、画素の単位で差分が演算されるので、よりきめ細かくゴーストを低減することが可能となる。但し、画素領域を例えば上下2分割された画素ブロック、左右2分割された画素ブロック、上中下3分割された画素ブロック、左中右3分割された画素ブロック、上下左右4分割された画素ブロック、上中下左中右9分割された画素ブロックなど、より粗い複数の画素の単位で、このような差分を演算してもよく、この場合には、演算処理が簡単で済む。
本発明の画像信号処理回路の他の態様では、前記補正手段は、前記補正として、前記水平方向について複数の前記画素毎に又は前記画素毎に可変である補正量を、前記第i+1画像信号に重畳する。
この態様によれば、補正量は、例えば左右や左中右に分割された画素ブロック毎や垂直方向に延びる画素ライン(即ち画素列)毎など、水平方向について複数の画素毎に、又は全ての画素毎に可変である。補正手段によって、このような可変の補正量が、第i+1画像信号に重畳されることで、比較的簡単にして緻密な補正を施すことが可能となる。
或いは本発明の画像信号処理回路の他の態様では、前記差分演算手段は、前記ライン状配列の単位で、前記差分を演算する。
この態様によれば、差分演算手段によって、画素のライン状配列の単位で差分が演算されるので、水平位置によらずに発生する傾向が強い帰線期間ゴーストを、簡単な演算処理によって低減することが可能となる。ここに帰線期間ゴーストとは、画素領域上における表示画像の上下に位置するライン状配列に相当する、帰線期間に供給される画像信号に起因して発生するゴーストを指す。領域走査等を行った場合、帰線期間に黒信号や灰色信号などの画像信号を挿入すると、仮に何らの対策も施さねば、黒信号や灰色信号などと時間軸上で相前後する画像信号について、帰線期間ゴーストが発生する訳である。
上述の画素の単位又はライン状配列の単位で差分を演算する態様では、前記補正手段は、前記補正として、前記垂直方向について複数の前記画素毎に又は前記画素毎に可変である補正量を、前記第i+1画像信号に重畳するように構成してもよい。
このように構成すれば、補正量は、例えば上下や上中下に分割された画素ブロック毎や水平方向に延びる画素ライン(即ち画素行)毎など、垂直方向について複数の画素毎に、又は全ての画素毎に可変である。補正手段によって、このような可変の補正量が、第i+1画像信号に重畳されることで、比較的簡単にして緻密な補正を施すことが可能となる。
上述の補正量を重畳する態様では、前記補正手段は、前記補正量として、前記演算された差分に対して補正係数を掛けたものを重畳するように構成してもよい。
このように構成すれば、例えば差分をΔとして補正係数をkとした場合に、補正量をkΔというように、差分に補正係数を掛けて重畳するだけの簡単な演算処理によって、飛ばされたライン状配列間で発生するゴーストを低減することが可能となる。
この態様では、前記補正係数として、前記電気光学装置が検査される際に前記電気光学装置に固有の値として予め設定された値を格納するメモリを更に備えており、前記補正手段は、前記格納された値を参照して、前記補正を施すように構成してもよい。
このように構成すれば、補正量は、例えば電気光学装置を製造した段階や出荷前のテストなど、電気光学装置が検査される際に電気光学装置に固有の値として予め設定され、メモリに格納される。その後、実際の使用に際しては、このメモリに格納された補正量を参照することで、補正手段による差分に基づく補正を簡単に実行することが可能となる。
上述の補正係数に係る態様では、前記補正係数は、前記画素領域内にて複数の前記画素毎又は前記画素毎に、可変に設定されてもよい。
このように構成すれば、例えば上下ブロック、左右ブロックなど、補正係数についても、複数の前記画素毎に粗く設定してあるもの、或いは全ての画素毎に緻密に設定されたものを用いて、補正を適度に行うことが可能となる。尚、この際、補正係数を設定する際の画素の単位についての粗さと補正を施す際の画素の単位についての粗さとは、相互に一致させてもよいし、させなくてもよい。
本発明の画像信号処理方法は上記課題を解決するために、複数の画素が配列されてなる画素領域上での垂直方向への走査における表示の基本単位となる水平方向に延びる前記画素のライン状配列を、m(但し、mは1以上の自然数)本以上の前記ライン状配列ずつ飛ばして、前記走査を行う駆動手段を備えた電気光学装置における、前記駆動手段へ前記ライン状配列の単位で供給される画像信号に対し、信号処理を施す画像信号処理方法であって、前記画像信号のうち、時間軸上における第i(但し、iは自然数)番目の前記ライン状配列用に供給される第i画像信号と、前記画像信号のうち、前記時間軸上における第i+1番目の前記ライン状配列用に供給される第i+1画像信号との差分を演算する差分演算工程と、該演算された差分に基づいて、前記第i+1画像信号に対して、前記第i画像信号の存在に起因する前記画素領域上におけるゴーストを低減するように補正を施す補正工程とを備える。
本発明の画像信号処理方法によれば、上述した本発明の画像信号処理回路の場合と同様に、例えば領域走査方式の如き、画素のライン状配列を飛ばして走査する走査方式が採用された電気光学装置において、該飛ばされたライン状配列間で発生するゴーストを極めて効率的に低減することが可能となる。
尚、本発明の画像信号処理方法では、上述した本発明の画像処理回路の各種態様に夫々対応する各種態様を適宜採ることができる。
本発明の電気光学装置は上記課題を解決するために、画素領域を構成する複数の画素に対応して配列されており少なくとも垂直方向への走査が行われる複数の画素部と、前記画素領域上での垂直方向への走査における表示の基本単位となる水平方向に延びる前記画素のライン状配列を、m(但し、mは1以上の自然数)本以上の前記ライン状配列ずつ飛ばして、前記走査を行う駆動手段と、該駆動手段へ前記ライン状配列の単位で供給される画像信号のうち、時間軸上における第i(但し、iは自然数)番目の前記ライン状配列用に供給される第i画像信号と、前記画像信号のうち、前記時間軸上における第i+1番目の前記ライン状配列用に供給される第i+1画像信号との差分を演算する差分演算手段と、該演算された差分に基づいて、前記第i+1画像信号に対して、前記第i画像信号の存在に起因する前記画素領域上におけるゴーストを低減するように補正を施す補正手段とを備える。
本発明の電気光学装置によれば、上述した本発明の画像信号処理回路を備えるので、例えば領域走査方式の如き、画素のライン状配列を飛ばして走査する走査方式が採用しつつも、該飛ばされたライン状配列間で発生するゴーストを極めて効率的に低減することが可能となる。
尚、本発明の電気光学装置では、上述した本発明の画像処理回路の各種態様に夫々対応する各種態様を適宜採ることができる。
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様を含む)を具備する。
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、装置信の性能や信頼性が高く、小型化及び高精細表示に適した、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置(Field Emission Display及びConduction Electron-Emitter Display)、これら電気泳動装置、電子放出装置を用いた表示装置を実現することも可能である。
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明に係る画像信号処理回路を含む、電気光学装置の一例である駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置に適用した例をとる。
まず、本実施形態に係る液晶装置の全体構成について、図1から図4を参照して説明する。ここに図1は、本実施形態に係る液晶装置の構成を示す平面図であり、図2は、図1のH−H´線断面図である。図3は、液晶装置の画素部の等価回路図である。図4は、液晶装置における、画像信号処理回路を有する駆動部を含むブロック図である。
図1及び図2において、液晶装置100では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、本発明に係る「画素領域」の一例である画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。
図1において、シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、データ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路7が額縁遮光膜53に覆われるようにして設けられている。走査線駆動回路104は、この一辺に隣接する2辺に沿ったシール領域の内側に、額縁遮光膜53に覆われるようにして設けられている。TFTアレイ基板10上には、対向基板20の4つのコーナー部に対向する領域に、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。
TFTアレイ基板10上には、外部回路接続端子102と、データ線駆動回路101、走査線駆動回路104、上下導通端子106等とを電気的に接続するための引回配線90が形成されている。
図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のTFT(Thin Film Transistor)や走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域10aには、画素スイッチング用TFTや走査線、データ線等の配線の上層に画素電極9aがマトリクス状に設けられている。画素電極9a上には、配向膜が形成されている。他方、対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。遮光膜23は、例えば遮光性金属膜等から形成されており、対向基板20上の画像表示領域10a内で、例えば格子状等にパターニングされている。遮光膜23上に、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向してベタ状に形成されている。対向電極21上には配向膜が形成されている。液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
尚、ここでは図示しないが、TFTアレイ基板10上には、データ線駆動回路101、走査線駆動回路104、サンプリング回路7などの他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。
図3に示したように、画像表示領域10aにおいては、複数の走査線3a及び複数のデータ線6aが相交差して配列しており、その線間に、走査線3a、データ線6aの各一により選択される画素部が設けられている。各画素部には、TFT30、画素電極9a及び蓄積容量70が設けられている。TFT30は、データ線6aから供給される画像信号S1、S2、…、Snを選択画素に印加するために設けられ、ゲートが走査線3aに接続され、ソースがデータ線6aに接続され、ドレインが画素電極9aに接続されている。画素電極9aは、対向電極21(図2参照)との間で液晶容量を形成し、入力される画像信号S1、S2、…、Snを画素部に印加して一定期間保持するようになっている。蓄積容量70の一方の電極は、画素電極9aと並列してTFT30のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量配線400に接続されている。
液晶装置100は、TFTアクティブマトリクス駆動方式を採り、走査線駆動回路104(図1参照)から各走査線3aに走査信号G1、G2、…、Gmを後述する順序で印加すると共に、それによってTFT30がオン状態となる水平方向の選択画素部列に対し、データ線駆動回路101(図1参照)からの画像信号S1、S2、…、Snを、データ線6aを通じて印加するようになっている。この際、画像信号S1、S2、…、Snを各データ線6aに線順次に供給してゆくようにしてもよいし、複数のデータ線6a(例えばグループ毎)に同じタイミングで供給するものとしてもよい。これにより、画像信号が選択画素に対応する画素電極9aに供給される。TFTアレイ基板10は、液晶層50を介して対向基板20と対向配置されているので(図2参照)、以上のようにして区画配列された画素部毎に液晶層50に電界を印加することにより、両基板間の透過光量が画素部毎に制御され、画像が階調表示される。また、このとき各画素部に保持された画像信号は、蓄積容量70によりリークが防止される。
図4に示すように、液晶装置100の駆動部60は、上述したデータ線駆動回路101、走査線駆動回路104の他、コントローラ61、メモリ62、極性反転回路63、DAコンバータ64等から構成されている。本実施形態では特に、画像信号処理回路300が、コントローラ61の前段に設けられており、画像信号処理回路300によって信号処理済みとされたソース信号DATAがコントローラ61に入力されるように構成されている。画像信号処理回路300の詳細な構成及び動作については後述する。
コントローラ61には、垂直同期信号Vsync及び水平同期信号Hsyncが入力され、更に例えばビデオデッキやパーソナルコンピュータ等から供給されるソース信号DATAが画像信号処理回路300を介して入力される。そして、コントローラ61は、垂直同期信号Vsync、水平同期信号Hsyncに基づく各構成要素の動作タイミング制御、メモリ62における書き込み動作/読み出し動作の制御、書き込むデータ線6aに対応したソース信号DATAのDAコンバータ64への出力を行うように機能する。また、コントローラ61は、画像信号Sxの極性を規定する極性制御信号FRPを、後述する極性反転回路63に出力する。
メモリ62は、外部から入力された半画面分(例えば1/2フレーム分)のソース信号DATAを一時的に蓄えると共に、蓄積したソース信号DATAを1/2フレーム期間だけ遅延させて出力するように利用される。
DAコンバータ64は、メモリ62から読み出された、或いはコントローラ61を介して外部から直接的に入力されたソース信号DATAをDA(Digital to Analog)変換し、画像信号Sxとしてデータ線駆動回路101に出力するように機能する。データ線駆動回路101は、入力された画像信号Sxを対応するデータ線6aに印加する。また、極性反転回路63は、対向電極21の電位に対する画像信号Sxの極性を、極性制御信号FRPに応じて、基準電圧に対して反転させるように機能する。
走査線駆動回路104は、コントローラ61からのクロック信号CLY、反転クロック信号CLY´及びYスタートパルスの入力によって基本的な線順次の水平走査が可能となっている。更に、走査線駆動回路104は、一つの駆動回路でありながら、2つのYスタートパルスDY1及びDY2が同時に入力されると共に、それらの走査信号としての出力タイミングをずらすためのイネーブル信号ENBY1及びENBY2が入力される構成となっているために、後に説明するような順序で走査信号Gxを走査線3aに印加する駆動方式をとることができる。
データ線駆動回路101は、コントローラ61からのクロック信号CLX、反転クロック信号CLX´の入力によって、画像信号Sxを供給するデータ線6aを順次選択することが可能となっている。
次に、上述の如く構成された液晶装置で、領域走査倍速反転駆動方式により画像表示を行う際の基本的な駆動方法について、図5から図8を参照して説明する。ここに図5及び図6は、液晶装置の駆動方法を概念的に説明するための図であり、図7は、画面上の極性の変化を時系列で表したもの、図8は、任意の1水平走査期間の瞬間を見た画面のイメージを表したものである。
図5に示すように、液晶装置100では、画像表示領域10aが上下に略等しく分割されてなる2つの部分領域201及び202の各画素部を、互いに相補な極性で、部分領域201及び202毎に面反転駆動させる。ここで本実施形態では、この反転周期は、2分の1フレーム期間(即ち1/2フレーム期間、或いは2分の1フィールド期間(即ち1/2フィールド期間))である。即ち、走査線駆動回路104及びデータ線駆動回路101は2倍速で駆動され、部分領域201及び202に対する画像信号Sxの書き込みは1フレーム期間に2画面分行われる。具体的には、1フレームデータを互いに極性の異なる第1及び第2の2つのフレームデータに分け、これらを1/2フレーム期間(即ち1/2垂直期間)だけシフトさせて重ね書きする。これは、メモリ62を用いることで行うことができる。このとき、部分領域201と部分領域202とには、相異なる極性の画像信号Sxが書き込まれる。
図6に示したように、詳細には、各画面の水平走査は、部分領域201を構成する画素部と部分領域202を構成する画素部とで交互に行う。即ち、画像信号Sxの書き込みは、部分領域201及び202に対し並行して行われる。この様子を、時系列的に表したのが図7である。
図7において、データ線駆動回路101は、1水平走査の度に極性が反転された画像信号Sxを供給し、走査線駆動回路104は、部分領域201と部分領域202とで書き込む画像信号Sxの極性が異なるように水平走査を行う。例えば第1水平走査期間では、第m番目の走査線3aが走査信号Gmにより走査され、負極性(即ち、基準電圧よりも低い電位)の画像信号Sxが書き込まれる。第2水平走査期間では第m/2+1番目の走査線3aが走査信号Gm/2+1により走査され、第1水平走査期間では負極性であった画素部に正極性(即ち、基準電圧よりも高い電位)の画像信号Sxが書き込まれる。第3水平走査期間では第1番目の走査線3aが走査信号G1により走査され、第1及び第2水平走査期間では正極性であった画素部に負極性の画像信号Sxが書き込まれる。以降は、このような選択書き込み動作が繰り返される。従って、部分領域201及び202の各々を走査し終えると、画像表示領域10a上の正極性領域と負極性領域とが完全に反転し、1画面分の書き換えが行われることになる。この方法によれば、1フレーム期間で1画面分の書き換えは2度行われる。
この結果、図8に示すように、ある1水平走査期間に着目すると、例えば走査信号G3〜Gm/2+2に走査される画素部は正極性の画像信号が書き込まれた領域(以下、単に「正極性領域」という)となり、走査信号G1〜G2及びGm/2+3〜Gmに走査される画素部は負極性の画像信号が書き込まれた領域(以下、単に「負極性領域」という)となるというように、画像表示領域10aが移動する正極性領域と負極性領域に分割されたような状態となる。正極性領域と負極性領域との境界203BR1及び203BR2は、画面内における上から下への垂直走査に従って、上から下へと移動する。即ち、横電界が発生することで画質が悪化する境界203BR1及び203BR2は夫々、一所に止まることなく、垂直に面内走査されるので、係る横電界による画質劣化は、視覚上、殆ど目立たなくなる。
このように、液晶装置100は、画像表示モードでは2倍速で部分領域毎の面反転駆動する「領域走査倍速反転駆動方式」或いは「倍速領域走査反転駆動」を行う。即ち、画像表示領域10aの半分の広さを持つ正極性領域と負極性領域とが1/2フレーム期間で反転することになり、部分領域201及び202の各々に対しては面反転駆動が行われる。1/2フレーム期間において、任意の画素部とこれに隣接する画素部との間は2/mの時間だけは逆極性電位となるが、残りの大部分の時間(m−2)/mは同極性電位となるので、横電界による液晶層50における配向不良は殆ど発生しない。
また、データ線6a側は、画像信号Sxの極性を、部分領域201と部分領域202とに対応させて1水平走査期間毎に反転させているので、従来の面反転方式で駆動したときのように画面の上側と下側とでTFT30からの電荷リーク量に大きな差が生じることがなく、画面の場所による表示の不均一を回避することができる。
次に、上述の如き駆動方法を実現する液晶装置の駆動部の構成について、図9を参照して、詳細に説明する。ここに図9は、走査線駆動回路の構成を示す等価回路図である。
図9において、走査線駆動回路104は、シフトレジスタ66と、シフトレジスタ66の各出力が入力されるm個のAND回路67とを含んで構成されている。
シフトレジスタ66には、コントローラ61からクロック信号CLY、反転クロック信号CLY´及びYスタートパルスDY1及びDY2が入力されると共に、YスタートパルスDY1及びDY2にそれぞれ対応する入力位置を起点に、クロック信号CLYに応じた所定周期で出力信号が順次出力されるように構成されている。この出力信号は、上述した水平走査順序(図6又は図7参照)で出力される。
AND回路67は、シフトレジスタ66の出力信号とイネーブル信号ENBY1又はENBY2との論理積をとることによって走査信号G1、…、Gmをそれぞれ生成するように構成されている。ここでイネーブル信号ENBY1及びENBY2はそれぞれ、偶数番目のAND回路67と奇数番目のAND回路67に入力される。
次に、このように構成された走査線駆動回路104の動作について、図10を参照して、詳細に説明する。ここに図10は、図9に示した走査線駆動回路における画像表示モードでのタイミングチャートである。
図10において、YスタートパルスDY1及びDY2はそれぞれ、1/2垂直走査期間毎に出力され、1水平走査期間毎に立ち上がるクロック信号CLYによってシフトレジスタ66内をシフトされてゆく。そのため、シフトレジスタ66からの出力信号は、部分領域201及び202をあたかも同時に水平走査するように、同じタイミングで2つずつ出力される。
これに対し、イネーブル信号ENBY1及びENBY2は、シフトレジスタ66からの出力信号の各印加期間内において交番的に立ち上がる。シフトレジスタ66からの出力信号は、AND回路67において、イネーブル信号ENBY1又はENBY2によってパルス幅を制限されると同時に時間軸上の位置を規定され、走査信号Gxとして走査線3aに出力される。シフトレジスタ66からは同時に2つの信号が出力されるが、それらが入力されるAND回路67の各動作期間は、相異なるイネーブル信号ENBY1及びENBY2によってずらされており、同時に走査信号Gxを出力することはない。
このため、走査信号G1〜Gmは、図示のように走査信号G1、Gm/2+1、G2、Gm/2+2、…の順に出力され、図6及び図7を参照して上述したような水平走査が実現される。ちなみに、シフトレジスタ66からの出力信号は、クロック信号CLYに応じて出力されることから、その高周波化にはクロック周期による制限のために一定の限界があるが、このようにAND回路67でイネーブル信号との論理積をとることでパルス幅を制限すれば、狭小化することができる。
一方、図10に示すように、極性制御信号FRPは、画像表示モードでは走査信号Gxの各パルスの印加期間毎(即ち、1水平走査期間毎)に「1」と「0」とが反転するように生成出力される。そのため、走査信号G1、G2、…、Gm/2により走査される部分領域201と、走査信号Gm/2+1、Gm/2+2、…、Gmにより走査される部分領域202とに、相補の極性で画像信号が供給される。このようにして、画像表示モードにおける「倍速領域走査反転駆動」が実現される。
次に、駆動部60内に設けられた画像信号処理回路300(図4参照)及びこれによるゴーストの低減方法について、図11から図15を参照して、詳細に説明する。
先ず図11を参照して、領域走査倍速反転駆動方式により表示を行う際に特化して出現し得るゴーストについて説明する。ここに図11は、ゴーストの原因となる画像信号と、それに影響されて発生したゴーストとの位置関係を示した、画像表示領域10aの図式的な平面図である。
図11に示すように、各画面の水平走査は、部分領域201を構成する画素部と部分領域202を構成する画素部とで交互に行われる。このとき部分領域201において走査されたi番目の画像信号に、典型的には周辺に比べて色や明暗或いは濃度などが際立っている箇所に係る画像信号など、ゴーストの原因となる信号が含まれていたとすると、時間軸上で直後に走査される部分領域201において走査されたi+1番目の画像信号に影響を及ぼし、画像表示領域10aにゴーストが発生する。
このゴーストを低減するために、本実施形態では、図4に示した、画像信号処理回路300によって、i番目の画像信号とi+1番目の画像信号の差分を演算し、その差分に応じた補正量をi+1番目の画像信号に重畳することにより補正を行う。
図12を用いて、画像信号処理回路300の構成及び動作について説明する。図12は、画像信号処理回路300のブロック図である。
図12に示すように、画像信号処理回路300は、ラインバッファ301、SRAM302、補正量算出部303、補正係数乗算部304、切換スイッチ305及び306、並びに加算部307及び308を備えて構成されている。
ラインバッファ301は、入力されたソース信号DATAを、ライン単位で逐次格納し、一時的に格納したi番目のラインの信号を、補正量算出部303へ逐次出力する。これと共に、i+1番目のラインの信号をSRAM302へ逐次出力するように構成されている。
SRAM302は、ラインバッファ302から入力されたi+1番目のラインの信号を逐次格納し、補正量算出部303及び加算部307へ出力する。この際、ラインバッファ302からのi番目のラインの信号の出力に同期させて、i+1番目のラインの信号を出力するように構成されている。即ち、ラインバッファ301及びSRAM302は、ソース信号DATAがライン単位で出力される一のタイミングにおいてi番目のラインの信号として補正量算出部303へ出力された信号が、これに続くライン単位の出力タイミングで、i+1番目のラインの信号としてSRAM302から出力されるように、構成されている。
補正量算出部303は、例えばプロセッサ及びメモリ等を備え、ラインバッファ301から入力されたi番目のラインの信号と、SRAM302から入力されたi+1番目のラインの信号との差分を計算する。そして、差分として算出された補正量を、補正係数乗算部304に出力するように構成されている。
補正係数乗算部304は、例えばプロセッサ及びメモリ等を備え、予め設定された補正係数を格納する、不揮発性のメモリ部304mと、補正量算出部303から入力された補正量に、格納された補正係数を掛ける乗算部304aとを備える。そして、この補正係数を掛けた係数調整済みの補正量を切替スイッチ305に出力するように構成されている。
切替スイッチ305は、例えば集積回路、論理回路、機械的回路等を備えて構成されており、補正係数乗算部304から入力された係数調整済みの補正量を加算部307及び308に、ソース信号DATAのライン単位で、交互に出力するように構成されている。
加算部307は、切替スイッチ305より入力された補正量を、ラインバッファ301から入力されたi番目のラインの信号に重畳し、補正されたi番目のラインの信号を切替スイッチ306に出力するように構成されている。
加算部308は、切替スイッチ305より入力された補正量を、SRAM302から入力されたi+1番目のラインの信号に重畳し、補正されたi+1番目のラインの信号を切替スイッチ306に出力するように構成されている。
切替スイッチ306は、例えば集積回路、論理回路、機械的回路等を備えて構成されており、その入力側を、加算部307及び308に交互に接続することで、補正されたラインの信号を、走査される順番に整列した形で、コントローラ61(図4参照)回路へ出力するように構成されている。
尚、本実施形態では、画像信号処理回路300を、コントローラ61の前段に設けることで、ゴースト補正用にコントローラ61以降の回路が複雑化することを避けている。しかし、画像信号処理回路300が有する機能を、コントローラ61内に論理的に構築してもよいし、コントローラ61の後段に画像信号処理回路300を設けることも可能である。例えば、メモリ62(図4参照)に、図12に示したラインバッファ301やSRAM302の機能の一部或いは全部を持たせるように構成すると共に、コントローラ61(図4参照)に、補正量算出部303や補正係数乗算部304等の機能の一部或いは全部を持たせるように構成してもよい。
次に、以上のように構成された画像信号処理回路300の動作について説明する。
先ず、ソース信号DATAが、ラインバッファ301に入力されると、そのうち、例えば部分領域201に走査される第i番目のラインの信号は、補正量算出部303に出力され、その直後に部分領域202に走査される第i+1番目のラインの信号は、SRAM302に出力される。
SRAM302に入力された第i+1番目のラインの信号は、補正量算出部303に出力され、第i番目のラインの信号と第i+1番目のラインの信号との差分の計算が行われる。きめ細かな補正を行うためには、1個の画素毎に補正量を算出すればよいが、ゴーストの特性に合わせ、例えば画素ライン毎や画素ブロック毎など、特定の複数画素毎に補正量を算出することにより、簡単で効率的な補正を行ってもよい。これらの算出例については後述する。
算出された補正量は更に補正係数乗算部304へ送られ、補正係数が掛けられる。補正係数は、例えば複数の画素毎、もしくは全ての画素毎にゴーストの発生しやすさ(即ち、影響の受けやすさ)を基に、予め設定された数値である。補正係数は、補正量算出部303にて実行される補正における、きめの細かさに応じて、設定される。例えば、補正係数は、ソース信号DATAから構成される一枚のフレーム画像における縦方向位置や縦方向位置の別に、或いは画素位置の別に設定されていてもよい。或いは、該フレーム画像を立横に区分けするブロック単位の別に設定されていてもよい。このような補正係数は、例えば液晶パネル部分など、液晶装置の種類が固定されれば、或いは、固有の液晶装置に対しては、その経時的な特性変化を無視すれば、ほぼ一義的に決めることが可能である。例えば、液晶装置に、検査用の画像を表示させた際に発生するゴーストを計測することで、数学的に或いはシミュレーションにより、かかるゴーストを低減するように定めればよい。或いは、例えば、図12に示した構成において、補正係数を試行錯誤的に調整しながら、ゴーストが小さくなるように経験的に或いは実験的に定めればよい。加えて、液晶装置のメンテナンス時や使用途中における検査モードにおいて、その時点におけるゴーストを低減するように数学的、実験的、経験的、或いはシミュレーションにより補正係数を設定してもよく、これにより、液晶パネル等の経時的な特性変化についても対処することが可能となる。
以上の工程により決定された補正量は、切替スイッチ305により加算部307に出力され、SRAM302から出力された第i+1番目の信号に重畳される。補正された信号は切替スイッチ306を通して、コントローラ61(図4参照)に出力される。
第i番目の信号と第i+1番目の信号との差分より補正量を算出し、補正を行った後は、第i+1番目の信号と第i+2番目の信号との差分より補正量の算出が行われる。言い換えれば、あるライン単位の出力タイミングで、第i番目のラインの信号とされていた信号は、次のライン単位の出力タイミングでは、第i+1番目のラインの信号とされる。この際、補正量の算出は同様の工程により行われるが、補正量は時系列的に見て後に走査される信号に重畳されるため、この場合は、切替スイッチ305は加算部308に接続され、補正量はラインバッファ301から出力された第i+2番目の信号に重畳される。即ち、切替スイッチ305は加算部307及び308に交互に接続される。補正された信号は切替スイッチ306を通して、コントローラ61(図4参照)に出力される。即ち、切替スイッチ306も、切替スイッチ305と同様に交互に加算部307及び308に接続される。これにより、コントローラ61(図4参照)に出力される信号は走査される順番に整列する。
従って、コントローラ61及びそれ以降の回路部(図4参照)では、特に、画像信号処理回路300による補正を意識することなく、画像信号処理回路300が存在しない場合と同様の処理或いは動作を行えばよい。言い換えれば、コントローラ61及びそれ以降の回路部は、画像信号処理回路300が存在しない場合と同様の構成で足りることになる。このようにソース信号DATAに対して、コントローラ61に入力される前の前処理として、当該ゴースト補正を行うことは、駆動部60における装置構成及び制御の単純化を図る上では実践上大変有利である。
以下に、図13から図15を参照して、補正量算出部303における補正量の算出例を示す。
図13は、画素部の水平方向における補正量を可変とした場合の補正を、画像表示領域10aに対応付けて表した概念図である。この例では、補正量は、例えば画像表示領域10aを左右や左中右に分割された画素ブロック毎や垂直方向に延びる画素ライン毎など、水平方向について複数の画素毎に、又は全ての画素毎に異なる値として重畳される。この例によれば、ゴーストの原因となる信号の水平方向での影響度の違いにより、発生するゴーストの強度が画像表示領域の水平方向において異なる場合に効率的な補正を行うことができる。
図14は、帰線期間信号の影響を受けて発生する、帰線期間ゴーストに対する補正を、画像表示領域10aに対応付けて表した概念図である。帰線期間とは、画像表示領域10aにおける表示画像の上下に位置するライン状配列に相当するものであり、通常、黒信号や灰色信号等が入力される。帰線期間信号は画像表示領域10a上に表示はされないが、時間軸上で帰線期間信号の直後に走査されるラインには、帰線期間信号の影響を受けてゴーストが発生してしまう可能性がある。このような場合に発生するゴーストに対しては、帰線期間信号が通常の画像信号と異なり、ライン毎に一定の信号であるが故に画素部の水平位置による影響が少ないという特性を利用して、ライン状の配列の単位で補正量を算出し重畳する。この例によれば、簡単な計算で効果的な補正を行うことが可能となる。
図15は画素部の垂直方向における補正量を可変とした場合の補正を、画像表示領域10aに対応付けて表した概念図である。補正量は、例えば上下に分割された画素ブロック毎や水平方向に延びる画素ライン毎など、垂直方向について複数の画素毎に、又は全ての画素毎に異なる値として重畳される。この例によれば、ゴーストの原因となる信号の垂直方向での影響度の違いにより、発生するゴーストの強度が画像表示領域10aの垂直方向において異なる場合に効率的な補正を行うことができる。
次に、上述した液晶装置が各種の電子機器に適用される場合について説明する。
この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図16は、プロジェクタの構成例を示す平面図である。この図に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110Bおよび1110Gに入射される。
液晶パネル1110R、1110Bおよび1110Gの構成は、上述した液晶装置と同等であり、外部回路(図示省略)から外部回路接続端子102に供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、RおよびBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。
なお、液晶パネル1110R、1110Bおよび1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
なお、図16を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ、デジタルマイクロミラーデバイス(DMD)、電気泳動装置等にも適用可能である。
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う画像信号処理回路、これを有する電気光学装置及び該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。
3a…走査線、6a…データ線、7…サンプリング回路、9a…画素電極、10…TFTアレイ基板、10a…画像表示領域、20…対向基板、21…対向電極、50…液晶層、60…駆動部、61…コントローラ、62…メモリ、63…極性反転回路、64…DAコンバータ、66…シフトレジスタ、67…AND回路、70…蓄積容量、101…データ線駆動回路、102…外部回路接続端子、104…走査線駆動回路、201、202…部分領域、300…画像信号処理回路、301…ラインバッファ、302…SRAM、303…補正量算出部、304…補正係数乗算部
Claims (12)
- 複数の画素が配列されてなる画素領域上での垂直方向への走査における表示の基本単位となる水平方向に延びる前記画素のライン状配列を、m(但し、mは1以上の自然数)本以上の前記ライン状配列ずつ飛ばして、前記走査を行う駆動手段を備えた電気光学装置における、前記駆動手段へ前記ライン状配列の単位で供給される画像信号に対し、信号処理を施す画像信号処理回路であって、
前記画像信号のうち、時間軸上における第i(但し、iは自然数)番目の前記ライン状配列用に供給される第i画像信号と、前記画像信号のうち、前記時間軸上における第i+1番目の前記ライン状配列用に供給される第i+1画像信号との差分を演算する差分演算手段と、
該演算された差分に基づいて、前記第i+1画像信号に対して、前記第i画像信号の存在に起因する前記画素領域上におけるゴーストを低減するように補正を施す補正手段と
を備えたことを特徴とする画像信号処理回路。 - 前記駆動手段は、前記画素領域に一画面が表示される期間として予め規定された1画面表示期間をn(但し、nは2以上の自然数)で割った1/n画面表示期間毎に、前記画像信号を基準電圧に対して極性を反転させつつ供給することにより、前記画素領域を前記水平方向に沿う分割線により分割して得られる複数の部分領域のうち第1の部分領域と前記第1の部分領域に隣接する第2の部分領域とを互いに相補の極性で、前記1/n画面表示期間毎に反転させ、
前記差分演算手段は、前記第1の部分領域内における前記ライン状配列に対応する前記第i画像信号と、前記第2の部分領域内における前記ライン状配列に対応する前記第i+1画像信号との差分を演算し、
前記補正手段は、前記ゴーストとして、前記第1の部分領域と前記第2の部分領域との相互間におけるゴーストを低減するように前記補正を施す
ことを特徴とする請求項1に記載の画像信号処理回路。 - 前記差分演算手段は、前記画素の単位で、前記差分を演算することを特徴とする請求項1又は2に記載の画像信号処理回路。
- 前記補正手段は、前記補正として、前記水平方向について複数の前記画素毎に又は前記画素毎に可変である補正量を、前記第i+1画像信号に重畳することを特徴とする請求項1又は2に記載の画像信号処理回路。
- 前記差分演算手段は、前記ライン状配列の単位で、前記差分を演算することを特徴とする請求項1又は2に記載の画像信号処理回路。
- 前記補正手段は、前記補正として、前記垂直方向について複数の前記画素毎に又は前記画素毎に可変である補正量を、前記第i+1画像信号に重畳することを特徴とする請求項3から5のいずれか一項に記載の画像信号処理回路。
- 前記補正手段は、前記補正量として、前記演算された差分に対して補正係数を掛けたものを重畳することを特徴とする請求項4又は6に記載の画像信号処理回路。
- 前記補正係数として、前記電気光学装置が検査される際に前記電気光学装置に固有の値として予め設定された値を格納するメモリを更に備えており、
前記補正手段は、前記格納された値を参照して、前記補正を施す
ことを特徴とする請求項7に記載の画像信号処理回路。 - 前記補正係数は、前記画素領域内にて複数の前記画素毎又は前記画素毎に、可変に設定されていることを特徴とする請求項7又は8に記載の画像信号処理回路。
- 複数の画素が配列されてなる画素領域上での垂直方向への走査における表示の基本単位となる水平方向に延びる前記画素のライン状配列を、m(但し、mは1以上の自然数)本以上の前記ライン状配列ずつ飛ばして、前記走査を行う駆動手段を備えた電気光学装置における、前記駆動手段へ前記ライン状配列の単位で供給される画像信号に対し、信号処理を施す画像信号処理方法であって、
前記画像信号のうち、時間軸上における第i(但し、iは自然数)番目の前記ライン状配列用に供給される第i画像信号と、前記画像信号のうち、前記時間軸上における第i+1番目の前記ライン状配列用に供給される第i+1画像信号との差分を演算する差分演算工程と、
該演算された差分に基づいて、前記第i+1画像信号に対して、前記第i画像信号の存在に起因する前記画素領域上におけるゴーストを低減するように補正を施す補正工程と
を備えたことを特徴とする画像信号処理方法。 - 画素領域を構成する複数の画素に対応して配列されており少なくとも垂直方向への走査が行われる複数の画素部と、
前記画素領域上での垂直方向への走査における表示の基本単位となる水平方向に延びる前記画素のライン状配列を、m(但し、mは1以上の自然数)本以上の前記ライン状配列ずつ飛ばして、前記走査を行う駆動手段と、
該駆動手段へ前記ライン状配列の単位で供給される画像信号のうち、時間軸上における第i(但し、iは自然数)番目の前記ライン状配列用に供給される第i画像信号と、前記画像信号のうち、前記時間軸上における第i+1番目の前記ライン状配列用に供給される第i+1画像信号との差分を演算する差分演算手段と、
該演算された差分に基づいて、前記第i+1画像信号に対して、前記第i画像信号の存在に起因する前記画素領域上におけるゴーストを低減するように補正を施す補正手段と
を備えたことを特徴とする電気光学装置。 - 請求項11に記載の電気光学装置を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006219343A JP2008046186A (ja) | 2006-08-11 | 2006-08-11 | 画像信号処理回路及び方法、電気光学装置、並びに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006219343A JP2008046186A (ja) | 2006-08-11 | 2006-08-11 | 画像信号処理回路及び方法、電気光学装置、並びに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008046186A true JP2008046186A (ja) | 2008-02-28 |
Family
ID=39180013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006219343A Withdrawn JP2008046186A (ja) | 2006-08-11 | 2006-08-11 | 画像信号処理回路及び方法、電気光学装置、並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008046186A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016031431A (ja) * | 2014-07-28 | 2016-03-07 | 株式会社Joled | 画像表示装置および画像表示装置の駆動方法。 |
US9430960B2 (en) | 2013-07-08 | 2016-08-30 | Samsung Display Co., Ltd. | Display device and driving method thereof |
WO2019163485A1 (ja) * | 2018-02-23 | 2019-08-29 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置及び表示装置の駆動方法、並びに、電子機器 |
-
2006
- 2006-08-11 JP JP2006219343A patent/JP2008046186A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9430960B2 (en) | 2013-07-08 | 2016-08-30 | Samsung Display Co., Ltd. | Display device and driving method thereof |
JP2016031431A (ja) * | 2014-07-28 | 2016-03-07 | 株式会社Joled | 画像表示装置および画像表示装置の駆動方法。 |
WO2019163485A1 (ja) * | 2018-02-23 | 2019-08-29 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置及び表示装置の駆動方法、並びに、電子機器 |
CN111727471A (zh) * | 2018-02-23 | 2020-09-29 | 索尼半导体解决方案公司 | 显示装置、显示装置的驱动方法和电子设备 |
CN111727471B (zh) * | 2018-02-23 | 2022-06-03 | 索尼半导体解决方案公司 | 显示装置、显示装置的驱动方法和电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7348951B2 (en) | Circuit and method for driving electro-optical device, electro-optical device, and electronic apparatus | |
US8547304B2 (en) | Electro-optical device, driving method of electro-optical device, and electronic apparatus | |
JP4462234B2 (ja) | 電気光学装置及び電子機器 | |
KR101620104B1 (ko) | 전기 광학 장치의 구동 장치 및 방법과 전기 광학 장치 및 전자 기기 | |
JP5638181B2 (ja) | 駆動装置及び方法、並びに電気光学装置及び電子機器 | |
US7847776B2 (en) | Drive circuit of electro-optical device, driving method of electro-optical device, and electro-optical device having the same | |
KR100695058B1 (ko) | 전기 광학 장치의 구동 회로 및 구동 방법, 전기 광학 장치그리고 전자 기기 | |
JP5266725B2 (ja) | 駆動装置及び方法、並びに電気光学装置及び電子機器 | |
JP2008046186A (ja) | 画像信号処理回路及び方法、電気光学装置、並びに電子機器 | |
JP2005049775A (ja) | 電気光学装置、駆動回路及び方法、画像信号生成装置、並びに電子機器 | |
JP4525152B2 (ja) | 電気光学装置用駆動回路及び電気光学装置用駆動方法、並びにこれを備えた電気光学装置及び電子機器 | |
JP4678345B2 (ja) | 電気光学装置、表示データの処理回路、処理方法および電子機器 | |
JP4179289B2 (ja) | 電気光学装置、その駆動方法及び電子機器 | |
JP2010026085A (ja) | 電気光学装置の駆動装置及び方法、並びに電気光学装置及び電子機器 | |
JP4590879B2 (ja) | 液晶装置、液晶装置の駆動回路及びその駆動方法並びに電子機器 | |
JP4529582B2 (ja) | 電気光学装置及び電子機器、並びに電気光学装置用駆動方法及び検査方法 | |
JP2009122306A (ja) | 駆動装置及び方法、並びに電気光学装置及び電子機器 | |
JP2006276119A (ja) | データ信号供給回路、供給方法、電気光学装置および電子機器 | |
JP4617680B2 (ja) | 液晶装置、液晶装置の駆動回路及びその駆動方法並びに電子機器 | |
JP5540469B2 (ja) | 電気光学装置の駆動方法、電気光学装置及び電子機器 | |
JP4561259B2 (ja) | 電気光学装置用駆動回路及び駆動方法並びに電気光学装置及び電子機器 | |
JP2010026201A (ja) | 電気光学装置の駆動装置及び方法、並びに電気光学装置及び電子機器 | |
JP2005227473A (ja) | 液晶装置、液晶装置の駆動回路及びその駆動方法並びに電子機器 | |
JP2010169995A (ja) | 電気光学装置の駆動装置及び方法、並びに電気光学装置及び電子機器 | |
JP2010156856A (ja) | 電気光学装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20091110 |