JP2006162872A - 画像信号供給方法、画像信号供給回路、電気光学装置および電子機器 - Google Patents

Abstract

【課題】 横クロストークによる表示品位の低下を防止する。
【解決手段】 画素１１０は、走査線１１２及びデータ線１１４が選択されたときに、データ線１１４に印加されたデータ信号に応じた階調となる。一方、画像データＶｉｄは、水平走査される画素の順番で入力されるとともに、画素の階調を指定する。補正回路３１０は、一の列に位置する着目画素の画像データにつき、画像データで指示される画素の階調と予め定められた基準階調との差を、当該着目画素の次に水平走査される画素から水平走査の最後端の画素まで積分し、当該積分値に応じた値を、入力した画像信号を遅延させた信号であって、対応する画素のものに加算する。パネル１００には、補正された画像データに基づいた画像信号Ｖｄ１〜Ｖｄ６を供給する。
【選択図】 図１

Description

本発明は、いわゆる横クロストークによる表示品位の低下を防止する技術に関する。

液晶などの電気光学物質の光学変化により表示を行うパネルでは、当該液晶が一対の基板間に挟持される。このパネルについては、駆動方式によりいくつかに分類することができるが、例えば、画素電極を三端子型のスイッチング素子により駆動するアクティブマトリクス型にあっては、おおよそ次のような構成となっている。すなわち、この種のパネルを構成する一対の基板のうち、一方の基板には、複数の走査線と複数のデータ線とが互いに交差するように設けられるとともに、これらの交差部分の各々に対応して薄膜トランジスタのような三端子型のスイッチング素子および画素電極の対が設けられ、さらに、これらの画素電極が設けられる表示領域の周辺には、走査線およびデータ線の各々をそれぞれ順番に駆動するための周辺回路が設けられる。また、他方の基板には画素電極に対向する透明な対向電極（共通電極）が設けられて、一定の電位に維持されている。

ここで、走査線とデータ線との交差部分に設けられたスイッチング素子は、走査線が選択されるとオンして、データ線にサンプリングされた画像信号を画素電極に印加する。このため、画素電極と対向電極と両電極間に挟持された液晶とからなる液晶容量には、対向電極の電位と画像信号の電位との差である電圧が印加されることになる。この後、スイッチング素子がオフしても、液晶容量には、それ自身や蓄積容量の容量性によって、印加された電圧が保持されることになる。この際、画素電極と対向電極との間を通過する光は、両電極間の電圧実効値が徐々に高まるにつれて、少なくなるように構成されている（ノーマリーホワイトモードの場合）。したがって、画素電極に印加する電圧を画素毎に制御することによって、所定の表示が可能となっている。

ところで、パネルでは、いわゆる横クロストークにより表示品位の低下が発生する、という問題がある。ここで、横クロストークとは、例えば、ノーマリーホワイトモードであれば、図９に示されるように、灰色を背景にして矩形状の黒色領域をウィンドウ表示する場合、右側（水平走査方向の側）における灰色領域が、本来の灰色よりも明るくなった後（場合によっては暗くなった後）、本来の灰色に徐々に戻る、というものである。
このタイプの横クロストークは、画素電極に供給する画像信号に、対向電極の電位変動分を上乗せする技術によって、ある程度解消することができる（例えば、特許文献１参照）。
特開２００２−１１６７３５号公報（図４参照）。

しかしながら、上記タイプの横クロストークの発生についてはある程度抑えることができるものの、今度は、別のタイプの横クロストークが発生した。ここで、別のタイプの横クロストークは、図１０に示されるように、灰色を背景にして黒色領域をウィンドウ表示する場合、背景の灰色領域のうち、当該黒色領域の左右方向に隣接する領域であって、当該黒色領域よりも時間的に先に水平走査された左側部分と、時間的に後に水平走査された右側部分とで明るさが異なる、というものである。なお、図９および図１０では、階調が斜線の線密度により示されている。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、この新たな横クロストークの発生を抑えて、高品位な表示が可能な電気光学装置の画像信号供給方法、その供給回路、電気光学装置、および、この電気光学装置を表示部に適用した電子機器を提供することにある。

上記目的を達成するために本発明に係る電気光学装置の画像信号補正方法は、複数行の走査線と複数列のデータ線との交差部分にそれぞれ設けられたスイッチング素子と、当該スイッチング素子に対応してそれぞれ設けられた画素とを有し、補正を行った画像信号に基づいて駆動される電気光学装置の画像信号供給方法であって、任意の画素に対応する画像信号について補正を行う際に、当該任意の画素と同一行に位置し、当該任意の画素の後に選択される全ての画素のそれぞれに対応する画像信号について、該画像信号により規定される階調と予め定められた基準階調との差をそれぞれ演算し、当該演算結果を積分して、当該積分値に応じた値を補正値とし、前記画像信号を前記補正値によって補正し前記補正を行った画像信号として出力することを特徴とする。この方法によれば、１行分の画素を水平走査する際、任意の１画素に対応する画像信号については、当該画素よりも後に水平走査される画素の階調と基準階調との差の積分値に応じた値を補正値として補正されるので、書き込みの後に、当該書込と差の大きな画像信号が供給されることに起因する表示品位の低下現象を抑えることが可能となる。

ここで、本発明において、前記基準階調は、画素における灰色に相当することが好ましい。前記積分した値を、水平走査の開始に相当するものから終了に相当するものまで変化させても良い。また、本発明において、前記基準階調は、画素における灰色の階調に相当することが好ましい。
さらに、本発明において、電気光学装置の画像信号供給方法のみならず、電気光学装置の画像信号供給回路としても、電気光学装置それ自体としても、さらには、当該電気光学装置を表示部として有する電子機器としても概念することができる。

以下、本発明の実施形態について図面を参照して説明する。本実施形態に係る電気光学装置は、電気光学物質として液晶を用いて所定の表示をするものであり、図１は、この電気光学装置の全体構成を示すブロック図である。
この図に示されるように、電気光学装置１０は、パネル１００と、走査制御回路２１２と、プリチャージ電圧生成回路２１４と、データ信号供給回路（画像信号供給回路）３００とを含む。このうち、走査制御回路２１２は、図示しない上位装置から供給される垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫにしたがって、各部を制御するためのタイミング信号やクロック信号などを生成する。
データ信号供給回路３００は、さらに、補正回路３１０、Ｓ／Ｐ変換回路３２０、Ｄ／Ａ変換回路群３３０、増幅・反転回路３４０およびスイッチ回路群３５０から構成される。

このうち、補正回路３１０は、図示されない上位装置から供給されるディジタルの画像データＶｉｄを、後述するように補正して、画像データＶｄａとして出力するものである。ここで、画像データＶｉｄは、垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫに同期して（すなわち、垂直走査および水平走査にしたがって）供給され、画素の階調レベル（輝度）を画素毎にディジタル値で指定する。なお、この補正回路３１０の詳細については後述する。

Ｓ／Ｐ変換回路３２０は、補正された画像データＶｄａを、６系統のチャネルに分配するとともに、時間軸に６倍に伸長して（シリアル−パラレル変換）、画像データＶｄ１ｄ〜Ｖｄ６ｄとして出力するものである。なお、シリアル−パラレル変換する理由は、後述するサンプリングスイッチにおいて、データ信号のサンプル＆ホールド時間および充放電時間を確保するためである。
Ｄ／Ａ変換回路群３３０は、チャネル毎に設けられたＤ／Ａ変換器であり、画像データＶｄ１ｄ〜Ｖｄ６ｄをそれぞれ画素の階調に応じた電圧を有するアナログの画像信号に変換するものである。

増幅・反転回路３４０は、アナログ変換された画像信号を、極性反転または正転した後、適宜、増幅して画像信号Ｖｄ１〜Ｖｄ６として供給するものである。ここで、極性反転については、（１）走査線毎、（２）データ線毎、（３）画素毎、（４）面（フレーム）毎などの態様があるが、この実施形態にあっては説明の便宜上、（１）走査線単位の極性反転であるとする。ただし、本発明をこれに限定する趣旨ではない。
また、本実施形態における極性反転とは、所定の一定電圧（画像信号の振幅中心電位であり、対向電極の印加される電圧ＬＣcomとほぼ等しい）を基準として交互に電圧レベルを反転させることをいう。そして、この振幅中心電位よりも高位電圧を正極性といい、低位電圧を負極性という。
なお、この実施形態では、画像データをシリアル−パラレル変換した後にアナログ変換する構成とするが、シリアル−パラレル変換前にアナログ変換しても良いのはもちろんである。

スイッチ回路群３５０は、各チャネルに対応して設けられる２入力１出力型の双投スイッチの集合体であって、各双投スイッチの選択は、信号ＢＬにしたがって一括してなされる。詳細には、スイッチ回路群３５０の各双投スイッチは、信号ＢＬがＬレベルである場合、図１において実線で示される位置をとって、画像信号Ｖｄ１〜Ｖｄ６を選択する一方、信号ＢＬがＨレベルである場合、プリチャージ信号Ｖpreを選択して、それぞれ選択した信号をデータ信号Ｖｉｄ１〜Ｖｉｄ６としてパネル１００に供給する。
ここで、信号ＢＬは、走査制御回路２１２によって生成され、図７に示されるように、水平帰線期間においてＨレベルとなり、水平表示期間においてＬレベルとなる。

ここで便宜上、パネル１００の構成について説明する。図２は、パネル１００の電気的な構成を示すブロック図であり、図３は、パネル１００の画素の詳細な構成を示す図である。
図２に示されるように、パネル１００では、５４０行の走査線１１２が横方向（Ｘ方向）に延接される一方、７２０列のデータ線１１４が図において縦方向（Ｙ方向）に延設されている。そして、これらの走査線１１２とデータ線１１４との交差の各々に対応するように画素１１０がそれぞれ設けられて、表示領域１００ａを構成している。このように本実施形態では、画素１１０が、縦５４０行×横７２０列のマトリクス状に配列する構成を想定するが、この配列に限定する趣旨ではない。

６本の画像信号線１７１には、スイッチ回路群３５０によって選択されたデータ信号Ｖｉｄ１〜Ｖｉｄ６がそれぞれ供給される。
各データ線１１４の一端には、画像信号線１７１に供給されるデータ信号Ｖｉｄ１〜Ｖｉｄ６の各々を、データ線１１４にサンプリングするためサンプリングスイッチ１５０がそれぞれ設けられている。各サンプリングスイッチ１５０は、本実施形態では、ｎチャネル型の薄膜トランジスタ（Thin Film Transistor、以下、ＴＦＴと称する）であり、そのドレインがデータ線１１４に接続される一方、そのゲートは、６列のデータ線１１４を１単位として共通接続されている。
ここで、サンプリングスイッチ１５０のゲートが共通接続されているデータ線１１４を１つのブロックとして考える。ここで、データ線１１４の総数は、本実施形態では、７２０であるので、ブロック数は１２０となる。
そして、このようにブロックを考えた場合、図２において左から数えてｊ列目のデータ線１１４の一端にドレインが接続されたサンプリングスイッチ１５０は、ｊを６で割った余りが「１」であるならば、そのソースが、データ信号Ｖｉｄ１が供給される画像信号線１７１に接続される。同様に、ｊを６で割った余りが「２」、「３」、「４」、「５」、「０」であるデータ線１１４にドレインが接続されたサンプリングスイッチ１５０の各々は、そのソースが、データ信号Ｖｉｄ２〜Ｖｉｄ６が供給される画像信号線１７１にそれぞれ接続されている。例えば、図２において左から数えて１１列目のデータ線１１４にドレインが接続されたサンプリングスイッチ１５０のソースは、「１１」を６で割った余りが「５」であるから、データ信号Ｖｉｄ５が供給される画像信号線１７１に接続される。なお、ここでいう「ｊ」は、データ線１１４を一般化して説明するためのものであって、１≦ｊ≦７２０を満たす正整数である。

走査線駆動回路１３０は、１水平有効表示期間（１Ｈ）だけＨレベルになる走査信号Ｇ１、Ｇ２、…、Ｇ５４０を、図６に示されるように、１水平走査期間（１Ｈ）毎に順番に出力するものである。なお、走査線駆動回路１３０の詳細については、本発明と直接関連しないので省略するが、１垂直走査期間の最初に供給される転送開始パルスＤＹを、クロック信号ＣＬＹのレベルが遷移する毎に順次シフトした後、波形整形などして、走査信号Ｇ１、Ｇ２、…、Ｇ５４０として出力する。

シフトレジスタ１４２は、図６に示されるように、１水平有効表示期間の最初に供給される転送開始パルスＤＸを、クロック信号ＣＬＸのレベルが遷移する（立ち上がる又は立ち下がる）毎に順次シフトするとともに、そのパルス幅を狭めて、各ブロックにそれぞれ対応する信号Ｓａ１、Ｓａ２、…、Ｓａ１１９、Ｓａ１２０として出力するものである。
ＯＲ回路１４４は、シフトレジスタ１４２の各出力段にそれぞれ設けられ、当該出力段からの信号と信号ＮＲＧとの論理和信号を出力するものである。
このように、シフトレジスタ１４２による信号Ｓａ１、Ｓａ２、…、Ｓａ１１９、Ｓａ１２０は、ＯＲ回路１４４を経て、最終的にサンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓ１２０として出力される。

そして、これらのサンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓ１２０は、図２においてブロック化されたデータ線１１４に対応するサンプリングスイッチのゲートに共通に供給される。例えば、左から数えて２番目のブロックには、７列〜１２列目のデータ線１１４に対応するので、これらのデータ線１１４に対応するサンプリングスイッチ１５０のゲートには、サンプリング信号Ｓ２が共通に供給される。
なお、サンプリングスイッチ１５０を構成するＴＦＴについては、本実施形態ではｎチャネル型としているが、ｐチャネル型としても良いし、両チャネルを組み合わせた相補型としても良い。

次に、画素１１０について説明する。
図３に示されるように、画素１１０においては、ｎチャネル型のＴＦＴ１１６のソースがデータ線１１４に接続されるとともに、ドレインが画素電極１１８に接続される一方、ゲートが走査線１１２に接続されている。
また、画素電極１１８に対向するように対向電極１０８が全画素に対して共通に設けられるとともに、一定の電圧ＬＣcomに維持される。そして、これらの画素電極１１８と対向電極１０８との間に液晶層１０５が挟持されている。このため、画素毎に、画素電極１１８、対向電極１０８および液晶層１０５からなる液晶容量が構成されることになる。

特に図示はしないが、両基板の各対向面には、液晶分子の長軸方向が両基板間で例えば約９０度連続的に捻れるようにラビング処理された配向膜がそれぞれ設けられる一方、両基板の各背面側には配向方向に応じた偏光子がそれぞれ設けられる。
画素電極１１８と対向電極１０８との間を通過する光は、液晶層１０５に印加される電圧実効値がゼロであれば、液晶分子の捻れに沿って約９０度旋光する一方、当該電圧実効値が大きくなるにつれて、液晶分子が電界方向に傾く結果、その旋光性が消失する。このため、例えば透過型において、入射側と背面側とに、配向方向に合わせて偏光軸が互いに直交する偏光子をそれぞれ配置させると、当該電圧実効値がゼロに近ければ、光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小である黒色表示になる（ノーマリーホワイトモード）。
また、ＴＦＴ１１６を介した液晶容量からの電荷リークの影響を少なくするために、蓄積容量１０９が画素毎に形成されている。この蓄積容量１０９の一端は、画素電極１１８（ＴＦＴ１１６のドレイン）に接続される一方、その他端は、全画素にわたって、例えば電源の低位側電位Ｖｓｓに共通接地されている。
なお、画素１１０におけるＴＦＴ１１６は、走査線駆動回路１３０や、シフトレジスタ１４２、ＯＲ回路１４４、サンプリングスイッチ１５０の構成素子と共通の製造プロセスで形成されて、装置全体の小型化や低コスト化に寄与している。

説明を再び図１に戻す。プリチャージ電圧生成回路２１４は、データ線１１４にデータ信号をサンプリングする直前の水平帰線期間において、データ線１１４をプリチャージするための電圧信号であるプリチャージ信号Ｖpreを生成するものである。このプリチャージ信号Ｖpreは、図７に示されるように、電圧Ｖb(+)またはＶb(-)のいずれかをとる。詳細には、プリチャージ信号Ｖpreは、正極性書込となる水平有効表示期間直前の水平帰線期間での略中心タイミングにて電圧Ｖb(-)からＶb(+)へと切り替わり、反対に、負極性書込となる水平有効表示期間直前の水平帰線期間における略中心タイミングにて、電圧Ｖb(+)からＶb(-)へと切り替わる。上述したように本実施形態では、（ａ）走査線毎の極性反転（１Ｈ反転）を採用するので、プリチャージ信号Ｖpreも１水平走査期間毎に極性反転される。

ここで、図７における電圧の関係について言及すると、電圧Ｖb(-)、Ｖw(-)、Ｖg(-)は、それぞれ画素１１０における画素電極１１８に印加された場合に、当該画素を最低階調の黒色、最高階調の白色、その中間階調である灰色とさせる負極性電圧である。一方、電圧Ｖb(+)、Ｖw(+)、Ｖg(+)は、それぞれ画素１１０における電極１１８に印加された場合に、当該画素を最低階調の黒色、最高階調の白色、中間階調である灰色とさせる正極性電圧であり、電圧Ｖcを基準にしたときに電圧Ｖb(-)、Ｖw(-)、Ｖg(-)と対称に位置する関係にある。
なお、走査信号、サンプリング信号および信号ＢＬ、ＮＲＧの電圧関係については、そのＬレベルが電圧Ｖb(-)よりも低く、Ｈレベルが電圧Ｖb(+)よりも高いが、図７においては便宜的にプリチャージ信号Ｖpreおよびデータ信号Ｖｉｄ１（〜Ｖｉｄ６）とは縦縮尺が変更されている。

次に、電気光学装置の動作について、画像データＶｉｄが補正回路３１０により補正されないで、直接、Ｓ／Ｐ変換回路３２０に供給される場合を例にとって説明する。
まず、走査線駆動回路１３０には、１垂直走査期間の最初に、転送開始パルスＤＹが走査線駆動回路１３０に供給される。この供給によって、図６に示されるように、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ５４０が順次排他的にＨレベルになって、それぞれ走査線１１２に出力される。
ここでまず、走査信号Ｇ１がＨレベルになる１水平有効表示期間について着目する。この１水平有効表示期間では、説明の便宜上、正極性書込を行うものとすると、増幅・反転回路３４０（図１参照）から出力される画像信号Ｖｄ１〜Ｖｄ６は、対向電極１０８に印加される電圧ＬＣcom（厳密に言えば電圧Ｖc）に対して高位側であって、黒色になるにつれて高い電圧となる。

一方、水平有効表示期間の先立つ帰線期間では、図７に示されるように、信号ＢＬがＨレベルとなるので、スイッチ回路群３５０では、プリチャージ信号Ｖpreが選択されるので、画像信号線１７１には、当該プリチャージ信号Ｖpreが供給される。さらに、当該帰線期間の中心よりも後半において信号ＮＲＧがＨレベルとなるので、シフトレジスタ１４２による信号Ｓａ１、Ｓａ２、Ｓａ３、…、Ｓａ１２０にかかわらず、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓ１２０はＨレベルとなる。このため、すべてのデータ線１１４は、プリチャージ信号Ｖpreにおける帰線期間後半に相当する電圧Ｖb(+)にプリチャージされる。

次に、帰線期間が終了して、水平有効表示期間になると、スイッチ回路群３５０では、画像信号Ｖｄ１〜Ｖｄ６が選択されるので、画像信号線１７１には、当該画像信号Ｖｄ１〜Ｖｄ６が供給される。
まず、走査信号Ｇ１がＨレベルになる期間に、転送開始パルスＤＸがシフトレジスタ１４２に供給されると、信号Ｓａ１、Ｓａ２、Ｓａ３、…、Ｓａ１２０が順番にＨレベルになる。水平有効表示期間では、信号ＢＬはＬレベルであるので、信号Ｓａ１、Ｓａ２、Ｓａ３、…、Ｓａ１２０は、それぞれＯＲ回路１４４をスルーして、そのままサンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓ１２０として出力される。

ここでは、補正回路３１０による補正を実行しないと想定しているので、第１に、画像データＶｉｄは、Ｓ／Ｐ変換回路３２０によって画像データＶｄ１ｄ〜Ｖｄ６ｄに分配されるとともに、時間軸に対して６倍に伸長され、第２に、画像データＶｄ１ｄ〜Ｖｄ６ｄが、Ｄ／Ａ変換回路群３３０によってそれぞれアナログ信号に変換された後、増幅・反転回路３４８によって適切に増幅・反転されて、パネル１００に供給される。
走査信号Ｇ１がＨレベルになる期間において、サンプリング信号Ｓ１がＨレベルになると、左から１番目のブロックに属する６本のデータ線１１４に、それぞれデータ信号Ｖｉｄ１〜Ｖｉｄ６としての画像信号Ｖｄ１〜Ｖｄ６がサンプリングされる。そして、サンプリングされた画像信号Ｖｄ１〜Ｖｄ６は、図２において上から数えて１行目の走査線１１２と当該６本のデータ線１１４と交差する画素のＴＦＴ１１６によって、それぞれ対応する画素電極１１８に印加されることになる。
この後、サンプリング信号Ｓ２がＨレベルになると、今度は、２番目のブロックに属する６本のデータ線１１４に、それぞれ画像信号Ｖｄ１〜Ｖｄ６がサンプリングされて、これらの画像信号Ｖｄ１〜Ｖｄ６が、１行目の走査線１１２と当該６本のデータ線１１４と交差する画素のＴＦＴ１１６によって、それぞれ対応する画素電極１１８に印加されることになる。

以下同様にして、サンプリング信号Ｓ３、Ｓ４、……、Ｓ１２０が順次Ｈレベルになると、第３番目、第４番目、…、第１２０番目のブロックに属する６本のデータ線１１４にそれぞれ画像信号Ｖｄ１〜Ｖｄ６がサンプリングされ、これらの画像信号Ｖｄ１〜Ｖｄ６が、１行目の走査線１１２と、当該６本のデータ線１１４と交差する画素のＴＦＴ１１６によって、それぞれ対応する画素電極１１８に印加されることになる。これにより、第１行目に位置する７２０個の画素のすべてに対する書き込みが完了することになる。

続いて、走査信号Ｇ２がＨレベルになる水平走査期間について説明する。本実施形態では、上述したように、走査線単位の極性反転が行われるので、この１水平走査期間においては、負極性書込が行われることになる。このため、増幅・反転回路３４０から出力される画像信号Ｖｄ１〜Ｖｄ６は、対向電極１０８に印加される電圧ＬＣcomに対して低位側であって、黒色になるにつれて低くなる電圧である。これに先だって、帰線期間におけるプリチャージ信号Ｖpreは、負極性書込に対応する電圧Ｖb(-)になるので、信号ＮＲＧがＨレベルになった場合に、すべてのデータ線１１４は、当該電圧Ｖb(-)にプリチャージされることになる。

他の動作については同様であり、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓ１２０が順次Ｈレベルになって、第２行目の画素のすべてに対する書き込みが完了することになる。以下同様にして、走査信号Ｇ３、Ｇ４、…、Ｇ５４０がＨレベルになって、第３行目、第４行目、…、第５４０行目の画素に対して書き込みが行われることになる。これにより、奇数行目の画素については正極性書込が行われる一方、偶数行目の画素については負極性書込が行われて、この１垂直走査期間においては、第１行目〜第５４０行目の画素のすべてにわたって書き込みが完了することになる。
そして、次の１垂直走査期間においても、同様な書き込みが行われるが、この際、各行の画素に対する書込極性が入れ替えられる。すなわち、次の１垂直走査期間において、奇数行目の画素については負極性書込が行われる一方、偶数行目の画素については正極性書込が行われることになる。このように、１垂直走査期間毎に画素に対する書込極性が入れ替えられるので、液晶１０５に直流成分が印加されることがなくなり、液晶１０５の劣化が防止される。

しかしながら、このようなパネル１００に、灰色を背景として黒色領域をウィンドウ表示する場合に、図１０に示されるような横クロストークが発生するのは、上述した通りである。ここで、暗くなる灰色領域が黒色領域に対して同一行で発生するが、黒色領域とは、水平走査方向とは反対側にのみ発生している点を考慮すると、暗くなる灰色領域の画素は、当該画素の書き込み後における画素の影響を受けていることが判る。この理由としては、黒色領域を水平走査するときに、画像信号線１７１に画像信号Ｖｉｄ１〜Ｖｉｄ６として黒色に相当する電圧Ｖb(+)またはＶb(-)が供給されたときに、当該電圧が、（オフの）サンプリングスイッチ１５０→データ線１１４→（オンの）ＴＦＴ１１６を介して、すなわちオフリークにより画素電極１１８に書き込まれてしまうことなど原因と考えられる。黒色領域の水平走査側における灰色領域の画素では、書き込みの後に、そのような黒色に相当する電圧が供給されないので、黒色に引っ張られる余地がない点からも、そのように推論できる。

このような推論をもとに、本願発明者は、各種のパターンを表示させて実験したところ、第１に、ある階調に相当する電圧のデータ信号が書き込まれた画素は、当該書込後に書き込まれる画素のデータ信号電圧の影響を受け、第２に、その影響は、書き込まれた電圧とその後に書き込まれる他の画素への電圧との差が大きいほど、および、その後において書き込まれる画素の数が多いほど、大きくなる傾向があることが判り、上記推論がおおよそ正しいことを確認した。
したがって、１行分の画素を水平走査する際、ある列の画素への画像信号については、当該画素に書き込まれたデータ信号の電圧と、当該画素の書き込み後において書き込まれるデータ信号の電圧との差の積分値（累積値）に応じた値を補正値として補正すれば良いと考える。ただし、各画素について、以降の電圧差を個々に積分するのは現実的ではない。また、データ信号の電圧は、画像データで指定される階調で定まるので、電圧差の積分値は、階調差の積分値に応じた値となる。
そこで、本実施形態における補正回路３１０では、基準階調なる概念を持ち出すとともに、ある画素について、当該画素よりも後の画素の階調と基準階調との差の積分値に応じた値を補正値として、画像データＶｉｄを補正する構成とした。

図４（ａ）は、この補正回路３１０の構成を示すブロック図である。
この図に示されるように、補正回路３１０は、スイッチ３１２、３１８および２つの補正回路３１４を有する。このうち、スイッチ３１２は、補正回路３１４のいずれか一方を選択して、画像データＶｉｄを転送する一方、スイッチ３１８は、補正回路３１４のいずれか他方を選択して、選択した補正回路３１４で補正された画像データＶｄをＳ／Ｐ変換回路３２０に供給する。
補正回路３１４は、後述するように、いずれも供給された画像データＶｉｄを１水平走査期間分蓄積した後に、読み出して補正する構成である。このため、スイッチ３１２、３１８の選択の切り換え周期は１水平走査期間（１Ｈ）に設定されている。
したがって、ある１水平走査期間において、画像データＶｉｄが一方の補正回路３１４に転送されている場合、他方の補正回路３１４から、補正された画像データＶｄが読み出される。そして、次の１水平走査期間において、画像データＶｉｄが他方の補正回路３１４に転送されるとともに、他方の補正回路３１４から、補正された画像データＶｄが読み出されて、補正された画像データＶｄが水平走査にしたがって連続して供給される構成となっている。

２つの補正回路３１４の構成は共通であるので、図４（ｂ）を参照して、１つの補正回路３１４の構成について説明する。
この図において、メモリ３７２は、先入れ先出しのＦＩＦＯ形式の回路であり、供給された画素毎の画像データＶｉｄを１水平走査期間（１Ｈ）だけ遅延させる。
加算器（第１の演算器）３７４は、画像データＶｉｄから基準データＲｅｆを減算して、その減算結果Ｄｅｆを出力する。ここで、基準データＲｅｆは、上述したように予め定められた基準階調を示すデータであり、本実施形態では、最高階調である白色と最低階調である黒色とのほぼ中間の灰色階調に相当する。画像データＶｉｄは画素の階調を指定するものなので、減算結果は、画像データＶｉｄで指定される階調と基準階調との差を示すことになる。
なお、加算器３７４の演算内容は減算であるので、ここでいう加算とは減算を含む概念である。

積分器３７６は、水平有効表示期間の手前で積分結果をリセットした後、水平有効表示期間にわたって減算結果Ｄｅｆを順次積分（累算）して、その積分結果Ｉｎｔを出力するものである。乗算器３７８は、積分結果Ｉｎｔに適切な係数ｋ１を乗算する。
メモリ３８０は、１行における画素１１０の各々に対応するように、７２０の記憶領域を有する。セレクタ３８２は、メモリ３８０における記憶領域を１つずつ順番にドットクロックに同期して画素毎に選択するものであり、選択された領域に、積分結果（正確には係数ｋ１が乗算されている）が記憶される構成となっている。セレクタ３８４は、積分結果がメモリ３８０に記憶されてから１水平走査期間後に、セレクタ３８２が選択した順番で、メモリ３８０における記憶領域を１つずつ選択するものである。そして、選択された領域から積分結果が読み出される構成となっている。
ここで、説明の便宜上、メモリ３８０の記憶領域を図に示されるように１行に並べるとともに、左から順番に、１、２、３、…、７２０列目の画素に対応する積分結果Ｉｎｔ−１、Ｉｎｔ−２、Ｉｎｔ−３、…、Ｉｎｔ−７２０が記憶されるものとする。

加算器３８６は、７２０列の画素に対応する積分結果Ｉｎｔ−７２０から、セレクタ３８４による選択によって読み出されたが積分結果を減算して、減算結果Ａｅとして出力する。乗算器３８８は、減算結果Ａｅに係数ｋ２を乗算して、補正値Ａｆとして出力する。ここで、係数ｋ２は、本実施形態では、図５に示されるように、１水平有効表示期間の開始に相当する１列目の画素に対応する積分結果が読み出されたときから、１水平有効表示期間の終了に相当する７２０列目の画素に対応する積分結果が読み出されるまでにわたって、直線的に漸次減少するような特性Ａを有する。
加算器（第２の演算器）３９０は、メモリ３７２によって遅延させられた画像データＶｉｄから補正値Ａｆを減算して、補正された画像データＶｄとして出力するものである。

このような構成の補正回路３１４において、メモリ３８０の１列目の画素に対応する積分結果Ｉｎｔ−１は、１列目の画素の階調と基準階調との差である（正確には、上述したように係数ｋ１が乗算されている）。
２列目の画素に対応する積分結果ｉｎｔ−２は、１列目の画素の階調と基準階調との差と、２列目の画素の階調と基準階調との差との和であり、３列目の画素に対応する積分結果は、１列目の画素の階調と基準階調との差と、２列目の画素の階調と基準階調との差と、３列目の画素の階調と基準階調との差との和である。以下同様に、７２０列目の画素に対応する積分結果は、１、２、３、…、７２０列の画素の階調と基準階調との差を積分した値となる。

ここで、１列目の画素に対応する画像データＶｉｄがメモリ３７２から遅延読み出しされるタイミングにおいて、セレクタ３８４は、メモリ３８０の記憶領域のうち、１列目の画素に積分結果ｉｎｔ−１が記憶された領域を選択するので、減算結果Ａｅは、７２０列目の画素に対応する積分結果Ｉｎｔ−７２０から１列目の画素に対応する積分結果Ｉｎｔ−１を減算したもの、すなわち、１列目の画素の後に水平走査される２、３、４、…、７２０列の画素の階調と基準階調との差を積分した値となる。
次に、２列目の画素に対応する画像データＶｉｄがメモリ３７２から遅延読み出しされるタイミングにおいて、セレクタ３８４は、２列目の画素に積分結果Ｉｎｔ−２が記憶された領域を選択するので、減算結果Ａｅは、積分結果Ｉｎｔ−７２０から２列目の画素に対応する積分結果Ｉｎｔ−２を減算したものとなり、これは、２列目の画素の後に水平走査される３、４、…、７２０列の画素の階調と基準階調との差を積分した値となる。
同様に、３列目の画素に対応する画像データＶｉｄがメモリ３７２から遅延読み出しされるタイミングにおいて、セレクタ３８４は、３列目の画素に積分結果Ｉｎｔ−３が記憶された領域を選択するので、減算結果Ａｅは、積分結果Ｉｎｔ−７２０から３列目の画素に対応する積分結果Ｉｎｔ−３を減算したものとなり、これは、３列目の画素の後に水平走査される４、…、７２０列の画素の階調と基準階調との差を積分した値となる。
なお、７２０列目の画素に対応する画像データＶｉｄがメモリ３７２から遅延読み出しされるタイミングにおいて、セレクタ３８４は、７２０列目の画素に積分結果Ｉｎｔ−７２０が記憶された領域を選択するので、減算結果Ａｅは、積分結果Ｉｎｔ−７２０から全く同じ積分結果Ｉｎｔ−７２０を減算したものとなり、ゼロとなる。これは、７２０列目の画素の後に水平走査される画素が存在しないためである。

このように本実施形態は、ある列に位置する画素を着目画素として考えた場合、着目画素に対応する画像データＶｉｄがメモリ３７２から遅延読み出しされるタイミングにおいて、減算結果Ａｅは、当該着目画素の次に水平走査される画素から、最後に水平走査される画素までの各階調と基準階調との差を積分した値となり、これに係数ｋ２を乗算したものが補正値Ａｆとなって、当該画像データＶｉｄを減算する、すなわち、補正する構成となる。

このため、本実施形態によれば、１行分の画素を水平走査する際、着目画素に対応する画像信号については、当該着目画素よりも後に水平走査される画素の階調と基準階調との差の積分値に応じた値を補正値として補正されるので、図１０に示されるような横クロストーク、すなわち、書き込みの後に、当該書込電圧とは差の大きな画像信号が供給されることに起因する表示品位の低下現象を抑えることが可能となる。

また、本実施形態では、水平帰線期間に、各データ線１１４が、電圧Ｖb(+)またはＶb(-)に、予めプリチャージされるので、その直後の水平有効表示期間において、画像信号Ｖｉｄ１〜Ｖｉｄがデータ線１１４にサンプリングされる際の負荷が低減されるし、データ線１１４の容量性により１水平走査期間前にサンプリングされたときに残存するデータ信号の影響をクリアすることができる。

。
また、本実施形態において係数ｋ２を、図５に示されるように１列目から７２０列目までの画素に対応する積分結果に対して直線的に漸次減少するような特性Ａとしている。この理由は、水平有効表示期間において、データ線１１４を６本ずつまとめて順番に選択して画像信号をサンプリングする場合、水平有効表示期間の最初の方と最後の方とでは、プリチャージの終了時からの経過時間が異なり、プリチャージされた電圧がリークすることなどが考えられるためである。すなわち、水平有効表示期間の最初の方では、電圧Ｖb(+)またはＶb(-)にプリチャージされているが、水平有効表示期間の最後の方では、リーク等により電圧Ｖb(+)またはＶb(-)から遠ざかる傾向等を考慮したためである。このように設定すると、１水平有効表示期間の開始では、補正量が大きく、時間経過とともに、当該補正量が小さくなるので、プリチャージからの経過時間が異なることによる影響を考慮することが可能となる。
なおここでは、説明の便宜のために、係数ｋ２については、時間経過とともに直線的に減少する特性Ａとしたが、プリチャージ電圧の放電性を考慮すると、時間経過とともに減少率が低下する特性Ｂも考えられるし、プリチャージ電圧の設定等によっては、反対に、時間経過とともに減少率が大きくなる特性Ｃも考えられる。さらに、係数ｋ２については、ノーマリーホワイトモードであるか否かや、プリチャージ電圧をいかなる階調に相当する電圧に設定するか等によって、時間経過とともに直線的に増加する特性Ｄとなることも考えられるし、増加率が時間経過とともに増加または低下する特性ＥまたはＦとなる場合も想定される。

なお、本実施形態では、（１）走査線単位の極性反転であるとして説明したので、同一行の画素はすべて同一極性で書き込まれる。このため、階調差がそのままデータ信号の電圧差として説明することができた。ここで、（２）データ線毎、（３）画素毎を単位として極性反転する場合には、階調差に加えて極性をも考慮すれば、着目画素に書き込まれたデータ信号の電圧と、着目画素よりも後に水平走査される際のデータ信号電圧との差の積分値に応じた値で補正することができる。

上述した実施形態にあっては、６本のデータ線１１４が１ブロックにまとめられて、１ブロックに属する６本のデータ線１１４に対して、６系統に変換された画像信号Ｖｉｄ１〜Ｖｉｄ６をサンプリングする構成したが、変換数および同時に印加するデータ線数（すなわち、１ブロックを構成するデータ線数）は、「６」に限られるものではない。例えば、サンプリングスイッチ１５０の応答速度が十分に高いのであれば、パラレルに変換することなく１本の画像信号線にシリアル伝送して、データ線１１４毎に順次サンプリングするように構成しても良い。また、変換数および同時に印加するデータ線の数を「３」や、「１２」、「２４」等として、３本や、１２本、２４本等のデータ線に対して、３系統変換や、１２系統変換、２４系統変換等した補正画像信号を同時に供給する構成としても良い。なお、変換数としては、カラーの画像信号が３つの原色に係る信号からなることとの関係から、３の倍数であることが制御や回路などを簡易化する上で好ましい。ただし、後述するプロジェクタのように単なる光変調の用途の場合には、３の倍数である必要はない。

一方、上述した実施形態において、補正回路３１０は、ディジタルの画像データＶｉｄを処理するものとしたが、アナログの画像信号を処理する構成としても良い。この構成では、画像信号の電圧が画素の階調を示すことになる。また、実施形態にあって、補正回路３１０は、画像信号のシリアル−パラレル変換の前に、補正を行う構成となっていたが、シリアル−パラレル変換の後に、補正を行う構成としても良いし、上述したように、そもそもシリアル−パラレル変換を行わない構成でも良い。
また、上述した実施形態では、画像信号をメモリ３７２において遅延させた後、順次補正を行っているが、１フレーム分の画像信号をフレームメモリに保存して、メモリに保存した信号に一括して補正を行った後、当該フレームメモリから補正済み画像信号を順次出力する構成としてもよい。その際に補正の演算はＣＰＵを用いて行うのが適している。

さらに、上述した実施形態にあっては、対向電極１０８と画素電極１１８との電圧実効値が小さい場合に白色表示を行うノーマリーホワイトモードとして説明したが、黒色表示を行うノーマリーブラックモードとしても良い。また、プリチャージ電圧Ｖpreとして、灰色に相当する電圧Ｖb(+)、Ｖb(-)のほかに、白色に相当する電圧としても良いし、正極性書込では、白色に相当する電圧Ｖcを選択し、負極性書込では、黒色に相当する電圧Ｖb(+)を選択して、書込極性に応じて異なる階調に相当する電圧としても良い。

くわえて、実施形態にあっては、透過型として説明したが反射型としても良い。さらに、上述した実施形態では、液晶としてＴＮ型を用いたが、ＢＴＮ（Bi-stable Twisted Nematic）型・強誘電型などのメモリ性を有する双安定型や、高分子分散型、さらには、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料（ゲスト）を一定の分子配列の液晶（ホスト）に溶解して、染料分子を液晶分子と平行に配列させたＧＨ（ゲストホスト）型などの液晶を用いても良い。
また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオトロピック配向）の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行（水平）配向（ホモジニアス配向）の構成としても良い。このように、本発明では、液晶や配向方式として、種々のものに適用することが可能である。

次に、上述した実施形態に係る電気光学装置を用いた電子機器の一例として、上述したパネル１００をライトバルブとして用いたプロジェクタについて説明する。図８は、このプロジェクタの構成を示す平面図である。
この図に示されるように、プロジェクタ２１００内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。

ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態におけるパネル１００と同様であり、データ信号供給回路（図８では省略）から供給されるＲ、Ｇ、Ｂの各色に対応する画像信号でそれぞれ駆動されるものである。すなわち、このプロジェクタ２１００では、パネル１００を含む電気光学装置が、Ｒ、Ｇ、Ｂの各色に対応して３組設けられて、Ｒ、Ｇ、Ｂの各色に対応する画像データがそれぞれ補正される構成となっている。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。

なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、上述したようにカラーフィルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックミラー２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。

電子機器としては、図８を参照して説明した他にも、テレビジョンや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、本発明に係る表示パネルが適用可能なのは言うまでもない。

本発明の実施形態に係る電気光学装置の構成を示すブロック図である。 同電気光学装置におけるパネルの構成を示す図である。 同パネルにおける画素の構成を示す図である。 同電気光学装置における補正回路の構成を示す図である。 同補正回路における係数ｋ２の変化を示す図である。 同電気光学装置の表示動作を説明するためのタイミングチャートである。 同電気光学装置の表示動作を説明するためのタイミングチャートである。 同電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す図である。 横クロストークによる表示品位の低下を示す例である。 横クロストークによる表示品位の低下を示す例である。

符号の説明

１００…表示パネル、１１０…画素、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１１８…画素電極、１３０…走査線駆動回路、１４０…データ線駆動回路、１５０…サンプリング回路、３００…データ信号供給回路、３１０…補正回路、３１４…補正回路、３７２…メモリ、３７４、３８６、３９０…加算器、３７６…積分器、３７８、３８８…乗算器

Claims (6)

1. 複数行の走査線と複数列のデータ線との交差部分にそれぞれ設けられたスイッチング素子と、
   当該スイッチング素子に対応してそれぞれ設けられた画素とを有し、
   補正を行った画像信号に基づいて駆動される電気光学装置の画像信号供給方法であって、
   任意の画素に対応する画像信号について補正を行う際に、
   当該任意の画素と同一行に位置し、当該任意の画素の後に選択される全ての画素のそれぞれに対応する画像信号について、該画像信号により規定される階調と予め定められた基準階調との差をそれぞれ演算し、当該演算結果を積分して、当該積分値に応じた値を補正値とし、
   前記画像信号を前記補正値によって補正し前記補正を行った画像信号として出力する
   ことを特徴とする電気光学装置の画像信号供給方法。
2. 前記積分した値を、水平走査の開始に相当するものから終了に相当するものまで変化させる
   ことを特徴とする請求項１に記載の電気光学装置の画像信号供給方法。
3. 前記基準階調は、画素における灰色の階調に相当する
   ことを特徴とする請求項１に記載の電気光学装置の画像信号供給方法。
4. 複数行の走査線と複数列のデータ線との交差部分にそれぞれ設けられたスイッチング素子と、当該スイッチング素子に対応してそれぞれ設けられた画素とを有し、
   補正を行った画像信号に基づいて駆動される電気光学装置の画像信号供給回路であって、
   任意の画素に対応する画像信号について補正を行う際に、
   当該任意の画素と同一行に位置し、当該任意の画素の後に選択される全ての画素のそれぞれに対応する画像信号について、該画像信号により規定される階調と予め定められた基準階調との差をそれぞれ演算する第１演算器と、
   当該演算結果を積分する積分する積分器と、
   当該積分値に応じた値を補正値として用いて、前記任意の画素に対応する画像信号を補正する第２演算器と
   を有し、補正した画像信号を出力する
   ことを特徴とする電気光学装置の画像信号供給回路。
5. 複数行の走査線と複数列のデータ線との交差部分にそれぞれ設けられたスイッチング素子と、当該スイッチング素子に対応してそれぞれ設けられた画素と、
   画像信号を補正する画像信号供給回路と
   を有し、
   前記画像信号供給回路は、
   任意の画素に対応する画像信号について補正を行う際に、
   当該任意の画素と同一行に位置し、当該任意の画素の後に選択される全ての画素のそれぞれに対応する画像信号について、該画像信号により規定される階調と予め定められた基準階調との差をそれぞれ演算する第１演算器と、
   当該演算結果を積分する積分する積分器と、
   当該積分値に応じた値を補正値として用いて、前記任意の画素に対応する画像信号を補正する第２演算器と
   を備え、
   補正された画像信号に基づいて駆動される
   ことを特徴とする電気光学装置。
6. 請求項５に記載の電気光学装置を有することを特徴とする電子機器。

Images