JP4113166B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP4113166B2 JP4113166B2 JP2004211329A JP2004211329A JP4113166B2 JP 4113166 B2 JP4113166 B2 JP 4113166B2 JP 2004211329 A JP2004211329 A JP 2004211329A JP 2004211329 A JP2004211329 A JP 2004211329A JP 4113166 B2 JP4113166 B2 JP 4113166B2
- Authority
- JP
- Japan
- Prior art keywords
- write
- memory cell
- bit line
- voltage
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
Description
互いに交差する複数本ずつのワード線とビット線、及びそれらの交差部に配置された電気的書き換え可能な不揮発性メモリセルを有するメモリセルアレイと、
前記メモリセルアレイの選択ワード線に書き込み電圧を印加して選択メモリセルにデータ書き込みを行い、選択ビット線を所定電圧にプリチャージした後、その選択ビット線の放電状態を検出して前記選択メモリセルのデータ読み出しを行う読み出し/書き込み回路と、
前記読み出し/書き込み回路を制御して選択メモリセルに対する書き込み動作とベリファイ読み出し動作を繰り返す書き込みシーケンス制御を行い、そのシーケンス制御において、ベリファイ読み出しのための選択ビット線のプリチャージ動作を書き込み動作の終了時刻前に開始するようにしたコントローラとを有する。
Claims (4)
- 互いに交差する複数本ずつのワード線とビット線、及びそれらの交差部に配置された電気的書き換え可能な不揮発性メモリセルを有するメモリセルアレイと、
前記メモリセルアレイの選択ワード線に書き込み電圧を印加して選択メモリセルにデータ書き込みを行い、選択ビット線を所定電圧にプリチャージした後、その選択ビット線の放電状態を検出して前記選択メモリセルのデータ読み出しを行う読み出し/書き込み回路と、
前記読み出し/書き込み回路を制御して選択メモリセルに対する書き込み動作とベリファイ読み出し動作を繰り返す書き込みシーケンス制御を行い、そのシーケンス制御において、ベリファイ読み出しのための選択ビット線のプリチャージ動作を書き込み動作の終了時刻前に開始するようにしたコントローラとを有し、
前記メモリセルアレイは、前記メモリセルを対応するビット線に接続するための選択ゲートトランジスタを有し、
前記選択メモリセルに対する書き込み動作は、前記選択ゲートトランジスタをオンにし、選択ワード線に書き込み電圧を印加して行われ、
ベリファイ読み出しのための前記選択ビット線のプリチャージ動作は、前記選択ワード線に書き込み電圧が印加されている間に、前記選択ゲートトランジスタをオフにした後開始する
ことを特徴とする半導体記憶装置。 - 互いに交差する複数本ずつのワード線とビット線、及びそれらの交差部に配置された電気的書き換え可能な不揮発性メモリセルを有するメモリセルアレイと、
前記メモリセルアレイの選択ワード線に書き込み電圧を印加して選択メモリセルにデータ書き込みを行い、選択ビット線を所定電圧にプリチャージした後、その選択ビット線の放電状態を検出して前記選択メモリセルのデータ読み出しを行う読み出し/書き込み回路と、
前記読み出し/書き込み回路を制御して選択メモリセルに対する書き込み動作とベリファイ読み出し動作を繰り返す書き込みシーケンス制御を行い、そのシーケンス制御において、ベリファイ読み出しのための選択ビット線のプリチャージ動作を書き込み動作の終了時刻前に開始するようにしたコントローラとを有し、
前記メモリセルアレイは、前記メモリセルを対応するビット線に接続するための選択ゲートトランジスタを有し、
前記選択メモリセルに対する書き込み動作は、選択ビット線に書き込みデータに応じて書き込み許可電圧又は書き込み禁止電圧を、非選択ビット線には書き込み禁止電圧を印加し、前記選択ゲートトランジスタをオンにし、選択ワード線に書き込み電圧を印加して行われ、
ベリファイ読み出しのための前記選択ビット線のプリチャージ動作は、前記選択ワード線に書き込み電圧が印加されている間に、前記選択ゲートトランジスタをオフにすると同時に前記選択ビット線及び非選択ビット線を放電させた後開始する
ことを特徴とする半導体記憶装置。 - 互いに交差する複数本ずつのワード線とビット線、及びそれらの交差部に配置された電気的書き換え可能な不揮発性メモリセルを有するメモリセルアレイと、
前記メモリセルアレイの選択ワード線に書き込み電圧を印加して選択メモリセルにデータ書き込みを行い、選択ビット線を所定電圧にプリチャージした後、その選択ビット線の放電状態を検出して前記選択メモリセルのデータ読み出しを行う読み出し/書き込み回路と、
前記読み出し/書き込み回路を制御して選択メモリセルに対する書き込み動作とベリファイ読み出し動作を繰り返す書き込みシーケンス制御を行い、そのシーケンス制御において、ベリファイ読み出しのための選択ビット線のプリチャージ動作を書き込み動作の終了時刻前に開始するようにしたコントローラとを有し、
前記メモリセルアレイは、前記メモリセルを対応するビット線に接続するための選択ゲートトランジスタを有し、
前記選択メモリセルに対する書き込み動作は、前記選択ゲートトランジスタをオンにし、選択ワード線に書き込み電圧を印加して行われ、
ベリファイ読み出しのための前記選択ビット線のプリチャージ動作は、前記選択ゲートトランジスタをオフにした後、前記選択ワード線の放電開始と同時に開始する
ことを特徴とする半導体記憶装置。 - 互いに交差する複数本ずつのワード線とビット線、及びそれらの交差部に配置された電気的書き換え可能な不揮発性メモリセルを有するメモリセルアレイと、
前記メモリセルアレイの選択ワード線に書き込み電圧を印加して選択メモリセルにデータ書き込みを行い、選択ビット線を所定電圧にプリチャージした後、その選択ビット線の放電状態を検出して前記選択メモリセルのデータ読み出しを行う読み出し/書き込み回路と、
前記読み出し/書き込み回路を制御して選択メモリセルに対する書き込み動作とベリファイ読み出し動作を繰り返す書き込みシーケンス制御を行い、そのシーケンス制御において、ベリファイ読み出しのための選択ビット線のプリチャージ動作を書き込み動作の終了時刻前に開始するようにしたコントローラとを有し、
前記メモリセルアレイは、前記メモリセルを対応するビット線に接続するための選択ゲートトランジスタを有し、
前記選択メモリセルに対する書き込み動作は、選択ビット線に書き込みデータに応じて書き込み許可電圧又は書き込み禁止電圧を、非選択ビット線には書き込み禁止電圧を印加し、前記選択ゲートトランジスタをオンにし、選択ワード線に書き込み電圧を印加して行われ、
ベリファイ読み出しのための前記選択ビット線のプリチャージ動作は、前記選択ワード線の放電開始前に前記選択ゲートトランジスタをオフにしかつ、前記選択ワード線の放電開始直前に前記選択ビット線及び非選択ビット線を放電させた後に前記選択ワード線の放電開始と同時に開始する
ことを特徴とする半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004211329A JP4113166B2 (ja) | 2004-07-20 | 2004-07-20 | 半導体記憶装置 |
US11/058,298 US7145806B2 (en) | 2004-07-20 | 2005-02-16 | Semiconductor memory device and method of controlling write sequence thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004211329A JP4113166B2 (ja) | 2004-07-20 | 2004-07-20 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006031872A JP2006031872A (ja) | 2006-02-02 |
JP4113166B2 true JP4113166B2 (ja) | 2008-07-09 |
Family
ID=35656952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004211329A Expired - Fee Related JP4113166B2 (ja) | 2004-07-20 | 2004-07-20 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7145806B2 (ja) |
JP (1) | JP4113166B2 (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4170952B2 (ja) | 2004-01-30 | 2008-10-22 | 株式会社東芝 | 半導体記憶装置 |
US7751242B2 (en) * | 2005-08-30 | 2010-07-06 | Micron Technology, Inc. | NAND memory device and programming methods |
US7366040B2 (en) * | 2005-10-28 | 2008-04-29 | Elite Semicondutor Memory Technology, Inc. | Method of reducing settling time in flash memories and improved flash memory |
US7512032B2 (en) * | 2006-03-28 | 2009-03-31 | Andrea Martinelli | Electronic device comprising non volatile memory cells with optimized programming and corresponding programming method |
KR100805838B1 (ko) * | 2006-08-10 | 2008-02-21 | 삼성전자주식회사 | 엑스아이피 플래시 메모리 장치 및 그 프로그램 방법 |
JP4281776B2 (ja) * | 2006-09-29 | 2009-06-17 | セイコーエプソン株式会社 | 電気光学装置、および、その駆動方法 |
JP4281775B2 (ja) * | 2006-09-29 | 2009-06-17 | セイコーエプソン株式会社 | 電気光学装置、走査線駆動回路、駆動方法および電子機器 |
US7463531B2 (en) * | 2006-12-29 | 2008-12-09 | Sandisk Corporation | Systems for programming non-volatile memory with reduced program disturb by using different pre-charge enable voltages |
US7468918B2 (en) * | 2006-12-29 | 2008-12-23 | Sandisk Corporation | Systems for programming non-volatile memory with reduced program disturb by removing pre-charge dependency on word line data |
US7450430B2 (en) * | 2006-12-29 | 2008-11-11 | Sandisk Corporation | Programming non-volatile memory with reduced program disturb by using different pre-charge enable voltages |
US7433241B2 (en) * | 2006-12-29 | 2008-10-07 | Sandisk Corporation | Programming non-volatile memory with reduced program disturb by removing pre-charge dependency on word line data |
US7616500B2 (en) * | 2007-02-20 | 2009-11-10 | Sandisk Corporation | Non-volatile storage apparatus with multiple pass write sequence |
KR101321472B1 (ko) * | 2007-07-23 | 2013-10-25 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그것의 프로그램 방법 |
JP5193830B2 (ja) * | 2008-12-03 | 2013-05-08 | 株式会社東芝 | 不揮発性半導体メモリ |
KR101551449B1 (ko) * | 2009-02-25 | 2015-09-08 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그것을 포함한 메모리 시스템 |
US8924902B2 (en) * | 2010-01-06 | 2014-12-30 | Qualcomm Incorporated | Methods and circuits for optimizing performance and power consumption in a design and circuit employing lower threshold voltage (LVT) devices |
KR101119343B1 (ko) * | 2010-04-29 | 2012-03-06 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 프로그램 방법 |
KR20130022228A (ko) * | 2011-08-25 | 2013-03-06 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그의 동작 방법 |
TWI534810B (zh) * | 2011-12-09 | 2016-05-21 | Toshiba Kk | Nonvolatile semiconductor memory device |
JP2013200932A (ja) | 2012-03-26 | 2013-10-03 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8830760B2 (en) * | 2012-08-16 | 2014-09-09 | Kabushiki Kaisha Toshiba | Semiconductor storage device |
JP2014225310A (ja) * | 2013-05-16 | 2014-12-04 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR102122239B1 (ko) | 2013-07-19 | 2020-06-15 | 삼성전자 주식회사 | 비휘발성 메모리 장치 및 그 프로그램 방법 |
KR102219292B1 (ko) | 2014-07-21 | 2021-02-23 | 삼성전자 주식회사 | 반도체 메모리 장치, 이를 포함하는 반도체 메모리 시스템 |
JP5992983B2 (ja) * | 2014-12-03 | 2016-09-14 | ウィンボンド エレクトロニクス コーポレーション | 不揮発性半導体記憶装置 |
US10593398B2 (en) | 2016-09-13 | 2020-03-17 | Toshiba Memory Corporation | Semiconductor storage device including a controller configured to execute a first write and a second write |
KR20180099012A (ko) * | 2017-02-28 | 2018-09-05 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이의 동작 방법 |
JP6862951B2 (ja) * | 2017-03-15 | 2021-04-21 | 富士通株式会社 | メモリ制御装置、情報処理装置およびメモリ制御方法 |
KR102598735B1 (ko) * | 2018-05-18 | 2023-11-07 | 에스케이하이닉스 주식회사 | 메모리 장치 및 그 동작 방법 |
KR20200118713A (ko) * | 2019-04-08 | 2020-10-16 | 에스케이하이닉스 주식회사 | 페이지 버퍼, 이를 포함하는 메모리 장치 및 그 동작 방법 |
US11322207B1 (en) * | 2020-12-30 | 2022-05-03 | Macronix International Co., Ltd. | Program method including multiple precharge steps for memory device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6128229A (en) * | 1998-09-16 | 2000-10-03 | Sony Corporation | Non-volatile semiconductor memory and method of verifying after writing and reading the same |
JP3961759B2 (ja) | 2000-10-31 | 2007-08-22 | 株式会社東芝 | 不揮発性半導体記憶装置 |
-
2004
- 2004-07-20 JP JP2004211329A patent/JP4113166B2/ja not_active Expired - Fee Related
-
2005
- 2005-02-16 US US11/058,298 patent/US7145806B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7145806B2 (en) | 2006-12-05 |
US20060018162A1 (en) | 2006-01-26 |
JP2006031872A (ja) | 2006-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4113166B2 (ja) | 半導体記憶装置 | |
US11176998B2 (en) | Semiconductor memory device | |
US10276242B2 (en) | Semiconductor memory device | |
JP5072723B2 (ja) | 不揮発性半導体記憶装置 | |
JP4976764B2 (ja) | 半導体記憶装置 | |
US8174899B2 (en) | Non-volatile semiconductor memory device | |
US8208309B2 (en) | Semiconductor memory device and method of operating the same | |
US8194465B2 (en) | Non-volatile semiconductor storage device | |
JP5565948B2 (ja) | 半導体メモリ | |
JP2010067327A (ja) | 不揮発性半導体記憶装置 | |
JP2006031871A (ja) | 半導体記憶装置 | |
JP2008016112A (ja) | 半導体記憶装置 | |
JP6154879B2 (ja) | Nand型フラッシュメモリとそのプログラム方法 | |
JPWO2006059375A1 (ja) | 半導体装置および半導体装置の制御方法 | |
US10032519B2 (en) | Semiconductor memory device in which bit line pre-charging, which is based on result of verify operation, is initiated prior to completion of the verify operation | |
JP2009048750A (ja) | 不揮発性半導体記憶装置 | |
US9786380B2 (en) | Semiconductor memory device | |
JP4672673B2 (ja) | 半導体装置および半導体装置の制御方法 | |
JP5467938B2 (ja) | 半導体メモリ | |
JP2013246849A (ja) | メモリシステム | |
JP5787921B2 (ja) | 不揮発性半導体記憶装置 | |
JP4794231B2 (ja) | 不揮発性半導体記憶装置 | |
JP2009301681A (ja) | 不揮発性半導体記憶装置とその制御方法 | |
JP2011204356A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080410 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |