JP4031291B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP4031291B2 JP4031291B2 JP2002156027A JP2002156027A JP4031291B2 JP 4031291 B2 JP4031291 B2 JP 4031291B2 JP 2002156027 A JP2002156027 A JP 2002156027A JP 2002156027 A JP2002156027 A JP 2002156027A JP 4031291 B2 JP4031291 B2 JP 4031291B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- pixel
- signal
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の属する技術分野】
本発明は、直交する複数の信号線と複数の走査線のそれぞれの交差部に画素トランジスタを配置したマトリクス駆動方式のアクティブマトリクス型の液晶表示装置に関する。
【0002】
【従来の技術】
アクティブマトリクス型の液晶表示装置に用いられる信号線の駆動方式、すなわち各信号線から各画素への映像信号の書き込み方式としては、Vライン反転駆動方式とH/V反転駆動方式が一般的に知られている。
【0003】
図14は、Vライン反転駆動方式による任意の1垂直走査期間での画面内の正負極性分布を示す図である。同図において、+は正極性画素、−は負極性画素をそれぞれ示す。Vライン反転駆動方式では、垂直走査方向に並列して延出された各信号線に対して、水平走査方向に隣接する信号線毎に極性の正負を反転させた映像信号を書き込ませるとともに、1垂直走査期間毎、すなわちnフレームとn+1フレームとで各信号線に書き込ませる映像信号の正負極性を反転させる。Vライン反転駆動の場合、一様画面を表示させる、例えば電圧を印加して黒ラスタ表示をする場合、コモン電位を5Vとすれば、正側は9V、負側は1Vの電圧を印加することとなる。
【0004】
図15は、H/V反転駆動方式による任意の1垂直走査期間での画面内の正負極性分布を示す図である。H/V反転駆動方式では、水平走査方向に隣接する信号線毎に正負極性を反転させ、かつ1水平走査期間毎にも正負極性を反転させた映像信号を書き込ませるとともに、1垂直走査期間毎に各信号線に書き込ませる映像信号の正負極性を反転させる。
【0005】
【発明が解決しようとする課題】
しかしながら、Vライン反転駆動方式では、何らかの原因によって信号線が電位変動すると、信号線と画素電極間のカップリング容量に起因して画素電位の変動が起こる。Vライン反転駆動方式では、ある画素とその左右の画素との極性は1垂直走査期間に渡って互いに逆となっているため、背景色を中間調色として画面中央部に補色の長方形ウインドウパターンを表示すると、極性の偏りにより画素電位変動量が画面内の各画素で異なることとなる。この結果、ウインドウパターンの上下と左右で中間調色ラスタの階調が異なってしまい、いわゆる縦クロストークと呼ばれる表示ムラが生じる。
【0006】
H/V反転駆動方式は、この対策として用いられるものであり、1水平走査期間毎に映像信号の正負極性を反転させるので、画素電位変動も1水平走査期間毎にキャンセルされ、縦クロストークを改善することができる。しかし、映像信号の正負極性を反転させる周期が短く、消費電力が増加するという問題がある。
【0007】
また、多くのパーソナルコンピュータのOSに採用されているWindows(登録商標)の終了画面は、図16に示すような黒表示画素群と中間調表示画素群を交互に表す市松パターンである。H/V反転駆動方式では、同図に示すように、例えばnフレームでは全体として負極性の数の方が多いのに対してn+1フレームでは正極性の数の方が多いというように、中間調表示画素の正負極性に偏りが生じ、正極性と負極性とで輝度に相違があることから、この偏りがフリッカ(ちらつき)として視認されやすくなる。また、上述したように信号線と画素電極間のカップリング容量に起因する縦クロストークは改善するが、市松表示パターンにおいて、ある1水平走査期間の一行における中間調表示画素の正極性と負極性の数が異なり極性に偏りがあるため、対向基板電極の電位変動などの影響による横クロストークが生じる場合がある。
【0008】
ところで、アクティブマトリクス型の液晶表示装置には、画素薄膜トランジスタ(以下「画素TFT(Thin Film Transistor)」という)が用いられており、アモルファスシリコンTFTや多結晶シリコンTFT等を用いた液晶表示装置が知られている。
【0009】
アモルファスシリコンTFTを用いた液晶表示装置では、その駆動回路として、信号線駆動用IC及びゲート線駆動用ICをフレキシブル配線基板上に実装して構成したテープ・キャリア・パッケージ(TCP)が用いられている。このTCPを、画素TFTがマトリクス状に配置されたアレイ基板の外部接続端子に電気的に接続することによって、信号線駆動用IC及びゲート線駆動用ICがアレイ基板上の各画素TFTに対応して設けられた各画素電極にそれぞれ接続され、画素TFTを駆動するようになっている。
【0010】
このアモルファスシリコンTFTを用いた液晶表示装置では、アレイ基板上の信号線にそれぞれTCPから映像信号を入力するための接続配線が必要であるが、画素の高精細化に伴って接続配線数が多くなるため、これらの接続配線間に十分なピッチを確保することが困難となる。
【0011】
一方、多結晶シリコンTFTを用いた液晶表示装置では、画素TFTとしての駆動能力が高いことから、信号線駆動用回路及びゲート線駆動用回路を画素TFTと同一の製造プロセスで製造して、信号線駆動用回路及びゲート線駆動用回路をアレイ基板上に一体的に形成することができる。この場合、アレイ基板の外部に、例えばディジタル・アナログ変換回路(DAC)といった信号線駆動回路の一部がTCPとして設けられる。
【0012】
この多結晶シリコンTFTを用いた液晶表示装置では、アレイ基板上にゲート線駆動用回路および信号線駆動用回路を一体的に形成することで、アモルファスシリコンTFTを用いた液晶表示装置と比較して、TCPとアレイ基板との接続配線の数を大幅に減少でき、外部接続部品を減らして低コスト化が図ることができるが、基板の大型化に伴いアレイ基板上に引き回される配線が長くなるため、映像信号が劣化して表示不良を生じるおそれがある。
【0013】
本発明は、上記に鑑みてなされたものであり、その目的とするところは、低消費電力でありながら縦クロストーク、横クロストーク、フリッカを発生させないようにした駆動方式を採用した液晶表示装置を提供することにある。
【0014】
本発明の別の目的は、画素を高精細化した場合でも接続配線間のピッチを十分確保でき、またアレイ基板上における配線の延長による表示不良を防止した液晶表示装置を提供することにある。
【0015】
【課題を解決するための手段】
上記目的を達成するため、第1の本発明に係る液晶表示装置は、直交する複数の信号線と複数の走査線とのそれぞれの交差部に配置した複数の画素トランジスタと、各画素トランジスタに対応した複数の画素電極とを備えたアレイ基板を有する液晶表示装置において、前記画素電極に対して前記信号線を介して映像信号を印加する信号線駆動手段と、任意の画素電極に隣接する左右の画素電極に印加される映像信号の正負極性を互いに異なるものとし、前記任意の画素電極に隣接する上下の画素電極に印加される映像信号の正負極性も互いに異なるように極性を制御する極性制御手段と、を有することを特徴とする。
【0016】
本発明にあっては、任意の画素電極に隣接する左右(水平走査方向)の画素電極に印加される映像信号の正負極性を互いに異なるものにするとともに、その任意の画素電極に隣接する上下(垂直走査方向)の画素電極に印加される映像信号の正負極性も互いに異なるように制御するようにしたことで、垂直走査方向における画素の極性は、2水平走査期間毎に正負が反転するので、信号線と画素電極間のカップリング容量に起因する画素電位変動がキャンセルされて、縦クロストークの発生を防止することができる。
【0017】
また、1水平走査期間の1行中においても正極性画素と負極性画素の数がほぼ均等となって偏りがないので、横クロストークの発生も防止することができる。
【0018】
さらに、各フレームについて正極性画素と負極性画素の数がほぼ均等となって偏りがないので、フリッカが生じることがなく良好な表示品位を得ることができる。
【0019】
また、垂直走査方向における映像信号の正負反転周期が2水平走査期間毎となるので、H/V反転駆動方式に比較して消費電力を抑えることができる。
【0020】
第2の本発明に係る液晶表示装置は、上記液晶表示装置において、前記信号線駆動手段は、各信号線に対応する映像信号について、前記信号線を所定数の信号線からなる複数の信号線群に区分したときの各信号線群毎に分けてシリアル的に映像信号を出力する信号線駆動用ICと、前記信号線駆動用ICから各信号線群へ出力される映像信号を1水平走査期間内に各信号線群における全ての信号線に切り替えて出力する信号線切替手段と、を有することを特徴とする。
【0021】
本発明にあっては、各信号線に対応する映像信号を各信号線群毎にシリアル的に出力し、各信号線群へ出力される映像信号を1水平走査期間内に各信号線群における全ての信号線に切り替えて出力するようにしたことで、画素を高精細化してもアレイ基板上に形成される接続配線の数を信号線の本数よりも少なくすることができ、接続配線用のピッチを十分に確保することができる。
【0022】
また、信号線駆動用ICにおける映像信号の出力端子数を信号線の本数より少なくできることから、信号線駆動用ICの個数を低減することが可能となり、コストを低減できるとともに、信号線駆動用ICの個数を低減しても、クロストークやフリッカ等の発生の無い良好な表示品位を得ることができる。
【0023】
第3の本発明に係る液晶表示装置は、上記各液晶表示装置において、前記信号線駆動用ICは、フレキシブル配線基板上に実装され、このフレキシブル配線基板が前記アレイ基板の外部接続端子に電気的に接続されるものであって、前記信号線切替手段は、前記画素トランジスタと同一の製造プロセスによって前記アレイ基板上に一体的に形成されることを特徴とする。
【0024】
本発明にあっては、信号線駆動用ICをフレキシブル配線基板上に実装して、このフレキシブル配線基板をアレイ基板の外部接続端子に電気的に接続し、信号線切替手段を画素トランジスタと同一の製造プロセスによってアレイ基板上に一体的に形成するようにしたことで、信号線駆動手段の全ての構成要素をアレイ基板上に形成した場合と比較して、アレイ基板上における配線が長くなることを防止でき、映像信号の劣化による表示不良を防止することができる。
【0025】
第4の本発明に係る液晶表示装置は、上記各液晶表示装置において、上下の画素電極間に静電容量を有することを特徴とする。
【0026】
本発明にあっては、上下の画素電極間に静電容量を設けるようにしたことで、上下の画素電極の電位変動量の差が低減されるので、表示ムラの発生を防止することができる。
【0027】
第5の本発明に係る液晶表示装置は、上記各液晶表示装置において、画素電極と信号線との間にシールド電極を有することを特徴とする。
【0028】
本発明にあっては、画素電極と信号線との間にシールド電極を設けるようにしたことで、上下の画素電極の電位変動量の差が低減されるので、表示ムラの発生を防止することができる。
【0029】
第6の本発明に係る液晶表示装置は、第5の液晶表示装置において、前記シールド電極は、走査線に並列に設けられた補助容量配線の一部を信号線に沿って延出したものであることを特徴とする。
【0030】
【発明の実施の形態】
[第1の実施の形態]
以下、本実施の形態について図面を用いて説明する。ここでは、一例として、多結晶シリコンTFTを画素トランジスタとして用い、有効表示領域を対角14インチサイズとするアクティブマトリクス型液晶表示装置に適用するものとする。
【0031】
図1は、一実施の形態における液晶表示装置の構成を概略的に示す図である。同図の液晶表示装置1は、アレイ基板100と、このアレイ基板100の上面に所定の間隔をおいて対向配置された対向基板200と、これらアレイ基板100と対向基板200との間に挟持され配向膜を介して配置された液晶層(図示せず)とを備えている。アレイ基板100と対向基板200は、シール材400によって周囲が張り合わされている。
【0032】
アレイ基板100は、行方向(水平走査方向)に沿って並列に延出された複数のゲート線(走査線)Yと、列方向(垂直走査方向)に沿って並列に延出された複数の信号線Xと、各ゲート線Yと各信号線Xとのそれぞれの交差部に設けられたスイッチング素子としての画素薄膜トランジスタすなわち画素TFT110と、各画素TFT110に対応して設けられた複数の画素電極120と、を備えている。
【0033】
画素TFT110は、多結晶シリコン膜を半導体層とする多結晶シリコンTFTである。画素TFT110のゲート電極はゲート線Yに接続され、ソース電極は信号線Xに接続される。画素TFT110のドレイン電極は、画素電極120に接続され、画素電極120は、補助容量素子130aをアレイ基板100上に形成し、また、対向基板200との間に液晶容量素子130bを形成している。
【0034】
ゲート線Yに駆動信号を供給するゲート線駆動回路150は、画素TFT110と同一の製造プロセスによってアレイ基板100上に一体的に形成されている。
【0035】
信号線Xに正負の極性を定めて映像信号を出力する信号線駆動回路部は、フレキシブル配線基板上に信号線駆動用IC511等が実装され、アレイ基板100の外部接続端子に電気的に接続される同一構成のTCP500−1、500−2…、500−4(以下、各TCP500のいずれかを示す場合には「TCP500−N」という)と、アレイ基板100上に画素TFT110と同一の製造プロセスで形成された信号線切替回路170とによって構成される。TCP500−Nは、その一方の側辺がアレイ基板100の一辺に電気的に接続して列設され、反対側の側辺が外部回路基板としてのPCB基板600に接続される。
【0036】
図2は、TCP500−Nの構成を概略的に示す図である。TCP500−Nは、信号線駆動用IC511の他、PCB基板600に形成された接続配線上の外部接続端子に接続されるPCB側パッド513と、アレイ基板100に形成された接続配線上の外部接続端子に接続されるアレイ側パッド515と、これらのパッド間を接続する各種配線531,533,535,537を備えている。これらPCB側パッド513及びアレイ側パッド515は、異方性導電フィルム(ACF)を介してそれぞれPCB基板600及びアレイ基板100に電気的に接続される。また、TCP500−Nの信号線駆動用IC511がアレイ基板100に対して出力する映像信号は、アレイ基板100上に形成された信号線切替回路170にそれぞれ入力される。なお、TCP500−Nのさらに詳細な説明については後述する。
【0037】
PCB基板600には、外部から入力される基準クロック信号及びデジタル方式の映像信号に基づいて、各種制御信号及び制御信号に同期した映像信号を出力する制御IC610、電源回路などが実装されている。
【0038】
図3は、信号線切替回路170の構成を概略的に示す図である。信号線切替回路170は、信号線駆動用IC511からの配線に接続されており、信号線駆動用IC511によりデジタル信号からアナログ信号に変換されたアナログ映像信号がシリアル的に出力されてくる出力端子OUT1、OUT2…と、信号線X1、X2、X3、X4…のそれぞれの一端に設けられた入力端子1A、1B、2A、2B…と、出力端子OUT1に対して入力端子1A又は1Bを切り替えて接続するスイッチSW1、出力端子OUT2に対して入力端子2A又は2Bを切り替えて接続するSW2…を備えている。なお、同図では、説明の便宜上、最上段のゲート線における画素TFTについて、画素1,画素2,画素3,画素4と符号を付し、2段目のゲート線における画素TFTについて画素5,画素6,画素7,画素8と符号を付してある。
【0039】
次に、各信号線Xの駆動方式、すなわち各信号線から各画素へのアナログ映像信号の書き込み方式について説明する。図4は、各画素TFTに映像信号を書き込むとき処理の一例を示すタイミングチャートであり、図5は、本駆動方式による任意の1垂直走査期間での画面内の正負極性分布の一例を示す図である。
【0040】
図5に示すように、本駆動方式では、信号線駆動用IC511により、任意の画素電極に隣接する左右(水平走査方向)の画素電極に印加される映像信号の正負極性を互いに異なるものとし、かつ、その任意の画素電極に隣接する上下(垂直走査方向)の画素電極に印加される映像信号の正負極性も互いに異なるように極性を制御する。
【0041】
本駆動方式による各画素への映像信号の書き込みでは、まず、図4に示すように、nフレームにおいて、スイッチSW1には、1水平走査期間の前半でONとなり、後半でOFFとなるスイッチ信号が信号線駆動用IC511から入力される。これにより、出力端子OUT1は、1水平走査期間の前半に入力端子1Aに接続され、後半に入力端子1Bに接続される。
【0042】
また、スイッチSW2には、スイッチSW1と同一のタイミング、すなわち1水平走査期間の前半でONとなり、後半でOFFとなるスイッチ信号が入力される。これにより、出力端子OUT2は、1水平走査期間の前半に入力端子2Aに接続され、後半に入力端子2Bに接続される。
【0043】
このとき、信号線駆動用IC511が出力端子OUT1へ出力する映像信号は、1水平走査期間の前半は信号線X1に出力すべき映像信号、その後半には信号線X2に出力すべき映像信号であり、これらの映像信号をシリアル的に出力する。また、その映像信号の極性は、1水平走査期間の前半と後半とで反転し、前半には入力端子1Aを介して信号線X1に正の映像信号を書き込み、後半には入力端子1Bを介して信号線X2に負の映像信号を書き込むようになっている。
【0044】
信号線駆動用IC511が出力端子OUT2へ出力する映像信号についても、信号線X3に出力すべき映像信号と信号線X4に出力すべき映像信号をシリアル的に出力する。また、その映像信号の極性についても、1水平走査期間の前半と後半で反転し、前半には入力端子2Aを介して信号線X3に負の映像信号を書き込み、後半には接続された入力端子2Bを介して信号線X4に正の映像信号書き込む。
【0045】
これにより、画素1には、1水平走査期間の前半に正の映像信号が書き込まれて保持され、画素2には、後半に負の映像信号が書き込まれて保持されることになる。また、画素3には、1水平走査期間の前半に負の映像信号が書き込まれて保持され、画素4には、後半に正の映像信号が書き込まれて保持されることになる。
【0046】
続いて、次行の1水平走査期間においては、スイッチSW1には、1水平走査期間の前半でOFFとなり、後半でONとなるスイッチ信号が入力される。これにより、出力端子OUT1は、1水平走査期間の前半に入力端子1Bに接続された状態が維持され、後半に入力端子1Aに接続される。また、スイッチSW2にも、1水平走査期間の前半でOFFとなり、後半でONとなるスイッチ信号が入力される。これにより、出力端子OUT2は、1水平走査期間の前半に入力端子2Bに接続された状態が維持され、後半に入力端子2Aに接続される。
【0047】
このとき、信号線駆動用IC511は、1水平走査期間の前半には入力端子1Bを介して信号線X2に正の映像信号を書き込み、後半には、入力端子1Aを介して信号線X1に正の映像信号を書き込む。
【0048】
また、信号線駆動用IC511は出力端子OUT2へ1水平走査期間の前半には入力端子2Bを介して信号線X4に負の映像信号を書き込み、後半には入力端子2Aを介して信号線X3に負の映像信号を書き込む。
【0049】
これにより、画素5には、1水平走査期間の後半に正の映像信号が書き込まれて保持され、画素6には、前半に正の映像信号が書き込まれて保持されることになる。また、画素7には、1水平走査期間の後半に負の映像信号が書き込まれて保持され、画素8には、前半に負の映像信号が書き込まれて保持されることになる。以降、その他の行における画素についても同様に処理することによって、画素の極性分布を図5に示すような極性分布とする。
【0050】
このように、前半の書き込み画素と後半の書き込み画素を市松状に画面内で分散することにより、電位変動の影響による表示変動を視認しづらくすることが可能となる。また、nフレームからn+1フレームに移行するときには、全ての画素についての極性をnフレームのものと反転させるようにする。
【0051】
図6は、本駆動方式によりWindows(登録商標)の終了画面を表示させたときの市松パターンの正負極性分布を示す図である。各フレームについて中間調表示画素の正極性と負極性の数がほぼ均等となって偏りがないので、フリッカが生じることはない。さらに、1水平走査期間の1行中における中間調表示画素についても正極性と負極性の数が均等となって偏りがないため、横クロストークも発生せず、良好な表示品位を得ることができる。
【0052】
したがって、本実施の形態によれば、任意の画素電極に隣接する左右の画素電極に印加される映像信号の正負極性を互いに異なるものにするとともに、その任意の画素電極に隣接する上下の画素電極に印加される映像信号の正負極性も互いに異なるように制御するようにしたことで、垂直走査方向における画素の極性は、2水平走査期間毎に正負が反転して、信号線と画素電極間のカップリング容量に起因する画素電位変動がキャンセルされるので、縦クロストークの発生を防止することができる。また、1水平走査期間の1行中においても正極性画素と負極性画素の数が均等となって偏りがないので、横クロストークの発生も防止することができる。さらに、各フレームについて正極性画素と負極性画素の数が均等となって偏りがないので、フリッカが生じることもなく、良好な表示品位を得ることができる。また、垂直走査方向における映像信号の正負反転周期が2水平走査期間毎となるので、H/V反転駆動方式に比較して消費電力を抑えることができる。
【0053】
本実施の形態によれば、信号線駆動用ICによって、各信号線に対応する映像信号について、信号線を2本線ずつに区分した信号線群毎にシリアル的に映像信号を出力し、信号線切替回路によって、この映像信号を1水平走査期間内に各信号線群における2本の信号線に切り替えて出力するようにしたことで、画素を高精細化してもアレイ基板上に形成される接続配線の数を信号線の本数よりも少なくすることができ、接続配線用のピッチを十分に確保することができる。また、映像信号極性の制御は、アレイ基板上に形成された信号線切替スイッチで行うようにしたことで、信号線駆動ICに新たに制御機能を追加することなく、汎用のICを用いることができる。また、信号線駆動用ICにおける映像信号用の出力端子数が信号線の本数より少なくすることができるので、信号線駆動用ICの個数を低減することが可能となり、コストを低減できるとともに、信号線駆動用ICの個数を低減しても、クロストークやフリッカ等の発生の無い良好な表示品位を得ることができる。
【0054】
本実施の形態によれば、信号線駆動用ICをフレキシブル配線基板上に実装して、このフレキシブル配線基板をアレイ基板の外部接続端子に電気的に接続し、信号線切替回路を画素TFTと同一の製造プロセスによってアレイ基板上に一体的に形成するようにしたことで、信号線駆動回路部の全ての構成要素をアレイ基板上に形成した場合と比較して、配線が長くなることを防止でき、映像信号の劣化による表示不良を防止することができる。
【0055】
なお、本実施の形態では、信号線切替回路における出力端子OUTの数は、信号線Xの本数の半分であり、1つの出力端子について2本の信号線を切り替えて映像信号を出力することとしたが、これに限られるものではない。例えば、出力端子OUTの数を信号線Xの数の1/4等にすることもできる。この場合には、1つの出力端子について4本等の信号線を切り替えるようにする。
【0056】
すなわち、各信号線に対応する映像信号について、信号線を所定数の信号線からなる複数の信号線群に区分したときの各信号線群毎に信号線駆動用ICからシリアル的に映像信号を出力し、この映像信号を信号線切替回路によって1水平走査期間内に各信号線群における全ての信号線に切り替えて出力するようにする。
【0057】
また、画面内の極性分布として、図5に示したものに代えて、例えば図7に示すような極性分布とする駆動方式を用いるようにしてもよい。この場合にも同様にクロストークやフリッカの発生を防ぐことができる。また、信号線駆動用ICをアレイ基板上にACF等を介してフェースダウン・ボンディング等により実装する、例えばCOG実装を行うようにしても構わない。
【0058】
最後に、図2に示したTCP500−Nの構成について詳細に説明する。TCP500−Nは、信号線駆動用IC511にPCB基板600からの入力信号の本数に対応して設けられた入力信号用配線群531、信号線駆動用IC511からの出力信号の本数に対応して設けられた出力信号用配線群533、液晶表示装置用の電源配線、信号線切替回路170のスイッチSW用の電源配線及びスイッチ信号用の配線などの各種配線群535および537を備えている。
【0059】
このTCP500−NのPCB側パッド513に対応したPCB基板600上の接続配線数及び接続配線間のピッチは、アレイ側パッド515に対応したアレイ基板100上の接続配線数及び接続配線間のピッチとそれぞれ同一である。
【0060】
図2に示すように、信号線駆動用IC511への入力信号用配線群531及び出力信号用配線群533は、略等しい本数に分配された各種配線群535と537との間に配置される。この各種配線群535及び537は、アレイ基板100の側辺両端の外部接続端子に接続されたTCP500−1、500−4、およびアレイ基板100上の両端部に設けられたゲート線駆動回路150に用いるための電源配線や制御信号用配線を形成する。もちろん、ゲート線駆動回路150がアレイ基板の一端のみに設けられた場合には、これに対応して一方のTCP500−1又は500−4のみに、ゲート線駆動回路150用の電源配線や制御信号用配線を備えればよい。
【0061】
このように、TCP500−N上にゲート線駆動回路150用の電源配線及び制御信号用の配線や、信号線切替回路170におけるスイッチSW用の電源配線及びスイッチ信号用の配線、液晶表示装置用の電源配線などを、信号線駆動用ICの入出力信号用配線とともに形成することにより、別途の配線部材を用意する必要がなく、コストを低減することが可能となる。
【0062】
[第2の実施の形態]
第2の実施の形態では、各画素の電位変動に起因する表示ムラを防止するようにした液晶表示装置について説明する。なお、本実施の形態における液晶表示装置の基本的な構成および駆動方式は、第1の実施の形態と同様であるので、ここでは重複した説明は省略する。また、第1の実施の形態で説明した駆動方式、すなわち、任意の画素電極に隣接する左右の画素電極に印加される映像信号の正負極性を互いに異なるものにするとともに、その任意の画素電極に隣接する上下の画素電極に印加される映像信号の正負極性も互いに異なるように制御する駆動方式のことを、ここでは2H2V反転駆動方式と呼ぶ。
【0063】
まず、画素の電位変動について説明する。図8は、一画素の等価回路を示す図であり、図9は、2H2V反転駆動方式による画素動作を示すタイミングチャートである。図8中の記号は、それぞれ
Cp1:画素―自画素信号線間のカップリング容量
Cp2:画素―隣画素信号線間のカップリング容量
Cp3:上下画素間のカップリング容量
Clc:液晶容量
Cs:補助容量
Csig:信号線の全容量
Vcom:対抗電極の電位
Vcs:補助容量配線の電位
である。画素の電位は、自画素信号線の電位変動dVsig.s、隣画素信号線の電位変動dVsig.n、下画素の電位変動dVpixにより、それぞれVs、Vn、Vvの変動を受ける。これらの変動は、
Vs=Cp1/Cload×dVsig.s
Vn=Cp2/Cload×dVsig.n
Vv=Cp3/Cload×dVpix
と表すことができる。ただし、Cload=Cp1+Cp2+2Cp3+Clc+Csである。
【0064】
ここで、図3において上下にならぶ画素1、画素5について、信号線と画素電極間のカップリング容量に起因するそれぞれの電位変動量dVp1、dVp5は、図9から、
dVp1=−1/2Vn−1/2Vs+Vv
dVp5= 1/2Vn−1/2Vs−Vv
のようになる。画素1と画素5の電位変動量の差dVpは、
dVp=dVp5−dVp1=Vn−2Vv=Cp2/Cload×dVsig.n−2×Cp3/Cload×dVpix
で表される。このdVpの値が大きいと、上下画素間の電位の差が大きくなり、表示ムラの原因となる。このため、dVp=0であることが望ましい。dVpを0に近づけるために、ここではカップリング容量Cp3を実質的に大きくすることに着目する。すなわち、上下の画素電極間に静電容量を設けることによって、カップリング容量Cp3を大きくするとともに、dVpが0となるように静電容量の値を調整するようにする。
【0065】
したがって、本実施の形態によれば、上下の画素電極間に静電容量を設けるようにしたことで、カップリング容量Cp3を増加させることができ、これによって、信号線と画素電極との間のカップリング容量に起因する画素電位変動について上下の画素間でアンバランスが生じた場合でも、上下の画素の電位変動量の差dVpを低減でき、表示ムラの発生を防止することができる。
【0066】
また、本実施の形態によれば、dVpが0となるように静電容量の値を調整するようにしたことで、dVpをキャンセルすることができ、表示ムラの発生を防止することができる。
【0067】
[第3の実施の形態]
第2の実施の形態では、上下画素間の電位変動量の差
dVp=Cp2/Cload×dVsig.n−2×Cp3/Cload×dVpix
の値を0に近づけるために、カップリング容量Cp3を増加させる手法について説明したが、第3の実施の形態では、カップリング容量Cp2を減少させる手法について説明する。なお、本実施の形態における液晶表示装置の基本的な構成および駆動方式は、第1の実施の形態と同様であるので、ここでは重複した説明は省略する。
【0068】
図10は、画素電極120とその周辺部材の位置関係を示す平面図である。図11は、図10にA−B−Cで示す位置の断面図であり、図12は、図10にD−Eで示す位置の断面図である。
【0069】
図10,11に示すように、ゲート線Yに並列に補助容量配線140,140’が配置される。画素電極120は、平行な2本の信号線X,X’と、これに直交する2本の補助容量配線140,140’とで囲まれるように配置される。画素電極120は、隣接する2本の信号線のうちの一方の信号線Xと、画素TFT110を介して接続される。
【0070】
本実施の形態では、図10,12に示すように、画素電極120と各信号線X,X’とのそれぞれの間に、静電遮蔽性を有するシールド電極180を設置する。このシールド電極180は、補助容量配線140の一部を信号線X,X’に沿って延出して形成される。補助容量配線140’についても同様にシールド電極180’が形成される。
【0071】
シールド電極180は、同図に示すように、画素電極120が画素TFT110を介して接続された方の信号線Xと画素電極120との間、もう一方の信号線X’と画素電極120との間の双方について形成することとしてもよいし、いずれか一方についてだけ形成するようにしてもよい。
【0072】
このような構成において、シールド電極180に固定電位を与えることにより、いわゆるシールド効果を発生させ、カップリング容量Cp2を減少させる。また、dVpが0となるように固定電位を調整する。
【0073】
したがって、本実施の形態によれば、画素電極120と信号線Xとの間にシールド電極180を設けるようにしたことで、カップリング容量Cp2を減少させることができ、これによって、上下にならぶ画素間の電位変動量の差dVpを低減でき、良好な表示品質を得ることができる。
【0074】
また、本実施の形態によれば、dVpが0となるように、シールド電極180に与える固定電位を調整するようにしたことで、dVpをキャンセルすることができ、表示ムラの発生を防止することができる。
【0075】
なお、本実施の形態においても、第2の実施の形態で説明したように、カップリング容量Cp3を増加させるようにしてもよい。図13は、このときの画素電極120とその周辺部材の位置関係を示す平面図である。なお、図11と同一物には同一の符号を付してある。図13では、画素電極120に電荷を供給するソース電極配線160を、画素電極120の上に位置する画素電極120’の下端まで延出することにより、上下の画素電極間に静電容量を形成するようにしている。
【0076】
【発明の効果】
以上、説明したように、第1の本発明に係る液晶表示装置によれば、垂直走査方向における画素の極性は、2水平走査期間毎に正負が反転するので、画素電位変動がキャンセルされて縦クロストークの発生を防止することができる。また、1水平走査期間の1行中において正極性と負極性の数がほぼ均等となって偏りがないので、横クロストークの発生を防止することができる。さらに、各フレームについて正極性画素と負極性画素の数がほぼ均等となって偏りがないので、フリッカが生じることもなく、良好な表示品位を得ることができる。また、垂直走査方向における映像信号の正負反転周期は2水平走査期間毎となるので、H/V反転駆動方式に比較して消費電力を抑えることができる。
【0077】
第2の本発明に係る液晶表示装置によれば、画素を高精細化してもアレイ基板上に形成される接続配線の数を信号線の本数よりも少なくすることができるので、接続配線用のピッチを十分に確保することができる。
【0078】
第3の本発明に係る液晶表示装置によれば、アレイ基板上における配線が長くなることを防止できるので、映像信号の劣化による表示不良を防止することができる。
【0079】
第4の本発明に係る液晶表示装置によれば、上下の画素電極間に静電容量を設けるようにしたことで、上下の画素電極の電位変動量の差が低減されるので、表示ムラの発生を防止することができる。
【0080】
第5の本発明に係る液晶表示装置によれば、画素電極と信号線との間にシールド電極を設けるようにしたことで、上下の画素電極の電位変動量の差が低減されるので、表示ムラの発生を防止することができる。
【図面の簡単な説明】
【図1】第1の実施の形態における液晶表示装置の構成を概略的に示す図である。
【図2】上記液晶表示装置の信号線駆動回路部に用いられるTCP500−Nの構成を概略的に示す図である。
【図3】上記液晶表示装置に用いられる信号線切替回路の構成を概略的に示す図である。
【図4】各画素TFTに映像信号を書き込むとき処理の一例を示すタイミングチャートである。
【図5】上記実施の形態における信号線の駆動方式による任意の1垂直走査期間での画面内の正負極性分布の一例を示す図である。
【図6】上記実施の形態における信号線の駆動方式による任意の1垂直走査期間での画面内の正負極性分布の別の例を示す図である。
【図7】上記実施の形態における信号線の駆動方式により終了画面を表示させたときの市松パターンの正負極性分布を示す図である。
【図8】第2の実施の形態における一画素の等価回路を示す図である。
【図9】画素動作の一例を示すタイミングチャートである。
【図10】第3の実施の形態における画素電極とその周辺部材の位置関係の一例を示す平面図である。
【図11】図10の平面図にA−B−Cで示す位置の断面図である。
【図12】図10の平面図にD−Eで示す位置の断面図である。
【図13】静電容量を設けたときの画素電極とその周辺部材の位置関係を示す平面図である。
【図14】従来のVライン反転駆動方式による任意の1垂直走査期間での画面内の正負極性分布を示す図である。
【図15】従来のH/V反転駆動方式による任意の1垂直走査期間での画面内の正負極性分布を示す図である。
【図16】従来のH/V反転駆動方式により終了画面を表示させたときの市松パターンの正負極性分布を示す図である。
【符号の説明】
1 液晶表示装置
100 アレイ基板
110 画素TFT
120 画素電極
130a 補助容量素子(Cs)
130b 補助容量素子(Clc)
140 補助容量配線
150 ゲート線駆動回路
160 ソース電極配線
170 信号線切替回路
180 シールド電極
190 配向膜
200 対向基板
210 対向電極
220 ガラス基板
230 配向膜
400 シール材
500−N TCP
511 信号線駆動用IC
600 PCB基板
610 制御IC
Claims (4)
- 直交する複数の信号線と複数の走査線とのそれぞれの交差部に配置した複数の画素トランジスタと、各画素トランジスタに対応した複数の画素電極とを備え、且つ、所定数の前記信号線からなる複数の信号線群を形成したアレイ基板を有する液晶表示装置において、
各信号線に対応する映像信号を前記信号線群に分けてシリアル的に出力する信号線駆動用ICと、
前記信号線群における信号線の数に応じて1水平走査期間を分割した走査期間内に、前記信号線駆動用ICから出力された映像信号を前記各信号線群における1の信号線に切り替えて出力する信号線切替回路と、
任意の画素電極に隣接する左右の画素電極に印加される映像信号の正負極性を互いに異なるものとし、前記任意の画素電極に隣接する上下の画素電極に印加される映像信号の正負極性も互いに異なるように極性を制御する極性制御回路と、
上下の画素電極間に設けられた静電容量と、
を有することを特徴とする液晶表示装置。 - 前記信号線駆動用ICは、フレキシブル配線基板上に実装され、このフレキシブル配線基板が前記アレイ基板の外部接続端子に電気的に接続されるものであって、
前記信号線切替手段は、前記画素トランジスタと同一の製造プロセスによって前記アレイ基板上に一体的に形成されることを特徴とする請求項1記載の液晶表示装置。 - 画素電極と信号線との間にシールド電極を有することを特徴とする請求項1又は2記載の液晶表示装置。
- 前記シールド電極は、走査線に並列に設けられた補助容量配線の一部を信号線に沿って延出したものであることを特徴とする請求項3記載の液晶表示装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002156027A JP4031291B2 (ja) | 2001-11-14 | 2002-05-29 | 液晶表示装置 |
TW091133059A TWI284311B (en) | 2001-11-14 | 2002-11-11 | Liquid crystal display device |
KR10-2002-0070414A KR100527935B1 (ko) | 2001-11-14 | 2002-11-13 | 액정표시장치 |
US10/292,500 US7088328B2 (en) | 2001-11-14 | 2002-11-13 | Liquid crystal display device having a circuit for controlling polarity of video signal for each pixel |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001348968 | 2001-11-14 | ||
JP2001-348968 | 2001-11-14 | ||
JP2002156027A JP4031291B2 (ja) | 2001-11-14 | 2002-05-29 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003215540A JP2003215540A (ja) | 2003-07-30 |
JP4031291B2 true JP4031291B2 (ja) | 2008-01-09 |
Family
ID=26624516
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002156027A Expired - Fee Related JP4031291B2 (ja) | 2001-11-14 | 2002-05-29 | 液晶表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7088328B2 (ja) |
JP (1) | JP4031291B2 (ja) |
KR (1) | KR100527935B1 (ja) |
TW (1) | TWI284311B (ja) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7652359B2 (en) * | 2002-12-27 | 2010-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Article having display device |
EP1437683B1 (en) * | 2002-12-27 | 2017-03-08 | Semiconductor Energy Laboratory Co., Ltd. | IC card and booking account system using the IC card |
JP4583044B2 (ja) * | 2003-08-14 | 2010-11-17 | 東芝モバイルディスプレイ株式会社 | 液晶表示装置 |
US7566001B2 (en) * | 2003-08-29 | 2009-07-28 | Semiconductor Energy Laboratory Co., Ltd. | IC card |
KR20050035385A (ko) * | 2003-10-13 | 2005-04-18 | 삼성전자주식회사 | 표시장치 및 이의 구동방법 |
JP4612349B2 (ja) * | 2003-11-11 | 2011-01-12 | 東芝モバイルディスプレイ株式会社 | 液晶表示装置 |
JP4559091B2 (ja) * | 2004-01-29 | 2010-10-06 | ルネサスエレクトロニクス株式会社 | 表示装置用駆動回路 |
KR100599971B1 (ko) * | 2004-02-27 | 2006-07-12 | 비오이 하이디스 테크놀로지 주식회사 | 표시 패널의 구동 방법 |
JP2005250132A (ja) * | 2004-03-04 | 2005-09-15 | Sanyo Electric Co Ltd | アクティブマトリクス型液晶表示装置。 |
JP2005257929A (ja) * | 2004-03-10 | 2005-09-22 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置 |
KR100977224B1 (ko) | 2004-03-26 | 2010-08-23 | 엘지디스플레이 주식회사 | 액정표시장치 |
KR101061631B1 (ko) * | 2004-03-30 | 2011-09-01 | 엘지디스플레이 주식회사 | 액정표시장치의 구동장치 및 방법 |
JP2006084860A (ja) * | 2004-09-16 | 2006-03-30 | Sharp Corp | 液晶表示装置の駆動方法及び液晶表示装置 |
JP4196999B2 (ja) * | 2005-04-07 | 2008-12-17 | エプソンイメージングデバイス株式会社 | 液晶表示装置の駆動回路、液晶表示装置、液晶表示装置の駆動方法、および電子機器 |
KR101165844B1 (ko) * | 2005-06-30 | 2012-07-13 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 구동방법 |
JP4883989B2 (ja) * | 2005-11-21 | 2012-02-22 | ルネサスエレクトロニクス株式会社 | 液晶表示装置の動作方法、液晶表示装置、表示パネルドライバ、及び表示パネルの駆動方法 |
WO2008015813A1 (fr) * | 2006-08-02 | 2008-02-07 | Sharp Kabushiki Kaisha | Substrat à matrice active et dispositif d'affichage doté de celui-ci |
JP2008046485A (ja) | 2006-08-18 | 2008-02-28 | Nec Electronics Corp | 表示装置、表示パネルの駆動装置、及び表示装置の駆動方法 |
JP2008185644A (ja) * | 2007-01-26 | 2008-08-14 | Nec Electronics Corp | 液晶表示装置及び液晶表示装置の駆動方法 |
JP2008203791A (ja) * | 2007-02-22 | 2008-09-04 | Ricoh Co Ltd | 撮像装置および撮像方法 |
KR101224459B1 (ko) * | 2007-06-28 | 2013-01-22 | 엘지디스플레이 주식회사 | 액정표시장치 |
JP2009109652A (ja) * | 2007-10-29 | 2009-05-21 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
KR101469033B1 (ko) * | 2008-01-08 | 2014-12-04 | 삼성디스플레이 주식회사 | 액정표시장치 및 그 제어방법 |
JP5250525B2 (ja) * | 2009-10-16 | 2013-07-31 | 株式会社ジャパンディスプレイセントラル | 表示装置 |
CN102725676B (zh) * | 2010-01-29 | 2015-10-07 | 夏普株式会社 | 液晶显示装置 |
JP2011164281A (ja) * | 2010-02-08 | 2011-08-25 | Toshiba Mobile Display Co Ltd | 表示装置 |
TWI424236B (zh) | 2010-04-01 | 2014-01-21 | Au Optronics Corp | 顯示面板 |
JP2010204674A (ja) * | 2010-04-02 | 2010-09-16 | Sharp Corp | 液晶表示装置 |
WO2013040377A1 (en) * | 2011-09-16 | 2013-03-21 | Kopin Corporation | Power saving drive mode for bi - level video |
US9047838B2 (en) * | 2012-03-14 | 2015-06-02 | Apple Inc. | Systems and methods for liquid crystal display column inversion using 3-column demultiplexers |
KR102099262B1 (ko) | 2012-07-11 | 2020-04-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치, 및 액정 표시 장치의 구동 방법 |
JP2014134685A (ja) * | 2013-01-10 | 2014-07-24 | Japan Display Inc | 液晶表示装置 |
KR102037688B1 (ko) * | 2013-02-18 | 2019-10-30 | 삼성디스플레이 주식회사 | 표시 장치 |
CN105158997A (zh) * | 2015-08-31 | 2015-12-16 | 深超光电(深圳)有限公司 | 薄膜晶体管阵列基板 |
JP6613786B2 (ja) | 2015-10-13 | 2019-12-04 | セイコーエプソン株式会社 | 回路装置、電気光学装置及び電子機器 |
CN110720117B (zh) * | 2017-06-02 | 2021-10-12 | 夏普株式会社 | 显示装置 |
CN110750017B (zh) * | 2018-07-23 | 2022-11-18 | 咸阳彩虹光电科技有限公司 | 一种液晶显示面板及液晶显示器 |
CN116052574B (zh) | 2023-01-28 | 2023-06-30 | 惠科股份有限公司 | 显示驱动结构、显示驱动方法和显示装置 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6368821A (ja) * | 1986-09-11 | 1988-03-28 | Fujitsu Ltd | アクテイブマトリクス型液晶パネルの駆動方法 |
JPH0681287B2 (ja) * | 1988-07-15 | 1994-10-12 | シャープ株式会社 | 液晶投射装置 |
JPH03172085A (ja) * | 1989-11-30 | 1991-07-25 | Sharp Corp | 液晶表示装置 |
JPH06175619A (ja) * | 1992-12-07 | 1994-06-24 | Fujitsu General Ltd | 液晶パネルの駆動方法 |
TW277129B (ja) * | 1993-12-24 | 1996-06-01 | Sharp Kk | |
JP3688786B2 (ja) * | 1995-07-24 | 2005-08-31 | 富士通ディスプレイテクノロジーズ株式会社 | トランジスタマトリクス装置 |
US5959599A (en) * | 1995-11-07 | 1999-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix type liquid-crystal display unit and method of driving the same |
JPH1032772A (ja) * | 1996-07-17 | 1998-02-03 | Casio Comput Co Ltd | 液晶表示装置及びその駆動方法 |
JPH10104576A (ja) * | 1996-09-25 | 1998-04-24 | Toshiba Corp | 液晶表示装置およびその駆動方法 |
JP3520396B2 (ja) * | 1997-07-02 | 2004-04-19 | セイコーエプソン株式会社 | アクティブマトリクス基板と表示装置 |
US6400350B1 (en) * | 1997-11-13 | 2002-06-04 | Mitsubishi Denki Kabushiki Kaisha | Method for driving liquid crystal display apparatus |
US5953088A (en) * | 1997-12-25 | 1999-09-14 | Kabushiki Kaisha Toshiba | Liquid crystal display with shield electrodes arranged to alternately overlap adjacent pixel electrodes |
JPH11282008A (ja) * | 1998-03-30 | 1999-10-15 | Advanced Display Inc | 液晶表示装置 |
JP3980167B2 (ja) * | 1998-04-07 | 2007-09-26 | 株式会社日立製作所 | Tft電極基板 |
JP3734629B2 (ja) * | 1998-10-15 | 2006-01-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 表示装置 |
KR100653751B1 (ko) * | 1998-10-27 | 2006-12-05 | 샤프 가부시키가이샤 | 표시 패널의 구동 방법, 표시 패널의 구동 회로 및 액정 표시 장치 |
KR100330363B1 (ko) * | 1999-03-18 | 2002-04-01 | 니시무로 타이죠 | 액티브 매트릭스형 액정표시장치 |
JP3365357B2 (ja) * | 1999-07-21 | 2003-01-08 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
KR100344186B1 (ko) * | 1999-08-05 | 2002-07-19 | 주식회사 네오텍리서치 | 액정표시장치의 소오스 구동회로 및 그 구동방법 |
KR100350645B1 (ko) * | 2000-01-17 | 2002-08-28 | 삼성전자 주식회사 | 플리커링을 줄이기 위한 액정 표시 장치 |
JP2002040486A (ja) * | 2000-05-19 | 2002-02-06 | Seiko Epson Corp | 電気光学装置、その製造方法および電子機器 |
US7019808B2 (en) * | 2000-09-21 | 2006-03-28 | Citizen Watch Co., Ltd. | Image device |
JP2003050568A (ja) * | 2001-08-07 | 2003-02-21 | Sharp Corp | マトリクス型画像表示装置 |
-
2002
- 2002-05-29 JP JP2002156027A patent/JP4031291B2/ja not_active Expired - Fee Related
- 2002-11-11 TW TW091133059A patent/TWI284311B/zh not_active IP Right Cessation
- 2002-11-13 US US10/292,500 patent/US7088328B2/en not_active Expired - Lifetime
- 2002-11-13 KR KR10-2002-0070414A patent/KR100527935B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
TWI284311B (en) | 2007-07-21 |
KR100527935B1 (ko) | 2005-11-09 |
JP2003215540A (ja) | 2003-07-30 |
KR20030040140A (ko) | 2003-05-22 |
US20030090450A1 (en) | 2003-05-15 |
US7088328B2 (en) | 2006-08-08 |
TW200300546A (en) | 2003-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4031291B2 (ja) | 液晶表示装置 | |
US10185195B2 (en) | Horizontal stripe liquid crystal display device | |
US8228287B2 (en) | Liquid crystal display device for removing ripple voltage and method of driving the same | |
KR101623593B1 (ko) | 액정표시장치 | |
KR100360157B1 (ko) | 어레이기판 및 어레이기판의 검사방법 | |
US20060187159A1 (en) | Display device and driver | |
US20040246213A1 (en) | Display panel having crossover connections effecting dot inversion | |
KR20070001507A (ko) | 액정표시장치 | |
US8836675B2 (en) | Display device to reduce the number of defective connections | |
KR20180074982A (ko) | 패널구동집적회로 | |
KR20160086504A (ko) | 표시 장치 및 이의 구동 방법 | |
JP2001109435A (ja) | 表示装置 | |
JP4538712B2 (ja) | 表示装置 | |
JP4664466B2 (ja) | 表示装置 | |
US8207959B2 (en) | Display device | |
US6670936B1 (en) | Liquid crystal display | |
KR100719994B1 (ko) | 평면 표시 장치용 어레이 기판 | |
JP2001312255A (ja) | 表示装置 | |
JP5072639B2 (ja) | 液晶表示装置 | |
JP3803020B2 (ja) | 液晶表示装置 | |
JP2011164236A (ja) | 表示装置 | |
KR20110066749A (ko) | 액정표시장치 | |
JP2010185944A (ja) | 液晶表示素子 | |
JP2008046384A (ja) | 画像表示装置 | |
JP2007310281A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070130 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070418 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070419 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071009 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071018 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4031291 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |