JP4612349B2

JP4612349B2 - 液晶表示装置

Info

Publication number: JP4612349B2
Application number: JP2004186021A
Authority: JP
Inventors: 孝彦阿部; 正克木谷
Original assignee: Toshiba Mobile Display Co Ltd
Current assignee: Japan Display Central Inc
Priority date: 2003-11-11
Filing date: 2004-06-24
Publication date: 2011-01-12
Anticipated expiration: 2024-06-24
Also published as: JP2005165261A

Description

本発明は、マトリクス駆動方式の液晶表示装置に関する。

ワープロ、パーソナルコンピュータおよび携帯テレビなどでは、薄型で軽量の表示装置が広く用いられている。特に、液晶表示装置は、薄型、軽量および低消費電力化が容易なことから、盛んに開発が行われており、高解像度で大画面サイズの液晶表示装置が比較的低価格で提供されるようになってきている。

特に液晶表示装置の中でも、交差するように配線された複数の信号線と複数の走査線の各交点付近に薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を配置したアクティブマトリクス型の液晶表示装置は、発色性に優れ、残像が少ないことから、今後の主流になると考えられている。

従来のアクティブマトリクス型液晶表示装置では、信号線や走査線が配置されたアレイ基板とは異なる基板上に、信号線や走査線を駆動する駆動回路を形成していたため、液晶表示装置全体を小型化することは非常に困難であった。

このため、アレイ基板上に駆動回路を一体に形成する製造プロセスの開発が盛んに行われている。この種の液晶表示装置については例えば特許文献１に記載のものが知られている。
特開２００１−１０９４３５号公報

ところで、非晶質シリコン（アモルファスシリコン）形のＴＦＴを用いた液晶表示装置では、アレイ基板上の信号線にそれぞれテープ・キャリア・パッケージ（ＴＣＰ:Tape Carrier Package）から映像信号を出力するための出力配線が必要であるが、画素の高精細化に伴って出力配線数が多くなり、これらの出力配線間に十分なピッチを確保することが困難である。

一方、多結晶シリコン（ポリシリコン）形のＴＦＴを用いた液晶表示装置では、基板上に走査線駆動用回路の他に、さらに信号線駆動用回路を一体的に形成することで、外部接続部品を減らして低コスト化が図れ、あわせて出力配線を削減することができる。

また、各信号線の駆動法、すなわち各信号線から各画素への映像信号の書き込み方法は、１垂直走査期間毎に信号線に供給される映像信号の極性すなわち正負を切り替え、かつ隣接する信号線には正負が反転した映像信号を供給するＶライン反転駆動や、１水平走査期間毎に信号線に供給される映像信号の極性を切り替え、かつ隣接する信号線に正負が反転した映像信号を供給するＨ／Ｖ反転駆動が一般的である。この他、上下左右の２画素毎に信号線に供給される映像信号の極性を切り替える２Ｈ／２Ｖ反転駆動などもある。

また、外部駆動回路をさらに小型化してコスト低減を行なう手段として、外部駆動回路からの出力配線を１本につきｎ（ｎは正の整数）本の信号線を１水平走査期間内に順次選択して接続し、１水平走査期間内にｎ回の書き込み時間を設けるものがある。しかし、１水平走査期間内の書き込み回数ｎを増やすことによって、書き込み時間が短くなり、書き込み不足による表示ムラが発生することが懸念される。

本発明は、上記に鑑みてなされたものであり、その目的とするところは、外部駆動回路からの出力配線１本につきｎ本の信号線を１水平走査期間内に順次選択して接続し、１水平走査期間内にｎ回の書き込みを行う場合に、書き込み不足による表示ムラをなくし、表示品位を損ねることなく、高画質を実現した液晶表示装置を提供することにある。

上述した課題を解決するために、第１の本発明に係る液晶表示装置は、複数の信号線と複数の走査線とが直交するように配線され、各々の交点近傍に画素を備えた画素アレイ部と、映像信号が出力されてくる出力配線１本につきｎ本（ｎは２以上の正の整数）の信号線を１水平走査期間内に順次選択して映像信号を各信号線に供給する信号線駆動回路と、前記走査線に走査信号を供給する走査線駆動回路と、前記映像信号と前記信号線が共に極性反転する画素に対して映像信号の書き込み時間を他の画素よりも長く設定する外部駆動回路と、を有することを特徴とする。

本発明にあっては、映像信号と信号線が共に極性反転する画素に対して、映像信号の書き込み時間を長く設定することで、書き込み時間内に映像信号が一定電圧に確実に達するようにして、書き込み不足による表示ムラを防止している。

第２の本発明に係る液晶表示装置は、複数の信号線と複数の走査線とが直交するように配線され、各々の交点近傍に画素を備えた画素アレイ部と、極性が反転される映像信号が出力されてくる出力配線１本につきｎ本（ｎは２以上の正の整数）の信号線を１水平走査期間内にアナログスイッチにて順次選択して映像信号を極性が反転される各信号線に供給する信号線駆動回路と、前記走査線に走査信号を供給する走査線駆動回路と、前記映像信号を前記画素に書き込むためのタイミングを設定する外部駆動回路と、を備え、前記外部駆動回路は、デジタル映像信号をアナログ映像信号に変換するデジタル・アナログコンバータを有し、前記デジタル・アナログコンバータによって変換されたアナログ映像信号を前記アナログスイッチに供給し、前記映像信号と前記信号線が共に極性反転する画素に対して映像信号の立ち上がり時間が他の画素よりも短くなるように前記アナログスイッチを制御することを特徴とする。

本発明にあっては、映像信号と信号線が共に極性反転する画素に対して、映像信号の立ち上り時間が短くなるようにアナログスイッチを制御することで、映像信号が一定電圧に早く達するようにして、書き込み不足による表示ムラを防止している。

本発明によれば、書き込み不足による表示ムラをなくし、表示品位を損ねることなく、高画質な液晶表示装置を提供することができる。また、外部駆動回路を小型化してコスト低減を図ることができる。

以下、本発明の最良の形態について図面を用いて説明する。

［第１実施形態］
本実施形態について、図１〜図５を用いて説明する。なお、本実施形態においては、一例としてｎ＝４（信号線四選択駆動）、12.1インチＸＧＡ（1024×R,G,B×768）の液晶表示装置１を想定する。

本実施形態における液晶表示装置１の概略構成図を図１に示す。本実施形態における液晶表示装置１は、画素アレイ部２、走査線駆動回路３、信号線駆動回路４、および外部駆動回路５を備える。

画素アレイ部２には、複数の信号線Ｓ１〜Ｓ３０７２と、複数の走査線Ｇ１〜Ｇ７６８が直交するように配線されている。信号線Ｓ１〜Ｓ３０７２と走査線Ｇ１〜Ｇ７６８とのマトリクス状の各交点近傍には画素が配置される。各画素には、画素ＴＦＴと、画素ＴＦＴのドレイン電極に一端が接続された液晶容量および図示されていない補助容量とが配置されている。また、画素ＴＦＴのゲート電極には走査線Ｇ１〜Ｇ７６８が接続され、ソース電極には信号線Ｓ１〜Ｓ３０７２が接続されている。

また、左辺、右辺に配置されている走査線駆動回路３は走査線Ｇ１〜Ｇ７６８を駆動し、上辺に配置されている信号線駆動回路４は信号線Ｓ１〜Ｓ３０７２を駆動する。

また、外部駆動回路５は、外部から映像データが供給され、走査線駆動回路３にスタートパルス、およびクロック信号を供給し、信号線駆動回路４内に形成されるアナログスイッチ部６にアナログスイッチ制御用信号ASW1U、ASW2U、ASW3U、およびASW4Uをそれぞれ所定のタイミングで所定の時間長だけ供給する（詳細については後述）。

また、外部駆動回路５には駆動ＩＣ７（ＴＡＢ７）が付設され、ＴＡＢ７は、外部から供給される映像信号の極性を反転してアナログ映像信号として信号線駆動回路４に供給する。なお、ここで使用されているＴＡＢ７は、映像信号を出力するための出力配線が接続された３８４個の出力端子（Out1〜Out384）を有する。ＴＡＢ７ａは、出力端子Out1〜Out384がそれぞれ４本の信号線にアナログスイッチを介して接続され、信号線Ｓ１〜Ｓ１５３６にアナログ映像信号を供給する。また、同様にＴＡＢ７ｂは、信号線Ｓ１５３７〜Ｓ３０７２にアナログ映像信号を供給する。

図２および図３に、信号線駆動回路４内に形成されるアナログスイッチ部６の回路図と、ＴＡＢ７の出力端子と信号線の接続の関係を示す。図２には、一例として、ＴＡＢ７ａの出力端子Out1が信号線Ｓ１、Ｓ２、Ｓ３、Ｓ４に、出力端子Out2が、信号線Ｓ５、Ｓ６、Ｓ７、Ｓ８に接続されることが示されている。

また、ＴＡＢ７ａおよびＴＡＢ７ｂと各アナログスイッチ部６の接続、およびアナログスイッチ部６に供給されるアナログスイッチ制御用信号の対応関係は次の通りとなる。アナログスイッチ制御用信号ASW1Uは、信号線Ｓ１、Ｓ７、Ｓ９、Ｓ１５…、Ｓ３０７１に供給されるアナログ映像信号のＯＮ／ＯＦＦを制御するアナログスイッチに供給され、ASW2Uは、信号線Ｓ２、Ｓ８、Ｓ１０、Ｓ１６…、Ｓ３０７２に供給されるアナログ映像信号のＯＮ／ＯＦＦを制御するアナログスイッチに供給され、ASW3Uは、信号線Ｓ３、Ｓ５、Ｓ１１、Ｓ１３…、Ｓ３０６９に供給されるアナログ映像信号のＯＮ／ＯＦＦを制御するアナログスイッチに供給され、ASW4Uは、信号線Ｓ４、Ｓ６、Ｓ１２、Ｓ１４…、Ｓ３０７０に供給されるアナログ映像信号のＯＮ／ＯＦＦを制御するアナログスイッチに供給される。

例えば、アナログスイッチがＰｃｈＴＦＴで構成されているとすると、ｎフレームの１行目において、ASW1UがLow電位となった時はＳ１、Ｓ７、Ｓ９、Ｓ１５…、Ｓ３０７１にアナログ映像信号が供給され、ASW2UがLow電位となった時は、Ｓ２、Ｓ８、Ｓ１０、Ｓ１６…、Ｓ３０７２にアナログ映像信号が供給され、ASW3UがLow電位となった時は、Ｓ３、Ｓ５、Ｓ１１、Ｓ１３…、Ｓ３０６９にアナログ映像信号が供給され、ASW4UがLow電位となった時は、Ｓ４、Ｓ６、Ｓ１２、Ｓ１４…、Ｓ３０７０にアナログ映像信号が供給されることになる。なお、図１に示す２つのアナログスイッチ部６は、図２に示すアナログスイッチ部６の集合体である。

図４に、信号線四選択駆動における各画素への書き込み順の一例を示す。１水平走査期間内に４回の書き込みが行われる場合の映像信号が書き込まれる順番を示している。なお、書き込まれる順番は、書き込み時の信号線―画素―信号線間のカップリング容量の影響を受けない、ムラがでない順番となっている。例えば、同図ではｎフレームの第１行目では、左から４つ目までの画素では、２，３，１，４の順番で映像信号が書き込まれる状態を示している。左から５つ目−８つ目までの画素では、１，４，２，３の順番で映像信号が書き込まれる。また、図５に、図４の２Ｈ／２Ｖ反転駆動方式の１フレーム周期における画素極性の分布を示す。例えば、図５ではｎフレームの第１行目では左から順に、画素極性が＋＋−−＋＋−−の状態を示す。図６に、図４の書き込み順と図５の画素極性を合わせた分布を示す。

映像信号の書き込み条件が厳しくなるのは、アナログ映像信号が極性反転するとき、あるいは信号線が極性反転するときに映像信号が書き込まれる画素である。

図６において、アナログ映像信号が極性反転する時に液晶容量に映像信号が書き込まれる画素、つまり行方向で１つ前に書き込まれる画素と次に書き込まれる画素とで極性が異なる画素は、書き込み順が２番目と４番目の画素である。また、信号線が極性反転する時に液晶容量に映像信号が書き込まれる画素、つまり列方向（上下）で極性が異なる画素は、書き込み順が１番目と２番目の画素である。

つまり、書き込み条件が最も厳しくなる映像信号と信号線が同時に極性反転するときに液晶容量に映像信号が書き込まれる画素は２番目の画素であり、映像信号も信号線も極性反転しないときに書き込まれるのは３番目の画素である。

例えば、図６のｎフレームの第２行１列目の書き込み順が３番目の画素についてみると、この画素の信号線は、１水平走査期間前すなわち第１行１列目で＋の極性であり、この画素に映像信号が供給されるときも信号線は＋の極性のため、極性反転は起こらない。つまり、走査信号がローレベルになって画素ＴＦＴがオンすると、この画素には１水平走査期間前と同じ＋の電荷が供給されるので、アナログスイッチASWがオンするときには書き込み時間内に十分に電荷が供給される。

これに対し、ｎフレームの第２行４列目の書き込み順が２番目の画素についてみると、この画素の信号線は１水平走査期間前で−の極性、この画素に映像信号が供給されるときの信号線は＋の極性であるため、アナログスイッチASWがオンするまで＋の電荷が供給されない。さらには、映像信号の極性も、第２行２列目の１番目の画素の−極性から第２行４列目の２番目の＋極性へ反転するため、書き込み条件は厳しくなる。

本実施の形態では、外部駆動回路５により、このアナログ映像信号と信号線が同時に極性反転する２番目の画素について、他の画素（１番目、３番目、４番目に映像信号が書き込まれる画素）より書き込み時間を長く設定し、１水平走査期間内に行われる４回の書き込み時間を不均一にする。

図７に、アナログスイッチ制御用信号の１水平走査期間内に行われる４回の書き込みのタイミングチャートを示す。図７に示すように、１水平走査期間（１Ｈ）内に４回の書き込みが行なわれ、アナログ映像信号と信号線が同時に極性反転する２番目に書き込みが行われる画素への書き込み時間が長くなるように、ASW1U、ASW2U、ASW3U、ASW4Uのタイミングが制御される。

例えば、12.1インチＸＧＡの信号線四選択駆動の液晶表示装置１であれば、ASW1U、ASW3U、およびASW4Uの書き込み時間を3.0μ秒、ASW2Uの書き込み時間を5.5μ秒とし、外部駆動回路５が図７に示すタイミングで各アナログスイッチ制御用信号を出力することで、液晶容量を充電する時間を稼ぎ、書き込み不足による表示ムラを防止する。

したがって、本実施の形態によれば、映像信号と信号線が同時に極性反転するときに、画素への映像信号の書き込み時間を長く設定することで、書き込み時間内に映像信号が一定電圧に確実に達するようになるので、書き込み不足による表示ムラを防止でき、表示品位を損ねることなく、高画質な液晶表示装置を実現することができる。

なお、本実施の形態においては、アナログ映像信号と信号線が同時に極性反転する際に、書き込み時間を長くしたが、これに限られるものではない。本発明は、書き込み条件が厳しい画素への書き込み時間を長くし、書き込み時間を不均等にすることに特徴があるので、アナログ映像信号又は信号線のいずれか一方のみ極性反転する画素への書き込み時間を長く分配しても良く、この場合にも上記と同様の効果が得られる。

また、本実施の形態においては、ｎ＝４（信号線四選択駆動）、２Ｈ／２Ｖ反転駆動の場合について説明したが、これに限られるものではなく、他の信号線多選択駆動、駆動方法に本発明を適用した場合においても、表示品位を損ねることなく、高画質な液晶表示装置１を提供することが可能となる。

［第２実施形態］
第１の実施の形態では、書き込み条件が厳しくなるときに、外部駆動回路５により画素への映像信号の書き込み時間を他の画素よりも長く設定するようにした液晶表示装置について説明した。

本実施の形態では、書き込み条件が厳しくなるときに、外部駆動回路５により画素に供給される映像信号の立ち上り時間を他の画素よりも短く設定することで、書き込み不足を防止した液晶表示装置について説明する。

本実施形態の液晶表示装置の基本的な構成は、第１の実施の形態で図１乃至図６を用いて説明したものと同様であるので、ここでは重複した説明は省略し、相違する点についてだけ説明する。

図６のｎフレームの第２行についてみると、映像信号の極性が反転するのは、２列目の書き込み順が１番目の画素から４列目の書き込み順が２番目の画素に移るときと、１列目の書き込み順が３番目の画素から３列目の書き込み順が４番目の画素に移るときである。すなわち、映像信号が極性反転するのは、２番目，４番目の画素であり、これらの画素は、他の画素に比べて書き込み条件が厳しくなる。特に４番目の画素は、映像信号と信号線が同時に極性反転するためさらに厳しい書き込み条件となる。

極性が反転する場合は、映像信号は逆極性から立ち上がる。このため、映像信号の立ち上がり時間が一定の書き込み時間に対して長くなると、画素上に誤差電圧が生じやすくなる。また、信号線の配線容量により映像信号はさらに遅延するため、画素上の誤差電圧がさらに大きくなる懸念がある。

図８は、１水平走査期間内に行われる４回の書き込みのためのアナログスイッチ制御用信号のタイミングチャートを示す。図８に示すように、本実施の形態では、外部駆動回路５により、１水平走査期間（１Ｈ）内に４回の書き込み時間が均等に割り当てられるように、ASW1U、ASW2U、ASW3U、ASW4Uのタイミングを制御する。

一方で、映像信号が極性反転する２番目、４番目に書き込まれる画素については、外部駆動回路５により、映像信号の立ち上がり時間が短くなるように、書き込み直前のＬＯＡＤ信号のハイレベル期間を長く設定する。

この映像信号の立ち上がり時間とＬＯＡＤ信号の関係について以下説明する。

図９は、外部駆動回路５における映像信号の出力部分の回路図である。デジタル映像信号は、デジタル・アナログコンバータ（ＤＡＣ）１１によりアナログ映像信号に変換され、アンプ１２により振幅増幅されてアナログスイッチＡＳＷに出力される。

図１０は、ＬＯＡＤ信号のハイレベル期間が短い場合のＬＯＡＤ信号と映像信号を示す電圧波形である。ＬＯＡＤ信号がハイレベルにあるとアナログスイッチＡＳＷがオフし、ＬＯＡＤ信号がローレベルになるとアナログスイッチＡＳＷがオンする。

すなわち、ＬＯＡＤ信号がハイレベルの期間においては、同図の破線に示すように、映像信号を増幅させるアンプ１２の出力電圧が増加していくが、この電圧は信号線には出力されない。そして、ＬＯＡＤ信号がローレベルに切り替わったときに、アナログスイッチＡＳＷがオンし、映像信号が信号線に出力される。映像信号は、その後も一定電圧に達するまで増加する。ここでは、映像信号が信号線への出力開始時の電圧から一定電圧に達するまでの立ち上がり時間をセトリング時間と呼ぶものとする。

図１１は、ＬＯＡＤ信号のハイレベル期間が長い場合のＬＯＡＤ信号と映像信号を示す電圧波形である。ＬＯＡＤ信号のハイレベル期間が長くなると、その間にアンプ１２の出力電圧が高くなる。そして、ＬＯＡＤ信号がローレベルに切り替わったときに、アナログスイッチＡＳＷがオンして、高電圧の映像信号が信号線へ出力される。この後に映像信号が一定電圧に達するまでに要する立ち上がり時間（セトリング時間）は、図１０に比べると短くなる。

このように、アナログスイッチＡＳＷがオンして信号線への映像信号の供給が開始された後の映像信号の立ち上がり時間を短くすることで、アナログスイッチＡＳＷのオン期間内に十分に映像信号を画素に書き込むことができるようになる。

１水平走査期間内に切り換えて映像信号が供給される４画素全てについてＬＯＡＤ時間を長く設定すると、１画素あたりの書き込み時間が短くなるため、本液晶表示装置では、図８に示したように、映像信号が極性反転する２番目と４番目の画素についてだけＬＯＡＤ時間を長く設定する。

したがって、本実施の形態によれば、アナログ映像信号が極性反転するときに画素に供給される映像信号の立ち上り時間を他の画素よりも短く設定することで、映像信号が一定電圧に早く達するので、書き込み不足による表示ムラを防止でき、表示品位を損ねることなく、高画質な液晶表示装置を実現することができる。

なお、本実施の形態においては、アナログ映像信号が極性反転するときに、映像信号の立ち上がり時間を短くしたが、これに限られるものではない。本発明は、映像信号の書き込み条件が厳しい画素に対して、映像信号の立ち上がり時間を短くすることに特徴があるので、例えば、映像信号と信号線が同時に極性反転するときに立ち上がり時間を短くしてもよいし、信号線が極性反転するとにだけ立ち上がり時間を短くしてもよい。これらの場合にも上記と同様の効果を得ることができる。

また、本実施の形態においては、第１の実施の形態と同様に、ｎ＝４（信号線四選択駆動）、２Ｈ／２Ｖ反転駆動の場合について説明したが、これに限られるものではない。他の信号線多選択駆動方法や駆動方法に本発明を適用した場合においても、表示品位を損ねることなく、高画質な液晶表示装置を提供することができる。

第１実施形態における液晶表示装置の概略構成図である。液晶表示装置のアナログスイッチ部の回路図である。アナログスイッチ部の回路図と、ＴＡＢの出力端子と信号線の接続の関係を示す図である。信号線４選択駆動における各画素への書き込み順を示す図である。２Ｈ／２Ｖ反転駆動方式の１フレーム周期における画素極性の分布を示す図である。図４の書き込み順と図５の画素極性を合わせた分布を示す図である。１水平走査期間内に４回の書き込みを行うためのアナログスイッチ制御用信号のタイミングチャートである。第２実施形態におけるＬＡＯＤ信号およびアナログスイッチ制御用信号のタイミングチャートである。外部駆動回路の出力部分の概略回路図である。ＬＯＡＤ信号のハイレベル期間が短い場合のＬＯＡＤ信号と映像信号を示す電圧波形図である。ＬＯＡＤ信号のハイレベル期間が長い場合のＬＯＡＤ信号と映像信号を示す電圧波形図である。

符号の説明

１液晶表示装置
２画素アレイ部
３走査線駆動回路
４信号線駆動回路
５外部駆動回路
６アナログスイッチ部
７駆動ＩＣ（ＴＡＢ）

Claims

複数の信号線と複数の走査線とが直交するように配線され、各々の交点近傍に画素を備えた画素アレイ部と、
映像信号が出力されてくる出力配線１本につきｎ本（ｎは２以上の正の整数）の信号線を１水平走査期間内に順次選択して映像信号を各信号線に供給する信号線駆動回路と、
前記走査線に走査信号を供給する走査線駆動回路と、
前記映像信号と前記信号線が共に極性反転する画素に対して映像信号の書き込み時間を他の画素よりも長く設定する外部駆動回路と、
を有することを特徴とする液晶表示装置。
複数の信号線と複数の走査線とが直交するように配線され、各々の交点近傍に画素を備えた画素アレイ部と、
極性が反転される映像信号が出力されてくる出力配線１本につきｎ本（ｎは２以上の正の整数）の信号線を１水平走査期間内にアナログスイッチにて順次選択して映像信号を極性が反転される各信号線に供給する信号線駆動回路と、
前記走査線に走査信号を供給する走査線駆動回路と、
前記映像信号を前記画素に書き込むためのタイミングを設定する外部駆動回路と、を備え、
前記外部駆動回路は、デジタル映像信号をアナログ映像信号に変換するデジタル・アナログコンバータを有し、前記デジタル・アナログコンバータによって変換されたアナログ映像信号を前記アナログスイッチに供給し、前記映像信号と前記信号線が共に極性反転する画素に対して映像信号の立ち上がり時間が他の画素よりも短くなるように前記アナログスイッチを制御することを特徴とする液晶表示装置。