JP2003215540A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2003215540A JP2003215540A JP2002156027A JP2002156027A JP2003215540A JP 2003215540 A JP2003215540 A JP 2003215540A JP 2002156027 A JP2002156027 A JP 2002156027A JP 2002156027 A JP2002156027 A JP 2002156027A JP 2003215540 A JP2003215540 A JP 2003215540A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- pixel
- signal
- liquid crystal
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 低消費電力でありながらクロストーク、フリ
ッカを発生させないようにする。また、画素を高精彩化
した場合でも接続配線間のピッチを十分確保し、配線の
延長による表示不良を防止する。 【解決手段】 任意の画素電極に隣接する左右の画素電
極に印加される映像信号の正負極性を互いに異なるもの
にし、その任意の画素電極に隣接する上下の画素電極に
ついても正負極性を互いに異なるように制御する。ま
た、信号線駆動用ＩＣにより、各信号線に対応する映像
信号について、信号線を所定数で区分した信号線群毎に
シリアル的に映像信号を出力し、信号線切替回路によ
り、この映像信号を１水平走査期間内に各信号線群にお
ける全ての信号線に切り替えて出力する。信号線駆動用
ＩＣはフレキシブル配線基板上に実装してアレイ基板に
電気的に接続し、信号線切替回路はアレイ基板上に一体
的に形成する。
ッカを発生させないようにする。また、画素を高精彩化
した場合でも接続配線間のピッチを十分確保し、配線の
延長による表示不良を防止する。 【解決手段】 任意の画素電極に隣接する左右の画素電
極に印加される映像信号の正負極性を互いに異なるもの
にし、その任意の画素電極に隣接する上下の画素電極に
ついても正負極性を互いに異なるように制御する。ま
た、信号線駆動用ＩＣにより、各信号線に対応する映像
信号について、信号線を所定数で区分した信号線群毎に
シリアル的に映像信号を出力し、信号線切替回路によ
り、この映像信号を１水平走査期間内に各信号線群にお
ける全ての信号線に切り替えて出力する。信号線駆動用
ＩＣはフレキシブル配線基板上に実装してアレイ基板に
電気的に接続し、信号線切替回路はアレイ基板上に一体
的に形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、直交する複数の信
号線と複数の走査線のそれぞれの交差部に画素トランジ
スタを配置したマトリクス駆動方式のアクティブマトリ
クス型の液晶表示装置に関する。
号線と複数の走査線のそれぞれの交差部に画素トランジ
スタを配置したマトリクス駆動方式のアクティブマトリ
クス型の液晶表示装置に関する。
【０００２】
【従来の技術】アクティブマトリクス型の液晶表示装置
に用いられる信号線の駆動方式、すなわち各信号線から
各画素への映像信号の書き込み方式としては、Ｖライン
反転駆動方式とＨ／Ｖ反転駆動方式が一般的に知られて
いる。
に用いられる信号線の駆動方式、すなわち各信号線から
各画素への映像信号の書き込み方式としては、Ｖライン
反転駆動方式とＨ／Ｖ反転駆動方式が一般的に知られて
いる。
【０００３】図１４は、Ｖライン反転駆動方式による任
意の１垂直走査期間での画面内の正負極性分布を示す図
である。同図において、＋は正極性画素、−は負極性画
素をそれぞれ示す。Ｖライン反転駆動方式では、垂直走
査方向に並列して延出された各信号線に対して、水平走
査方向に隣接する信号線毎に極性の正負を反転させた映
像信号を書き込ませるとともに、１垂直走査期間毎、す
なわちｎフレームとｎ＋１フレームとで各信号線に書き
込ませる映像信号の正負極性を反転させる。Ｖライン反
転駆動の場合、一様画面を表示させる、例えば電圧を印
加して黒ラスタ表示をする場合、コモン電位を５Ｖとす
れば、正側は９Ｖ、負側は１Ｖの電圧を印加することと
なる。
意の１垂直走査期間での画面内の正負極性分布を示す図
である。同図において、＋は正極性画素、−は負極性画
素をそれぞれ示す。Ｖライン反転駆動方式では、垂直走
査方向に並列して延出された各信号線に対して、水平走
査方向に隣接する信号線毎に極性の正負を反転させた映
像信号を書き込ませるとともに、１垂直走査期間毎、す
なわちｎフレームとｎ＋１フレームとで各信号線に書き
込ませる映像信号の正負極性を反転させる。Ｖライン反
転駆動の場合、一様画面を表示させる、例えば電圧を印
加して黒ラスタ表示をする場合、コモン電位を５Ｖとす
れば、正側は９Ｖ、負側は１Ｖの電圧を印加することと
なる。
【０００４】図１５は、Ｈ／Ｖ反転駆動方式による任意
の１垂直走査期間での画面内の正負極性分布を示す図で
ある。Ｈ／Ｖ反転駆動方式では、水平走査方向に隣接す
る信号線毎に正負極性を反転させ、かつ１水平走査期間
毎にも正負極性を反転させた映像信号を書き込ませると
ともに、１垂直走査期間毎に各信号線に書き込ませる映
像信号の正負極性を反転させる。
の１垂直走査期間での画面内の正負極性分布を示す図で
ある。Ｈ／Ｖ反転駆動方式では、水平走査方向に隣接す
る信号線毎に正負極性を反転させ、かつ１水平走査期間
毎にも正負極性を反転させた映像信号を書き込ませると
ともに、１垂直走査期間毎に各信号線に書き込ませる映
像信号の正負極性を反転させる。
【０００５】
【発明が解決しようとする課題】しかしながら、Ｖライ
ン反転駆動方式では、何らかの原因によって信号線が電
位変動すると、信号線と画素電極間のカップリング容量
に起因して画素電位の変動が起こる。Ｖライン反転駆動
方式では、ある画素とその左右の画素との極性は１垂直
走査期間に渡って互いに逆となっているため、背景色を
中間調色として画面中央部に補色の長方形ウインドウパ
ターンを表示すると、極性の偏りにより画素電位変動量
が画面内の各画素で異なることとなる。この結果、ウイ
ンドウパターンの上下と左右で中間調色ラスタの階調が
異なってしまい、いわゆる縦クロストークと呼ばれる表
示ムラが生じる。
ン反転駆動方式では、何らかの原因によって信号線が電
位変動すると、信号線と画素電極間のカップリング容量
に起因して画素電位の変動が起こる。Ｖライン反転駆動
方式では、ある画素とその左右の画素との極性は１垂直
走査期間に渡って互いに逆となっているため、背景色を
中間調色として画面中央部に補色の長方形ウインドウパ
ターンを表示すると、極性の偏りにより画素電位変動量
が画面内の各画素で異なることとなる。この結果、ウイ
ンドウパターンの上下と左右で中間調色ラスタの階調が
異なってしまい、いわゆる縦クロストークと呼ばれる表
示ムラが生じる。
【０００６】Ｈ／Ｖ反転駆動方式は、この対策として用
いられるものであり、１水平走査期間毎に映像信号の正
負極性を反転させるので、画素電位変動も１水平走査期
間毎にキャンセルされ、縦クロストークを改善すること
ができる。しかし、映像信号の正負極性を反転させる周
期が短く、消費電力が増加するという問題がある。
いられるものであり、１水平走査期間毎に映像信号の正
負極性を反転させるので、画素電位変動も１水平走査期
間毎にキャンセルされ、縦クロストークを改善すること
ができる。しかし、映像信号の正負極性を反転させる周
期が短く、消費電力が増加するという問題がある。
【０００７】また、多くのパーソナルコンピュータのＯ
Ｓに採用されているＷｉｎｄｏｗｓ（登録商標）の終了
画面は、図１６に示すような黒表示画素群と中間調表示
画素群を交互に表す市松パターンである。Ｈ／Ｖ反転駆
動方式では、同図に示すように、例えばｎフレームでは
全体として負極性の数の方が多いのに対してｎ＋１フレ
ームでは正極性の数の方が多いというように、中間調表
示画素の正負極性に偏りが生じ、正極性と負極性とで輝
度に相違があることから、この偏りがフリッカ（ちらつ
き）として視認されやすくなる。また、上述したように
信号線と画素電極間のカップリング容量に起因する縦ク
ロストークは改善するが、市松表示パターンにおいて、
ある１水平走査期間の一行における中間調表示画素の正
極性と負極性の数が異なり極性に偏りがあるため、対向
基板電極の電位変動などの影響による横クロストークが
生じる場合がある。
Ｓに採用されているＷｉｎｄｏｗｓ（登録商標）の終了
画面は、図１６に示すような黒表示画素群と中間調表示
画素群を交互に表す市松パターンである。Ｈ／Ｖ反転駆
動方式では、同図に示すように、例えばｎフレームでは
全体として負極性の数の方が多いのに対してｎ＋１フレ
ームでは正極性の数の方が多いというように、中間調表
示画素の正負極性に偏りが生じ、正極性と負極性とで輝
度に相違があることから、この偏りがフリッカ（ちらつ
き）として視認されやすくなる。また、上述したように
信号線と画素電極間のカップリング容量に起因する縦ク
ロストークは改善するが、市松表示パターンにおいて、
ある１水平走査期間の一行における中間調表示画素の正
極性と負極性の数が異なり極性に偏りがあるため、対向
基板電極の電位変動などの影響による横クロストークが
生じる場合がある。
【０００８】ところで、アクティブマトリクス型の液晶
表示装置には、画素薄膜トランジスタ（以下「画素ＴＦ
Ｔ（Thin Film Transistor）」という）が用いられてお
り、アモルファスシリコンＴＦＴや多結晶シリコンＴＦ
Ｔ等を用いた液晶表示装置が知られている。
表示装置には、画素薄膜トランジスタ（以下「画素ＴＦ
Ｔ（Thin Film Transistor）」という）が用いられてお
り、アモルファスシリコンＴＦＴや多結晶シリコンＴＦ
Ｔ等を用いた液晶表示装置が知られている。
【０００９】アモルファスシリコンＴＦＴを用いた液晶
表示装置では、その駆動回路として、信号線駆動用ＩＣ
及びゲート線駆動用ＩＣをフレキシブル配線基板上に実
装して構成したテープ・キャリア・パッケージ（ＴＣ
Ｐ）が用いられている。このＴＣＰを、画素ＴＦＴがマ
トリクス状に配置されたアレイ基板の外部接続端子に電
気的に接続することによって、信号線駆動用ＩＣ及びゲ
ート線駆動用ＩＣがアレイ基板上の各画素ＴＦＴに対応
して設けられた各画素電極にそれぞれ接続され、画素Ｔ
ＦＴを駆動するようになっている。
表示装置では、その駆動回路として、信号線駆動用ＩＣ
及びゲート線駆動用ＩＣをフレキシブル配線基板上に実
装して構成したテープ・キャリア・パッケージ（ＴＣ
Ｐ）が用いられている。このＴＣＰを、画素ＴＦＴがマ
トリクス状に配置されたアレイ基板の外部接続端子に電
気的に接続することによって、信号線駆動用ＩＣ及びゲ
ート線駆動用ＩＣがアレイ基板上の各画素ＴＦＴに対応
して設けられた各画素電極にそれぞれ接続され、画素Ｔ
ＦＴを駆動するようになっている。
【００１０】このアモルファスシリコンＴＦＴを用いた
液晶表示装置では、アレイ基板上の信号線にそれぞれＴ
ＣＰから映像信号を入力するための接続配線が必要であ
るが、画素の高精細化に伴って接続配線数が多くなるた
め、これらの接続配線間に十分なピッチを確保すること
が困難となる。
液晶表示装置では、アレイ基板上の信号線にそれぞれＴ
ＣＰから映像信号を入力するための接続配線が必要であ
るが、画素の高精細化に伴って接続配線数が多くなるた
め、これらの接続配線間に十分なピッチを確保すること
が困難となる。
【００１１】一方、多結晶シリコンＴＦＴを用いた液晶
表示装置では、画素ＴＦＴとしての駆動能力が高いこと
から、信号線駆動用回路及びゲート線駆動用回路を画素
ＴＦＴと同一の製造プロセスで製造して、信号線駆動用
回路及びゲート線駆動用回路をアレイ基板上に一体的に
形成することができる。この場合、アレイ基板の外部
に、例えばディジタル・アナログ変換回路（ＤＡＣ）と
いった信号線駆動回路の一部がＴＣＰとして設けられ
る。
表示装置では、画素ＴＦＴとしての駆動能力が高いこと
から、信号線駆動用回路及びゲート線駆動用回路を画素
ＴＦＴと同一の製造プロセスで製造して、信号線駆動用
回路及びゲート線駆動用回路をアレイ基板上に一体的に
形成することができる。この場合、アレイ基板の外部
に、例えばディジタル・アナログ変換回路（ＤＡＣ）と
いった信号線駆動回路の一部がＴＣＰとして設けられ
る。
【００１２】この多結晶シリコンＴＦＴを用いた液晶表
示装置では、アレイ基板上にゲート線駆動用回路および
信号線駆動用回路を一体的に形成することで、アモルフ
ァスシリコンＴＦＴを用いた液晶表示装置と比較して、
ＴＣＰとアレイ基板との接続配線の数を大幅に減少で
き、外部接続部品を減らして低コスト化が図ることがで
きるが、基板の大型化に伴いアレイ基板上に引き回され
る配線が長くなるため、映像信号が劣化して表示不良を
生じるおそれがある。
示装置では、アレイ基板上にゲート線駆動用回路および
信号線駆動用回路を一体的に形成することで、アモルフ
ァスシリコンＴＦＴを用いた液晶表示装置と比較して、
ＴＣＰとアレイ基板との接続配線の数を大幅に減少で
き、外部接続部品を減らして低コスト化が図ることがで
きるが、基板の大型化に伴いアレイ基板上に引き回され
る配線が長くなるため、映像信号が劣化して表示不良を
生じるおそれがある。
【００１３】本発明は、上記に鑑みてなされたものであ
り、その目的とするところは、低消費電力でありながら
縦クロストーク、横クロストーク、フリッカを発生させ
ないようにした駆動方式を採用した液晶表示装置を提供
することにある。
り、その目的とするところは、低消費電力でありながら
縦クロストーク、横クロストーク、フリッカを発生させ
ないようにした駆動方式を採用した液晶表示装置を提供
することにある。
【００１４】本発明の別の目的は、画素を高精細化した
場合でも接続配線間のピッチを十分確保でき、またアレ
イ基板上における配線の延長による表示不良を防止した
液晶表示装置を提供することにある。
場合でも接続配線間のピッチを十分確保でき、またアレ
イ基板上における配線の延長による表示不良を防止した
液晶表示装置を提供することにある。
【００１５】
【課題を解決するための手段】上記目的を達成するた
め、第１の本発明に係る液晶表示装置は、直交する複数
の信号線と複数の走査線とのそれぞれの交差部に配置し
た複数の画素トランジスタと、各画素トランジスタに対
応した複数の画素電極とを備えたアレイ基板を有する液
晶表示装置において、前記画素電極に対して前記信号線
を介して映像信号を印加する信号線駆動手段と、任意の
画素電極に隣接する左右の画素電極に印加される映像信
号の正負極性を互いに異なるものとし、前記任意の画素
電極に隣接する上下の画素電極に印加される映像信号の
正負極性も互いに異なるように極性を制御する極性制御
手段と、を有することを特徴とする。
め、第１の本発明に係る液晶表示装置は、直交する複数
の信号線と複数の走査線とのそれぞれの交差部に配置し
た複数の画素トランジスタと、各画素トランジスタに対
応した複数の画素電極とを備えたアレイ基板を有する液
晶表示装置において、前記画素電極に対して前記信号線
を介して映像信号を印加する信号線駆動手段と、任意の
画素電極に隣接する左右の画素電極に印加される映像信
号の正負極性を互いに異なるものとし、前記任意の画素
電極に隣接する上下の画素電極に印加される映像信号の
正負極性も互いに異なるように極性を制御する極性制御
手段と、を有することを特徴とする。
【００１６】本発明にあっては、任意の画素電極に隣接
する左右（水平走査方向）の画素電極に印加される映像
信号の正負極性を互いに異なるものにするとともに、そ
の任意の画素電極に隣接する上下（垂直走査方向）の画
素電極に印加される映像信号の正負極性も互いに異なる
ように制御するようにしたことで、垂直走査方向におけ
る画素の極性は、２水平走査期間毎に正負が反転するの
で、信号線と画素電極間のカップリング容量に起因する
画素電位変動がキャンセルされて、縦クロストークの発
生を防止することができる。
する左右（水平走査方向）の画素電極に印加される映像
信号の正負極性を互いに異なるものにするとともに、そ
の任意の画素電極に隣接する上下（垂直走査方向）の画
素電極に印加される映像信号の正負極性も互いに異なる
ように制御するようにしたことで、垂直走査方向におけ
る画素の極性は、２水平走査期間毎に正負が反転するの
で、信号線と画素電極間のカップリング容量に起因する
画素電位変動がキャンセルされて、縦クロストークの発
生を防止することができる。
【００１７】また、１水平走査期間の１行中においても
正極性画素と負極性画素の数がほぼ均等となって偏りが
ないので、横クロストークの発生も防止することができ
る。
正極性画素と負極性画素の数がほぼ均等となって偏りが
ないので、横クロストークの発生も防止することができ
る。
【００１８】さらに、各フレームについて正極性画素と
負極性画素の数がほぼ均等となって偏りがないので、フ
リッカが生じることがなく良好な表示品位を得ることが
できる。
負極性画素の数がほぼ均等となって偏りがないので、フ
リッカが生じることがなく良好な表示品位を得ることが
できる。
【００１９】また、垂直走査方向における映像信号の正
負反転周期が２水平走査期間毎となるので、Ｈ／Ｖ反転
駆動方式に比較して消費電力を抑えることができる。
負反転周期が２水平走査期間毎となるので、Ｈ／Ｖ反転
駆動方式に比較して消費電力を抑えることができる。
【００２０】第２の本発明に係る液晶表示装置は、上記
液晶表示装置において、前記信号線駆動手段は、各信号
線に対応する映像信号について、前記信号線を所定数の
信号線からなる複数の信号線群に区分したときの各信号
線群毎に分けてシリアル的に映像信号を出力する信号線
駆動用ＩＣと、前記信号線駆動用ＩＣから各信号線群へ
出力される映像信号を１水平走査期間内に各信号線群に
おける全ての信号線に切り替えて出力する信号線切替手
段と、を有することを特徴とする。
液晶表示装置において、前記信号線駆動手段は、各信号
線に対応する映像信号について、前記信号線を所定数の
信号線からなる複数の信号線群に区分したときの各信号
線群毎に分けてシリアル的に映像信号を出力する信号線
駆動用ＩＣと、前記信号線駆動用ＩＣから各信号線群へ
出力される映像信号を１水平走査期間内に各信号線群に
おける全ての信号線に切り替えて出力する信号線切替手
段と、を有することを特徴とする。
【００２１】本発明にあっては、各信号線に対応する映
像信号を各信号線群毎にシリアル的に出力し、各信号線
群へ出力される映像信号を１水平走査期間内に各信号線
群における全ての信号線に切り替えて出力するようにし
たことで、画素を高精細化してもアレイ基板上に形成さ
れる接続配線の数を信号線の本数よりも少なくすること
ができ、接続配線用のピッチを十分に確保することがで
きる。
像信号を各信号線群毎にシリアル的に出力し、各信号線
群へ出力される映像信号を１水平走査期間内に各信号線
群における全ての信号線に切り替えて出力するようにし
たことで、画素を高精細化してもアレイ基板上に形成さ
れる接続配線の数を信号線の本数よりも少なくすること
ができ、接続配線用のピッチを十分に確保することがで
きる。
【００２２】また、信号線駆動用ＩＣにおける映像信号
の出力端子数を信号線の本数より少なくできることか
ら、信号線駆動用ＩＣの個数を低減することが可能とな
り、コストを低減できるとともに、信号線駆動用ＩＣの
個数を低減しても、クロストークやフリッカ等の発生の
無い良好な表示品位を得ることができる。
の出力端子数を信号線の本数より少なくできることか
ら、信号線駆動用ＩＣの個数を低減することが可能とな
り、コストを低減できるとともに、信号線駆動用ＩＣの
個数を低減しても、クロストークやフリッカ等の発生の
無い良好な表示品位を得ることができる。
【００２３】第３の本発明に係る液晶表示装置は、上記
各液晶表示装置において、前記信号線駆動用ＩＣは、フ
レキシブル配線基板上に実装され、このフレキシブル配
線基板が前記アレイ基板の外部接続端子に電気的に接続
されるものであって、前記信号線切替手段は、前記画素
トランジスタと同一の製造プロセスによって前記アレイ
基板上に一体的に形成されることを特徴とする。
各液晶表示装置において、前記信号線駆動用ＩＣは、フ
レキシブル配線基板上に実装され、このフレキシブル配
線基板が前記アレイ基板の外部接続端子に電気的に接続
されるものであって、前記信号線切替手段は、前記画素
トランジスタと同一の製造プロセスによって前記アレイ
基板上に一体的に形成されることを特徴とする。
【００２４】本発明にあっては、信号線駆動用ＩＣをフ
レキシブル配線基板上に実装して、このフレキシブル配
線基板をアレイ基板の外部接続端子に電気的に接続し、
信号線切替手段を画素トランジスタと同一の製造プロセ
スによってアレイ基板上に一体的に形成するようにした
ことで、信号線駆動手段の全ての構成要素をアレイ基板
上に形成した場合と比較して、アレイ基板上における配
線が長くなることを防止でき、映像信号の劣化による表
示不良を防止することができる。
レキシブル配線基板上に実装して、このフレキシブル配
線基板をアレイ基板の外部接続端子に電気的に接続し、
信号線切替手段を画素トランジスタと同一の製造プロセ
スによってアレイ基板上に一体的に形成するようにした
ことで、信号線駆動手段の全ての構成要素をアレイ基板
上に形成した場合と比較して、アレイ基板上における配
線が長くなることを防止でき、映像信号の劣化による表
示不良を防止することができる。
【００２５】第４の本発明に係る液晶表示装置は、上記
各液晶表示装置において、上下の画素電極間に静電容量
を有することを特徴とする。
各液晶表示装置において、上下の画素電極間に静電容量
を有することを特徴とする。
【００２６】本発明にあっては、上下の画素電極間に静
電容量を設けるようにしたことで、上下の画素電極の電
位変動量の差が低減されるので、表示ムラの発生を防止
することができる。
電容量を設けるようにしたことで、上下の画素電極の電
位変動量の差が低減されるので、表示ムラの発生を防止
することができる。
【００２７】第５の本発明に係る液晶表示装置は、上記
各液晶表示装置において、画素電極と信号線との間にシ
ールド電極を有することを特徴とする。
各液晶表示装置において、画素電極と信号線との間にシ
ールド電極を有することを特徴とする。
【００２８】本発明にあっては、画素電極と信号線との
間にシールド電極を設けるようにしたことで、上下の画
素電極の電位変動量の差が低減されるので、表示ムラの
発生を防止することができる。
間にシールド電極を設けるようにしたことで、上下の画
素電極の電位変動量の差が低減されるので、表示ムラの
発生を防止することができる。
【００２９】第６の本発明に係る液晶表示装置は、第５
の液晶表示装置において、前記シールド電極は、走査線
に並列に設けられた補助容量配線の一部を信号線に沿っ
て延出したものであることを特徴とする。
の液晶表示装置において、前記シールド電極は、走査線
に並列に設けられた補助容量配線の一部を信号線に沿っ
て延出したものであることを特徴とする。
【００３０】
【発明の実施の形態】［第１の実施の形態］以下、本実
施の形態について図面を用いて説明する。ここでは、一
例として、多結晶シリコンＴＦＴを画素トランジスタと
して用い、有効表示領域を対角１４インチサイズとする
アクティブマトリクス型液晶表示装置に適用するものと
する。
施の形態について図面を用いて説明する。ここでは、一
例として、多結晶シリコンＴＦＴを画素トランジスタと
して用い、有効表示領域を対角１４インチサイズとする
アクティブマトリクス型液晶表示装置に適用するものと
する。
【００３１】図１は、一実施の形態における液晶表示装
置の構成を概略的に示す図である。同図の液晶表示装置
１は、アレイ基板１００と、このアレイ基板１００の上
面に所定の間隔をおいて対向配置された対向基板２００
と、これらアレイ基板１００と対向基板２００との間に
挟持され配向膜を介して配置された液晶層（図示せず）
とを備えている。アレイ基板１００と対向基板２００
は、シール材４００によって周囲が張り合わされてい
る。
置の構成を概略的に示す図である。同図の液晶表示装置
１は、アレイ基板１００と、このアレイ基板１００の上
面に所定の間隔をおいて対向配置された対向基板２００
と、これらアレイ基板１００と対向基板２００との間に
挟持され配向膜を介して配置された液晶層（図示せず）
とを備えている。アレイ基板１００と対向基板２００
は、シール材４００によって周囲が張り合わされてい
る。
【００３２】アレイ基板１００は、行方向（水平走査方
向）に沿って並列に延出された複数のゲート線（走査
線）Ｙと、列方向（垂直走査方向）に沿って並列に延出
された複数の信号線Ｘと、各ゲート線Ｙと各信号線Ｘと
のそれぞれの交差部に設けられたスイッチング素子とし
ての画素薄膜トランジスタすなわち画素ＴＦＴ１１０
と、各画素ＴＦＴ１１０に対応して設けられた複数の画
素電極１２０と、を備えている。
向）に沿って並列に延出された複数のゲート線（走査
線）Ｙと、列方向（垂直走査方向）に沿って並列に延出
された複数の信号線Ｘと、各ゲート線Ｙと各信号線Ｘと
のそれぞれの交差部に設けられたスイッチング素子とし
ての画素薄膜トランジスタすなわち画素ＴＦＴ１１０
と、各画素ＴＦＴ１１０に対応して設けられた複数の画
素電極１２０と、を備えている。
【００３３】画素ＴＦＴ１１０は、多結晶シリコン膜を
半導体層とする多結晶シリコンＴＦＴである。画素ＴＦ
Ｔ１１０のゲート電極はゲート線Ｙに接続され、ソース
電極は信号線Ｘに接続される。画素ＴＦＴ１１０のドレ
イン電極は、画素電極１２０に接続され、画素電極１２
０は、補助容量素子１３０ａをアレイ基板１００上に形
成し、また、対向基板２００との間に液晶容量素子１３
０ｂを形成している。
半導体層とする多結晶シリコンＴＦＴである。画素ＴＦ
Ｔ１１０のゲート電極はゲート線Ｙに接続され、ソース
電極は信号線Ｘに接続される。画素ＴＦＴ１１０のドレ
イン電極は、画素電極１２０に接続され、画素電極１２
０は、補助容量素子１３０ａをアレイ基板１００上に形
成し、また、対向基板２００との間に液晶容量素子１３
０ｂを形成している。
【００３４】ゲート線Ｙに駆動信号を供給するゲート線
駆動回路１５０は、画素ＴＦＴ１１０と同一の製造プロ
セスによってアレイ基板１００上に一体的に形成されて
いる。
駆動回路１５０は、画素ＴＦＴ１１０と同一の製造プロ
セスによってアレイ基板１００上に一体的に形成されて
いる。
【００３５】信号線Ｘに正負の極性を定めて映像信号を
出力する信号線駆動回路部は、フレキシブル配線基板上
に信号線駆動用ＩＣ５１１等が実装され、アレイ基板１
００の外部接続端子に電気的に接続される同一構成のＴ
ＣＰ５００−１、５００−２…、５００−４（以下、各
ＴＣＰ５００のいずれかを示す場合には「ＴＣＰ５００
−Ｎ」という）と、アレイ基板１００上に画素ＴＦＴ１
１０と同一の製造プロセスで形成された信号線切替回路
１７０とによって構成される。ＴＣＰ５００−Ｎは、そ
の一方の側辺がアレイ基板１００の一辺に電気的に接続
して列設され、反対側の側辺が外部回路基板としてのＰ
ＣＢ基板６００に接続される。
出力する信号線駆動回路部は、フレキシブル配線基板上
に信号線駆動用ＩＣ５１１等が実装され、アレイ基板１
００の外部接続端子に電気的に接続される同一構成のＴ
ＣＰ５００−１、５００−２…、５００−４（以下、各
ＴＣＰ５００のいずれかを示す場合には「ＴＣＰ５００
−Ｎ」という）と、アレイ基板１００上に画素ＴＦＴ１
１０と同一の製造プロセスで形成された信号線切替回路
１７０とによって構成される。ＴＣＰ５００−Ｎは、そ
の一方の側辺がアレイ基板１００の一辺に電気的に接続
して列設され、反対側の側辺が外部回路基板としてのＰ
ＣＢ基板６００に接続される。
【００３６】図２は、ＴＣＰ５００−Ｎの構成を概略的
に示す図である。ＴＣＰ５００−Ｎは、信号線駆動用Ｉ
Ｃ５１１の他、ＰＣＢ基板６００に形成された接続配線
上の外部接続端子に接続されるＰＣＢ側パッド５１３
と、アレイ基板１００に形成された接続配線上の外部接
続端子に接続されるアレイ側パッド５１５と、これらの
パッド間を接続する各種配線５３１，５３３，５３５，
５３７を備えている。これらＰＣＢ側パッド５１３及び
アレイ側パッド５１５は、異方性導電フィルム（ＡＣ
Ｆ）を介してそれぞれＰＣＢ基板６００及びアレイ基板
１００に電気的に接続される。また、ＴＣＰ５００−Ｎ
の信号線駆動用ＩＣ５１１がアレイ基板１００に対して
出力する映像信号は、アレイ基板１００上に形成された
信号線切替回路１７０にそれぞれ入力される。なお、Ｔ
ＣＰ５００−Ｎのさらに詳細な説明については後述す
る。
に示す図である。ＴＣＰ５００−Ｎは、信号線駆動用Ｉ
Ｃ５１１の他、ＰＣＢ基板６００に形成された接続配線
上の外部接続端子に接続されるＰＣＢ側パッド５１３
と、アレイ基板１００に形成された接続配線上の外部接
続端子に接続されるアレイ側パッド５１５と、これらの
パッド間を接続する各種配線５３１，５３３，５３５，
５３７を備えている。これらＰＣＢ側パッド５１３及び
アレイ側パッド５１５は、異方性導電フィルム（ＡＣ
Ｆ）を介してそれぞれＰＣＢ基板６００及びアレイ基板
１００に電気的に接続される。また、ＴＣＰ５００−Ｎ
の信号線駆動用ＩＣ５１１がアレイ基板１００に対して
出力する映像信号は、アレイ基板１００上に形成された
信号線切替回路１７０にそれぞれ入力される。なお、Ｔ
ＣＰ５００−Ｎのさらに詳細な説明については後述す
る。
【００３７】ＰＣＢ基板６００には、外部から入力され
る基準クロック信号及びデジタル方式の映像信号に基づ
いて、各種制御信号及び制御信号に同期した映像信号を
出力する制御ＩＣ６１０、電源回路などが実装されてい
る。
る基準クロック信号及びデジタル方式の映像信号に基づ
いて、各種制御信号及び制御信号に同期した映像信号を
出力する制御ＩＣ６１０、電源回路などが実装されてい
る。
【００３８】図３は、信号線切替回路１７０の構成を概
略的に示す図である。信号線切替回路１７０は、信号線
駆動用ＩＣ５１１からの配線に接続されており、信号線
駆動用ＩＣ５１１によりデジタル信号からアナログ信号
に変換されたアナログ映像信号がシリアル的に出力され
てくる出力端子ＯＵＴ１、ＯＵＴ２…と、信号線Ｘ１、
Ｘ２、Ｘ３、Ｘ４…のそれぞれの一端に設けられた入力
端子１Ａ、１Ｂ、２Ａ、２Ｂ…と、出力端子ＯＵＴ１に
対して入力端子１Ａ又は１Ｂを切り替えて接続するスイ
ッチＳＷ１、出力端子ＯＵＴ２に対して入力端子２Ａ又
は２Ｂを切り替えて接続するＳＷ２…を備えている。な
お、同図では、説明の便宜上、最上段のゲート線におけ
る画素ＴＦＴについて、画素１，画素２，画素３，画素
４と符号を付し、２段目のゲート線における画素ＴＦＴ
について画素５，画素６，画素７，画素８と符号を付し
てある。
略的に示す図である。信号線切替回路１７０は、信号線
駆動用ＩＣ５１１からの配線に接続されており、信号線
駆動用ＩＣ５１１によりデジタル信号からアナログ信号
に変換されたアナログ映像信号がシリアル的に出力され
てくる出力端子ＯＵＴ１、ＯＵＴ２…と、信号線Ｘ１、
Ｘ２、Ｘ３、Ｘ４…のそれぞれの一端に設けられた入力
端子１Ａ、１Ｂ、２Ａ、２Ｂ…と、出力端子ＯＵＴ１に
対して入力端子１Ａ又は１Ｂを切り替えて接続するスイ
ッチＳＷ１、出力端子ＯＵＴ２に対して入力端子２Ａ又
は２Ｂを切り替えて接続するＳＷ２…を備えている。な
お、同図では、説明の便宜上、最上段のゲート線におけ
る画素ＴＦＴについて、画素１，画素２，画素３，画素
４と符号を付し、２段目のゲート線における画素ＴＦＴ
について画素５，画素６，画素７，画素８と符号を付し
てある。
【００３９】次に、各信号線Ｘの駆動方式、すなわち各
信号線から各画素へのアナログ映像信号の書き込み方式
について説明する。図４は、各画素ＴＦＴに映像信号を
書き込むとき処理の一例を示すタイミングチャートであ
り、図５は、本駆動方式による任意の１垂直走査期間で
の画面内の正負極性分布の一例を示す図である。
信号線から各画素へのアナログ映像信号の書き込み方式
について説明する。図４は、各画素ＴＦＴに映像信号を
書き込むとき処理の一例を示すタイミングチャートであ
り、図５は、本駆動方式による任意の１垂直走査期間で
の画面内の正負極性分布の一例を示す図である。
【００４０】図５に示すように、本駆動方式では、信号
線駆動用ＩＣ５１１により、任意の画素電極に隣接する
左右（水平走査方向）の画素電極に印加される映像信号
の正負極性を互いに異なるものとし、かつ、その任意の
画素電極に隣接する上下（垂直走査方向）の画素電極に
印加される映像信号の正負極性も互いに異なるように極
性を制御する。
線駆動用ＩＣ５１１により、任意の画素電極に隣接する
左右（水平走査方向）の画素電極に印加される映像信号
の正負極性を互いに異なるものとし、かつ、その任意の
画素電極に隣接する上下（垂直走査方向）の画素電極に
印加される映像信号の正負極性も互いに異なるように極
性を制御する。
【００４１】本駆動方式による各画素への映像信号の書
き込みでは、まず、図４に示すように、ｎフレームにお
いて、スイッチＳＷ１には、１水平走査期間の前半でＯ
Ｎとなり、後半でＯＦＦとなるスイッチ信号が信号線駆
動用ＩＣ５１１から入力される。これにより、出力端子
ＯＵＴ１は、１水平走査期間の前半に入力端子１Ａに接
続され、後半に入力端子１Ｂに接続される。
き込みでは、まず、図４に示すように、ｎフレームにお
いて、スイッチＳＷ１には、１水平走査期間の前半でＯ
Ｎとなり、後半でＯＦＦとなるスイッチ信号が信号線駆
動用ＩＣ５１１から入力される。これにより、出力端子
ＯＵＴ１は、１水平走査期間の前半に入力端子１Ａに接
続され、後半に入力端子１Ｂに接続される。
【００４２】また、スイッチＳＷ２には、スイッチＳＷ
１と同一のタイミング、すなわち１水平走査期間の前半
でＯＮとなり、後半でＯＦＦとなるスイッチ信号が入力
される。これにより、出力端子ＯＵＴ２は、１水平走査
期間の前半に入力端子２Ａに接続され、後半に入力端子
２Ｂに接続される。
１と同一のタイミング、すなわち１水平走査期間の前半
でＯＮとなり、後半でＯＦＦとなるスイッチ信号が入力
される。これにより、出力端子ＯＵＴ２は、１水平走査
期間の前半に入力端子２Ａに接続され、後半に入力端子
２Ｂに接続される。
【００４３】このとき、信号線駆動用ＩＣ５１１が出力
端子ＯＵＴ１へ出力する映像信号は、１水平走査期間の
前半は信号線Ｘ１に出力すべき映像信号、その後半には
信号線Ｘ２に出力すべき映像信号であり、これらの映像
信号をシリアル的に出力する。また、その映像信号の極
性は、１水平走査期間の前半と後半とで反転し、前半に
は入力端子１Ａを介して信号線Ｘ１に正の映像信号を書
き込み、後半には入力端子１Ｂを介して信号線Ｘ２に負
の映像信号を書き込むようになっている。
端子ＯＵＴ１へ出力する映像信号は、１水平走査期間の
前半は信号線Ｘ１に出力すべき映像信号、その後半には
信号線Ｘ２に出力すべき映像信号であり、これらの映像
信号をシリアル的に出力する。また、その映像信号の極
性は、１水平走査期間の前半と後半とで反転し、前半に
は入力端子１Ａを介して信号線Ｘ１に正の映像信号を書
き込み、後半には入力端子１Ｂを介して信号線Ｘ２に負
の映像信号を書き込むようになっている。
【００４４】信号線駆動用ＩＣ５１１が出力端子ＯＵＴ
２へ出力する映像信号についても、信号線Ｘ３に出力す
べき映像信号と信号線Ｘ４に出力すべき映像信号をシリ
アル的に出力する。また、その映像信号の極性について
も、１水平走査期間の前半と後半で反転し、前半には入
力端子２Ａを介して信号線Ｘ３に負の映像信号を書き込
み、後半には接続された入力端子２Ｂを介して信号線Ｘ
４に正の映像信号書き込む。
２へ出力する映像信号についても、信号線Ｘ３に出力す
べき映像信号と信号線Ｘ４に出力すべき映像信号をシリ
アル的に出力する。また、その映像信号の極性について
も、１水平走査期間の前半と後半で反転し、前半には入
力端子２Ａを介して信号線Ｘ３に負の映像信号を書き込
み、後半には接続された入力端子２Ｂを介して信号線Ｘ
４に正の映像信号書き込む。
【００４５】これにより、画素１には、１水平走査期間
の前半に正の映像信号が書き込まれて保持され、画素２
には、後半に負の映像信号が書き込まれて保持されるこ
とになる。また、画素３には、１水平走査期間の前半に
負の映像信号が書き込まれて保持され、画素４には、後
半に正の映像信号が書き込まれて保持されることにな
る。
の前半に正の映像信号が書き込まれて保持され、画素２
には、後半に負の映像信号が書き込まれて保持されるこ
とになる。また、画素３には、１水平走査期間の前半に
負の映像信号が書き込まれて保持され、画素４には、後
半に正の映像信号が書き込まれて保持されることにな
る。
【００４６】続いて、次行の１水平走査期間において
は、スイッチＳＷ１には、１水平走査期間の前半でＯＦ
Ｆとなり、後半でＯＮとなるスイッチ信号が入力され
る。これにより、出力端子ＯＵＴ１は、１水平走査期間
の前半に入力端子１Ｂに接続された状態が維持され、後
半に入力端子１Ａに接続される。また、スイッチＳＷ２
にも、１水平走査期間の前半でＯＦＦとなり、後半でＯ
Ｎとなるスイッチ信号が入力される。これにより、出力
端子ＯＵＴ２は、１水平走査期間の前半に入力端子２Ｂ
に接続された状態が維持され、後半に入力端子２Ａに接
続される。
は、スイッチＳＷ１には、１水平走査期間の前半でＯＦ
Ｆとなり、後半でＯＮとなるスイッチ信号が入力され
る。これにより、出力端子ＯＵＴ１は、１水平走査期間
の前半に入力端子１Ｂに接続された状態が維持され、後
半に入力端子１Ａに接続される。また、スイッチＳＷ２
にも、１水平走査期間の前半でＯＦＦとなり、後半でＯ
Ｎとなるスイッチ信号が入力される。これにより、出力
端子ＯＵＴ２は、１水平走査期間の前半に入力端子２Ｂ
に接続された状態が維持され、後半に入力端子２Ａに接
続される。
【００４７】このとき、信号線駆動用ＩＣ５１１は、１
水平走査期間の前半には入力端子１Ｂを介して信号線Ｘ
２に正の映像信号を書き込み、後半には、入力端子１Ａ
を介して信号線Ｘ１に正の映像信号を書き込む。
水平走査期間の前半には入力端子１Ｂを介して信号線Ｘ
２に正の映像信号を書き込み、後半には、入力端子１Ａ
を介して信号線Ｘ１に正の映像信号を書き込む。
【００４８】また、信号線駆動用ＩＣ５１１は出力端子
ＯＵＴ２へ１水平走査期間の前半には入力端子２Ｂを介
して信号線Ｘ４に負の映像信号を書き込み、後半には入
力端子２Ａを介して信号線Ｘ３に負の映像信号を書き込
む。
ＯＵＴ２へ１水平走査期間の前半には入力端子２Ｂを介
して信号線Ｘ４に負の映像信号を書き込み、後半には入
力端子２Ａを介して信号線Ｘ３に負の映像信号を書き込
む。
【００４９】これにより、画素５には、１水平走査期間
の後半に正の映像信号が書き込まれて保持され、画素６
には、前半に正の映像信号が書き込まれて保持されるこ
とになる。また、画素７には、１水平走査期間の後半に
負の映像信号が書き込まれて保持され、画素８には、前
半に負の映像信号が書き込まれて保持されることにな
る。以降、その他の行における画素についても同様に処
理することによって、画素の極性分布を図５に示すよう
な極性分布とする。
の後半に正の映像信号が書き込まれて保持され、画素６
には、前半に正の映像信号が書き込まれて保持されるこ
とになる。また、画素７には、１水平走査期間の後半に
負の映像信号が書き込まれて保持され、画素８には、前
半に負の映像信号が書き込まれて保持されることにな
る。以降、その他の行における画素についても同様に処
理することによって、画素の極性分布を図５に示すよう
な極性分布とする。
【００５０】このように、前半の書き込み画素と後半の
書き込み画素を市松状に画面内で分散することにより、
電位変動の影響による表示変動を視認しづらくすること
が可能となる。また、ｎフレームからｎ＋１フレームに
移行するときには、全ての画素についての極性をｎフレ
ームのものと反転させるようにする。
書き込み画素を市松状に画面内で分散することにより、
電位変動の影響による表示変動を視認しづらくすること
が可能となる。また、ｎフレームからｎ＋１フレームに
移行するときには、全ての画素についての極性をｎフレ
ームのものと反転させるようにする。
【００５１】図６は、本駆動方式によりＷｉｎｄｏｗｓ
（登録商標）の終了画面を表示させたときの市松パター
ンの正負極性分布を示す図である。各フレームについて
中間調表示画素の正極性と負極性の数がほぼ均等となっ
て偏りがないので、フリッカが生じることはない。さら
に、１水平走査期間の１行中における中間調表示画素に
ついても正極性と負極性の数が均等となって偏りがない
ため、横クロストークも発生せず、良好な表示品位を得
ることができる。
（登録商標）の終了画面を表示させたときの市松パター
ンの正負極性分布を示す図である。各フレームについて
中間調表示画素の正極性と負極性の数がほぼ均等となっ
て偏りがないので、フリッカが生じることはない。さら
に、１水平走査期間の１行中における中間調表示画素に
ついても正極性と負極性の数が均等となって偏りがない
ため、横クロストークも発生せず、良好な表示品位を得
ることができる。
【００５２】したがって、本実施の形態によれば、任意
の画素電極に隣接する左右の画素電極に印加される映像
信号の正負極性を互いに異なるものにするとともに、そ
の任意の画素電極に隣接する上下の画素電極に印加され
る映像信号の正負極性も互いに異なるように制御するよ
うにしたことで、垂直走査方向における画素の極性は、
２水平走査期間毎に正負が反転して、信号線と画素電極
間のカップリング容量に起因する画素電位変動がキャン
セルされるので、縦クロストークの発生を防止すること
ができる。また、１水平走査期間の１行中においても正
極性画素と負極性画素の数が均等となって偏りがないの
で、横クロストークの発生も防止することができる。さ
らに、各フレームについて正極性画素と負極性画素の数
が均等となって偏りがないので、フリッカが生じること
もなく、良好な表示品位を得ることができる。また、垂
直走査方向における映像信号の正負反転周期が２水平走
査期間毎となるので、Ｈ／Ｖ反転駆動方式に比較して消
費電力を抑えることができる。
の画素電極に隣接する左右の画素電極に印加される映像
信号の正負極性を互いに異なるものにするとともに、そ
の任意の画素電極に隣接する上下の画素電極に印加され
る映像信号の正負極性も互いに異なるように制御するよ
うにしたことで、垂直走査方向における画素の極性は、
２水平走査期間毎に正負が反転して、信号線と画素電極
間のカップリング容量に起因する画素電位変動がキャン
セルされるので、縦クロストークの発生を防止すること
ができる。また、１水平走査期間の１行中においても正
極性画素と負極性画素の数が均等となって偏りがないの
で、横クロストークの発生も防止することができる。さ
らに、各フレームについて正極性画素と負極性画素の数
が均等となって偏りがないので、フリッカが生じること
もなく、良好な表示品位を得ることができる。また、垂
直走査方向における映像信号の正負反転周期が２水平走
査期間毎となるので、Ｈ／Ｖ反転駆動方式に比較して消
費電力を抑えることができる。
【００５３】本実施の形態によれば、信号線駆動用ＩＣ
によって、各信号線に対応する映像信号について、信号
線を２本線ずつに区分した信号線群毎にシリアル的に映
像信号を出力し、信号線切替回路によって、この映像信
号を１水平走査期間内に各信号線群における２本の信号
線に切り替えて出力するようにしたことで、画素を高精
細化してもアレイ基板上に形成される接続配線の数を信
号線の本数よりも少なくすることができ、接続配線用の
ピッチを十分に確保することができる。また、映像信号
極性の制御は、アレイ基板上に形成された信号線切替ス
イッチで行うようにしたことで、信号線駆動ＩＣに新た
に制御機能を追加することなく、汎用のＩＣを用いるこ
とができる。また、信号線駆動用ＩＣにおける映像信号
用の出力端子数が信号線の本数より少なくすることがで
きるので、信号線駆動用ＩＣの個数を低減することが可
能となり、コストを低減できるとともに、信号線駆動用
ＩＣの個数を低減しても、クロストークやフリッカ等の
発生の無い良好な表示品位を得ることができる。
によって、各信号線に対応する映像信号について、信号
線を２本線ずつに区分した信号線群毎にシリアル的に映
像信号を出力し、信号線切替回路によって、この映像信
号を１水平走査期間内に各信号線群における２本の信号
線に切り替えて出力するようにしたことで、画素を高精
細化してもアレイ基板上に形成される接続配線の数を信
号線の本数よりも少なくすることができ、接続配線用の
ピッチを十分に確保することができる。また、映像信号
極性の制御は、アレイ基板上に形成された信号線切替ス
イッチで行うようにしたことで、信号線駆動ＩＣに新た
に制御機能を追加することなく、汎用のＩＣを用いるこ
とができる。また、信号線駆動用ＩＣにおける映像信号
用の出力端子数が信号線の本数より少なくすることがで
きるので、信号線駆動用ＩＣの個数を低減することが可
能となり、コストを低減できるとともに、信号線駆動用
ＩＣの個数を低減しても、クロストークやフリッカ等の
発生の無い良好な表示品位を得ることができる。
【００５４】本実施の形態によれば、信号線駆動用ＩＣ
をフレキシブル配線基板上に実装して、このフレキシブ
ル配線基板をアレイ基板の外部接続端子に電気的に接続
し、信号線切替回路を画素ＴＦＴと同一の製造プロセス
によってアレイ基板上に一体的に形成するようにしたこ
とで、信号線駆動回路部の全ての構成要素をアレイ基板
上に形成した場合と比較して、配線が長くなることを防
止でき、映像信号の劣化による表示不良を防止すること
ができる。
をフレキシブル配線基板上に実装して、このフレキシブ
ル配線基板をアレイ基板の外部接続端子に電気的に接続
し、信号線切替回路を画素ＴＦＴと同一の製造プロセス
によってアレイ基板上に一体的に形成するようにしたこ
とで、信号線駆動回路部の全ての構成要素をアレイ基板
上に形成した場合と比較して、配線が長くなることを防
止でき、映像信号の劣化による表示不良を防止すること
ができる。
【００５５】なお、本実施の形態では、信号線切替回路
における出力端子ＯＵＴの数は、信号線Ｘの本数の半分
であり、１つの出力端子について２本の信号線を切り替
えて映像信号を出力することとしたが、これに限られる
ものではない。例えば、出力端子ＯＵＴの数を信号線Ｘ
の数の１／４等にすることもできる。この場合には、１
つの出力端子について４本等の信号線を切り替えるよう
にする。
における出力端子ＯＵＴの数は、信号線Ｘの本数の半分
であり、１つの出力端子について２本の信号線を切り替
えて映像信号を出力することとしたが、これに限られる
ものではない。例えば、出力端子ＯＵＴの数を信号線Ｘ
の数の１／４等にすることもできる。この場合には、１
つの出力端子について４本等の信号線を切り替えるよう
にする。
【００５６】すなわち、各信号線に対応する映像信号に
ついて、信号線を所定数の信号線からなる複数の信号線
群に区分したときの各信号線群毎に信号線駆動用ＩＣか
らシリアル的に映像信号を出力し、この映像信号を信号
線切替回路によって１水平走査期間内に各信号線群にお
ける全ての信号線に切り替えて出力するようにする。
ついて、信号線を所定数の信号線からなる複数の信号線
群に区分したときの各信号線群毎に信号線駆動用ＩＣか
らシリアル的に映像信号を出力し、この映像信号を信号
線切替回路によって１水平走査期間内に各信号線群にお
ける全ての信号線に切り替えて出力するようにする。
【００５７】また、画面内の極性分布として、図５に示
したものに代えて、例えば図７に示すような極性分布と
する駆動方式を用いるようにしてもよい。この場合にも
同様にクロストークやフリッカの発生を防ぐことができ
る。また、信号線駆動用ＩＣをアレイ基板上にＡＣＦ等
を介してフェースダウン・ボンディング等により実装す
る、例えばＣＯＧ実装を行うようにしても構わない。
したものに代えて、例えば図７に示すような極性分布と
する駆動方式を用いるようにしてもよい。この場合にも
同様にクロストークやフリッカの発生を防ぐことができ
る。また、信号線駆動用ＩＣをアレイ基板上にＡＣＦ等
を介してフェースダウン・ボンディング等により実装す
る、例えばＣＯＧ実装を行うようにしても構わない。
【００５８】最後に、図２に示したＴＣＰ５００−Ｎの
構成について詳細に説明する。ＴＣＰ５００−Ｎは、信
号線駆動用ＩＣ５１１にＰＣＢ基板６００からの入力信
号の本数に対応して設けられた入力信号用配線群５３
１、信号線駆動用ＩＣ５１１からの出力信号の本数に対
応して設けられた出力信号用配線群５３３、液晶表示装
置用の電源配線、信号線切替回路１７０のスイッチＳＷ
用の電源配線及びスイッチ信号用の配線などの各種配線
群５３５および５３７を備えている。
構成について詳細に説明する。ＴＣＰ５００−Ｎは、信
号線駆動用ＩＣ５１１にＰＣＢ基板６００からの入力信
号の本数に対応して設けられた入力信号用配線群５３
１、信号線駆動用ＩＣ５１１からの出力信号の本数に対
応して設けられた出力信号用配線群５３３、液晶表示装
置用の電源配線、信号線切替回路１７０のスイッチＳＷ
用の電源配線及びスイッチ信号用の配線などの各種配線
群５３５および５３７を備えている。
【００５９】このＴＣＰ５００−ＮのＰＣＢ側パッド５
１３に対応したＰＣＢ基板６００上の接続配線数及び接
続配線間のピッチは、アレイ側パッド５１５に対応した
アレイ基板１００上の接続配線数及び接続配線間のピッ
チとそれぞれ同一である。
１３に対応したＰＣＢ基板６００上の接続配線数及び接
続配線間のピッチは、アレイ側パッド５１５に対応した
アレイ基板１００上の接続配線数及び接続配線間のピッ
チとそれぞれ同一である。
【００６０】図２に示すように、信号線駆動用ＩＣ５１
１への入力信号用配線群５３１及び出力信号用配線群５
３３は、略等しい本数に分配された各種配線群５３５と
５３７との間に配置される。この各種配線群５３５及び
５３７は、アレイ基板１００の側辺両端の外部接続端子
に接続されたＴＣＰ５００−１、５００−４、およびア
レイ基板１００上の両端部に設けられたゲート線駆動回
路１５０に用いるための電源配線や制御信号用配線を形
成する。もちろん、ゲート線駆動回路１５０がアレイ基
板の一端のみに設けられた場合には、これに対応して一
方のＴＣＰ５００−１又は５００−４のみに、ゲート線
駆動回路１５０用の電源配線や制御信号用配線を備えれ
ばよい。
１への入力信号用配線群５３１及び出力信号用配線群５
３３は、略等しい本数に分配された各種配線群５３５と
５３７との間に配置される。この各種配線群５３５及び
５３７は、アレイ基板１００の側辺両端の外部接続端子
に接続されたＴＣＰ５００−１、５００−４、およびア
レイ基板１００上の両端部に設けられたゲート線駆動回
路１５０に用いるための電源配線や制御信号用配線を形
成する。もちろん、ゲート線駆動回路１５０がアレイ基
板の一端のみに設けられた場合には、これに対応して一
方のＴＣＰ５００−１又は５００−４のみに、ゲート線
駆動回路１５０用の電源配線や制御信号用配線を備えれ
ばよい。
【００６１】このように、ＴＣＰ５００−Ｎ上にゲート
線駆動回路１５０用の電源配線及び制御信号用の配線
や、信号線切替回路１７０におけるスイッチＳＷ用の電
源配線及びスイッチ信号用の配線、液晶表示装置用の電
源配線などを、信号線駆動用ＩＣの入出力信号用配線と
ともに形成することにより、別途の配線部材を用意する
必要がなく、コストを低減することが可能となる。
線駆動回路１５０用の電源配線及び制御信号用の配線
や、信号線切替回路１７０におけるスイッチＳＷ用の電
源配線及びスイッチ信号用の配線、液晶表示装置用の電
源配線などを、信号線駆動用ＩＣの入出力信号用配線と
ともに形成することにより、別途の配線部材を用意する
必要がなく、コストを低減することが可能となる。
【００６２】［第２の実施の形態］第２の実施の形態で
は、各画素の電位変動に起因する表示ムラを防止するよ
うにした液晶表示装置について説明する。なお、本実施
の形態における液晶表示装置の基本的な構成および駆動
方式は、第１の実施の形態と同様であるので、ここでは
重複した説明は省略する。また、第１の実施の形態で説
明した駆動方式、すなわち、任意の画素電極に隣接する
左右の画素電極に印加される映像信号の正負極性を互い
に異なるものにするとともに、その任意の画素電極に隣
接する上下の画素電極に印加される映像信号の正負極性
も互いに異なるように制御する駆動方式のことを、ここ
では２Ｈ２Ｖ反転駆動方式と呼ぶ。
は、各画素の電位変動に起因する表示ムラを防止するよ
うにした液晶表示装置について説明する。なお、本実施
の形態における液晶表示装置の基本的な構成および駆動
方式は、第１の実施の形態と同様であるので、ここでは
重複した説明は省略する。また、第１の実施の形態で説
明した駆動方式、すなわち、任意の画素電極に隣接する
左右の画素電極に印加される映像信号の正負極性を互い
に異なるものにするとともに、その任意の画素電極に隣
接する上下の画素電極に印加される映像信号の正負極性
も互いに異なるように制御する駆動方式のことを、ここ
では２Ｈ２Ｖ反転駆動方式と呼ぶ。
【００６３】まず、画素の電位変動について説明する。
図８は、一画素の等価回路を示す図であり、図９は、２
Ｈ２Ｖ反転駆動方式による画素動作を示すタイミングチ
ャートである。図８中の記号は、それぞれ Cp1：画素―自画素信号線間のカップリング容量 Cp2：画素―隣画素信号線間のカップリング容量 Cp3：上下画素間のカップリング容量 Clc：液晶容量 Cs：補助容量 Csig：信号線の全容量 Vcom：対抗電極の電位 Vcs：補助容量配線の電位 である。画素の電位は、自画素信号線の電位変動dVsig.
s、隣画素信号線の電位変動dVsig.n、下画素の電位変動
dVpixにより、それぞれVs、Vn、Vvの変動を受ける。こ
れらの変動は、 Vs＝Cp1/Cload×dVsig.s Vn＝Cp2/Cload×dVsig.n Vv＝Cp3/Cload×dVpix と表すことができる。ただし、Cload＝Cp1＋Cp2＋2Cp3
＋Clc＋Csである。
図８は、一画素の等価回路を示す図であり、図９は、２
Ｈ２Ｖ反転駆動方式による画素動作を示すタイミングチ
ャートである。図８中の記号は、それぞれ Cp1：画素―自画素信号線間のカップリング容量 Cp2：画素―隣画素信号線間のカップリング容量 Cp3：上下画素間のカップリング容量 Clc：液晶容量 Cs：補助容量 Csig：信号線の全容量 Vcom：対抗電極の電位 Vcs：補助容量配線の電位 である。画素の電位は、自画素信号線の電位変動dVsig.
s、隣画素信号線の電位変動dVsig.n、下画素の電位変動
dVpixにより、それぞれVs、Vn、Vvの変動を受ける。こ
れらの変動は、 Vs＝Cp1/Cload×dVsig.s Vn＝Cp2/Cload×dVsig.n Vv＝Cp3/Cload×dVpix と表すことができる。ただし、Cload＝Cp1＋Cp2＋2Cp3
＋Clc＋Csである。
【００６４】ここで、図３において上下にならぶ画素
１、画素５について、信号線と画素電極間のカップリン
グ容量に起因するそれぞれの電位変動量dVp1、dVp5は、
図９から、 dVp1＝−1/2Vn−1/2Vs＋Vv dVp5＝ 1/2Vn−1/2Vs−Vv のようになる。画素１と画素５の電位変動量の差dVp
は、 dVp＝dVp5−dVp1＝Vn−2Vv=Cp2/Cload×dVsig.n−2×Cp
3/Cload×dVpix で表される。このdVpの値が大きいと、上下画素間の電
位の差が大きくなり、表示ムラの原因となる。このた
め、dVp=0であることが望ましい。dVpを0に近づけるた
めに、ここではカップリング容量Cp3を実質的に大きく
することに着目する。すなわち、上下の画素電極間に静
電容量を設けることによって、カップリング容量Cp3を
大きくするとともに、dVpが0となるように静電容量の値
を調整するようにする。
１、画素５について、信号線と画素電極間のカップリン
グ容量に起因するそれぞれの電位変動量dVp1、dVp5は、
図９から、 dVp1＝−1/2Vn−1/2Vs＋Vv dVp5＝ 1/2Vn−1/2Vs−Vv のようになる。画素１と画素５の電位変動量の差dVp
は、 dVp＝dVp5−dVp1＝Vn−2Vv=Cp2/Cload×dVsig.n−2×Cp
3/Cload×dVpix で表される。このdVpの値が大きいと、上下画素間の電
位の差が大きくなり、表示ムラの原因となる。このた
め、dVp=0であることが望ましい。dVpを0に近づけるた
めに、ここではカップリング容量Cp3を実質的に大きく
することに着目する。すなわち、上下の画素電極間に静
電容量を設けることによって、カップリング容量Cp3を
大きくするとともに、dVpが0となるように静電容量の値
を調整するようにする。
【００６５】したがって、本実施の形態によれば、上下
の画素電極間に静電容量を設けるようにしたことで、カ
ップリング容量Cp3を増加させることができ、これによ
って、信号線と画素電極との間のカップリング容量に起
因する画素電位変動について上下の画素間でアンバラン
スが生じた場合でも、上下の画素の電位変動量の差dVp
を低減でき、表示ムラの発生を防止することができる。
の画素電極間に静電容量を設けるようにしたことで、カ
ップリング容量Cp3を増加させることができ、これによ
って、信号線と画素電極との間のカップリング容量に起
因する画素電位変動について上下の画素間でアンバラン
スが生じた場合でも、上下の画素の電位変動量の差dVp
を低減でき、表示ムラの発生を防止することができる。
【００６６】また、本実施の形態によれば、dVpが0とな
るように静電容量の値を調整するようにしたことで、dV
pをキャンセルすることができ、表示ムラの発生を防止
することができる。
るように静電容量の値を調整するようにしたことで、dV
pをキャンセルすることができ、表示ムラの発生を防止
することができる。
【００６７】［第３の実施の形態］第２の実施の形態で
は、上下画素間の電位変動量の差 dVp＝Cp2/Cload×dVsig.n−2×Cp3/Cload×dVpix の値を0に近づけるために、カップリング容量Cp3を増加
させる手法について説明したが、第３の実施の形態で
は、カップリング容量Cp2を減少させる手法について説
明する。なお、本実施の形態における液晶表示装置の基
本的な構成および駆動方式は、第１の実施の形態と同様
であるので、ここでは重複した説明は省略する。
は、上下画素間の電位変動量の差 dVp＝Cp2/Cload×dVsig.n−2×Cp3/Cload×dVpix の値を0に近づけるために、カップリング容量Cp3を増加
させる手法について説明したが、第３の実施の形態で
は、カップリング容量Cp2を減少させる手法について説
明する。なお、本実施の形態における液晶表示装置の基
本的な構成および駆動方式は、第１の実施の形態と同様
であるので、ここでは重複した説明は省略する。
【００６８】図１０は、画素電極１２０とその周辺部材
の位置関係を示す平面図である。図１１は、図１０にＡ
−Ｂ−Ｃで示す位置の断面図であり、図１２は、図１０
にＤ−Ｅで示す位置の断面図である。
の位置関係を示す平面図である。図１１は、図１０にＡ
−Ｂ−Ｃで示す位置の断面図であり、図１２は、図１０
にＤ−Ｅで示す位置の断面図である。
【００６９】図１０，１１に示すように、ゲート線Ｙに
並列に補助容量配線１４０，１４０’が配置される。画
素電極１２０は、平行な２本の信号線Ｘ，Ｘ’と、これ
に直交する２本の補助容量配線１４０，１４０’とで囲
まれるように配置される。画素電極１２０は、隣接する
２本の信号線のうちの一方の信号線Ｘと、画素ＴＦＴ１
１０を介して接続される。
並列に補助容量配線１４０，１４０’が配置される。画
素電極１２０は、平行な２本の信号線Ｘ，Ｘ’と、これ
に直交する２本の補助容量配線１４０，１４０’とで囲
まれるように配置される。画素電極１２０は、隣接する
２本の信号線のうちの一方の信号線Ｘと、画素ＴＦＴ１
１０を介して接続される。
【００７０】本実施の形態では、図１０，１２に示すよ
うに、画素電極１２０と各信号線Ｘ，Ｘ’とのそれぞれ
の間に、静電遮蔽性を有するシールド電極１８０を設置
する。このシールド電極１８０は、補助容量配線１４０
の一部を信号線Ｘ，Ｘ’に沿って延出して形成される。
補助容量配線１４０’についても同様にシールド電極１
８０’が形成される。
うに、画素電極１２０と各信号線Ｘ，Ｘ’とのそれぞれ
の間に、静電遮蔽性を有するシールド電極１８０を設置
する。このシールド電極１８０は、補助容量配線１４０
の一部を信号線Ｘ，Ｘ’に沿って延出して形成される。
補助容量配線１４０’についても同様にシールド電極１
８０’が形成される。
【００７１】シールド電極１８０は、同図に示すよう
に、画素電極１２０が画素ＴＦＴ１１０を介して接続さ
れた方の信号線Ｘと画素電極１２０との間、もう一方の
信号線Ｘ’と画素電極１２０との間の双方について形成
することとしてもよいし、いずれか一方についてだけ形
成するようにしてもよい。
に、画素電極１２０が画素ＴＦＴ１１０を介して接続さ
れた方の信号線Ｘと画素電極１２０との間、もう一方の
信号線Ｘ’と画素電極１２０との間の双方について形成
することとしてもよいし、いずれか一方についてだけ形
成するようにしてもよい。
【００７２】このような構成において、シールド電極１
８０に固定電位を与えることにより、いわゆるシールド
効果を発生させ、カップリング容量Cp2を減少させる。
また、dVpが0となるように固定電位を調整する。
８０に固定電位を与えることにより、いわゆるシールド
効果を発生させ、カップリング容量Cp2を減少させる。
また、dVpが0となるように固定電位を調整する。
【００７３】したがって、本実施の形態によれば、画素
電極１２０と信号線Ｘとの間にシールド電極１８０を設
けるようにしたことで、カップリング容量Cp2を減少さ
せることができ、これによって、上下にならぶ画素間の
電位変動量の差dVpを低減でき、良好な表示品質を得る
ことができる。
電極１２０と信号線Ｘとの間にシールド電極１８０を設
けるようにしたことで、カップリング容量Cp2を減少さ
せることができ、これによって、上下にならぶ画素間の
電位変動量の差dVpを低減でき、良好な表示品質を得る
ことができる。
【００７４】また、本実施の形態によれば、dVpが0とな
るように、シールド電極１８０に与える固定電位を調整
するようにしたことで、dVpをキャンセルすることがで
き、表示ムラの発生を防止することができる。
るように、シールド電極１８０に与える固定電位を調整
するようにしたことで、dVpをキャンセルすることがで
き、表示ムラの発生を防止することができる。
【００７５】なお、本実施の形態においても、第２の実
施の形態で説明したように、カップリング容量Cp3を増
加させるようにしてもよい。図１３は、このときの画素
電極１２０とその周辺部材の位置関係を示す平面図であ
る。なお、図１１と同一物には同一の符号を付してあ
る。図１３では、画素電極１２０に電荷を供給するソー
ス電極配線１６０を、画素電極１２０の上に位置する画
素電極１２０’の下端まで延出することにより、上下の
画素電極間に静電容量を形成するようにしている。
施の形態で説明したように、カップリング容量Cp3を増
加させるようにしてもよい。図１３は、このときの画素
電極１２０とその周辺部材の位置関係を示す平面図であ
る。なお、図１１と同一物には同一の符号を付してあ
る。図１３では、画素電極１２０に電荷を供給するソー
ス電極配線１６０を、画素電極１２０の上に位置する画
素電極１２０’の下端まで延出することにより、上下の
画素電極間に静電容量を形成するようにしている。
【００７６】
【発明の効果】以上、説明したように、第１の本発明に
係る液晶表示装置によれば、垂直走査方向における画素
の極性は、２水平走査期間毎に正負が反転するので、画
素電位変動がキャンセルされて縦クロストークの発生を
防止することができる。また、１水平走査期間の１行中
において正極性と負極性の数がほぼ均等となって偏りが
ないので、横クロストークの発生を防止することができ
る。さらに、各フレームについて正極性画素と負極性画
素の数がほぼ均等となって偏りがないので、フリッカが
生じることもなく、良好な表示品位を得ることができ
る。また、垂直走査方向における映像信号の正負反転周
期は２水平走査期間毎となるので、Ｈ／Ｖ反転駆動方式
に比較して消費電力を抑えることができる。
係る液晶表示装置によれば、垂直走査方向における画素
の極性は、２水平走査期間毎に正負が反転するので、画
素電位変動がキャンセルされて縦クロストークの発生を
防止することができる。また、１水平走査期間の１行中
において正極性と負極性の数がほぼ均等となって偏りが
ないので、横クロストークの発生を防止することができ
る。さらに、各フレームについて正極性画素と負極性画
素の数がほぼ均等となって偏りがないので、フリッカが
生じることもなく、良好な表示品位を得ることができ
る。また、垂直走査方向における映像信号の正負反転周
期は２水平走査期間毎となるので、Ｈ／Ｖ反転駆動方式
に比較して消費電力を抑えることができる。
【００７７】第２の本発明に係る液晶表示装置によれ
ば、画素を高精細化してもアレイ基板上に形成される接
続配線の数を信号線の本数よりも少なくすることができ
るので、接続配線用のピッチを十分に確保することがで
きる。
ば、画素を高精細化してもアレイ基板上に形成される接
続配線の数を信号線の本数よりも少なくすることができ
るので、接続配線用のピッチを十分に確保することがで
きる。
【００７８】第３の本発明に係る液晶表示装置によれ
ば、アレイ基板上における配線が長くなることを防止で
きるので、映像信号の劣化による表示不良を防止するこ
とができる。
ば、アレイ基板上における配線が長くなることを防止で
きるので、映像信号の劣化による表示不良を防止するこ
とができる。
【００７９】第４の本発明に係る液晶表示装置によれ
ば、上下の画素電極間に静電容量を設けるようにしたこ
とで、上下の画素電極の電位変動量の差が低減されるの
で、表示ムラの発生を防止することができる。
ば、上下の画素電極間に静電容量を設けるようにしたこ
とで、上下の画素電極の電位変動量の差が低減されるの
で、表示ムラの発生を防止することができる。
【００８０】第５の本発明に係る液晶表示装置によれ
ば、画素電極と信号線との間にシールド電極を設けるよ
うにしたことで、上下の画素電極の電位変動量の差が低
減されるので、表示ムラの発生を防止することができ
る。
ば、画素電極と信号線との間にシールド電極を設けるよ
うにしたことで、上下の画素電極の電位変動量の差が低
減されるので、表示ムラの発生を防止することができ
る。
【図１】第１の実施の形態における液晶表示装置の構成
を概略的に示す図である。
を概略的に示す図である。
【図２】上記液晶表示装置の信号線駆動回路部に用いら
れるＴＣＰ５００−Ｎの構成を概略的に示す図である。
れるＴＣＰ５００−Ｎの構成を概略的に示す図である。
【図３】上記液晶表示装置に用いられる信号線切替回路
の構成を概略的に示す図である。
の構成を概略的に示す図である。
【図４】各画素ＴＦＴに映像信号を書き込むとき処理の
一例を示すタイミングチャートである。
一例を示すタイミングチャートである。
【図５】上記実施の形態における信号線の駆動方式によ
る任意の１垂直走査期間での画面内の正負極性分布の一
例を示す図である。
る任意の１垂直走査期間での画面内の正負極性分布の一
例を示す図である。
【図６】上記実施の形態における信号線の駆動方式によ
る任意の１垂直走査期間での画面内の正負極性分布の別
の例を示す図である。
る任意の１垂直走査期間での画面内の正負極性分布の別
の例を示す図である。
【図７】上記実施の形態における信号線の駆動方式によ
り終了画面を表示させたときの市松パターンの正負極性
分布を示す図である。
り終了画面を表示させたときの市松パターンの正負極性
分布を示す図である。
【図８】第２の実施の形態における一画素の等価回路を
示す図である。
示す図である。
【図９】画素動作の一例を示すタイミングチャートであ
る。
る。
【図１０】第３の実施の形態における画素電極とその周
辺部材の位置関係の一例を示す平面図である。
辺部材の位置関係の一例を示す平面図である。
【図１１】図１０の平面図にＡ−Ｂ−Ｃで示す位置の断
面図である。
面図である。
【図１２】図１０の平面図にＤ−Ｅで示す位置の断面図
である。
である。
【図１３】静電容量を設けたときの画素電極とその周辺
部材の位置関係を示す平面図である。
部材の位置関係を示す平面図である。
【図１４】従来のＶライン反転駆動方式による任意の１
垂直走査期間での画面内の正負極性分布を示す図であ
る。
垂直走査期間での画面内の正負極性分布を示す図であ
る。
【図１５】従来のＨ／Ｖ反転駆動方式による任意の１垂
直走査期間での画面内の正負極性分布を示す図である。
直走査期間での画面内の正負極性分布を示す図である。
【図１６】従来のＨ／Ｖ反転駆動方式により終了画面を
表示させたときの市松パターンの正負極性分布を示す図
である。
表示させたときの市松パターンの正負極性分布を示す図
である。
１ 液晶表示装置
１００ アレイ基板
１１０ 画素ＴＦＴ
１２０ 画素電極
１３０ａ 補助容量素子（Ｃs）
１３０ｂ 補助容量素子（Ｃlc）
１４０ 補助容量配線
１５０ ゲート線駆動回路
１６０ ソース電極配線
１７０ 信号線切替回路
１８０ シールド電極
１９０ 配向膜
２００ 対向基板
２１０ 対向電極
２２０ ガラス基板
２３０ 配向膜
４００ シール材
５００−Ｎ ＴＣＰ
５１１ 信号線駆動用ＩＣ
６００ ＰＣＢ基板
６１０ 制御ＩＣ
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/20 ６１１Ｅ
６２１ ６２１Ｂ
６２１Ｍ
６２３ ６２３Ｒ
６４２ ６４２Ａ
６８０ ６８０Ｇ
3/36 3/36
(72)発明者 森田 哲生
埼玉県深谷市幡羅町一丁目９番地２ 株式
会社東芝深谷工場内
(72)発明者 永山 耕平
埼玉県深谷市幡羅町一丁目９番地２ 株式
会社東芝深谷工場内
(72)発明者 高橋 英幸
埼玉県深谷市幡羅町一丁目９番地２ 株式
会社東芝深谷工場内
Ｆターム(参考） 2H092 GA50 GA51 JA24 JB31 KB11
NA01 NA11 PA06
2H093 NA16 NA31 NC49 NC90 ND10
ND15 ND39 ND54 NE03 NE07
5C006 AA01 AA11 AC21 AC27 AC28
AF44 AF46 AF51 AF53 AF61
AF69 AF71 AF83 BB16 BC03
BC11 BC20 BC22 BC23 BF03
BF04 FA22 FA23 FA36 FA41
FA47
5C080 AA10 BB05 DD05 DD06 DD10
DD26 EE28 FF11 JJ02 JJ03
JJ04 JJ05 JJ06
Claims (6)
- 【請求項１】 直交する複数の信号線と複数の走査線と
のそれぞれの交差部に配置した複数の画素トランジスタ
と、各画素トランジスタに対応した複数の画素電極とを
備えたアレイ基板を有する液晶表示装置において、 前記画素電極に対して前記信号線を介して映像信号を印
加する信号線駆動手段と、 任意の画素電極に隣接する左右の画素電極に印加される
映像信号の正負極性を互いに異なるものとし、前記任意
の画素電極に隣接する上下の画素電極に印加される映像
信号の正負極性も互いに異なるように極性を制御する極
性制御手段と、 を有することを特徴とする液晶表示装置。 - 【請求項２】 前記信号線駆動手段は、各信号線に対応
する映像信号について、前記信号線を所定数の信号線か
らなる複数の信号線群に区分したときの各信号線群毎に
分けてシリアル的に映像信号を出力する信号線駆動用Ｉ
Ｃと、 前記信号線駆動用ＩＣから各信号線群へ出力される映像
信号を１水平走査期間内に各信号線群における全ての信
号線に切り替えて出力する信号線切替手段と、 を有することを特徴とする請求項１記載の液晶表示装
置。 - 【請求項３】 前記信号線駆動用ＩＣは、フレキシブル
配線基板上に実装され、このフレキシブル配線基板が前
記アレイ基板の外部接続端子に電気的に接続されるもの
であって、 前記信号線切替手段は、前記画素トランジスタと同一の
製造プロセスによって前記アレイ基板上に一体的に形成
されることを特徴とする請求項１又は２記載の液晶表示
装置。 - 【請求項４】 上下の画素電極間に静電容量を有するこ
とを特徴とする請求項１乃至３のいずれかに記載の液晶
表示装置。 - 【請求項５】 画素電極と信号線との間にシールド電極
を有することを特徴とする請求項１乃至４のいずれかに
記載の液晶表示装置。 - 【請求項６】 前記シールド電極は、走査線に並列に設
けられた補助容量配線の一部を信号線に沿って延出した
ものであることを特徴とする請求項５記載の液晶表示装
置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002156027A JP4031291B2 (ja) | 2001-11-14 | 2002-05-29 | 液晶表示装置 |
| TW091133059A TWI284311B (en) | 2001-11-14 | 2002-11-11 | Liquid crystal display device |
| KR10-2002-0070414A KR100527935B1 (ko) | 2001-11-14 | 2002-11-13 | 액정표시장치 |
| US10/292,500 US7088328B2 (en) | 2001-11-14 | 2002-11-13 | Liquid crystal display device having a circuit for controlling polarity of video signal for each pixel |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-348968 | 2001-11-14 | ||
| JP2001348968 | 2001-11-14 | ||
| JP2002156027A JP4031291B2 (ja) | 2001-11-14 | 2002-05-29 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003215540A true JP2003215540A (ja) | 2003-07-30 |
| JP4031291B2 JP4031291B2 (ja) | 2008-01-09 |
Family
ID=26624516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002156027A Expired - Fee Related JP4031291B2 (ja) | 2001-11-14 | 2002-05-29 | 液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7088328B2 (ja) |
| JP (1) | JP4031291B2 (ja) |
| KR (1) | KR100527935B1 (ja) |
| TW (1) | TWI284311B (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005092176A (ja) * | 2003-08-14 | 2005-04-07 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| JP2005165261A (ja) * | 2003-11-11 | 2005-06-23 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| JP2005215317A (ja) * | 2004-01-29 | 2005-08-11 | Renesas Technology Corp | 表示装置用駆動回路 |
| JP2006084860A (ja) * | 2004-09-16 | 2006-03-30 | Sharp Corp | 液晶表示装置の駆動方法及び液晶表示装置 |
| WO2008015813A1 (fr) * | 2006-08-02 | 2008-02-07 | Sharp Kabushiki Kaisha | Substrat à matrice active et dispositif d'affichage doté de celui-ci |
| JP2008046485A (ja) * | 2006-08-18 | 2008-02-28 | Nec Electronics Corp | 表示装置、表示パネルの駆動装置、及び表示装置の駆動方法 |
| KR100843523B1 (ko) * | 2005-11-21 | 2008-07-03 | 엔이씨 일렉트로닉스 가부시키가이샤 | 액정 디스플레이 디바이스의 동작 방법, 액정 디스플레이 디바이스, 및 lcd 패널 |
| JP2008185644A (ja) * | 2007-01-26 | 2008-08-14 | Nec Electronics Corp | 液晶表示装置及び液晶表示装置の駆動方法 |
| JP2008203791A (ja) * | 2007-02-22 | 2008-09-04 | Ricoh Co Ltd | 撮像装置および撮像方法 |
| JP2009109652A (ja) * | 2007-10-29 | 2009-05-21 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| KR100977224B1 (ko) | 2004-03-26 | 2010-08-23 | 엘지디스플레이 주식회사 | 액정표시장치 |
| JP2010204674A (ja) * | 2010-04-02 | 2010-09-16 | Sharp Corp | 液晶表示装置 |
| JP2011164281A (ja) * | 2010-02-08 | 2011-08-25 | Toshiba Mobile Display Co Ltd | 表示装置 |
| JP2014157345A (ja) * | 2013-02-18 | 2014-08-28 | Samsung Display Co Ltd | 表示装置 |
| CN110720117A (zh) * | 2017-06-02 | 2020-01-21 | 夏普株式会社 | 显示装置 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1437683B1 (en) * | 2002-12-27 | 2017-03-08 | Semiconductor Energy Laboratory Co., Ltd. | IC card and booking account system using the IC card |
| US7652359B2 (en) | 2002-12-27 | 2010-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Article having display device |
| US7566001B2 (en) * | 2003-08-29 | 2009-07-28 | Semiconductor Energy Laboratory Co., Ltd. | IC card |
| KR20050035385A (ko) * | 2003-10-13 | 2005-04-18 | 삼성전자주식회사 | 표시장치 및 이의 구동방법 |
| KR100599971B1 (ko) * | 2004-02-27 | 2006-07-12 | 비오이 하이디스 테크놀로지 주식회사 | 표시 패널의 구동 방법 |
| JP2005250132A (ja) * | 2004-03-04 | 2005-09-15 | Sanyo Electric Co Ltd | アクティブマトリクス型液晶表示装置。 |
| JP2005257929A (ja) * | 2004-03-10 | 2005-09-22 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置 |
| KR101061631B1 (ko) | 2004-03-30 | 2011-09-01 | 엘지디스플레이 주식회사 | 액정표시장치의 구동장치 및 방법 |
| JP4196999B2 (ja) * | 2005-04-07 | 2008-12-17 | エプソンイメージングデバイス株式会社 | 液晶表示装置の駆動回路、液晶表示装置、液晶表示装置の駆動方法、および電子機器 |
| KR101165844B1 (ko) * | 2005-06-30 | 2012-07-13 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 구동방법 |
| KR101224459B1 (ko) * | 2007-06-28 | 2013-01-22 | 엘지디스플레이 주식회사 | 액정표시장치 |
| KR101469033B1 (ko) * | 2008-01-08 | 2014-12-04 | 삼성디스플레이 주식회사 | 액정표시장치 및 그 제어방법 |
| JP5250525B2 (ja) * | 2009-10-16 | 2013-07-31 | 株式会社ジャパンディスプレイセントラル | 表示装置 |
| WO2011093374A1 (ja) * | 2010-01-29 | 2011-08-04 | シャープ株式会社 | 液晶表示装置 |
| TWI424236B (zh) | 2010-04-01 | 2014-01-21 | Au Optronics Corp | 顯示面板 |
| US9373297B2 (en) * | 2011-09-16 | 2016-06-21 | Kopin Corporation | Power saving drive mode for bi-level video |
| US9047838B2 (en) * | 2012-03-14 | 2015-06-02 | Apple Inc. | Systems and methods for liquid crystal display column inversion using 3-column demultiplexers |
| KR102099262B1 (ko) | 2012-07-11 | 2020-04-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치, 및 액정 표시 장치의 구동 방법 |
| JP2014134685A (ja) * | 2013-01-10 | 2014-07-24 | Japan Display Inc | 液晶表示装置 |
| CN105158997A (zh) * | 2015-08-31 | 2015-12-16 | 深超光电（深圳）有限公司 | 薄膜晶体管阵列基板 |
| JP6613786B2 (ja) | 2015-10-13 | 2019-12-04 | セイコーエプソン株式会社 | 回路装置、電気光学装置及び電子機器 |
| CN110750017B (zh) * | 2018-07-23 | 2022-11-18 | 咸阳彩虹光电科技有限公司 | 一种液晶显示面板及液晶显示器 |
| CN116052574B (zh) | 2023-01-28 | 2023-06-30 | 惠科股份有限公司 | 显示驱动结构、显示驱动方法和显示装置 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6368821A (ja) * | 1986-09-11 | 1988-03-28 | Fujitsu Ltd | アクテイブマトリクス型液晶パネルの駆動方法 |
| JPH0681287B2 (ja) * | 1988-07-15 | 1994-10-12 | シャープ株式会社 | 液晶投射装置 |
| JPH03172085A (ja) * | 1989-11-30 | 1991-07-25 | Sharp Corp | 液晶表示装置 |
| JPH06175619A (ja) * | 1992-12-07 | 1994-06-24 | Fujitsu General Ltd | 液晶パネルの駆動方法 |
| TW277129B (ja) * | 1993-12-24 | 1996-06-01 | Sharp Kk | |
| JP3688786B2 (ja) * | 1995-07-24 | 2005-08-31 | 富士通ディスプレイテクノロジーズ株式会社 | トランジスタマトリクス装置 |
| US5959599A (en) * | 1995-11-07 | 1999-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix type liquid-crystal display unit and method of driving the same |
| JPH1032772A (ja) * | 1996-07-17 | 1998-02-03 | Casio Comput Co Ltd | 液晶表示装置及びその駆動方法 |
| JPH10104576A (ja) * | 1996-09-25 | 1998-04-24 | Toshiba Corp | 液晶表示装置およびその駆動方法 |
| JP3520396B2 (ja) * | 1997-07-02 | 2004-04-19 | セイコーエプソン株式会社 | アクティブマトリクス基板と表示装置 |
| US6400350B1 (en) * | 1997-11-13 | 2002-06-04 | Mitsubishi Denki Kabushiki Kaisha | Method for driving liquid crystal display apparatus |
| US5953088A (en) * | 1997-12-25 | 1999-09-14 | Kabushiki Kaisha Toshiba | Liquid crystal display with shield electrodes arranged to alternately overlap adjacent pixel electrodes |
| JPH11282008A (ja) * | 1998-03-30 | 1999-10-15 | Advanced Display Inc | 液晶表示装置 |
| JP3980167B2 (ja) * | 1998-04-07 | 2007-09-26 | 株式会社日立製作所 | Ｔｆｔ電極基板 |
| JP3734629B2 (ja) * | 1998-10-15 | 2006-01-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 表示装置 |
| KR100653751B1 (ko) * | 1998-10-27 | 2006-12-05 | 샤프 가부시키가이샤 | 표시 패널의 구동 방법, 표시 패널의 구동 회로 및 액정 표시 장치 |
| KR100330363B1 (ko) * | 1999-03-18 | 2002-04-01 | 니시무로 타이죠 | 액티브 매트릭스형 액정표시장치 |
| JP3365357B2 (ja) * | 1999-07-21 | 2003-01-08 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
| KR100344186B1 (ko) * | 1999-08-05 | 2002-07-19 | 주식회사 네오텍리서치 | 액정표시장치의 소오스 구동회로 및 그 구동방법 |
| KR100350645B1 (ko) | 2000-01-17 | 2002-08-28 | 삼성전자 주식회사 | 플리커링을 줄이기 위한 액정 표시 장치 |
| JP2002040486A (ja) * | 2000-05-19 | 2002-02-06 | Seiko Epson Corp | 電気光学装置、その製造方法および電子機器 |
| US7019808B2 (en) * | 2000-09-21 | 2006-03-28 | Citizen Watch Co., Ltd. | Image device |
| JP2003050568A (ja) * | 2001-08-07 | 2003-02-21 | Sharp Corp | マトリクス型画像表示装置 |
-
2002
- 2002-05-29 JP JP2002156027A patent/JP4031291B2/ja not_active Expired - Fee Related
- 2002-11-11 TW TW091133059A patent/TWI284311B/zh not_active IP Right Cessation
- 2002-11-13 US US10/292,500 patent/US7088328B2/en not_active Expired - Lifetime
- 2002-11-13 KR KR10-2002-0070414A patent/KR100527935B1/ko active IP Right Grant
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005092176A (ja) * | 2003-08-14 | 2005-04-07 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| JP4583044B2 (ja) * | 2003-08-14 | 2010-11-17 | 東芝モバイルディスプレイ株式会社 | 液晶表示装置 |
| JP2005165261A (ja) * | 2003-11-11 | 2005-06-23 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| JP4612349B2 (ja) * | 2003-11-11 | 2011-01-12 | 東芝モバイルディスプレイ株式会社 | 液晶表示装置 |
| JP2005215317A (ja) * | 2004-01-29 | 2005-08-11 | Renesas Technology Corp | 表示装置用駆動回路 |
| JP4559091B2 (ja) * | 2004-01-29 | 2010-10-06 | ルネサスエレクトロニクス株式会社 | 表示装置用駆動回路 |
| KR100977224B1 (ko) | 2004-03-26 | 2010-08-23 | 엘지디스플레이 주식회사 | 액정표시장치 |
| JP2006084860A (ja) * | 2004-09-16 | 2006-03-30 | Sharp Corp | 液晶表示装置の駆動方法及び液晶表示装置 |
| US7804473B2 (en) | 2005-11-21 | 2010-09-28 | Nec Electronics Corporation | LCD panel drive adopting time-division and inversion drive |
| KR100843523B1 (ko) * | 2005-11-21 | 2008-07-03 | 엔이씨 일렉트로닉스 가부시키가이샤 | 액정 디스플레이 디바이스의 동작 방법, 액정 디스플레이 디바이스, 및 lcd 패널 |
| JP4823312B2 (ja) * | 2006-08-02 | 2011-11-24 | シャープ株式会社 | アクティブマトリクス基板およびそれを備えた表示装置 |
| WO2008015813A1 (fr) * | 2006-08-02 | 2008-02-07 | Sharp Kabushiki Kaisha | Substrat à matrice active et dispositif d'affichage doté de celui-ci |
| JP2008046485A (ja) * | 2006-08-18 | 2008-02-28 | Nec Electronics Corp | 表示装置、表示パネルの駆動装置、及び表示装置の駆動方法 |
| US8334862B2 (en) | 2006-08-18 | 2012-12-18 | Renesas Electronics Corporation | Display panel drive technique for reducing power consumption |
| JP2008185644A (ja) * | 2007-01-26 | 2008-08-14 | Nec Electronics Corp | 液晶表示装置及び液晶表示装置の駆動方法 |
| JP2008203791A (ja) * | 2007-02-22 | 2008-09-04 | Ricoh Co Ltd | 撮像装置および撮像方法 |
| JP2009109652A (ja) * | 2007-10-29 | 2009-05-21 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| JP2011164281A (ja) * | 2010-02-08 | 2011-08-25 | Toshiba Mobile Display Co Ltd | 表示装置 |
| JP2010204674A (ja) * | 2010-04-02 | 2010-09-16 | Sharp Corp | 液晶表示装置 |
| JP2014157345A (ja) * | 2013-02-18 | 2014-08-28 | Samsung Display Co Ltd | 表示装置 |
| US9715861B2 (en) | 2013-02-18 | 2017-07-25 | Samsung Display Co., Ltd | Display device having unit pixel defined by even number of adjacent sub-pixels |
| CN110720117A (zh) * | 2017-06-02 | 2020-01-21 | 夏普株式会社 | 显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030040140A (ko) | 2003-05-22 |
| US7088328B2 (en) | 2006-08-08 |
| TW200300546A (en) | 2003-06-01 |
| US20030090450A1 (en) | 2003-05-15 |
| TWI284311B (en) | 2007-07-21 |
| JP4031291B2 (ja) | 2008-01-09 |
| KR100527935B1 (ko) | 2005-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003215540A (ja) | 液晶表示装置 | |
| US8228287B2 (en) | Liquid crystal display device for removing ripple voltage and method of driving the same | |
| JP3417514B2 (ja) | 液晶表示装置 | |
| KR101167314B1 (ko) | 액정표시장치 | |
| US7034810B2 (en) | Liquid crystal display device | |
| KR101268963B1 (ko) | 액정표시장치 | |
| KR101209039B1 (ko) | 액정 표시 장치의 구동 장치 및 이를 포함하는 액정 표시장치 | |
| KR101623593B1 (ko) | 액정표시장치 | |
| JP2001109435A (ja) | 表示装置 | |
| JP4764166B2 (ja) | 表示装置用アレイ基板及び表示装置 | |
| JP3520131B2 (ja) | 液晶表示装置 | |
| TWM327032U (en) | On-glass single chip liquid crystal display device | |
| JP4664466B2 (ja) | 表示装置 | |
| JP2001312255A (ja) | 表示装置 | |
| JP4363881B2 (ja) | 液晶表示装置 | |
| JP5072639B2 (ja) | 液晶表示装置 | |
| KR100719994B1 (ko) | 평면 표시 장치용 어레이 기판 | |
| JP2001195033A (ja) | 表示装置の検査方法 | |
| JP2007279590A (ja) | 電気光学装置および電子機器 | |
| JP2001134238A (ja) | 表示装置 | |
| JP2004219823A (ja) | 液晶表示装置 | |
| JP4551519B2 (ja) | 表示装置 | |
| KR101006447B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| KR101006441B1 (ko) | 액정 표시판 조립체 및 액정 표시 장치 | |
| KR20080042425A (ko) | 액정 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050524 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070130 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070306 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070418 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070419 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070820 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071009 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071018 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4031291 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |