JP2001134238A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP2001134238A JP2001134238A JP31588199A JP31588199A JP2001134238A JP 2001134238 A JP2001134238 A JP 2001134238A JP 31588199 A JP31588199 A JP 31588199A JP 31588199 A JP31588199 A JP 31588199A JP 2001134238 A JP2001134238 A JP 2001134238A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- display device
- signal line
- substrate
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
なうことなく安価な表示装置を提供することを目的とす
る 【解決手段】ゲート線駆動回路150を基板上に直接形
成し、信号線駆動回路部160を基板上に直接形成した
選択回路170とTCP500−N上に実装された信号
線駆動用IC511とで構成している。ゲート線駆動回
路150を液晶パネル10のアレイ基板100上に一体
に形成したことにより、外部回路基板は、信号線駆動用
のPCB基板600の1枚のみの構成としている。この
PCB基板600は、折り曲げ用のスリット500Sを
有するTCP500−Nを介してアレイ基板100に接
続されている。PCB基板600は、折り曲げられたT
CP500−Nにより、液晶パネル10の背面に配置さ
れた面光源部700の裏面に配置される。
Description
り、特に、外部回路との接続数が低減できる表示装置に
関する。
ンTFTを用いた液晶表示装置の駆動回路としては、信
号線駆動用IC及びゲート線駆動用ICをフレキシブル
な配線基板上に実装したテープ・キャリア・パッケージ
(TCP)が用いられている。このTCPの一端は、マ
トリクス状に配置された画素を有するアレイ基板に設け
られた電極にそれぞれ電気的及び物理的に接続され、画
素を駆動する。また、TCPの他端は、外部駆動回路基
板に電気的及び物理的に接続されている。
駆動回路基板及びゲート線側駆動回路基板の2枚構成で
ある。これらの外部駆動回路基板とアレイ基板とを接続
するTCPは、例えば対角10乃至15インチサイズの
液晶表示装置の場合、信号線側が8乃至10枚、ゲート
線側が3乃至5枚必要である。
ピッチが65μm乃至110μmと狭ピッチであるた
め、異方性導電膜によって接続される。TCPと外部駆
動回路基板との間は、接続端子間ピッチが0.4mm乃
至1mmと比較的広いため、一般に、はんだによって接
続される。
TFTを用いた液晶表示装置では、アレイ基板上の信号
線にそれぞれTCPから映像信号を入力するための接続
配線が必要であるが、画素の高精細化に伴って接続配線
数が多くなり、これらの接続配線間に十分なピッチを確
保することが困難である。
板とを接続するTCPの数が多いため、組み立て時のタ
クトタイムが増大する。また、TCP1枚当たりの接続
端子数が300乃至400を超えるため、接続点数が多
く、接続不良を生じやすく、信頼性を損なうおそれがあ
る。さらに、駆動用ICを実装したTCPは、高価であ
るため、TCPの数が多くなると、液晶表示装置のコス
トがアップする問題が発生する。
たものであって、その目的は、画素の高精細化を可能と
し、且つ、大表示画面であっても表示不良の発生を防止
することが可能な表示装置を提供することにある。
容易であり、且つ、信頼性を損なうことなく安価な表示
装置を提供することにある。
達成するために、請求項1に記載の表示装置は、基板上
に互いに直交して配列された複数のゲート線及び複数の
信号線と、ゲート線と信号線とのそれぞれの交差部に配
置された画素トランジスタと、各画素トランジスタに接
続された画素電極とを絶縁基板上に備えたアレイ基板
と、記信号線にアナログ映像信号を出力する信号線駆動
手段と、を備えた表示装置において、前記信号線駆動手
段は、入力されるディジタル信号をアナログ信号に変換
すると共に、前記信号線を所定数の信号線から成る複数
の信号線群に区分し、各前記信号線群毎に対応するアナ
ログ信号をシリアルに出力する駆動ICと、前記アレイ
基板上に一体的に形成され、前記駆動ICからのシリア
ルアナログ信号を各前記信号線群の対応する信号線に順
次振り分ける選択手段と、前記フレキシブル配線基板を
介して電気的に接続され、前記駆動ICに制御信号を出
力する制御手段を備えた外部回路基板と、前記アレイ基
板と前記外部回路基板とを電気的に接続するフレキシブ
ル配線基板と、を備え、前記外部回路基板は、前記アレ
イ基板の裏面側に配置されていることを特徴とする。
わち多結晶シリコンTFTを画素TFTとして用い有効
表示領域が対角15インチサイズの光透過型液晶表示装
置の一実施の形態について図面を参照して説明する。
装置1は、アレイ基板100と、このアレイ基板100
に対して所定の間隔をおいて対向配置された対向基板2
00と、これらアレイ基板100と対向基板200との
間に挟持され配向膜(図示せず)を介して配置される液
晶層300とを有する液晶パネル10を備えている。ア
レイ基板100と対向基板200とは、その周辺に配置
されるシール材400によって貼り合わせられている。
(b)に示すように、アレイ基板100の背面に配置さ
れるとともにアレイ基板100側から液晶パネル10を
照明する面光源部700と、液晶パネル10及び面光源
部700を保持する樹脂フレーム810と、樹脂フレー
ム810との間で液晶パネル10及び面光源部700を
挟持する金属ベゼル820とを備えている。
その表面に液晶層300の材料や配向方向に応じて設定
された偏光軸を有する偏光板180及び280をそれぞ
れ有している。
光源710から放射された光を液晶パネル10側に導
く、管状光源710から遠ざかるにつれて肉厚が薄くな
るテーパ状の導光板720と、導光板720から出射さ
れた光に所定の光学特性を付与する光学部材730と、
を備えている。この導光板720は、一主面側に光束を
制御するレンズ部を含んでも良い。
00は、行方向に沿って延出された複数のゲート線Y
と、列方向に沿って延出された複数の信号線Xと、ゲー
ト線Yと信号線Xとの各交差部に設けられたスイッチン
グ素子としての画素薄膜トランジスタすなわち画素TF
T110と、ゲート線Yと信号線Xとによって囲まれた
各画素に対応して設けられた画素電極120と、を備え
ている。
半導体層とする多結晶シリコンTFTである。画素TF
T110のゲート電極は、ゲート線Yに接続されている
とともに、ソース電極は、信号線Xに接続されている。
また、画素TFT110のドレイン電極は、画素電極1
20及びこの画素電極120と並列に補助容量素子13
0を構成する一方の電極に接続されている。
力するゲート線駆動手段として機能するゲート線駆動回
路150は、画素TFT110と同一プロセスでアレイ
基板100上に一体的に形成されている。
する信号線駆動回路部160は、フレキシブル配線基板
上に信号線駆動用IC511が実装され、アレイ基板1
00と電気的に接続されるTCP500−1、500−
2…、500−6と、アレイ基板100上に画素TFT
110と同一プロセスで形成された選択手段として機能
する選択回路170とによって構成される。
CP500−1〜6の一端は、異方性導電膜を介してア
レイ基板100の一辺に電気的及び物理的に接続されて
いるとともに、その他端は、異方性導電膜を介して外部
回路基板としてのPCB基板600に電気的及び物理的
に接続されている。このPCB基板600には、外部か
ら入力される基準クロック信号及びディジタル方式のデ
ータ信号に基づいて、各種制御信号及び制御信号に同期
したデータ信号を出力する制御IC、電源回路などが実
装されている。
(この実施の形態では3箇所)の折り曲げ用のスリット
500Sが設けられ、TCP500−Nをスリット50
0Sで折り曲げてPCB基板600を面光源部700の
裏面に配置している。これにより、狭額縁化を達成する
ことが可能となり、液晶表示装置1の平面寸法を縮小す
ることができる。
PCB基板600に形成された接続配線上の接続端子に
接続されるPCB側パッド513と、アレイ基板100
に形成された接続配線上の接続端子に接続されるアレイ
側パッド515と、これらのパッド間を接続する各種配
線とを備えている。これらのPCB側パッド513及び
アレイ側パッド515は、異方性導電フィルム(AC
F)を介してそれぞれPCB基板600及びアレイ基板
100に電気的に接続されている。
C511は、PCB基板600からの入力信号に基づい
て、データ信号をアナログ方式の映像信号として出力す
る。
用IC511は、シフトレジスタ521、データレジス
タ523、D/Aコンバータ525などから構成されて
いる。シフトレジスタ521には、PCB基板600側
からクロック信号及び制御信号が入力される。データレ
ジスタ523には、PCB基板600側からデータ信号
が入力される。また、D/Aコンバータ525には、P
CB基板600側から基準信号が入力され、入力された
データ信号がアナログ映像信号に変換される。
出力される各アナログ映像信号は、例えば各水平走査期
間毎に2つの信号線に対応したアナログ映像信号を含
み、これを時系列に出力し、これがアレイ基板100上
に形成された信号線駆動回路部160の選択回路170
に入力される。
1からの配線に接続され、信号線駆動用IC511から
の各シリアルアナログ映像信号が出力される出力端子O
UT1、OUT2…と、信号線X1、X2…の一端に設
けられた入力端子1A及び1B、2A及び2B…とを選
択的に接続するスイッチSW1、SW2…を備えてお
り、これにより各水平走査期間で信号線駆動用IC51
1からの2つの隣接する信号線に対応するシリアルな各
アナログ映像信号は、後述するように隣接する2つの信
号線に順次振り分けられる。
は、信号線Xの数の半分であり、1出力端子から2本の
信号線に対して順次駆動信号を出力している。更に接続
数を低減するのであれば、出力端子OUTの数を信号線
Xの数の1/4等にもすることは可能である。
ッチ信号に基づいて、1水平走査期間内に、出力端子O
UT1と、信号線X1及びX2の入力端子1A及び1B
とをそれぞれ所定のタイミングで順次接続する。スイッ
チSW1は、スイッチ信号がONのタイミングで出力端
子OUT1と入力端子1Aとを接続し、スイッチ信号が
OFFのタイミングで出力端子OUT1と入力端子1B
とを接続する。
内に、出力端子OUT2と、信号線X3及びX4の入力
端子2A及び2Bとをそれぞれ所定のタイミングで接続
する。スイッチSW2は、スイッチ信号がONのタイミ
ングで出力端子OUT2と入力端子2Bとを接続し、ス
イッチ信号がOFFのタイミングで出力端子OUT2と
入力端子2Bとを接続する。
一体的に形成し、信号線駆動回路を基板上に一体的に形
成した選択回路とTCP上に実装された信号線駆動用I
Cとで構成し、1水平走査期間内に、選択回路のスイッ
チが複数の信号線に順次駆動信号を出力することによ
り、画素を高精細化してもアレイ基板上に形成される接
続配線の数を信号線の本数分に対応して形成する必要が
なくなり、接続配線間のピッチを十分に確保できる。
路をすべて基板上に形成する場合と比較して、配線長が
長くなることを防止することができ、データ信号、ある
いは映像信号の劣化を防止できるとともに、製造コスト
の増大を防止できる。
信号線から各画素へのアナログ映像信号の書き込み方法
の一例について説明する。
入力端子1A、後半に入力端子1Bにそれぞれ接続され
た信号線X1及びX2に映像信号の書き込みを行う場合
について説明する。
SW1が入力端子1Aに接続され、信号線X1にアナロ
グ映像信号が書き込まれる。信号線X1にアナログ映像
信号が保持されている状態で、1水平周期の後半に、ス
イッチSW1が入力端子1Bに接続され、信号線X2に
アナログ映像信号が書き込まれる。
変化に伴い、信号線同士の結合容量によって、電位の変
化が生じてしまう。その結果、信号線X1では、本来、
書き込まれるべきアナログ映像信号に基づく電位と異な
る電位に変動し、表示上、問題が生じる恐れがある。
き込まれる映像信号の極性すなわち正負を切り替え、ま
た隣接する信号線に正負が反転する映像信号が書き込ま
れるVライン反転駆動の場合、一様画面を表示させる、
たとえば電圧を印加して黒表示をする場合、コモン電位
を5Vとすれば、正側は9V、負側は1Vの電圧を印加
することとなる。
の電位を書き込まれた後、隣接する信号線X2に1Vを
書き込むが、信号線X1の電位が信号線X2の電位変動
により9Vの電位が5Vに近づく方向に変化することに
なる。すなわち、黒のレベルが変化し、変動が大きい場
合には、縦に階調の異なる縞が見えてしまうことにつな
がり、表示装置としての機能に重大な支障が生じる。
書き込み順序を所定の垂直走査期間及び水平走査期間の
少なくとも一方毎に変えることにより、電位変動を生じ
た画素を時間的あるいは空間的に分散し、これによっ
て、表示画面の階調変動を視認しづらくする。
において、スイッチSW1には、1水平走査期間の前半
でONとなり、後半でOFFとなるスイッチ信号が入力
される。これにより、出力端子OUT1は、1水平走査
期間の前半に入力端子1Aに接続され、後半に入力端子
1Bに接続される。また、スイッチSW2には、1水平
走査期間の前半でOFFとなり、後半でONとなるスイ
ッチ信号が入力される。これにより、出力端子OUT2
は、1水平走査期間の前半に入力端子2Bに接続され、
後半に入力端子2Aに接続される。
は、1水平走査期間の前半及び後半で反転し、前半に
は、接続された入力端子1Aを介して信号線X1に正の
映像信号を書き込み、後半には、接続された入力端子1
Bを介して信号線X2に負の映像信号を書き込む。
は、1水平走査期間の前半及び後半で反転し、前半に
は、接続された入力端子2Bを介して信号線X4に負の
映像信号を書き込み、後半には、接続された入力端子2
Aを介して信号線X3に正の映像信号を書き込む。
の前半から正の映像信号が書き込まれ、画素2には、後
半から負の映像信号が書き込まれることになる。また、
画素3には、1水平走査期間の後半から正の映像信号が
書き込まれ、画素4には、前半から負の映像信号が書き
込まれることになる。
影響により、1水平走査期間の前半に書き込まれた電位
が変動する。すなわち、画素1では、画素2に電位が書
き込まれた影響により、書き込み時の9Vからわずかに
低下し、また、画素4では、画素3に電位が書き込まれ
た影響により、書き込み時の1Vからわずかに上昇す
る。
レームにおいて、スイッチSW1には、1水平走査期間
の前半でOFFとなり、後半でONとなるスイッチ信号
が入力される。これにより、出力端子OUT1は、1水
平走査期間の前半に入力端子1Bに接続され、後半に入
力端子1Aに接続される。また、スイッチSW2には、
1水平走査期間の前半でONとなり、後半でOFFとな
るスイッチ信号が入力される。これにより、出力端子O
UT2は、1水平走査期間の前半に入力端子2Aに接続
され、後半に入力端子2Bに接続される。
は、1水平走査期間の前半及び後半で反転し、前半に
は、接続された入力端子1Bを介して信号線X2に正の
映像信号を書き込み、後半には、接続された入力端子1
Aを介して信号線X1に負の映像信号を書き込む。
は、1水平走査期間の前半及び後半で反転し、前半に
は、接続された入力端子2Aを介して信号線X3に負の
映像信号を書き込み、後半には、接続された入力端子2
Bを介して信号線X4に正の映像信号を書き込む。
の後半から負の映像信号が書き込まれ、画素2には、前
半から正の映像信号が書き込まれることになる。また、
画素3には、1水平走査期間の前半から負の映像信号が
書き込まれ、画素4には、後半から正の映像信号が書き
込まれることになる。
き込まれた影響により、書き込み時の9Vからわずかに
低下し、また、画素3では、画素4に電位が書き込まれ
た影響により、書き込み時の1Vからわずかに上昇す
る。
及び画素4の電位がそれぞれコモン電位に近い方向にず
れ、画素2及び画素3と比較して、黒レベルが薄くな
る。また、(n+1)フレームにおいて、画素2及び画
素3の電位がそれぞれコモン電位に近い方向にずれ、画
素1及び画素4と比較して、黒レベルが薄くなる。
作するため、この場合、信号線X1に接続された画素列
及び信号線X2に接続された画素列、あるいは、信号線
X3に接続された画素列及び信号線X4に接続された画
素列の黒レベルが交互に薄くなる。この結果、表示画面
全体として、表示が薄くなる部分が平均化されることに
なり、電位変動の影響による表示の変動を視認しづらく
することが可能となる。
数が信号線の本数より少ないため、信号線駆動用ICの
個数を低減することが可能となり、コストを低減できる
とともに、信号線駆動用ICの個数を低減しても、画面
の表示品位を低下させることなく表示させることが可能
となる。
期を1垂直走査期間毎としたが、1水平走査期間毎でも
同様の作用が生じ、電位が変動する画素を市松状に分散
することができる。また、1水平走査期間毎且つ1垂直
走査期間毎に信号線の選択周期を変更しても良い。この
場合、市松状の配列が垂直走査期間毎に入れ替わること
になり、一層電位変動を生じた画素を平均化できる。
間や1垂直走査期間に限らず、複数周期で実行しても良
い。例えば、信号線の選択周期を1水平走査期間毎且つ
2垂直走査期間毎に変更しても良い。すなわち、上述し
た実施の形態では、ある画素に注目した場合、電位変動
が特定の極性の映像信号を書き込む際に生じるという偏
りがあったが、この場合には、極性に関しても順に入れ
替わるため、偏りの発生を抑制できる。
び(b)に示したTCP500−1〜6は、すべて同一
であり、図2に示したように構成されている。すなわ
ち、各TCP500−NのPCBパッド513及びアレ
イパッド515に対応したPCB基板600上及びアレ
イ基板100上の接続配線数及び接続配線間のピッチ
は、それぞれ同一である。
C511にPCB基板600からの入力信号に対応して
設けられた入力信号用配線群531、信号線駆動用IC
511からの出力信号に対応して設けられた出力信号用
配線群533、液晶表示装置用の電源配線、選択回路1
70のスイッチSW用の電源配線及びスイッチ信号(制
御信号)用配線などの各種配線群535および537を
備えている。
1への入力信号用配線群531及び出力信号用配線群5
33は、略等しい本数に分配された各種配線群535と
537との間に配置されている。
P500−1及び500−6は、アレイ基板100の両
端に設けられたゲート線駆動回路150に対応して、各
種配線群535及び537に、ゲート線駆動回路150
用の電源配線及び制御信号用配線を備えている。もちろ
ん、ゲート線駆動回路150がアレイ基板の一端のみに
設けられた場合には、これに対応して一方のTCP50
0−1または500−6のみに、ゲート線駆動回路15
0用の電源配線及び制御信号用配線を備えればよい。
用の電源配線及び制御信号用配線や、選択回路のスイッ
チ用の電源配線及びスイッチ信号用配線、液晶表示装置
用の電源配線などを、信号線駆動用ICの入出力信号用
配線とともに形成することにより、別途の配線部材を用
意する必要がなくなり、コストを低減することが可能と
なる。
00−1〜6をすべて同一としたが、TCP500−1
及び500−6と、TCP500−2〜500−5とを
異なる構成としてもよい。すなわち、TCP500−2
〜500−5のアレイパッド515に対応したアレイ基
板100上の接続配線数は、TCP500−1及び50
0−6に比べて少ない。このため、TCP500−2〜
500−5は、接続配線間のピッチをより拡大できる。
00−6は、図2に示すような構造であって、信号線駆
動用IC511にPCB基板600からの入力信号に対
応して設けられた入力信号用配線群531、信号線駆動
用IC511からの出力信号に対応して設けられた出力
信号用配線群533、液晶表示装置用の電源配線、選択
回路170のスイッチSW用の電源配線及びスイッチ信
号(制御信号)用配線、ゲート線駆動回路150用の電
源配線及び制御信号用配線などの各種配線群535およ
び537を備えている。
1への入力信号用配線群531及び出力信号用配線群5
33は、略等しい本数に分配された各種配線群535と
537との間に配置されている。
示すような構造であって、信号線駆動用IC511にP
CB基板600からの入力信号に対応して設けられた入
力信号用配線群531、信号線駆動用IC511からの
出力信号に対応して設けられた出力信号用配線群53
3、液晶表示装置用の電源配線、選択回路170のスイ
ッチSW用の電源配線及びスイッチ信号(制御信号)用
配線などの各種配線群541および543を備えてい
る。
1への入力信号用配線群531及び出力信号用配線群5
33は、略等しい本数に分配された各種配線群541と
543との間に配置されている。
35及び537の本数は、20〜40本程度であるのに
対して、図6に示したTCPにおける各種配線群541
及び543の本数は、5〜20本程度である。
端側に、TCP500−1が接続される。アレイ基板1
00は、その一辺に沿って、TCP500−1のアレイ
パッド515が接続される接続パッド群PDを備えてい
る。これらの接続パッド群PDの中央部には、信号線駆
動用IC511からの出力信号、スイッチ信号、スイッ
チの電源を選択回路170に入力するためのパッドが設
けられている。
ト線駆動回路150に電源及び制御信号を入力するため
のパッドが設けられている。これらのパッドから供給さ
れる制御信号としては、例えば、ゲート線駆動回路15
0がシフトレジスタで構成されている場合、クロック信
号やスタート信号、リセット信号などである。また、こ
れらのパッドからは、必要に応じて液晶表示装置の電源
が供給されても良い。
辺に沿った中央部には、TCP500−2〜500−5
が接続される。アレイ基板100は、その一辺に沿っ
て、TCP500−2〜500−5のアレイパッド51
5が接続される接続パッド群PDを備えている。これら
の接続パッド群PDには、信号線駆動用IC511から
の出力信号、スイッチ信号、スイッチの電源を選択回路
170に入力するためのパッドが設けられている。
端側に、TCP500−6が接続される。アレイ基板1
00は、その一辺に沿って、TCP500−6のアレイ
パッド515が接続される接続パッド群PDを備えてい
る。これらの接続パッド群PDの中央部には、信号線駆
動用IC511からの出力信号、スイッチ信号、スイッ
チの電源を選択回路170に入力するためのパッドが設
けられている。
ト線駆動回路150に電源及び制御信号を入力するため
のパッドが設けられている。また、これらのパッドから
は、必要に応じて液晶表示装置の電源が供給されても良
い。
00−5は、信号線駆動ICからの出力信号が入力され
る配線の他、選択回路170のスイッチSW用の電源及
びスイッチ信号を入力するための配線のみで良く、TC
P500−1及び500−6と比べて接続すべき配線の
数を削減することができる。このため、各配線の一端に
設けられたパッドのピッチを拡大することができる。こ
れにより、信頼性を損なうことなく、高精細化を図るこ
とが可能である。
Cをアレイ基板上にACF等を介してフェースダウン・
ボンディング等により実装する、例えばCOG実装して
も構わない。
信号線駆動用回路基板とゲート線駆動用回路基板との最
低2枚の外部回路基板が必要であったのに対し、この表
示装置によれば、ゲート線駆動回路を液晶パネルのアレ
イ基板上に一体に形成したことにより、信号線駆動用の
外部回路基板1枚のみの構成としている。このPCB基
板は、折り曲げ用のスリットを有するTCPを介してア
レイ基板に接続されている。そして、PCB基板は、折
り曲げられたTCPにより、液晶パネルの背面に配置さ
れた面光源部の裏面に配置される。したがって、液晶表
示装置の平面寸法を縮小することが可能となる。
配線基板上に信号線駆動用ICが実装されたTCPと、
このTCPと接続されたアレイ基板上に一体に形成され
た1つの出力信号で複数本の信号線を駆動する選択回路
170とによって構成される。これにより、従来方式よ
り高精細化した場合であっても、アレイ基板とTCPと
の信号線側の接続端子数を約半分に削減することが可能
となる。例えば、同じ画面サイズでXGA(画素数10
24×768)の場合、従来方式では4000本程度で
あったのに対して、この実施の形態では、2616本ま
で削減できた。
ピッチは、上述したように接続端子数を削減することが
できたため、拡張することが可能となる。例えば、接続
端子間ピッチは、従来方式では65μmであったのに対
して83μmまで拡張することができた。
不良の発生を防止することが可能となり、信頼性を損な
うことなく、高精細化が可能となる。
用数を削減することができたため、組み立て時のタクト
タイムを短縮することが可能となるとともに、液晶表示
装置のコストアップを抑えることが可能となる。例え
ば、画面サイズが15インチの場合では、従来方式では
XGAの場合で信号線側に10枚及びゲート線側に4枚
の合計14枚必要であったのに対して、この実施の形態
では、XGAからUXGA(画素数1600×120
0)に高精細化しているにもかかわらず、信号線側の6
枚のみである。
ば、コストの増大を招くことなく、画素の高精細化を可
能とし、且つ、表示不良の発生を防止することが可能な
表示装置を提供することができる。
容易であり、且つ、信頼性を損なうことなく安価な表示
装置を提供することができる。
の形態に係る液晶表示装置の構成を概略的に示す図であ
り、図1の(b)は、(a)に示した液晶表示装置をモ
ジュール化した時の断面図である。
表示装置の一辺に設けられるTCPの構成を概略的に示
す図である。
表示装置の信号線駆動回路の構成を概略的に示す図であ
る。
表示装置の各画素にデータ信号を書き込む際のタイミン
グチャートを示す図である。
表示装置の各画素にデータ信号を書き込む際のタイミン
グチャートを示す図である。
表示装置の一辺に設けられるTCPの構成を概略的に示
す図である。
表示装置のアレイ基板の一端側に設けられた配線パッド
の構成を概略的に示す図である。
表示装置のアレイ基板の中央部に設けられた配線パッド
の構成を概略的に示す図である。
表示装置のアレイ基板の他端側に設けられた配線パッド
の構成を概略的に示す図である。
Claims (9)
- 【請求項1】基板上に互いに直交して配列された複数の
ゲート線及び複数の信号線と、ゲート線と信号線とのそ
れぞれの交差部に配置された画素トランジスタと、各画
素トランジスタに接続された画素電極とを絶縁基板上に
備えたアレイ基板と、記信号線にアナログ映像信号を出
力する信号線駆動手段と、を備えた表示装置において、 前記信号線駆動手段は、 入力されるディジタル信号をアナログ信号に変換すると
共に、前記信号線を所定数の信号線から成る複数の信号
線群に区分し、各前記信号線群毎に対応するアナログ信
号をシリアルに出力する駆動ICと、 前記アレイ基板上に一体的に形成され、前記駆動ICか
らのシリアルアナログ信号を各前記信号線群の対応する
信号線に順次振り分ける選択手段と、 前記フレキシブル配線基板を介して電気的に接続され、
前記駆動ICに制御信号を出力する制御手段を備えた外
部回路基板と、 前記アレイ基板と前記外部回路基板とを電気的に接続す
るフレキシブル配線基板と、を備え、 前記外部回路基板は、前記アレイ基板の裏面側に配置さ
れていることを特徴とする表示装置。 - 【請求項2】前記フレキシブル配線基板上に、前記駆動
ICが実装され、且つ、前記アレイ基板に選択制御信号
及び電源を供給するための電源配線及び制御信号用配線
が形成されたことを特徴とする請求項1に記載の表示装
置。 - 【請求項3】前記アレイ基板は、前記ゲート線に駆動信
号を供給するゲート線駆動手段を一体的に含み、 前記フレキシブル配線基板上には、前記ゲート線駆動手
段の電源配線及び制御信号用配線が形成されたことを特
徴とする請求項2に記載の表示装置。 - 【請求項4】前記外部回路基板は、前記フレキシブル配
線基板を折り曲げることにより、前記アレイ基板の背面
に配置されたことを特徴とする請求項1に記載の表示装
置。 - 【請求項5】前記信号線駆動手段の前記駆動ICからの
シリアルアナログ信号は、1水平走査期間に各前記信号
線群の各信号線に対応するアナログ映像信号を含むこと
を特徴する請求項1に記載の表示装置。 - 【請求項6】前記選択手段は、所定の垂直走査期間毎
に、対応する前記信号線への振り分け順序が異ならしめ
られることを特徴とする請求項5に記載の表示装置。 - 【請求項7】前記選択手段は、所定の水平走査期間毎
に、対応する前記信号線への振り分け順序が異ならしめ
られることを特徴とする請求項5に記載の表示装置。 - 【請求項8】前記選択手段は、所定の垂直走査期間毎及
び所定の水平走査期間毎に、対応する前記信号線への振
り分け順序が異ならしめられることを特徴とする請求項
5に記載の表示装置。 - 【請求項9】前記アレイ基板と前記フレキシブル配線基
板、及び、前記フレキシブル配線基板と前記外部回路基
板は、それぞれ異方性導電膜によって接続されたことを
特徴とする請求項1に記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31588199A JP2001134238A (ja) | 1999-11-05 | 1999-11-05 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31588199A JP2001134238A (ja) | 1999-11-05 | 1999-11-05 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001134238A true JP2001134238A (ja) | 2001-05-18 |
Family
ID=18070734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31588199A Pending JP2001134238A (ja) | 1999-11-05 | 1999-11-05 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001134238A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002350809A (ja) * | 2001-05-30 | 2002-12-04 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
JP2002357807A (ja) * | 2001-05-31 | 2002-12-13 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
JP2005062725A (ja) * | 2003-08-20 | 2005-03-10 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
WO2015109757A1 (zh) * | 2014-01-26 | 2015-07-30 | 京东方科技集团股份有限公司 | 阵列基板和显示面板 |
JP2017200217A (ja) * | 2002-12-25 | 2017-11-02 | 株式会社半導体エネルギー研究所 | 半導体装置及び表示装置 |
Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63231395A (ja) * | 1987-03-20 | 1988-09-27 | 株式会社日立製作所 | 倍速線順次走査回路 |
JPH0545668A (ja) * | 1991-08-09 | 1993-02-26 | Sanyo Electric Co Ltd | 液晶表示装置 |
JPH05142559A (ja) * | 1991-01-07 | 1993-06-11 | Hitachi Ltd | 液晶表示装置 |
JPH06138839A (ja) * | 1992-10-26 | 1994-05-20 | Sony Corp | 表示装置 |
JPH06222377A (ja) * | 1993-01-22 | 1994-08-12 | Matsushita Electric Ind Co Ltd | 平面型表示装置 |
JPH08227065A (ja) * | 1994-12-20 | 1996-09-03 | Seiko Epson Corp | 画像表示装置 |
JPH08262471A (ja) * | 1995-03-27 | 1996-10-11 | Canon Inc | 電気回路基板及びそれを備えた表示装置 |
JPH0926765A (ja) * | 1995-07-11 | 1997-01-28 | Texas Instr Japan Ltd | 液晶ディスプレイ用信号線駆動回路 |
JPH0933954A (ja) * | 1995-06-02 | 1997-02-07 | Xerox Corp | アレイ回路を含む製品 |
JPH0955908A (ja) * | 1995-08-10 | 1997-02-25 | Sony Corp | 液晶駆動装置 |
JPH0965257A (ja) * | 1995-08-24 | 1997-03-07 | Matsushita Electric Ind Co Ltd | 液晶表示装置とその駆動方法 |
JPH0981087A (ja) * | 1995-09-18 | 1997-03-28 | Toshiba Corp | 液晶表示装置 |
JPH09269511A (ja) * | 1996-03-29 | 1997-10-14 | Seiko Epson Corp | 液晶装置、その駆動方法及び表示システム |
JPH09319340A (ja) * | 1996-05-24 | 1997-12-12 | Sony Corp | 表示装置 |
JPH10307566A (ja) * | 1997-05-02 | 1998-11-17 | Nec Corp | アクティブマトリックス型液晶表示装置 |
JPH11194750A (ja) * | 1998-01-05 | 1999-07-21 | Toshiba Electronic Engineering Corp | 映像制御装置およびこの映像制御装置を備える平面ディスプレイ装置 |
JPH11282400A (ja) * | 1998-01-28 | 1999-10-15 | Toshiba Corp | 平面表示装置及びその表示方法 |
-
1999
- 1999-11-05 JP JP31588199A patent/JP2001134238A/ja active Pending
Patent Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63231395A (ja) * | 1987-03-20 | 1988-09-27 | 株式会社日立製作所 | 倍速線順次走査回路 |
JPH05142559A (ja) * | 1991-01-07 | 1993-06-11 | Hitachi Ltd | 液晶表示装置 |
JPH0545668A (ja) * | 1991-08-09 | 1993-02-26 | Sanyo Electric Co Ltd | 液晶表示装置 |
JPH06138839A (ja) * | 1992-10-26 | 1994-05-20 | Sony Corp | 表示装置 |
JPH06222377A (ja) * | 1993-01-22 | 1994-08-12 | Matsushita Electric Ind Co Ltd | 平面型表示装置 |
JPH08227065A (ja) * | 1994-12-20 | 1996-09-03 | Seiko Epson Corp | 画像表示装置 |
JPH08262471A (ja) * | 1995-03-27 | 1996-10-11 | Canon Inc | 電気回路基板及びそれを備えた表示装置 |
JPH0933954A (ja) * | 1995-06-02 | 1997-02-07 | Xerox Corp | アレイ回路を含む製品 |
JPH0926765A (ja) * | 1995-07-11 | 1997-01-28 | Texas Instr Japan Ltd | 液晶ディスプレイ用信号線駆動回路 |
JPH0955908A (ja) * | 1995-08-10 | 1997-02-25 | Sony Corp | 液晶駆動装置 |
JPH0965257A (ja) * | 1995-08-24 | 1997-03-07 | Matsushita Electric Ind Co Ltd | 液晶表示装置とその駆動方法 |
JPH0981087A (ja) * | 1995-09-18 | 1997-03-28 | Toshiba Corp | 液晶表示装置 |
JPH09269511A (ja) * | 1996-03-29 | 1997-10-14 | Seiko Epson Corp | 液晶装置、その駆動方法及び表示システム |
JPH09319340A (ja) * | 1996-05-24 | 1997-12-12 | Sony Corp | 表示装置 |
JPH10307566A (ja) * | 1997-05-02 | 1998-11-17 | Nec Corp | アクティブマトリックス型液晶表示装置 |
JPH11194750A (ja) * | 1998-01-05 | 1999-07-21 | Toshiba Electronic Engineering Corp | 映像制御装置およびこの映像制御装置を備える平面ディスプレイ装置 |
JPH11282400A (ja) * | 1998-01-28 | 1999-10-15 | Toshiba Corp | 平面表示装置及びその表示方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002350809A (ja) * | 2001-05-30 | 2002-12-04 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
JP4737870B2 (ja) * | 2001-05-30 | 2011-08-03 | 東芝モバイルディスプレイ株式会社 | 液晶表示装置 |
JP2002357807A (ja) * | 2001-05-31 | 2002-12-13 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
JP2017200217A (ja) * | 2002-12-25 | 2017-11-02 | 株式会社半導体エネルギー研究所 | 半導体装置及び表示装置 |
US10121448B2 (en) | 2002-12-25 | 2018-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device utilizing the same |
US10373581B2 (en) | 2002-12-25 | 2019-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device utilizing the same |
US10867576B2 (en) | 2002-12-25 | 2020-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device utilizing the same |
US11217200B2 (en) | 2002-12-25 | 2022-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device utilizing the same |
JP2005062725A (ja) * | 2003-08-20 | 2005-03-10 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
WO2015109757A1 (zh) * | 2014-01-26 | 2015-07-30 | 京东方科技集团股份有限公司 | 阵列基板和显示面板 |
US9601084B2 (en) | 2014-01-26 | 2017-03-21 | Boe Technology Group Co., Ltd. | Array substrate and display panel |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7567231B2 (en) | Display device having driving circuit | |
JP4031291B2 (ja) | 液晶表示装置 | |
US7123234B2 (en) | Liquid crystal display of line-on-glass type having voltage difference compensating means | |
US7199775B2 (en) | Display device array substrate and display device | |
KR100256193B1 (ko) | 디스플레이 장치 | |
JP2001109435A (ja) | 表示装置 | |
JP4764166B2 (ja) | 表示装置用アレイ基板及び表示装置 | |
US7012667B2 (en) | Liquid crystal display device | |
KR100825093B1 (ko) | 액정 표시 장치 | |
KR101002346B1 (ko) | 칩 실장형 필름 패키지 | |
KR101119729B1 (ko) | 액정표시장치 | |
JP2001134238A (ja) | 表示装置 | |
JP4664466B2 (ja) | 表示装置 | |
US20030117563A1 (en) | Portable information terminal using liquid crystal display | |
JP4190998B2 (ja) | 表示装置 | |
KR100990315B1 (ko) | 액정표시장치 | |
US20060256064A1 (en) | Liquid crystal display device | |
KR100919202B1 (ko) | 액정 표시장치 | |
JP2001312255A (ja) | 表示装置 | |
US6839119B2 (en) | Display device | |
KR100719994B1 (ko) | 평면 표시 장치용 어레이 기판 | |
JP2001195033A (ja) | 表示装置の検査方法 | |
KR100294823B1 (ko) | 액정표시장치하판글래스의배선구조 | |
KR20050007115A (ko) | 티.에프.티. 표시장치 | |
JP2001195034A (ja) | アレイ基板及びその検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20061012 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A711 | Notification of change in applicant |
Effective date: 20070514 Free format text: JAPANESE INTERMEDIATE CODE: A711 |
|
A977 | Report on retrieval |
Effective date: 20091210 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
A02 | Decision of refusal |
Effective date: 20100420 Free format text: JAPANESE INTERMEDIATE CODE: A02 |